JP4267253B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4267253B2 JP4267253B2 JP2002138895A JP2002138895A JP4267253B2 JP 4267253 B2 JP4267253 B2 JP 4267253B2 JP 2002138895 A JP2002138895 A JP 2002138895A JP 2002138895 A JP2002138895 A JP 2002138895A JP 4267253 B2 JP4267253 B2 JP 4267253B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- rare gas
- semiconductor
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はゲッタリング技術を用いた半導体装置の作製方法に関する。特に本発明は、半導体膜の結晶化を助長する金属元素を添加して作製される結晶構造を有する半導体膜を用いた半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
結晶構造を有する半導体膜を用いた代表的な半導体素子として薄膜トランジスタ（以下、ＴＦＴと記す）が知られている。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成する技術として注目され、駆動回路一体型液晶表示装置などが実用化されつつある。従来の技術において、結晶構造を有する半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で堆積した非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜を結晶化させる技術）により作製されている。
【０００４】
こうして作製される結晶構造を有する半導体膜は多数の結晶粒の集合体であり、その結晶方位は任意な方向に配向して制御不能であるため、ＴＦＴの特性を制限する要因となっている。このような問題点に対し、特開平７−１８３５４０号公報で開示される技術は、ニッケルなど半導体膜の結晶化を助長する金属元素を添加し、結晶構造を有する半導体膜を作製するものであり、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶方位の配向性を単一方向に高めることが可能である。このような結晶構造を有する半導体膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。
【０００５】
結晶化を助長する金属元素を用いることによって、結晶化における核発生が制御可能となるため、核発生がランダムである他の結晶化方法に比べて得られる膜質は均一であり、理想的には、完全に金属元素を除去または許容範囲までに低減することが望ましい。しかし、結晶化を助長する金属元素を添加する故に、結晶構造を有する半導体膜の膜中或いは膜表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある。その一例は、ＴＦＴにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化を助長する金属元素は、一旦、結晶構造を有する半導体膜が形成されてしまえば、かえって不要な存在となってしまう。
【０００６】
リンを用いたゲッタリングは、結晶構造を有する半導体膜のうち特定の領域から結晶化を助長する金属元素を除去するための手法として有効に活用されている。例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行うことで、チャネル形成領域から当該金属元素を容易に除去することが可能である。
【０００７】
【発明が解決しようとする課題】
リンはイオンドープ法（ＰＨ3などをプラズマで解離して、イオンを電界で加速して半導体中に注入する方法であり、基本的にイオンの質量分離を行わない方法を指す）で結晶構造を有する半導体膜に注入するが、ゲッタリングのために必要なリン濃度は１×１０20/cm3以上である。イオンドープ法によるリンの添加は、結晶構造を有する半導体膜の非晶質化をもたらすが、リン濃度の増加はその後のアニールによる再結晶化の妨げとなり問題となっている。また、高濃度のリンの添加は、ドーピングに必要な処理時間の増大をもたらし、ドーピング工程におけるスループットを低下させるので問題となっている。
【０００８】
さらに、ｐチャネル型ＴＦＴのソース・ドレイン領域に添加したリンに対し、その導電型を反転させるために必要な硼素の濃度は１．５〜３倍が必要であり、再結晶化の困難さに伴って、ソース・ドレイン領域の高抵抗化をもたらし問題となっている。
【０００９】
また、基板内でゲッタリングが十分にされず、ゲッタリングにバラツキが生じると、各々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。透過型の液晶表示装置の場合、画素部に配置されるＴＦＴに電気特性のバラツキがあれば、各画素電極に印加する電圧のバラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の目に映ることになる。
【００１０】
また、ＯＬＥＤを用いた発光装置にとって、ＴＦＴはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている。従って、ＯＬＥＤを用いた発光装置は、少なくとも、スイッチング素子として機能するＴＦＴと、ＯＬＥＤに電流を供給するＴＦＴとが、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、ＯＬＥＤと電気的に接続され、且つ、ＯＬＥＤに電流を供給するＴＦＴのオン電流（Ｉon）で画素の輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度にバラツキが生じてしまうという問題がある。
【００１１】
本発明はこのような問題を解決するための手段であり、半導体膜の結晶化を助長する金属元素を用いて結晶構造を有する半導体膜を得た後、該膜中に残存する当該金属元素を効果的に除去する技術を提供することを目的とする。
【００１２】
【課題を解決するための手段】
ゲッタリング技術は単結晶シリコンウエハーを用いる集積回路の製造技術において主要な技術として位置付けられている。ゲッタリングは半導体中に取り込まれた金属不純物が、何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低減させる技術として知られている。それは、エクストリンシックゲッタリング(Extrinsic Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されている。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング効果をもたらすものである。高濃度のリンを単結晶シリコンウエハーの裏面から拡散させるリンゲッタはこれに当たり、前述のリンを用いたゲッタリングもエクストリンシックゲッタリングの一種と見なすことができる。
【００１３】
一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素が関与する格子欠陥の歪場を利用したものとして知られている。本発明は、上記したエクストリンシックゲッタリングやイントリンシックゲッタリングとは異なるゲッタリングのメカニズムを利用して、厚さ１０〜２００nm程度の結晶構造を有する半導体膜に適用するために以下の手段を採用するものである。
【００１４】
本発明は、絶縁表面上に金属元素を用いて結晶構造を有する第１の半導体膜を形成する工程と、エッチングストッパーとなる膜（バリア層）を形成する工程と、希ガス元素を含む第２の半導体膜（ゲッタリングサイト）を形成する工程と、加熱処理によりゲッタリングサイトに金属元素をゲッタリングさせる工程と、前記第２の半導体膜を除去する工程と、バリア層を除去する工程とを有している。
【００１５】
上記第２の半導体膜の形成方法としては、スパッタ法やプラズマCVD法などがあるが、プラズマＣＶＤ法はガスによる成膜室（チャンバーとも呼ぶ）内のクリーニングが行えるため、スパッタ法に比べてメンテナンスが少なくて済み、量産には適していると言える。しかし、上記希ガス元素を含む第２の半導体膜をプラズマCVD法で形成する場合、後に行われる加熱処理により膜剥がれ（ピーリングとも呼ばれる）が生じやすかった。さらにプラズマCVD法では、第２の半導体膜中に多量の希ガス元素を含ませることは困難であった。
【００１６】
そこで、本発明は、第２の半導体膜を成膜した後、希ガス元素のプラズマを発生させる処理を行うことで第２の半導体膜表面に高濃度の希ガス元素を添加することを特徴としている。こうすることで、プラズマCVD法による第２の半導体膜の成膜条件によらず、高濃度に希ガス元素を含む第２の半導体膜を得ることができる。従って、ピーリングを発生させることなく、第２の半導体膜をスループットよく形成し、その表面に希ガス元素を高濃度に含ませることができる。
【００１７】
具体的には、プラズマＣＶＤ法を用い、成膜室に原料ガスとしてモノシラン、モノシランと水素、モノシランとアルゴン、モノシランとアルゴンと窒素、またはモノシランとアルゴンと水素を導入し、膜厚１ｎｍ〜１０ｎｍのアモルファスシリコン膜を成膜した後、アルゴンのプラズマ処理を行うことを１回または２回以上繰り返して積層からなる第２の半導体膜（ゲッタリングサイト）を形成すればよい。
【００１８】
本明細書で開示する作製方法に関する発明の構成１は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガスとシランを含むガスを導入して希ガス元素を含む半導体膜を成膜する処理と、該半導体膜の表面に対して前記成膜室からシランを含むガスを除去して希ガスのみとしてプラズマを発生させて希ガス元素を添加する処理とを１回または２回以上交互に行うことによって、表面における希ガス元素の濃度が下層よりも高い第２の半導体膜を形成する第５の工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００１９】
また、スループットを重視する場合には、第２の半導体膜（ゲッタリングサイト）を単層とし、膜厚１ｎｍ〜１０ｎｍのアモルファスシリコン膜を成膜した後、アルゴンのプラズマ処理する場合でもよく、本明細書で開示する作製方法に関する発明の構成２は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室にシランを含むガスを導入して非晶質半導体膜を成膜する処理と、該半導体膜の表面に対して前記成膜室からシランを含むガスを除去して希ガスを導入してプラズマを発生させて希ガス元素を添加する処理とを１回または２回以上交互に行うことによって、希ガス元素を含む第２の半導体膜を形成する第５の工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００２０】
また、同一の成膜室で上記成膜処理とプラズマ処理を行うことができることも本発明の特徴である。なお、異なる処理室で行うことも可能であるが、スループットの低下、不純物の混入を招くおそれがある。また、プラズマ処理による希ガス元素の添加に代えて、ドーピング装置により希ガス元素を添加することもできるが、同様にスループットの低下、不純物の混入を招くおそれがある。
【００２１】
また、後に行われる加熱処理により膜剥がれ（ピーリングとも呼ばれる）が生じにくく、且つ、第２の半導体膜中に多量の希ガス元素を含ませる条件でプラズマＣＶＤ法により成膜を行った後、希ガスのプラズマ処理を行えば、さらに高濃度に希ガス元素を含ませることができる。
【００２２】
そのような成膜条件としては、原料ガスとしてモノシランと希ガス元素を用い、比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御し、圧力を、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とする条件である。なお、６６．６５Ｐａよりも高い成膜圧力とすると膜にならず粉になってしまったり、膜に半球状の浮きが発生したりする成膜不良が発生しやすい。さらに、ＲＦパワー密度を、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。なお、０．４８Ｗ／ｃｍ2よりも高いＲＦパワーとすると膜にならず粉になってしまったり、膜に半球状の浮きが発生したりする成膜不良が発生しやすい。また、モノシランに代えて、ジシランやトリシランを用いてもよい。
【００２３】
上記条件として第２の半導体膜を形成することによって、バリア層との密着性を高めることができ、成膜後に行う熱処理によってピーリングが生じない。加えて、希ガス元素を高濃度に含み、高いゲッタリング能力を有するゲッタリングサイトを形成することができる。従って、ゲッタリングサイトとなる第２の半導体膜を薄膜化させることもできうる。
【００２４】
また、上記ゲッタリングサイトとなる第２の半導体膜を形成する他の工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランとフォスフィン（ＰＨ3）と希ガス元素、或いは原料ガスとしてモノシランとフォスフィン（ＰＨ3）と水素、或いは原料ガスとしてモノシランとフォスフィン（ＰＨ3）と窒素を用いて成膜し、リンまたは希ガスを含み非晶質構造を有する半導体膜を形成してもよい。
【００２５】
また、バリア層に希ガス元素を添加してもよい。希ガス元素を添加したバリア層はゲッタリングサイトとしても機能させることができる。具体的には、希ガスのプラズマを発生させて前記バリア層の表面に希ガス元素を添加すればよい。
【００２６】
本明細書で開示する作製方法に関する発明の構成３は、
絶縁表面上に非晶質構造を有する半導体膜を形成する第１工程と、
前記非晶質構造を有する半導体膜に金属元素を添加する第２工程と、
前記半導体膜を結晶化させて結晶構造を有する半導体膜を形成する第３工程と、
前記結晶構造を有する半導体膜の表面にバリア層を形成する第４の工程と、
プラズマを発生させて前記バリア層の表面に希ガス元素を添加する第５工程と、
加熱処理を行い、前記バリア層に前記金属元素をゲッタリングして結晶構造を有する半導体膜中の前記金属元素を除去または低減する第６工程と、
前記バリア層を除去する第７工程とを有することを特徴とする半導体装置の作製方法である。
【００２７】
また、バリア層に希ガス元素のプラズマ処理を行った後、さらに希ガス元素を含む半導体膜を成膜する処理と、希ガス元素のプラズマ処理とを繰り返し行ってもよい。成膜前にプラズマ処理を行うと密着性が向上し、ピーリングが発生しにくくなる。
【００２８】
本明細書で開示する作製方法に関する発明の構成４は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
プラズマを発生させて前記バリア層の表面に希ガス元素を添加する第５工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガスとシランを含むガスを導入して希ガス元素を含む半導体膜を成膜する処理と、該半導体膜の表面に対して前記成膜室からシランを含むガスを除去して希ガスのみとしてプラズマを発生させて希ガス元素を添加する処理とを１回または２回以上交互に行うことによって、表面における希ガス元素の濃度が下層よりも高い第２の半導体膜を形成する第６の工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第７工程と、
前記第２の半導体膜を除去する第８工程と、
前記バリア層を除去する第９工程とを有することを特徴とする半導体装置の作製方法である。
【００２９】
また、希ガス元素のプラズマ処理に代えて、炭素を含むガスのプラズマ処理を行ってもよい。
【００３０】
本明細書で開示する作製方法に関する発明の構成４は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガスとシランを含むガスを導入して希ガス元素を含む半導体膜を成膜する処理と、該半導体膜の表面に対して前記成膜室から希ガス及びシランを含むガスを除去した後、炭素を含むガスを導入してプラズマを発生させて炭素を添加する処理とを１回または２回以上交互に行うことによって第２の半導体膜を形成する第５の工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００３１】
また、希ガス元素のプラズマ処理に代えて、酸素を含むガスのプラズマ処理を行ってもよい。本発明の酸素を用いたゲッタリングはＳｉＯ2の析出が金属元素（ニッケルなど）の析出を促すメカニズムを利用したものである。
【００３２】
本明細書で開示する作製方法に関する発明の構成５は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガスとシランを含むガスを導入して希ガス元素を含む半導体膜を成膜する処理と、該半導体膜の表面に対して前記成膜室から希ガス及びシランを含むガスを除去した後、酸素を含むガスを導入してプラズマを発生させて酸素を添加する処理とを１回または２回以上交互に行うことによって第２の半導体膜を形成する第５の工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００３３】
また、上記各構成において、金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴としている。これらの金属元素を非晶質構造を有する半導体膜に添加すると結晶化が良好に行われる。
【００３４】
本明細書中、バリア層とは、ゲッタリング工程において金属元素が通過可能な膜質または膜厚を有し、且つ、ゲッタリングサイトとなる層の除去工程においてエッチングストッパーとなる層を指している。バリア層は、膜厚１ｎｍ〜１０ｎｍの酸化シリコン膜または酸化窒化シリコン膜である。
【００３５】
また、本発明において、エッチングストッパーまたはゲッタリングサイトの一部となる膜（バリア層）を形成する工程は、レーザー光の照射により結晶構造を有する半導体膜の表面を酸化した後、さらにオゾンを含む溶液で結晶構造を有する半導体膜の表面を酸化する工程、或いは、オゾンを含む溶液で結晶構造を有する半導体膜の表面を酸化する工程、もしくは酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する工程とすればよい。また、バリア層を形成する他の工程としては、酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する工程（酸素ラジカルを用いて酸化する工程）も挙げられる。また、バリア層を形成する他の工程としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜または酸化窒化膜を堆積して形成する工程としても良い。また、バリア層を形成する他の工程としては、クリーンオーブンを用い、２００〜３５０℃程度に加熱して結晶構造を有する半導体膜の表面に薄い酸化膜を形成しても良い。なお、バリア層を形成する他の工程として、上記形成方法のいずれか一の方法、またはそれらの方法を組み合わせて形成してもよい。
【００３６】
また、上記各構成において、希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを半導体膜中に含有させることにより、ダングリングボンドや格子歪みを形成してゲッタリングサイトを形成することができる。
【００３７】
本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の向上、特にオフ電流を低減し、個々の素子間でのバラツキを低減することができる。
【００３８】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００３９】
（実施の形態１）
以下に本発明を用いた代表的なＴＦＴの作製手順を簡略に図１を用いて示す。ここではプラズマＣＶＤ装置で第２の半導体膜の成膜処理と第２の半導体膜の表面にアルゴンのプラズマ処理を行う例を示す。
【００４０】
図１（Ａ）中、１０は、絶縁表面を有する基板、１１はブロッキング層となる絶縁膜、１２は非晶質構造を有する半導体膜である。
【００４１】
図１（Ａ）において、基板１０はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００４２】
まず、図１（Ａ）に示すように基板１０上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る下地絶縁膜１１を形成する。代表的な一例は下地絶縁膜１１として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜を５０〜１００ｎｍ、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、下地絶縁膜１１の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは第２酸化窒化シリコン膜（ＳｉＮxＯy膜（Ｘ≫Ｙ））を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを順次積層した３層構造を用いてもよい。
【００４３】
次いで、下地絶縁膜上に非晶質構造を有する第１の半導体膜１２を形成する。第１の半導体膜１２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００nmの厚さに形成する。後の結晶化で良質な結晶構造を有する半導体膜を得るためには、非晶質構造を有する第１の半導体膜１２の膜中に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（二次イオン質量分析法（ＳＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
【００４４】
次いで、非晶質構造を有する第１の半導体膜１２を結晶化させる技術としてここでは特開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。まず、非晶質構造を有する第１の半導体膜１２の表面に、結晶化を促進する触媒作用のある金属元素（ここでは、ニッケル）を重量換算で１〜１００ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１３を形成する。（図１（Ｂ））塗布によるニッケル含有層１３の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
【００４５】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図１（Ｃ）に示す結晶構造を有する第１の半導体膜１４が形成される。なお、結晶化後での第１の半導体膜１４に含まれる酸素濃度は、５×１０18／ｃｍ3以下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源は、１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１回〜１０回繰り返し、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を有する第１の半導体膜１４に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
【００４６】
このようにして得られる第１の半導体膜１４には、金属元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示す本発明のゲッタリング方法で当該元素を除去する。
【００４７】
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射することが好ましい。レーザー光を照射した場合、表面に薄い酸化膜（図示しない）が形成される。このレーザー光としてはパルス発振であるレーザ光源から出射される波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いればよい。また、レーザー光としては連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を用いてもよい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。
【００４８】
上記結晶化後のレーザー光の照射により形成された酸化膜では、不十分であるため、さらに、オゾン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれる）を形成して合計１〜１０ｎｍの酸化膜からなるバリア層１５を形成し、このバリア層１５上に希ガス元素を含む第２の半導体膜１６ａを形成する。（図１（Ｄ））
【００４９】
なお、ここでは、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射した場合に形成される酸化膜もバリア層の一部と見なしている。このバリア層１５は、後の工程で第２の半導体膜１６ａのみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。また、他のバリア層１５の形成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成してもよい。また、他のバリア層１５の形成方法としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層としても良い。また、他のバリア層１５の形成方法としては、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しても良い。なお、上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたバリア層１５は、後のゲッタリングで第１の半導体膜中のニッケルが第２の半導体膜に移動可能な膜質または膜厚とすることが必要である。
【００５０】
また、上記バリア層上に形成する希ガス元素を含む第２の半導体膜１６ａは、プラズマＣＶＤ法、またはスパッタ法にて形成し、膜厚１０ｎｍ〜３００ｎｍのゲッタリングサイトを形成する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ａｒ）が好ましい。
【００５１】
ここではＰＣＶＤ法を用い、原料ガスとしてモノシランとアルゴンを用い、比率（モノシラン：アルゴン）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜する。また、成膜時のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。ＲＦパワー密度は、高ければ高いほど成膜速度が向上するため好ましい。また、成膜時の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。圧力は、高ければ高いほど成膜速度が向上するため好ましい。また、成膜温度は３００℃〜５００℃とすることが望ましい。こうして、膜中にアルゴンを１×１０18／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１×１０20/cm3〜１×１０21/cm3の濃度で含み、ゲッタリング効果が得られる第２の半導体膜をプラズマＣＶＤ法で成膜することができる。さらに、上記第２の半導体膜の成膜条件とすることで、成膜の際、バリア層に与えるダメージを低減することができ、第１の半導体膜の膜厚のバラツキ発生や第１の半導体膜に穴が形成されるという不良の発生を防ぐことができる。
【００５２】
膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
【００５３】
次いで、チャンバー内の雰囲気をアルゴンのみとして、プラズマ処理を行ってアルゴンを添加し、第２の半導体膜の表面に高濃度のアルゴンを含む領域１６ｂを形成する。（図１（Ｅ））
【００５４】
上記第２の半導体膜を成膜し、プラズマ処理を行った後は、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図１（Ｆ））ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。このゲッタリングにより、図１（Ｆ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元素が移動し、バリア層１５で覆われた第１の半導体膜１４に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第１の半導体膜１４に偏析しないよう全て第２の半導体膜１６に移動させ、第１の半導体膜１４に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする。なお、第２の半導体膜だけでなくバリア層１５もゲッタリングサイトとして機能する。
【００５５】
なお、このゲッタリングの加熱処理の条件、或いは第２の半導体膜の膜厚によっては、第２の半導体膜が一部結晶化される場合もある。第２の半導体膜が結晶化してしまうとダングリングボンドや格子歪みや不対結合手が減少してゲッタリング効果の低減を招くことから、好ましくは、第２の半導体膜が結晶化しない加熱処理の条件、或いは第２の半導体膜の膜厚とする。いずれにせよ、第２の半導体膜、即ち希ガス元素を含有する非晶質シリコン膜は、希ガス元素を含まない非晶質シリコン膜と比べて結晶化が生じにくいため、ゲッタリングサイトとして最適である。
【００５６】
また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。
【００５７】
本明細書において、ゲッタリングとは、被ゲッタリング領域（ここでは第１の半導体膜）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。ただし、ゲッタリングの熱処理温度が高いと、ゲッタリングサイトとなる非晶質構造を有する半導体膜も結晶化して、ゲッタリング効率が低下する恐れがあるため、完全に結晶化しない温度以下、または完全に結晶化しない熱処理時間内で行うことが好ましい。
【００５８】
強光を照射する処理を用いる場合は、基板が耐えうる範囲で照射しつづけてよく、例えば、加熱用のランプ光源を約３分間点灯させ、瞬間的には半導体膜が７００℃に加熱されるようにする。或いは、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度に半導体膜が加熱されるようにする。
【００５９】
また、熱処理で行う場合は、不活性雰囲気中、代表的には窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて４時間の熱処理を行えばよい。また、予め４５０〜８００℃に加熱された炉に基板を導入する場合、例えば７００℃に加熱された炉の中に３分間配置して熱処理を行えばよい。また、熱処理に加えて強光を照射してもよい。
【００６０】
次いで、バリア層１５をエッチングストッパーとして、１６で示した第２の半導体膜のみを選択的に除去した後、バリア層１５を除去し、第１の半導体膜１４を公知のパターニング技術を用いて所望の形状の半導体層１７を形成する。（図１（Ｇ））第２の半導体膜のみを選択的にエッチングする方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。また、第２の半導体膜を除去した後、バリア層の表面をＴＸＲＦでニッケル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去することが望ましく、フッ酸を含むエッチャントにより除去すれば良い。また、バリア層を除去した後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
【００６１】
所望の形状の半導体層１７を形成する工程が終了したら、半導体層の表面をフッ酸を含むエッチャントで洗浄し、ゲート絶縁膜１８となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
【００６２】
次いで、ゲート絶縁膜１８の表面を洗浄した後、ゲート電極１９を形成する。次いで、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域２０及びドレイン領域２１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００６３】
以降の工程は、層間絶縁膜２３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極２４、ドレイン電極２５を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。（図１（Ｈ））
【００６４】
こうして得られたＴＦＴのチャネル形成領域２２に含まれる金属元素の濃度は１×１０17／ｃｍ3未満とすることができる。
【００６５】
また、本発明は図１（Ｈ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【００６６】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００６７】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００６８】
また、ここでは希ガス元素を含む半導体膜を用いた例を示したが、さらにリン元素をも含む半導体膜を用いてもよく、希ガス元素を含む半導体膜に代えてリン元素及び希ガス元素を含む半導体膜を用いてもよい。リン元素及び希ガス元素を含む半導体膜を形成する場合には成膜ガスにフォスフィンを加えればよい。例えば、モノシランとフォスフィン（ＰＨ3）とアルゴンを用いて成膜すればよい。
【００６９】
（実施の形態２）
ここでは、希ガス元素を含む半導体膜とプラズマ処理を複数回繰り返し、積層からなるゲッタリングサイトを形成する例を図２に示す。
【００７０】
まず、実施の形態１に従って、基板３０上にブロッキング層となる絶縁膜３１、第１の半導体膜、金属元素の添加を行い、加熱処理を行って結晶構造を有する第１の半導体膜３４を形成する。（図２（Ａ））
【００７１】
次いで、実施の形態１に従って、レーザー光を照射し、さらに、オゾン含有水溶液で酸化膜からなるバリア層３５を形成する。次いで、希ガス元素を含む第２の半導体膜３６ａを形成する。（図２（Ｂ））
【００７２】
次いで、実施の形態１に従って、チャンバー内の雰囲気をアルゴンのみとして、プラズマ処理を行ってアルゴンを添加し、第２の半導体膜の表面に高濃度のアルゴンを含む領域３６ｂを形成する。（図２（Ｃ））
【００７３】
次いで、再び、希ガス元素を含む第３の半導体膜３６ｃを形成する。（図２（Ｄ））こうすることによって高濃度のアルゴンを含む領域３６ｂを封じ込め、高濃度に希ガス元素を含ませたゲッタリングサイトを形成することができる。また、第２の半導体膜や第３の半導体膜の膜厚を薄くすることもでき、ピーリングも発生しにくいものとすることができる。
【００７４】
さらに、再びプラズマ処理を行ってアルゴンを添加し、第３の半導体膜の表面に高濃度のアルゴンを含む領域３６ｄを形成する。（図２（Ｅ））成膜とプラズマ処理の繰り返しは同一チャンバーで行うことができる。
【００７５】
上記第３の半導体膜を成膜し、プラズマ処理を行った後は、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図２（Ｆ））ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。このゲッタリングにより、図２（Ｆ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元素が移動し、バリア層３５で覆われた第１の半導体膜３４に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第１の半導体膜３１に偏析しないよう第２の半導体膜３６ｂおよび第３の半導体膜３６ｃに移動させ、第１の半導体膜３１に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする。なお、第２の半導体膜および第３の半導体膜だけでなくバリア層３５もゲッタリングサイトとして機能する。
【００７６】
次いで、バリア層３５をエッチングストッパーとして、３６ａ、３６ｃで示した第２の半導体膜、第３の半導体膜のみを選択的に除去した後、バリア層３５を除去し、第１の半導体膜３４を公知のパターニング技術を用いて所望の形状の半導体層を形成する。
【００７７】
以降の工程は、実施の形態１に従ってＴＦＴを完成させればよい。ここでは、実施の形態１に示した工程と同一であるので詳細な説明は省略する。
【００７８】
なお、ここでは希ガス元素を含む半導体膜の成膜とプラズマ処理を２回繰り返してゲッタリングサイトを形成する例を示したが、２回以上繰り返してゲッタリングサイトを形成してもよい。
【００７９】
本発明者は、以下の実験を行った。
【００８０】
基板上にアルゴンプラズマ処理を行った後、プラズマＣＶＤ法により材料ガスをＳｉＨ4（流量１００ｓｃｃｍ）／Ａｒ（流量５００ｓｃｃｍ）、基板温度３００℃、２０Ｗとして膜厚２０ｎｍのアモルファスシリコン膜を成膜した後、さらにアルゴンプラズマ処理と、膜厚２０ｎｍのアモルファスシリコン膜の成膜を２回繰り返した後、最後にアルゴンプラズマ処理を行い、ＴＸＲＦにてＡｒ／Ｓｉ濃度比を測定した結果を図４に示す。また、それぞれ成膜圧力を０．２Ｔｏｒｒ、０．４Ｔｏｒｒ、０．６Ｔｏｒｒとしてそれぞれ測定し、図４中、○印で示した。
【００８１】
また、比較例として、基板上にアルゴンプラズマ処理を行った後、プラズマＣＶＤ法により材料ガスをＳｉＨ4（流量１００ｓｃｃｍ）／Ａｒ（流量５００ｓｃｃｍ）、基板温度３００℃、２０Ｗとして５０ｎｍの膜厚のアモルファスシリコン膜を成膜した後、ＴＸＲＦにてＡｒ／Ｓｉ濃度比を測定した結果を図４に示す。また、それぞれ成膜圧力を０．２Ｔｏｒｒ、０．４Ｔｏｒｒ、０．６Ｔｏｒｒとしてそれぞれ測定し、図４中、×印で示した。
【００８２】
図４から、比較例である単層（×印）に比べて、積層後にアルゴンプラズマ処理を行ったサンプル（○印）のほうが、表面に高濃度のアルゴンを含ませることができることが読み取れる。
【００８３】
（実施の形態３）
ここでは酸化膜にプラズマ処理を行って、酸化膜からなるバリア層をゲッタリングサイトとする例を図３に示す。
【００８４】
また、本発明者は、以下の実験を行った。
【００８５】
ガラス基板上にＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される膜厚５０ｎｍの第１酸化窒化シリコン膜と、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される膜厚５０ｎｍの第２酸化窒化シリコン膜とを積層形成した下地絶縁膜を形成し、酸素濃度の異なるアモルファスシリコン膜を１５０ｎｍの膜厚で３層積層した。なお、酸素濃度の異なるアモルファスシリコン膜は、異なるＣＶＤ装置で成膜した。次いで、ニッケルを含む溶液（１００ｐｐｍ）をスピンコートにより塗布した後、５００℃、１時間の加熱処理を行った後、さらに５５０℃、８時間の熱処理を行って、ニッケルの拡散する様子を調べた。ニッケル濃度と酸素濃度をＳＩＭＳ分析によって得た結果を図５に示す。
【００８６】
これらの結果（図５）から酸素の含有量が多い領域にニッケルが多く集まる傾向があり、酸素濃度の異なる層間で酸素濃度が非常に高く、ニッケルも高濃度に検出されていることから界面に形成される自然酸化膜もゲッタリングする能力を有している。また、オゾン水による酸化膜も同様にゲッタリング効果が認められた。
【００８７】
まず、実施の形態１に従って、基板４０上にブロッキング層となる絶縁膜４１、第１の半導体膜４２の形成を行う。（図３（Ａ））次いで、実施の形態１に従って、金属元素の添加を行う。（図３（Ｂ））次いで、実施の形態１に従って、加熱処理を行って結晶構造を有する第１の半導体膜４４を形成する。（図３（Ｃ））
【００８８】
次いで、実施の形態１に従って、レーザー光を照射し、さらに、オゾン含有水溶液で酸化膜からなるバリア層４５ａを形成する。（図３（Ｄ））
【００８９】
次いで、チャンバー内の雰囲気をアルゴンのみとして、プラズマ処理を行って高濃度のアルゴンを添加したバリア層４５ｂを形成する。（図３（Ｅ））
【００９０】
次いで、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図３（Ｆ））ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後、取りだすことによって加熱を行えばよい。このゲッタリングにより、図３（Ｆ）中の矢印の方向（即ち、基板側からバリア層表面に向かう方向）に金属元素が移動し、アルゴンが添加されたバリア層４５ｂで覆われた第１の半導体膜４４に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。
【００９１】
次いで、バリア層４５ｂを除去し、第１の半導体膜４４を公知のパターニング技術を用いて所望の形状の半導体層を形成する。
【００９２】
以降の工程は、実施の形態１に従ってＴＦＴを完成させればよい。ここでは、実施の形態１に示した工程と同一であるので詳細な説明は省略する。
【００９３】
また、本実施の形態は、実施の形態１や実施の形態２と自由に組み合わせることができる。例えば、バリア層にアルゴンのプラズマ処理を行って添加した後、希ガスを含む第２の半導体膜を形成し、さらにアルゴンのプラズマ処理を行って表面にアルゴンを高濃度に添加してもよい。プラズマ処理を行うことによって膜と膜との密着性を向上させてピーリングの発生を抑えることができる。
【００９４】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００９５】
（実施例）
［実施例１］
本発明の実施例を図６〜図８を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００９６】
まず、基板１００上に下地絶縁膜１０１を形成し、結晶構造を有する第１の半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層１０２〜１０６を形成する。
【００９７】
基板１００としては、ガラス基板（＃１７３７）を用い、下地絶縁膜１０１としては、プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を５０nm（好ましくは１０〜２００nm）形成する。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸（１／１００希釈）で除去する。次いでプラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜１０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好ましくは５０〜２００nm）の厚さに積層形成し、さらに大気解放せずにプラズマＣＶＤ法で成膜温度３００℃、成膜ガスＳｉＨ4で非晶質構造を有する半導体膜（ここではアモルファスシリコン膜）を５４ｎｍの厚さ（好ましくは２５〜８０ｎｍ）で形成する。
【００９８】
本実施例では下地膜１０１を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などを用い、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により形成すればよい。また、プラズマＣＶＤ装置は、枚葉式の装置でもよいし、バッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体膜とを連続成膜してもよい。
【００９９】
次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約２ｎｍの極薄い酸化膜を形成する。次いで、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行う。ここでは、ジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧１５ｋＶ、ジボランを水素で１％に希釈したガス流量３０ｓｃｃｍ、ドーズ量２×１０12／ｃｍ2で非晶質シリコン膜にボロンを添加した。
【０１００】
次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【０１０１】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、短時間での結晶化が可能なランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【０１０２】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４７０mJ/cm2でレーザー光の照射を大気中で行なった。なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザーを用いた例を示したが、連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１０３】
次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。本実施例ではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。
【０１０４】
次いで、バリア層上にプラズマＣＶＤ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚５０ｎｍで形成した後、アルゴンプラズマ処理を行う。本実施例の成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ2とし、成膜温度を３５０℃とする。
【０１０５】
その後、６５０℃に加熱された炉に入れて３分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。
【０１０６】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１０７】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【０１０８】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜３０３となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【０１０９】
次いで、図６（Ａ）に示すように、ゲート絶縁膜１０７上に膜厚２０〜１００ｎｍの第１の導電膜１０８ａと、膜厚１００〜４００ｎｍの第２の導電膜１０８ｂとを積層形成する。本実施例では、ゲート絶縁膜１０７上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層する。
【０１１０】
第１の導電膜及び第２の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
【０１１１】
次に、図６（Ｂ）に示すように光露光工程によりレジストからなるマスク１１０〜１１５を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
【０１１２】
本実施例では、基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設けられた石英円板）は、直径２５ｃｍの円板である。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。この後、レジストからなるマスク１１０〜１１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【０１１３】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。
【０１１４】
こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層１１７〜１２１（第１の導電層１１７ａ〜１２１ａと第２の導電層１１７ｂ〜１２１ｂ）を形成する。ゲート絶縁膜となる絶縁膜１０７は、１０〜２０nm程度エッチングされ、第１の形状の導電層１１７〜１２１で覆われない領域が薄くなったゲート絶縁膜１１６となる。
【０１１５】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、それぞれのガス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３Paの圧力でコイル型の電極に７００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを２５秒行った。基板側（試料ステージ）にも１０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は３２．１ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は７．１であり、絶縁膜１１６であるＳｉＯＮに対するエッチング速度は３３．７ｎｍ／ｍｉｎであり、ＳｉＯＮに対するＷの選択比は６．８３である。このようにエッチングガス用ガスにＳＦ6を用いた場合、絶縁膜１１６との選択比が高いので膜減りを抑えることができる。本実施例では絶縁膜１１６において約８ｎｍしか膜減りが起きない。
【０１１６】
この第２のエッチング処理によりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層１２４ｂ〜１２９ｂを形成する。一方、第１の導電層は、ほとんどエッチングされず、第１の導電層１２４ａ〜１２９ａとなる。なお、第１の導電層１２４ａ〜１２９ａは、第１の導電層１１７ａ〜１２２ａとほぼ同一サイズである。実際には、第１の導電層の幅は、第２のエッチング処理前に比べて約０．３μｍ程度、即ち線幅全体で０．６μｍ程度後退する場合もあるがほとんどサイズに変化がない。
【０１１７】
また、２層構造に代えて、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造とした場合、第１のエッチング処理の第１のエッチング条件としては、ＢＣｌ3とＣｌ2とＯ2とを原料ガスに用い、それぞれのガス流量比を６５／１０／５（ｓｃｃｍ）とし、基板側（試料ステージ）に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して１１７秒のエッチングを行えばよく、第１のエッチング処理の第２のエッチング条件としては、ＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行えばよく、第２のエッチング処理としてはＢＣｌ3とＣｌ2を用い、それぞれのガス流量比を２０／６０（sccm）とし、基板側（試料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行えばよい。
【０１１８】
次いで、レジストからなるマスクを除去した後、第１のドーピング処理を行って図６（Ｄ）の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０14atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第１の導電層及び第２の導電層１２４〜１２８がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域１３０〜１３４が形成される。第１の不純物領域１３０〜１３４には１×１０16〜１×１０17/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。ここでは、第１の不純物領域と同じ濃度範囲の領域をｎ--領域とも呼ぶ。
【０１１９】
なお、本実施例ではレジストからなるマスクを除去した後、第１のドーピング処理を行ったが、レジストからなるマスクを除去せずに第１のドーピング処理を行ってもよい。
【０１２０】
次いで、図７（Ａ）に示すようにレジストからなるマスク１３５〜１３７を形成し第２のドーピング処理を行う。マスク１３５は駆動回路のｐチャネル型ＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク１３６は駆動回路のｎチャネル型ＴＦＴの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク１３７は画素部のＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域と保持容量となる領域とを保護するマスクである。
【０１２１】
第２のドーピング処理におけるイオンドープ法の条件はドーズ量を１．５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとしてリン（Ｐ）をドーピングする。ここでは、第２の導電層１２４ｂ〜１２６ｂをマスクとして各半導体層に不純物領域が自己整合的に形成される。勿論、マスク１３５〜１３７で覆われた領域には添加されない。こうして、第２の不純物領域１３８〜１４０と、第３の不純物領域１４２が形成される。第２の不純物領域１３８〜１４０には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加されている。ここでは、第２の不純物領域と同じ濃度範囲の領域をｎ+領域とも呼ぶ。
【０１２２】
また、第３の不純物領域は第１の導電層により第２の不純物領域よりも低濃度に形成され、１×１０18〜１×１０19/cm3の濃度範囲でｎ型を付与する不純物元素を添加されることになる。なお、第３の不純物領域は、テーパー形状である第１の導電層の部分を通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第３の不純物領域と同じ濃度範囲の領域をｎ-領域とも呼ぶ。また、マスク１３６、１３７で覆われた領域は、第２のドーピング処理で不純物元素が添加されず、第１の不純物領域１４４、１４５となる。
【０１２３】
次いで、レジストからなるマスク１３５〜１３７を除去した後、新たにレジストからなるマスク１４６〜１４８を形成して図７（Ｂ）に示すように第３のドーピング処理を行う。
【０１２４】
駆動回路において、上記第３のドーピング処理により、ｐチャネル型ＴＦＴを形成する半導体層および保持容量を形成する半導体層にｐ型の導電型を付与する不純物元素が添加された第４の不純物領域１４９、１５０及び第５の不純物領域１５１、１５２を形成する。
【０１２５】
また、第４の不純物領域１４９、１５０には１×１０20〜１×１０21/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。尚、第４の不純物領域１４９、１５０には先の工程でリン（Ｐ）が添加された領域（ｎ--領域）であるが、ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。ここでは、第４の不純物領域と同じ濃度範囲の領域をｐ+領域とも呼ぶ。
【０１２６】
また、第５の不純物領域１５１、１５２は第２の導電層１２５ａのテーパー部と重なる領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。ここでは、第５の不純物領域と同じ濃度範囲の領域をｐ-領域とも呼ぶ。
【０１２７】
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が形成される。導電層１２４〜１２７はＴＦＴのゲート電極となる。また、導電層１２８は画素部において保持容量を形成する一方の電極となる。さらに、導電層１２９は画素部においてソース配線を形成する。
【０１２８】
次いで、ほぼ全面を覆う絶縁膜（図示しない）を形成する。本実施例では、プラズマＣＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１２９】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【０１３０】
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
【０１３１】
次いで、窒化シリコン膜からなる第１の層間絶縁膜１５３を形成して熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う。（図７（Ｃ））この工程は第１の層間絶縁膜１５３に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜（図示しない）の存在に関係なく半導体層を水素化することができる。ただし、本実施例では、第２の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第２の導電層が耐え得る熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１３２】
次いで、第１の層間絶縁膜１５３上に有機絶縁物材料から成る第２の層間絶縁膜１５４を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成する。次いで、ソース配線１２９に達するコンタクトホールと、導電層１２７、１２８に達するコンタクトホールと、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第１の層間絶縁膜をエッチングストッパーとして第２の層間絶縁膜をエッチングした後、絶縁膜（図示しない）をエッチングストッパーとして第１の層間絶縁膜をエッチングしてから絶縁膜（図示しない）をエッチングした。
【０１３３】
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。こうして、ソース電極またはドレイン電極１５５〜１６０、ゲート配線１６２、接続配線１６１、画素電極１６３が形成される。
【０１３４】
以上の様にして、ｎチャネル型ＴＦＴ２０１、ｐチャネル型ＴＦＴ２０２、ｎチャネル型ＴＦＴ２０３を有する駆動回路２０６と、ｎチャネル型ＴＦＴからなる画素ＴＦＴ２０４、保持容量２０５とを有する画素部２０７を同一基板上に形成することができる。（図８）本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【０１３５】
画素部２０７において、画素ＴＦＴ２０４（ｎチャネル型ＴＦＴ）にはチャネル形成領域１６７、ゲート電極を形成する導電層１２７の外側に形成される第１の不純物領域（ｎ--領域）１４５とソース領域として機能する第２の不純物領域（ｎ+領域）１４０を有している。また、保持容量２０５の一方の電極として機能する半導体層には第４の不純物領域１５０、第５の不純物領域１５２が形成されている。保持容量２０５は、絶縁膜（ゲート絶縁膜と同一膜）１１６を誘電体として、第２の電極１２８と、半導体層１５０、１５２、１６８とで形成されている。
【０１３６】
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０１（第１のｎチャネル型ＴＦＴ）はチャネル形成領域１６４、ゲート電極を形成する導電層１２４の一部と絶縁膜を介して重なる第３の不純物領域（ｎ-領域）１４２とソース領域またはドレイン領域として機能する第２の不純物領域（ｎ+領域）１３８を有している。
【０１３７】
また、駆動回路２０６において、ｐチャネル型ＴＦＴ２０２にはチャネル形成領域１６５、ゲート電極を形成する導電層１２５の一部と絶縁膜を介して重なる第５不純物領域（ｐ-領域）１５１とソース領域またはドレイン領域として機能する第４の不純物領域（ｐ+領域）１４９を有している。
【０１３８】
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０３（第２のｎチャネル型ＴＦＴ）にはチャネル形成領域１６６、ゲート電極を形成する導電層１２６の外側に第１の不純物領域（ｎ--領域）１４４とソース領域またはドレイン領域として機能する第２の不純物領域（ｎ+領域）１３９を有している。
【０１３９】
これらのＴＦＴ２０１〜２０３を適宜組み合わせてシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成し、駆動回路２０６を形成すればよい。例えば、ＣＭＯＳ回路を形成する場合には、ｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ２０２を相補的に接続して形成すればよい。
【０１４０】
特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ２０３の構造が適している。
【０１４１】
また、信頼性が最優先とされる回路には、ＧＯＬＤ構造であるｎチャネル型ＴＦＴ２０１の構造が適している。
【０１４２】
また、半導体膜表面の平坦化を向上させることによって信頼性を向上させることができるので、ＧＯＬＤ構造のＴＦＴにおいて、ゲート電極とゲート絶縁膜を介して重なる不純物領域の面積を縮小しても十分な信頼性を得ることができる。具体的にはＧＯＬＤ構造のＴＦＴにおいてゲート電極のテーパー部となる部分サイズを小さくしても十分な信頼性を得ることができる。
【０１４３】
また、ＧＯＬＤ構造のＴＦＴにおいてはゲート絶縁膜が薄くなると寄生容量が増加するが、ゲート電極（第１導電層）のテーパー部となる部分サイズを小さくして寄生容量を低減すれば、ｆ特性も向上してさらなる高速動作が可能となり、且つ、十分な信頼性を有するＴＦＴとなる。
【０１４４】
また、本実施例では反射型の表示装置を形成するためのアクティブマトリクス基板を作製する例を示したが、画素電極を透明導電膜で形成すると、フォトマスクは１枚増えるものの、透過型の表示装置を形成することができる。
【０１４５】
［実施例２］
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図９を用いる。
【０１４６】
まず、実施例１に従い、図８の状態のアクティブマトリクス基板を得た後、図８のアクティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１４７】
次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施す。
【０１４８】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板や位相差板等の光学フィルムを適宜設ける。そして、公知の技術を用いてＦＰＣを貼りつける。
【０１４９】
こうして得られた液晶モジュールの構成を図９の上面図を用いて説明する。
【０１５０】
アクティブマトリクス基板３０１の中央には、画素部３０４が配置されている。画素部３０４の上側には、ソース信号線を駆動するためのソース信号線駆動回路３０２が配置されている。画素部３０４の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路３０３が配置されている。本実施例に示した例では、ゲート信号線駆動回路３０３は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図９に示した左右対称配置が望ましい。
【０１５１】
各駆動回路への信号の入力は、フレキシブルプリント基板（Flexible Print Circuit：ＦＰＣ）３０５から行われる。ＦＰＣ３０５は、基板３０１の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極３０９を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はＩＴＯを用いて形成した。
【０１５２】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤３０７が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサ３１０によって一定のギャップ（基板３０１と対向基板３０６との間隔）を保った状態で、対向基板３０６が貼り付けられる。その後、シール剤３０７が塗布されていない部分より液晶素子が注入され、封止剤３０８によって密閉される。以上の工程により、液晶モジュールが完成する。
【０１５３】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
【０１５４】
また、本実施例は、実施例１と自由に組みあわせることが可能である。
【０１５５】
［実施例３］
実施例１では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例を示す。
【０１５６】
層間絶縁膜を形成する工程までは実施例１と同じであるので、ここでは省略する。実施例１に従って層間絶縁膜を形成した後、透光性を有する導電膜からなる画素電極６０１を形成する。透光性を有する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい。
【０１５７】
その後、層間絶縁膜６００にコンタクトホールを形成する。次いで、画素電極と重なる接続電極６０２を形成する。この接続電極６０２は、コンタクトホールを通じてドレイン領域と接続されている。また、この接続電極と同時に他のＴＦＴのソース電極またはドレイン電極も形成する。
【０１５８】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
【０１５９】
以上のようにしてアクティブマトリクス基板が形成される。このアクティブマトリクス基板を用い、実施例２に従って液晶モジュールを作製し、バックライト６０４、導光板６０５を設け、カバー６０６で覆えば、図１０にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板６０３は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
【０１６０】
また、本実施例は、実施例１、または実施例２と自由に組みあわせることが可能である。
【０１６１】
［実施例４］
本実施例では、有機発光素子（ＯＬＥＤ：Organic Light Emitting Device）を備えた発光表示装置を作製する例を図１１に示す。
【０１６２】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極と、陰極とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【０１６３】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【０１６４】
図１１（Ａ）は、ＯＬＥＤを有するモジュール、いわゆるＥＬモジュールの上面図、図１１（Ｂ）は図１１（Ａ）をＡ−Ａ’で切断した断面図である。絶縁表面を有する基板９００（例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等）に、画素部９０２、ソース側駆動回路９０１、及びゲート側駆動回路９０３を形成する。これらの画素部や駆動回路は、上記実施例に従えば得ることができる。
【０１６５】
また、９１８はシール材、９１９はＤＬＣ膜などからなる保護膜であり、画素部および駆動回路部はシール材９１８で覆われ、そのシール材は保護膜９１９で覆われている。さらに、接着材を用いてカバー材９２０で封止されている。カバー材９２０としては、プラスチック、ガラス、金属、セラミックス等、いかなる組成の基材でもよい。また、カバー材９２０の形状および支持体の形状も特に限定されず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィルム状のものであってもよい。熱や外力などによる変形に耐えるためカバー材９２０は基板９００と同じ材質のもの、例えばガラス基板を用いることが望ましく、本実施例では、サンドブラスト法などにより図１１に示す凹部形状（深さ３〜１０μｍ）に加工する。さらに加工して乾燥剤９２１が設置できる凹部（深さ５０〜２００μｍ）を形成することが望ましい。また、多面取りでＥＬモジュールを製造する場合、基板とカバー材とを貼り合わせた後、ＣＯ2レーザー等を用いて端面が一致するように分断してもよい。
【０１６６】
また、ここでは図示しないが、用いる金属層（ここでは陰極など）の反射により背景が映り込むことを防ぐために、位相差板（λ／４板）や偏光板からなる円偏光板と呼ばれる円偏光手段を基板９００上に設けてもよい。
【０１６７】
なお、９０８はソース側駆動回路９０１及びゲート側駆動回路９０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０９からビデオ信号やクロック信号を受け取る。また、本実施例の発光装置は、デジタル駆動であってもよく、アナログ駆動であってもよく、ビデオ信号はデジタル信号であってもよいし、アナログ信号であってもよい。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、これらの画素部や駆動回路と同一基板上に複雑な集積回路（メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等）を形成することも可能であるが、少ないマスク数での作製は困難である。従って、メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等を備えたＩＣチップを、ＣＯＧ（chip on glass）方式やＴＡＢ（tape automated bonding）方式やワイヤボンディング方法で実装することが好ましい。
【０１６８】
次に、断面構造について図１１（Ｂ）を用いて説明する。基板９００上に絶縁膜９１０が設けられ、絶縁膜９１０の上方には画素部９０２、ゲート側駆動回路９０３が形成されており、画素部９０２は電流制御用ＴＦＴ９１１とそのドレインに電気的に接続された画素電極９１２を含む複数の画素により形成される。実際には一つの画素内に複数のＴＦＴが作り込まれるが、ここでは簡略化のため、電流制御用ＴＦＴ９１１のみを図示した。また、ゲート側駆動回路９０３はｎチャネル型ＴＦＴ９１３とｐチャネル型ＴＦＴ９１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０１６９】
これらのＴＦＴ（９１１、９１３、９１４を含む）は、上記実施例１のｎチャネル型ＴＦＴ２０１、上記実施例１のｐチャネル型ＴＦＴ２０２に従って作製すればよい。なお、ここではトップゲート型ＴＦＴを用いた例を示したが、ＴＦＴの構造に限定されず、例えばボトムゲート型ＴＦＴを用いることも可能である。
【０１７０】
また、ＯＬＥＤを有する表示装置においては、ＯＬＥＤに一定の電圧を印加して電流を供給するように回路設計を行った駆動方法や、ＯＬＥＤに一定の電流が供給されるようにＯＬＥＤに印加する電圧を調節するように回路設計を行った駆動方法や、ＯＬＥＤに一定の電流が供給されるように回路設計を行った駆動方法などがあるが、駆動方法によらず、ＯＬＥＤと電気的に接続され、且つ、ＯＬＥＤに電流を供給するＴＦＴ（本明細書中、このＴＦＴ９１１を電流制御用ＴＦＴと呼ぶ）のオン電流（Ｉon）で画素の輝度が決定される。従って、各ＴＦＴのオン電流が一定でなければ輝度にバラツキが生じてしまうという問題があった。これらの問題は、本発明により解決できる。
【０１７１】
なお、本実施例では、スイッチングＴＦＴにｎチャネル型ＴＦＴを用い、電流制御用ＴＦＴ９１１にｐチャネル型ＴＦＴを用いたが、本発明はこの構成に限定されない。スイッチングＴＦＴと電流制御用ＴＦＴはｐチャネル型ＴＦＴでもｎチャネル型ＴＦＴでも良い。ただし、ＯＬＥＤの陽極を画素電極として用いる場合、駆動用ＴＦＴはｐチャネル型ＴＦＴであることが望ましく、ＯＬＥＤの陰極を画素電極として用いる場合、駆動用ＴＦＴはｎチャネル型ＴＦＴであることが望ましい。
【０１７２】
また、実施例１では画素部のオフ電流値を低減するために、図７（Ａ）で示したマスク１３７を用いて第２のドーピングを行っているが、本実施例ではマスク数低減のため、マスクを形成せずに第２のドーピングを行っている。
【０１７３】
電流制御用ＴＦＴ９１１の一方の不純物領域と電気的に接続している電極に電気的に接続された画素電極９１２はＯＬＥＤの陽極として機能する。陽極は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。また、画素電極９１２の両端にはバンク９１５が形成され、画素電極９１２上にはＥＬ層９１６およびＯＬＥＤの陰極９１７が形成される。
【０１７４】
ＥＬ層９１６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１７５】
陰極９１７は全画素に共通の配線としても機能し、接続配線９０８を経由してＦＰＣ９０９に電気的に接続されている。陰極９１７に用いる材料としては仕事関数の小さい金属（代表的には周期表の１族もしくは２族に属する金属元素）や、これらを含む合金を用いることが好ましいとされている。仕事関数が小さければ小さいほど発光効率が向上するため、中でも、陰極に用いる材料としては、アルカリ金属の一つであるＬｉ（リチウム）を含む合金材料が望ましい。さらに、画素部９０２及びゲート側駆動回路９０３に含まれる素子は全て陰極９１７、シール材９１８、及び保護膜９１９で覆われている。
【０１７６】
なお、シール材９１８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材９１８はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１７７】
また、シール材９１８を用いてＯＬＥＤを完全に覆った後、すくなくとも図１１に示すようにＡｌＯＮ膜、ＡｌＮ膜、Ａｌ2Ｏ3膜、またはＤＬＣ膜から選ばれた単層または積層からなる保護膜９１９をシール材９１８の表面（露呈面）に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置で使用するマスキングテープ等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
【０１７８】
以上のような構造でＯＬＥＤをシール材９１８及び保護膜で封入することにより、ＯＬＥＤを外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【０１７９】
また、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）の電気特性のバラツキを低減することができ、輝度のバラツキを低減できる。
【０１８０】
また、画素電極を陰極とし、ＥＬ層と陽極を積層して図１１とは逆方向に発光する構成としてもよい。
【０１８１】
本実施例では、実施例１で得られる電気特性のバラツキが低減され、且つ、信頼性ともに高いＴＦＴを用いるため、従来の素子に比べて輝度のバラツキが少ないＯＬＥＤを形成することができる。また、そのようなＯＬＥＤを有する発光装置を表示部として用いることにより高性能な電気器具を得ることができる。
【０１８２】
なお、本実施例は実施例１と自由に組み合わせることが可能である。
【０１８３】
［実施例５］
本発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
【０１８４】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２、図１３に示す。
【０１８５】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【０１８６】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１８７】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１８８】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【０１８９】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１９０】
図１２（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１９１】
図１３（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
【０１９２】
図１３（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１９３】
図１３（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０１９４】
ちなみに図１３（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０１９５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は、実施の形態１乃至３、実施例１乃至４のどのような組み合わせからなる構成を用いても実現することができる。
【０１９６】
【発明の効果】
本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の向上、及び、個々の素子間でのバラツキを低減することができる。特に、液晶表示装置においては、ＴＦＴ特性のバラツキに起因する表示むらを低減できる。
【０１９７】
加えて、ＯＬＥＤを有する半導体装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
【０１９８】
また、本発明により結晶化を助長する金属元素だけでなく、不純物となる他の金属元素（Ｆｅ、Ｃｕなど）も除去または低減することができる。
【図面の簡単な説明】
【図１】 実施の形態１を示す工程断面図である。
【図２】 実施の形態２を示す工程断面図である。
【図３】 実施の形態３を示す工程断面図である。
【図４】 単層と積層とを比較したアルゴン／シリコン濃度比を示す図である。
【図５】 酸素濃度とニッケル濃度の関係を示すＳＩＭＳ分析を示す図である。
【図６】 工程断面図を示す図である。
【図７】 工程断面図を示す図である。
【図８】 工程断面図を示す図である。
【図９】 液晶表示装置の上面図を示す図である。
【図１０】 アクティブマトリクス型液晶表示装置の断面構造図である。
【図１１】 発光装置の上面図および断面図を示す図である。
【図１２】 電子機器の一例を示す図である。
【図１３】 電子機器の一例を示す図である。
【発明の属する技術分野】
本発明はゲッタリング技術を用いた半導体装置の作製方法に関する。特に本発明は、半導体膜の結晶化を助長する金属元素を添加して作製される結晶構造を有する半導体膜を用いた半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
結晶構造を有する半導体膜を用いた代表的な半導体素子として薄膜トランジスタ（以下、ＴＦＴと記す）が知られている。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成する技術として注目され、駆動回路一体型液晶表示装置などが実用化されつつある。従来の技術において、結晶構造を有する半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で堆積した非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜を結晶化させる技術）により作製されている。
【０００４】
こうして作製される結晶構造を有する半導体膜は多数の結晶粒の集合体であり、その結晶方位は任意な方向に配向して制御不能であるため、ＴＦＴの特性を制限する要因となっている。このような問題点に対し、特開平７−１８３５４０号公報で開示される技術は、ニッケルなど半導体膜の結晶化を助長する金属元素を添加し、結晶構造を有する半導体膜を作製するものであり、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶方位の配向性を単一方向に高めることが可能である。このような結晶構造を有する半導体膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。
【０００５】
結晶化を助長する金属元素を用いることによって、結晶化における核発生が制御可能となるため、核発生がランダムである他の結晶化方法に比べて得られる膜質は均一であり、理想的には、完全に金属元素を除去または許容範囲までに低減することが望ましい。しかし、結晶化を助長する金属元素を添加する故に、結晶構造を有する半導体膜の膜中或いは膜表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある。その一例は、ＴＦＴにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化を助長する金属元素は、一旦、結晶構造を有する半導体膜が形成されてしまえば、かえって不要な存在となってしまう。
【０００６】
リンを用いたゲッタリングは、結晶構造を有する半導体膜のうち特定の領域から結晶化を助長する金属元素を除去するための手法として有効に活用されている。例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行うことで、チャネル形成領域から当該金属元素を容易に除去することが可能である。
【０００７】
【発明が解決しようとする課題】
リンはイオンドープ法（ＰＨ3などをプラズマで解離して、イオンを電界で加速して半導体中に注入する方法であり、基本的にイオンの質量分離を行わない方法を指す）で結晶構造を有する半導体膜に注入するが、ゲッタリングのために必要なリン濃度は１×１０20/cm3以上である。イオンドープ法によるリンの添加は、結晶構造を有する半導体膜の非晶質化をもたらすが、リン濃度の増加はその後のアニールによる再結晶化の妨げとなり問題となっている。また、高濃度のリンの添加は、ドーピングに必要な処理時間の増大をもたらし、ドーピング工程におけるスループットを低下させるので問題となっている。
【０００８】
さらに、ｐチャネル型ＴＦＴのソース・ドレイン領域に添加したリンに対し、その導電型を反転させるために必要な硼素の濃度は１．５〜３倍が必要であり、再結晶化の困難さに伴って、ソース・ドレイン領域の高抵抗化をもたらし問題となっている。
【０００９】
また、基板内でゲッタリングが十分にされず、ゲッタリングにバラツキが生じると、各々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。透過型の液晶表示装置の場合、画素部に配置されるＴＦＴに電気特性のバラツキがあれば、各画素電極に印加する電圧のバラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の目に映ることになる。
【００１０】
また、ＯＬＥＤを用いた発光装置にとって、ＴＦＴはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている。従って、ＯＬＥＤを用いた発光装置は、少なくとも、スイッチング素子として機能するＴＦＴと、ＯＬＥＤに電流を供給するＴＦＴとが、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、ＯＬＥＤと電気的に接続され、且つ、ＯＬＥＤに電流を供給するＴＦＴのオン電流（Ｉon）で画素の輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度にバラツキが生じてしまうという問題がある。
【００１１】
本発明はこのような問題を解決するための手段であり、半導体膜の結晶化を助長する金属元素を用いて結晶構造を有する半導体膜を得た後、該膜中に残存する当該金属元素を効果的に除去する技術を提供することを目的とする。
【００１２】
【課題を解決するための手段】
ゲッタリング技術は単結晶シリコンウエハーを用いる集積回路の製造技術において主要な技術として位置付けられている。ゲッタリングは半導体中に取り込まれた金属不純物が、何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低減させる技術として知られている。それは、エクストリンシックゲッタリング(Extrinsic Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されている。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング効果をもたらすものである。高濃度のリンを単結晶シリコンウエハーの裏面から拡散させるリンゲッタはこれに当たり、前述のリンを用いたゲッタリングもエクストリンシックゲッタリングの一種と見なすことができる。
【００１３】
一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素が関与する格子欠陥の歪場を利用したものとして知られている。本発明は、上記したエクストリンシックゲッタリングやイントリンシックゲッタリングとは異なるゲッタリングのメカニズムを利用して、厚さ１０〜２００nm程度の結晶構造を有する半導体膜に適用するために以下の手段を採用するものである。
【００１４】
本発明は、絶縁表面上に金属元素を用いて結晶構造を有する第１の半導体膜を形成する工程と、エッチングストッパーとなる膜（バリア層）を形成する工程と、希ガス元素を含む第２の半導体膜（ゲッタリングサイト）を形成する工程と、加熱処理によりゲッタリングサイトに金属元素をゲッタリングさせる工程と、前記第２の半導体膜を除去する工程と、バリア層を除去する工程とを有している。
【００１５】
上記第２の半導体膜の形成方法としては、スパッタ法やプラズマCVD法などがあるが、プラズマＣＶＤ法はガスによる成膜室（チャンバーとも呼ぶ）内のクリーニングが行えるため、スパッタ法に比べてメンテナンスが少なくて済み、量産には適していると言える。しかし、上記希ガス元素を含む第２の半導体膜をプラズマCVD法で形成する場合、後に行われる加熱処理により膜剥がれ（ピーリングとも呼ばれる）が生じやすかった。さらにプラズマCVD法では、第２の半導体膜中に多量の希ガス元素を含ませることは困難であった。
【００１６】
そこで、本発明は、第２の半導体膜を成膜した後、希ガス元素のプラズマを発生させる処理を行うことで第２の半導体膜表面に高濃度の希ガス元素を添加することを特徴としている。こうすることで、プラズマCVD法による第２の半導体膜の成膜条件によらず、高濃度に希ガス元素を含む第２の半導体膜を得ることができる。従って、ピーリングを発生させることなく、第２の半導体膜をスループットよく形成し、その表面に希ガス元素を高濃度に含ませることができる。
【００１７】
具体的には、プラズマＣＶＤ法を用い、成膜室に原料ガスとしてモノシラン、モノシランと水素、モノシランとアルゴン、モノシランとアルゴンと窒素、またはモノシランとアルゴンと水素を導入し、膜厚１ｎｍ〜１０ｎｍのアモルファスシリコン膜を成膜した後、アルゴンのプラズマ処理を行うことを１回または２回以上繰り返して積層からなる第２の半導体膜（ゲッタリングサイト）を形成すればよい。
【００１８】
本明細書で開示する作製方法に関する発明の構成１は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガスとシランを含むガスを導入して希ガス元素を含む半導体膜を成膜する処理と、該半導体膜の表面に対して前記成膜室からシランを含むガスを除去して希ガスのみとしてプラズマを発生させて希ガス元素を添加する処理とを１回または２回以上交互に行うことによって、表面における希ガス元素の濃度が下層よりも高い第２の半導体膜を形成する第５の工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００１９】
また、スループットを重視する場合には、第２の半導体膜（ゲッタリングサイト）を単層とし、膜厚１ｎｍ〜１０ｎｍのアモルファスシリコン膜を成膜した後、アルゴンのプラズマ処理する場合でもよく、本明細書で開示する作製方法に関する発明の構成２は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室にシランを含むガスを導入して非晶質半導体膜を成膜する処理と、該半導体膜の表面に対して前記成膜室からシランを含むガスを除去して希ガスを導入してプラズマを発生させて希ガス元素を添加する処理とを１回または２回以上交互に行うことによって、希ガス元素を含む第２の半導体膜を形成する第５の工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００２０】
また、同一の成膜室で上記成膜処理とプラズマ処理を行うことができることも本発明の特徴である。なお、異なる処理室で行うことも可能であるが、スループットの低下、不純物の混入を招くおそれがある。また、プラズマ処理による希ガス元素の添加に代えて、ドーピング装置により希ガス元素を添加することもできるが、同様にスループットの低下、不純物の混入を招くおそれがある。
【００２１】
また、後に行われる加熱処理により膜剥がれ（ピーリングとも呼ばれる）が生じにくく、且つ、第２の半導体膜中に多量の希ガス元素を含ませる条件でプラズマＣＶＤ法により成膜を行った後、希ガスのプラズマ処理を行えば、さらに高濃度に希ガス元素を含ませることができる。
【００２２】
そのような成膜条件としては、原料ガスとしてモノシランと希ガス元素を用い、比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御し、圧力を、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とする条件である。なお、６６．６５Ｐａよりも高い成膜圧力とすると膜にならず粉になってしまったり、膜に半球状の浮きが発生したりする成膜不良が発生しやすい。さらに、ＲＦパワー密度を、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。なお、０．４８Ｗ／ｃｍ2よりも高いＲＦパワーとすると膜にならず粉になってしまったり、膜に半球状の浮きが発生したりする成膜不良が発生しやすい。また、モノシランに代えて、ジシランやトリシランを用いてもよい。
【００２３】
上記条件として第２の半導体膜を形成することによって、バリア層との密着性を高めることができ、成膜後に行う熱処理によってピーリングが生じない。加えて、希ガス元素を高濃度に含み、高いゲッタリング能力を有するゲッタリングサイトを形成することができる。従って、ゲッタリングサイトとなる第２の半導体膜を薄膜化させることもできうる。
【００２４】
また、上記ゲッタリングサイトとなる第２の半導体膜を形成する他の工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランとフォスフィン（ＰＨ3）と希ガス元素、或いは原料ガスとしてモノシランとフォスフィン（ＰＨ3）と水素、或いは原料ガスとしてモノシランとフォスフィン（ＰＨ3）と窒素を用いて成膜し、リンまたは希ガスを含み非晶質構造を有する半導体膜を形成してもよい。
【００２５】
また、バリア層に希ガス元素を添加してもよい。希ガス元素を添加したバリア層はゲッタリングサイトとしても機能させることができる。具体的には、希ガスのプラズマを発生させて前記バリア層の表面に希ガス元素を添加すればよい。
【００２６】
本明細書で開示する作製方法に関する発明の構成３は、
絶縁表面上に非晶質構造を有する半導体膜を形成する第１工程と、
前記非晶質構造を有する半導体膜に金属元素を添加する第２工程と、
前記半導体膜を結晶化させて結晶構造を有する半導体膜を形成する第３工程と、
前記結晶構造を有する半導体膜の表面にバリア層を形成する第４の工程と、
プラズマを発生させて前記バリア層の表面に希ガス元素を添加する第５工程と、
加熱処理を行い、前記バリア層に前記金属元素をゲッタリングして結晶構造を有する半導体膜中の前記金属元素を除去または低減する第６工程と、
前記バリア層を除去する第７工程とを有することを特徴とする半導体装置の作製方法である。
【００２７】
また、バリア層に希ガス元素のプラズマ処理を行った後、さらに希ガス元素を含む半導体膜を成膜する処理と、希ガス元素のプラズマ処理とを繰り返し行ってもよい。成膜前にプラズマ処理を行うと密着性が向上し、ピーリングが発生しにくくなる。
【００２８】
本明細書で開示する作製方法に関する発明の構成４は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
プラズマを発生させて前記バリア層の表面に希ガス元素を添加する第５工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガスとシランを含むガスを導入して希ガス元素を含む半導体膜を成膜する処理と、該半導体膜の表面に対して前記成膜室からシランを含むガスを除去して希ガスのみとしてプラズマを発生させて希ガス元素を添加する処理とを１回または２回以上交互に行うことによって、表面における希ガス元素の濃度が下層よりも高い第２の半導体膜を形成する第６の工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第７工程と、
前記第２の半導体膜を除去する第８工程と、
前記バリア層を除去する第９工程とを有することを特徴とする半導体装置の作製方法である。
【００２９】
また、希ガス元素のプラズマ処理に代えて、炭素を含むガスのプラズマ処理を行ってもよい。
【００３０】
本明細書で開示する作製方法に関する発明の構成４は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガスとシランを含むガスを導入して希ガス元素を含む半導体膜を成膜する処理と、該半導体膜の表面に対して前記成膜室から希ガス及びシランを含むガスを除去した後、炭素を含むガスを導入してプラズマを発生させて炭素を添加する処理とを１回または２回以上交互に行うことによって第２の半導体膜を形成する第５の工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００３１】
また、希ガス元素のプラズマ処理に代えて、酸素を含むガスのプラズマ処理を行ってもよい。本発明の酸素を用いたゲッタリングはＳｉＯ2の析出が金属元素（ニッケルなど）の析出を促すメカニズムを利用したものである。
【００３２】
本明細書で開示する作製方法に関する発明の構成５は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガスとシランを含むガスを導入して希ガス元素を含む半導体膜を成膜する処理と、該半導体膜の表面に対して前記成膜室から希ガス及びシランを含むガスを除去した後、酸素を含むガスを導入してプラズマを発生させて酸素を添加する処理とを１回または２回以上交互に行うことによって第２の半導体膜を形成する第５の工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００３３】
また、上記各構成において、金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴としている。これらの金属元素を非晶質構造を有する半導体膜に添加すると結晶化が良好に行われる。
【００３４】
本明細書中、バリア層とは、ゲッタリング工程において金属元素が通過可能な膜質または膜厚を有し、且つ、ゲッタリングサイトとなる層の除去工程においてエッチングストッパーとなる層を指している。バリア層は、膜厚１ｎｍ〜１０ｎｍの酸化シリコン膜または酸化窒化シリコン膜である。
【００３５】
また、本発明において、エッチングストッパーまたはゲッタリングサイトの一部となる膜（バリア層）を形成する工程は、レーザー光の照射により結晶構造を有する半導体膜の表面を酸化した後、さらにオゾンを含む溶液で結晶構造を有する半導体膜の表面を酸化する工程、或いは、オゾンを含む溶液で結晶構造を有する半導体膜の表面を酸化する工程、もしくは酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する工程とすればよい。また、バリア層を形成する他の工程としては、酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する工程（酸素ラジカルを用いて酸化する工程）も挙げられる。また、バリア層を形成する他の工程としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜または酸化窒化膜を堆積して形成する工程としても良い。また、バリア層を形成する他の工程としては、クリーンオーブンを用い、２００〜３５０℃程度に加熱して結晶構造を有する半導体膜の表面に薄い酸化膜を形成しても良い。なお、バリア層を形成する他の工程として、上記形成方法のいずれか一の方法、またはそれらの方法を組み合わせて形成してもよい。
【００３６】
また、上記各構成において、希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを半導体膜中に含有させることにより、ダングリングボンドや格子歪みを形成してゲッタリングサイトを形成することができる。
【００３７】
本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の向上、特にオフ電流を低減し、個々の素子間でのバラツキを低減することができる。
【００３８】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００３９】
（実施の形態１）
以下に本発明を用いた代表的なＴＦＴの作製手順を簡略に図１を用いて示す。ここではプラズマＣＶＤ装置で第２の半導体膜の成膜処理と第２の半導体膜の表面にアルゴンのプラズマ処理を行う例を示す。
【００４０】
図１（Ａ）中、１０は、絶縁表面を有する基板、１１はブロッキング層となる絶縁膜、１２は非晶質構造を有する半導体膜である。
【００４１】
図１（Ａ）において、基板１０はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００４２】
まず、図１（Ａ）に示すように基板１０上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る下地絶縁膜１１を形成する。代表的な一例は下地絶縁膜１１として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜を５０〜１００ｎｍ、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、下地絶縁膜１１の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは第２酸化窒化シリコン膜（ＳｉＮxＯy膜（Ｘ≫Ｙ））を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを順次積層した３層構造を用いてもよい。
【００４３】
次いで、下地絶縁膜上に非晶質構造を有する第１の半導体膜１２を形成する。第１の半導体膜１２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００nmの厚さに形成する。後の結晶化で良質な結晶構造を有する半導体膜を得るためには、非晶質構造を有する第１の半導体膜１２の膜中に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（二次イオン質量分析法（ＳＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
【００４４】
次いで、非晶質構造を有する第１の半導体膜１２を結晶化させる技術としてここでは特開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。まず、非晶質構造を有する第１の半導体膜１２の表面に、結晶化を促進する触媒作用のある金属元素（ここでは、ニッケル）を重量換算で１〜１００ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１３を形成する。（図１（Ｂ））塗布によるニッケル含有層１３の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
【００４５】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図１（Ｃ）に示す結晶構造を有する第１の半導体膜１４が形成される。なお、結晶化後での第１の半導体膜１４に含まれる酸素濃度は、５×１０18／ｃｍ3以下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源は、１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１回〜１０回繰り返し、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を有する第１の半導体膜１４に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
【００４６】
このようにして得られる第１の半導体膜１４には、金属元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示す本発明のゲッタリング方法で当該元素を除去する。
【００４７】
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射することが好ましい。レーザー光を照射した場合、表面に薄い酸化膜（図示しない）が形成される。このレーザー光としてはパルス発振であるレーザ光源から出射される波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いればよい。また、レーザー光としては連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を用いてもよい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。
【００４８】
上記結晶化後のレーザー光の照射により形成された酸化膜では、不十分であるため、さらに、オゾン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれる）を形成して合計１〜１０ｎｍの酸化膜からなるバリア層１５を形成し、このバリア層１５上に希ガス元素を含む第２の半導体膜１６ａを形成する。（図１（Ｄ））
【００４９】
なお、ここでは、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射した場合に形成される酸化膜もバリア層の一部と見なしている。このバリア層１５は、後の工程で第２の半導体膜１６ａのみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。また、他のバリア層１５の形成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成してもよい。また、他のバリア層１５の形成方法としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層としても良い。また、他のバリア層１５の形成方法としては、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しても良い。なお、上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたバリア層１５は、後のゲッタリングで第１の半導体膜中のニッケルが第２の半導体膜に移動可能な膜質または膜厚とすることが必要である。
【００５０】
また、上記バリア層上に形成する希ガス元素を含む第２の半導体膜１６ａは、プラズマＣＶＤ法、またはスパッタ法にて形成し、膜厚１０ｎｍ〜３００ｎｍのゲッタリングサイトを形成する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ａｒ）が好ましい。
【００５１】
ここではＰＣＶＤ法を用い、原料ガスとしてモノシランとアルゴンを用い、比率（モノシラン：アルゴン）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜する。また、成膜時のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。ＲＦパワー密度は、高ければ高いほど成膜速度が向上するため好ましい。また、成膜時の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。圧力は、高ければ高いほど成膜速度が向上するため好ましい。また、成膜温度は３００℃〜５００℃とすることが望ましい。こうして、膜中にアルゴンを１×１０18／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１×１０20/cm3〜１×１０21/cm3の濃度で含み、ゲッタリング効果が得られる第２の半導体膜をプラズマＣＶＤ法で成膜することができる。さらに、上記第２の半導体膜の成膜条件とすることで、成膜の際、バリア層に与えるダメージを低減することができ、第１の半導体膜の膜厚のバラツキ発生や第１の半導体膜に穴が形成されるという不良の発生を防ぐことができる。
【００５２】
膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
【００５３】
次いで、チャンバー内の雰囲気をアルゴンのみとして、プラズマ処理を行ってアルゴンを添加し、第２の半導体膜の表面に高濃度のアルゴンを含む領域１６ｂを形成する。（図１（Ｅ））
【００５４】
上記第２の半導体膜を成膜し、プラズマ処理を行った後は、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図１（Ｆ））ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。このゲッタリングにより、図１（Ｆ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元素が移動し、バリア層１５で覆われた第１の半導体膜１４に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第１の半導体膜１４に偏析しないよう全て第２の半導体膜１６に移動させ、第１の半導体膜１４に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする。なお、第２の半導体膜だけでなくバリア層１５もゲッタリングサイトとして機能する。
【００５５】
なお、このゲッタリングの加熱処理の条件、或いは第２の半導体膜の膜厚によっては、第２の半導体膜が一部結晶化される場合もある。第２の半導体膜が結晶化してしまうとダングリングボンドや格子歪みや不対結合手が減少してゲッタリング効果の低減を招くことから、好ましくは、第２の半導体膜が結晶化しない加熱処理の条件、或いは第２の半導体膜の膜厚とする。いずれにせよ、第２の半導体膜、即ち希ガス元素を含有する非晶質シリコン膜は、希ガス元素を含まない非晶質シリコン膜と比べて結晶化が生じにくいため、ゲッタリングサイトとして最適である。
【００５６】
また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。
【００５７】
本明細書において、ゲッタリングとは、被ゲッタリング領域（ここでは第１の半導体膜）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。ただし、ゲッタリングの熱処理温度が高いと、ゲッタリングサイトとなる非晶質構造を有する半導体膜も結晶化して、ゲッタリング効率が低下する恐れがあるため、完全に結晶化しない温度以下、または完全に結晶化しない熱処理時間内で行うことが好ましい。
【００５８】
強光を照射する処理を用いる場合は、基板が耐えうる範囲で照射しつづけてよく、例えば、加熱用のランプ光源を約３分間点灯させ、瞬間的には半導体膜が７００℃に加熱されるようにする。或いは、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度に半導体膜が加熱されるようにする。
【００５９】
また、熱処理で行う場合は、不活性雰囲気中、代表的には窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて４時間の熱処理を行えばよい。また、予め４５０〜８００℃に加熱された炉に基板を導入する場合、例えば７００℃に加熱された炉の中に３分間配置して熱処理を行えばよい。また、熱処理に加えて強光を照射してもよい。
【００６０】
次いで、バリア層１５をエッチングストッパーとして、１６で示した第２の半導体膜のみを選択的に除去した後、バリア層１５を除去し、第１の半導体膜１４を公知のパターニング技術を用いて所望の形状の半導体層１７を形成する。（図１（Ｇ））第２の半導体膜のみを選択的にエッチングする方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。また、第２の半導体膜を除去した後、バリア層の表面をＴＸＲＦでニッケル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去することが望ましく、フッ酸を含むエッチャントにより除去すれば良い。また、バリア層を除去した後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
【００６１】
所望の形状の半導体層１７を形成する工程が終了したら、半導体層の表面をフッ酸を含むエッチャントで洗浄し、ゲート絶縁膜１８となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
【００６２】
次いで、ゲート絶縁膜１８の表面を洗浄した後、ゲート電極１９を形成する。次いで、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域２０及びドレイン領域２１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００６３】
以降の工程は、層間絶縁膜２３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極２４、ドレイン電極２５を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。（図１（Ｈ））
【００６４】
こうして得られたＴＦＴのチャネル形成領域２２に含まれる金属元素の濃度は１×１０17／ｃｍ3未満とすることができる。
【００６５】
また、本発明は図１（Ｈ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【００６６】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００６７】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００６８】
また、ここでは希ガス元素を含む半導体膜を用いた例を示したが、さらにリン元素をも含む半導体膜を用いてもよく、希ガス元素を含む半導体膜に代えてリン元素及び希ガス元素を含む半導体膜を用いてもよい。リン元素及び希ガス元素を含む半導体膜を形成する場合には成膜ガスにフォスフィンを加えればよい。例えば、モノシランとフォスフィン（ＰＨ3）とアルゴンを用いて成膜すればよい。
【００６９】
（実施の形態２）
ここでは、希ガス元素を含む半導体膜とプラズマ処理を複数回繰り返し、積層からなるゲッタリングサイトを形成する例を図２に示す。
【００７０】
まず、実施の形態１に従って、基板３０上にブロッキング層となる絶縁膜３１、第１の半導体膜、金属元素の添加を行い、加熱処理を行って結晶構造を有する第１の半導体膜３４を形成する。（図２（Ａ））
【００７１】
次いで、実施の形態１に従って、レーザー光を照射し、さらに、オゾン含有水溶液で酸化膜からなるバリア層３５を形成する。次いで、希ガス元素を含む第２の半導体膜３６ａを形成する。（図２（Ｂ））
【００７２】
次いで、実施の形態１に従って、チャンバー内の雰囲気をアルゴンのみとして、プラズマ処理を行ってアルゴンを添加し、第２の半導体膜の表面に高濃度のアルゴンを含む領域３６ｂを形成する。（図２（Ｃ））
【００７３】
次いで、再び、希ガス元素を含む第３の半導体膜３６ｃを形成する。（図２（Ｄ））こうすることによって高濃度のアルゴンを含む領域３６ｂを封じ込め、高濃度に希ガス元素を含ませたゲッタリングサイトを形成することができる。また、第２の半導体膜や第３の半導体膜の膜厚を薄くすることもでき、ピーリングも発生しにくいものとすることができる。
【００７４】
さらに、再びプラズマ処理を行ってアルゴンを添加し、第３の半導体膜の表面に高濃度のアルゴンを含む領域３６ｄを形成する。（図２（Ｅ））成膜とプラズマ処理の繰り返しは同一チャンバーで行うことができる。
【００７５】
上記第３の半導体膜を成膜し、プラズマ処理を行った後は、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図２（Ｆ））ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。このゲッタリングにより、図２（Ｆ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元素が移動し、バリア層３５で覆われた第１の半導体膜３４に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第１の半導体膜３１に偏析しないよう第２の半導体膜３６ｂおよび第３の半導体膜３６ｃに移動させ、第１の半導体膜３１に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする。なお、第２の半導体膜および第３の半導体膜だけでなくバリア層３５もゲッタリングサイトとして機能する。
【００７６】
次いで、バリア層３５をエッチングストッパーとして、３６ａ、３６ｃで示した第２の半導体膜、第３の半導体膜のみを選択的に除去した後、バリア層３５を除去し、第１の半導体膜３４を公知のパターニング技術を用いて所望の形状の半導体層を形成する。
【００７７】
以降の工程は、実施の形態１に従ってＴＦＴを完成させればよい。ここでは、実施の形態１に示した工程と同一であるので詳細な説明は省略する。
【００７８】
なお、ここでは希ガス元素を含む半導体膜の成膜とプラズマ処理を２回繰り返してゲッタリングサイトを形成する例を示したが、２回以上繰り返してゲッタリングサイトを形成してもよい。
【００７９】
本発明者は、以下の実験を行った。
【００８０】
基板上にアルゴンプラズマ処理を行った後、プラズマＣＶＤ法により材料ガスをＳｉＨ4（流量１００ｓｃｃｍ）／Ａｒ（流量５００ｓｃｃｍ）、基板温度３００℃、２０Ｗとして膜厚２０ｎｍのアモルファスシリコン膜を成膜した後、さらにアルゴンプラズマ処理と、膜厚２０ｎｍのアモルファスシリコン膜の成膜を２回繰り返した後、最後にアルゴンプラズマ処理を行い、ＴＸＲＦにてＡｒ／Ｓｉ濃度比を測定した結果を図４に示す。また、それぞれ成膜圧力を０．２Ｔｏｒｒ、０．４Ｔｏｒｒ、０．６Ｔｏｒｒとしてそれぞれ測定し、図４中、○印で示した。
【００８１】
また、比較例として、基板上にアルゴンプラズマ処理を行った後、プラズマＣＶＤ法により材料ガスをＳｉＨ4（流量１００ｓｃｃｍ）／Ａｒ（流量５００ｓｃｃｍ）、基板温度３００℃、２０Ｗとして５０ｎｍの膜厚のアモルファスシリコン膜を成膜した後、ＴＸＲＦにてＡｒ／Ｓｉ濃度比を測定した結果を図４に示す。また、それぞれ成膜圧力を０．２Ｔｏｒｒ、０．４Ｔｏｒｒ、０．６Ｔｏｒｒとしてそれぞれ測定し、図４中、×印で示した。
【００８２】
図４から、比較例である単層（×印）に比べて、積層後にアルゴンプラズマ処理を行ったサンプル（○印）のほうが、表面に高濃度のアルゴンを含ませることができることが読み取れる。
【００８３】
（実施の形態３）
ここでは酸化膜にプラズマ処理を行って、酸化膜からなるバリア層をゲッタリングサイトとする例を図３に示す。
【００８４】
また、本発明者は、以下の実験を行った。
【００８５】
ガラス基板上にＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される膜厚５０ｎｍの第１酸化窒化シリコン膜と、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される膜厚５０ｎｍの第２酸化窒化シリコン膜とを積層形成した下地絶縁膜を形成し、酸素濃度の異なるアモルファスシリコン膜を１５０ｎｍの膜厚で３層積層した。なお、酸素濃度の異なるアモルファスシリコン膜は、異なるＣＶＤ装置で成膜した。次いで、ニッケルを含む溶液（１００ｐｐｍ）をスピンコートにより塗布した後、５００℃、１時間の加熱処理を行った後、さらに５５０℃、８時間の熱処理を行って、ニッケルの拡散する様子を調べた。ニッケル濃度と酸素濃度をＳＩＭＳ分析によって得た結果を図５に示す。
【００８６】
これらの結果（図５）から酸素の含有量が多い領域にニッケルが多く集まる傾向があり、酸素濃度の異なる層間で酸素濃度が非常に高く、ニッケルも高濃度に検出されていることから界面に形成される自然酸化膜もゲッタリングする能力を有している。また、オゾン水による酸化膜も同様にゲッタリング効果が認められた。
【００８７】
まず、実施の形態１に従って、基板４０上にブロッキング層となる絶縁膜４１、第１の半導体膜４２の形成を行う。（図３（Ａ））次いで、実施の形態１に従って、金属元素の添加を行う。（図３（Ｂ））次いで、実施の形態１に従って、加熱処理を行って結晶構造を有する第１の半導体膜４４を形成する。（図３（Ｃ））
【００８８】
次いで、実施の形態１に従って、レーザー光を照射し、さらに、オゾン含有水溶液で酸化膜からなるバリア層４５ａを形成する。（図３（Ｄ））
【００８９】
次いで、チャンバー内の雰囲気をアルゴンのみとして、プラズマ処理を行って高濃度のアルゴンを添加したバリア層４５ｂを形成する。（図３（Ｅ））
【００９０】
次いで、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図３（Ｆ））ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後、取りだすことによって加熱を行えばよい。このゲッタリングにより、図３（Ｆ）中の矢印の方向（即ち、基板側からバリア層表面に向かう方向）に金属元素が移動し、アルゴンが添加されたバリア層４５ｂで覆われた第１の半導体膜４４に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。
【００９１】
次いで、バリア層４５ｂを除去し、第１の半導体膜４４を公知のパターニング技術を用いて所望の形状の半導体層を形成する。
【００９２】
以降の工程は、実施の形態１に従ってＴＦＴを完成させればよい。ここでは、実施の形態１に示した工程と同一であるので詳細な説明は省略する。
【００９３】
また、本実施の形態は、実施の形態１や実施の形態２と自由に組み合わせることができる。例えば、バリア層にアルゴンのプラズマ処理を行って添加した後、希ガスを含む第２の半導体膜を形成し、さらにアルゴンのプラズマ処理を行って表面にアルゴンを高濃度に添加してもよい。プラズマ処理を行うことによって膜と膜との密着性を向上させてピーリングの発生を抑えることができる。
【００９４】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００９５】
（実施例）
［実施例１］
本発明の実施例を図６〜図８を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００９６】
まず、基板１００上に下地絶縁膜１０１を形成し、結晶構造を有する第１の半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層１０２〜１０６を形成する。
【００９７】
基板１００としては、ガラス基板（＃１７３７）を用い、下地絶縁膜１０１としては、プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を５０nm（好ましくは１０〜２００nm）形成する。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸（１／１００希釈）で除去する。次いでプラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜１０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好ましくは５０〜２００nm）の厚さに積層形成し、さらに大気解放せずにプラズマＣＶＤ法で成膜温度３００℃、成膜ガスＳｉＨ4で非晶質構造を有する半導体膜（ここではアモルファスシリコン膜）を５４ｎｍの厚さ（好ましくは２５〜８０ｎｍ）で形成する。
【００９８】
本実施例では下地膜１０１を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などを用い、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により形成すればよい。また、プラズマＣＶＤ装置は、枚葉式の装置でもよいし、バッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体膜とを連続成膜してもよい。
【００９９】
次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約２ｎｍの極薄い酸化膜を形成する。次いで、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行う。ここでは、ジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧１５ｋＶ、ジボランを水素で１％に希釈したガス流量３０ｓｃｃｍ、ドーズ量２×１０12／ｃｍ2で非晶質シリコン膜にボロンを添加した。
【０１００】
次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【０１０１】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、短時間での結晶化が可能なランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【０１０２】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４７０mJ/cm2でレーザー光の照射を大気中で行なった。なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザーを用いた例を示したが、連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１０３】
次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。本実施例ではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。
【０１０４】
次いで、バリア層上にプラズマＣＶＤ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚５０ｎｍで形成した後、アルゴンプラズマ処理を行う。本実施例の成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ2とし、成膜温度を３５０℃とする。
【０１０５】
その後、６５０℃に加熱された炉に入れて３分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。
【０１０６】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１０７】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【０１０８】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜３０３となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【０１０９】
次いで、図６（Ａ）に示すように、ゲート絶縁膜１０７上に膜厚２０〜１００ｎｍの第１の導電膜１０８ａと、膜厚１００〜４００ｎｍの第２の導電膜１０８ｂとを積層形成する。本実施例では、ゲート絶縁膜１０７上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層する。
【０１１０】
第１の導電膜及び第２の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
【０１１１】
次に、図６（Ｂ）に示すように光露光工程によりレジストからなるマスク１１０〜１１５を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
【０１１２】
本実施例では、基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設けられた石英円板）は、直径２５ｃｍの円板である。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。この後、レジストからなるマスク１１０〜１１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【０１１３】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。
【０１１４】
こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層１１７〜１２１（第１の導電層１１７ａ〜１２１ａと第２の導電層１１７ｂ〜１２１ｂ）を形成する。ゲート絶縁膜となる絶縁膜１０７は、１０〜２０nm程度エッチングされ、第１の形状の導電層１１７〜１２１で覆われない領域が薄くなったゲート絶縁膜１１６となる。
【０１１５】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、それぞれのガス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３Paの圧力でコイル型の電極に７００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを２５秒行った。基板側（試料ステージ）にも１０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は３２．１ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は７．１であり、絶縁膜１１６であるＳｉＯＮに対するエッチング速度は３３．７ｎｍ／ｍｉｎであり、ＳｉＯＮに対するＷの選択比は６．８３である。このようにエッチングガス用ガスにＳＦ6を用いた場合、絶縁膜１１６との選択比が高いので膜減りを抑えることができる。本実施例では絶縁膜１１６において約８ｎｍしか膜減りが起きない。
【０１１６】
この第２のエッチング処理によりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層１２４ｂ〜１２９ｂを形成する。一方、第１の導電層は、ほとんどエッチングされず、第１の導電層１２４ａ〜１２９ａとなる。なお、第１の導電層１２４ａ〜１２９ａは、第１の導電層１１７ａ〜１２２ａとほぼ同一サイズである。実際には、第１の導電層の幅は、第２のエッチング処理前に比べて約０．３μｍ程度、即ち線幅全体で０．６μｍ程度後退する場合もあるがほとんどサイズに変化がない。
【０１１７】
また、２層構造に代えて、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造とした場合、第１のエッチング処理の第１のエッチング条件としては、ＢＣｌ3とＣｌ2とＯ2とを原料ガスに用い、それぞれのガス流量比を６５／１０／５（ｓｃｃｍ）とし、基板側（試料ステージ）に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して１１７秒のエッチングを行えばよく、第１のエッチング処理の第２のエッチング条件としては、ＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行えばよく、第２のエッチング処理としてはＢＣｌ3とＣｌ2を用い、それぞれのガス流量比を２０／６０（sccm）とし、基板側（試料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行えばよい。
【０１１８】
次いで、レジストからなるマスクを除去した後、第１のドーピング処理を行って図６（Ｄ）の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０14atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第１の導電層及び第２の導電層１２４〜１２８がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域１３０〜１３４が形成される。第１の不純物領域１３０〜１３４には１×１０16〜１×１０17/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。ここでは、第１の不純物領域と同じ濃度範囲の領域をｎ--領域とも呼ぶ。
【０１１９】
なお、本実施例ではレジストからなるマスクを除去した後、第１のドーピング処理を行ったが、レジストからなるマスクを除去せずに第１のドーピング処理を行ってもよい。
【０１２０】
次いで、図７（Ａ）に示すようにレジストからなるマスク１３５〜１３７を形成し第２のドーピング処理を行う。マスク１３５は駆動回路のｐチャネル型ＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク１３６は駆動回路のｎチャネル型ＴＦＴの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク１３７は画素部のＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域と保持容量となる領域とを保護するマスクである。
【０１２１】
第２のドーピング処理におけるイオンドープ法の条件はドーズ量を１．５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとしてリン（Ｐ）をドーピングする。ここでは、第２の導電層１２４ｂ〜１２６ｂをマスクとして各半導体層に不純物領域が自己整合的に形成される。勿論、マスク１３５〜１３７で覆われた領域には添加されない。こうして、第２の不純物領域１３８〜１４０と、第３の不純物領域１４２が形成される。第２の不純物領域１３８〜１４０には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加されている。ここでは、第２の不純物領域と同じ濃度範囲の領域をｎ+領域とも呼ぶ。
【０１２２】
また、第３の不純物領域は第１の導電層により第２の不純物領域よりも低濃度に形成され、１×１０18〜１×１０19/cm3の濃度範囲でｎ型を付与する不純物元素を添加されることになる。なお、第３の不純物領域は、テーパー形状である第１の導電層の部分を通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第３の不純物領域と同じ濃度範囲の領域をｎ-領域とも呼ぶ。また、マスク１３６、１３７で覆われた領域は、第２のドーピング処理で不純物元素が添加されず、第１の不純物領域１４４、１４５となる。
【０１２３】
次いで、レジストからなるマスク１３５〜１３７を除去した後、新たにレジストからなるマスク１４６〜１４８を形成して図７（Ｂ）に示すように第３のドーピング処理を行う。
【０１２４】
駆動回路において、上記第３のドーピング処理により、ｐチャネル型ＴＦＴを形成する半導体層および保持容量を形成する半導体層にｐ型の導電型を付与する不純物元素が添加された第４の不純物領域１４９、１５０及び第５の不純物領域１５１、１５２を形成する。
【０１２５】
また、第４の不純物領域１４９、１５０には１×１０20〜１×１０21/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。尚、第４の不純物領域１４９、１５０には先の工程でリン（Ｐ）が添加された領域（ｎ--領域）であるが、ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。ここでは、第４の不純物領域と同じ濃度範囲の領域をｐ+領域とも呼ぶ。
【０１２６】
また、第５の不純物領域１５１、１５２は第２の導電層１２５ａのテーパー部と重なる領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。ここでは、第５の不純物領域と同じ濃度範囲の領域をｐ-領域とも呼ぶ。
【０１２７】
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が形成される。導電層１２４〜１２７はＴＦＴのゲート電極となる。また、導電層１２８は画素部において保持容量を形成する一方の電極となる。さらに、導電層１２９は画素部においてソース配線を形成する。
【０１２８】
次いで、ほぼ全面を覆う絶縁膜（図示しない）を形成する。本実施例では、プラズマＣＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１２９】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【０１３０】
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
【０１３１】
次いで、窒化シリコン膜からなる第１の層間絶縁膜１５３を形成して熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う。（図７（Ｃ））この工程は第１の層間絶縁膜１５３に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜（図示しない）の存在に関係なく半導体層を水素化することができる。ただし、本実施例では、第２の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第２の導電層が耐え得る熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１３２】
次いで、第１の層間絶縁膜１５３上に有機絶縁物材料から成る第２の層間絶縁膜１５４を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成する。次いで、ソース配線１２９に達するコンタクトホールと、導電層１２７、１２８に達するコンタクトホールと、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第１の層間絶縁膜をエッチングストッパーとして第２の層間絶縁膜をエッチングした後、絶縁膜（図示しない）をエッチングストッパーとして第１の層間絶縁膜をエッチングしてから絶縁膜（図示しない）をエッチングした。
【０１３３】
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。こうして、ソース電極またはドレイン電極１５５〜１６０、ゲート配線１６２、接続配線１６１、画素電極１６３が形成される。
【０１３４】
以上の様にして、ｎチャネル型ＴＦＴ２０１、ｐチャネル型ＴＦＴ２０２、ｎチャネル型ＴＦＴ２０３を有する駆動回路２０６と、ｎチャネル型ＴＦＴからなる画素ＴＦＴ２０４、保持容量２０５とを有する画素部２０７を同一基板上に形成することができる。（図８）本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【０１３５】
画素部２０７において、画素ＴＦＴ２０４（ｎチャネル型ＴＦＴ）にはチャネル形成領域１６７、ゲート電極を形成する導電層１２７の外側に形成される第１の不純物領域（ｎ--領域）１４５とソース領域として機能する第２の不純物領域（ｎ+領域）１４０を有している。また、保持容量２０５の一方の電極として機能する半導体層には第４の不純物領域１５０、第５の不純物領域１５２が形成されている。保持容量２０５は、絶縁膜（ゲート絶縁膜と同一膜）１１６を誘電体として、第２の電極１２８と、半導体層１５０、１５２、１６８とで形成されている。
【０１３６】
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０１（第１のｎチャネル型ＴＦＴ）はチャネル形成領域１６４、ゲート電極を形成する導電層１２４の一部と絶縁膜を介して重なる第３の不純物領域（ｎ-領域）１４２とソース領域またはドレイン領域として機能する第２の不純物領域（ｎ+領域）１３８を有している。
【０１３７】
また、駆動回路２０６において、ｐチャネル型ＴＦＴ２０２にはチャネル形成領域１６５、ゲート電極を形成する導電層１２５の一部と絶縁膜を介して重なる第５不純物領域（ｐ-領域）１５１とソース領域またはドレイン領域として機能する第４の不純物領域（ｐ+領域）１４９を有している。
【０１３８】
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０３（第２のｎチャネル型ＴＦＴ）にはチャネル形成領域１６６、ゲート電極を形成する導電層１２６の外側に第１の不純物領域（ｎ--領域）１４４とソース領域またはドレイン領域として機能する第２の不純物領域（ｎ+領域）１３９を有している。
【０１３９】
これらのＴＦＴ２０１〜２０３を適宜組み合わせてシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成し、駆動回路２０６を形成すればよい。例えば、ＣＭＯＳ回路を形成する場合には、ｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ２０２を相補的に接続して形成すればよい。
【０１４０】
特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ２０３の構造が適している。
【０１４１】
また、信頼性が最優先とされる回路には、ＧＯＬＤ構造であるｎチャネル型ＴＦＴ２０１の構造が適している。
【０１４２】
また、半導体膜表面の平坦化を向上させることによって信頼性を向上させることができるので、ＧＯＬＤ構造のＴＦＴにおいて、ゲート電極とゲート絶縁膜を介して重なる不純物領域の面積を縮小しても十分な信頼性を得ることができる。具体的にはＧＯＬＤ構造のＴＦＴにおいてゲート電極のテーパー部となる部分サイズを小さくしても十分な信頼性を得ることができる。
【０１４３】
また、ＧＯＬＤ構造のＴＦＴにおいてはゲート絶縁膜が薄くなると寄生容量が増加するが、ゲート電極（第１導電層）のテーパー部となる部分サイズを小さくして寄生容量を低減すれば、ｆ特性も向上してさらなる高速動作が可能となり、且つ、十分な信頼性を有するＴＦＴとなる。
【０１４４】
また、本実施例では反射型の表示装置を形成するためのアクティブマトリクス基板を作製する例を示したが、画素電極を透明導電膜で形成すると、フォトマスクは１枚増えるものの、透過型の表示装置を形成することができる。
【０１４５】
［実施例２］
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図９を用いる。
【０１４６】
まず、実施例１に従い、図８の状態のアクティブマトリクス基板を得た後、図８のアクティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１４７】
次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施す。
【０１４８】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板や位相差板等の光学フィルムを適宜設ける。そして、公知の技術を用いてＦＰＣを貼りつける。
【０１４９】
こうして得られた液晶モジュールの構成を図９の上面図を用いて説明する。
【０１５０】
アクティブマトリクス基板３０１の中央には、画素部３０４が配置されている。画素部３０４の上側には、ソース信号線を駆動するためのソース信号線駆動回路３０２が配置されている。画素部３０４の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路３０３が配置されている。本実施例に示した例では、ゲート信号線駆動回路３０３は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図９に示した左右対称配置が望ましい。
【０１５１】
各駆動回路への信号の入力は、フレキシブルプリント基板（Flexible Print Circuit：ＦＰＣ）３０５から行われる。ＦＰＣ３０５は、基板３０１の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極３０９を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はＩＴＯを用いて形成した。
【０１５２】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤３０７が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサ３１０によって一定のギャップ（基板３０１と対向基板３０６との間隔）を保った状態で、対向基板３０６が貼り付けられる。その後、シール剤３０７が塗布されていない部分より液晶素子が注入され、封止剤３０８によって密閉される。以上の工程により、液晶モジュールが完成する。
【０１５３】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
【０１５４】
また、本実施例は、実施例１と自由に組みあわせることが可能である。
【０１５５】
［実施例３］
実施例１では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例を示す。
【０１５６】
層間絶縁膜を形成する工程までは実施例１と同じであるので、ここでは省略する。実施例１に従って層間絶縁膜を形成した後、透光性を有する導電膜からなる画素電極６０１を形成する。透光性を有する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい。
【０１５７】
その後、層間絶縁膜６００にコンタクトホールを形成する。次いで、画素電極と重なる接続電極６０２を形成する。この接続電極６０２は、コンタクトホールを通じてドレイン領域と接続されている。また、この接続電極と同時に他のＴＦＴのソース電極またはドレイン電極も形成する。
【０１５８】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
【０１５９】
以上のようにしてアクティブマトリクス基板が形成される。このアクティブマトリクス基板を用い、実施例２に従って液晶モジュールを作製し、バックライト６０４、導光板６０５を設け、カバー６０６で覆えば、図１０にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板６０３は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
【０１６０】
また、本実施例は、実施例１、または実施例２と自由に組みあわせることが可能である。
【０１６１】
［実施例４］
本実施例では、有機発光素子（ＯＬＥＤ：Organic Light Emitting Device）を備えた発光表示装置を作製する例を図１１に示す。
【０１６２】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極と、陰極とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【０１６３】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【０１６４】
図１１（Ａ）は、ＯＬＥＤを有するモジュール、いわゆるＥＬモジュールの上面図、図１１（Ｂ）は図１１（Ａ）をＡ−Ａ’で切断した断面図である。絶縁表面を有する基板９００（例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等）に、画素部９０２、ソース側駆動回路９０１、及びゲート側駆動回路９０３を形成する。これらの画素部や駆動回路は、上記実施例に従えば得ることができる。
【０１６５】
また、９１８はシール材、９１９はＤＬＣ膜などからなる保護膜であり、画素部および駆動回路部はシール材９１８で覆われ、そのシール材は保護膜９１９で覆われている。さらに、接着材を用いてカバー材９２０で封止されている。カバー材９２０としては、プラスチック、ガラス、金属、セラミックス等、いかなる組成の基材でもよい。また、カバー材９２０の形状および支持体の形状も特に限定されず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィルム状のものであってもよい。熱や外力などによる変形に耐えるためカバー材９２０は基板９００と同じ材質のもの、例えばガラス基板を用いることが望ましく、本実施例では、サンドブラスト法などにより図１１に示す凹部形状（深さ３〜１０μｍ）に加工する。さらに加工して乾燥剤９２１が設置できる凹部（深さ５０〜２００μｍ）を形成することが望ましい。また、多面取りでＥＬモジュールを製造する場合、基板とカバー材とを貼り合わせた後、ＣＯ2レーザー等を用いて端面が一致するように分断してもよい。
【０１６６】
また、ここでは図示しないが、用いる金属層（ここでは陰極など）の反射により背景が映り込むことを防ぐために、位相差板（λ／４板）や偏光板からなる円偏光板と呼ばれる円偏光手段を基板９００上に設けてもよい。
【０１６７】
なお、９０８はソース側駆動回路９０１及びゲート側駆動回路９０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０９からビデオ信号やクロック信号を受け取る。また、本実施例の発光装置は、デジタル駆動であってもよく、アナログ駆動であってもよく、ビデオ信号はデジタル信号であってもよいし、アナログ信号であってもよい。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、これらの画素部や駆動回路と同一基板上に複雑な集積回路（メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等）を形成することも可能であるが、少ないマスク数での作製は困難である。従って、メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等を備えたＩＣチップを、ＣＯＧ（chip on glass）方式やＴＡＢ（tape automated bonding）方式やワイヤボンディング方法で実装することが好ましい。
【０１６８】
次に、断面構造について図１１（Ｂ）を用いて説明する。基板９００上に絶縁膜９１０が設けられ、絶縁膜９１０の上方には画素部９０２、ゲート側駆動回路９０３が形成されており、画素部９０２は電流制御用ＴＦＴ９１１とそのドレインに電気的に接続された画素電極９１２を含む複数の画素により形成される。実際には一つの画素内に複数のＴＦＴが作り込まれるが、ここでは簡略化のため、電流制御用ＴＦＴ９１１のみを図示した。また、ゲート側駆動回路９０３はｎチャネル型ＴＦＴ９１３とｐチャネル型ＴＦＴ９１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０１６９】
これらのＴＦＴ（９１１、９１３、９１４を含む）は、上記実施例１のｎチャネル型ＴＦＴ２０１、上記実施例１のｐチャネル型ＴＦＴ２０２に従って作製すればよい。なお、ここではトップゲート型ＴＦＴを用いた例を示したが、ＴＦＴの構造に限定されず、例えばボトムゲート型ＴＦＴを用いることも可能である。
【０１７０】
また、ＯＬＥＤを有する表示装置においては、ＯＬＥＤに一定の電圧を印加して電流を供給するように回路設計を行った駆動方法や、ＯＬＥＤに一定の電流が供給されるようにＯＬＥＤに印加する電圧を調節するように回路設計を行った駆動方法や、ＯＬＥＤに一定の電流が供給されるように回路設計を行った駆動方法などがあるが、駆動方法によらず、ＯＬＥＤと電気的に接続され、且つ、ＯＬＥＤに電流を供給するＴＦＴ（本明細書中、このＴＦＴ９１１を電流制御用ＴＦＴと呼ぶ）のオン電流（Ｉon）で画素の輝度が決定される。従って、各ＴＦＴのオン電流が一定でなければ輝度にバラツキが生じてしまうという問題があった。これらの問題は、本発明により解決できる。
【０１７１】
なお、本実施例では、スイッチングＴＦＴにｎチャネル型ＴＦＴを用い、電流制御用ＴＦＴ９１１にｐチャネル型ＴＦＴを用いたが、本発明はこの構成に限定されない。スイッチングＴＦＴと電流制御用ＴＦＴはｐチャネル型ＴＦＴでもｎチャネル型ＴＦＴでも良い。ただし、ＯＬＥＤの陽極を画素電極として用いる場合、駆動用ＴＦＴはｐチャネル型ＴＦＴであることが望ましく、ＯＬＥＤの陰極を画素電極として用いる場合、駆動用ＴＦＴはｎチャネル型ＴＦＴであることが望ましい。
【０１７２】
また、実施例１では画素部のオフ電流値を低減するために、図７（Ａ）で示したマスク１３７を用いて第２のドーピングを行っているが、本実施例ではマスク数低減のため、マスクを形成せずに第２のドーピングを行っている。
【０１７３】
電流制御用ＴＦＴ９１１の一方の不純物領域と電気的に接続している電極に電気的に接続された画素電極９１２はＯＬＥＤの陽極として機能する。陽極は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。また、画素電極９１２の両端にはバンク９１５が形成され、画素電極９１２上にはＥＬ層９１６およびＯＬＥＤの陰極９１７が形成される。
【０１７４】
ＥＬ層９１６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１７５】
陰極９１７は全画素に共通の配線としても機能し、接続配線９０８を経由してＦＰＣ９０９に電気的に接続されている。陰極９１７に用いる材料としては仕事関数の小さい金属（代表的には周期表の１族もしくは２族に属する金属元素）や、これらを含む合金を用いることが好ましいとされている。仕事関数が小さければ小さいほど発光効率が向上するため、中でも、陰極に用いる材料としては、アルカリ金属の一つであるＬｉ（リチウム）を含む合金材料が望ましい。さらに、画素部９０２及びゲート側駆動回路９０３に含まれる素子は全て陰極９１７、シール材９１８、及び保護膜９１９で覆われている。
【０１７６】
なお、シール材９１８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材９１８はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１７７】
また、シール材９１８を用いてＯＬＥＤを完全に覆った後、すくなくとも図１１に示すようにＡｌＯＮ膜、ＡｌＮ膜、Ａｌ2Ｏ3膜、またはＤＬＣ膜から選ばれた単層または積層からなる保護膜９１９をシール材９１８の表面（露呈面）に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置で使用するマスキングテープ等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
【０１７８】
以上のような構造でＯＬＥＤをシール材９１８及び保護膜で封入することにより、ＯＬＥＤを外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【０１７９】
また、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）の電気特性のバラツキを低減することができ、輝度のバラツキを低減できる。
【０１８０】
また、画素電極を陰極とし、ＥＬ層と陽極を積層して図１１とは逆方向に発光する構成としてもよい。
【０１８１】
本実施例では、実施例１で得られる電気特性のバラツキが低減され、且つ、信頼性ともに高いＴＦＴを用いるため、従来の素子に比べて輝度のバラツキが少ないＯＬＥＤを形成することができる。また、そのようなＯＬＥＤを有する発光装置を表示部として用いることにより高性能な電気器具を得ることができる。
【０１８２】
なお、本実施例は実施例１と自由に組み合わせることが可能である。
【０１８３】
［実施例５］
本発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
【０１８４】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２、図１３に示す。
【０１８５】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【０１８６】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１８７】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１８８】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【０１８９】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１９０】
図１２（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１９１】
図１３（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
【０１９２】
図１３（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１９３】
図１３（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０１９４】
ちなみに図１３（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０１９５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は、実施の形態１乃至３、実施例１乃至４のどのような組み合わせからなる構成を用いても実現することができる。
【０１９６】
【発明の効果】
本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の向上、及び、個々の素子間でのバラツキを低減することができる。特に、液晶表示装置においては、ＴＦＴ特性のバラツキに起因する表示むらを低減できる。
【０１９７】
加えて、ＯＬＥＤを有する半導体装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
【０１９８】
また、本発明により結晶化を助長する金属元素だけでなく、不純物となる他の金属元素（Ｆｅ、Ｃｕなど）も除去または低減することができる。
【図面の簡単な説明】
【図１】 実施の形態１を示す工程断面図である。
【図２】 実施の形態２を示す工程断面図である。
【図３】 実施の形態３を示す工程断面図である。
【図４】 単層と積層とを比較したアルゴン／シリコン濃度比を示す図である。
【図５】 酸素濃度とニッケル濃度の関係を示すＳＩＭＳ分析を示す図である。
【図６】 工程断面図を示す図である。
【図７】 工程断面図を示す図である。
【図８】 工程断面図を示す図である。
【図９】 液晶表示装置の上面図を示す図である。
【図１０】 アクティブマトリクス型液晶表示装置の断面構造図である。
【図１１】 発光装置の上面図および断面図を示す図である。
【図１２】 電子機器の一例を示す図である。
【図１３】 電子機器の一例を示す図である。
Claims (7)
- 金属元素が添加された非晶質構造を有する半導体膜を結晶化して、結晶構造を有する第１の半導体膜を形成し、
前記第１の半導体膜上にバリア層を形成し、
希ガス及びシランを含む雰囲気においてプラズマＣＶＤ法を行い前記バリア層上に希ガスを含む半導体膜を成膜する第１の処理と、希ガスのみの雰囲気においてプラズマ処理を行い前記希ガスを含む半導体膜の表面に希ガスを添加する第２の処理とを、同一の成膜室において行うことで、表面における希ガスの濃度が下層より高い第２の半導体層を形成し、
加熱処理を行い、前記第１の半導体膜から前記第２の半導体膜の方向へ前記金属元素をゲッタリングし、
前記第２の半導体膜を除去し、
前記バリア層を除去することを特徴とする半導体装置の作製方法。 - 金属元素が添加された非晶質構造を有する半導体膜を結晶化して、結晶構造を有する第１の半導体膜を形成し、
前記第１の半導体膜上にバリア層を形成し、
希ガス及びシランを含む雰囲気においてプラズマＣＶＤ法を行い前記バリア層上に希ガスを含む半導体膜を成膜する第１の処理と、希ガスのみの雰囲気においてプラズマ処理を行い前記希ガスを含む半導体膜の表面に希ガスを添加する第２の処理とを、同一の成膜室において交互に複数回行うことで、表面における希ガスの濃度が下層より高い複数の第２の半導体膜の積層構造を形成し、
加熱処理を行い、前記第１の半導体膜から前記第２の半導体膜の方向へ前記金属元素をゲッタリングし、
前記第２の半導体膜を除去し、
前記バリア層を除去することを特徴とする半導体装置の作製方法。 - 請求項１又は請求項２において、
前記シランは、モノシラン、ジシラン、又はトリシランであることを特徴とする半導体装置の作製方法。 - 請求項３において、
前記希ガスを含む半導体膜を成膜する第１の処理においてプラズマを発生させる際、前記成膜室に導入する前記希ガスと前記シランの流量比（シラン：希ガス）を０．１：９９．９〜１：９に制御し、且つ、前記成膜室内における圧力を、１．３３３Ｐａ〜６６．６５Ｐａとすることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項４のいずれか一において、
前記バリア層を形成した後、前記バリア層に希ガスを添加することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項５のいずれか一項において、
前記金属元素はＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項６のいずれか一項において、
前記希ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138895A JP4267253B2 (ja) | 2002-05-14 | 2002-05-14 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138895A JP4267253B2 (ja) | 2002-05-14 | 2002-05-14 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003332342A JP2003332342A (ja) | 2003-11-21 |
| JP2003332342A5 JP2003332342A5 (ja) | 2005-09-22 |
| JP4267253B2 true JP4267253B2 (ja) | 2009-05-27 |
Family
ID=29700221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002138895A Expired - Fee Related JP4267253B2 (ja) | 2002-05-14 | 2002-05-14 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4267253B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160063402A (ko) * | 2008-09-12 | 2016-06-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 디스플레이 장치 |
-
2002
- 2002-05-14 JP JP2002138895A patent/JP4267253B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003332342A (ja) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5072157B2 (ja) | 半導体装置の作製方法 | |
| JP5106136B2 (ja) | 半導体装置の作製方法 | |
| US7202119B2 (en) | Method of manufacturing semiconductor device | |
| JP4850858B2 (ja) | 半導体装置の作製方法 | |
| US6858480B2 (en) | Method of manufacturing semiconductor device | |
| US7998845B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7199027B2 (en) | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen | |
| US7091110B2 (en) | Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer | |
| JP4230160B2 (ja) | 半導体装置の作製方法 | |
| JP4860055B2 (ja) | 半導体装置の作製方法 | |
| JP4216003B2 (ja) | 半導体装置の作製方法 | |
| JP4176362B2 (ja) | 半導体装置の作製方法 | |
| JP4212844B2 (ja) | 半導体装置の作製方法 | |
| JP2004022900A (ja) | 半導体装置の作製方法 | |
| JP4342843B2 (ja) | 半導体装置の作製方法 | |
| JP4267253B2 (ja) | 半導体装置の作製方法 | |
| JP4346852B2 (ja) | 半導体装置の作製方法 | |
| JP4837871B2 (ja) | 半導体装置の作製方法 | |
| JP5005881B2 (ja) | 半導体装置の作製方法 | |
| JP4176366B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |