[go: up one dir, main page]

JP4835409B2 - III-V group semiconductor device and manufacturing method thereof - Google Patents

III-V group semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4835409B2
JP4835409B2 JP2006323950A JP2006323950A JP4835409B2 JP 4835409 B2 JP4835409 B2 JP 4835409B2 JP 2006323950 A JP2006323950 A JP 2006323950A JP 2006323950 A JP2006323950 A JP 2006323950A JP 4835409 B2 JP4835409 B2 JP 4835409B2
Authority
JP
Japan
Prior art keywords
semiconductor element
layer
point metal
protective film
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006323950A
Other languages
Japanese (ja)
Other versions
JP2008140872A (en
Inventor
雅信 安藤
茂美 堀内
欣紀 木下
良平 稲澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2006323950A priority Critical patent/JP4835409B2/en
Priority to US11/987,420 priority patent/US7781241B2/en
Publication of JP2008140872A publication Critical patent/JP2008140872A/en
Application granted granted Critical
Publication of JP4835409B2 publication Critical patent/JP4835409B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、成長基板上にIII −V族半導体からなるn層とp層とを成長させて、p層上の電極層をハンダを用いて支持基板と接合した後、レーザーリフトオフにより成長基板を除去して半導体素子を製造する方法およびその半導体素子に関する。特に、p層とn層との側面における電気的短絡や、レーザーリフトオフ時に半導体素子端面に生じる恐れのある割れから保護する方法およびその半導体素子構造に関するものである。   In the present invention, an n layer and a p layer made of a group III-V semiconductor are grown on a growth substrate, and an electrode layer on the p layer is bonded to a support substrate using solder, and then the growth substrate is formed by laser lift-off. The present invention relates to a method for manufacturing a semiconductor element by removing the semiconductor element and the semiconductor element. In particular, the present invention relates to a method for protecting against an electrical short circuit on the side surfaces of a p layer and an n layer and a crack that may occur on an end face of a semiconductor element at the time of laser lift-off, and the semiconductor element structure.

III 族窒化物半導体を成長させる基板として、一般的に化学的、熱的に安定しているサファイア基板が用いられているが、サファイアには伝導性がなく、縦方向に電流を流すことができない。また、サファイアには明確な劈開面がなく、ダイシングが困難である。また、サファイアは熱伝導性も低く、半導体素子の放熱を阻害する。さらに、半導体層とサファイア基板の接合面での全反射や、半導体層での光閉じ込めがあり、外部量子効率が低い。光の取り出し効率を向上させるために光取り出し面を凹凸加工することも考えられるが、サファイアはこの加工が容易ではない。   As a substrate for growing group III nitride semiconductors, a sapphire substrate that is chemically and thermally stable is generally used, but sapphire is not conductive and cannot pass current in the vertical direction. . Also, sapphire has no clear cleavage plane and is difficult to dice. In addition, sapphire has a low thermal conductivity and inhibits heat dissipation of the semiconductor element. Furthermore, there are total reflection at the bonding surface between the semiconductor layer and the sapphire substrate and light confinement at the semiconductor layer, and the external quantum efficiency is low. In order to improve the light extraction efficiency, it is conceivable to make the light extraction surface uneven, but sapphire is not easy to process.

この問題を解決する技術として、レーザーリフトオフ法が知られている。レーザーを照射し、サファイア基板を分離除去する方法である。   As a technique for solving this problem, a laser lift-off method is known. In this method, the sapphire substrate is separated and removed by laser irradiation.

特許文献1には、サファイア基板上にIII 族窒化物半導体素子を形成した後、エッチングにより溝を形成して各素子ごとに分離させ、サファイア基板上に成長させたIII 族窒化物半導体素子と支持基板とを接合した後、レーザーリフトオフを実施する方法が示されている。溝の内部に残った気体がレーザーにより熱膨張してIII 族窒化物半導体素子にクラックが生じていたが、特許文献1は、溝の内部に誘電体を充填することで気体を排除して、これによるクラックの発生を防止できる旨の記述がある。   In Patent Document 1, after forming a group III nitride semiconductor element on a sapphire substrate, a groove is formed by etching to separate each element, and the group III nitride semiconductor element grown on the sapphire substrate is supported. A method of performing laser lift-off after bonding to a substrate is shown. The gas remaining inside the groove was thermally expanded by the laser and the group III nitride semiconductor element was cracked, but Patent Document 1 excludes the gas by filling the inside of the groove with a dielectric, There is a description that the occurrence of cracks due to this can be prevented.

また、特許文献2には、溝の内部にフォトレジストを満たし、III 族窒化物半導体素子と支持基板とを接合するのではなく、III 族窒化物半導体素子の上部に金属層を形成した後、レーザーリフトオフを実施する方法が示されている。溝に形成されたフォトレジストは、その金属層を形成するときに溝の中に金属が入ることを防止するためのものであることが説明されている。   Further, in Patent Document 2, after filling a groove with a photoresist and joining a group III nitride semiconductor device and a support substrate, a metal layer is formed on top of the group III nitride semiconductor device, A method of performing laser lift-off is shown. It is described that the photoresist formed in the groove is for preventing metal from entering the groove when the metal layer is formed.

また、特許文献3には、傾斜した半導体素子端面にSiO2 やAl2 3 などの保護膜およびシード金属膜を形成し、溝と半導体素子上部に金属層を形成した後、レーザーリフトオフを実施する方法が示されている。
特開2005−333130 特表2005−522873 特開2006−135321
In Patent Document 3, a protective film such as SiO 2 or Al 2 O 3 and a seed metal film are formed on the inclined end face of the semiconductor element, a metal layer is formed on the groove and the semiconductor element, and then laser lift-off is performed. How to do is shown.
JP-A-2005-333130 Special table 2005-522873 JP 2006-135321 A

レーザーリフトオフ工程においては、サファイア基板を分離させる時に、III 族窒化物半導体素子端面に物理的衝撃が加わり、端面が割れ落ちてしまう場合がある。しかしながら、特許文献1〜3には、この物理的衝撃によって生じる半導体素子端面の割れを防止する方法については示されていない。   In the laser lift-off process, when the sapphire substrate is separated, a physical impact may be applied to the end face of the group III nitride semiconductor device, and the end face may be broken off. However, Patent Documents 1 to 3 do not disclose a method for preventing cracking of the end face of the semiconductor element caused by this physical impact.

また、特許文献3では、成長基板と保護膜とが強固に接合しているため、サファイア基板の分離の際、保護膜が剥離し、半導体素子にクラックが発生する。さらに、ダイシング時には半導体素子上部に形成された金属層を切断しなければならない点も問題である。また、特許文献2、3は、支持基板との貼り合わせ接合によるものではない。   Further, in Patent Document 3, since the growth substrate and the protective film are firmly bonded, the protective film peels off when the sapphire substrate is separated, and a crack is generated in the semiconductor element. Another problem is that the metal layer formed on the semiconductor element must be cut during dicing. In addition, Patent Documents 2 and 3 are not based on bonding and bonding with a support substrate.

支持基板との貼り合わせ接合の場合は、次のような問題がある。p型活性化の必要から成長基板上には、先にn層が形成され、のちにp層が形成される。n層は厚くできるが、p層は厚くすることが難しく薄い。そのため、ハンダによりp層と支持基板を接合する構造では、支持基板とn層の距離が近い。したがって、ダイシングやウェハ接合時にハンダや金属が半導体素子の側面に付着し、p層とn層とが短絡してしまう。   In the case of bonding with a support substrate, there are the following problems. Because of the necessity of p-type activation, an n layer is first formed on the growth substrate, and then a p layer is formed. The n layer can be thick, but the p layer is thin and difficult to thicken. Therefore, in the structure in which the p layer and the support substrate are joined by solder, the distance between the support substrate and the n layer is short. Therefore, solder or metal adheres to the side surface of the semiconductor element during dicing or wafer bonding, and the p layer and the n layer are short-circuited.

そこで本発明の目的は、基板上に先にn層が形成され、のちにp層が形成された半導体層を、各半導体素子ごとに分離させ、半田を介して支持基板と接合させてからレーザーリフトオフを用いて基板を除去する場合において、半導体素子の端面でn層とp層とが短絡することを防止すること、および、基板の分離での物理的衝撃によって生じる恐れのある半導体素子端面の割れを防止することにある。   Accordingly, an object of the present invention is to separate a semiconductor layer in which an n layer is first formed on a substrate and then a p layer is separated into each semiconductor element, and is bonded to a support substrate via solder, and then laser When removing the substrate using lift-off, it is possible to prevent a short circuit between the n-layer and the p-layer at the end face of the semiconductor element, and the end face of the semiconductor element that may be caused by a physical impact in separating the substrate. It is to prevent cracking.

第1の発明は、III −V族半導体で構成された半導体素子の製造方法において、基板上に、p電極および第1の低融点金属拡散防止層を上面に有し、互いに分離された複数の前記半導体素子を形成する工程と、半導体素子の端面を覆うように、誘電体からなる端面保護膜を形成する工程と、端面保護膜の少なくとも上面に、誘電体との接合性のよい金属からなる金属膜を形成する工程と、金属膜の上面に、第2の低融点金属拡散防止層を形成する工程と、半導体素子の前記第2の低融点金属拡散防止層伝導性の支持基板とを低融点金属層を介して接合する工程と、レーザーリフトオフにより基板を除去する工程と、を有することを特徴とする半導体素子の製造方法である。 According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device composed of a group III-V semiconductor, wherein a plurality of p-electrodes and a first low melting point metal diffusion prevention layer are provided on a substrate and separated from each other. The step of forming the semiconductor element, the step of forming an end face protective film made of a dielectric so as to cover the end face of the semiconductor element, and at least the upper surface of the end face protective film are made of a metal having good bonding property to the dielectric forming a metal film on the upper surface of the metal film, forming a second low melting point metal diffusion preventing layer, and the second support substrate conductive with a low melting point metal diffusion preventing layer of the semiconductor element A method for manufacturing a semiconductor device, comprising: a step of bonding through a low melting point metal layer; and a step of removing a substrate by laser lift-off.

端面保護膜は、100nm〜500nmであることが望ましい。この端面保護膜は、たとえば、プラズマCVD法により形成できる。半導体素子上面に、p電極および低融点金属拡散防止層の形成されていない領域がある場合は、その領域に端面保護膜が形成されてもよい。   The end face protective film is desirably 100 nm to 500 nm. This end face protective film can be formed by, for example, a plasma CVD method. When there is a region where the p-electrode and the low melting point metal diffusion prevention layer are not formed on the upper surface of the semiconductor element, an end face protective film may be formed in the region.

金属膜は、少なくとも端面保護膜の上面に形成されていればよく、低融点金属拡散防止層および端面保護膜の上面に形成されていてもよい。さらには、低融点金属拡散防止層および端面保護膜を覆うように形成することで、端面保護膜を挟んで半導体素子端面に金属膜が形成されていてもよい。   The metal film only needs to be formed on at least the upper surface of the end face protective film, and may be formed on the upper surfaces of the low melting point metal diffusion preventing layer and the end face protective film. Furthermore, the metal film may be formed on the end face of the semiconductor element by sandwiching the end face protective film by forming the low melting point metal diffusion preventing layer and the end face protective film.

p電極にはAg、Rh、Pt、Ruやこれらの金属を主成分とする合金などの高光反射率で低コンタクト抵抗な金属が望ましい。他には、Ni、Ni合金、Au合金などを用いることができる。また、ITOなどの透明電極膜と高反射金属膜からなる複合層であってもよい。低融点金属拡散防止層には、Ti/Ni/AuなどのTi/Niを含む多層膜、W/Pt/AuなどのW/Ptを含む多層膜などを用いることができる。低融点金属拡散防止層は、低融点金属層の金属が低融点金属拡散防止層を超えて拡散するのを防止する層である。低融点金属層には、Au−Sn層、Au−Si層、Ag−Sn−Cu層、Sn−Bi層などの金属共晶層や、低融点金属ではないが、Au層、Sn層、Cu層などを用いることができる。   The p electrode is preferably made of a metal having high light reflectivity and low contact resistance, such as Ag, Rh, Pt, Ru, or an alloy containing these metals as a main component. In addition, Ni, Ni alloy, Au alloy, or the like can be used. Moreover, the composite layer which consists of transparent electrode films, such as ITO, and a highly reflective metal film may be sufficient. As the low melting point metal diffusion preventing layer, a multilayer film containing Ti / Ni such as Ti / Ni / Au, a multilayer film containing W / Pt such as W / Pt / Au, and the like can be used. The low melting point metal diffusion preventing layer is a layer that prevents the metal of the low melting point metal layer from diffusing beyond the low melting point metal diffusion preventing layer. The low melting point metal layer includes metal eutectic layers such as an Au—Sn layer, an Au—Si layer, an Ag—Sn—Cu layer, and a Sn—Bi layer, and is not a low melting point metal, but an Au layer, an Sn layer, Cu Layers and the like can be used.

支持基板には、Si基板、GaAs基板、Cu基板、Cu−W基板などの伝導性の基板を用いる。   As the support substrate, a conductive substrate such as a Si substrate, a GaAs substrate, a Cu substrate, or a Cu—W substrate is used.

第2の発明は、第1の発明において、端面保護膜は、二酸化ケイ素、窒化ケイ素、酸化ジルコニウム、酸化ニオブ、酸化アルミニウムのいずれかにより形成されていることを特徴とする半導体素子の製造方法である。   According to a second aspect of the present invention, in the first aspect, the end face protective film is formed of any one of silicon dioxide, silicon nitride, zirconium oxide, niobium oxide, and aluminum oxide. is there.

これらの誘電体と接合性のよい金属は、Al、Ti、Ni、Vなどである。   Examples of metals having good bondability with these dielectrics are Al, Ti, Ni, and V.

第3の発明は、第1の発明において、端面保護膜は、二酸化ケイ素により形成され、金属膜は、Al膜であることを特徴とする半導体素子の製造方法である。   A third invention is the method of manufacturing a semiconductor element according to the first invention, wherein the end face protective film is formed of silicon dioxide, and the metal film is an Al film.

第4の発明は、第1の発明から第3の発明において、低融点金属層は、Au−Sn、Au−Si、Ag−Sn−Cu、Sn−Biのいずれかにより形成されていることを特徴とする半導体素子の製造方法である。   According to a fourth aspect, in the first to third aspects, the low melting point metal layer is formed of any one of Au-Sn, Au-Si, Ag-Sn-Cu, and Sn-Bi. This is a method for manufacturing a semiconductor device.

第5の発明は、第1の発明から第4の発明において、半導体素子は、III 族窒化物半導体で構成されていることを特徴とする半導体素子の製造方法である。   A fifth invention is a method of manufacturing a semiconductor device according to any one of the first to fourth inventions, wherein the semiconductor device is made of a group III nitride semiconductor.

第6の発明は、第1の発明から第5の発明において、半導体素子は、発光素子であることを特徴とする半導体素子の製造方法である。   A sixth invention is a method of manufacturing a semiconductor element, characterized in that, in the first to fifth inventions, the semiconductor element is a light emitting element.

第7の発明は、第6の発明において、金属膜は、端面保護膜を挟んで半導体素子の端面にも形成されていることを特徴とする半導体素子の製造方法である。   A seventh invention is the method of manufacturing a semiconductor element according to the sixth invention, wherein the metal film is also formed on the end face of the semiconductor element with the end face protective film interposed therebetween.

第8の発明は、III −V族半導体で構成され、伝導性の支持基板と低融点金属層を介して接合する半導体素子において、半導体素子のp型層に接合するp電極と、p電極に接合する第1の低融点金属拡散防止層と、半導体素子の端面、及び、p電極及び第1の低融点金属拡散防止層に対するp型層の接合面であってp電極及び第1の低融点金属拡散防止層が形成されていない領域に、形成された誘電体からなる端面保護膜と、第1の低融点金属拡散防止層と端面保護膜との上面に形成された、誘電体との接合性のよい金属からなる金属膜と、金属膜と接合する第2の低融点金属拡散防止層と、半導体素子を支持する支持基板と、第2の低融点金属拡散防止層と支持基板とを接合する低融点金属層と、成長基板上にp型層よりも先に成長されたn型層であって、成長基板の除去されたn型層とを有することを特徴とする半導体素子である。 According to an eighth aspect of the present invention, there is provided a semiconductor element composed of a group III-V semiconductor and bonded to a conductive support substrate through a low-melting point metal layer, a p-electrode bonded to a p-type layer of the semiconductor element, The first low melting point metal diffusion prevention layer to be joined, the end face of the semiconductor element, and the junction surface of the p-type layer to the p electrode and the first low melting point metal diffusion prevention layer, the p electrode and the first low melting point Bonding between the end face protective film made of the dielectric formed in the region where the metal diffusion preventive layer is not formed and the dielectric formed on the top surfaces of the first low melting point metal diffusion preventive layer and the end face protective film A metal film made of an excellent metal, a second low melting point metal diffusion preventing layer bonded to the metal film, a support substrate supporting the semiconductor element, and a second low melting point metal diffusion preventing layer and the support substrate. A low melting point metal layer and n grown on the growth substrate prior to the p-type layer And a n-type layer from which the growth substrate has been removed .

第9の発明は、第8の発明において、端面保護膜は、二酸化ケイ素、窒化ケイ素、酸化ジルコニウム、酸化ニオブ、酸化アルミニウムのいずれかにより形成されていることを特徴とする半導体素子である。   A ninth invention is the semiconductor element according to the eighth invention, wherein the end face protective film is formed of any one of silicon dioxide, silicon nitride, zirconium oxide, niobium oxide, and aluminum oxide.

第10の発明は、第8の発明において、端面保護膜は、二酸化ケイ素により形成され、金属膜は、Al膜であることを特徴とする半導体素子である。   A tenth invention is the semiconductor device according to the eighth invention, wherein the end face protective film is formed of silicon dioxide, and the metal film is an Al film.

第11の発明は、第8の発明から第10の発明において、低融点金属層は、Au−Sn、Au−Si、Ag−Sn−Cu、Sn−Biのいずれかにより形成されていることを特徴とする半導体素子である。   In an eleventh aspect based on the eighth aspect to the tenth aspect, the low melting point metal layer is formed of any one of Au—Sn, Au—Si, Ag—Sn—Cu, and Sn—Bi. This is a featured semiconductor element.

第12の発明は、第8の発明から第11の発明において、半導体素子は、III 族窒化物半導体で構成されていることを特徴とする半導体素子である。   A twelfth invention is a semiconductor device characterized in that, in the eighth invention to the eleventh invention, the semiconductor element is made of a group III nitride semiconductor.

第13の発明は、第8の発明から第12の発明において、半導体素子は、発光素子であることを特徴とする半導体素子である。   A thirteenth aspect of the invention is a semiconductor element according to the eighth aspect to the twelfth aspect of the invention, wherein the semiconductor element is a light emitting element.

第14の発明は、第13の発明において、金属膜は、端面保護膜を挟んで半導体素子の端面にも形成されていることを特徴とする半導体素子である。   A fourteenth invention is the semiconductor element according to the thirteenth invention, wherein the metal film is also formed on the end face of the semiconductor element with the end face protective film interposed therebetween.

第1の発明では、半導体素子の端面が誘電体からなる端面保護膜で覆われ、かつ、端面保護膜と低融点金属層の間に、端面保護膜との接合性のよい金属膜が形成されている。端面保護膜は、半導体素子の端面で低融点金属により短絡することを防止できる。また、支持基板との接合後のレーザーリフトオフ時の基板除去による物理的衝撃で生じる恐れのある半導体素子端面の割れを防止することができる。   In the first invention, the end face of the semiconductor element is covered with an end face protective film made of a dielectric, and a metal film having good bondability with the end face protective film is formed between the end face protective film and the low melting point metal layer. ing. The end face protective film can prevent a short circuit with a low melting point metal at the end face of the semiconductor element. In addition, it is possible to prevent cracking of the end face of the semiconductor element that may occur due to physical impact due to substrate removal at the time of laser lift-off after bonding to the support substrate.

また、金属膜を設けたのは、次の理由による。端面保護膜のみを形成した場合、端面保護膜と低融点金属層との接合性が悪く、分離してしまい、端面保護膜と低融点金属層との間に空孔が生じてしまうことがある。この空孔は、基板除去時に端面保護膜の剥がれを生じさせ、半導体素子端面にクラックが生じ、割れ落ちてしまうこともある。そこで、端面保護膜との接合性のよい金属膜を端面保護膜と低融点金属層の間に形成することで、端面保護膜と低融点金属層の分離による空孔を防止することができ、端面保護膜が半導体素子端面から剥がれるのを防止できる。したがって、端面保護膜が、端面保護の機能を損なうことがなく、端面保護膜のみを形成する場合より半導体素子端面の割れを防止する効果が大きい。   The metal film is provided for the following reason. When only the end face protective film is formed, the bondability between the end face protective film and the low-melting point metal layer is poor and may be separated, and voids may be generated between the end face protective film and the low-melting point metal layer. . The holes may cause the end face protective film to peel off when the substrate is removed, causing cracks on the end face of the semiconductor element, which may be broken off. Therefore, by forming a metal film having good bonding properties with the end face protective film between the end face protective film and the low melting point metal layer, it is possible to prevent pores due to separation of the end face protective film and the low melting point metal layer, It is possible to prevent the end face protective film from being peeled off from the end face of the semiconductor element. Therefore, the end face protection film does not impair the end face protection function, and the effect of preventing cracking of the end face of the semiconductor element is greater than when only the end face protection film is formed.

また、第6の発明のように、金属膜を端面保護膜を挟んで発光素子の端面にも形成すると、端面からの出射光を防ぐことができる。   Further, as in the sixth invention, when the metal film is also formed on the end face of the light emitting element with the end face protective film interposed therebetween, emitted light from the end face can be prevented.

また、第7の発明から第12の発明の半導体素子は、半導体素子の端面に端面保護膜が形成されていて、端面保護膜と低融点金属層の間に、端面保護膜との接合性のよい金属膜が形成されていることから、半導体素子の端面に割れのない半導体素子である。   In the semiconductor elements of the seventh to twelfth inventions, an end face protective film is formed on the end face of the semiconductor element, and the bonding property of the end face protective film is between the end face protective film and the low melting point metal layer. Since a good metal film is formed, the semiconductor element has no cracks on the end face of the semiconductor element.

以下、本発明の具体的な実施例について図を参照しながら説明するが、本発明は実施例に限定されるものではない。   Hereinafter, specific examples of the present invention will be described with reference to the drawings. However, the present invention is not limited to the examples.

図1は、実施例1のレーザーリフトオフによる発光素子の製造工程を示す図である。   FIG. 1 is a diagram illustrating a manufacturing process of a light-emitting element by laser lift-off according to the first embodiment.

まず、サファイア基板10上に、エピタキシャル成長によりIII 族窒化物半導体層11を作製し、各発光素子12を形成する領域の上面に、p電極13と低融点金属拡散防止層14を形成する(図1A)。p電極には、Ag、Rh、Pt、Ruやこれらの金属を主成分とする合金などの高光反射率で低コンタクト抵抗な金属や、Ni、Ni合金、Au合金などを用いることができる。また、ITOなどの透明電極膜と高反射金属膜からなる複合層であってもよい。低融点金属拡散防止層14には、Ti/Ni/AuなどのTi/Niを含む多層膜、W/Pt/AuなどのW/Ptを含む多層膜などを用いる。III 族窒化物半導体層11は、図2に示すように、n型層100、MQW層101、p型層102で構成されている。   First, a group III nitride semiconductor layer 11 is formed on a sapphire substrate 10 by epitaxial growth, and a p-electrode 13 and a low-melting point metal diffusion prevention layer 14 are formed on the upper surface of a region where each light emitting element 12 is formed (FIG. 1A). ). For the p electrode, Ag, Rh, Pt, Ru, a metal having a high light reflectivity and a low contact resistance such as an alloy containing these metals as a main component, Ni, a Ni alloy, an Au alloy, or the like can be used. Moreover, the composite layer which consists of transparent electrode films, such as ITO, and a highly reflective metal film may be sufficient. For the low melting point metal diffusion preventing layer 14, a multilayer film containing Ti / Ni such as Ti / Ni / Au, a multilayer film containing W / Pt such as W / Pt / Au, or the like is used. The group III nitride semiconductor layer 11 includes an n-type layer 100, an MQW layer 101, and a p-type layer 102, as shown in FIG.

次に、III 族窒化物半導体層11の所定の場所をサファイア基板10が露出するまでエッチングすることで複数の発光素子12に分離させる(図1B)。発光素子12の端面は垂直になるようエッチングした。   Next, a predetermined place of the group III nitride semiconductor layer 11 is etched until the sapphire substrate 10 is exposed, thereby separating the light emitting elements 12 (FIG. 1B). Etching was performed so that the end face of the light emitting element 12 was vertical.

次に、発光素子12の端面と、p電極13および低融点金属拡散防止層14の形成されていない発光素子12の上面121に、プラズマCVD法によりSiO2 からなる端面保護膜15を形成する(図1C)。膜厚は100nm〜500nm程度が望ましい。100nm以下では、発光素子12の端面と端面保護膜15との密着性が低くなるので好ましくなく、500nm以上では、その後のパターニング時に、多大なエッチング時間が必要なため望ましくない。SiO2 以外には、Si3 4 (窒化ケイ素)、ZrO2 (酸化ジルコニウム)、NbO(酸化ニオブ)、Al2 3 (酸化アルミニウム)などを用いることができる。 Next, an end face protective film 15 made of SiO 2 is formed by plasma CVD on the end face of the light emitting element 12 and the upper surface 121 of the light emitting element 12 where the p-electrode 13 and the low melting point metal diffusion preventing layer 14 are not formed ( FIG. 1C). The film thickness is preferably about 100 nm to 500 nm. The thickness of 100 nm or less is not preferable because the adhesion between the end face of the light emitting element 12 and the end face protective film 15 is low, and the thickness of 500 nm or more is not desirable because a long etching time is required for subsequent patterning. In addition to SiO 2 , Si 3 N 4 (silicon nitride), ZrO 2 (zirconium oxide), NbO (niobium oxide), Al 2 O 3 (aluminum oxide), or the like can be used.

次に、低融点金属拡散防止層14と端面保護膜15の上面に、Alからなる金属膜16を形成する(図1D)。金属膜16には、端面保護膜15との接合性のよいものであれば、Al以外を用いてもよい。たとえば、Ni、Ti、Vなどである。   Next, a metal film 16 made of Al is formed on the upper surfaces of the low melting point metal diffusion preventing layer 14 and the end face protective film 15 (FIG. 1D). As the metal film 16, any material other than Al may be used as long as it has good bondability with the end face protective film 15. For example, Ni, Ti, V, etc.

金属膜16の上面には、再度低融点金属拡散防止層17を形成し、その低融点金属拡散防止層17上面に低融点金属層18を形成する(図1E)。低融点金属層18には、Au−Sn層、Au−Si層、Ag−Sn−Cu層、Sn−Bi層などの金属共晶層や、低融点金属ではないが、Au層、Sn層、Cu層などを用いることができる。端面保護膜15、金属膜16、低融点金属拡散防止層17は、フォトリソグラフィにより、所定パターンに形成される。   A low melting point metal diffusion preventing layer 17 is formed again on the upper surface of the metal film 16, and a low melting point metal layer 18 is formed on the upper surface of the low melting point metal diffusion preventing layer 17 (FIG. 1E). The low melting point metal layer 18 includes a metal eutectic layer such as an Au—Sn layer, an Au—Si layer, an Ag—Sn—Cu layer, and a Sn—Bi layer, an Au layer, a Sn layer, A Cu layer or the like can be used. The end face protective film 15, the metal film 16, and the low melting point metal diffusion preventing layer 17 are formed in a predetermined pattern by photolithography.

次に、Siからなる支持基板19の上面に形成された低融点金属層20を介して、支持基板19と低融点金属層20を接合する(図1F)。支持基板19として、Siの他にGaAs、Cu、Cu−Wを用いることができる。低融点金属拡散防止層14、17は、低融点金属層18、20の金属が、低融点金属拡散防止層14、17を超えて拡散するのを防止するための層である。   Next, the support substrate 19 and the low melting point metal layer 20 are joined via the low melting point metal layer 20 formed on the upper surface of the support substrate 19 made of Si (FIG. 1F). As the support substrate 19, GaAs, Cu, or Cu—W can be used in addition to Si. The low melting point metal diffusion preventing layers 14 and 17 are layers for preventing the metal of the low melting point metal layers 18 and 20 from diffusing beyond the low melting point metal diffusion preventing layers 14 and 17.

そして、レーザーリフトオフにより、サファイア基板10を分離除去する(図1G)。レーザーの照射は、波長248nmのKrFレーザーを、0.7J/cm2 以上の条件で、ウェハに光照射する。 Then, the sapphire substrate 10 is separated and removed by laser lift-off (FIG. 1G). Laser irradiation is performed by irradiating the wafer with a KrF laser having a wavelength of 248 nm under a condition of 0.7 J / cm 2 or more.

このレーザーリフトオフ時に金属膜16がない場合には、端面保護膜15と低融点金属層18との接合性が悪いため、低融点金属層18が端面保護膜15の上端面から剥離し、それらの間に空孔を生じてしまう。この空孔が原因で、サファイア基板10を除去する際に端面保護膜15が剥がれ落ちてしまったり、発光素子12の端面が割れ落ちてしまうことがある。そこで、実施例1のように、端面保護膜15の上端面と低融点金属層18の間に端面保護膜との接合性のよい金属からなる金属膜16を設けたことにより、空孔が生じるのが防止され、端面保護膜15の剥がれや発光素子12の端面の割れを防止することができる。   When the metal film 16 is not present at the time of laser lift-off, since the bonding property between the end face protective film 15 and the low melting point metal layer 18 is poor, the low melting point metal layer 18 is peeled off from the upper end face of the end face protective film 15, There will be voids in between. Due to the holes, the end face protective film 15 may be peeled off when the sapphire substrate 10 is removed, or the end face of the light emitting element 12 may be broken off. Therefore, as in the first embodiment, by providing the metal film 16 made of a metal having good bonding property to the end face protective film between the upper end face of the end face protective film 15 and the low melting point metal layer 18, voids are generated. Can be prevented, and peeling of the end face protective film 15 and cracking of the end face of the light emitting element 12 can be prevented.

その後、n電極を形成し、ダイシングすることで、支持基板19上に形成された、個々の発光素子12が製造される。   Thereafter, the n-electrode is formed and diced, whereby the individual light-emitting elements 12 formed on the support substrate 19 are manufactured.

実施例2は、図3のように、金属膜16を端面保護膜15を挟んで発光素子12の端面にも形成する点が実施例1と異なる。それ以外の工程はすべて実施例1と同じである。Alは高反射金属であるから、発光素子12の端面からの出射光を、金属膜16により抑制することができる。特に、発光素子12の端面に傾斜がある場合には、このように金属膜16を端面にも形成することが望ましい。   As shown in FIG. 3, the second embodiment is different from the first embodiment in that the metal film 16 is also formed on the end face of the light emitting element 12 with the end face protective film 15 interposed therebetween. All other steps are the same as in Example 1. Since Al is a highly reflective metal, emitted light from the end face of the light emitting element 12 can be suppressed by the metal film 16. In particular, when the end face of the light emitting element 12 is inclined, it is desirable to form the metal film 16 on the end face as described above.

実施例1、2は、発光素子の製造方法であったが、本発明は発光素子に限るものではなく、レーザーリフトオフにより製造されるあらゆる半導体素子に適用できるものである。また、III 族窒化物半導体で構成された半導体素子に限らず、GaAsやGaPなど、III −V族半導体で構成された半導体素子に対しても、本発明は適用できる。   Examples 1 and 2 are light emitting element manufacturing methods, but the present invention is not limited to light emitting elements, but can be applied to any semiconductor element manufactured by laser lift-off. Further, the present invention can be applied not only to a semiconductor element composed of a group III nitride semiconductor but also to a semiconductor element composed of a group III-V semiconductor such as GaAs or GaP.

また、実施例1、2では、p電極13と低融点金属拡散防止層14を形成した後にエッチングで各発光素子12に分離しているが、エッチングで各発光素子12に分離した後にp電極13と低融点金属拡散防止層14を形成してもよい。   In Examples 1 and 2, the p-electrode 13 and the low-melting-point metal diffusion prevention layer 14 are formed and then separated into the light-emitting elements 12 by etching. Alternatively, the low melting point metal diffusion preventing layer 14 may be formed.

本発明によって、レーザーリフトオフによる半導体素子製造の歩留りを向上できる。   According to the present invention, the yield of semiconductor device manufacturing by laser lift-off can be improved.

実施例1の発光素子の製造工程を示す図。FIG. 6 shows a manufacturing process of the light-emitting element of Example 1; 実施例1の発光素子の製造工程を示す図。FIG. 6 shows a manufacturing process of the light-emitting element of Example 1; 実施例1の発光素子の製造工程を示す図。FIG. 6 shows a manufacturing process of the light-emitting element of Example 1; 実施例1の発光素子の製造工程を示す図。FIG. 6 shows a manufacturing process of the light-emitting element of Example 1; 実施例1の発光素子の製造工程を示す図。FIG. 6 shows a manufacturing process of the light-emitting element of Example 1; 実施例1の発光素子の製造工程を示す図。FIG. 6 shows a manufacturing process of the light-emitting element of Example 1; 実施例1の発光素子の製造工程を示す図。FIG. 6 shows a manufacturing process of the light-emitting element of Example 1; III 族窒化物半導体層の構成を示す図。The figure which shows the structure of a group III nitride semiconductor layer. 実施例2の発光素子の製造工程の一部を示す図。FIG. 6 shows part of a manufacturing process of the light-emitting element of Example 2.

10:サファイア基板
11:III 族窒化物半導体層
12:発光素子
13:p電極
14、17:低融点金属拡散防止層
15:端面保護膜
16:金属膜
18、20:低融点金属層
19:支持基板
100:n型層
101:MQW層
102:p型層
10: Sapphire substrate 11: Group III nitride semiconductor layer 12: Light emitting element 13: P electrode 14, 17: Low melting point metal diffusion prevention layer 15: End face protective film 16: Metal film 18, 20: Low melting point metal layer 19: Support Substrate 100: n-type layer 101: MQW layer 102: p-type layer

Claims (14)

III −V族半導体で構成された半導体素子の製造方法において、
基板上に、p電極および第1の低融点金属拡散防止層を上面に有し、互いに分離された複数の前記半導体素子を形成する工程と、
前記半導体素子の端面を覆うように、誘電体からなる端面保護膜を形成する工程と、
前記端面保護膜の少なくとも上面に、前記誘電体との接合性のよい金属からなる金属膜を形成する工程と、
前記金属膜の上面に、第2の低融点金属拡散防止層を形成する工程と、
前記半導体素子の前記第2の低融点金属拡散防止層と伝導性の支持基板とを低融点金属層を介して接合する工程と、
レーザーリフトオフにより前記基板を除去する工程と、
を有することを特徴とする半導体素子の製造方法。
In a method for manufacturing a semiconductor device composed of a group III-V semiconductor,
Forming a plurality of the semiconductor elements having a p-electrode and a first low-melting-point metal diffusion preventing layer on an upper surface and separated from each other on a substrate;
Forming an end face protective film made of a dielectric so as to cover the end face of the semiconductor element;
Forming a metal film made of a metal having good bondability with the dielectric on at least the upper surface of the end face protective film;
Forming a second low melting point metal diffusion preventing layer on the upper surface of the metal film;
A step of bonding the second supporting substrate conductive with a low melting point metal diffusion preventing layer of the semiconductor element via the low melting point metal layer,
Removing the substrate by laser lift-off;
A method for manufacturing a semiconductor device, comprising:
前記端面保護膜は、二酸化ケイ素、窒化ケイ素、酸化ジルコニウム、酸化ニオブ、酸化アルミニウムのいずれかにより形成されていることを特徴とする請求項1に記載の半導体素子の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the end face protective film is formed of any one of silicon dioxide, silicon nitride, zirconium oxide, niobium oxide, and aluminum oxide. 前記端面保護膜は、二酸化ケイ素により形成され、
前記金属膜は、Al膜であることを特徴とする請求項1に記載の半導体素子の製造方法。
The end face protective film is formed of silicon dioxide,
The method of manufacturing a semiconductor device according to claim 1, wherein the metal film is an Al film.
前記低融点金属層は、Au−Sn、Au−Si、Ag−Sn−Cu、Sn−Biのいずれかにより形成されていることを特徴とする請求項1ないし請求項3のいずれか1項に記載の半導体素子の製造方法。   The low-melting-point metal layer is formed of any one of Au-Sn, Au-Si, Ag-Sn-Cu, and Sn-Bi. The manufacturing method of the semiconductor element of description. 前記半導体素子は、III 族窒化物半導体で構成されていることを特徴とする請求項1ないし請求項4のいずれか1項に記載の半導体素子の製造方法。   5. The method of manufacturing a semiconductor element according to claim 1, wherein the semiconductor element is made of a group III nitride semiconductor. 6. 前記半導体素子は、発光素子であることを特徴とする請求項1ないし請求項5のいずれか1項に記載の半導体素子の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is a light emitting device. 前記金属膜は、前記端面保護膜を挟んで前記半導体素子の端面にも形成されていることを特徴とする請求項6に記載の半導体素子の製造方法。   The method of manufacturing a semiconductor element according to claim 6, wherein the metal film is also formed on an end face of the semiconductor element with the end face protective film interposed therebetween. III −V族半導体で構成され、伝導性の支持基板と低融点金属層を介して接合する半導体素子において、
前記半導体素子のp型層に接合するp電極と、
前記p電極に接合する第1の低融点金属拡散防止層と、
前記半導体素子の端面、及び、前記p電極及び前記第1の低融点金属拡散防止層に対する前記p型層の接合面であって前記p電極及び前記第1の低融点金属拡散防止層が形成されていない領域に、形成された誘電体からなる端面保護膜と、
前記第1の低融点金属拡散防止層と前記端面保護膜との上面に形成された、前記誘電体との接合性のよい金属からなる金属膜と、
前記金属膜と接合する第2の低融点金属拡散防止層と、
前記半導体素子を支持する支持基板と、
前記第2の低融点金属拡散防止層と前記支持基板とを接合する低融点金属層と、
成長基板上に前記p型層よりも先に成長されたn型層であって、前記成長基板の除去されたn型層と
を有することを特徴とする半導体素子。
In a semiconductor element composed of a group III-V semiconductor and bonded to a conductive support substrate via a low melting point metal layer,
A p-electrode joined to the p-type layer of the semiconductor element;
A first low melting point metal diffusion preventing layer bonded to the p electrode;
An end surface of the semiconductor element, and a junction surface of the p-type layer with respect to the p-electrode and the first low-melting-point metal diffusion prevention layer, wherein the p-electrode and the first low-melting-point metal diffusion prevention layer are formed. An end face protective film made of a dielectric formed in a region that is not ,
A metal film made of a metal having good bondability to the dielectric , formed on the top surfaces of the first low melting point metal diffusion preventing layer and the end face protective film ;
A second low-melting point metal diffusion preventing layer bonded to the metal film;
A support substrate for supporting the semiconductor element;
A low melting point metal layer that joins the second low melting point metal diffusion preventing layer and the support substrate;
An n-type layer grown on the growth substrate prior to the p-type layer, wherein the n-type layer is removed from the growth substrate;
Semiconductor device characterized by having.
前記端面保護膜は、二酸化ケイ素、窒化ケイ素、酸化ジルコニウム、酸化ニオブ、酸化アルミニウムのいずれかにより形成されていることを特徴とする請求項8に記載の半導体素子。   9. The semiconductor element according to claim 8, wherein the end face protective film is formed of any one of silicon dioxide, silicon nitride, zirconium oxide, niobium oxide, and aluminum oxide. 前記端面保護膜は、二酸化ケイ素により形成され、
前記金属膜は、Al膜であることを特徴とする請求項8に記載の半導体素子。
The end face protective film is formed of silicon dioxide,
The semiconductor element according to claim 8, wherein the metal film is an Al film.
前記低融点金属層は、Au−Sn、Au−Si、Ag−Sn−Cu、Sn−Biのいずれかにより形成されていることを特徴とする請求項8ないし請求項10のいずれか1項に記載の半導体素子。   The low-melting-point metal layer is formed of any one of Au-Sn, Au-Si, Ag-Sn-Cu, and Sn-Bi. The semiconductor element as described. 前記半導体素子は、III 族窒化物半導体で構成されていることを特徴とする請求項8ないし請求項11のいずれか1項に記載の半導体素子。   12. The semiconductor element according to claim 8, wherein the semiconductor element is made of a group III nitride semiconductor. 前記半導体素子は、発光素子であることを特徴とする請求項8ないし請求項12のいずれか1項に記載の半導体素子。   The semiconductor device according to claim 8, wherein the semiconductor device is a light emitting device. 前記金属膜は、前記端面保護膜を挟んで前記半導体素子の端面にも形成されていることを特徴とする請求項13に記載の半導体素子。   The semiconductor element according to claim 13, wherein the metal film is also formed on an end face of the semiconductor element with the end face protective film interposed therebetween.
JP2006323950A 2006-11-30 2006-11-30 III-V group semiconductor device and manufacturing method thereof Expired - Fee Related JP4835409B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006323950A JP4835409B2 (en) 2006-11-30 2006-11-30 III-V group semiconductor device and manufacturing method thereof
US11/987,420 US7781241B2 (en) 2006-11-30 2007-11-29 Group III-V semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006323950A JP4835409B2 (en) 2006-11-30 2006-11-30 III-V group semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008140872A JP2008140872A (en) 2008-06-19
JP4835409B2 true JP4835409B2 (en) 2011-12-14

Family

ID=39602068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006323950A Expired - Fee Related JP4835409B2 (en) 2006-11-30 2006-11-30 III-V group semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4835409B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5148647B2 (en) * 2010-03-05 2013-02-20 株式会社東芝 Semiconductor light emitting device, semiconductor light emitting device, and method for manufacturing semiconductor light emitting device
DE102011017097A1 (en) 2011-04-14 2012-10-18 Osram Opto Semiconductors Gmbh Method for producing a semiconductor body
WO2013074370A1 (en) * 2011-11-18 2013-05-23 LuxVue Technology Corporation Method of forming a micro led structure and array of micro led structures with an electrically insulating layer
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
JP2013251423A (en) * 2012-06-01 2013-12-12 Mitsubishi Heavy Ind Ltd Method and apparatus for manufacturing protection film of light emitting element
JP7701319B2 (en) * 2022-08-10 2025-07-01 信越半導体株式会社 Manufacturing method of bonded wafer for micro LED

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4211329B2 (en) * 2002-09-02 2009-01-21 日亜化学工業株式会社 Nitride semiconductor light emitting device and method of manufacturing light emitting device
CN100530705C (en) * 2003-01-31 2009-08-19 奥斯兰姆奥普托半导体有限责任公司 Method for producing a semiconductor component
WO2006043796A1 (en) * 2004-10-22 2006-04-27 Seoul Opto-Device Co., Ltd. Gan compound semiconductor light emitting element and method of manufacturing the same
JP4956902B2 (en) * 2005-03-18 2012-06-20 三菱化学株式会社 GaN-based light emitting diode and light emitting device using the same

Also Published As

Publication number Publication date
JP2008140872A (en) 2008-06-19

Similar Documents

Publication Publication Date Title
US9559252B2 (en) Substrate removal process for high light extraction LEDs
JP4835409B2 (en) III-V group semiconductor device and manufacturing method thereof
JP2008186959A (en) III-V group semiconductor device and manufacturing method thereof
JP4290745B2 (en) Method for manufacturing group III-V semiconductor device
TWI726494B (en) Method of separating light emitting devices formed on a substrate wafer
JP6221926B2 (en) Semiconductor light emitting device and manufacturing method thereof
EP1956663A1 (en) Nitride semiconductor light emitting element and method for producing nitride semiconductor light emitting element
US20110133216A1 (en) Method of manufacturing semiconductor light emitting device and stacked structure body
JP4910664B2 (en) Method for manufacturing group III-V semiconductor device
JP2010027643A (en) Nitride semiconductor light emitting element and fabrication process therefor
JP2008042143A (en) Group iii nitride compound semiconductor light emitting element, and its manufacturing method
JP2009295611A (en) Semiconductor light emitting element and manufacturing method thereof
CN1744337A (en) Nitride-based compound semiconductor light-emitting device
JP4886869B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2008140871A5 (en)
US7781241B2 (en) Group III-V semiconductor device and method for producing the same
JP2007158133A (en) Method for producing group III nitride compound semiconductor device
KR100916366B1 (en) Support substrate for semiconductor light emitting device and method for manufacturing semiconductor light emitting device having vertical structure using same
EP2426741B1 (en) Method of fabricating a semiconductor light emitting device
US9159871B2 (en) Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof
TWI583023B (en) Contact for a semiconductor light emitting device
JP5167831B2 (en) Group III nitride semiconductor device and manufacturing method thereof
JP2007005361A (en) Light-emitting element
JP2007158131A (en) Group III nitride compound semiconductor optical device
JP5947069B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4835409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees