JP4829473B2 - 絶縁ゲート型半導体装置およびその製造方法 - Google Patents
絶縁ゲート型半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4829473B2 JP4829473B2 JP2004013426A JP2004013426A JP4829473B2 JP 4829473 B2 JP4829473 B2 JP 4829473B2 JP 2004013426 A JP2004013426 A JP 2004013426A JP 2004013426 A JP2004013426 A JP 2004013426A JP 4829473 B2 JP4829473 B2 JP 4829473B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- conductivity type
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims description 56
- 239000011229 interlayer Substances 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 45
- 210000000746 body region Anatomy 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 2
- 108091006146 Channels Proteins 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/152—Source regions of DMOS transistors
- H10D62/155—Shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は絶縁ゲート型半導体装置およびその製造方法に係り、ソース電極のステップカバレジを改善する絶縁ゲート型半導体装置およびその製造方法に関する。
ＭＯＳＦＥＴに代表される絶縁ゲート型半導体装置においては、トレンチ構造にすることによりセル密度の向上を図り、低オン抵抗化を実現している。
図９に従来のトレンチ構造のパワーＭＯＳＦＥＴの構造をＮチャネル型を例に示す。
Ｎ＋型のシリコン半導体基板２１ａの上に例えばＮ−型のエピタキシャル層を積層するなどしてドレイン領域２１ｂを設け、その表面にＰ型のチャネル層２４を設ける。チャネル層２４を貫通し、ドレイン領域２１ｂまで到達するトレンチ２７を設け、トレンチ２７の内壁をゲート酸化膜３１で被膜し、トレンチ２７に充填された例えばポリシリコンなどよりなるゲート電極３３を設ける。
トレンチ２７に隣接したチャネル層２４表面にはＮ＋型のソース領域３５が形成され、隣り合う２つのセルのソース領域３５間のチャネル層２４表面にはＰ＋型のボディ領域３４を設ける。さらにチャネル層２４にはソース領域３５からトレンチ２７に沿ってチャネル領域（図示せず）が形成される。ゲート電極３３上は層間絶縁膜３６で覆い、ソース領域３５およびボディ領域３４にコンタクトするソース電極３７を設ける。
図１０から図１４を参照して、従来のトレンチ構造のパワーＭＯＳＦＥＴの製造工程を示す。
まず、図１０の如くＮ＋型シリコン半導体基板２１ａにドレイン領域となるＮ−型のエピタキシャル層２１ｂを積層するなどした半導体基板２１を準備する。基板２１表面にはボロン等を注入した後、拡散してＰ型で厚み約１．５μｍ程度のチャネル層２４を形成する。
その後、ＣＶＤ酸化膜（不図示）をマスクとして基板２１をＣＦ系およびＨＢｒ系ガスにより異方性ドライエッチングし、チャネル層２４を貫通してドレイン領域２１ｂまで達する約２．０μｍ程度の深さのトレンチ２７を形成する。さらに、全面を熱酸化してトレンチ２７内壁にゲート酸化膜３１を例えば厚み約７００Åに形成する。
次に図１１の如く、トレンチ２７に埋設されるゲート電極３３を形成する。すなわち、全面にノンドープのポリシリコン層（不図示）を付着し、高濃度不純物をデポジションおよび拡散して高導電率化を図り、ゲート電極３３を形成する。その後全面に付着したポリシリコン層をマスクなしでドライエッチして、トレンチ２７に埋設したゲート電極３３を残す。
図１２ではレジスト膜（不図示）によるマスクにより選択的にボロンをドーズ量５．０×１０１４ｃｍ−２程度でイオン注入し、レジスト膜を除去する。その後、アニ−ル工程を経た後、Ｐ＋型のボディ領域３４を形成する。
その後図１３の如く、新たなレジスト膜（不図示）で予定のソース領域３５およびゲート電極３３を露出する様にマスクして、砒素をドーズ量５．０×１０１５ｃｍ−２程度でイオン注入し、レジスト膜を除去する。その後、アニ−ル工程を経た後、Ｎ＋型のソース領域３５をトレンチ２７に隣接するチャネル層２４表面に形成する。
さらに、図１４のごとく、全面にＴＥＯＳ膜（不図示）を２０００Å程度積層した後、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層をＣＶＤ法により６０００Å程度付着する。その後、レジスト膜ＰＲにより少なくともゲート電極３３上に残るようにマスクをして層間絶縁膜３６を形成し、レジスト膜を除去する。その後アルミニウムをスパッタ装置で全面に付着して、ソース領域３５およびボディ領域３４にコンタクトするソース電極３７を形成する（図９参照）（例えば特許文献１参照）。
特開２００１−２７４３９６号公報
かかる従来のＭＯＳＦＥＴでは、ゲート電極３３とソース電極３７とを絶縁するために層間絶縁膜３６を設けている。層間絶縁膜３６は例えば８０００Åと厚いため、その上にスパッタされるソース電極３７がステップカバレジの悪化により図１５の如く空隙５０ができてしまう場合がある。これによりソース電極３７の配線抵抗が増大し、特性を劣化させる要因となっている。また、ソース電極３７のワイヤボンド及びモールド時に層間絶縁膜３６のコーナーに応力がかかり、層間絶縁膜３６からシリコン基板２１にかけてクラック５１が発生する場合があった。
また、現行プロセスでは、所定のボディ領域を取らないとボディ領域３４とソース領域３５間の寄生動作やアバランシェ破壊耐量が低下する問題がある。さらに、ゲート電極３３とソース電極３７のショートを防止するための層間絶縁膜３６は、その合わせずれを考慮してトレンチ２７幅よりも大きく設けている。
一方で、微細化が進むにつれソース領域３５は微少な面積となり、ソース領域３５とソース電極３７とのコンタクト面積も非常に微少なものとなっている。
従来では、これらソース領域３５、ボディ領域３４、層間絶縁膜３６の形成にはそれぞれ１枚ずつマスクを使用している。従って、ゲート−ソース間のショートを防ぐためトレンチ開口部まで覆って設けられる層間絶縁膜３６の合わせずれや、ソース領域３５間に形成されるボディ領域の合わせずれなどにより、ソース領域３５とソース電極３７とのコンタクト面積が十分確保できない場合もあり、ソース電極の配線抵抗を増大させる問題があった。
本発明はかかる課題に鑑みてなされ、第１に、ドレイン領域となる一導電型の半導体基板と、前記ドレイン領域表面に設けた逆導電型のチャネル層と、前記チャネル層を貫通して設けたトレンチと、該トレンチの内壁に設けたゲート絶縁膜と、前記トレンチに埋め込まれたゲート電極と、隣り合う前記トレンチ間に設けられ、該トレンチに隣接する深い領域と、隣り合う該深い領域間の浅い領域とを有する一導電型のソース領域と、隣り合う前記トレンチ間の前記基板表面に前記浅い領域を貫通して設けられた凹部と、該凹部の底部に設けられた逆導電型のボディ領域と、前記トレンチに埋め込まれ、周辺部より中心付近の膜厚が薄い層間絶縁膜と、前記ゲート電極上をほぼ平坦に覆い、前記ソース領域とコンタクトするソース電極とを具備することにより解決するものである。
また、前記ボディ領域は、前記チャネル層表面より下方で前記ソース電極とコンタクト
することを特徴とするものである。
することを特徴とするものである。
また、前記凹部側壁に前記ソース領域が露出することを特徴とするものである。
第２に、一導電型の半導体基板表面に逆導電型のチャネル層を形成する工程と、前記チャネル層を貫通するトレンチを形成する工程と、前記トレンチの内壁にゲート絶縁膜を形成する工程と、前記トレンチに埋め込まれその上部が該トレンチの開口部より下方に位置するゲート電極を形成する工程と、前記ゲート電極上方で前記トレンチ内に埋め込まれ、周辺部より中心付近の膜厚が薄い層間絶縁膜を形成する工程と、全面に一導電型不純物領域を形成する工程と、隣り合う前記トレンチ間の前記一導電型不純物領域を分割する凹部を形成する工程と、前記トレンチに隣接する深い領域と、隣り合う該深い領域間の浅い領域とを有する一導電型のソース領域を形成し、前記凹部の底部に逆導電型のボディ領域を形成する工程と、前記ゲート電極上をほぼ平坦に覆うソース電極を形成する工程とを具備することにより解決するものである。
また、前記層間絶縁膜の上部表面は前記基板表面とほぼ同一平面上に形成されることを特徴とするものである。
また、前記一導電型不純物領域を拡散して前記ソース領域を形成することを特徴とするものである。
また、前記一導電型不純物領域を形成するイオンはトレンチ側面に対して斜めに注入されることを特徴とするものである。
本実施形態によれば、第１にソース電極は、層間絶縁膜がトレンチ内に完全に埋め込まれて突出していないため、ゲート電極および層間絶縁膜上ではほぼ平坦に形成される。これにより、従来の如く層間絶縁膜が突出するために生じるステップカバレジの悪化がないので、ワイヤボンド時の応力集中による層間絶縁膜やシリコン基板のクラックを防ぐことができ、信頼性が向上する。
第２に、ソース電極を均一にスパッタリングされるので、ソース領域との配線抵抗の増大も改善できる。
第３に、従来はソース領域とのコンタクト面積が微少であったが、本実施形態では基板表面のソース領域と凹部側壁に露出するソース領域とソース電極がコンタクトするのでコンタクト面積を拡大でき、オン抵抗の低減に寄与できる。
第４に、従来はソース領域、ボディ領域、層間絶縁膜形成の３つの工程においてそれぞれ１枚ずつ計３枚のマスクが必要であったが、本実施形態では１枚のマスクで３工程を実施できる。これにより製造コストを削減し、工程を簡素化できる。
第５にマスク枚数が減るので、マスクの合わせずれ余裕度を低減できる。これによりトレンチ間距離は１枚分のマスクの合わせずれを考慮するのみでよく、トレンチを近接して配置できる。また従来は拡散領域のマスク合わせずれを考慮した線幅の規制を限界としてトレンチ間および各拡散領域のサイズを設計していたが、本実施形態によればボディ領域が確保できる範囲内であれば可能な限りシュリンクすることができる。これにより同一チップサイズであればセル数を増大できるのでオン抵抗を低減できる。また、同一セル数であればチップサイズを低減できる。
本発明の実施の形態を、図１から図８を参照してＮチャネルのトレンチ型パワーＭＯＳＦＥＴを例に説明する。
図１には、ＭＯＳＦＥＴの断面図を示す。ＭＯＳＦＥＴは半導体基板１と、チャネル層３と、トレンチ５と、ゲート絶縁膜６と、ゲート電極７と、ソース領域１２と、ボディ領域１３と、層間絶縁膜１０と、ソース電極１４とから構成される。
半導体基板１は、Ｎ＋型のシリコン半導体基板１ａの上にＮ−型のエピタキシャル層１ｂを積層するなどしてドレイン領域を設けたものである。ドレイン領域１ｂ表面には逆導電型の不純物領域であるチャネル層３を設ける。
トレンチ５は、チャネル層３を貫通しドレイン領域１ｂに達する深さに設けられ、基板表面においては一般的にストライプ形状や格子状にパターンニングされる。トレンチ５内壁は駆動電圧に応じて数百Åのゲート絶縁膜６で被覆される。
ゲート電極７は、不純物を導入して低抵抗化を図ったポリシリコンをトレンチ５内に埋設したものである。ゲート電極７は、その上部がトレンチ５開口部すなわちチャネル層３表面より数千Å程度下方に設けられる。また、後述するがソース領域１２およびボディ領域１３をデザインルールの限界で設計する必要がないので、隣り合うトレンチ５同士はボディ領域１３が確保できる限界まで近接できる。
ソース領域１２は一導電型の不純物をトレンチ５に隣接するよう拡散して設ける。ソース領域１２はトレンチ５開口部の周囲の基板表面に設けられ、またその一部はトレンチ５側壁に沿ってトレンチ５深さ方向に延び、ゲート絶縁膜６を介してゲート電極７まで達する深さに設けられる。ソース領域１２は、凹部１１により隣り合うトレンチ５間で分離されている。
凹部１１は、隣り合うトレンチ５間の基板表面をエッチングして設け、その底部には基板の電位を安定させるため逆導電型の不純物を拡散したボディ領域１３が設けられる。このためボディ領域１３は、チャネル層３表面より下方に設けられ、ソース電極１４とコンタクトする。
層間絶縁膜１０は、その全体がトレンチ５内に埋め込まれる。ゲート電極７上端はチャネル層３表面から数千Å程度下方に位置しており、そのゲート電極７の上から基板表面までのトレンチ５内に層間絶縁膜１０がすべて埋設され、従来構造の如く基板表面に突出する部分はない。
より詳細には、層間絶縁膜１０は、マスクを設けずに全面エッチバックにより形成されるので、その周辺部より中心付近の膜厚が薄くなる。すなわち層間絶縁膜１０の表面は、トレンチ５開口部に近接する周辺部では基板表面とほぼ同一平面にあり、中心付近では周辺部より低い位置に設けられる。
ソース電極１４は、ゲート電極７および層間絶縁膜１０上においては、ほぼ平坦に設けられてソース領域１２とコンタクトする。層間絶縁膜１０がトレンチ５内に埋め込まれているため、ソース電極１４は層間絶縁膜１０上において段差があまりなくほぼ平坦に設けられる。また、基板裏面には金属蒸着によりドレイン電極（不図示）が形成される。
従来では、図１５の如く、層間絶縁膜３６は基板表面から８０００Å程度突出していおり、ソース電極の形状は大きな段差部分にスパッタされていた。このため蒸着が均一にできずに空隙が生じたり、ワイヤボンド時に層間絶縁膜３６のコーナー付近に応力が集中して層間絶縁膜３６や基板２１にクラックが発生するなどの問題があった。
しかし、本実施形態の如く、層間絶縁膜１０をトレンチ５に埋め込むことで、ゲート電極上においてソース電極１４がほぼ平坦にソース領域１２とコンタクトするので、ステップカバレジの悪化による空隙の発生や、ワイヤボンド時のクラックを防止でき、信頼性が向上するものである。
また、本実施形態のソース領域１２は、チャネル層３表面および凹部１１側面でソース電極１４とコンタクトすることができる。セルの微細化により基板表面に露出するソース領域１４面積が縮小しても、凹部１１側面でコンタクト面積を十分確保することができる。
更に、従来のトレンチ間距離は、ソース領域１２、ボディ領域１３、層間絶縁膜１０を形成する３工程の線幅規制の限界値で設計されていた。しかし、本実施形態では後述の製造方法を工夫することによりソース領域１２、ボディ領域１３、層間絶縁膜１０を形成するためのマスクが３工程を通じて１枚ですむ。すなわち、マスクの合わせずれは１枚分を考慮すればよく、３工程で３枚のマスクを用いていた従来と比較して合わせずれを考慮するために確保していたトレンチ間距離を近接できる。
このように本実施形態では、マスク１枚分の合わせずれ分とボディ領域１３の面積を確保すれば、可能な限りトレンチ間距離を近接できるので、実動作面積の拡大が可能となる。これにより、同一チップサイズであればオン抵抗の低減が可能となり、同一セル数であればチップサイズの縮小化が可能となるものである。
次に、図２から図８を参照して本実施形態の製造方法をＮチャネルのトレンチ型パワーＭＯＳＦＥＴを例に説明する。
ＭＯＳＦＥＴの製造方法は、一導電型の半導体基板表面に逆導電型のチャネル層を形成する工程と、チャネル層を貫通するトレンチを形成する工程と、トレンチの内壁にゲート絶縁膜を形成する工程と、トレンチに埋め込まれその上部がトレンチの開口部より下方に位置するゲート電極を形成する工程と、ゲート電極上方でトレンチ内に埋め込まれ、周辺部より中心付近の膜厚が薄い層間絶縁膜を形成する工程と、トレンチに隣接する一導電型のソース領域と、隣り合うソース領域間に位置する逆導電型のボディ領域を形成する工程と、ゲート電極上をほぼ平坦に覆うソース電極を形成する工程とから構成される。
第１工程（図２）： 一導電型の半導体基板表面に逆導電型のチャネル層を形成する工程。
Ｎ＋型シリコン半導体基板１ａに、ドレイン領域となるＮ−型のエピタキシャル層１ｂを積層するなどした基板１を準備する。表面に酸化膜（不図示）を形成した後、予定のチャネル層３の部分の酸化膜をエッチングして基板１表面を露出する。この酸化膜をマスクとして全面に例えばドーズ量１．０×１０１２〜１３ｃｍ-２、加速エネルギー５０ＫｅＶ程度でボロン等を注入した後、拡散してＰ型で厚み約１．５μｍ程度のチャネル層３を形成する。
第２工程（図３）： チャネル層を貫通するトレンチを形成する工程。
まず、全面にＣＶＤ法によりＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）のＣＶＤ酸化膜４を厚さ３０００Åに生成する。その後レジスト膜によるマスクによりＣＶＤ酸化膜４をドライエッチングして部分的に除去し、チャネル領域３を露出させ、レジスト膜を除去する。引き続き、ＣＶＤ酸化膜４をマスクとして露出した基板１をＣＦ系およびＨＢｒ系ガスにより異方性ドライエッチングし、チャネル層３を貫通してドレイン領域１ｂまで達する約２．０μｍの深さのトレンチ５を形成する。トレンチ５の幅は０.５μｍ程度とする。
第３工程（図４）： トレンチの内壁にゲート絶縁膜を形成する工程。
ダミー酸化をしてトレンチ５内壁とチャネル層３表面に酸化膜（不図示）を形成してドライエッチングの際のエッチングダメージを除去し、その後、この酸化膜とトレンチエッチングのマスクとなったＣＶＤ酸化膜４をエッチングにより除去する。その後、ゲート酸化膜６を形成する。すなわち、全面を熱酸化してゲート酸化膜６を、駆動電圧に応じて例えば厚み約３００Å〜７００Åに形成する。
第４工程（図５）： トレンチに埋め込まれ、その上部がトレンチの開口部より下方に位置するゲート電極を形成する工程。
全面に高濃度不純物を含むポリシリコン層７ａを堆積する、あるいは、全面にノンドープのポリシリコン層を付着し、高濃度不純物をデポジションし拡散して高導電率化を図る（図５（Ａ））。その後、全面をマスクなしでドライエッチする。このとき、トレンチの開口部よりも下方にポリシリコン層７ａの上部が位置するようにオーバーエッチングし、トレンチ５に埋設されたゲート電極７を設ける。ゲート電極７上部は、トレンチ５開口部よりも８０００Å程度下方に位置し、トレンチ５開口部付近のトレンチ５側壁のゲート酸化膜６が露出する（図５（Ｂ））。
第５工程（図６）： ゲート電極上方でトレンチ内に埋め込まれ、周辺部より中心付近の膜厚が薄い層間絶縁膜を形成する工程。
まず、全面に例えば砒素をドーズ量５．０×１０１５ｃｍ−２程度で斜めイオン注入して、チャネル層３表面と露出したトレンチ５上部の側壁にＮ＋型不純物をドープして一導電型不純物領域９を形成する（図６（Ａ））。
その後、全面にＴＥＯＳ膜（不図示）を２０００Å程度積層した後、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層１０ａをＣＶＤ法により６０００Å程度付着後、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）層１０ｂを形成し、平坦化のための熱処理を行う（図６（Ｂ））。
その後、全面をエッチバックしてチャネル層３表面を露出して、トレンチ５に埋め込まれた層間絶縁膜１０を形成する。ここで、エッチバックの際には、膜残り防止のため、若干オーバーエッチすることが望ましい。具体的には、終点検出を用いてチャネル層３表面のシリコンが露出するまで層間絶縁膜１０をエッチングし、その後更に、オーバーエッチする。これにより、層間絶縁膜１０はゲート電極７上でトレンチ５内に完全に埋設され、基板表面への突出がないため層間絶縁膜１０形成後の基板表面はほぼ平坦となっている。
そしてより詳細には、オーバーエッチにより層間絶縁膜１０は周辺部より中心付近の膜厚が薄く形成される。すなわち、トレンチ５開口部に近接する周辺部は基板表面とほぼ同一平面にあり、中央付近はオーバーエッチにより周辺部より低く形成される。このように本実施形態では、マスクを設けずに層間絶縁膜１０が形成できる（図６（Ｃ））。
第６工程（図７、図８）： トレンチに隣接する一導電型のソース領域と、隣り合うソース領域間に位置するボディ領域を形成する工程。
まず、トレンチ５間のボディ領域が形成される予定のチャネル層３表面が露出するようにレジスト膜ＰＲでマスクをかける（図７（Ａ））。露出したチャネル層３表面をエッチングして凹部１１を形成する。この凹部１１によりトレンチ５間の一導電型不純物領域９が分割される（図７（Ｂ））。
一例として、一導電型不純物領域９の不純物としてヒ素（Ａｓ）を採用し、注入エネルギー１４０ＫｅＶで注入した場合、イオン注入のＲｐ（投影飛程距離）＝０．０７９１μｍ、△Ｒｐ（投影飛程距離の標準偏差）＝０．０２７５μｍとなる。すなわち、凹部１１は、シリコン基板を０．１１μｍ以上エッチングすることにより一導電型不純物領域９を分離することができる。
本工程において、一導電型不純物領域９はイオン注入後熱処理による拡散を行っていない。従って、エッチング深さが０．２０μｍ程度の浅い凹部１１で一導電型不純物領域９を分割することができ、基板表面のステップカバレジの悪化を防ぐことができる。
また、凹部１１の開口幅は例えば０．２０μｍであるが、開口幅は表面にスパッタされるソース電極の材料によって適宜選択する。
凹部を形成したレジスト膜ＰＲをそのままに、全面に例えばボロンをドーズ量５．０×１０１４ｃｍ−２程度でイオン注入し、露出した凹部１１底部のみに不純物をドープする（図８（Ａ））。その後レジスト膜ＰＲを除去し、熱処理を施す。
これにより、凹部１１底部の不純物が拡散し、チャネル層表面よりも下方にＰ＋型のボディ領域１３が形成される。また同時に分割された一導電型不純物領域９が拡散し、それぞれのトレンチ５に隣接したソース領域１２が形成される。ソース領域１２はトレンチ５開口部付近のチャネル層３表面と、トレンチ５側壁に沿って層間絶縁膜１０下方のゲート電極７まで達する深さに拡散されており、ゲート絶縁膜６を介してゲート電極７と隣接する。
このように、本実施形態では層間絶縁膜１０形成工程、ソース領域１２およびボディ領域１３形成工程において、用いるマスク枚数が１枚となる。従来ではこれら３工程で３枚のマスクを用いており、それぞれのマスク合わせずれを考慮しなければならなかったが、本実施形態では１枚分のマスク合わせずれを考慮すればよい。
つまり、１枚分のマスク合わせ精度と、ボディ領域１３が確保できる範囲内であれば可能な限りシュリンクすることができる。これにより同一チップサイズであればセル数を増大できるのでオン抵抗を低減できる。
第７工程（図１）： ゲート電極上をほぼ平坦に覆うソース電極を形成する工程。
アルミニウムをスパッタ装置で全面に付着して、ソース領域１２およびボディ領域１３にコンタクトするソース電極１４を形成する。ゲート電極７上に層間絶縁膜１０が埋め込まれ、ほぼ平坦なソース電極１４が形成できるので、ステップカバレッジを改善することができる。なお、凹部１１は、前述の如く０．２０μｍ程度の深さであるので、ステップカバレッジの影響はほとんどないといってよい。
さらに図示は省略するが基板裏面にも金属を蒸着してドレイン電極を形成し、図１に示す最終構造を得る。
尚、上述の如く、本発明の実施の形態ではＮチャネル型ＭＯＳＦＥＴを例に説明したが、導電型を逆にしたＭＯＳトランジスタにも適用できる。またバイポーラトランジスタとパワーＭＯＳＦＥＴを１チップ内にモノシリックで複合化したＩＧＢＴであっても同様に実施できる。
１ 基板
１ａ Ｎ＋型シリコン半導体基板
１ｂ Ｎ−型エピタキシャル層
３ チャネル層
５ トレンチ
６ ゲート酸化膜
７ ゲート電極
１０ 層間絶縁膜
１１ 凹部
１２ ソース領域
１３ ボディ領域
１４ ソース電極
２１ 基板
２１ａ Ｎ＋型シリコン半導体基板
２１ｂ Ｎ−型エピタキシャル層
２４ チャネル層
２７ トレンチ
３１ ゲート酸化膜
３３ ゲート電極
３４ ボディ領域
３５ ソース領域
３６ 層間絶縁膜
３７ ソース電極
５０ 空隙
１ａ Ｎ＋型シリコン半導体基板
１ｂ Ｎ−型エピタキシャル層
３ チャネル層
５ トレンチ
６ ゲート酸化膜
７ ゲート電極
１０ 層間絶縁膜
１１ 凹部
１２ ソース領域
１３ ボディ領域
１４ ソース電極
２１ 基板
２１ａ Ｎ＋型シリコン半導体基板
２１ｂ Ｎ−型エピタキシャル層
２４ チャネル層
２７ トレンチ
３１ ゲート酸化膜
３３ ゲート電極
３４ ボディ領域
３５ ソース領域
３６ 層間絶縁膜
３７ ソース電極
５０ 空隙
Claims (10)
- ドレイン領域となる一導電型の半導体基板と、
前記ドレイン領域表面に設けた逆導電型のチャネル層と、
前記チャネル層を貫通して設けたトレンチと、
該トレンチの内壁に設けたゲート絶縁膜と、
前記トレンチに埋め込まれたゲート電極と、
隣り合う前記トレンチ間に設けられ、該トレンチに隣接する深い領域と、隣り合う該深い領域間の浅い領域とを有する一導電型のソース領域と、
隣り合う前記トレンチ間の前記基板表面に前記浅い領域を貫通して設けられた凹部と、
該凹部の底部に設けられた逆導電型のボディ領域と、
前記トレンチに埋め込まれ、周辺部より中心付近の膜厚が薄い層間絶縁膜と、
前記ゲート電極上をほぼ平坦に覆い、前記ソース領域とコンタクトするソース電極とを具備することを特徴とする絶縁ゲート型半導体装置。 - 前記ボディ領域は、前記チャネル層表面より下方で前記ソース電極とコンタクトすることを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
- 前記凹部側壁に前記ソース領域が露出することを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
- 一導電型の半導体基板表面に逆導電型のチャネル層を形成する工程と、
前記チャネル層を貫通するトレンチを形成する工程と、
前記トレンチの内壁にゲート絶縁膜を形成する工程と、
前記トレンチに埋め込まれその上部が該トレンチの開口部より下方に位置するゲート電極を形成する工程と、
前記ゲート電極上方で前記トレンチ内に埋め込まれ、周辺部より中心付近の膜厚が薄い層間絶縁膜を形成する工程と、
全面に一導電型不純物領域を形成する工程と、
隣り合う前記トレンチ間の前記一導電型不純物領域を分割する凹部を形成する工程と、
前記トレンチに隣接する深い領域と、隣り合う該深い領域間の浅い領域とを有する一導電型のソース領域を形成し、前記凹部の底部に逆導電型のボディ領域を形成する工程と、
前記ゲート電極上をほぼ平坦に覆うソース電極を形成する工程とを具備することを特徴とする絶縁ゲート型半導体装置の製造方法。 - 前記層間絶縁膜の上部表面は前記基板表面とほぼ同一平面上に形成されることを特徴とする請求項４に記載の絶縁ゲート型半導体装置の製造方法。
- 前記一導電型不純物領域を拡散して前記ソース領域を形成することを特徴とする請求項４に記載の絶縁ゲート型半導体装置の製造方法。
- 前記一導電型不純物領域を形成するイオンはトレンチ側面に対して斜めに注入されることを特徴とする請求項４に記載の絶縁ゲート型半導体装置の製造方法。
- 前記層間絶縁膜の形成工程から前記ソース領域および前記ボディ領域の形成工程までに用いるマスクは１枚であることを特徴とする請求項４に記載の絶縁ゲート型半導体装置の製造方法。
- 前記ゲート電極の形成後前記一導電型不純物領域を形成し、引き続き前記層間絶縁膜を形成した後前記マスクを設けて前記凹部を形成し、前記マスクを介して前記ボディ領域の不純物をイオン注入することを特徴とする請求項４に記載の絶縁ゲート型半導体装置の製造方法。
- 前記ソース領域と前記ボディ領域は一の熱処理工程にて同時に拡散形成されることを特徴とする請求項４に記載の絶縁ゲート型半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004013426A JP4829473B2 (ja) | 2004-01-21 | 2004-01-21 | 絶縁ゲート型半導体装置およびその製造方法 |
| TW093131115A TWI254452B (en) | 2004-01-21 | 2004-10-14 | Insulation gate type semiconductor device and its manufacture method |
| KR1020040111716A KR100576670B1 (ko) | 2004-01-21 | 2004-12-24 | 절연 게이트형 반도체 장치 및 그 제조 방법 |
| CNB2004101037160A CN100449781C (zh) | 2004-01-21 | 2004-12-28 | 绝缘栅极型半导体装置及其制造方法 |
| US11/023,961 US7629644B2 (en) | 2004-01-21 | 2004-12-29 | Insulated gate-type semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004013426A JP4829473B2 (ja) | 2004-01-21 | 2004-01-21 | 絶縁ゲート型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005209807A JP2005209807A (ja) | 2005-08-04 |
| JP4829473B2 true JP4829473B2 (ja) | 2011-12-07 |
Family
ID=34805385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004013426A Expired - Fee Related JP4829473B2 (ja) | 2004-01-21 | 2004-01-21 | 絶縁ゲート型半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7629644B2 (ja) |
| JP (1) | JP4829473B2 (ja) |
| KR (1) | KR100576670B1 (ja) |
| CN (1) | CN100449781C (ja) |
| TW (1) | TWI254452B (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183629B2 (en) * | 2004-05-13 | 2012-05-22 | Vishay-Siliconix | Stacked trench metal-oxide-semiconductor field effect transistor device |
| JP5110776B2 (ja) * | 2004-07-01 | 2012-12-26 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| DE102004034472A1 (de) † | 2004-07-15 | 2006-02-09 | Spiess, Heike | Gedämpfter Lüfter |
| JP4731848B2 (ja) * | 2004-07-16 | 2011-07-27 | 株式会社豊田中央研究所 | 半導体装置 |
| JP4955222B2 (ja) * | 2005-05-20 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20060273384A1 (en) * | 2005-06-06 | 2006-12-07 | M-Mos Sdn. Bhd. | Structure for avalanche improvement of ultra high density trench MOSFET |
| KR100729016B1 (ko) | 2006-01-05 | 2007-06-14 | 주식회사 케이이씨 | 트렌치(ｔｒｅｎｃｈ)형 전계효과트랜지스터(ＭＯＳＦＥＴ)및 그 제조방법 |
| US8471390B2 (en) * | 2006-05-12 | 2013-06-25 | Vishay-Siliconix | Power MOSFET contact metallization |
| JP2008098593A (ja) * | 2006-09-15 | 2008-04-24 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP5198752B2 (ja) * | 2006-09-28 | 2013-05-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5092340B2 (ja) | 2006-10-12 | 2012-12-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8368126B2 (en) * | 2007-04-19 | 2013-02-05 | Vishay-Siliconix | Trench metal oxide semiconductor with recessed trench material and remote contacts |
| JP5315638B2 (ja) | 2007-07-24 | 2013-10-16 | サンケン電気株式会社 | 半導体装置 |
| KR100910815B1 (ko) | 2007-08-31 | 2009-08-04 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| KR100922934B1 (ko) | 2007-12-26 | 2009-10-22 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
| JP2009224458A (ja) * | 2008-03-14 | 2009-10-01 | New Japan Radio Co Ltd | Ｍｏｓｆｅｔ型半導体装置及びその製造方法 |
| JP2009266961A (ja) * | 2008-04-23 | 2009-11-12 | Rohm Co Ltd | 半導体装置 |
| US20100090270A1 (en) * | 2008-10-10 | 2010-04-15 | Force Mos Technology Co. Ltd. | Trench mosfet with short channel formed by pn double epitaxial layers |
| JP5343982B2 (ja) * | 2009-02-16 | 2013-11-13 | トヨタ自動車株式会社 | 半導体装置 |
| US9306056B2 (en) | 2009-10-30 | 2016-04-05 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
| KR101120179B1 (ko) * | 2010-03-09 | 2012-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN102376758B (zh) * | 2010-08-12 | 2014-02-26 | 上海华虹宏力半导体制造有限公司 | 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法 |
| JP6031681B2 (ja) | 2011-04-20 | 2016-11-24 | パナソニックＩｐマネジメント株式会社 | 縦型ゲート半導体装置およびその製造方法 |
| KR101841445B1 (ko) | 2011-12-06 | 2018-03-23 | 삼성전자주식회사 | 저항성 메모리 소자 및 그 제조 방법 |
| JP2013182935A (ja) * | 2012-02-29 | 2013-09-12 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20150380537A1 (en) * | 2013-02-22 | 2015-12-31 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP2015095466A (ja) * | 2013-11-08 | 2015-05-18 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| JP6566512B2 (ja) * | 2014-04-15 | 2019-08-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6036765B2 (ja) | 2014-08-22 | 2016-11-30 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6844138B2 (ja) * | 2015-09-16 | 2021-03-17 | 富士電機株式会社 | 半導体装置および製造方法 |
| JP6460016B2 (ja) * | 2016-03-09 | 2019-01-30 | トヨタ自動車株式会社 | スイッチング素子 |
| CN109873032A (zh) * | 2017-12-05 | 2019-06-11 | 株洲中车时代电气股份有限公司 | 一种沟槽栅igbt器件及其制造方法 |
| JP7056163B2 (ja) * | 2018-01-17 | 2022-04-19 | 富士電機株式会社 | 半導体装置 |
| JP6968042B2 (ja) * | 2018-07-17 | 2021-11-17 | 三菱電機株式会社 | ＳｉＣ−ＳＯＩデバイスおよびその製造方法 |
| DE102019101304B4 (de) * | 2019-01-18 | 2023-04-27 | Infineon Technologies Dresden GmbH & Co. KG | Leistungshalbleitervorrichtung und Verfahren zum Bilden einer Leistungshalbleitervorrichtung |
| KR102510937B1 (ko) * | 2019-04-16 | 2023-03-15 | 후지 덴키 가부시키가이샤 | 반도체 장치 및 제조 방법 |
| CN112582460A (zh) * | 2019-09-30 | 2021-03-30 | 全球能源互联网研究院有限公司 | 一种半导体器件单元及其制作方法及形成器件 |
| JP7513565B2 (ja) | 2021-04-14 | 2024-07-09 | 株式会社デンソー | スイッチング素子の製造方法 |
| CN115863411B (zh) * | 2022-11-30 | 2023-08-15 | 上海功成半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
| CN115910795B (zh) * | 2022-11-30 | 2023-08-15 | 上海功成半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4767722A (en) * | 1986-03-24 | 1988-08-30 | Siliconix Incorporated | Method for making planar vertical channel DMOS structures |
| US5034785A (en) * | 1986-03-24 | 1991-07-23 | Siliconix Incorporated | Planar vertical channel DMOS structure |
| US6351009B1 (en) * | 1999-03-01 | 2002-02-26 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
| JP2001085685A (ja) * | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
| JP4091242B2 (ja) * | 1999-10-18 | 2008-05-28 | セイコーインスツル株式会社 | 縦形ｍｏｓトランジスタ及びその製造方法 |
| JP2001274396A (ja) | 2000-03-27 | 2001-10-05 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
| US6472678B1 (en) * | 2000-06-16 | 2002-10-29 | General Semiconductor, Inc. | Trench MOSFET with double-diffused body profile |
| EP2398058B1 (en) * | 2001-01-19 | 2016-09-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| TW543146B (en) * | 2001-03-09 | 2003-07-21 | Fairchild Semiconductor | Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge |
| JP2002314081A (ja) * | 2001-04-12 | 2002-10-25 | Denso Corp | トレンチゲート型半導体装置およびその製造方法 |
| JP2003101027A (ja) | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003303967A (ja) * | 2002-04-09 | 2003-10-24 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
| JP3640945B2 (ja) * | 2002-09-02 | 2005-04-20 | 株式会社東芝 | トレンチゲート型半導体装置及びその製造方法 |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
-
2004
- 2004-01-21 JP JP2004013426A patent/JP4829473B2/ja not_active Expired - Fee Related
- 2004-10-14 TW TW093131115A patent/TWI254452B/zh not_active IP Right Cessation
- 2004-12-24 KR KR1020040111716A patent/KR100576670B1/ko not_active IP Right Cessation
- 2004-12-28 CN CNB2004101037160A patent/CN100449781C/zh not_active Expired - Fee Related
- 2004-12-29 US US11/023,961 patent/US7629644B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1645628A (zh) | 2005-07-27 |
| TW200525753A (en) | 2005-08-01 |
| KR100576670B1 (ko) | 2006-05-08 |
| US20050167748A1 (en) | 2005-08-04 |
| CN100449781C (zh) | 2009-01-07 |
| KR20050076601A (ko) | 2005-07-26 |
| JP2005209807A (ja) | 2005-08-04 |
| US7629644B2 (en) | 2009-12-08 |
| TWI254452B (en) | 2006-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4829473B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| US10121894B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9614073B2 (en) | Semiconductor device, and manufacturing method for same | |
| US20050218472A1 (en) | Semiconductor device manufacturing method thereof | |
| US8076720B2 (en) | Trench gate type transistor | |
| CN100583449C (zh) | 半导体器件及其制造方法 | |
| US10529847B2 (en) | Trench power semiconductor component and method of manufacturing the same | |
| KR100722343B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20180111534A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2007005492A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP2009076762A (ja) | 半導体装置およびその製造方法 | |
| JP2005101334A (ja) | 半導体装置およびその製造方法 | |
| JP2005327799A (ja) | 半導体装置の製造方法 | |
| JP2012216577A (ja) | 絶縁ゲート型半導体装置 | |
| JP2006229181A (ja) | 半導体装置及びその製造方法 | |
| US6974996B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2007173379A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7723784B2 (en) | Insulated gate semiconductor device and method for manufacturing the same | |
| JP2002158354A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| CN109585547B (zh) | 沟槽式功率半导体元件及其制造方法 | |
| JP5135884B2 (ja) | 半導体装置の製造方法 | |
| JP2009071009A (ja) | 半導体装置及びその製造方法 | |
| JP4146857B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005072356A (ja) | 絶縁ゲート型電界効果半導体装置およびその製造方法 | |
| JP2005086140A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110912 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |