JP4824768B2 - 時間−デジタル変換回路及びそれを用いる圧力感知装置 - Google Patents

Description

本発明は、時間−デジタル変換回路及びそれを用いる圧力感知装置に関し、特に、外部の刺激強度によって基準信号とセンシング信号との間の遅延時間差を可変し、外部の刺激強度に相応する値を有するデジタルデータを生成するために可変した遅延時間差を算出する時間−デジタル変換回路及びそれを用いる圧力感知装置(Time−to−Digital converting circuit and pressure sensing device using the same)に関する。

最近、信号変換回路として広く用いられる電圧−デジタル変換回路は、大きさが可変する外部電圧を受け取ってその大きさの電圧をデジタルデータとして変換する。
図１は、従来の電圧−デジタル変換回路の構成図である。図１を参照すると、従来の電圧−デジタル変換回路２は、電圧発生部３、信号増幅部４、及びＡ／Ｄコンバータ５を備える。

ここで、センサ１は、外部の刺激強度によって出力電圧の大きさを可変して電圧−デジタル変換回路２に印加する。
電圧発生部３は、外部電圧（図示せず）を受け取り、信号増幅部４とＡ／Ｄコンバータ５との動作のために要求される電圧レベルを有する動作電圧Ｖｄｄ１、Ｖｄｄ２を生成する。
信号増幅部４は、電圧発生部３から動作電圧Ｖｄｄ１を受け取り、センサ１の電圧Ｖｉを増幅してＡ／Ｄコンバータ５が増幅された電圧Ｖｏの大きさを正確に認識できるようにする。
Ａ／Ｄコンバータ５は、電圧発生部３から供給される動作電圧Ｖｄｄ２の電圧レベル範囲を所定単位に分解した後、信号増幅部４の出力電圧Ｖｏの大きさに対応する電圧レベル範囲を把握し、把握した電圧レベル範囲に相応する値を有するデジタルデータ（例えば、２進コード）を生成する。

上述した従来の電圧−デジタル変換回路２は、外部の刺激強度によって出力電圧の大きさを可変する各種センサと結合して、センサの電気的信号をデジタルデータに変換することができるので、各種分野において多様に活用することができる。
例えば、図１の電圧−デジタル変換回路２は、図２に示すように、外部音源によって生成される音圧にしたがって静電容量Ｃｓｅｎを可変する音圧感知素子ＭＩＣと、バイアス電圧Ｖｂｉａｓと音圧感知素子ＭＩＣとの間に接続されて可変した静電容量Ｃｓｅｎに相応する出力電圧Ｖｉを生成するバイアス抵抗Ｒｂｉａｓとで構成されるセンサ１と結合してマイク回路として活用することもできる。

続いて、図２を参照してマイク回路の動作について説明する。
センサ１の音圧感知素子ＭＩＣは、外部音源によって生成される音圧にしたがって静電容量Ｃｓｅｎを可変する。したがって、音圧感知素子ＭＩＣを介して流れる電流Ｉｍは可変した音圧感知素子ＭＩＣの静電容量ΔＣｓｅｎ×バイアス電圧Ｖｂｉａｓの式にしたがって可変されるので、電圧−デジタル変換回路の入力電圧Ｖｉも電流Ｉｍ×バイアス抵抗Ｒｂｉａｓの式にしたがって大きさを可変する。
そこで、信号増幅部４は、センサ１の入力電圧Ｖｉを所定大きさで増幅し、Ａ／Ｄコンバータ５は増幅された入力電圧Ｖｉの電圧レベルに相応する値を有するデジタルデータ（例えば、２進コード）を生成する。
すなわち、図２のマイク回路において、センサ１は音源の音圧にしたがって電圧の大きさを可変し、電圧−デジタル変換回路２はセンサ１の電圧大きさに相応する値を有するデジタルデータを生成する。

このように、従来の電圧−デジタル変換回路２は、電圧を基盤として信号変換動作を遂行し、入力された電圧をデジタルデータに変換するようにした。
しかし、従来の電圧−デジタル変換回路内の信号増幅部４は、センサ１の電圧ＶｉをＡ／Ｄコンバータ５が認識できるように増幅するために電圧発生部３から十分な大きさを有する動作電圧を供給されなければならない。また、Ａ／Ｄコンバータ５もセンサ１の出力電圧Ｖｉを正確に認識し分解するためには電圧発生部３から十分な大きさを有する動作電圧を供給されなければならない。
しかしながら、電圧発生部３によって生成できる電圧の大きさは電圧発生部３の電圧発生容量及び装置大きさに比例するので、十分な大きさを有し、かつ電圧発生部３によって生成可能な電圧を生成するために電圧発生部３はこれに相応する電圧発生容量及び大きさを確保しなければならなかった。

結果的に、電圧−デジタル変換回路の大きさが微細工程を要する高集積システムオンチップ(system on the chip：ＳｏＣ)回路に適用されて縮小されて、電圧発生部３が十分な大きさの電圧を生成するための電圧発生容量及び大きさを確保することができなければ、電圧発生部３は電圧−デジタル変換回路が必要とする大きさを有する電圧を生成できない。
したがって、従来の電圧−デジタル変換回路が高集積ＳｏＣ回路に適用される場合、電圧発生部３が十分な大きさと容量を有する電圧を生成できず、電圧−デジタル変換回路の性能が急激に低下し、最悪の場合には電圧−デジタル変換回路に誤動作を引き起こすこともある。
すなわち、従来の電圧−デジタル変換回路は、相対的に大きいサイズを有するアナログ回路（特に、電圧発生回路）に実現されるので、ＳｏＣのような高集積回路には電圧−デジタル変換回路を適用しにくかった。また、電圧−デジタル変換回路の動作性能はアナログ回路の特性のため外部ノイズに非常に敏感である。

上述の問題を解決するための本発明の目的は、外部の刺激強度によって基準信号とセンシング信号との間の遅延時間差を可変し、可変された遅延時間差を算出して、外部の刺激強度に相応する値を有するデジタルデータを生成して、減少した大きさと向上した外部ノイズ特性とを有する時間−デジタル変換回路を提供することにある。
本発明の他の目的は、前記時間−デジタル変換回路を用いた圧力感知装置を提供することにある。

前記目的を達成するための本発明の第１様態による時間−デジタル変換回路は、プログラマブル固定遅延時間を有する基準信号と外部から印加される信号のインピーダンスにしたがって可変する遅延時間を有するセンシング信号とを生成する遅延時間可変部と、基準信号とセンシング信号との間の遅延時間差を算出し、算出された遅延時間差に相応する値を有するデジタルデータを生成する遅延時間算出及びデータ発生部と、を備える。
このとき、外部から印加される信号のインピーダンスは、静電容量、抵抗値、及び誘導容量のうちのいずれか一つである。

遅延時間可変部は、測定信号を生成する測定信号発生部と、測定信号を所定時間遅延させて基準信号を生成する固定遅延部と、外部から印加される信号のインピーダンス値に応答して遅延時間を可変し、可変された遅延時間にしたがって測定信号を遅延させてセンシング信号を生成する可変遅延部と、を備え、遅延時間算出及びデータ発生部は、基準信号の第１状態に応答してクロッキングされるカウンティングスタート信号とセンシング信号の第１状態に応答してクロッキングされるカウンティング終了信号とを生成する制御信号発生部と、クロック信号を生成するクロック信号発生部と、カウンティングスタート信号に応答してクロック信号の発生個数を算出し始め、カウンティング終了信号に応答して算出したクロック信号の発生個数に相応する値を有するデジタルデータを生成するカウンタと、を備える。また、遅延時間算出及びデータ発生部は、基準信号の第２状態に応答してクロッキングされるリード信号とセンシング信号の第２状態に応答してクロッキングされるリセット信号とを生成する制御信号発生部と、基準信号をそれぞれ異なった時間で遅延させて互いに異なった遅延時間を有する遅延信号を生成する遅延信号発生部と、遅延信号に応答してセンシング信号をラッチし、ラッチされたセンシング信号をデコーディングしてデジタルデータを生成するデジタルデータ発生部と、を備える。

遅延時間可変部は、測定信号を生成する測定信号発生部と、測定信号を所定時間遅延させて基準信号を生成する固定遅延部と、外部から印加される信号のインピーダンスと遅延時間算出及びデータ発生部からフィードバックされるデジタルデータとに応答して遅延時間を可変し、可変された遅延時間にしたがって測定信号を遅延させてセンシング信号を生成する可変遅延部と、を備え、遅延時間算出及びデータ発生部は、基準信号に応答してセンシング信号をラッチするラッチ回路と、デジタルデータの値を順に増減させながら可変遅延部にフィードバックし、ラッチ回路の出力信号が第１レベルから第２レベルに可変する時点のデジタルデータ値を取得して出力するカウンタ回路と、を備えることもできる。
前記目的を達成するための本発明の第２様態による時間−デジタル変換回路は、プログラマブル固定の遅延時間を有する基準信号と外部から印加される信号の電圧にしたがって可変する遅延時間を有するセンシング信号とを生成する遅延時間可変部と、基準信号とセンシング信号との間の遅延時間差を算出し、算出された遅延時間差に相応する値を有するデジタルデータを生成する遅延時間算出及びデータ発生部と、を備える。

遅延時間可変部は、測定信号を生成する測定信号発生部と、測定信号を所定時間遅延させて基準信号を生成する固定遅延部と、外部から印加される信号の電圧と遅延時間算出及びデータ発生部からフィードバックされるデジタルデータとに応答して遅延時間を可変し、可変された遅延時間にしたがって測定信号を遅延させてセンシング信号を生成する可変遅延部と、を備え、遅延時間算出及びデータ発生部は、基準信号に応答してセンシング信号をラッチするラッチ回路と、デジタルデータの値を順に増減させながら可変遅延部にフィードバックし、ラッチ回路の出力信号が第１レベルから第２レベルに可変する時点のデジタルデータ値を取得して出力するカウンタ回路と、を備える。

また、遅延時間可変部は、測定信号を生成する測定信号発生部と、測定信号を所定時間遅延させて基準信号を生成する固定遅延部と、外部から印加される信号の電圧に応答して遅延時間を可変し、可変された遅延時間によって測定信号を遅延させてセンシング信号を生成する可変遅延部と、を備え、遅延時間算出及びデータ発生部は、基準信号の第１状態に応答してクロッキングされるカウンティングスタート信号とセンシング信号の第１状態に応答してクロッキングされるカウンティング終了信号とを生成する制御信号発生部と、クロック信号を生成するクロック信号発生部と、カウンティングスタート信号に応答してクロック信号の発生個数を算出し始め、カウンティング終了信号に応答して算出されたクロック信号の発生個数に相応する値を有するデジタルデータを生成するカウンタと、を備えることができる。

前記他の目的を達成するための本発明の圧力感知装置は、外部から印加される圧力強さに応答して可変するインピーダンスを有する圧力センサと、プログラマブル固定遅延時間を有する基準信号と圧力センサのインピーダンスにしたがって可変する遅延時間を有するセンシング信号とを生成する遅延時間可変部と、基準信号とセンシング信号との間の遅延時間差を算出し、算出された遅延時間差に相応する値を有する圧力データを生成する圧力データ発生部と、を備える。
このとき、圧力センサのインピーダンスは、静電容量、抵抗値、及び誘導容量のうちのいずれか一つである。

本発明の時間−デジタル変換回路は、外部の刺激強度によってセンシング信号の遅延時間を可変し、可変した遅延時間にしたがってデジタルデータを生成する。よって、時間−デジタル変換回路の大きさは、アナログ回路を必要としないので十分に減少することができ、外部ノイズによる影響も最小化することができる。

以下、添付の図面を参照して、本発明の時間−デジタル変換回路について説明する
図３は、本発明の第１実施形態に係る時間−デジタル変換回路を示す構成図である。
図３を参照すると、時間−デジタル変換回路は、遅延時間可変部３０と遅延時間算出及びデータ発生部４０とを備え、遅延時間可変部３０は、測定信号発生部３１、可変遅延部３２、及び固定遅延部３３を備える。
ここで、センサ１０は外部の刺激強度によってインピーダンス値Ｉｓｅｎを可変する。したがって、外部の刺激強度によって静電容量、誘導容量、または抵抗値が可変されるあらゆる種類の素子がセンサ１０として活用することができる。
以下、各構成要素の機能について説明する。

遅延時間可変部３０は、センサ１０のインピーダンスＩｓｅｎに比例する遅延時間差を有する基準信号ｒｅｆとセンシング信号ｓｅｎとを生成する。そのために測定信号発生部３１は、第１時間を周期としてクロッキングされる測定信号ｉｎを生成して可変遅延部３２及び固定遅延部３３のそれぞれに印加し、可変遅延部３２は、センサ１０と電気的に接続して、測定信号ｉｎを可変遅延部３２自体のインピーダンスとセンサ１０のインピーダンスとに応答して遅延させてセンシング信号ｓｅｎを生成し、固定遅延部３３は、測定信号ｉｎを固定遅延部３３自体のインピーダンス値にしたがって遅延させて基準信号ｒｅｆを生成する。
遅延時間算出及びデータ発生部４０は、基準信号ｒｅｆ及びセンシング信号ｓｅｎを受信して、基準信号ｒｅｆとセンシング信号ｓｅｎとの間の遅延時間差を算出し、算出された遅延時間差に相応する値を有するデジタルデータを生成する。本発明ではデジタルデータが２進コード形式を有するようにする。

図４ないし図６は、本発明の実施形態に係る遅延時間可変部３０の詳細回路図である。
図４の遅延時間可変部３０ａは外部の刺激強度によって静電容量が可変するセンサ１０と結合して動作する回路であり、図５の遅延時間可変部３０ｂは外部の刺激強度によって抵抗値が可変するセンサ１０と結合して動作する回路であり、図６の遅延時間可変部３０ｃは外部の刺激強度によって誘導容量が可変するセンサ１０と結合して動作する回路である。

まず、図４の遅延時間可変部３０ａについて説明する。
図４において、測定信号発生部３１ａは、第１時間を周期にクロッキングされるクロック信号を生成するクロック発生回路に実現し、可変遅延部３２ａは、測定信号発生部３１と遅延時間算出及びデータ発生部４０との間に直列接続された抵抗Ｒ及びバッファＢと、バッファＢと接地電圧ＧＮＤとの間に接続されるキャパシタＣとで構成され、センサ１０は可変遅延部３２ａのキャパシタＣと並列に接続される。そして、固定遅延部３３ａは、測定信号発生部３１ａと遅延時間算出及びデータ発生部４０との間に直列接続された抵抗Ｒ及びバッファＢ、そしてバッファＢと接地電圧ＧＮＤとの間に接続されるキャパシタＣで構成される。
そこで、可変遅延部３２ａの遅延時定数ｔｓｅｎは「抵抗Ｒ×（キャパシタＣ＋センサ１０の静電容量Ｃｓｅｎ）」となり、固定遅延部３３ａの遅延時定数ｔｒｅｆは「抵抗Ｒ×キャパシタＣ」となって、可変遅延部３２ａと固定遅延部３３ａとの間の遅延時定数差ｔｄｉｆｆは「抵抗Ｒ×センサ１０の静電容量Ｃｓｅｎ」となる。

このとき、センサ１０に外部刺激が印加されない場合には、可変遅延部３２ａ及び固定遅延部３３ａのそれぞれが測定信号ｉｎを互いに等しい時間の間遅延するように、可変遅延部３２ａのインピーダンスが固定遅延部３３ａのインピーダンスとマッチされなければならない。すなわち、固定遅延部３３ａのインピーダンスＲ、Ｃが、センサ１０に外部刺激が印加されない場合の可変遅延部３２ａのインピーダンスＲ、Ｃと等しくなるようにする。よって、図７に示すように、外部刺激がセンサ１０に印加されないためにセンサ１０の静電容量Ｃｓｅｎが生成されない場合、固定遅延部３３ａと可変遅延部３２ａとの間の遅延時定数差ｔｄｉｆｆは０となって、固定遅延部３３ａと可変遅延部３２ａとは等しい遅延時間を有する基準信号ｒｅｆとセンシング信号ｓｅｎとを生成する。
一方、センサ１０に外部刺激が印加されて外部の刺激強度に比例される値を有するセンサ１０の静電容量Ｃｓｅｎが生成された場合、固定遅延部３３ａと可変遅延部３２ａとの間の遅延時定数差ｔｄｉｆｆは「抵抗Ｒ×センサ１０の静電容量Ｃｓｅｎ」となり、これによって可変遅延部３２ａは固定遅延部３３ａの基準信号ｒｅｆより遅延時定数差ｔｄｉｆｆほどさらに遅延したセンシング信号ｓｅｎを生成する。

ここで、固定遅延部３３ａの抵抗Ｒ及び静電容量Ｃは、可変遅延部３２ａの抵抗Ｒ及び静電容量Ｃと等しい。しかし、抵抗及び静電容量を異なるようにすることもできる。抵抗及び静電容量を異なるようにすると、遅延時定数車ｔｄｉｆｆにオフセット値を有する。例えば、このオフセット値は装置の許容誤差を補償するために用いられる。静電容量Ｃｓｅｎに外部刺激がない場合、オフセット電圧は基準信号ｒｅｆとセンシング信号ｓｅｎとの間の遅延時間差を形成させないために用いられる。このような考案のために、抵抗や静電容量のいずれもプログラム的に調節できるようにすることができる。

続いて、図５の遅延時間可変部３０ｂについて説明する。
図５において、測定信号発生部３１ｂは、第１時間を周期にクロッキングされるクロック信号を生成するクロック発生回路として実現し、可変遅延部３２ｂは、測定信号発生部３１ｂと遅延時間算出及びデータ発生部４０との間に接続されたバッファＢと、バッファＢと接地電圧ＧＮＤとの間に接続されたキャパシタＣとで構成され、センサ１０は、測定信号発生部３１ｂとキャパシタＣとの間に接続される。そして、固定遅延部３３ｂは、測定信号発生部３１ｂと遅延時間算出及びデータ発生部４０との間に直列接続された抵抗Ｒ及びバッファＢ、そしてバッファＢと接地電圧ＧＮＤとの間に接続されたキャパシタＣで構成される。
それで、可変遅延部３２ｂの遅延時定数ｔｓｅｎは「センサ１０の抵抗値Ｒｓｅｎ×キャパシタＣ」となり、固定遅延部３３ｂの遅延時定数ｔｒｅｆは「抵抗Ｒ×キャパシタＣ」となって、可変遅延部３２ｂと固定遅延部３３ｂ間の遅延時定数差ｔｄｉｆｆは「(センサ１０の抵抗値Ｒｓｅｎ−抵抗Ｒ)×キャパシタＣ」となる。

このとき、センサ１０に外部刺激が印加されない場合には、可変遅延部３２ｂ及び固定遅延部３３ｂが測定信号ｉｎを同一時間遅延するように、可変遅延部３２ｂ、固定遅延部３３ｂ、及びセンサ１０間のインピーダンスをマッチングさせる。すなわち、固定遅延部３３ｂのインピーダンスＲ、Ｃが、センサ１０に外部刺激が印加されない場合のセンサ１０及び可変遅延部３２ｂのインピーダンスＲｓｅｎ、Ｃと等しくなるようにする。
したがって、図４の遅延時間可変部３０ａのように、外部刺激がセンサ１０に印加されず、センサ１０の抵抗値Ｒｓｅｎと固定遅延部３３ｂの抵抗Ｒの抵抗値とが等しい場合には、固定遅延部３３ｂと可変遅延部３２ｂとの間の遅延時定数差ｔｄｉｆｆは０となり、固定遅延部３３ｂ及び可変遅延部３２ｂは、等しい遅延時間を有する基準信号ｒｅｆ及びセンシング信号ｓｅｎを生成する。

一方、センサ１０に外部刺激が印加されて、センサ１０の抵抗値Ｒｓｅｎが増加された場合には、固定遅延部３３ｂと可変遅延部３２ｂとの間の遅延時定数差ｔｄｉｆｆは「センサ１０の抵抗値の増加分ΔＲｓｅｎ×キャパシタＣ」になり、これによって可変遅延部３２ｂは固定遅延部３３ｂの基準信号ｒｅｆより遅延時定数差ｔｄｉｆｆほどさらに遅延したセンシング信号ｓｅｎを生成する。
もし抵抗値Ｒｓｅｎが外部刺激に比例し、ネガティブ(negative)刺激であれば、遅延時定数差ｔｄｉｆｆはネガティブとなることができる。そして、多様な抵抗センサが適用できるように、固定遅延部３３ｂの抵抗はプログラム的に調節することができる。

最後に、図６の遅延時間可変部３０について説明する。
図６において、測定信号発生部３１ｃは、第１時間を周期にクロッキングされるクロック信号を生成するクロック発生回路として実現され、可変遅延部３２ｃは、測定信号発生部３１ｃと遅延時間算出及びデータ発生部４０との間に接続されたバッファＢと、バッファＢと接地電圧ＧＮＤとの間に接続された抵抗Ｒとで構成され、センサ１０が、測定信号発生部３１ｃとバッファＢとの間に接続される。そして、固定遅延部３３ｃは、測定信号発生部３１ｃと遅延時間算出及びデータ発生部４０との間に直列接続されたインダクタＬ及びバッファＢ、そしてバッファＢと接地電圧ＧＮＤとの間に接続された抵抗Ｒで構成される。
そこで、可変遅延部３２ｃの遅延時定数ｔｓｅｎは「センサ１０の誘導容量Ｌｓｅｎ／抵抗Ｒ」となり、固定遅延部３３ｃの遅延時定数ｔｒｅｆは「インダクタＬ／抵抗Ｒ」となって、可変遅延部３２ｃと固定遅延部３３ｃとの間の遅延時定数差ｔｄｉｆｆは「(センサ１０の誘導容量Ｌｓｅｎ−インダクタＬ)／抵抗Ｒ」となる。

このとき、センサ１０に外部刺激が印加されない場合には、可変遅延部３２ｃ及び固定遅延部３３ｃが、測定信号ｉｎを同一時間遅延させるように、可変遅延部３２ｃ、固定遅延部３３ｃ、及びセンサ１０間のインピーダンスをマッチングさせる。すなわち、固定遅延部３３ｃのインピーダンスＬ、Ｒが、センサ１０に外部刺激が印加されない場合のセンサ１０及び可変遅延部３２ｃのインピーダンスＬｓｅｎ、Ｒと等しくなるようにする。
これに加え、図４の遅延時間可変部３０ａのように、外部刺激がセンサ１０に印加されず、センサ１０の誘導容量Ｌｓｅｎと固定遅延部３３ｃのインダクタＬの誘導容量とが等しい場合には、固定遅延部３３ｃと可変遅延部３２ｃとの間の遅延時定数差ｔｄｉｆｆは０になって、固定遅延部３３ｃ及び可変遅延部３２ｃは、等しい遅延時間を有する基準信号ｒｅｆ及びセンシング信号ｓｅｎを生成する。

一方、センサ１０に外部刺激が印加されて、センサ１０の誘導容量Ｌｓｅｎが増加された場合には、固定遅延部３３ｃと可変遅延部３２ｃとの間には「センサ１０の誘導容量ΔＬｓｅｎの増加分／抵抗Ｒ」ほどの遅延時定数差ｔｄｉｆｆが生じる。ゆえに可変遅延部３２ｃは固定遅延部３３ｃの基準信号ｒｅｆより遅延時定数差ｔｄｉｆｆほどさらに遅延したセンシング信号ｓｅｎを生成する。
図７に示すように、本発明の実施形態に係る遅延時間可変部３０ａ、３０ｂ、３０ｃは、外部の刺激強度によってセンサ１０のインピーダンス値（静電容量、抵抗値、誘導容量）が可変されると、可変したインピーダンス値にしたがって基準信号ｒｅｆとセンシング信号ｓｅｎとの間の遅延時間差ｔｄｉｆｆを可変する。

本発明は、以下の説明の遅延時間算出及びデータ発生部４０を用いて基準信号ｒｅｆとセンシング信号ｓｅｎとの間の遅延時間差に相応する値を有するデジタルデータ（例えば、２進コード）を生成する。
図８は、図３の遅延時間算出及びデータ発生部の第１実施形態に係る詳細回路図である。
図８を参照すると、遅延時間算出及びデータ発生部４０ａは、カウンティングスタート信号発生部４１、カウンティング終了信号発生部４２、カウンティングクロック信号発生部４３、及びカウンティング回路４４を備える。

カウンティングスタート信号発生部４１は、基準信号ｒｅｆを遅延させるインバータＩ１、Ｉ２と、インバータＩ１、Ｉ２によって遅延された基準信号ｒｅｆと遅延されない基準信号ｒｅｆとを排他的論理和して、基準信号ｒｅｆの上昇及び下降エッジに同期してクロッキングされる信号を生成するＸＯＲゲートＸＯＲ１と、ＸＯＲゲートＸＯＲ１の出力信号と基準信号ｒｅｆとを論理積して基準信号ｒｅｆの上昇エッジに同期してクロッキングされるカウンティングスタート信号ｓｔａｒｔを生成するＡＮＤゲートＡＮＤ１とで構成され、カウンティング終了信号発生部４２は、センシング信号ｓｅｎを遅延させるインバータＩ３、Ｉ４と、インバータＩ３、Ｉ４によって遅延されたセンシング信号ｓｅｎと遅延されないセンシング信号ｓｅｎとを排他的論理和して、センシング信号ｓｅｎの上昇及び下降エッジに同期してクロッキングされる信号を生成するＸＯＲゲートＸＯＲ２と、ＸＯＲゲートＸＯＲ２の出力信号とセンシング信号ｓｅｎとを論理積してセンシング信号ｓｅｎの上昇エッジに同期してクロッキングされるカウンティング終了信号ｅｎｄを生成するＡＮＤゲートＡＮＤ２とで構成される。

このとき、カウンティングスタート信号発生部４１及びカウンティング終了信号発生部４２は、同一インバータを使用するようにして、インバータＩ１、Ｉ２、Ｉ３、Ｉ４によって遅延される信号の遅延時間を等しくする。
そして、カウンティングクロック信号発生部４３は、第２時間を周期にクロッキングされるカウンティングクロック信号ｃｎｔ＿ｃｌｋを生成するクロック発生回路として実現され、カウンティング回路４４は、カウンティングスタート信号ｓｔａｒｔに応答してカウンティングクロック信号ｃｎｔ＿ｃｌｋの個数をカウンティングし始め、カウンティング終了信号ｅｎｄに応答してカウンティング動作を終了し、その時までカウンティングされたカウンティングクロック信号ｃｎｔ＿ｃｌｋの個数に対応する値を有する２進コードを生成するカウンタとして実現される。このとき、カウンタの回路構成は公知技術によるものであり、これに関する詳細な説明は省略する。
このとき、カウンティングクロック信号ｃｎｔ＿ｃｌｋは、測定信号ｉｎの一周期（第１時間）を所定単位（Ｍ、Ｍは自然数）で分解するための信号であるので、測定信号ｉｎの周期より小さい周期を有するようにする。好ましくは、カウンティングクロック信号ｃｎｔ＿ｃｌｋの周期（第２時間）は測定信号ｉｎの一周期（第１時間）／Ｍになるようにする。

以下、図９を参照して図８の遅延時間算出及びデータ発生部４０ａの動作について説明する。
遅延時間算出及びデータ発生部４０ａに同一の遅延時間を有する基準信号ｒｅｆ及びセンシング信号ｓｅｎが印加されると、カウンティングスタート信号発生部４１のカウンティングスタート信号ｓｔａｒｔとカウンティング終了信号発生部４２のカウンティング終了信号ｅｎｄとが同時にクロッキングされる。
カウンティング回路４４は、同時にクロッキングされるカウンティングスタート信号ｓｔａｒｔ及びカウンティング終了信号ｅｎｄによって生成されるカウンティングクロック信号ｃｎｔ＿ｃｌｋの個数をカウンティングすることができず、よって、０の値を有する２進コードを生成して出力する。

一方、遅延時間算出及びデータ発生部４０ａに互いに遅延時間差ｔｄｉｆｆを有する基準信号ｒｅｆ及びセンシング信号ｓｅｎが印加されると、カウンティングスタート信号発生部４１のカウンティングスタート信号ｓｔａｒｔが先にクロッキングされ、遅延時間差ｔｄｉｆｆに相当する時間が経過した後に、カウンティング終了信号発生部４２のカウンティング終了信号ｅｎｄがクロッキングされる。
したがって、カウンティング回路４４は、カウンティングスタート信号ｓｔａｒｔに応答してカウンティングクロック信号ｃｎｔ＿ｃｌｋの個数をカウンティングし始め、カウンティング終了信号ｅｎｄに応答して算出されたカウンティングクロック信号ｃｎｔ＿ｃｌｋのカウンティング動作を終了した後、それまでにカウンティングされたカウンティングクロック信号ｃｎｔ＿ｃｌｋの個数に対応する値を有する２進コードを生成して出力する。
例えば、カウンティング回路４４が３ビットの２進コードを生成する回路であって、算出されたカウンティングクロック信号の発生個数が４であれば、カウンティング回路４４は１００の２進コードを生成して出力する。

このように遅延時間算出及びデータ発生部４０ａは、基準信号ｒｅｆとセンシング信号ｓｅｎとの遅延時間差ｔｄｉｆｆによってカウンティングスタート信号ｓｔａｒｔ及びカウンティング終了信号ｅｎｄの発生時間を決定して、カウンティング回路４４が基準信号ｒｅｆとセンシング信号ｓｅｎとの遅延時間差ｔｄｉｆｆをカウンティングすることができるようにする。
ここで、すべての装置は完璧にマッチしたものとして仮定する。しかし、外部刺激がない場合にも小さい遅延時間差を有するのは当然である。装置のミスマッチを補償し、多様なセンサを適用するために固定遅延部や可変遅延部のうちのいずれか一つをプログラマブルようにすることも有用である。

図１０は、図３の遅延時間算出及びデータ発生部の第２実施形態に係る回路図である。
図１０を参照すると、遅延時間算出及びデータ発生部４０ｂは、リード信号発生部４５、リセット信号発生部４６、遅延信号発生部４７、温度計コード発生部４８、及び２進コードデコーダ４９を備える。

リード信号発生部４５は、基準信号ｒｅｆを反転及び遅延させるインバータＩ１と、センシング信号ｓｅｎを遅延させるインバータＩ２、Ｉ３と、反転及び遅延された基準信号ｒｅｆと遅延されたセンシング信号ｓｅｎとを論理積して、反転及び遅延された基準信号ｒｅｆの上昇エッジに同期してクロッキングされるリード信号ｒｅａｄを生成するＡＮＤゲートＡＮＤ１とで構成され、リセット信号発生部４６は、センシング信号ｓｅｎを遅延させるインバータＩ４、Ｉ５と、遅延されたセンシング信号ｓｅｎと遅延されないセンシング信号ｓｅｎとを排他的論理和してセンシング信号ｓｅｎの上昇及び下降エッジに同期してクロッキングされる信号を生成するＸＯＲゲートＸＯＲと、ＸＯＲゲートＸＯＲの出力信号と遅延されたセンシング信号ｓｅｎとを論理積して遅延されたセンシング信号ｓｅｎの下降エッジに同期してクロッキングされるリセット信号ｒｅｓｅｔを生成するＡＮＤゲートＡＮＤ２とで構成される。

このとき、リード信号ｒｅａｄは、偶数個のインバータＩ２、Ｉ３及びＡＮＤゲートＡＮＤ１を介して生成されるのに対し、リセット信号ｒｅｓｅｔは、偶数個のインバータＩ４、Ｉ５、ＸＯＲゲートＸＯＲ、及びＡＮＤゲートＡＮＤ２を介して生成されるので、リード信号ｒｅａｄがリセット信号ｒｅｓｅｔよりも先にクロッキングされる特徴を有する。すなわち、リセット信号ｒｅｓｅｔがリード信号ｒｅａｄよりもさらに一つの論理ゲートＸＯＲを経過して生成されるので、リード信号ｒｅａｄがリセット信号ｒｅｓｅｔよりも先にクロッキングされる。

遅延信号発生部４７は、互いに直列接続して基準信号ｒｅｆを遅延させて複数個の遅延信号ｄｅｌａｙ１〜ｄｅｌａｙ７を生成する複数個の遅延素子Ｄ１〜Ｄ７で構成され、温度計コード発生部４８は、遅延信号ｄｅｌａｙ１〜ｄｅｌａｙ７に応答してセンシング信号ｓｅｎをラッチして複数個の出力信号Ｑ１〜Ｑ７を生成し、かつリセット信号ｒｅｓｅｔによってリセットされる複数個のディーフリップフロップＤ−ＦＦ１〜Ｄ−ＦＦ７と、複数個のディーフリップフロップＤ−ＦＦ１〜Ｄ−ＦＦ７の出力信号Ｑ１〜Ｑ７とリード信号ｒｅａｄとを否定論理積して温度計コードを生成する複数個のＮＡＮＤゲートＮＡＮＤ１〜ＮＡＮＤ７とで構成され、２進コードデコーダ４９は、温度計コードを２進コードに変換する２進コードデコーダに実現される。このとき、温度計コードを２進コードに変換する２進コードデコーダの回路構成は公知の技術によるものであり、これに関する詳細な説明は省略する。

以下、図１１を参照して図１０の遅延時間算出及びデータ発生部４０ｂの動作について説明する。
遅延時間算出及びデータ発生部４０ｂは、同一の遅延時間を有する基準信号ｒｅｆ及びセンシング信号ｓｅｎを受信すると、次のように動作する。
遅延信号発生部４７は、複数個の遅延素子Ｄ１〜Ｄ７を介して基準信号ｒｅｆを遅延させて互いに異なる遅延時間を有する複数個の遅延信号ｄｅｌａｙ１〜ｄｅｌａｙ７を生成し、すべてのディーフリップフロップＤ−ＦＦ１〜Ｄ−ＦＦ７は、遅延信号ｄｅｌａｙ１〜ｄｅｌａｙ７のそれぞれの上昇エッジに同期してハイレベルを有するセンシング信号ｓｅｎをラッチしてハイレベルの出力信号Ｑ１〜Ｑ７を生成する。
所定の時間が経過して、リード信号ｒｅａｄがクロッキングされると、複数個のＮＡＮＤゲートＮＡＮＤ１〜ＮＡＮＤ７は、リード信号ｒｅａｄと複数個の出力信号Ｑ１〜Ｑ７とを否定論理積して０００００００値を有する温度計コードを生成する。これに、２進コードデコーダ４９は、０００００００値を有する温度計コードを受信し、受信した温度計コードを以下の［表１］によって２進コード０００に変換して出力する。

しかし、遅延時間算出及びデータ発生部４０ｂに遅延時間差ｔｄｉｆｆを有する基準信号ｒｅｆ及びセンシング信号ｓｅｎが印加されると、一部のディーフリップフロップＤ−ＦＦ１は、センシング信号ｓｅｎの遅延時間よりも小さい遅延時間を有する遅延信号ｄｅｌａｙ１を受信し、残りのディーフリップフロップＤ−ＦＦ２〜Ｄ−ＦＦ７は、センシング信号ｓｅｎの遅延時間よりも長い遅延時間を有する遅延信号ｄｅｌａｙ２〜ｄｅｌａｙ７を受信することになる。
したがって、一部のディーフリップフロップＤ−ＦＦ１は、ローレベルのセンシング信号ｓｅｎをラッチしてローレベルの信号Ｑ１を生成し、残りのディーフリップフロップＤ−ＦＦ２〜Ｄ−ＦＦ７は、以前のようにハイレベルのセンシング信号ｓｅｎをラッチしてハイレベルの信号Ｑ２〜Ｑ７を生成する。

所定時間が経過して、リード信号ｒｅａｄがクロッキングされると、複数個のＮＡＮＤゲートＮＡＮＤ１〜ＮＡＮＤ７は、複数個のディーフリップフロップＤ−ＦＦ１〜Ｄ−ＦＦ７の出力信号Ｑ１〜Ｑ７に応答して１００００００の温度計コードを生成する。すなわち、基準信号ｒｅｆとセンシング信号ｓｅｎとの間の遅延時間差に相応する値である１００００００の温度計コードを生成する。
２進コードデコーダ４９は、遅延時間差に相応する値である１００００００の温度計コードを受信し、温度計コードを以下の［表１］によって２進コード００１に変換して出力する。

このように遅延時間算出及びデータ発生部４０ｂは、基準信号ｒｅｆとセンシング信号ｓｅｎとの遅延時間差ｔｄｉｆｆによって複数個のディーフリップフロップＤ−ＦＦ１〜Ｄ−ＦＦ７が互いに異なるレベルを有するセンシング信号ｓｅｎを有するようにして基準信号ｒｅｆとセンシング信号ｓｅｎとの遅延時間差ｔｄｉｆｆを算出することができる。
上述では外部の刺激強度によってインピーダンス値を可変する各種センサと結合することのできる時間−デジタル変換回路について説明したが、以下においては外部の刺激強度によって電圧の大きさを可変する各種センサと結合することのできる時間−デジタル変換回路について説明する。

図１２は、本発明の第２実施形態に係る時間−デジタル変換回路の構成図である。
図１２を参照すると、時間−デジタル変換回路６０は、遅延時間可変部７０と遅延時間算出及びデータ発生部８０とを備え、遅延時間可変部７０は、測定信号発生部７１、可変遅延部７２、及び固定遅延部７３を備える。そして、センサ５０は、従来のセンサ１のように外部の刺激強度によって電圧の大きさを可変するセンサである。
以下、各構成要素の機能について説明する。

遅延時間可変部７０は、電圧出力型センサ５０から出力される電圧の大きさと遅延時間算出及びデータ発生部８０からフィードバックされるデジタルデータとに応答して、基準信号ｒｅｆとセンシング信号ｓｅｎとの遅延時間差を可変する。
ここで、フィードバックされるデジタルデータは、可変遅延部７２または固定遅延部７３のいずれか一つに用いられる。もし遅延時間差が遅延時間算出及びデータ発生部８０の範囲を超えると、可変遅延部７２または固定遅延部７３のうちのいずれか一つがオフセット遅延時間を提供するためにプログラムされる。例えば、大きい外部刺激は、大きすぎる遅延時間差を生じさせ、遅延時間算出及びデータ発生部８０を適用することができない。したがって、固定遅延部７３は大きいオフセット遅延値を追加するためにプログラムされる。オフセット遅延は、図４の固定遅延部３３ａの抵抗Ｒをさらに大きい抵抗に交換するか、図１０の遅延素子Ｄ１のようなデジタル遅延素子を追加して形成することができる。

測定信号発生部７１は、第１時間を周期にクロッキングされる測定信号ｉｎを生成して可変遅延部７２及び固定遅延部７３のそれぞれに印加し、可変遅延部７２は、電圧出力型センサ５０と電気的に接続されて、電圧出力型センサ５０から出力される電圧の大きさと遅延時間算出及びデータ発生部８０からフィードバックされるデジタルデータとによって遅延成分を可変し、可変された遅延成分によって測定信号ｉｎを遅延させてセンシング信号ｓｅｎを生成し、固定遅延部７３は、固定された遅延成分によって測定信号ｉｎを遅延させて基準信号ｒｅｆを生成する。
また、遅延時間算出及びデータ発生部８０でフィードバックされるデジタルデータは固定遅延部７３をプログラムするために用いられるのは当然である。

遅延時間算出及びデータ発生部８０は、デジタルデータの値を順に減少または増加させて可変遅延部７２の遅延成分を調整し、基準信号ｒｅｆの遅延時間とセンシング信号ｓｅｎの遅延時間とが等しくなり始めた時のデジタルデータを取得して出力する。図１２のフィードバックは、遅延時間算出及びデータ発生部８０の出力が可変遅延部７２でフィードバックされるようにしてデジタルデータを生成する時間を減らすことができる。これは現在入力された信号の値を以前入力された信号の値で差し引いて増加した値（または減少した値）を算出するデルタモジュレーター(delta modulator)として用いる測定方法であり、詳細な説明は省略する。
電圧出力型センサ５０の電圧大きさによって基準信号ｒｅｆとセンシング信号ｓｅｎとの遅延時間差を算出する回路を、図８または図１０の遅延時間算出及びデータ発生部として代替することもできるのは当然である。

図１３は、図１２の時間−デジタル変換回路の詳細回路図を示す第１実施形態を示すものである。
図１３を参照すると、測定信号発生部７１は、第１時間を周期にクロッキングされるクロック信号を生成するクロック発生回路として実現し、可変遅延部７２は、測定信号発生部７１と遅延時間算出及びデータ発生部８０との間に直列接続された抵抗Ｒ１、バッファＢ１、及び可変遅延チェーンＶＤＣと、バッファＢ１と電圧出力型センサ５０との間に直列接続されたキャパシタＣ１及びスイッチＳＷとで構成される。このときの可変遅延チェーンＶＤＣは、直列接続され、かつ遅延時間算出及びデータ発生部８０のデジタルデータによって動作が決定される複数個の遅延素子（図示せず）で構成され、スイッチＳＷは、固定遅延部７３のバッファＢ２の出力信号の電圧レベルによってセンサ５０とキャパシタＣ１との接続可否を決定する。固定遅延部７３は、測定信号発生部７１と遅延時間算出及びデータ発生部８０との間に直列接続された抵抗Ｒ２、バッファＢ２、及び固定遅延チェーンＦＤＣと、バッファＢ２と接地電圧ＧＮＤとの間に接続されるキャパシタＣ２とで構成される。

好ましくは、センサ５０の出力信号が第１キャパシタＣ１に印加されない場合は、第１抵抗Ｒ１及び第１キャパシタＣ１による遅延時間が、第２抵抗Ｒ２及び第２キャパシタＣ２による遅延時間と相違するように各抵抗及びキャパシタの値を設定するようにする。これはセンサ５０の出力電圧Ｖｓｅｎを安定的に感知するためのであり、図１３においては第１及び第２キャパシタＣ１、Ｃ２は同一の静電容量を備えるようにするが、第１抵抗Ｒ１が第２抵抗Ｒ２よりも大きい抵抗値を有するようにして、第１抵抗Ｒ１及び第１キャパシタＣ１による遅延時間を第２抵抗Ｒ２及び第２キャパシタＣ２による遅延時間よりも大きくする。

また、必要によっては固定遅延チェーンＦＤＣの遅延成分を可変遅延チェーンＶＤＣの最小遅延成分と相違するように設定して前記効果を得ることもできる。ここで可変遅延チェーンＶＤＣの最小遅延成分は、フィードバックされるデジタルデータの値とは関係なく、可変遅延チェーンＶＤＣが基本的に有している遅延成分を意味する。
固定遅延チェーンＦＤＣの遅延成分は、初期電源供給時あるいは必要によって外部制御装置（図示せず）によって設定され、電圧出力型センサ５０のオフセット電圧が発生した場合にオフセット電圧を補償するか、デジタルデータの０点を合わせる役割を行う。
遅延時間算出及びデータ発生部８０は、固定遅延部７３の基準信号ｒｅｆに応答して可変遅延部７２のセンシング信号ｓｅｎをラッチして出力信号Ｑを生成するディーフリップフロップ８１と、ディーフリップフロップ８１の出力によってデジタルデータの出力値を減少または増加させるアップダウンカウンタ８２と、第２時間を周期にクロッキングされるカウンティングクロック信号ｃｎｔ＿ｃｌｋを生成するカウンティングクロック信号発生部８３とで構成される。

以下、図１４を参照して図１３の時間−デジタル変換回路６０の動作について説明する。
第１及び第２キャパシタＣ１、Ｃ２は、第１及び第２抵抗Ｒ１、Ｒ２を介して伝送される測定信号ｉｎの電圧レベルによって充／放電動作を遂行する。
第１抵抗Ｒ１が第２抵抗Ｒ２よりもさらに大きい抵抗値を有するので、基本的に第２キャパシタＣ２の充／放電動作スタート時間は第１キャパシタＣ１の充／放電動作スタート時間よりも早く、これによってプリ−基準信号ｐｒｅ＿ｒｅｆの信号遷移時間はプリ−センシング信号ｐｒｅ＿ｓｅｎの信号遷移時間よりも早くなる。
ここで、第１及び第２抵抗Ｒ１、Ｒ２の抵抗値差によって基本的に生じるプリ−基準信号ｐｒｅ＿ｒｅｆとプリ−センシング信号ｐｒｅ＿ｓｅｎとの間の遅延時間差を基準遅延時間差ｔｒｅｆであるという。

このような状態において、時間−デジタル変換回路は電圧出力型センサ５０の出力電圧Ｖｓｅｎによって次のように動作する。
測定信号ｉｎがローレベルからハイレベルに遷移されると、第２キャパシタＣ２が先に充電動作を行い、第１キャパシタＣ１が引き継いで充電動作を行う。これによって、第２バッファＢ２がローレベルからハイレベルに遷移されるプリ−基準信号ｐｒｅ＿ｒｅｆを生成した後、基準遅延時間差ｔｒｅｆに相応する時間が経過すると第１バッファＢ１もローレベルからハイレベルに遷移するプリ−センシング信号ｐｒｅ＿ｓｅｎを生成する。
そして、測定信号ｉｎが、再びハイレベルからローレベルに遷移されると、再び第２キャパシタＣ２が先に放電動作を行い、第１キャパシタＣ１が引き継いで放電動作を行う。これによって、第２バッファＢ２が先にローレベルからハイレベルに遷移するプリ−基準信号ｐｒｅ−ｒｅｆを生成すると、スイッチＳＷは第１キャパシタＣ１とセンサ５０とを接続し、第１キャパシタＣ１にセンサ５０の出力電圧Ｖｓｅｎがさらに入力される。
結果的に、第１キャパシタＣ１の放電時間が遅延され、第１バッファＢ１のプリ−センシング信号ｐｒｅ＿ｓｅｎがハイレベルからローレベルに遷移する時間も遅延される。

センサ５０に外部刺激が印加されないためにセンサ５０が出力電圧Ｖｓｅｎを生成しない場合、第１キャパシタＣ１はセンサ５０の出力電圧Ｖｓｅｎをそれ以上充電しないので、第１バッファＢ１は基準遅延時間差ｔｒｅｆによる時間が経過した後にハイレベルからローレベルに遷移するプリ−センシング信号ｐｒｅ＿ｓｅｎを生成する。
一方、センサ５０に外部刺激が印加されてセンサ５０が外部刺激強度に相応する出力電圧Ｖｓｅｎを生成する場合、第１キャパシタＣ１はセンサ５０の出力電圧Ｖｓｅｎをさらに充電する。これによって第１バッファＢ１は、基準遅延時間差ｔｒｅｆ及び可変遅延時間差ｔｄｉｆｆによる時間が経過した後、ハイレベルからローレベルに遷移するプリ−センシング信号ｐｒｅ−ｓｅｎを生成する。

ここで、可変遅延時間差ｔｄｉｆｆは、センサ５０の出力電圧Ｖｓｅｎをさらに充電することによって、生成されるプリ−基準信号ｐｒｅ＿ｒｅｆとプリ−センシング信号ｐｒｅ＿ｓｅｎとの間の遅延時間差を意味する。そして、固定遅延チェーンＦＤＣ及び可変遅延チェーンＶＤＣは、プリ−基準信号ｐｒｅ−ｒｅｆとプリ−センシング信号ｐｒｅ−ｓｅｎとの間の基準遅延時間差ｔｒｅｆを補償して、可変遅延時間差ｔｄｉｆｆを有してハイレベルからローレベルに遷移する基準信号ｒｅｆ及びセンシング信号ｓｅｎを生成する。
ディーフリップフロップ８１は、基準信号ｒｅｆの下降エッジに同期してセンシング信号ｓｅｎをラッチし、アップダウンカウンタ８２は、ディーフリップフロップ８１の出力信号がハイレベルならデジタルデータ値を順に減少させながらハイレベルの信号が発生する時点のデジタルデータ値を取得して出力し、ローレベルならデジタルデータ値を順に増加させながらハイレベルの信号が発生する時点のデジタルデータ値を取得して出力する。

このように、図１３において、電圧出力型センサ５０の出力電圧が外部の刺激強度によって可変されると、時間−デジタル変換回路６０は、これを感知して可変遅延時間差ｔｄｉｆｆを可変した後、アップダウンカウンタ８２のデジタルデータ値を可変させながら可変デジタルデータ値を可変遅延チェーンＶＤＣにフィードバックしてセンシング信号ｓｅｎと基準信号ｒｅｆとの時間遅延差ｔｄｉｆｆを算出する。
図１３では、電圧出力型センサ５０の出力電圧が一定である場合に、前記フィードバックによってセンシング信号ｓｅｎと基準信号ｒｅｆとの時間遅延差によってディーフリップフロップ８１の出力が測定信号ｉｎのパルスごとに、１と０に変わってデジタルデータの最下位ビットがいつも変わる。これを補償することは、従来のデルタモジュレーター方式のアナログデジタルコンバータ(analog−to−digital converter)で用いられる測定方法を適用すれば良いので、ここでの詳細な説明は省略する。

図１５は、本発明の一実施形態に係る時間−デジタル変換回路を用いるマイク回路を示す図である。この場合、センサ１１０は外部音源の音圧によって静電容量を可変する特徴を有するので、図１５の時間−デジタル変換回路は、遅延時間可変部１２０を図４の遅延時間可変部７０ａとして実現し、遅延時間算出及びデータ発生部１３０を図８の遅延時間算出及びデータ発生部４０ａとして実現する。
勿論、図８の遅延時間算出及びデータ発生部４０ａを図１０の遅延時間算出及びデータ発生部４０ｂとして代替されるのは当然である。

図４に説明したように、センサ１１０が外部音源の音圧によって静電容量を可変すると、図１５の遅延時間可変部１２０は、可変遅延部７２ａ及び固定遅延部７３ａを介して所定の遅延時間差を有する基準信号ｒｅｆとセンシング信号ｓｅｎを生成する。
遅延時間算出及びデータ発生部１３０は、セット信号発生部４２及びリセット信号発生部４１を介して所定の遅延時間差を有するカウンティングスタート信号ｓｔａｒｔ及びカウンティング終了信号ｅｎｄを生成し、カウンティングスタート信号ｓｔａｒｔとカウンティング終了信号ｅｎｄとの発生時間差ｔｄｉｆｆの間に生じるカウンティングクロック信号ｃｎｔ＿ｃｌｋの個数を算出して２進コードを生成する。

このように、図１５のマイク回路は、図２のマイク回路と同一の外部音源の音圧に相応する値を有するデジタルデータを生成するが、音源の音圧によってセンシング信号ｓｅｎの遅延時間を可変し、可変された遅延時間を算出してデジタルデータを生成するので、別途高い電圧を生成する電圧発生部を必要としない。
したがって、図１５のマイク回路は、別途電圧発生部のようなアナログ回路を備えなくても良いので、マイク回路の大きさを画期的に減少することができる。それとともに、本発明のマイク回路はセンサを外部の刺激強度によって静電容量を可変する素子だけで実現することができ、マイク回路の大きさ減少効果をより増大することができる。

そして、前述では省略されていたが、必要によって、図３の時間−デジタル変換回路による実施形態と図１０の時間−デジタル変換回路による実施形態とを結合しても時間−デジタル変換回路を実現することができる。
例えば、図１３の可変遅延部７２及び固定遅延部７３に、図８の遅延時間算出及びデータ発生部４０ａまたは図１０の遅延時間算出及びデータ発生部４０ｂの回路を結合して、センサ５０の出力電圧に相応するデジタルデータを生成する回路を実現することができる。
また、図４の可変遅延部３２ａ及び固定遅延部３３ａに図１１の可変遅延チェーンＶＤＣ、固定遅延チェーンＦＤＣ、及び遅延時間算出及びデータ発生部８０の回路を結合して、センサ１０のインピーダンス値に相応するデジタルデータを生成する回路を実現することもできる。
すなわち、前記の説明では省略されたが、実際の適用例では本発明の実施形態に係る可変遅延部、固定遅延部、遅延時間算出及びデータ発生部を多様な型式で組み合わせることができる。

図１６は、本発明の他の実施形態に係る時間−デジタル変換回路を用いる圧力感知装置の構成図である。
従来の圧力感知装置は、大きく分けて、機械式圧力感知装置、電気式圧力感知装置、及び半導体式圧力感知装置に分類される。しかし、前記のような圧力感知装置は圧力の精密度や圧力の大きさに対して汎用的ではなく、それぞれの使用用途に合わせて区別して用いられていた。しかし、圧力感知装置の使用分野が次第に拡大して市場の要求も多様化されており、より高感度、高信頼性の圧力感知装置を開発するための継続的に研究がなされている。このような市場要求に対応するために本発明の時間−デジタル変換回路で構成した圧力感知装置を提案する。

図３のセンサ１０のように、圧力センサ２１０は外部から印加される圧力の強さに応答してインピーダンス値Ｉｓｅｎが可変されるあらゆる種類の素子が用いられる。
このとき、可変するインピーダンスの値Ｉｓｅｎとしては、静電容量、抵抗値、及び誘導容量のうちのいずれが変わっても関係ないが、可変するインピーダンスの種類によって時間遅延可変部２３０の構成要素が決定される。
可変するインピーダンス値Ｉｓｅｎが静電容量、抵抗値、及び誘導容量のそれぞれ場合についての時間遅延可変部２３０の構成要素は、図４、図５、及び図６で説明したので、ここでは説明を省略する。

可変遅延部２３２は、測定信号発生部２３１によって生成された測定信号ｉｎを圧力センサ２１０のインピーダンス値Ｉｓｅｎの変化に従って可変遅延させてセンシング信号ｓｅｎを出力する。センシング信号ｓｅｎは、圧力センサ２１０に圧力が印加されないと短い遅延時間を有し、圧力が大きく印加されるほどより長い遅延時間を有する。
固定遅延部２３３は、圧力センサ２１０に圧力が印加されない場合に、可変遅延部２３２でセンシング信号ｓｅｎが遅延される時間と同一遅延時間を有するようにするために構成され、固定遅延部２３３は、圧力センサ２１０に圧力が印加されなかった場合のインピーダンス値Ｉｓｅｎと可変遅延部２３２のインピーダンス値とを合わせたのと同一のインピーダンス値を有する。

圧力データ発生部２４０は、図８及び図１０に示した遅延時間算出及びデータ発生部４０ａ、４０ｂと等しい。
圧力データ発生部２４０は、基準信号ｒｅｆに対するセンシング信号ｓｅｎの遅延時間差を測定して測定された遅延時間差に相応する圧力データｐ＿ｄａｔａ値を出力する。圧力センサ２１０に圧力が印加されない場合には、基準信号ｒｅｆとセンシング信号ｓｅｎとの遅延時間は等しいので、圧力データｐ＿ｄａｔａの値は「０」が出力され、圧力センサ２１０に圧力が印加される場合には、圧力センサ２１０のインピーダンス値Ｉｓｅｎが増加してセンシング信号ｓｅｎの遅延時間がさらに長くなって遅延時間差が生じるので、圧力データｐ＿ｄａｔａの値は「０」以上の値が出力される。
ここで、圧力データ発生部２４０で生成される測定信号ｉｎの周期が長いほど、そして圧力センサ２１０に可変するインピーダンス値Ｉｓｅｎの幅が大きいほどより大きい圧力を測定することができる。

圧力センサ２１０が広帯域を有するか、またはネガティブ及びポジティブの両極性を有する場合に、圧力データ発生部２４０は、デジタルデータを生成し、可変遅延部２３２または固定遅延部２３３のいずれかをプログラマブルようにする。
レベル分類器２５０は、使用者が与える命令ｕｓｅｒ＿ｃｏｍに従って圧力を指定された単位として区分するレベルｌｅｖｅｌを形成し、圧力データ発生部２４０から出力される圧力データｐ＿ｄａｔａを解析して対応するレベル値ｌｅｖｅｌ＿ｄａｔａを出力する。

例えば、圧力データ発生部２４０が図８のような構成を有する場合、圧力データ発生部２４０から出力される圧力データｐ＿ｄａｔａが４ビットの２進データであれば出力される値は「００００」から「１１１１」までとなり、レベル分類器２５０が２ビットの２進データを出力すれば、圧力データ発生部２４０から出力される圧力データｐ＿ｄａｔａが「００００」から「００１１」の範囲内で出力されるとレベル分類器２５０から出力するレベル値ｌｅｖｅｌ＿ｄａｔａは「００」に出力される。
同様に、圧力データｐ＿ｄａｔａが「０１００」から「０１１１」の範囲に出力される場合、レベル分類器２５０から出力されるレベル値ｌｅｖｅｌ＿ｄａｔａは「０１」に出力され、圧力データｐ＿ｄａｔａが「１０００」から「１０１１」の範囲に出力される場合、レベル分類器２５０から出力されるレベル値ｌｅｖｅｌ＿ｄａｔａは「１０」に出力され、圧力データｐ＿ｄａｔａが「１１００」から「１１１１」の範囲に出力される場合、レベル分類器２５０から出力されるレベル値ｌｅｖｅｌ＿ｄａｔａは「１１」に出力される。

圧力データ発生部２４０が図１０のような構成を有する場合にもレベル分類器２５０を適用することができるが、図１０の構成要素では２進コードデコーダ４９に代替してレベル分類器２５０を適用することもできる。
また、レベル分類器２５０は、測定された圧力データｐ＿ｄａｔａの０点を合わせる役割をすることができる。
レベル分類器２５０は、外部から使用者の命令ｕｓｅｒ＿ｃｏｍを受け取った際に、基準信号ｒｅｆとセンシング信号ｓｅｎとの遅延時間差によって圧力データ発生部２４０で生成される圧力データｐ＿ｄａｔａを０点データｚｅｒｏ＿ｄａｔａとして受け取り保存する。そして、その後圧力データ発生部２４０で生成される圧力データｐ＿ｄａｔａであらかじめ保存された０点データｚｅｒｏ＿ｄａｔａを減算してレベルデータｌｅｖｅｌ＿ｄａｔａを出力する。

圧力データ発生部２４０は、センシング信号ｓｅｎ及び基準信号ｒｅｆを受信して二つの信号の遅延時間差で圧力データｐ＿ｄａｔａを生成する。そして、レベル分類器２５０に使用者の命令ｕｓｅｒ＿ｃｏｍが与えられると、圧力データ発生部２４０は圧力データｐ＿ｄａｔａをレベル分類器２５０に出力する。レベル分類器２５０は減算器（図示せず）を備え、圧力データｐ＿ｄａｔａが与えられた際、保存された０点データｚｅｒｏ＿ｄａｔａがあれば圧力データｐ＿ｄａｔａから０点データｚｅｒｏ＿ｄａｔａを減算してレベルデータｌｅｖｅｌ＿ｄａｔａを出力する。
上述の０点データｚｅｒｏ＿ｄａｔａは、一般に圧力センサ２１０に圧力が印加されない時の圧力データｐ＿ｄａｔａを０点データｚｅｒｏ＿ｄａｔａとして保存する場合が多いが、容器に入れられた物体の重さなどを測定する場合、容器の重さを０点データｚｅｒｏ＿ｄａｔａとして設定した後、容器に入っている物体の重さを測定するなどの用途として用いる。

図１７は、本発明のさらに他の実施形態に係る時間−デジタル変換回路を用いる接触及び圧力感知装置の構成図である。
接触及び圧力センサ３１０は、順にスタックされた第１導体、第１絶縁体、第２導体、第２絶縁体、及び第３導体を備える。第１導体は接触される物体の静電容量を感知し、第２絶縁体は接地電圧ＧＮＤに接続され、第３導体は第１可変遅延部３３２に可変されるインピーダンスを伝送する。第１導体は、第２可変遅延部３３４と接続されていて、接触される物体の静電容量を感知する役割をする。しかし、第１導体の下に配置され、かつ接地電圧ＧＮＤに接続された第２導体と第１可変遅延部３３２に接続される第３導体とはその間に挿入される弾性絶縁体を有するので、圧力によって静電容量が変化して、その静電容量の変化を第１可変遅延部３３２に伝達する。

測定信号発生部３３１、圧力データ発生部３４０、並びに圧力感知部３２０を構成する第１可変遅延部３３２及び第１固定遅延部３３３は、それぞれ図１６の測定信号発生部２３１、圧力データ発生部２４０、可変遅延部２３２、及び固定遅延部２３３と同一である。
接触感知部３２１は、第２可変遅延部３３４、第２固定遅延部３３５、及び接触信号発生部３４１を備え、第２可変遅延部３３４、第２固定遅延部３３５はそれぞれ第１可変遅延部３３２、第１固定遅延部３３３と類似する構成を有する。

第２固定遅延部３３５は、測定信号ｉｎを遅延させて第２基準信号ｒｅｆ２を生成する。
第２可変遅延部３３４は、接触及び圧力センサ３１０に接触がなければ測定信号ｉｎを第２基準信号ｒｅｆ２より少なく遅延させて第２センシング信号ｓｅｎ２を生成し、接触及び圧力センサ３１０に接触があれば測定信号ｉｎを第２基準信号ｒｅｆ２よりも多めに遅延させて第２センシング信号ｓｅｎ２を生成する。
接触信号発生部３４１はディーフリップフロップ(D−Flip flop)として実現され、第２基準信号ｒｅｆ２に同期して第２センシング信号ｓｅｎ２を受信して接触及び圧力センサ３１０が接触状態であるか否かを判定し、接触信号ｔ＿ｄａｔａを生成する。
したがって、物体が十分な伝導性を有してなくでも、一定以上の電荷蓄積能力を有した接触物体であれば接触感知部３２１は物体の接触可否を正確に判断することができる。
結果的に、図１７の接触及び圧力感知装置は、一つの圧力センサで接触と同時に圧力を認識するので、電気的スクロール及び選択装置として有用に用いられる。

図１８ないし図２１は、図１６の圧力感知装置と図１７の接触及び圧力感知装置との応用例を示す図である。
図１８は、本発明の圧力感知装置を用いた圧力測定装置の一例である。
圧力感知装置４１０は、図１６に示す圧力感知装置であって、外部から印加される圧力Ｐに応答してインピーダンスが可変する圧力センサを備えて圧力Ｐに相応する圧力データｐ＿ｄａｔａを制御部４２０に出力する。
制御部４２０は、使用者命令ｕｓｅｒ＿ｃｏｍを受け取り、圧力感知装置４１０から印加された圧力データｐ＿ｄａｔａを使用者が指定する形式に変換してディスプレイデータｄｉｓｐｌａｙ＿ｄａｔａをディスプレイ部４３０に出力する。

例えば、使用者命令ｕｓｅｒ＿ｃｏｍが制御部に指定した単位のうちの一つとして重さ単位であるキログラムＫｇを指定すると、制御部４２０は、圧力データｐ＿ｄａｔａに相応するデータＫｇをディスプレイデータｄｉｓｐｌａｙ＿ｄａｔａに変換してディスプレイ部４３０に出力する。
図１８の圧力測定装置において圧力感知装置４１０は制御部で指定された単位を設定するので、図１６に示すレベル分類器２５０が省略される。
ディスプレイ部４３０は、ディスプレイデータｄｉｓｐｌａｙ＿ｄａｔａを制御部４２０から受け取って画面に出力する。

図１９は、図１６に示した圧力感知装置を利用した電気的スクロール装置の一例のマウスを示す。
入力部５１０はマウスの動作情報を制御部に伝送する。
二つの圧力センサ５２１、５２２は、スクロールのために上下に配置され、使用者が印加する圧力に応答してインピーダンスを可変する。
制御部５２０は、インピーダンス値に相応する方向と速度を利用して接続されたコンピュータの画面をスクロールさせる信号を生成するために、マウス動作情報と、二つの圧力センサ５２１、５２２のインピーダンス変化とを感知する。
インターフェイス部５３０は、制御部５２０から出力される信号を接続されたコンピュータが指定する形式で伝送できるように変換する。
よって、前記マウスは、従来の機械的なホイールに替わって２個の圧力感知装置を用いて簡単に電気的なスクロールの機能を実現することができる。

図２０と図２１は、図１７の接触及び圧力感知装置を利用して電気的スクロール及び選択装置を実現し、携帯電話機またはＭＰ３プレーヤに適用した例を示す。
複数個の接触及び圧力センサは、所定のパターンに配置されてスクロール及び選択装置として動作するようにした。すなわち、使用者が特定位置の接触及び圧力センサに圧力を加えると、ディスプレイ画面またはディスプレイ画面のポインタが移動し、圧力がさらに大きくなると動きはさらに早くなるように構成される。また、接触を認識し、画面に表示される特定項目を選択する位置選択装置として利用することができる。
従来の接触センサを用いた場合には、画面の移動方向と速度を感知するためにはそれぞれの方向に複数個の接触パッドが必要であったが、本発明の接触及び圧力センサは接触だけではなく圧力も感知するので、接触及び圧力センサを各方向に一つずつ配置しても画面の移動方向と速度を感知することができるので空間活用度が優れる。

上述では、本発明の好ましい実施形態を参照しながら説明したが、当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更することができる。

従来の電圧−デジタル変換回路の構成図である。 従来の時間−デジタル変換回路を用いて実現したマイク回路の構成図である。 本発明の第１実施形態に係る時間−デジタル変換回路の構成図である。 本発明の実施形態に係る遅延時間可変部の詳細回路図である。 本発明の実施形態に係る遅延時間可変部の詳細回路図である。 本発明の実施形態に係る遅延時間可変部の詳細回路図である。 図４ないし図６の遅延時間可変部の動作を説明するための信号タイミング図である。 図３の遅延時間算出及びデータ発生部の第１実施形態に係る詳細回路図である。 図８の遅延時間算出及びデータ発生部の動作を説明するための信号タイミング図である。 図３の遅延時間算出及びデータ発生部の第２実施形態に係る詳細回路図である。 図１０の遅延時間算出及びデータ発生部の動作を説明するための信号タイミング図である。 本発明の第２実施形態に係る時間−デジタル変換回路の構成図である。 図１２の時間−デジタル変換回路の第２実施形態に係る詳細回路図である。 図１３の時間−デジタル変換回路の動作を説明するための信号タイミング図である。 本発明の一実施形態に係る時間−デジタル変換回路を用いるマイク回路の構成図である。 本発明の他の実施形態に係る時間−デジタル変換回路を用いる圧力感知装置の構成図である。 本発明のさらに他の実施形態に係る時間−デジタル変換回路を用いる接触及び圧力感知装置の構成図。 図１６の圧力感知装置と図１７の接触及び圧力感知装置との応用例である。 図１６の圧力感知装置と図１７の接触及び圧力感知装置との応用例である。 図１６の圧力感知装置と図１７の接触及び圧力感知装置との応用例である。 図１６の圧力感知装置と図１７の接触及び圧力感知装置との応用例である。

符号の説明

１０ センサ
２０ 電圧−デジタル変換回路
３０ 遅延時間可変部
３１ 測定信号発生部
３２ 可変遅延部
３３ 固定遅延部
４０ 遅延時間算出及びデータ発生部

Claims (26)

1. プログラマブル固定遅延時間を有する基準信号と外部から印加される信号のインピーダンスによって可変する遅延時間を有するセンシング信号とを生成する遅延時間可変部と、
   前記基準信号と前記センシング信号との間の遅延時間差を算出し、前記算出された遅延時間差に相応する値を有するデジタルデータを生成する遅延時間算出及びデータ発生部と、
   を備え、
   前記遅延時間可変部は、
   測定信号を生成する測定信号発生部と、
   前記測定信号を所定時間遅延させて前記基準信号を生成する固定遅延部と、
   前記外部から印加される信号のインピーダンスに応答して遅延時間を可変し、可変された遅延時間によって前記測定信号を遅延させて前記センシング信号を生成する可変遅延部と、
   を備え、
   前記遅延時間算出及びデータ発生部は、
   前記基準信号の第２状態に応答してクロッキングされるリード信号と前記センシング信号の第２状態に応答してクロッキングされるリセット信号とを生成する制御信号発生部と、
   前記基準信号をそれぞれ異なる時間で遅延させて互いに異なる遅延時間を有する遅延信号を生成する遅延信号発生部と、
   前記遅延信号に応答して前記センシング信号をラッチし、ラッチされた前記センシング信号をデコーディングして前記デジタルデータを生成するデジタルデータ発生部と、
   を備えることを特徴とする時間−デジタル変換回路。
2. 前記外部から印加される信号のインピーダンスは、静電容量、抵抗値、及び誘導容量のうちのいずれか一つであることを特徴とする請求項１に記載の時間−デジタル変換回路。
3. 前記制御信号発生部は、
   前記基準信号の第２状態に応答してクロッキングされる前記リード信号を生成するリード信号発生部と、
   前記センシング信号の第２状態に応答してクロッキングされる前記リセット信号を生成するリセット信号発生部と、
   を備えることを特徴とする請求項1に記載の時間−デジタル変換回路。
4. 前記リード信号発生部は、
   前記基準信号を反転させる奇数個のインバータと、
   前記センシング信号を遅延させる偶数個のインバータと、
   前記反転された基準信号と前記遅延されたセンシング信号との論理積演算を実行して前記基準信号の第２状態に応答してクロッキングされる前記リード信号を生成する第５論理ゲートと、
   を備えることを特徴とする請求項３に記載の時間−デジタル変換回路。
5. 前記リセット信号発生部は、
   前記センシング信号を遅延させる第２インバータと、
   前記第２インバータの出力信号と前記センシング信号との排他的論理和演算を実行して前記センシング信号の第１状態及び第２状態に応答してクロッキングされる信号を生成する第６論理ゲートと、
   前記第６論理ゲートの出力信号と前記第２インバータの出力信号との論理積演算を実行して前記センシング信号の第２状態に応答してクロッキングされる前記リセット信号を生成する第７論理ゲートと、
   を備えることを特徴とする請求項３に記載の時間−デジタル変換回路。
6. 前記遅延信号発生部は、直列接続された複数個の遅延素子を備えることを特徴とする請求項３に記載の時間−デジタル変換回路。
7. 前記デジタルデータ発生部は、
   前記遅延信号のそれぞれに応答して前記センシング信号をラッチし、前記リード信号に応答して前記ラッチされたセンシング信号を出力して温度計コードを生成する温度計コード発生部と、
   前記温度計コードを２進コードに変換し、前記２進コードを前記デジタルデータとして出力するコード変換部と、
   を備えることを特徴とする請求項1に記載の時間−デジタル変換回路。
8. 前記温度計コード発生部は、
   前記遅延信号のそれぞれに応答して前記センシング信号をラッチし、ラッチ信号を生成する複数個のラッチ回路と、
   前記リード信号と前記ラッチ信号のそれぞれとの論理積演算を実行して前記温度計コードを生成する複数個の第８論理ゲートと、
   を備えることを特徴とする請求項７に記載の時間−デジタル変換回路。
9. プログラマブル固定遅延時間を有する基準信号と外部から印加される信号のインピーダンスによって可変する遅延時間を有するセンシング信号とを生成する遅延時間可変部と、
   前記基準信号と前記センシング信号との間の遅延時間差を算出し、前記算出された遅延時間差に相応する値を有するデジタルデータを生成する遅延時間算出及びデータ発生部と、
   を備え、
   前記遅延時間可変部は、
   測定信号を生成する測定信号発生部と、
   前記測定信号を所定時間遅延させて前記基準信号を生成する固定遅延部と、
   前記外部から印加される信号のインピーダンスと前記遅延時間算出及びデータ発生部からフィードバックされる前記デジタルデータ値とに応答して遅延時間を可変し、可変された遅延時間によって前記測定信号を遅延させて前記センシング信号を生成する可変遅延部と、
   を備えることを特徴とする時間−デジタル変換回路。
10. 前記可変遅延部は、
    前記外部から印加される信号のインピーダンスによって遅延時間を可変する第１遅延素子と、
    前記遅延時間算出及びデータ発生部から前記デジタルデータをフィードバックして遅延時間を可変し、前記可変された遅延時間によって前記第１遅延素子の出力信号を遅延させて前記センシング信号を生成する第２遅延素子と、
    を備えることを特徴とする請求項９に記載の時間−デジタル変換回路。
11. 前記第２遅延素子は、
    直列接続された複数個の遅延素子を備え、
    前記フィードバックされるデジタルデータが増加する場合、前記第１遅延素子の出力信号に遅延演算を実行する前記遅延素子の個数を減少させ、
    前記フィードバックされるデジタルデータが減少する場合、前記第１遅延素子の出力信号に遅延演算を実行する前記遅延素子の個数を増加させることを特徴とする請求項１０に記載の時間−デジタル変換回路。
12. 前記遅延時間算出及びデータ発生部は、
    前記基準信号に応答して前記センシング信号をラッチするラッチ回路と、
    前記可変遅延部に前記デジタルデータをフィードバックする間、前記デジタルデータの値を順に増減し、前記ラッチ回路の出力信号が第１レベルから第２レベルに可変する時点の前記デジタルデータ値を取得して出力するカウンタ回路と、
    を備えることを特徴とする請求項９に記載の時間−デジタル変換回路。
13. プログラマブル固定遅延時間を有する基準信号と外部から印加される信号の電圧によって可変する遅延時間を有するセンシング信号とを生成する遅延時間可変部と、
    前記基準信号と前記センシング信号との間の遅延時間差を算出し、前記算出された遅延時間差に相応する値を有するデジタルデータを生成する遅延時間算出及びデータ発生部と、
    を備え、
    前記遅延時間可変部は、
    測定信号を生成する測定信号発生部と、
    前記測定信号を所定時間遅延させて前記基準信号を生成する固定遅延部と、
    前記外部から印加される信号の電圧と前記遅延時間算出及びデータ発生部からフィードバックされる前記デジタルデータとに応答して遅延時間を可変し、可変された遅延時間によって前記測定信号を遅延させて前記センシング信号を生成する可変遅延部と、
    を備えることを特徴とする時間−デジタル変換回路。
14. 前記固定遅延部は、
    前記測定信号を充／放電する第１充電部と、
    前記第１充電部の電圧に相応する論理値を有する信号を生成する第１信号発生部と、
    前記信号発生部の出力信号を所定時間遅延させて前記基準信号を生成する第１遅延部と、
    を備えることを特徴とする請求項１３に記載の時間−デジタル変換回路。
15. 前記可変遅延部は、
    前記測定信号及び前記外部から印加される信号を充／放電する第２充電部と、
    前記第１信号発生部の出力信号に応答して前記外部から印加される信号を前記第２充電部に伝達するスイッチと、
    前記第２充電部の電圧に相応する論理値を有する信号を生成する第２信号発生部と、
    前記遅延時間算出及びデータ発生部からフィードバックされる前記デジタルデータに応答して遅延時間を可変し、前記可変された遅延時間によって前記第２信号発生部の出力信号を遅延させて前記センシング信号を生成する第２遅延部と、
    を備えることを特徴とする請求項１４に記載の時間−デジタル変換回路。
16. 前記第２遅延部は、
    直列接続された複数個の遅延素子を備え、
    前記フィードバックされるデジタルデータが増加する場合、前記第２遅延部の出力信号に遅延演算を実行する前記遅延素子の個数を減少させ、
    前記フィードバックされるデジタルデータが減少する場合、前記第２遅延部の出力信号に遅延演算を実行する前記遅延素子の個数を増加させることを特徴とする請求項１５に記載の時間−デジタル変換回路。
17. 前記遅延時間算出及びデータ発生部は、
    前記基準信号に応答して前記センシング信号をラッチするラッチ回路と、
    前記可変遅延部に前記デジタルデータをフィードバックする間、前記デジタルデータの値を順に増減し、前記ラッチ回路の出力信号が第１レベルから第２レベルに可変する時点の前記デジタルデータ値を取得して出力するカウンタ回路と、
    を備えることを特徴とする請求項１３に記載の時間−デジタル変換回路。
18. 前記カウンタ回路は、
    前記ラッチ回路の出力信号が第１レベルである場合、前記デジタルデータの値を順に減少させ、
    前記ラッチ回路の出力信号が第２レベルである場合、前記デジタルデータの値を順に増加させるアップダウンカウンタを備えることを特徴とする請求項１７に記載の時間−デジタル変換回路。
19. プログラマブル固定遅延時間を有する基準信号と外部から印加される信号の電圧によって可変する遅延時間を有するセンシング信号とを生成する遅延時間可変部と、
    前記基準信号と前記センシング信号との間の遅延時間差を算出し、前記算出された遅延時間差に相応する値を有するデジタルデータを生成する遅延時間算出及びデータ発生部と、
    を備え、
    前記遅延時間可変部は、
    測定信号を生成する測定信号発生部と、
    前記測定信号を所定時間遅延させて前記基準信号を生成する固定遅延部と、
    前記外部から印加される信号の電圧に応答して遅延時間を可変し、可変された遅延時間によって前記測定信号を遅延させて前記センシング信号を生成する可変遅延部と、
    を備え、
    前記遅延時間算出及びデータ発生部は、
    前記基準信号の第２状態に応答してクロッキングされるリード信号と前記センシング信号の第２状態に応答してクロッキングされるリセット信号とを生成する制御信号発生部と、
    前記基準信号をそれぞれ異なる時間で遅延させて互いに異なる遅延時間を有する遅延信号を生成する遅延信号発生部と、
    前記遅延信号に応答して前記センシング信号をラッチし、ラッチされた前記センシング信号をデコーディングして前記デジタルデータを生成するデジタルデータ発生部と、
    を備えることを特徴とする時間−デジタル変換回路。
20. 前記固定遅延部は、
    前記測定信号を充／放電する第１充電部と、
    前記第１充電部の電圧に相応する論理値を有する前記基準信号を生成する第１信号発生部と、
    を備えることを特徴とする請求項１９に記載の時間−デジタル変換回路。
21. 前記可変遅延部は、
    前記測定信号及び前記外部から印加される信号を充／放電する第２充電部と、
    前記基準信号に応答して前記外部から印加される信号を前記第２充電部に伝達するスイッチと、
    前記第２充電部の電圧に相応する論理値を有する前記センシング信号を生成する第２信号発生部と、
    を備えることを特徴とする請求項１９に記載の時間−デジタル変換回路。
22. 前記デジタルデータ発生部は、
    前記遅延信号のそれぞれに応答して前記センシング信号をラッチした後、前記リード信号に応答して前記ラッチされたセンシング信号を出力して温度計コードを生成する温度計コード発生部と、
    前記温度計コードを２進コードに変換し、前記２進コードを前記デジタルデータとして出力するコード変換部と、
    を備えることを特徴とする請求項１９に記載の時間−デジタル変換回路。
23. 外部から印加される圧力強さに応答してインピーダンスの値が可変される圧力センサと、
    プログラマブル固定遅延時間を有する基準信号と前記圧力センサのインピーダンスによって可変する遅延時間を有するセンシング信号とを生成する遅延時間可変部と、
    前記基準信号と前記センシング信号との間の遅延時間差を算出し、前記算出された遅延時間差に相応する値を有する圧力データを生成する圧力データ発生部と、
    を備え、
    前記遅延時間可変部は、
    測定信号を生成する測定信号発生部と、
    前記測定信号を所定時間遅延させて前記基準信号を生成する固定遅延部と、
    前記圧力センサのインピーダンスと前記圧力データ発生部からフィードバックされる前記圧力データ値とに応答して遅延時間を可変し、可変された遅延時間によって前記測定信号を遅延させて前記センシング信号を生成する可変遅延部と、を備えることを特徴とする圧力感知装置。
24. 前記圧力センサのインピーダンス値は、静電容量、抵抗値、及び誘導容量のうちのいずれか一つであることを特徴とする請求項２３に記載の圧力感知装置。
25. 前記圧力感知装置は、使用者命令に応答して使用者が指定した個数のレベル単位に圧力を区分し、前記圧力データに対応するレベルを出力するレベル分類器をさらに備えることを特徴とする請求項２３に記載の圧力感知装置。
26. 前記レベル分類器は、
    使用者命令に応答して前記圧力データを０点データとして保存するためのレジスタと、
    前記圧力データから前記レジスタに保存された前記０点データを減算して出力するための減算器と、
    をさらに備えることを特徴とする請求項２５に記載の圧力感知装置。

Images