JP4812525B2 - Semiconductor device, semiconductor device mounting body, and semiconductor device manufacturing method - Google Patents
Semiconductor device, semiconductor device mounting body, and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP4812525B2 JP4812525B2 JP2006161734A JP2006161734A JP4812525B2 JP 4812525 B2 JP4812525 B2 JP 4812525B2 JP 2006161734 A JP2006161734 A JP 2006161734A JP 2006161734 A JP2006161734 A JP 2006161734A JP 4812525 B2 JP4812525 B2 JP 4812525B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- semiconductor
- semiconductor device
- semiconductor chip
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Dicing (AREA)
Description
本発明は、半導体ウエハの状態にてパッケージ化するCSP(Chip Size Package、以下、ウエハレベルCSPと記載)の構造および製造方法に関するものであり、また、ウエハレベルCSPを実装した実装体に関するものである。 The present invention relates to a structure and manufacturing method of a CSP (Chip Size Package, hereinafter referred to as a wafer level CSP) that is packaged in the state of a semiconductor wafer, and also relates to a mounting body on which a wafer level CSP is mounted. is there.
従来から、ウエハレベルCSPの製造方法として、半導体ウエハの状態にてパッケージ化する方法(例えば、特許文献1の従来技術を参照)が広く利用されている。
上記ウエハレベルCSPの従来の製造方法と構造について、図12を用いて以下に説明する。
2. Description of the Related Art Conventionally, as a method for manufacturing a wafer level CSP, a method of packaging in the state of a semiconductor wafer (see, for example, the prior art in Patent Document 1) has been widely used.
A conventional manufacturing method and structure of the wafer level CSP will be described below with reference to FIG.
図12は従来の製造方法および構造を示す断面図であり、図12(a)に示すように、半導体ウエハ1は複数の複数の半導体チップ2を有し、半導体チップ2は、表面に、半導体回路形成層2aと半導体電極3とを有している。
FIG. 12 is a cross-sectional view showing a conventional manufacturing method and structure. As shown in FIG. 12A, the semiconductor wafer 1 has a plurality of
ウエハレベルCSPの製造方法として、半導体ウエハ1の半導体回路形成層2aの表面に絶縁保護膜4を形成し、この絶縁保護膜4を開口して半導体電極3を絶縁保護膜4から露出させる。半導体電極3から配線を引きまわすための再配線5を形成し、再配線5上にポスト6を形成し、封止樹脂7にて保護する。
As a method for manufacturing the wafer level CSP, the insulating
次に、図12(b)に示すように、封止樹脂7を研削し、ポスト6を露出させ、ポスト6上に外部電極8を形成し、半導体ウエハ1の裏面側を研削して所定の厚みにする。
その後、図12(c)に示すように、半導体チップ2の境界をダイシングにより切り落とし、個片化された複数の半導体装置9に分割する。
After that, as shown in FIG. 12C, the boundary of the
しかしながら上記のような従来の構造では、図12(c)に示すように個片化された半導体装置9の側面には、半導体チップ2の側面と半導体回路形成層2aの側面とが露出しており、露出面からの水分浸透や剥離又は破壊などが発生して半導体装置9の信頼性が低下するといった問題がある。
However, in the conventional structure as described above, the side surface of the
また、図13に示すように半導体装置9の外部電極8を実装部11によって実装基板10に実装し、半導体装置9と実装基板10との間にアンダーフィル樹脂12を充填し、半導体装置9の周辺にフィレット12aが形成されるが、フィレット12aの這い上がり量は半導体装置9のコーナー部分よりも中央部分が多くなり易く、その分、半導体装置9のコーナー部分におけるフィレット12aの這い上がり量が減少してしまう。これにより、フィレット12aの形状にばらつきが発生し、半導体装置9のコーナー部分において、半導体チップ2と半導体回路形成層2aとの側面がアンダーフィル樹脂12aによって十分に保護されず、封止樹脂7と半導体チップ2との界面に応力が集中し、クラック13が発生して半導体回路形成層2aが破壊され、電気的に機能しなくなるという問題も生じた。
Further, as shown in FIG. 13, the
また、上記のような問題に対して、従来の構造(例えば、特許文献1を参照)では、半導体ウエハの表面に溝を形成した後、溝を含んだ回路面全面を封止樹脂にて保護し、溝より狭い幅のダイシングにより個片化し、半導体チップの側面を封止樹脂にて保護している。しかしながら、溝を形成する時に発生する切削屑を的確に除去しないと、半導体回路形成面や再配線或いはポスト等への不具合が発生するという問題点を有し、また、半導体チップの表面の溝形成は、半導体チップの欠けも発生し易くなり、安定性にも問題点を有することとなる。 Further, with respect to the above problems, in the conventional structure (for example, see Patent Document 1), after forming grooves on the surface of the semiconductor wafer, the entire circuit surface including the grooves is protected with a sealing resin. Then, it is separated into pieces by dicing with a width narrower than the groove, and the side surface of the semiconductor chip is protected with a sealing resin. However, if the cutting waste generated when forming the groove is not accurately removed, there is a problem that a defect occurs on the semiconductor circuit formation surface, rewiring or post, and the groove formation on the surface of the semiconductor chip. In this case, chipping of the semiconductor chip is likely to occur, and there is a problem in stability.
また、共通の封止樹脂で半導体チップの表面(回路面)と半導体チップの側面とをまとめて保護しているため、半導体チップの表面を保護する封止樹脂と半導体チップの側面を保護する封止樹脂とは同一の材質となり、半導体チップの表面の保護に最適な材質と半導体チップの側面の保護に最適な材質とを個別に採用することは困難であった。 In addition, since the surface (circuit surface) of the semiconductor chip and the side surface of the semiconductor chip are collectively protected with a common sealing resin, the sealing resin that protects the surface of the semiconductor chip and the sealing that protects the side surface of the semiconductor chip. The stop resin is the same material, and it has been difficult to individually adopt the optimum material for protecting the surface of the semiconductor chip and the optimum material for protecting the side surface of the semiconductor chip.
本発明は、側面からの水分浸透や剥離又は破壊などを防止することができ、溝形成時に発生する切削屑が半導体回路形成面や再配線或いはポストへ付着して不具合を発生させるのを防止することができ、実装時におけるフィレットの形状のばらつきを防止することができる半導体装置および半導体装置の実装体および半導体装置の製造方法を提供することを目的とする。 The present invention can prevent moisture permeation, peeling, or destruction from the side surface, and prevents cutting waste generated at the time of groove formation from adhering to the semiconductor circuit formation surface, rewiring, or post and causing problems. An object of the present invention is to provide a semiconductor device, a mounting body of the semiconductor device, and a method of manufacturing the semiconductor device that can prevent variation in the shape of the fillet during mounting.
上記の問題を解決するために、本第1発明における半導体装置は、表面に半導体回路形成層を有する半導体チップと、
前記半導体チップの表面に設けられた半導体電極と、
前記半導体チップの表面を絶縁して保護する絶縁樹脂と、
前記半導体電極と電気的に接続される再配線と、
前記再配線と電気的に接続されるポストと、
前記半導体チップの表面と前記再配線と前記ポストとを保護する第一の封止樹脂とを有し、
第二の封止樹脂が前記第一の封止樹脂の側面と前記半導体回路形成層の側面と前記半導体チップの側面の一部分とを覆うとともに、第三の封止樹脂が前記半導体チップの側面の残りの部分を覆い、
前記半導体チップの側面及び前記第一の封止樹脂の側面における前記第二の封止樹脂によって覆われている部分の長さは、前記半導体チップの側面における前記第三の封止樹脂によって覆われている部分の長さよりも長く、
前記第二の封止樹脂及び前記第三の封止樹脂は、前記第一の封止樹脂に比べて低粘度でかつ低弾性であるものである。
In order to solve the above problem, a semiconductor device according to the first aspect of the present invention includes a semiconductor chip having a semiconductor circuit formation layer on the surface,
A semiconductor electrode provided on a surface of the semiconductor chip,
An insulating resin to protect and insulate the surface of the semiconductor chip,
Rewiring electrically connected to the semiconductor electrode;
A post which is connected to the redistribution electrically,
And a first sealing resin for protecting the said post and the surface and the rewiring of the semiconductor chip,
With a second sealing resin covers a portion of the side surface and the side surface of the semiconductor chip of the semiconductor circuit layer and the side surface of the first sealing resin, a third sealing resin side of said semiconductor chip Cover the rest ,
The length of the portion covered with the second sealing resin on the side surface of the semiconductor chip and the side surface of the first sealing resin is covered with the third sealing resin on the side surface of the semiconductor chip. Longer than the length of the part
Said 2nd sealing resin and said 3rd sealing resin are low viscosity and low elasticity compared with said 1st sealing resin .
これによると、第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面の一部分とが第二の封止樹脂によって覆われ、半導体チップの側面の残りの部分が第三の封止樹脂によって覆われているため、上記各側面が第二および第三の封止樹脂によって保護される。したがって、各側面からの水分浸透を防止するとともに応力を緩和することができ、半導体装置の剥離や破壊などを防止することができ、半導体装置の信頼性が向上する。 According to this, the side surface of the first sealing resin, the side surface of the semiconductor circuit forming layer, and a part of the side surface of the semiconductor chip are covered with the second sealing resin, and the remaining portion of the side surface of the semiconductor chip is the third side. Since it is covered with the sealing resin, each of the side surfaces is protected by the second and third sealing resins. Therefore, moisture permeation from each side surface can be prevented and stress can be relaxed, and the semiconductor device can be prevented from being peeled off or broken, thereby improving the reliability of the semiconductor device.
また、第一の封止樹脂と第二の封止樹脂と第三の封止樹脂とを別々に設けることにより、第一の封止樹脂には、半導体チップの表面と再配線とポストとを保護するのに最適な信頼性の高い材質を採用することができ、第二および第三の封止樹脂には、上記各側面に作用する応力を緩和するのに適した別の材質を採用することができる。 In addition, by providing the first sealing resin, the second sealing resin, and the third sealing resin separately, the first sealing resin includes the surface of the semiconductor chip, the rewiring, and the post. A highly reliable material that is optimal for protection can be adopted, and another material suitable for relieving the stress acting on each of the side surfaces is adopted for the second and third sealing resins. be able to.
本第2発明における半導体装置は、前記第三の封止樹脂が前記半導体チップの裏面を覆うものである。
これによると、半導体チップの裏面が第三の封止樹脂によって保護される。
The semiconductor device according to the second invention is the third sealing resin covers the back surface of the semiconductor chip.
According to this, the back surface of the semiconductor chip is protected by the third sealing resin.
本第3発明における半導体装置は、前記半導体チップの側面に、外側方へ張り出して前記ポスト側から前記半導体チップの裏面側へ向かうアンダーフィル樹脂の流れを止める流れ止め用段差部が形成され、
前記流れ止め用段差部は前記第一の封止樹脂側から前記半導体回路形成層を超えた深さに位置しており、
前記流れ止め用段差部は、前記第二の封止樹脂と前記第三の封止樹脂との界面に形成されるものである。
The semiconductor device according to the third invention, the a side surface of the semiconductor chip, antirunning step portion to stop the flow of the underfill resin toward the rear surface side of the semiconductor chip from the post side projects to the outer side is formed,
The flow stopping step is located at a depth beyond the semiconductor circuit forming layer from the first sealing resin side ,
The step portion for preventing flow is formed at the interface between the second sealing resin and the third sealing resin .
本第4発明は、上記第3発明に記載の半導体装置を実装基板に実装した実装体であって、
前記半導体装置の前記ポストに外部電極が設けられ、
前記外部電極と前記実装基板とが電気的に接続され、
前記半導体装置と前記実装基板との間にアンダーフィル樹脂が充填されて実装部が保護され、
前記アンダーフィル樹脂のフィレットが前記流れ止め用段差部まで達しているものである。
The fourth invention is a mounting body in which the semiconductor device according to the third invention is mounted on a mounting board,
External electrodes are provided on the post of the semiconductor device,
Wherein the external electrode and the said mounting substrate are electrically connected,
The underfill resin between the semiconductor device and the mounting substrate is protected mounting part is filled,
In which the fillet of the underfill resin has reached up to the stepped portion for the flow stop.
これによると、アンダーフィル樹脂のフィレットの這い上がりは流れ止め用段差部によって止められるため、半導体装置のコーナー部分におけるフィレットの這い上がり量と半導体装置の中央部分におけるフィレットの這い上がり量とがほぼ均等になり、実装時におけるフィレットの形状のばらつきを防止することができる。これにより、半導体装置のコーナー部分がフィレットによって十分に保護される。 According to this, since the rise of the fillet of the underfill resin is stopped by the step portion for preventing flow, the rise amount of the fillet at the corner portion of the semiconductor device and the rise amount of the fillet at the center portion of the semiconductor device are almost equal. Thus, variation in fillet shape during mounting can be prevented. Thereby, the corner portion of the semiconductor device is sufficiently protected by the fillet.
本第5発明における半導体装置の製造方法は、表面に半導体回路形成層を備えた複数の半導体チップを有する半導体ウエハをダイシングして半導体装置を製造する方法であって、
複数の半導体チップを有する半導体ウエハの表面を第一の封止樹脂で覆う工程と、
半導体チップの間を第一の封止樹脂側からダイシングすることにより、半導体チップの間に、前記第一の封止樹脂側から前記半導体回路形成層を超える深さまで第一の溝を形成する工程と、
前記第一の封止樹脂側から前記第一の溝に第二の封止樹脂を充填する工程と、
前記半導体チップの間を前記第一の封止樹脂とは反対側からダイシングすることにより、前記半導体チップの間に、前記第一の溝内の前記第二の封止樹脂に達する第二の溝を形成する工程と、
前記第一の封止樹脂とは反対側から前記第二の溝に第三の封止樹脂を充填する工程と、
前記第一および前記第二の溝より狭いダイシング幅によってダイシングし、前記第二の封止樹脂を前記第一の封止樹脂の側面と前記半導体回路形成層の側面と前記半導体チップの側面とに残すとともに前記第三の封止樹脂を前記半導体チップの側面と裏面とに残した状態で、個片化する工程とを有し、
前記半導体チップの側面及び前記第一の封止樹脂の側面における前記第二の封止樹脂によって覆われている部分の長さは、前記半導体チップの側面における第三の封止樹脂によって覆われている部分の長さよりも長く、
前記第二の封止樹脂及び前記第三の封止樹脂は、前記第一の封止樹脂に比べて低粘度でかつ低弾性であるものである。
A method for manufacturing a semiconductor device according to a fifth aspect of the invention is a method for manufacturing a semiconductor device by dicing a semiconductor wafer having a plurality of semiconductor chips each having a semiconductor circuit forming layer on a surface thereof.
A step of covering the surface of a semiconductor wafer having a plurality of semiconductor chips with a first sealing resin;
By dicing between the semiconductor chip from the first sealing resin side, between the semiconductor chip, forming a first groove from the first sealing resin side to a depth exceeding the semiconductor circuit layer When,
A step of filling the second sealing resin to the first groove from the first sealing resin side,
Wherein by dicing from the opposite side of the between the semiconductor chip the first sealing resin, wherein between the semiconductor chip, the second grooves reaching said second sealing resin of the first groove Forming a step;
A step of filling the third sealing resin to said second groove from the opposite side to the first sealing resin,
Diced by the first and the second narrower than the groove dicing width, the said second sealing resin and a side surface of the first sealing resin and a side surface of the semiconductor circuit layer and the side surface of the semiconductor chip in a state in which the third sealing resin left on the side surface and the back surface of the semiconductor chip with leaves, possess a step of dicing,
The length of the portion covered with the second sealing resin on the side surface of the semiconductor chip and the side surface of the first sealing resin is covered with the third sealing resin on the side surface of the semiconductor chip. Longer than the length of the part
Said 2nd sealing resin and said 3rd sealing resin are low viscosity and low elasticity compared with said 1st sealing resin .
これによると、半導体ウエハの表面を第一の封止樹脂で覆った後、半導体チップの間に第一および第二の溝を形成しているため、第一および第二の溝の形成時、半導体ウエハの表面は第一の封止樹脂によって保護されている。したがって、第一および第二の溝の形成時に発生した切削屑が半導体ウエハの表面に残存するのを防止したり、半導体チップの表面が切削屑によって汚染されるのを防止することができ、また、半導体チップが欠けるのを防止することもでき、これにより、不具合の発生を防止することができる。 According to this, since the first and second grooves are formed between the semiconductor chips after covering the surface of the semiconductor wafer with the first sealing resin, when forming the first and second grooves, The surface of the semiconductor wafer is protected by the first sealing resin. Therefore, it is possible to prevent the cutting waste generated at the time of forming the first and second grooves from remaining on the surface of the semiconductor wafer, to prevent the surface of the semiconductor chip from being contaminated by the cutting waste, Further, it is possible to prevent the semiconductor chip from being chipped, thereby preventing the occurrence of defects.
また、第一の封止樹脂には、半導体ウエハの表面を保護するのに最適な信頼性の高い材質を採用することができ、第二の封止樹脂には、第一の溝に流れ込み易い別の材質を採用することができ、同様に、第三の封止樹脂には、第二の溝に流れ込み易い材質を採用することができるため、半導体装置の製造が容易になり、製造された半導体装置の信頼性が向上する。 The first sealing resin can be made of a highly reliable material that is optimal for protecting the surface of the semiconductor wafer, and the second sealing resin can easily flow into the first groove. Another material can be adopted, and similarly, the third sealing resin can be made of a material that can easily flow into the second groove. The reliability of the semiconductor device is improved.
また、ダイシングして半導体装置を個片化することにより、第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面とが第二および第三の封止樹脂によって保護されるため、上記各側面からの水分浸透を防止するとともに応力を緩和することができる。これにより、半導体装置の剥離や破壊などを防止することができ、半導体装置の信頼性が向上する。さらに、半導体チップの裏面が第三の封止樹脂によって保護される。 Further, by dicing and dividing the semiconductor device into pieces, the side surface of the first sealing resin, the side surface of the semiconductor circuit forming layer, and the side surface of the semiconductor chip are protected by the second and third sealing resins. Therefore, moisture can be prevented from penetrating from the side surfaces and stress can be relaxed. Thereby, peeling and destruction of the semiconductor device can be prevented, and the reliability of the semiconductor device is improved. Furthermore, the back surface of the semiconductor chip is protected by a third sealing resin.
本第6発明における半導体装置の製造方法は、前記第二の溝に前記第三の封止樹脂を充填する工程後、前記半導体チップの裏面側に残った前記第三の封止樹脂を研削して除去する工程を行い、
その後、ダイシングにより、前記第三の封止樹脂を前記半導体チップの側面に残した状態で、個片化する工程を行うものである。
The method of manufacturing a semiconductor device in the sixth invention, after the step of filling the third sealing resin in the second groove, grinding the third sealing resin remaining on the back surface side of the semiconductor chip The process of removing
Then, by dicing in a state where the third sealing resin left on the side surface of the semiconductor chip, in which a step of singulating.
本第7発明における半導体装置の製造方法は、前記第二の溝に前記第三の封止樹脂を充填する工程後、前記第一および前記第二の溝より狭いダイシング幅により、前記第二の封止樹脂側から前記半導体回路形成層を超える深さまで第三の溝を形成する工程を行い、
その後、前記第三の溝よりも狭いダイシング幅によってダイシングし、個片化する工程を行うものである。
The method of manufacturing a semiconductor device in the seventh invention, after the step of filling the third sealing resin in the second groove, by the first and the narrower dicing width than the second groove, the second It performs the step of forming the third groove from the sealing resin side to a depth exceeding the semiconductor circuit layer,
Then, diced by a narrow dicing width than said third groove, in which a step of singulating.
これによると、個片化された半導体装置の側面には、外側方へ張り出して第一の封止樹脂側から半導体チップの裏面側へ向かうアンダーフィル樹脂の流れを止める流れ止め用段差部が形成される。これにより、半導体装置を実装基板に実装した際、アンダーフィル樹脂のフィレットの這い上がりは流れ止め用段差部によって止められるため、半導体装置のコーナー部分におけるフィレットの這い上がり量と半導体装置の中央部分におけるフィレットの這い上がり量とがほぼ均等になり、実装時におけるフィレットの形状のばらつきを防止することができる。これにより、半導体装置のコーナー部分がフィレットによって十分に保護される。 According to this, on the side surface of the separated semiconductor device, a step portion for preventing flow is formed that protrudes outward and stops the flow of the underfill resin from the first sealing resin side toward the back surface side of the semiconductor chip. Is done. As a result, when the semiconductor device is mounted on the mounting substrate, the rise of the fillet of the underfill resin is stopped by the step portion for preventing flow, so that the amount of rise of the fillet at the corner portion of the semiconductor device and the center portion of the semiconductor device The amount of rise of the fillet becomes substantially uniform, and variations in the shape of the fillet during mounting can be prevented. Thereby, the corner portion of the semiconductor device is sufficiently protected by the fillet.
以上のように本発明によれば、半導体装置の側面が第二および第三の封止樹脂によって保護されるため、側面からの水分浸透を防止するとともに応力を緩和することができ、これにより、半導体装置の剥離や破壊などを防止することができ、半導体装置の信頼性が向上する。 As described above, according to the present invention, since the side surface of the semiconductor device is protected by the second and third sealing resins, moisture penetration from the side surface can be prevented and stress can be relaxed. Separation and destruction of the semiconductor device can be prevented, and the reliability of the semiconductor device is improved.
また、半導体装置を実装基板に実装した際、アンダーフィル樹脂のフィレットの這い上がりは流れ止め用段差部によって止められるため、フィレットの形状のばらつきを防止することができ、これにより、半導体装置のコーナー部分がフィレットによって十分に保護される。 Also, when the semiconductor device is mounted on the mounting board, the rise of the fillet of the underfill resin is stopped by the flow stop step portion, so that variation in the shape of the fillet can be prevented. The part is well protected by the fillet.
また、第一および第二の溝の形成時、半導体ウエハの表面は第一の封止樹脂によって保護されているため、第一および第二の溝の形成時に発生した切削屑が半導体ウエハの表面に残存したり或いは半導体チップの表面が切削屑によって汚染されるのを防止することができ、これにより、不具合の発生を防止することができる。 Further, since the surface of the semiconductor wafer is protected by the first sealing resin when the first and second grooves are formed, the cutting waste generated during the formation of the first and second grooves is removed from the surface of the semiconductor wafer. Or the surface of the semiconductor chip can be prevented from being contaminated by cutting chips, thereby preventing the occurrence of defects.
また、第一の封止樹脂には、半導体チップの表面を保護するのに最適な信頼性の高い材質を採用することができ、第二および第三の封止樹脂には、第一および第二の溝に流れ込み易くかつ側面に作用する応力を緩和するのに適した別の材質を採用することができるため、半導体装置の製造が容易になり、製造された半導体装置の信頼性が向上する。 The first sealing resin can employ a highly reliable material that is optimal for protecting the surface of the semiconductor chip. The second and third sealing resins include the first and second sealing resins. Another material suitable for relieving stress acting on the side surface that can easily flow into the second groove can be adopted, so that the semiconductor device can be easily manufactured and the reliability of the manufactured semiconductor device is improved. .
本発明の半導体装置は、ウエハレベルCSPの配線形成、第一の封止樹脂形成後に、半導体チップ表面にダイシングによる溝を形成することとし、第二の封止樹脂にて溝を充填し、溝より狭い幅のダイシングにより個片化を行うことにより、簡便な工法でありながら、半導体チップ表面へのダメージもなく、半導体回路形成層の側面を第二の封止樹脂にて保護する構造となり、半導体装置およびその実装体の信頼性を高めることができる。 In the semiconductor device of the present invention, after the wafer level CSP wiring and the first sealing resin are formed, a groove by dicing is formed on the surface of the semiconductor chip, and the groove is filled with the second sealing resin. By dividing into pieces by dicing with a narrower width, it is a simple method, but there is no damage to the surface of the semiconductor chip, and the side surface of the semiconductor circuit forming layer is protected with the second sealing resin, The reliability of the semiconductor device and its mounting body can be improved.
以下、本発明の実施の形態について、図面を参照しながら説明する。尚、先述した従来例と同じ部材については同一の符号を付記して説明を省略する。
(実施の形態1)
まず、実施の形態1における半導体装置について、図面を参照しながら具体的に説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, about the same member as the prior art example mentioned above, the same code | symbol is attached and description is abbreviate | omitted.
(Embodiment 1)
First, the semiconductor device in Embodiment 1 will be specifically described with reference to the drawings.
図1は本発明の実施の形態1における半導体装置16の製造方法を説明する断面図である。
従来と同様に、図12(a)に示すように、半導体ウエハ1は、複数の半導体チップ2を有している。各半導体チップ2は、表面に、半導体回路形成層2aと半導体電極3とを有している。
FIG. 1 is a cross-sectional view illustrating a method for manufacturing a
As in the conventional case, the semiconductor wafer 1 has a plurality of
ウエハレベルCSPの製造方法として、先ず、半導体ウエハ1の半導体回路形成層2aの表面に絶縁保護膜4を形成し、この絶縁保護膜4を開口して半導体電極3を絶縁保護膜4から露出させる。半導体電極3から配線を引きまわすための再配線5を形成し、再配線5上にポスト6を形成し、半導体ウエハ1の表面を第一の封止樹脂7で覆って保護する。ここまでの工程は従来と同様である。
As a manufacturing method of the wafer level CSP, first, the insulating
次に、図1(a)に示すように、各半導体チップ2の間を第一の封止樹脂7の表面側からダイシングして、各半導体チップ2の間に、第一の封止樹脂7の表面側から半導体回路形成層2aを超える深さまで第一の溝14を形成する。
Next, as shown in FIG. 1A, dicing is performed between the
その後、図1(b)に示すように、第一の封止樹脂7側から第一の溝14に第二の封止樹脂15を充填し、第一の封止樹脂7の表面を第二の封止樹脂15で覆う。
次に、図1(c)に示すように、第一および第二の封止樹脂7,15を研削して、ポスト6の端部を露出させ、露出した部分に外部電極8を形成する。また、半導体チップ2(半導体ウエハ1)の裏面側を研削して所定の厚みにする。
After that, as shown in FIG. 1B, the
Next, as shown in FIG. 1C, the first and
その後、図1(d)に示すように、第一の溝14よりも狭いダイシング幅W1によって各半導体チップ2の間をダイシングして切り落とし、第二の封止樹脂15を第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面とに残した状態で、個片化する。これにより、複数の半導体装置16(ウエハレベルCSP)が製造される。
Thereafter, as shown in FIG. 1 (d), each
上記のような製造方法によると、図1(a)に示すように、半導体ウエハ1の表面を第一の封止樹脂7で覆った後、各半導体チップ2の間に第一の溝14を形成しているため、第一の溝14の形成時、半導体ウエハ1の表面は第一の封止樹脂7によって保護されている。したがって、第一の溝14の形成時に発生した切削屑が半導体ウエハ1の表面に残存するのを防止したり、半導体チップ2の表面が切削屑によって汚染されるのを防止することができ、また、半導体チップ2が欠けるのを防止することもでき、これにより、不具合の発生を防止することができる。
According to the manufacturing method as described above, as shown in FIG. 1A, after the surface of the semiconductor wafer 1 is covered with the
上記のような製造方法により製造された半導体装置16の構成を以下に説明する。
図1(d)に示すように、半導体装置16は、表面に半導体回路形成層2aを有する半導体チップ2と、半導体回路形成層2aの表面に設けられた半導体電極3と、半導体回路形成層2aの表面を絶縁して保護する絶縁保護膜4(絶縁樹脂の一例)と、半導体電極3と電気的に接続される再配線5と、再配線5と電気的に接続されるポスト6と、半導体回路形成層2aの表面と再配線5とポスト6とを保護する第一の封止樹脂7とを有している。
The configuration of the
As shown in FIG. 1D, the
上記第一の溝14によって、半導体チップ2の側面には、外側方へ張り出す張り出し部2bが全周にわたり形成される。張り出し部2bは第一の封止樹脂7側(半導体装置16の表面側)から半導体回路形成層2aを超えた深さに位置している。第二の封止樹脂15は、張り出し部2bによる段差を埋めるとともに、第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の張り出し部2bまでの側面とを覆っている。
Due to the
これによると、第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面とが第二の封止樹脂15によって保護されるため、上記各側面からの水分浸透を防止するとともに側面部分に作用する応力を緩和することができる。したがって、半導体装置16の剥離や破壊などを防止することができ、半導体装置16の信頼性が向上する。
According to this, since the side surface of the
また、第一の封止樹脂7には、半導体チップ2の表面を保護するのに最適な信頼性の高い材質(例えば高純度なエポキシ系樹脂等)を採用することができ、第二の封止樹脂15には、第一の溝14に流れ込み易くかつ側面に作用する応力を緩和するのに適した別の材質(例えば樹脂中のフィラー充填剤量を減らし,溝への充填性と低応力化を高めたエポキシ系樹脂や低弾性のポリイミド系樹脂,シリコーン系樹脂等)を採用することができるため、半導体装置16の製造が容易になり、製造された半導体装置16の信頼性が向上する。このようなことから、第二の封止樹脂15には、第一の封止樹脂7に比べて、低粘度でかつ低弾性の材質が用いられている。
The
(実施の形態2)
次に、実施の形態2における半導体装置について、図面を参照しながら具体的に説明する。実施の形態2は半導体チップの側面全面と裏面全面を封止樹脂にて保護することを特徴とする。
(Embodiment 2)
Next, the semiconductor device in the second embodiment will be specifically described with reference to the drawings. The second embodiment is characterized in that the entire side surface and the entire back surface of the semiconductor chip are protected with a sealing resin.
図2は本発明の実施の形態2における半導体装置20の断面図である。
先述した実施の形態1と同様に、図1(b)に示すように、第一の溝14に第二の封止樹脂15を充填し、第一の封止樹脂7の表面を第二の封止樹脂15で覆った後、半導体チップ2の裏面側を研削して所定の厚さにし、次に、図2(a)に示すように、各半導体チップ2の間を第一の封止樹脂7とは反対側(すなわち半導体チップ2の裏面側)からダイシングすることにより、各半導体チップ2の間に、第一の溝14内の第二の封止樹脂15に達する第二の溝17を形成する。
FIG. 2 is a cross-sectional view of the
As in the first embodiment, the
但し、厚みの規制がなければ、半導体チップ2の裏面側を研削する必要はない。また、図2(a)に示すように、第二の溝17の幅を、第一の溝14の幅と同一にしているが、第一の溝14の幅より広くても或いは狭くてもよい。
However, there is no need to grind the back side of the
次に、図2(b)に示すように、第一の封止樹脂7とは反対側(すなわち半導体チップ2の裏面側)から第二の溝17に第三の封止樹脂18を充填し、半導体チップ2の裏面を第三の封止樹脂18で覆う。
Next, as shown in FIG. 2B, the third sealing
その後、図2(c)に示すように、第一および第二の封止樹脂7,15を研削して、ポスト6の端部を露出させ、露出した部分に外部電極8を形成する。
次に、図2(d)に示すように、第一および第二の溝14,17より狭いダイシング幅W1によってダイシングして切り落とし、第二の封止樹脂15を第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面とに残すとともに第三の封止樹脂18を半導体チップ2の側面と裏面とに残した状態で、個片化する。これにより、複数の半導体装置20(ウエハレベルCSP)が製造される。
Thereafter, as shown in FIG. 2C, the first and
Next, as shown in FIG. 2 (d), dicing is performed by dicing with a dicing width W 1 narrower than the first and
上記のような製造方法によると、図1(a),図2(a)に示すように、半導体ウエハ1の表面を第一の封止樹脂7で覆った後、各半導体チップ2の間に第一および第二の溝14,17を形成しているため、第一および第二の溝14,17の形成時、半導体ウエハ1の表面は第一の封止樹脂7によって保護されている。したがって、第一および第二の溝14,17の形成時に発生した切削屑が半導体ウエハ1の表面に残存するのを防止したり、半導体チップ2の表面が切削屑によって汚染されるのを防止することができ、また、半導体チップ2が欠けるのを防止することもでき、これにより、不具合の発生を防止することができる。
According to the manufacturing method as described above, after the surface of the semiconductor wafer 1 is covered with the
上記のような製造方法により製造された半導体装置20の構成を以下に説明する。
図2(d)に示すように、半導体装置20は、表面に半導体回路形成層2aを有する半導体チップ2と、半導体回路形成層2aの表面に設けられた半導体電極3と、半導体回路形成層2aの表面を絶縁して保護する絶縁保護膜4(絶縁樹脂の一例)と、半導体電極3と電気的に接続される再配線5と、再配線5と電気的に接続されるポスト6と、半導体回路形成層2aの表面と再配線5とポスト6とを保護する第一の封止樹脂7とを有している。
The configuration of the
As shown in FIG. 2D, the
第二の封止樹脂15が第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面の一部分とを覆うとともに、第三の封止樹脂18が半導体チップ2の側面の残りの部分と裏面とを覆う。
The
これによると、上記各側面が第二および第三の封止樹脂15,18によって保護されるため、上記各側面からの水分浸透を防止するとともに側面部分に作用する応力を緩和することができる。したがって、半導体装置20の剥離や破壊などを防止することができ、半導体装置20の信頼性が向上する。また、半導体チップ2の裏面が第三の封止樹脂18によって保護される。
According to this, since each said side surface is protected by the 2nd and 3rd sealing
また、第一の封止樹脂7には、半導体チップ2の表面を保護するのに最適な信頼性の高い材質(例えば高純度なエポキシ系樹脂等)を採用することができ、第二の封止樹脂15には、第一の溝14に流れ込み易くかつ側面に生じる応力を緩和するのに適した別の材質(例えば樹脂中のフィラー充填剤量を減らし,溝への充填性と低応力化を高めたエポキシ系樹脂や低弾性のポリイミド系樹脂,シリコーン系樹脂等)を採用することができ、同様に、第三の封止樹脂18には、第二の溝17に流れ込み易くかつ側面に作用する応力を緩和するのに適した材質(例えば樹脂中のフィラー充填剤量を減らし,溝への充填性と低応力化を高めたエポキシ系樹脂や低弾性のポリイミド系樹脂,シリコーン系樹脂等)を採用することができるため、半導体装置20の製造が容易になり、製造された半導体装置20の信頼性が向上する。このようなことから、第二および第三の封止樹脂15,18には、第一の封止樹脂7に比べて、低粘度でかつ低弾性の材質が用いられている。
The
(実施の形態3)
次に、実施の形態3における半導体装置について、図面を参照しながら具体的に説明する。
(Embodiment 3)
Next, the semiconductor device in
実施の形態3は半導体チップ側面全面を封止樹脂にて保護することを特徴とする。
先述した実施の形態1と同様に、第一の溝14に第二の封止樹脂15を充填し、図1(c)に示すように、ポスト6の端部を露出させ、露出させた部分に外部電極8を形成した後、図3(a)に示すように、半導体チップ2の裏面側を第一の溝14内の第二の封止樹脂15に達するまで研削する。
The third embodiment is characterized in that the entire side surface of the semiconductor chip is protected with a sealing resin.
Similarly to the first embodiment described above, the second sealing
その後、図3(b)に示すように、第一の溝14よりも狭いダイシング幅W1によってダイシングして切り落とし、第二の封止樹脂15を第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面とに残した状態で、個片化する。これにより、複数の半導体装置22(ウエハレベルCSP)が製造される。
Thereafter, as shown in FIG. 3B, dicing is performed with a dicing width W1 narrower than that of the
これによると、図3(b)に示すように、製造された半導体装置22では、第二の封止樹脂15が第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面全体とを覆って保護している。このため、上記各側面からの水分浸透を防止するとともに側面部分に作用する応力を緩和することができ、半導体装置22の剥離や破壊などを防止して半導体装置22の信頼性を向上させることができる。
According to this, as shown in FIG. 3B, in the manufactured
(実施の形態4)
次に、実施の形態4における半導体装置について、図面を参照しながら具体的に説明する。
(Embodiment 4)
Next, the semiconductor device in the fourth embodiment will be specifically described with reference to the drawings.
先述した実施の形態2と同様に、第二の溝17に第三の封止樹脂18を充填し、図2(c)に示すように、ポスト6の端部を露出させ、露出した部分に外部電極8を形成した後、図4(a)に示すように、半導体チップ2の裏面側に残った第三の封止樹脂18を研削して除去する。
As in the second embodiment, the second sealing
次に、図4(b)に示すように、第一および第二の溝14,17より狭いダイシング幅W1によってダイシングして切り落とし、第二の封止樹脂15を第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面とに残すとともに第三の封止樹脂18を半導体チップ2の側面に残した状態で、個片化する。これにより、複数の半導体装置24(ウエハレベルCSP)が製造される。
Next, as shown in FIG. 4B, dicing is performed by dicing with a dicing width W1 narrower than the first and
これによると、図4(b)に示すように、製造された半導体装置24では、第二の封止樹脂15が第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面の一部分とを覆って保護しているとともに、第三の封止樹脂18が半導体チップ2の側面の残りの部分を覆って保護している。このため、上記各側面からの水分浸透を防止するとともに側面部分に作用する応力を緩和することができ、半導体装置24の剥離や破壊などを防止して半導体装置24の信頼性を向上させることができる。
According to this, as shown in FIG. 4B, in the manufactured
(実施の形態5)
次に、実施の形態5における半導体装置とその実装体について、図面を参照しながら具体的に説明する。
(Embodiment 5)
Next, the semiconductor device and its mounting body in the fifth embodiment will be specifically described with reference to the drawings.
実施の形態5は封止樹脂にて保護された半導体装置側面を実装体としてのアンダーフィル樹脂のフィレット形成を安定化させ側面を保護し、半導体チップ側面の保護を強固にすることを特徴とする。 The fifth embodiment is characterized in that the side face of the semiconductor device protected by the sealing resin is stabilized to form the fillet of the underfill resin as a mounting body, the side face is protected, and the protection of the side face of the semiconductor chip is strengthened. .
先述した実施の形態1と同様に、第一の溝14に第二の封止樹脂15を充填し、図1(c)に示すように、ポスト6の端部を露出させ、露出した部分に外部電極8を形成し、半導体チップ2の裏面側を研削して所定の厚みにした後、図5(a)に示すように、第一の溝14より狭いダイシング幅W2により、第二の封止樹脂15の表面側(すなわち第一の封止樹脂7側)から半導体回路形成層2aを超える深さまで第三の溝26を形成する。
As in the first embodiment described above, the first sealing
次に、図5(b)に示すように、上記第三の溝26よりも狭い切り落とし用のダイシング幅W3によってダイシングして切り落とし、第二の封止樹脂15を第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面とに残した状態で、個片化する。これにより、複数の半導体装置27(ウエハレベルCSP)が製造される。
Next, as shown in FIG. 5B, the second sealing
これによると、図5(b)に示すように、製造された半導体装置27の側面には、外側方へ張り出した流れ止め用段差部28が全周にわたり形成される。流れ止め用段差部28は、ポスト6側から半導体チップ2の裏面側へ向かうアンダーフィル樹脂12の流れを止めるものであり、第一の封止樹脂7側から半導体回路形成層2aを超えた深さに位置している。
According to this, as shown in FIG. 5B, the flow preventing stepped
図6は、半導体装置27を実装基板10に実装した実装体30を示す。
上記実装体30の製造方法としては、先ず、半導体装置27の外部電極8を実装部11によって実装基板10に実装し、外部電極8と実装基板10とを電気的に接続する。次に、半導体装置27と実装基板10との間にアンダーフィル樹脂12を充填し、半導体装置27の周辺にフィレット12aを形成する。
FIG. 6 shows a mounting
As a manufacturing method of the mounting
これにより、実装部11がアンダーフィル樹脂12で保護される。また、アンダーフィル樹脂12のフィレット12aの這い上がりは流れ止め用段差部28によって止められるため、半導体装置27の四隅コーナー部分におけるフィレット12aの這い上がり量と半導体装置27の中央部分におけるフィレット12aの這い上がり量とがほぼ均等になり、実装時におけるフィレット12aの形状のばらつきを防止することができる。これにより、半導体装置27の四隅コーナー部分がフィレット12aによって十分に保護されるため、半導体回路形成層2aをより一層強固に保護して半導体装置27およびその実装体30の信頼性を高めることができる。
Thereby, the mounting
(実施の形態6)
次に、実施の形態6における半導体装置とその実装体について、図面を参照しながら具体的に説明する。
(Embodiment 6)
Next, the semiconductor device and its mounting body in the sixth embodiment will be specifically described with reference to the drawings.
先述した実施の形態3と同様に、第一の溝14に第二の封止樹脂15を充填し、図3(a)に示すように、半導体チップ2の裏面側を第一の溝14内の第二の封止樹脂15に達するまで研削した後、図7(a)に示すように、第一の溝14より狭いダイシング幅W2により、第二の封止樹脂15の表面側(すなわち第一の封止樹脂7側)から半導体回路形成層2aを超える深さまで第三の溝26を形成する。
As in the third embodiment, the
次に、図7(b)に示すように、上記第三の溝26よりも狭い切り落とし用のダイシング幅W3によってダイシングして切り落とし、第二の封止樹脂15を第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面とに残した状態で、個片化する。これにより、複数の半導体装置32(ウエハレベルCSP)が製造される。
Next, as shown in FIG. 7B, the second sealing
これによると、図7(b)に示すように、製造された半導体装置32の側面には、外側方へ張り出した流れ止め用段差部28が全周にわたり形成される。流れ止め用段差部28は、ポスト6側から半導体チップ2の裏面側へ向かうアンダーフィル樹脂12の流れを止めるものであり、第一の封止樹脂7側から半導体回路形成層2aを超えた深さに位置している。
According to this, as shown in FIG. 7B, the flow
尚、半導体装置32を実装基板10に実装した実装体(図示省略)の製造方法は上記実施の形態5と同様であり、また、実装体においては、上記実施の形態5と同様に、流れ止め用段差部28の存在によって、半導体装置32の四隅コーナー部分におけるフィレット12aの這い上がり量と半導体装置32の中央部分におけるフィレット12aの這い上がり量とがほぼ均等になり、実装時におけるフィレット12aの形状のばらつきを防止することができる。
A manufacturing method of a mounting body (not shown) in which the
(実施の形態7)
次に、実施の形態7における半導体装置とその実装体について、図面を参照しながら具体的に説明する。
(Embodiment 7)
Next, the semiconductor device and its mounting body in
先述した実施の形態2と同様に、第二の溝17に第三の封止樹脂18を充填し、図2(c)に示すように、ポスト6の端部を露出させ、露出した部分に外部電極8を形成した後、図8(a)に示すように、第一および第二の溝14,17より狭いダイシング幅W2により、第二の封止樹脂15の表面側(すなわち第一の封止樹脂7側)から半導体回路形成層2aを超える深さまで第三の溝26を形成する。
As in the second embodiment, the second sealing
次に、図8(b)に示すように、上記第三の溝26よりも狭い切り落とし用のダイシング幅W3によってダイシングして切り落とし、第二の封止樹脂15を第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面とに残すとともに第三の封止樹脂18を半導体チップ2の側面と裏面とに残した状態で、個片化する。これにより、複数の半導体装置34(ウエハレベルCSP)が製造される。
Next, as shown in FIG. 8B, the second sealing
これによると、図8(b)に示すように、製造された半導体装置34の側面には、外側方へ張り出した流れ止め用段差部28が全周にわたり形成される。流れ止め用段差部28は、ポスト6側から半導体チップ2の裏面側へ向かうアンダーフィル樹脂12の流れを止めるものであり、第一の封止樹脂7側から半導体回路形成層2aを超えた深さに位置している。
According to this, as shown in FIG. 8B, the flow preventing stepped
尚、半導体装置34を実装基板10に実装した実装体(図示省略)の製造方法は上記実施の形態5と同様であり、また、実装体においては、上記実施の形態5と同様に、流れ止め用段差部28の存在によって、半導体装置34の四隅コーナー部分におけるフィレット12aの這い上がり量と半導体装置34の中央部分におけるフィレット12aの這い上がり量とがほぼ均等になり、実装時におけるフィレット12aの形状のばらつきを防止することができる。
A manufacturing method of a mounting body (not shown) in which the
(実施の形態8)
次に、実施の形態8における半導体装置とその実装体について、図面を参照しながら具体的に説明する。
(Embodiment 8)
Next, a semiconductor device and its mounting body in
先述した実施の形態4と同様に、第二の溝17に第三の封止樹脂18を充填し、図4(a)に示すように、半導体チップ2の裏面側に残った第三の封止樹脂18を研削して除去した後、図9(a)に示すように、第一および第二の溝14,17より狭いダイシング幅W2により、第二の封止樹脂15の表面側(すなわち第一の封止樹脂7側)から半導体回路形成層2aを超える深さまで第三の溝26を形成する。
As in the above-described fourth embodiment, the third sealing
次に、図9(b)に示すように、上記第三の溝26よりも狭い切り落とし用のダイシング幅W3によってダイシングして切り落とし、第二の封止樹脂15を第一の封止樹脂7の側面と半導体回路形成層2aの側面と半導体チップ2の側面とに残すとともに第三の封止樹脂18を半導体チップ2の側面に残した状態で、個片化する。これにより、複数の半導体装置36(ウエハレベルCSP)が製造される。
Next, as shown in FIG. 9B, the second sealing
これによると、図9(b)に示すように、製造された半導体装置36の側面には、外側方へ張り出した流れ止め用段差部28が全周にわたり形成される。流れ止め用段差部28は、ポスト6側から半導体チップ2の裏面側へ向かうアンダーフィル樹脂12の流れを止めるものであり、第一の封止樹脂7側から半導体回路形成層2aを超えた深さに位置している。
According to this, as shown in FIG. 9B, the flow preventing stepped
尚、半導体装置36を実装基板10に実装した実装体(図示省略)の製造方法は上記実施の形態5と同様であり、また、実装体においては、上記実施の形態5と同様に、流れ止め用段差部28の存在によって、半導体装置36の四隅コーナー部分におけるフィレット12aの這い上がり量と半導体装置36の中央部分におけるフィレット12aの這い上がり量とがほぼ均等になり、実装時におけるフィレット12aの形状のばらつきを防止することができる。
The manufacturing method of the mounting body (not shown) in which the
(実施の形態9)
次に、実施の形態9における半導体装置とその実装体について、図面を参照しながら具体的に説明する。
(Embodiment 9)
Next, the semiconductor device and its mounting body in
実施の形態5は従来の半導体装置側面を実装体としてのアンダーフィル樹脂のフィレット形成を安定化させ半導体装置側面を保護し、半導体チップ側面をアンダーフィル樹脂にて保護をすることを特徴とする。 The fifth embodiment is characterized in that the fillet formation of the underfill resin using the side surface of the conventional semiconductor device as a mounting body is stabilized to protect the side surface of the semiconductor device, and the side surface of the semiconductor chip is protected by the underfill resin.
先述した従来と同様に、図12(b)に示すように、ポスト6を露出させて外部電極8を形成し、半導体ウエハ1の裏面側を研削して所定の厚みにする。
その後、図10(a)に示すように、所定のダイシング幅W4により、第一の封止樹脂7の表面側から半導体回路形成層2aを超える深さまで溝38を形成する。
As in the conventional case described above, as shown in FIG. 12B, the
Thereafter, as shown in FIG. 10A, a
次に、図10(b)に示すように、上記溝38よりも狭い切り落とし用のダイシング幅W5によってダイシングして切り落とし、個片化する。これにより、複数の半導体装置39(ウエハレベルCSP)が製造される。
Next, as shown in FIG. 10B, the wafer is diced and cut into pieces by a dicing width W5 for cutting that is narrower than the
これによると、図10(b)に示すように、製造された半導体装置39の側面には、外側方へ張り出した流れ止め用段差部28が全周にわたり形成される。流れ止め用段差部28は、ポスト6側から半導体チップ2の裏面側へ向かうアンダーフィル樹脂12の流れを止めるものであり、第一の封止樹脂7側から半導体回路形成層2aを超えた深さに位置している。
According to this, as shown in FIG. 10B, the flow preventing
図11は、半導体装置39を実装基板10に実装した実装体40を示す。
上記実装体40の製造方法としては、先ず、半導体装置39の外部電極8を実装部11によって実装基板10に実装し、外部電極8と実装基板10とを電気的に接続する。次に、半導体装置39と実装基板10との間にアンダーフィル樹脂12を充填し、半導体装置39の周辺にフィレット12aを形成する。
FIG. 11 shows a mounting
As a manufacturing method of the mounting
これにより、実装部11がアンダーフィル樹脂12で保護される。また、アンダーフィル樹脂12のフィレット12aの這い上がりは流れ止め用段差部28によって止められるため、半導体装置39の四隅コーナー部分におけるフィレット12aの這い上がり量と半導体装置39の中央部分におけるフィレット12aの這い上がり量とがほぼ均等になり、実装時におけるフィレット12aの形状のばらつきを防止することができる。これにより、半導体装置39の四隅コーナー部分がフィレット12aによって十分に保護されるため、半導体回路形成層2aをより一層強固に保護して半導体装置39およびその実装体40の信頼性を高めることができる。
Thereby, the mounting
本発明は、簡便な工法でありながら、半導体チップの側面を保護する構造を持ち、半導体装置が実装基板に実装され、更なる応力を付加された状態においても信頼性を高めることができ、ウエハレベルCSPおよびその実装体に有用である。 Although the present invention is a simple construction method, it has a structure for protecting the side surface of a semiconductor chip, can improve reliability even when a semiconductor device is mounted on a mounting substrate and a further stress is applied to the wafer, Useful for level CSPs and their implementations.
1 半導体ウエハ
2 半導体チップ
2a 半導体回路形成層
2b 張り出し部
3 半導体電極
4 絶縁保護膜(絶縁樹脂)
5 再配線
6 ポスト
7 第一の封止樹脂
8 外部電極
10 実装基板
11 実装部
12 アンダーフィル樹脂
12a フィレット
14 第一の溝
15 第二の封止樹脂
16 半導体装置
17 第二の溝
18 第三の封止樹脂
20,22,24,27,32,34,36,39 半導体装置
26 第三の溝
28 流れ止め用段差部
30,40 実装体
W1〜W3 ダイシング幅
DESCRIPTION OF SYMBOLS 1
5 Rewiring 6
Claims (7)
前記半導体チップの表面に設けられた半導体電極と、
前記半導体チップの表面を絶縁して保護する絶縁樹脂と、
前記半導体電極と電気的に接続される再配線と、
前記再配線と電気的に接続されるポストと、
前記半導体チップの表面と前記再配線と前記ポストとを保護する第一の封止樹脂とを有し、
第二の封止樹脂が前記第一の封止樹脂の側面と前記半導体回路形成層の側面と前記半導体チップの側面の一部分とを覆うとともに、第三の封止樹脂が前記半導体チップの側面の残りの部分を覆い、
前記半導体チップの側面及び前記第一の封止樹脂の側面における前記第二の封止樹脂によって覆われている部分の長さは、前記半導体チップの側面における前記第三の封止樹脂によって覆われている部分の長さよりも長く、
前記第二の封止樹脂及び前記第三の封止樹脂は、前記第一の封止樹脂に比べて低粘度でかつ低弾性であることを特徴とする半導体装置。 A semiconductor chip having a semiconductor circuit forming layer on the surface;
A semiconductor electrode provided on a surface of the semiconductor chip,
An insulating resin to protect and insulate the surface of the semiconductor chip,
Rewiring electrically connected to the semiconductor electrode;
A post which is connected to the redistribution electrically,
And a first sealing resin for protecting the said post and the surface and the rewiring of the semiconductor chip,
The second sealing resin covers the side surface of the first sealing resin, the side surface of the semiconductor circuit forming layer, and a part of the side surface of the semiconductor chip, and the third sealing resin covers the side surface of the semiconductor chip. Cover the rest,
The length of the portion covered with the second sealing resin on the side surface of the semiconductor chip and the side surface of the first sealing resin is covered with the third sealing resin on the side surface of the semiconductor chip. Longer than the length of the part
The semiconductor device characterized in that the second sealing resin and the third sealing resin have lower viscosity and lower elasticity than the first sealing resin .
前記流れ止め用段差部は前記第一の封止樹脂側から前記半導体回路形成層を超えた深さに位置しており、
前記流れ止め用段差部は、前記第二の封止樹脂と前記第三の封止樹脂との界面に形成されることを特徴とする請求項1又は2のいずれか1項に記載の半導体装置。 On the side surface of the semiconductor chip, there is formed a flow stop stepped portion that protrudes outward and stops the flow of underfill resin from the post side toward the back surface side of the semiconductor chip,
The flow stopping step is located at a depth beyond the semiconductor circuit forming layer from the first sealing resin side,
3. The semiconductor device according to claim 1, wherein the step portion for preventing flow is formed at an interface between the second sealing resin and the third sealing resin. 4. .
前記半導体装置の前記ポストに外部電極が設けられ、External electrodes are provided on the posts of the semiconductor device,
前記外部電極と前記実装基板とが電気的に接続され、The external electrode and the mounting substrate are electrically connected,
前記半導体装置と前記実装基板との間にアンダーフィル樹脂が充填されて実装部が保護され、Underfill resin is filled between the semiconductor device and the mounting substrate to protect the mounting portion,
前記アンダーフィル樹脂のフィレットが前記流れ止め用段差部まで達していることを特徴とする半導体装置の実装体。A mount for a semiconductor device, wherein a fillet of the underfill resin reaches the step portion for preventing flow.
複数の半導体チップを有する半導体ウエハの表面を第一の封止樹脂で覆う工程と、A step of covering the surface of a semiconductor wafer having a plurality of semiconductor chips with a first sealing resin;
半導体チップの間を第一の封止樹脂側からダイシングすることにより、半導体チップの間に、前記第一の封止樹脂側から前記半導体回路形成層を超える深さまで第一の溝を形成する工程と、Forming a first groove between the semiconductor chips from the first sealing resin side to a depth exceeding the semiconductor circuit forming layer by dicing between the semiconductor chips from the first sealing resin side; When,
前記第一の封止樹脂側から前記第一の溝に第二の封止樹脂を充填する工程と、Filling the first groove with the second sealing resin from the first sealing resin side;
前記半導体チップの間を前記第一の封止樹脂とは反対側からダイシングすることにより、前記半導体チップの間に、前記第一の溝内の前記第二の封止樹脂に達する第二の溝を形成する工程と、A second groove reaching the second sealing resin in the first groove between the semiconductor chips by dicing between the semiconductor chips from the side opposite to the first sealing resin. Forming a step;
前記第一の封止樹脂とは反対側から前記第二の溝に第三の封止樹脂を充填する工程と、Filling the second groove with the third sealing resin from the side opposite to the first sealing resin;
前記第一および前記第二の溝より狭いダイシング幅によってダイシングし、前記第二の封止樹脂を前記第一の封止樹脂の側面と前記半導体回路形成層の側面と前記半導体チップの側面とに残すとともに前記第三の封止樹脂を前記半導体チップの側面と裏面とに残した状態で、個片化する工程とを有し、Dicing with a dicing width narrower than the first and second grooves, the second sealing resin is divided into a side surface of the first sealing resin, a side surface of the semiconductor circuit forming layer, and a side surface of the semiconductor chip. In a state where the third sealing resin is left and left on the side surface and the back surface of the semiconductor chip,
前記半導体チップの側面及び前記第一の封止樹脂の側面における前記第二の封止樹脂によって覆われている部分の長さは、前記半導体チップの側面における第三の封止樹脂によって覆われている部分の長さよりも長く、The length of the portion covered with the second sealing resin on the side surface of the semiconductor chip and the side surface of the first sealing resin is covered with the third sealing resin on the side surface of the semiconductor chip. Longer than the length of the part
前記第二の封止樹脂及び前記第三の封止樹脂は、前記第一の封止樹脂に比べて低粘度でかつ低弾性であることを特徴とする半導体装置の製造方法。The method for manufacturing a semiconductor device, wherein the second sealing resin and the third sealing resin are lower in viscosity and lower in elasticity than the first sealing resin.
その後、ダイシングにより、前記第三の封止樹脂を前記半導体チップの側面に残した状態で、個片化する工程を行うことを特徴とする請求項5記載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5, wherein the step of dicing is performed by dicing in a state where the third sealing resin is left on the side surface of the semiconductor chip.
その後、前記第三の溝よりも狭いダイシング幅によってダイシングし、個片化する工程を行うことを特徴とする請求項5又は請求項6に記載の半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 5, wherein a step of dicing with a dicing width narrower than that of the third groove is performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161734A JP4812525B2 (en) | 2006-06-12 | 2006-06-12 | Semiconductor device, semiconductor device mounting body, and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161734A JP4812525B2 (en) | 2006-06-12 | 2006-06-12 | Semiconductor device, semiconductor device mounting body, and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335424A JP2007335424A (en) | 2007-12-27 |
JP4812525B2 true JP4812525B2 (en) | 2011-11-09 |
Family
ID=38934652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006161734A Active JP4812525B2 (en) | 2006-06-12 | 2006-06-12 | Semiconductor device, semiconductor device mounting body, and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4812525B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140043859A (en) * | 2012-10-02 | 2014-04-11 | 스태츠 칩팩, 엘티디. | A semiconductor device and a method of making a semiconductor device |
US10181423B2 (en) | 2012-10-02 | 2019-01-15 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of using a standardized carrier in semiconductor packaging |
US10658330B2 (en) | 2013-01-03 | 2020-05-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages |
US10777528B2 (en) | 2013-01-03 | 2020-09-15 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming embedded wafer level chip scale packages |
US12002726B2 (en) | 2020-09-07 | 2024-06-04 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacture |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009245962A (en) * | 2008-03-28 | 2009-10-22 | Oki Semiconductor Co Ltd | Semiconductor device |
CN101552248B (en) * | 2008-03-31 | 2013-01-23 | 兆装微股份有限公司 | A semiconductor device and a manufacturing method thereof |
JP5081037B2 (en) * | 2008-03-31 | 2012-11-21 | ラピスセミコンダクタ株式会社 | Semiconductor device |
JP5004907B2 (en) * | 2008-09-03 | 2012-08-22 | 株式会社テラミクロス | Manufacturing method of semiconductor device |
US8482105B2 (en) * | 2010-01-29 | 2013-07-09 | Headway Technologies, Inc. | Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same |
JP2012023259A (en) * | 2010-07-16 | 2012-02-02 | Casio Comput Co Ltd | Semiconductor device and method for manufacturing the same |
US8426947B2 (en) * | 2010-08-02 | 2013-04-23 | Headway Technologies, Inc. | Laminated semiconductor wafer, laminated chip package and method of manufacturing the same |
JP5664666B2 (en) | 2011-01-07 | 2015-02-04 | 株式会社村田製作所 | Electronic component module manufacturing method and electronic component module |
US8652941B2 (en) | 2011-12-08 | 2014-02-18 | International Business Machines Corporation | Wafer dicing employing edge region underfill removal |
CN104364898A (en) * | 2012-05-30 | 2015-02-18 | 奥林巴斯株式会社 | Method of manufacturing image pickup device and method of manufacturing semiconductor device |
JP2014011289A (en) * | 2012-06-29 | 2014-01-20 | Ibiden Co Ltd | Electronic component and manufacturing method of electronic component |
JP6487275B2 (en) * | 2015-06-01 | 2019-03-20 | 株式会社ディスコ | Wafer processing method |
JP6491055B2 (en) * | 2015-06-30 | 2019-03-27 | 株式会社ディスコ | Wafer processing method |
JP6077622B2 (en) * | 2015-09-29 | 2017-02-08 | ラピスセミコンダクタ株式会社 | Semiconductor device and method for manufacturing the same |
JP6503518B2 (en) * | 2015-10-10 | 2019-04-17 | チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド | Image sensing chip packaging method and package structure |
JP6524535B2 (en) * | 2016-03-11 | 2019-06-05 | パナソニックIpマネジメント株式会社 | Element chip and method of manufacturing the same |
WO2017217306A1 (en) * | 2016-06-15 | 2017-12-21 | 株式会社村田製作所 | Semiconductor component and semiconductor component production method |
DE102018106434B4 (en) * | 2017-06-30 | 2023-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor component and method for its manufacture |
US11121050B2 (en) | 2017-06-30 | 2021-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of a semiconductor device |
JP2020181876A (en) * | 2019-04-24 | 2020-11-05 | 株式会社ディスコ | Method for manufacturing device package |
JP7378678B1 (en) * | 2022-01-28 | 2023-11-13 | リンテック株式会社 | Curable resin film, composite sheet, semiconductor chip, and method for manufacturing semiconductor chip |
CN118248568A (en) * | 2022-12-23 | 2024-06-25 | 华润润安科技(重庆)有限公司 | Semiconductor structure manufacturing method and semiconductor structure |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3356014B2 (en) * | 1997-08-08 | 2002-12-09 | 松下電器産業株式会社 | Semiconductor element |
JP3706492B2 (en) * | 1998-12-25 | 2005-10-12 | 三洋電機株式会社 | Semiconductor device and manufacturing method thereof |
JP4003780B2 (en) * | 2004-09-17 | 2007-11-07 | カシオ計算機株式会社 | Semiconductor device and manufacturing method thereof |
-
2006
- 2006-06-12 JP JP2006161734A patent/JP4812525B2/en active Active
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11011423B2 (en) | 2012-10-02 | 2021-05-18 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of using a standardized carrier in semiconductor packaging |
KR101886888B1 (en) * | 2012-10-02 | 2018-08-08 | 스태츠 칩팩 피티이. 엘티디. | A semiconductor device and a method of making a semiconductor device |
US10181423B2 (en) | 2012-10-02 | 2019-01-15 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of using a standardized carrier in semiconductor packaging |
US10515828B2 (en) | 2012-10-02 | 2019-12-24 | STATS ChipPAC Pte. Ltd. | Method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP |
KR20140043859A (en) * | 2012-10-02 | 2014-04-11 | 스태츠 칩팩, 엘티디. | A semiconductor device and a method of making a semiconductor device |
US11222793B2 (en) | 2012-10-02 | 2022-01-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device with encapsulant deposited along sides and surface edge of semiconductor die in embedded WLCSP |
US11961764B2 (en) | 2012-10-02 | 2024-04-16 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of making a wafer-level chip-scale package |
US12094729B2 (en) | 2012-10-02 | 2024-09-17 | STATS ChipPAC Pte. Ltd. | Semiconductor device with encapsulant deposited along sides and surface edge of semiconductor die in embedded WLCSP |
US10658330B2 (en) | 2013-01-03 | 2020-05-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages |
US10777528B2 (en) | 2013-01-03 | 2020-09-15 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming embedded wafer level chip scale packages |
US11488932B2 (en) | 2013-01-03 | 2022-11-01 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages |
US11488933B2 (en) | 2013-01-03 | 2022-11-01 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming embedded wafer level chip scale packages |
US12002726B2 (en) | 2020-09-07 | 2024-06-04 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacture |
Also Published As
Publication number | Publication date |
---|---|
JP2007335424A (en) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4812525B2 (en) | Semiconductor device, semiconductor device mounting body, and semiconductor device manufacturing method | |
US12057362B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5028988B2 (en) | Manufacturing method of semiconductor device | |
CN101290912B (en) | Semiconductor device and manufacturing method thereof | |
JP2009094451A (en) | Crack-resistant semiconductor package and its production process | |
US10964595B2 (en) | Method for singulating packaged integrated circuits and resulting structures | |
JP5473959B2 (en) | Semiconductor device | |
JP2009088109A (en) | Semiconductor device and manufacturing method thereof | |
JP2010225648A (en) | Semiconductor device and manufacturing method thereof | |
US9892989B1 (en) | Wafer-level chip scale package with side protection | |
JP2006173548A (en) | Semiconductor apparatus and manufacturing method thereof | |
US8093719B1 (en) | Seal ring for preventing crack propagation in integrated circuit devices | |
JP4986417B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2005191485A (en) | Semiconductor device | |
JP5394418B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5106763B2 (en) | Semiconductor device | |
TWI591759B (en) | Electronic package and manufacturing method | |
JP2007165402A (en) | Semiconductor device | |
JP2014220375A (en) | Semiconductor device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110823 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4812525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |