[go: up one dir, main page]

JP4811397B2 - Light receiving element and display device - Google Patents

Light receiving element and display device Download PDF

Info

Publication number
JP4811397B2
JP4811397B2 JP2007332098A JP2007332098A JP4811397B2 JP 4811397 B2 JP4811397 B2 JP 4811397B2 JP 2007332098 A JP2007332098 A JP 2007332098A JP 2007332098 A JP2007332098 A JP 2007332098A JP 4811397 B2 JP4811397 B2 JP 4811397B2
Authority
JP
Japan
Prior art keywords
electrode
light receiving
semiconductor region
receiving element
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007332098A
Other languages
Japanese (ja)
Other versions
JP2009158553A (en
Inventor
田中  勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007332098A priority Critical patent/JP4811397B2/en
Publication of JP2009158553A publication Critical patent/JP2009158553A/en
Application granted granted Critical
Publication of JP4811397B2 publication Critical patent/JP4811397B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

本発明は、制御電極を含んで構成された受光素子およびそのような受光素子を備えた表示装置に関する。   The present invention relates to a light receiving element including a control electrode and a display device including such a light receiving element.

近年、液晶表示装置や有機EL表示装置などの表示装置において、表示画像の明るさやコントラストを検出して制御するためにフォトダイオードなどの受光素子が広く用いられている。このフォトダイオードは、上記したような表示装置において、TFT(Thin Film Transistor;薄膜トランジスタ)などの駆動回路を有する表示素子と共に搭載されるようになっている。   In recent years, light receiving elements such as photodiodes have been widely used in display devices such as liquid crystal display devices and organic EL display devices in order to detect and control the brightness and contrast of displayed images. This photodiode is mounted together with a display element having a drive circuit such as a TFT (Thin Film Transistor) in a display device as described above.

このようなフォトダイオードの一種として、平面形状のPIN型フォトダイオードが知られている。このPIN型フォトダイオードは、透明基板面上に形成された多結晶シリコンからなるp型半導体領域およびn型半導体領域と、その間の透明基板面上に形成された多結晶シリコンからなるi型半導体(中間半導体)領域とを備えている。   As one type of such a photodiode, a planar PIN photodiode is known. This PIN photodiode includes a p-type semiconductor region and an n-type semiconductor region made of polycrystalline silicon formed on a transparent substrate surface, and an i-type semiconductor made of polycrystalline silicon formed on the transparent substrate surface therebetween ( Intermediate semiconductor) region.

例えば特許文献1には、PIN型フォトダイオードにおいて、第3の電極(ゲート電極)を用いて閾値電圧を制御するようにしたものが提案されている。   For example, Patent Document 1 proposes a PIN photodiode in which a threshold voltage is controlled using a third electrode (gate electrode).

特開2004−119719号公報JP 2004-119719 A

ところで、上記のようなゲート電極に印加する電圧(ゲート電圧)の値を制御することにより、閾値電圧ではなく、受光することにより生ずる光電流を制御することも可能になると考えられる。   By controlling the value of the voltage (gate voltage) applied to the gate electrode as described above, it is considered possible to control not the threshold voltage but the photocurrent generated by receiving light.

とこ6ろが、この方法では、ゲート電圧が高くなりすぎると、p型半導体領域と電気的に接続されたアノード電極や、n型半導体領域と電気的に接続されたカソード電極の近傍での電界の大きさが過大となってしまうため、受光素子において急激に電流が流れ出すブレークダウン現象が発生しやすくなると考えられる。そしてこのようなブレークダウン現象が発生しやすいと、製造の際のばらつきによって不良品の割合が増えてしまうため、歩留りが低下してしまうことになる。   However, in this method, if the gate voltage becomes too high, the electric field in the vicinity of the anode electrode electrically connected to the p-type semiconductor region and the cathode electrode electrically connected to the n-type semiconductor region will be described. Therefore, it is considered that a breakdown phenomenon in which current suddenly flows in the light receiving element is likely to occur. If such a breakdown phenomenon is likely to occur, the ratio of defective products increases due to variations in manufacturing, resulting in a decrease in yield.

本発明はかかる問題点に鑑みてなされたもので、その目的は、製造の際の歩留りを向上させることが可能な受光素子およびそのような受光素子を備えた表示装置を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a light receiving element capable of improving the yield in manufacturing and a display device including such a light receiving element.

本発明の受光素子は、素子形成面上に形成された第1導電型半導体領域と、素子形成面上に形成された第2導電型半導体領域と、第1導電型半導体領域と第2導電型半導体領域との間の素子形成面上に、これらの2つの半導体領域よりも不純物濃度が低く形成された中間半導体領域と、第1導電型半導体領域と電気的に接続された第1電極と、第2導電型半導体領域と電気的に接続された第2電極と、素子形成面上の中間半導体領域に対向する領域に絶縁膜を介して形成された制御電極とを備えたものである。また、上記第1電極またはこの第1電極と電気的に接続された電極、ならびに上記第2電極またはこの第2電極と電気的に接続された電極、のうちの少なくとも一方の電極が、中間半導体領域の少なくとも一部の領域を介して制御電極に対向して形成された対向領域を有している。   The light receiving element of the present invention includes a first conductivity type semiconductor region formed on an element formation surface, a second conductivity type semiconductor region formed on the element formation surface, a first conductivity type semiconductor region, and a second conductivity type. An intermediate semiconductor region having an impurity concentration lower than that of these two semiconductor regions on an element formation surface between the semiconductor region and a first electrode electrically connected to the first conductivity type semiconductor region; A second electrode electrically connected to the second conductivity type semiconductor region and a control electrode formed through an insulating film in a region facing the intermediate semiconductor region on the element formation surface. At least one of the first electrode or the electrode electrically connected to the first electrode and the second electrode or the electrode electrically connected to the second electrode is an intermediate semiconductor. It has a counter area formed to face the control electrode through at least a part of the area.

本発明の表示装置は、配列された複数の表示素子および上記受光素子を備えたものである。   The display device of the present invention includes a plurality of arranged display elements and the light receiving element.

本発明の受光素子および表示装置では、制御電極に電圧が印加されることにより、受光部としての中間半導体領域に光が照射された際に生ずる光電流の制御が可能となる。また、上記第1電極またはこの第1電極と電気的に接続された電極、ならびに上記第2電極またはこの第2電極と電気的に接続された電極、のうちの少なくとも一方の電極に、中間半導体領域の少なくとも一部の領域を介して制御電極に対向する対向領域が設けられていることにより、このような対向領域が設けられていない場合と比べ、中間半導体領域と第1導電型半導体領域または第2導電型半導体領域との間に生ずる電界が緩和され、ブレークダウン現象が発生しにくくなる。   In the light receiving element and the display device of the present invention, by applying a voltage to the control electrode, it is possible to control the photocurrent generated when light is irradiated to the intermediate semiconductor region as the light receiving portion. An intermediate semiconductor is connected to at least one of the first electrode or the electrode electrically connected to the first electrode, and the second electrode or the electrode electrically connected to the second electrode. By providing the opposing region that opposes the control electrode through at least a part of the region, the intermediate semiconductor region and the first conductivity type semiconductor region or the semiconductor region compared with the case where such an opposing region is not provided The electric field generated between the second conductivity type semiconductor region is relaxed, and the breakdown phenomenon is less likely to occur.

本発明の受光素子または表示装置によれば、第1電極またはこの第1電極と電気的に接続された電極、ならびに第2電極またはこの第2電極と電気的に接続された電極のうちの少なくとも一方の電極に、中間半導体領域の少なくとも一部の領域を介して制御電極に対向する対向領域を設けるようにしたので、このような対向領域が設けられていない場合と比べてブレークダウン現象を発生しにくくすることができ、製造の際の歩留りを向上させることが可能となる。   According to the light receiving element or the display device of the present invention, at least one of the first electrode or the electrode electrically connected to the first electrode, and the second electrode or the electrode electrically connected to the second electrode. Since one electrode is provided with a facing region that faces the control electrode through at least a part of the intermediate semiconductor region, a breakdown phenomenon occurs compared to the case where such a facing region is not provided. Therefore, it is possible to improve the production yield.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の一実施の形態に係る受光素子(受光素子1)の平面構成を表したものであり、図2は、図1における受光素子1のII−II線に沿った断面構成を表したものである。   FIG. 1 illustrates a planar configuration of a light receiving element (light receiving element 1) according to an embodiment of the present invention, and FIG. 2 illustrates a cross-sectional configuration along the line II-II of the light receiving element 1 in FIG. It represents.

この受光素子1は、いわゆるPIN型フォトダイオードを有する光センサであり、ガラス基板10と、その一面側に設けられた第1導電型半導体領域としてのp+層11と、このp+領域11と基板10の同一面側に設けられた第2導電型半導体領域としてのn+層12と、これらp+域11およびn+領域12の間に設けられた中間半導体領域としての受光部13とを備えている。p+層11はコンタクト部241を介してアノード電極21と電気的に接続され、n+層12はコンタクト部242を介してカソード電極22と電気的に接続されている。また、ガラス基板10のp+層11、n+層12および受光部13と同一面側において、受光部13に対向する領域には、L長L1およびW長W1であるゲート電極23が形成されている。なお、ガラス基板10およびゲート電極23と、p+層11、n+層12および受光部13との間には、ゲート絶縁膜14が形成されており、p+層11、n+層12および受光部13と、アノード電極21およびカソード電極22との間には、層間絶縁膜15が形成されている。また、アノード電極21は配線層251と電気的に接続され、カソード電極22は配線層252と電気的に接続されている。   The light receiving element 1 is an optical sensor having a so-called PIN photodiode, and includes a glass substrate 10, a p + layer 11 as a first conductivity type semiconductor region provided on one surface thereof, the p + region 11 and the substrate 10. Are provided with an n + layer 12 as a second conductivity type semiconductor region provided on the same surface side, and a light receiving portion 13 as an intermediate semiconductor region provided between the p + region 11 and the n + region 12. The p + layer 11 is electrically connected to the anode electrode 21 via the contact portion 241, and the n + layer 12 is electrically connected to the cathode electrode 22 via the contact portion 242. Further, on the same surface side of the glass substrate 10 as the p + layer 11, the n + layer 12 and the light receiving part 13, a gate electrode 23 having an L length L1 and a W length W1 is formed in a region facing the light receiving part 13. . A gate insulating film 14 is formed between the glass substrate 10 and the gate electrode 23, the p + layer 11, the n + layer 12, and the light receiving unit 13, and the p + layer 11, the n + layer 12, and the light receiving unit 13 An interlayer insulating film 15 is formed between the anode electrode 21 and the cathode electrode 22. The anode electrode 21 is electrically connected to the wiring layer 251, and the cathode electrode 22 is electrically connected to the wiring layer 252.

ガラス基板10は、光透過性を有する透明基板である。なお、このガラス基板10の代わりに、例えば、プラスチック、石英、酸化アルミニウムなどの透明(光透過性)材料を用いて基板を構成してもよい。   The glass substrate 10 is a transparent substrate having optical transparency. Instead of the glass substrate 10, for example, a substrate may be configured using a transparent (light transmissive) material such as plastic, quartz, or aluminum oxide.

ゲート絶縁膜14および層間絶縁膜15は、例えば、酸窒化シリコン(SiN)や酸化シリコン(SiO)などの絶縁性材料により構成されている。これらは単独層を積層してもよいし、複数の材料を用いて混合層としてもよい。   The gate insulating film 14 and the interlayer insulating film 15 are made of an insulating material such as silicon oxynitride (SiN) or silicon oxide (SiO), for example. These may be laminated in a single layer, or may be a mixed layer using a plurality of materials.

p+層11は、ゲート絶縁膜14の上に受光部13と接して形成されており、p型不純物が高濃度に注入されたp型半導体により構成されている。p型不純物は、例えば、ホウ素などである。このp型半導体は、例えば、結晶質半導体により構成されているのが好ましい。キャリヤの移動度を高くすることができるからである。結晶質半導体としては、多結晶シリコン(ポリシリコン)が挙げられる。多結晶シリコンによりなるp+層11は、例えば、非晶質シリコン(アモルファスシリコン)をCVD(Chemical Vapor Deposition)法などにより製膜し、エキシマレーザなどのレーザ光を照射し、溶融固化することにより形成することができる。このため、後述する表示装置が受光素子1を搭載する場合、TFTなどの駆動回路と共に同一基板上に製造することができるので好ましい。   The p + layer 11 is formed on the gate insulating film 14 so as to be in contact with the light receiving portion 13 and is composed of a p-type semiconductor into which p-type impurities are implanted at a high concentration. The p-type impurity is, for example, boron. This p-type semiconductor is preferably composed of, for example, a crystalline semiconductor. This is because the mobility of the carrier can be increased. An example of the crystalline semiconductor is polycrystalline silicon (polysilicon). The p + layer 11 made of polycrystalline silicon is formed, for example, by forming amorphous silicon (amorphous silicon) by a CVD (Chemical Vapor Deposition) method, etc., irradiating with laser light such as an excimer laser, and solidifying it. can do. For this reason, when the display device to be described later is mounted with the light receiving element 1, it can be manufactured on the same substrate together with a driving circuit such as a TFT.

n+層12は、ゲート絶縁膜14の上に受光部13と接して形成されており、n型不純物が高濃度に注入されたn型半導体により構成されている。n型不純物は、例えば、リンなどである。このn型半導体は、例えば、結晶質半導体により構成されているのが好ましい。p型半導体の場合と同様に、キャリヤの移動度を高くすることができるからである。結晶質半導体としては、多結晶シリコンが挙げられる。多結晶シリコンによりなるn+層12は、例えば、p+層11と同様の製造方法により形成することができるので好ましい。   The n + layer 12 is formed on the gate insulating film 14 so as to be in contact with the light receiving portion 13 and is composed of an n-type semiconductor into which an n-type impurity is implanted at a high concentration. The n-type impurity is, for example, phosphorus. This n-type semiconductor is preferably composed of, for example, a crystalline semiconductor. This is because the carrier mobility can be increased as in the case of the p-type semiconductor. An example of the crystalline semiconductor is polycrystalline silicon. The n + layer 12 made of polycrystalline silicon is preferable because it can be formed by the same manufacturing method as that for the p + layer 11, for example.

受光部13は、受光素子1の受光領域であり、p+層11およびn+層12の間のゲート絶縁膜14の上に、これらの層と接して形成されている。この受光部13は、n+層12よりも不純物(n型不純物)濃度が低く(例えば、1×1017〜5×1018(atm/cm)程度)なるように形成された中間半導体領域(n−層)である。この受光部13は、非単結晶半導体層を含んでいてもよい。この非単結晶半導体層の材料としては、例えば非晶質シリコン、微結晶シリコンまたは多結晶シリコンが挙げられる。 The light receiving portion 13 is a light receiving region of the light receiving element 1 and is formed on and in contact with the gate insulating film 14 between the p + layer 11 and the n + layer 12. The light receiving portion 13 has an intermediate semiconductor region (such as about 1 × 10 17 to 5 × 10 18 (atm / cm 2 )) having a lower impurity (n-type impurity) concentration than the n + layer 12 (for example, about 1 × 10 17 to 5 × 10 18 (atm / cm 2 )). n-layer). The light receiving portion 13 may include a non-single crystal semiconductor layer. Examples of the material of the non-single-crystal semiconductor layer include amorphous silicon, microcrystalline silicon, and polycrystalline silicon.

なお、非結晶質半導体層の膜厚はなるべく大きいほうが好ましく、例えば、30〜60nm程度が望ましい。膜厚が小さい場合には受光部13に生ずる光電流が減少する一方、膜厚が大きい場合には漏れ電流が増えてしまうからである。また、多結晶シリコンの結晶粒径は、50nm〜1μm程度が望ましい。また、上記のようなレーザ照射を用いずに、CVD法により形成された微結晶シリコンを用いる場合には、結晶粒径は、10〜100nm程度が望ましい。   Note that the thickness of the amorphous semiconductor layer is preferably as large as possible, for example, about 30 to 60 nm. This is because when the film thickness is small, the photocurrent generated in the light receiving portion 13 decreases, whereas when the film thickness is large, the leakage current increases. The crystal grain size of polycrystalline silicon is preferably about 50 nm to 1 μm. In the case of using microcrystalline silicon formed by a CVD method without using the laser irradiation as described above, the crystal grain size is desirably about 10 to 100 nm.

アノード電極21は、p+層11と電気的に接続されており、導電性の材料により構成されている。   The anode electrode 21 is electrically connected to the p + layer 11 and is made of a conductive material.

カソード電極22は、n+層12と電気的に接続されており、アノード電極21と同様に導電性の材料により構成されている。また、このカソード電極22には、受光部13の少なくとも一部の領域を介してゲート電極23に対向する(ゲート電極23の一部と重なり合う)対向領域(オーバラップ領域)d12が設けられている。   The cathode electrode 22 is electrically connected to the n + layer 12 and is made of a conductive material like the anode electrode 21. The cathode electrode 22 is provided with an opposing region (overlap region) d12 that faces the gate electrode 23 (overlaps with a part of the gate electrode 23) through at least a part of the light receiving portion 13. .

ゲート電極23は、ゲート絶縁膜14を介して受光部13に対向する領域に形成されている。このゲート電極23は、電圧を印加することにより、受光部13に光が照射された際に生ずる光電流の制御を可能とする制御電極として機能している。   The gate electrode 23 is formed in a region facing the light receiving unit 13 through the gate insulating film 14. The gate electrode 23 functions as a control electrode that can control a photocurrent generated when light is applied to the light receiving unit 13 by applying a voltage.

次に、図1および図2に加えて図3〜図9を参照して、本実施の形態の受光素子1の作用および効果について、比較例と比較しつつ詳細に説明する。   Next, referring to FIGS. 3 to 9 in addition to FIGS. 1 and 2, the operation and effect of the light receiving element 1 of the present embodiment will be described in detail in comparison with a comparative example.

まず、図1〜図3を参照して、受光素子1の基本的な作用について説明する。   First, the basic operation of the light receiving element 1 will be described with reference to FIGS.

この受光素子1では、受光部13に対して光が照射される(光が入射する)と、その光量に応じて受光部13において光電流が発生し、p+層11とn+層12との間に流れることにより、受光素子として機能する。また、このような光照射の際に、p+層11とn+層12との間に負極性の電圧(逆バイアスの電圧)Vpが印加されると共に、ゲート電極23に対し、n+層12の導電型(n型)と同極性の電圧(負極性のゲート電圧Vg)が印加されていると、例えば図3(A)に示したように、受光部13に発生する光電流Iの絶対値が増加し、受光感度が向上する。また、このときの受光感度は、例えば図3(B)に示したように、ゲート電圧Vgの大きさにおいて最適な範囲がある。   In the light receiving element 1, when light is incident on the light receiving unit 13 (light enters), a photocurrent is generated in the light receiving unit 13 according to the amount of light, and between the p + layer 11 and the n + layer 12. Flows as a light-receiving element. Further, during such light irradiation, a negative voltage (reverse bias voltage) Vp is applied between the p + layer 11 and the n + layer 12, and the conductivity of the n + layer 12 with respect to the gate electrode 23. When a voltage having the same polarity as the type (n-type) (negative-polarity gate voltage Vg) is applied, the absolute value of the photocurrent I generated in the light receiving unit 13 is, for example, as shown in FIG. Increasing the light receiving sensitivity. Further, the light receiving sensitivity at this time has an optimum range in the magnitude of the gate voltage Vg as shown in FIG. 3B, for example.

次に、図4〜図9を参照して、受光素子1の特徴的な作用および効果について、比較例と比較しつつ説明する。ここで、図4は、比較例に係る受光素子(受光素子100)の平面構成を表したものであり、図5は、図4における受光素子1のIII−III線に沿った断面構成を表したものである。   Next, with reference to FIGS. 4 to 9, characteristic actions and effects of the light receiving element 1 will be described in comparison with a comparative example. Here, FIG. 4 shows a planar configuration of the light receiving element (light receiving element 100) according to the comparative example, and FIG. 5 shows a cross-sectional configuration along the line III-III of the light receiving element 1 in FIG. It is a thing.

この比較例に係る受光素子100では、本実施の形態の受光素子1とは異なり、カソード電極102において、受光部13の少なくとも一部の領域を介してゲート電極23に対向する対向領域が設けられていない。すなわち、受光部13の上方(バックチャネル側)には、電圧を印加することが可能な電極が設けられていない。   In the light receiving element 100 according to this comparative example, unlike the light receiving element 1 of the present embodiment, the cathode electrode 102 is provided with a facing region facing the gate electrode 23 through at least a partial region of the light receiving unit 13. Not. That is, no electrode capable of applying a voltage is provided above the light receiving unit 13 (on the back channel side).

したがって、ゲート電極23に負極性の電圧を印加した場合、例えば図6に示したように、バックチャネル側が負極側に際限なく持ち上げられることにより、n−層である受光部13において、図中の符号13Pで示した領域のように、p化される領域が大きくなる。これにより、受光部13中のp化された領域13Pとn+層12との間に生ずる電界が大きくなってトンネル電流が流れやすくなり、ブレークダウン現象が発生しやすくなってしまう。   Therefore, when a negative voltage is applied to the gate electrode 23, for example, as shown in FIG. 6, the back channel side is lifted indefinitely to the negative electrode side. Like the region indicated by reference numeral 13P, the region to be converted to p becomes larger. As a result, the electric field generated between the p-type region 13P in the light receiving portion 13 and the n + layer 12 becomes large, and the tunnel current easily flows, so that a breakdown phenomenon is likely to occur.

これに対し、本実施の形態の受光素子1では、カソード電極22において、受光部13の少なくとも一部の領域を介してゲート電極23に対向する対向領域d12が設けられている。したがって、ゲート電極23に負極性の電圧を印加した場合、例えば図7に示したように、カソード電極22における対向領域d12での印加電圧により、バックチャネル側が負極側に際限なく持ち上げられることがなくなり、図中の符号13Pで示した領域のように、n−層である受光部13において、p化される領域が抑えられる。これにより、受光部13中のp化された領域13Pとn+層12との間に生ずる電界が緩和され、例えば図8に示した符号G11のように、比較例(符号G101)と比べ、ブレークダウン現象が発生しにくくなる。   On the other hand, in the light receiving element 1 of the present embodiment, the cathode electrode 22 is provided with a facing region d12 that faces the gate electrode 23 through at least a partial region of the light receiving unit 13. Therefore, when a negative voltage is applied to the gate electrode 23, for example, as shown in FIG. 7, the back channel side is not lifted indefinitely to the negative electrode side by the applied voltage in the facing region d12 in the cathode electrode 22. As in the region indicated by reference numeral 13P in the figure, the p-type region is suppressed in the light receiving unit 13 that is the n− layer. As a result, the electric field generated between the p-type region 13P in the light receiving unit 13 and the n + layer 12 is alleviated. For example, as indicated by reference numeral G11 shown in FIG. The down phenomenon is less likely to occur.

以上のように本実施の形態では、アノード電極21またはこのアノード電極21と電気的に接続された電極、ならびにカソード電極22またはこのカソード電極22と電気的に接続された電極のうちの少なくとも一方の電極に、受光部13の少なくとも一部の領域を介してゲート電極23に対向する対向領域を設けるようにしたので、このような対向領域が設けられていない場合と比べてブレークダウン現象を発生しにくくすることができ、製造の際の歩留りを向上させることが可能となる。   As described above, in the present embodiment, at least one of the anode electrode 21 or the electrode electrically connected to the anode electrode 21 and the cathode electrode 22 or the electrode electrically connected to the cathode electrode 22 is used. Since the electrode is provided with a facing region facing the gate electrode 23 through at least a partial region of the light receiving portion 13, a breakdown phenomenon occurs compared to a case where such a facing region is not provided. It is possible to make it difficult to improve the yield in manufacturing.

具体的には、カソード電極22に対向領域d12を設けるようにしたので、上記のような効果を得ることが可能となる。   Specifically, since the facing region d12 is provided in the cathode electrode 22, the above-described effects can be obtained.

また、受光部13が、n+層12よりも不純物(n型不純物)濃度が低くなるように(n−層として)形成されると共に、光照射の際に、ゲート電極23に対し、負電位のゲート電圧Vgが印加されるようにしたので、例えば図9に示したように、ゲート電極23のL長L1を大きくした場合に、従来の場合(符号G102)にはL1=10μm程度で光電流が飽和してしまうのに対し、L長の増加に対して広い範囲(L1=200〜400μm程度まで)で光電流を線型に増加させることが可能となり(符号G12)、受光感度を向上させることも可能となる。これは、光が照射されたときに、中間半導体領域としての受光部13において、受光素子1の厚み方向に沿ってp−i−n型の構造となることにより、空乏層内で発生した電子−正孔対が即座に分離され、再結合中心に電子−正孔対がトラップされる確率が低くなり、受光部13のL長の増大分が光電流に寄与するようになる(光電流が発生しやすくなる)ためである。また、例えば図10に示したように、L長L1を増加させた場合でも、ゲート電極23とp+層11またはn+層12との間のオーバラップ領域である寄生容量発生領域11C,12Cは増加しないため、受光素子1の形状の自由度も向上する。なお、この場合には例えば図11に示したように、受光部13における不純物濃度は、2×1018(atm/cm)以下程度であるのが望ましい。これ以上の不純濃度となると、ゲート電圧Vgを印加したときの耐圧(降伏電圧)が急激に低下してしまうからである。 The light receiving portion 13 is formed so as to have an impurity (n-type impurity) concentration lower than that of the n + layer 12 (as an n− layer), and has a negative potential with respect to the gate electrode 23 during light irradiation. Since the gate voltage Vg is applied, for example, as shown in FIG. 9, when the L length L1 of the gate electrode 23 is increased, in the conventional case (reference numeral G102), the photocurrent is about L1 = 10 μm. Is saturated, the photocurrent can be increased linearly in a wide range (L1 = about 200 to 400 μm) with respect to the increase in L length (reference numeral G12), and the light receiving sensitivity is improved. Is also possible. This is because electrons are generated in the depletion layer when the light receiving unit 13 serving as an intermediate semiconductor region has a pin type structure along the thickness direction of the light receiving element 1 when irradiated with light. -The hole pair is immediately separated, the probability that the electron-hole pair is trapped in the recombination center is reduced, and the increase in the L length of the light receiving unit 13 contributes to the photocurrent (the photocurrent is reduced). This is because it tends to occur). Further, for example, as shown in FIG. 10, even when the L length L1 is increased, the parasitic capacitance generation regions 11C and 12C, which are overlap regions between the gate electrode 23 and the p + layer 11 or the n + layer 12, increase. Therefore, the degree of freedom of the shape of the light receiving element 1 is also improved. In this case, for example, as shown in FIG. 11, the impurity concentration in the light receiving unit 13 is desirably about 2 × 10 18 (atm / cm 2 ) or less. This is because when the impurity concentration is higher than this, the breakdown voltage (breakdown voltage) when the gate voltage Vg is applied is drastically reduced.

以下、本発明の変形例をいくつか挙げて説明する。なお、上記実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。   Hereinafter, some modified examples of the present invention will be described. In addition, the same code | symbol is attached | subjected to the same thing as the component in the said embodiment, and description is abbreviate | omitted suitably.

[変形例1]
図12は、変形例1に係る受光素子(受光素子1A)の断面構成を表したものである。この受光素子1Aでは、上記実施の形態におけるカソード電極22の代わりに、対向領域d12を有しないカソード電極22Aが設けられていると共に、アノード電極21Aにおいて、受光部13の少なくとも一部の領域を介してゲート電極23に対向する対向領域d11が設けられている。また、受光部13が、p+層11よりも不純物(p型不純物)濃度が低くなるように(p−層として)形成されると共に、光照射の際に、ゲート電極23に対し、正電位のゲート電圧Vgが印加されるようになっている。
[Modification 1]
FIG. 12 illustrates a cross-sectional configuration of a light receiving element (light receiving element 1A) according to Modification 1. In this light receiving element 1A, instead of the cathode electrode 22 in the above-described embodiment, a cathode electrode 22A that does not have the facing region d12 is provided, and the anode electrode 21A passes through at least a part of the region of the light receiving unit 13. A counter region d11 that faces the gate electrode 23 is provided. In addition, the light receiving portion 13 is formed so as to have an impurity (p-type impurity) concentration lower than that of the p + layer 11 (as a p− layer), and has a positive potential with respect to the gate electrode 23 during light irradiation. A gate voltage Vg is applied.

このような構成により本変形例の受光素子1Aにおいても、上記実施の形態と同様に、ゲート電極23に正極性の電圧を印加した場合に、アノード電極21Aにおける対向領域d11での印加電圧により、バックチャネル側が正極側に際限なく持ち上げられることがなくなり、p−層である受光部13において、n化される領域が抑えられる。これにより、受光部13とp+層11との間に生ずる電界が緩和され、ブレークダウン現象が発生しにくくなる。よって、本変形例においても、製造の際の歩留りを向上させることが可能となる。   With such a configuration, also in the light receiving element 1A of the present modification, when a positive voltage is applied to the gate electrode 23, the applied voltage in the facing region d11 in the anode electrode 21A is similar to the above embodiment, The back channel side is not lifted endlessly to the positive electrode side, and the n-type region is suppressed in the light receiving unit 13 that is the p-layer. Thereby, the electric field generated between the light receiving unit 13 and the p + layer 11 is relaxed, and the breakdown phenomenon is less likely to occur. Therefore, also in this modification, it becomes possible to improve the yield at the time of manufacture.

また、受光部13が、p+層11よりも不純物(p型不純物)濃度が低くなるように(p−層として)形成されると共に、光照射の際に、ゲート電極23に対し、正電位のゲート電圧Vgが印加されるため、上記実施の形態と同様に、ゲート電極23のL長L1を大きくした場合に、L長の増加に対して広い範囲で光電流を線型に増加させることが可能となり、受光感度を向上させることも可能となる。   In addition, the light receiving portion 13 is formed so as to have an impurity (p-type impurity) concentration lower than that of the p + layer 11 (as a p− layer). Since the gate voltage Vg is applied, as in the above embodiment, when the L length L1 of the gate electrode 23 is increased, the photocurrent can be increased linearly over a wide range with respect to the increase in the L length. As a result, the light receiving sensitivity can be improved.

[変形例2]
図13は、変形例2に係る受光素子(受光素子1B)の断面構成を表したものである。この受光素子1Bでは、アノード電極21Aにおいて、受光部13の少なくとも一部の領域を介してゲート電極23に対向する対向領域d11が設けられていると共に、カソード電極22において、受光部13の少なくとも一部の領域を介してゲート電極23に対向する対向領域d12が設けられている。また、受光部13が、イントリンシック層(I層)となっている。
[Modification 2]
FIG. 13 illustrates a cross-sectional configuration of a light receiving element (light receiving element 1B) according to Modification 2. In this light receiving element 1B, the anode electrode 21A is provided with a facing region d11 that faces the gate electrode 23 through at least a partial region of the light receiving unit 13, and at the cathode electrode 22, at least one of the light receiving unit 13 is provided. An opposing region d12 that faces the gate electrode 23 through the region of the part is provided. In addition, the light receiving unit 13 is an intrinsic layer (I layer).

このような構成により本変形例の受光素子1Bでは、上記実施の形態および上記変形例1と同様の作用により、ブレークダウン現象を発生しにくくし、製造の際の歩留りを向上させることが可能となる。   With such a configuration, in the light receiving element 1B of the present modification, it is possible to make the breakdown phenomenon less likely to occur and improve the manufacturing yield by the same operation as in the above embodiment and Modification 1. Become.

[変形例3〜5]
図14〜図16は、変形例3〜5に係る受光素子(受光素子1C〜1E)の断面構成を表したものである。上記実施の形態および変形例1,2においては、ゲート電極23が、p+層11、n+層12および受光部13よりも下層に形成されているボトムゲート型の受光素子について説明したが、これら受光素子1C〜1Eは、ゲート電極23Cが、p+層11、n+層12および受光部13よりも上層に形成されているトップゲート型の受光素子である。なお、これら受光素子1C〜1Eでは、層間絶縁膜160〜162、ゲート絶縁膜14Cが形成されている。
[Modifications 3 to 5]
14 to 16 illustrate cross-sectional configurations of light receiving elements (light receiving elements 1C to 1E) according to Modifications 3 to 5. FIG. In the above embodiment and the first and second modifications, the bottom gate type light receiving element in which the gate electrode 23 is formed below the p + layer 11, the n + layer 12, and the light receiving unit 13 has been described. The elements 1 </ b> C to 1 </ b> E are top gate type light receiving elements in which the gate electrode 23 </ b> C is formed above the p + layer 11, the n + layer 12 and the light receiving unit 13. In these light receiving elements 1C to 1E, interlayer insulating films 160 to 162 and a gate insulating film 14C are formed.

受光素子1Cでは、カソード電極22Cとコンタクト部244を介して電気的に接続された電極262において、受光部13の少なくとも一部の領域を介してゲート電極23に対向する対向領域d22が設けられている。また、受光素子1Dでは、アノード電極21Dとコンタクト部243を介して電気的に接続された電極261において、受光部13の少なくとも一部の領域を介してゲート電極23に対向する対向領域d21が設けられている。また、受光素子1Eでは、カソード電極22Cとコンタクト部244を介して電気的に接続された電極262において、受光部13の少なくとも一部の領域を介してゲート電極23に対向する対向領域d22が設けられていると共に、アノード電極21Dとコンタクト部243を介して電気的に接続された電極261において、受光部13の少なくとも一部の領域を介してゲート電極23に対向する対向領域d21が設けられている。   In the light receiving element 1 </ b> C, an electrode 262 electrically connected to the cathode electrode 22 </ b> C via the contact portion 244 is provided with a facing region d <b> 22 facing the gate electrode 23 through at least a partial region of the light receiving portion 13. Yes. Further, in the light receiving element 1D, an opposing region d21 that faces the gate electrode 23 through at least a part of the region of the light receiving unit 13 is provided in the electrode 261 that is electrically connected to the anode electrode 21D through the contact unit 243. It has been. In the light receiving element 1E, an opposing region d22 that faces the gate electrode 23 through at least a partial region of the light receiving unit 13 is provided in the electrode 262 that is electrically connected to the cathode electrode 22C through the contact unit 244. In addition, the electrode 261 electrically connected to the anode electrode 21D via the contact portion 243 is provided with a facing region d21 that faces the gate electrode 23 via at least a partial region of the light receiving portion 13. Yes.

このような構成により変形例3〜5に係る受光素子1C〜1Eにおいても、上記実施の形態および上記変形例1,2と同様の作用により、ブレークダウン現象を発生しにくくし、製造の際の歩留りを向上させることが可能となる。   With such a configuration, in the light receiving elements 1C to 1E according to the modified examples 3 to 5 as well, it is difficult for the breakdown phenomenon to occur due to the same action as in the above embodiment and the modified examples 1 and 2, and at the time of manufacturing. Yield can be improved.

以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されるものではなく、種々の変形が可能である。   Although the present invention has been described with reference to the embodiment and the modification examples, the present invention is not limited to the embodiment and the like, and various modifications can be made.

例えば、上記実施の形態で説明した、カソード電極またはこのカソード電極と電気的に接続された電極、ならびにアノード電極またはこのアノード電極と電気的に接続された電極、のうちの少なくとも一方の電極における、少なくとも対向領域(対向領域d11,d12,d21,d22)の部分は、例えばITO(Indium Tin Oxide;酸化インジウムスズ))などの透明材料により構成された透明電極であるのが好ましい。そのように構成した場合、受光部に対する光の入射効率が向上するため、受光感度をより向上させることが可能となる。   For example, in at least one of the cathode electrode or the electrode electrically connected to the cathode electrode and the anode electrode or the electrode electrically connected to the anode electrode described in the above embodiment, It is preferable that at least the portions of the facing regions (facing regions d11, d12, d21, d22) are transparent electrodes made of a transparent material such as ITO (Indium Tin Oxide). In such a configuration, the light incident efficiency with respect to the light receiving unit is improved, so that the light receiving sensitivity can be further improved.

また、本発明は、可視光における効果に限定されるものではなく、不可視光(例えば、X線、電子線、紫外光、赤外光)においても効果を奏するものである。特に、半導体層のバンドギャップ近傍の光に対して本発明を用いれば、効果的な受光素子を構成することが可能となる。   In addition, the present invention is not limited to the effect in visible light, and can also be effective in invisible light (for example, X-rays, electron beams, ultraviolet light, and infrared light). In particular, if the present invention is used for light in the vicinity of the band gap of the semiconductor layer, an effective light receiving element can be configured.

また、本発明では、主にシリコン薄膜を半導体層として用いているが、電界により制御可能な半導体材料であればなんでも良く、他にも例えば、SiGe、Ge、Se、有機半導体膜、酸化物半導体膜などを用いることが可能である。   In the present invention, a silicon thin film is mainly used as a semiconductor layer, but any semiconductor material that can be controlled by an electric field may be used. For example, SiGe, Ge, Se, an organic semiconductor film, an oxide semiconductor A film or the like can be used.

また、本発明の受光素子は、例えば図17〜図20に示した液晶表示装置4や有機EL表示装置5のように、表示素子および受光素子を備えた表示装置に適用することが可能であり、これにより外部からの環境光や表示部48等からの表示光を受光することが可能となり、表示データやバックライトの光量等を制御したり、タッチパネル機能や指紋入力機能、スキャナ機能などを有する多機能ディスプレイとして機能させることが可能となる。具体的には、図17に示した液晶表示装置4には、上記実施の形態等で説明した受光素子1等と、ソース電極3N21、ドレイン電極3N22、ゲート電極3N231,3N232、チャネル層3N131,3N132、n+層3N12およびLDD(Lightly Doped Drain)層3N14を有するN型TFT3Nと、ソース電極3P22、ドレイン電極3P21、ゲート電極3P23、チャネル層3P13およびp+層3P11を有するP型TFT3Pと、平坦化膜41と、画素電極421と、共通電極422と、液晶層43と、スペーサ44と、オーバーコート層45と、ブラックマトリクス層46と、カラーフィルタ層47と、ガラス基板40とを備えている。また、表示部48内の各画素49には、例えば図18に示したように、データラインDL、ゲートラインGL1〜GL3、電源ラインVDD、接地ラインGND、共通ラインCOM、リードラインRL、液晶素子LC、受光素子1、画素選択用TFT素子SW1,SW3、容量素子C1およびソースフォロワ素子SFを有する画素回路が形成されている。また、図19に示した有機EL表示装置5には、上記実施の形態等で説明した受光素子1等と、N型TFT3Nと、P型TFT3Pと、平坦化膜51と、アノード電極521と、カソード電極522と、発光層53と、樹脂層54と、オーバーコート層55と、ブラックマトリクス層56と、カラーフィルタ層57と、ガラス基板50とを備えている。なお、受光素子1等は、各画素49内に設ける場合には限られず、例えば図20に示した液晶表示装置4Aのように、表示部48の外縁部に設けるようにしてもよい。   In addition, the light receiving element of the present invention can be applied to a display device including a display element and a light receiving element, such as the liquid crystal display device 4 and the organic EL display device 5 shown in FIGS. This makes it possible to receive external ambient light and display light from the display unit 48, etc., and control display data, backlight light quantity, etc., and have a touch panel function, fingerprint input function, scanner function, etc. It becomes possible to function as a multi-function display. Specifically, the liquid crystal display device 4 shown in FIG. 17 includes the light receiving element 1 and the like described in the above embodiments, the source electrode 3N21, the drain electrode 3N22, the gate electrodes 3N231 and 3N232, and the channel layers 3N131 and 3N132. N-type TFT 3N having n + layer 3N12 and LDD (Lightly Doped Drain) layer 3N14, P-type TFT 3P having source electrode 3P22, drain electrode 3P21, gate electrode 3P23, channel layer 3P13 and p + layer 3P11, and planarizing film 41 A pixel electrode 421, a common electrode 422, a liquid crystal layer 43, a spacer 44, an overcoat layer 45, a black matrix layer 46, a color filter layer 47, and a glass substrate 40. Each pixel 49 in the display unit 48 includes, for example, a data line DL, gate lines GL1 to GL3, a power supply line VDD, a ground line GND, a common line COM, a lead line RL, and a liquid crystal element as shown in FIG. A pixel circuit having an LC, a light receiving element 1, pixel selecting TFT elements SW1 and SW3, a capacitive element C1, and a source follower element SF is formed. Further, the organic EL display device 5 shown in FIG. 19 includes the light receiving element 1 described in the above embodiment, the N-type TFT 3N, the P-type TFT 3P, the planarizing film 51, the anode electrode 521, A cathode electrode 522, a light emitting layer 53, a resin layer 54, an overcoat layer 55, a black matrix layer 56, a color filter layer 57, and a glass substrate 50 are provided. The light receiving element 1 and the like are not limited to being provided in each pixel 49, and may be provided at the outer edge of the display unit 48, for example, as in the liquid crystal display device 4A shown in FIG.

また、上記実施の形態等で説明した構成等を組み合わせるようにしてもよい。   Moreover, you may make it combine the structure etc. which were demonstrated in the said embodiment etc.

本発明の一実施の形態に係る受光素子の構成を表す平面図である。It is a top view showing the structure of the light receiving element which concerns on one embodiment of this invention. 図1に示した受光素子の構成を表す断面図である。It is sectional drawing showing the structure of the light receiving element shown in FIG. 図1に示した受光素子の基本的な作用を説明するための特性図である。It is a characteristic view for demonstrating the basic effect | action of the light receiving element shown in FIG. 比較例に係る受光素子の構成を表す平面図である。It is a top view showing the structure of the light receiving element which concerns on a comparative example. 図4に示した比較例に係る受光素子の構成を表す断面図である。It is sectional drawing showing the structure of the light receiving element which concerns on the comparative example shown in FIG. 図4に示した比較例に係る受光素子の作用を説明するための断面図である。It is sectional drawing for demonstrating the effect | action of the light receiving element which concerns on the comparative example shown in FIG. 図1に示したる受光素子の特徴的な作用を説明するための断面図である。It is sectional drawing for demonstrating the characteristic effect | action of the light receiving element shown in FIG. 図1および図4に示した受光素子におけるゲート電圧と光電流との関係を表す特性図である。FIG. 5 is a characteristic diagram illustrating a relationship between a gate voltage and a photocurrent in the light receiving element illustrated in FIGS. 1 and 4. 図1および図4に示した受光素子におけるゲート電極のL長と光電流との関係を表す特性図である。FIG. 5 is a characteristic diagram illustrating a relationship between an L length of a gate electrode and a photocurrent in the light receiving element illustrated in FIGS. 1 and 4. 受光素子における寄生容量発生領域と光電流との関係を説明するための平面図である。It is a top view for demonstrating the relationship between the parasitic capacitance generation area | region and photocurrent in a light receiving element. 図1に示した受光素子における受光部の不純物濃度と降伏電圧との関係を表す特性図である。FIG. 2 is a characteristic diagram illustrating a relationship between an impurity concentration of a light receiving portion and a breakdown voltage in the light receiving element illustrated in FIG. 1. 本発明の変形例1に係る受光素子の構成を表す断面図である。It is sectional drawing showing the structure of the light receiving element which concerns on the modification 1 of this invention. 本発明の変形例2に係る受光素子の構成を表す断面図である。It is sectional drawing showing the structure of the light receiving element which concerns on the modification 2 of this invention. 本発明の変形例3に係る受光素子の構成を表す断面図である。It is sectional drawing showing the structure of the light receiving element which concerns on the modification 3 of this invention. 本発明の変形例4に係る受光素子の構成を表す断面図である。It is sectional drawing showing the structure of the light receiving element which concerns on the modification 4 of this invention. 本発明の変形例5に係る受光素子の構成を表す断面図である。It is sectional drawing showing the structure of the light receiving element which concerns on the modification 5 of this invention. 図1に示した受光素子を備えた液晶表示装置の一例を表す断面図である。It is sectional drawing showing an example of the liquid crystal display device provided with the light receiving element shown in FIG. 図17に示した液晶表示装置における画素回路の一例を表す平面図および回路図である。FIG. 18 is a plan view and a circuit diagram illustrating an example of a pixel circuit in the liquid crystal display device illustrated in FIG. 17. 図1に示した受光素子を備えた有機EL表示装置の一例を表す断面図である。It is sectional drawing showing an example of the organic electroluminescent display apparatus provided with the light receiving element shown in FIG. 図1に示した受光素子を備えた液晶表示装置の他の例を表す平面図である。It is a top view showing the other example of the liquid crystal display device provided with the light receiving element shown in FIG.

符号の説明Explanation of symbols

1,1A〜1E…受光素子、10…ガラス基板、11…p+層、12…n+層、11C,12C…寄生容量発生領域、13…受光部、13P…p化領域、14,14C…ゲート絶縁膜、15,160〜162…層間絶縁膜、21,21A,21D…アノード電極、22,22A,22C…カソード電極、23,23C…ゲート電極、241〜244…コンタクト部、251,252…配線層、261,262…電極、3N…N型TFT、3P…P型TFT、4,4A…液晶表示装置、40…ガラス基板、41…平坦化膜、421…画素電極、422…共通電極、43…液晶層、44…スペーサ、45…オーバーコート層、46…ブラックマトリクス層、47…カラーフィルタ層、48…表示部、49…画素、5…有機EL表示装置、50…ガラス基板、51…平坦化膜、521…アノード電極、522…カソード電極、53…発光層、54…樹脂層、55…オーバーコート層、56…ブラックマトリクス層、57…カラーフィルタ層、L1…ゲート電極のL長、W1…ゲート電極のW長、d11,d12,d21,d22…オーバラップ領域(対向領域)。   DESCRIPTION OF SYMBOLS 1,1A-1E ... Light receiving element, 10 ... Glass substrate, 11 ... p + layer, 12 ... n + layer, 11C, 12C ... Parasitic capacitance generating region, 13 ... Light receiving part, 13P ... P-type region, 14, 14C ... Gate insulation Film, 15, 160 to 162 ... Interlayer insulating film, 21, 21A, 21D ... Anode electrode, 22, 22A, 22C ... Cathode electrode, 23, 23C ... Gate electrode, 241-244 ... Contact part, 251, 252 ... Wiring layer 261, 262 ... electrodes, 3N ... N-type TFT, 3P ... P-type TFT, 4,4A ... liquid crystal display device, 40 ... glass substrate, 41 ... flattening film, 421 ... pixel electrode, 422 ... common electrode, 43 ... Liquid crystal layer, 44 ... spacer, 45 ... overcoat layer, 46 ... black matrix layer, 47 ... color filter layer, 48 ... display unit, 49 ... pixel, 5 ... organic EL display device, 50 ... gas Substrate 51, planarizing film, 521, anode electrode, 522, cathode electrode, 53 ... light emitting layer, 54 ... resin layer, 55 ... overcoat layer, 56 ... black matrix layer, 57 ... color filter layer, L1 ... gate L length of electrode, W1... W length of gate electrode, d11, d12, d21, d22... Overlap region (opposite region).

Claims (13)

素子形成面上に形成された第1導電型半導体領域と、
前記素子形成面上に形成された第2導電型半導体領域と、
前記第1導電型半導体領域と前記第2導電型半導体領域との間の素子形成面上に、これらの2つの半導体領域よりも不純物濃度が低く形成された中間半導体領域と、
前記第1導電型半導体領域と電気的に接続された第1電極と、
前記第2導電型半導体領域と電気的に接続された第2電極と、
前記素子形成面上の前記中間半導体領域に対向する領域に絶縁膜を介して形成された制御電極と
を備え、
前記第1電極またはこの第1電極と電気的に接続された電極、ならびに前記第2電極またはこの第2電極と電気的に接続された電極、のうちの少なくとも一方の電極が、前記中間半導体領域の少なくとも一部の領域を介して前記制御電極に対向して形成された対向領域を有する
ことを特徴とする受光素子。
A first conductivity type semiconductor region formed on the element formation surface;
A second conductivity type semiconductor region formed on the element formation surface;
An intermediate semiconductor region formed on the element formation surface between the first conductive type semiconductor region and the second conductive type semiconductor region and having an impurity concentration lower than those two semiconductor regions;
A first electrode electrically connected to the first conductivity type semiconductor region;
A second electrode electrically connected to the second conductivity type semiconductor region;
A control electrode formed through an insulating film in a region facing the intermediate semiconductor region on the element formation surface;
At least one of the first electrode or the electrode electrically connected to the first electrode and the second electrode or the electrode electrically connected to the second electrode is the intermediate semiconductor region. A light receiving element, comprising: a counter region formed so as to be opposed to the control electrode through at least a part of the region.
前記第1電極がアノード電極であると共に、前記第2電極がカソード電極であり、
前記カソード電極またはこのカソード電極と電気的に接続された電極が、前記対向領域を有する
ことを特徴とする請求項1に記載の受光素子。
The first electrode is an anode electrode and the second electrode is a cathode electrode;
The light receiving element according to claim 1, wherein the cathode electrode or an electrode electrically connected to the cathode electrode has the facing region.
前記中間半導体領域に、前記第2導電型半導体領域よりも不純物濃度が低くなるように第2導電型の不純物が注入されている
ことを特徴とする請求項2に記載の受光素子。
The light receiving element according to claim 2, wherein a second conductivity type impurity is implanted into the intermediate semiconductor region so that an impurity concentration is lower than that of the second conductivity type semiconductor region.
前記制御電極に、負極性の電圧が印加される
ことを特徴とする請求項3に記載の受光素子。
The light receiving element according to claim 3, wherein a negative voltage is applied to the control electrode.
前記第1電極がアノード電極であると共に、前記第2電極がカソード電極であり、
前記アノード電極またはこのアノード電極と電気的に接続された電極が、前記対向領域を有する
ことを特徴とする請求項1に記載の受光素子。
The first electrode is an anode electrode and the second electrode is a cathode electrode;
The light receiving element according to claim 1, wherein the anode electrode or an electrode electrically connected to the anode electrode has the facing region.
前記中間半導体領域に、前記第1導電型半導体領域よりも不純物濃度が低くなるように第1導電型の不純物が注入されている
ことを特徴とする請求項5に記載の受光素子。
The light receiving element according to claim 5, wherein an impurity of a first conductivity type is implanted in the intermediate semiconductor region so that an impurity concentration is lower than that of the first conductivity type semiconductor region.
前記制御電極に、正極性の電圧が印加される
ことを特徴とする請求項6に記載の受光素子。
The light receiving element according to claim 6, wherein a positive voltage is applied to the control electrode.
前記第1電極またはこの第1電極と電気的に接続された電極、ならびに前記第2電極またはこの第2電極と電気的に接続された電極が、それぞれ、前記対向領域を有する
ことを特徴とする請求項1に記載の受光素子。
The first electrode or the electrode electrically connected to the first electrode, and the second electrode or the electrode electrically connected to the second electrode each have the facing region. The light receiving element according to claim 1.
前記中間半導体領域が、イントリンシック層(I層)である
ことを特徴とする請求項8に記載の受光素子。
The light receiving element according to claim 8, wherein the intermediate semiconductor region is an intrinsic layer (I layer).
前記制御電極が、前記第1導電型半導体領域、前記第2導電型半導体領域および前記中間半導体領域よりも下層に形成されている
ことを特徴とする請求項1に記載の受光素子。
The light receiving element according to claim 1, wherein the control electrode is formed in a layer lower than the first conductive type semiconductor region, the second conductive type semiconductor region, and the intermediate semiconductor region.
前記制御電極が、前記第1導電型半導体領域、前記第2導電型半導体領域および前記中間半導体領域よりも上層に形成されている
ことを特徴とする請求項1に記載の受光素子。
The light receiving element according to claim 1, wherein the control electrode is formed in an upper layer than the first conductive semiconductor region, the second conductive semiconductor region, and the intermediate semiconductor region.
前記少なくとも一方の電極における少なくとも前記対向領域の部分が、透明電極である
ことを特徴とする請求項1に記載の受光素子。
The light receiving element according to claim 1, wherein at least a portion of the facing region in the at least one electrode is a transparent electrode.
配列された複数の表示素子および受光素子を備えた表示装置であって、
前記受光素子は、
素子形成面上に形成された第1導電型半導体領域と、
前記素子形成面上に形成された第2導電型半導体領域と、
前記第1導電型半導体領域と前記第2導電型半導体領域との間の素子形成面上に、これらの2つの半導体領域よりも不純物濃度が低く形成された中間半導体領域と、
前記第1導電型半導体領域と電気的に接続された第1電極と、
前記第2導電型半導体領域と電気的に接続された第2電極と、
前記素子形成面上の前記中間半導体領域に対向する領域に絶縁膜を介して形成された制御電極と
を有し、
前記第1電極またはこの第1電極と電気的に接続された電極、ならびに前記第2電極またはこの第2電極と電気的に接続された電極、のうちの少なくとも一方の電極が、前記中間半導体領域の少なくとも一部の領域を介して前記制御電極に対向して形成された対向領域を有する
ことを特徴とする表示装置。
A display device comprising a plurality of arranged display elements and light receiving elements,
The light receiving element is
A first conductivity type semiconductor region formed on the element formation surface;
A second conductivity type semiconductor region formed on the element formation surface;
An intermediate semiconductor region formed on the element formation surface between the first conductive type semiconductor region and the second conductive type semiconductor region and having an impurity concentration lower than those two semiconductor regions;
A first electrode electrically connected to the first conductivity type semiconductor region;
A second electrode electrically connected to the second conductivity type semiconductor region;
A control electrode formed through an insulating film in a region facing the intermediate semiconductor region on the element formation surface;
At least one of the first electrode or the electrode electrically connected to the first electrode and the second electrode or the electrode electrically connected to the second electrode is the intermediate semiconductor region. A display device comprising: an opposing region formed to face the control electrode through at least a part of the region.
JP2007332098A 2007-12-25 2007-12-25 Light receiving element and display device Active JP4811397B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007332098A JP4811397B2 (en) 2007-12-25 2007-12-25 Light receiving element and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007332098A JP4811397B2 (en) 2007-12-25 2007-12-25 Light receiving element and display device

Publications (2)

Publication Number Publication Date
JP2009158553A JP2009158553A (en) 2009-07-16
JP4811397B2 true JP4811397B2 (en) 2011-11-09

Family

ID=40962288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007332098A Active JP4811397B2 (en) 2007-12-25 2007-12-25 Light receiving element and display device

Country Status (1)

Country Link
JP (1) JP4811397B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5584103B2 (en) * 2009-12-04 2014-09-03 株式会社半導体エネルギー研究所 Semiconductor device
KR101794656B1 (en) * 2010-08-20 2017-11-08 삼성디스플레이 주식회사 Sensor array substrate, display device comprising the same and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2959682B2 (en) * 1991-03-20 1999-10-06 日本電信電話株式会社 Photodiode
JPH0548096A (en) * 1991-08-07 1993-02-26 Hitachi Ltd Thin film transistor
JPH05167097A (en) * 1991-12-12 1993-07-02 Nippon Telegr & Teleph Corp <Ntt> Light receiving element
JP4127416B2 (en) * 1997-07-16 2008-07-30 株式会社半導体エネルギー研究所 Optical sensor, optical sensor manufacturing method, linear image sensor, and area sensor
JP4737956B2 (en) * 2003-08-25 2011-08-03 東芝モバイルディスプレイ株式会社 Display device and photoelectric conversion element
JP2008089619A (en) * 2005-03-29 2008-04-17 Sharp Corp Display device and electronic device
JP2006332287A (en) * 2005-05-25 2006-12-07 Toshiba Matsushita Display Technology Co Ltd Thin film diode

Also Published As

Publication number Publication date
JP2009158553A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
CN102859693B (en) Semiconductor device
JP4737956B2 (en) Display device and photoelectric conversion element
US8368068B2 (en) Display with photo sensor and manufacturing method thereof
US20220139972A1 (en) Tft photodetector integrated on display panel
JP2008153427A (en) High-sensitivity photosensor element and photosensor device using the same
US11056608B2 (en) Infrared detection film, infrared detection sensor and infrared detection display apparatus including the infrared detection film, and method of making the infrared detection film
CN105789226A (en) Fingerprint collector, manufacturing method therefor, fingerprint collection panel, and display panel
JP2005250454A (en) Display with optical sensor and manufacturing method thereof
US11349044B2 (en) Photodetection film, photodetection sensor and photodetection display apparatus including the photodetection film, and method of making the photodetection film
JP2005208582A (en) Light sensor and display
US7915648B2 (en) Light-receiving element and display device
JP4811397B2 (en) Light receiving element and display device
JP5285365B2 (en) Light receiving element and display device
JP5136112B2 (en) Photoelectric conversion device and electro-optical device
KR101612719B1 (en) Light-receiving element and display device
JP5358228B2 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R151 Written notification of patent or utility model registration

Ref document number: 4811397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250