JP4803071B2 - Circuit board and circuit board with electronic components - Google Patents
Circuit board and circuit board with electronic components Download PDFInfo
- Publication number
- JP4803071B2 JP4803071B2 JP2007052791A JP2007052791A JP4803071B2 JP 4803071 B2 JP4803071 B2 JP 4803071B2 JP 2007052791 A JP2007052791 A JP 2007052791A JP 2007052791 A JP2007052791 A JP 2007052791A JP 4803071 B2 JP4803071 B2 JP 4803071B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- wiring pattern
- main body
- electronic component
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、基板に形成したランドと電子部品に形成されたリードとが、噴流式はんだ付け法によりはんだ付けされる回路基板および電子部品付回路基板に関する。 The present invention relates to a circuit board on which lands formed on a substrate and leads formed on an electronic component are soldered by a jet-type soldering method and a circuit board with an electronic component.
上述した回路基板として、基板の一部に電子部品が表面実装され、その表面実装部品の近傍に他の電子部品、例えばコネクタをはんだ付けにより搭載する構成のものがある。このはんだ付けは、コネクタに設けられたリードを、基板に貫通状態で設けた貫通孔に挿通させ、そのリードの基板から突出した部分と上記貫通孔の周りに設けたランドとをはんだで接続するように行われる。このはんだ付けに際し、既に実装されている表面実装部品にはんだが付着するのを抑制する状態ではんだ付けをすることが可能な噴流式はんだ付け法が用いられる(例えば特許文献1等参照)。 As the circuit board described above, there is a configuration in which an electronic component is surface-mounted on a part of the substrate, and another electronic component, for example, a connector is mounted by soldering in the vicinity of the surface-mounted component. In this soldering, a lead provided in the connector is inserted into a through hole provided in a through state in the board, and a portion protruding from the board of the lead and a land provided around the through hole are connected by solder. To be done. In this soldering, a jet-type soldering method capable of soldering in a state in which the solder is prevented from adhering to a surface-mounted component already mounted is used (see, for example, Patent Document 1).
上記噴流式はんだ付け法は、図10および図11に示すように上向きノズル100から溶融はんだ101を噴出させて、ノズル100の上方に配置した回路基板102のランドにはんだ101を付着させ、余分のはんだを、上記ノズル100の外側を経てはんだ槽103に還流させる基本方式をとる。そして、この方式による場合には、ノズル100の開口断面を実装面に対応する大きさに形成しておくことで、その一つの実装面に複数のリードが含まれていても、この複数のリードを一遍にはんだ付けすることができる。また、ノズル100を複数用いることで、複数の実装面でも一遍にはんだ付けを行うことができる。なお、特許文献1では、上記ノズル100に代えて、図12、図13に示すような間隙110a、111aを有するノズル110、111を用い、還流させるはんだを間隙110a、111aに導いて余分な箇所へはんだが付着するのを防止した状態で、はんだ付けを行うことを提案している。
ところで、上記噴流式はんだ付け法による場合には、ノズルにより一遍にはんだ付けされる基板部分では溶融はんだにより熱を受け、その熱が周辺部位に伝達されるため、コネクタの周りに既に実装された表面実装部品のはんだ部分が溶融しないようにする必要がある。そのため、はんだ付け部分と表面実装部品との距離を適長離すことにより、表面実装部品のはんだ部分が溶融するほどの熱が伝わらないようにしている。 By the way, in the case of the above jet type soldering method, the board portion to be soldered by the nozzle receives heat from the molten solder, and the heat is transmitted to the peripheral portion, so that it has already been mounted around the connector. It is necessary to prevent the solder portion of the surface mount component from melting. Therefore, by keeping the distance between the soldered portion and the surface-mounted component at an appropriate length, heat that melts the solder portion of the surface-mounted component is prevented from being transmitted.
しかしながら、上記距離に相当する部分は、表面実装部品を配置することができない、所謂デットスペースとなるため、実装密度の向上を図る上で狭い方が好ましく、ここに改善の余地があった。 However, the portion corresponding to the distance is a so-called dead space in which surface-mounted components cannot be arranged. Therefore, it is preferable that the portion is narrow in order to improve the mounting density, and there is room for improvement here.
本発明は、このような従来技術の課題を解決するためになされたものであり、上記デットスペースを狭くすることができる回路基板および電子部品付回路基板を提供することを目的とする。 The present invention has been made to solve the above-described problems of the prior art, and an object of the present invention is to provide a circuit board and a circuit board with electronic components that can narrow the dead space.
請求項1に係る本発明の回路基板は、複数列にわたって配列される複数本のリードを有する電子部品が実装される回路基板であって、前記電子部品が実装される実装部を有し、この実装部に、前記リードの配列に対応して複数の貫通孔が複数の列にわたって設けられた回路基板本体と、前記回路基板本体の各貫通孔に対応して設けられ、前記各貫通孔に挿通される前記リードとはんだ付けされる複数のランドと、前記回路基板本体に、前記各ランドと接続して形成された複数の配線パターンとを備え、前記回路基板本体の貫通孔は、その貫通孔の各列のそれぞれについて当該回路基板本体の周縁からの距離を異ならせて配列され、前記複数の配線パターンは、上記実装部と前記回路基板本体の周縁との間に形成される各配線パターンの方が、上記実装部の前記回路基板本体の周縁側とは反対側に形成される各配線パターンよりも幅を広くして熱容量が大きくなるように形成され、その熱容量の大きい配線パターンは、前記回路基板本体の周縁に最も近い列に設けられたランドに接続され、前記実装部の前記回路基板本体の周縁側とは反対側に形成される、狭幅の熱容量の小さい配線パターンは、前記最も近い列よりも前記回路基板本体の周縁から遠い列に設けられたランドに接続されることを特徴とする。 The circuit board of the present invention according to claim 1 is a circuit board on which an electronic component having a plurality of leads arranged in a plurality of rows is mounted, and has a mounting portion on which the electronic component is mounted. A circuit board body having a plurality of through holes provided in a plurality of rows corresponding to the arrangement of the leads in the mounting portion, and provided corresponding to each through hole of the circuit board body, and inserted into each through hole. A plurality of lands soldered to the leads, and a plurality of wiring patterns formed on the circuit board main body so as to be connected to the lands. The through hole of the circuit board main body includes the through hole each for each row are arranged at different distances from the edge of the circuit board main body, wherein the plurality of wiring patterns, the wiring patterns formed between the periphery of the circuit board body and the mounting portion of the who is, The peripheral edge of the circuit board main body of the serial mounting portion formed on so that Do large heat capacity and wider than the wiring patterns formed on the opposite side, a large wiring pattern of the heat capacity, the circuit board A wiring pattern that is connected to a land provided in a row closest to the peripheral edge of the main body and is formed on the side opposite to the peripheral side of the circuit board main body of the mounting portion has a narrow width and a small heat capacity. It is connected to lands provided in rows farther from the periphery of the circuit board body .
請求項2に係る本発明の回路基板は、請求項1に記載の回路基板において、前記各ランドは、対応する前記リードと噴流はんだ付け法によりはんだ付けされるものであることを特徴とする。 A circuit board according to a second aspect of the present invention is the circuit board according to the first aspect , wherein each of the lands is soldered to the corresponding lead by a jet soldering method.
請求項3に係る本発明の回路基板は、請求項1または2に記載の回路基板において、前記実装部と前記回路基板本体の周縁との間に形成される前記配線パターンが、電源またはアースに接続される配線パターンであることを特徴とする。 The circuit board according to a third aspect of the present invention is the circuit board according to the first or second aspect , wherein the wiring pattern formed between the mounting portion and the peripheral edge of the circuit board main body is connected to a power source or a ground. It is a wiring pattern to be connected.
請求項4に係る本発明の電子部品付回路基板は、請求項1乃至3のいずれかに記載の回路基板において、前記回路基板本体の周縁に最も近い列に設けられたランドに、狭幅部を有するサーマルランドが用いられることを特徴とする。 A circuit board with electronic components according to a fourth aspect of the present invention is the circuit board according to any one of the first to third aspects, wherein a narrow portion is formed on a land provided in a row closest to a peripheral edge of the circuit board main body. The thermal land which has is used, It is characterized by the above-mentioned.
請求項5に係る本発明の電子部品付回路基板は、請求項1乃至4のいずれかに記載の回路基板と、複数列にわたって配列される複数本のリードを有し、各リードを上記回路基板に設けた貫通孔に挿通させて、上記回路基板に設けたランドと各リードとを接続して前記実装部に実装された電子部品とを備えたことを特徴とする。 A circuit board with electronic components according to a fifth aspect of the present invention includes the circuit board according to any one of the first to fourth aspects and a plurality of leads arranged in a plurality of rows, each lead being the circuit board. And an electronic component mounted on the mounting portion by connecting the lands provided on the circuit board and the respective leads.
請求項6に係る本発明の電子部品付回路基板は、請求項5記載の電子部品付回路基板において、前記実装部の電子部品搭載面とは反対側から、噴流はんだ付け法により前記リードと前記ランドとのはんだ付けが行われ、そのはんだ付けを行う側の面に、そのはんだ付けより前に実装された別の電子部品が設けられていることを特徴とする。 A circuit board with electronic components according to a sixth aspect of the present invention is the circuit board with electronic components according to the fifth aspect, wherein the leads and the electronic circuit board are jet soldered from the side opposite to the electronic component mounting surface of the mounting portion. Soldering with a land is performed, and another electronic component mounted before the soldering is provided on the soldering side surface.
本発明の回路基板による場合には、実装部と回路基板本体の周縁との間に形成される各配線パターンの熱容量が、実装部の回路基板本体の周縁側とは反対側に形成される各配線パターンの熱容量に対してそれ以上となるように、各配線パターンが配置されている。換言すると、大きい熱容量の配線パターンは実装部と回路基板本体の周縁との間に形成され、小さい熱容量の配線パターンは実装部の回路基板本体の周縁側とは反対側に形成されることとなる。これにより、実装部よりも内側(回路基板本体の周縁から遠い側)に形成される配線パターンは、熱容量の小さい、つまり細幅のものとなり、これにより実装部よりも内側に逃げる熱を少なくすることができ、実装部よりも内側においてデットスペースを狭くすることが可能になる。なお、回路基板本体の実装部よりも外側については、ここに電子部品を実装しておくと、はんだ付け工程での搬送に際して引っ掛かって脱落し易いため、実装しないことが一般的であり、デットスペースの削減の必要性は少ない。 In the case of the circuit board according to the present invention, the heat capacity of each wiring pattern formed between the mounting portion and the peripheral edge of the circuit board main body is each formed on the side opposite to the peripheral edge side of the circuit board main body of the mounting portion. Each wiring pattern is arranged so as to exceed the heat capacity of the wiring pattern. In other words, a wiring pattern having a large heat capacity is formed between the mounting portion and the periphery of the circuit board body, and a wiring pattern having a small heat capacity is formed on the side opposite to the periphery side of the circuit board body of the mounting portion. . As a result, the wiring pattern formed on the inner side (the far side from the periphery of the circuit board body) than the mounting part has a small heat capacity, that is, a narrow width, thereby reducing heat escaping inward from the mounting part. It is possible to narrow the dead space inside the mounting portion. Note that the outside of the mounting part of the circuit board main body is not mounted because it is easy to be dropped during transportation in the soldering process if electronic components are mounted here. There is little need for reduction.
また、本発明による場合には、配線パターンを該当するランドに対して接続するに際し、配線パターンを迂回させる頻度を少なくすることができ、配線パターンを形状的に簡潔にすることができる。 Further, according to the present invention, when connecting the wiring pattern to the corresponding land, the frequency of detouring the wiring pattern can be reduced, and the wiring pattern can be simplified in shape.
請求項2の発明による場合には、各ランドと対応する前記リードとを噴流はんだ付け法によりはんだ付けするので、全てのランドとリードを一遍にはんだ付けできる。 According to the second aspect of the present invention, since the lands and the corresponding leads are soldered by the jet soldering method, all the lands and the leads can be soldered all at once.
請求項4のように、熱容量の大きい広幅の配線パターンに対し、狭幅部を有するサーマルランドを設けるようにすると、はんだ付け温度の低下を防止することができる。つまり、サーマルランドではなく通常のランドを用いる場合には、熱容量の大きい配線パターンおよびその近傍では温度上昇が低くなり、はんだ付けに不向きな温度になる虞があるが、その配線パターンに対しサーマルランドを設けることにより、狭幅部により逃げる熱を少なくすることができるため温度上昇を向上させることが可能となり、はんだ付け温度の低下を防止することができる。これにより、はんだ付けを容易に行うことが可能になる。 According to the fourth aspect of the present invention, when a thermal land having a narrow width portion is provided for a wide wiring pattern having a large heat capacity, a decrease in soldering temperature can be prevented. In other words, when a normal land is used instead of a thermal land, the temperature rise is low in the vicinity of the wiring pattern having a large heat capacity, and there is a possibility that the temperature becomes unsuitable for soldering. By providing this, it is possible to reduce the heat escaped by the narrow width portion, so that the temperature rise can be improved and the soldering temperature can be prevented from lowering. Thereby, it becomes possible to perform soldering easily.
本発明の請求項5の電子部品付回路基板にあっては、リードとランドと配線パターンとの接続状態から、リードの用途を該当する配線パターンの熱容量に基づいて決めることにより、請求項1の回路基板と同様の効果が得られる。
In the circuit board with electronic component according to
請求項6の電子部品付回路基板にあっては、噴流はんだ付け法により実装する電子部品と、噴流はんだ付け法を不適とする電子部品とを配置した電子部品付回路基板の提供が可能になる。
In the circuit board with an electronic component according to
以下に本発明を具体的に説明する。 The present invention will be specifically described below.
まず、本発明の回路基板および本発明に用いるはんだ付け方式につき、図1および図2に基づき簡単に説明する。図1は回路基板本体20を示す分解斜視図で、図2は電子部品付回路基板1を示す正面図である。
First, the circuit board of the present invention and the soldering method used in the present invention will be briefly described with reference to FIGS. FIG. 1 is an exploded perspective view showing the circuit board
この電子部品付回路基板1は、例えば4層の基板2、3、4、5を積層して構成される回路基板本体20'に対し、スルーホール6、16と、ランド7、17と、そのランド7
、17と電気的に接続される配線パターン(図示せず)とが設けられた回路基板20を備える。スルーホール6、16は回路基板本体20'の電子部品実装部A、Bに形成され、
ランド7、17は各基板2〜5の上面または下面であってスルーホール6、16の周囲に形成される。配線パターン(図示せず)は、ランド7、17と電気的に接続して形成される。なお、電子部品実装部A、Bは、回路基板20の周縁20aから所定距離dだけ離した位置に配されている。
This circuit board 1 with an electronic component has, for example, through-
, 17 and a
The
そして、この回路基板20の上面(電子部品搭載面)からコネクタ10のリード11を上記スルーホール6に挿通させるとともに、コネクタ10Aのリード11Aを上記スルーホール16に挿通させ、リード11の貫通した部分とランド7、リード11Aの貫通した部分とランド17のそれぞれを噴流式はんだ付け法によりはんだ付けすることで、本実施形態の電子部品付回路基板1が作製される。
Then, the
上記噴流式はんだ付け法は、上向きノズル12から溶融はんだを噴出させて、ノズル12の上に配置した回路基板20のランド7、17にはんだを付着させる方式である。なお、ノズル12は、前記ノズル100、110、111などが用いられる。また、図2中の13、13Aは、コネクタの接続端子であり、リード11、11Aと対応して設けられ、スルーホール6、16に対応する。
The jet soldering method is a method in which molten solder is ejected from the
次に、本発明の回路基板20をより詳細に説明する。
Next, the
図3は、回路基板20の上にコネクタ10を配置させる位置を示す平面図である。
FIG. 3 is a plan view showing a position where the
この回路基板20(具体的には基板2)の上には、その周縁20aから所定距離dだけ離して2つの電子部品実装部A、Bが設定されていて、電子部品実装部A、Bにはコネクタ10、10Aがそれぞれ搭載されるようになっている。コネクタ10が実装される電子部品実装部Aには各列10個で2列の合計20個のスルーホール6が形成され、コネクタ10Aが実装される電子部品実装部Bにも各列10個で2列の合計20個のスルーホール16が形成されている。そして、電子部品実装部Aのスルーホール6のうち、周縁20aに近い外側の列の左端のスルーホール61とその右隣のスルーホール62は、例えばGNDなどの大電流を用いる用途に使用され、残り18個のスルーホール6は、例えば制御用信号などの小電流を用いる用途に用いるよう設計されている。一方、電子部品実装部Bのスルーホール16のうち、周縁20aに近い外側の列の左端から1つあけて右隣のスルーホール161とその右側3つのスルーホール162、163、164は、例えばGNDなどの大電流を用いる用途に使用され、残り16個のスルーホール16は、例えば制御用信号などの小電流を用いる用途に用いるよう設計されている。
Two electronic component mounting portions A and B are set on the circuit board 20 (specifically, the substrate 2) at a predetermined distance d from the
図4は4層からなる回路基板20における最上層の基板2の上面を示す平面図で、図5は上から2番目の基板3の上面を示す平面図、図6は上から3番目の基板4の上面を示す平面図、図7は最下層の基板5の上面を示す平面図である。なお、図3〜図7は、各基板の一端部を示す。
4 is a plan view showing the upper surface of the uppermost substrate 2 in the
電子部品実装部Aのスルーホール6と電気的に接続される配線パターンは、次の通りである。大電流を用いる用途のスルーホール61に対する配線パターンは、基板2に広幅に形成された配線パターン21と、基板3に広幅に形成された配線パターン31と、基板5に広幅に形成された配線パターン51とである。また、大電流を用いる用途のスルーホール62に対する配線パターンは、基板2に広幅に形成された配線パターン22と、基板3に広幅に形成された配線パターン32と、基板5に広幅に形成された配線パターン52とである。小電流を用いる残りのスルーホール6に対する配線パターンは、それぞれ基板2、5に狭幅に形成された配線パターン26、56である。また、各基板2〜5のうち、配線パターン21等と電気的接続を行うスルーホール6(61、62を含む)の周囲にはランド7が適宜設けられている。
The wiring pattern electrically connected to the through
一方、電子部品実装部Bのスルーホール16と電気的に接続される配線パターンは、次の通りである。大電流を用いる用途のスルーホール161に対する配線パターンは、基板2に広幅に形成された配線パターン23と、基板3に広幅に形成された前記配線パターン32と、基板5に広幅に形成された前記配線パターン52とである。また、大電流を用いる用途のスルーホール162に対する配線パターンは、基板2に広幅に形成された前記配線パターン23と、基板3に広幅に形成された前記配線パターン32と、基板5に広幅に形成された前記配線パターン52とである。また、大電流を用いる用途のスルーホール163に対する配線パターンは、基板2に広幅に形成された前記配線パターン23と、基板3に広幅に形成された前記配線パターン32と、基板5に広幅に形成された前記配線パターン52とである。また、大電流を用いる用途のスルーホール164に対する配線パターンは、基板2に広幅に形成された配線パターン24と、基板3に広幅に形成された配線パターン31と、基板5に広幅に形成された配線パターン53とである。小電流を用いる残りのスルーホール16に対する配線パターンは、それぞれ基板2、5に狭幅の配線パターン28、58が形成されている。また、各基板2〜5のうち、配線パターン23等と電気的接続を行うスルーホール16(161〜164を含む)の周囲にはランド17が適宜設けられている。
On the other hand, the wiring pattern electrically connected to the through
このように各列10個で2列の列配置のスルーホール6、16およびランド27、29がそれぞれ設けられた電子部品実装部A、Bに対し、スルーホール6、16と同じ列配置でリード11、11Aと前記接続端子13、13Aが配置されたコネクタ10、10Aを、上述した噴流式はんだ付け法を用いて取付ける。つまり、各リード11、11Aを、回路基板20の上面(電子部品搭載面)から電子部品実装部A、Bのスルーホール6、16に挿通させ、そのリード11、11Aとランド7、17とを、回路基板20の下側(電子部品搭載面とは反対側)からはんだ付けする。上記噴流式はんだ付け法としては、前記特許文献1の技術などが適用される。
In this way, the electronic component mounting portions A and B in which the through-
このはんだ付けにより、電子部品実装部Aにおいては、大電流を用いる用途のスルーホール61に挿入されたリード11と、広幅の配線パターン21、31、51とが電気的に接続され、大電流を用いる用途のスルーホール62に挿入されたリード11と、広幅の配線パターン22、32、52とが電気的に接続され、小電流を用いる残りのスルーホール6に挿入されたリード11と狭幅の配線パターン26、56と接続端子13とが電気的に接続される。一方、電子部品実装部Bにおいては、大電流を用いる用途のスルーホール161に挿入されたリード11Aと、広幅の配線パターン23、32、52とが電気的に接続され、大電流を用いる用途のスルーホール162に挿入されたリード11Aと、広幅の配線パターン23、32、52とが電気的に接続され、大電流を用いる用途のスルーホール163に挿入されたリード11Aと、広幅の配線パターン23、32、52とが電気的に接続され、大電流を用いる用途のスルーホール164に挿入されたリード11Aと、広幅の配線パターン24、31、53とが電気的に接続され、小電流を用いる残りのスルーホール16に挿入されたリード11Aと、狭幅の配線パターン28、58と、接続端子13Aとが電気的に接続される。但し、基板4に形成された狭幅の配線パターン41が、前記残りのスルーホール16に挿入されたリード11Aの該当する一つのものに電気的に接続される。このようなはんだ付けにより、本実施形態の電子部品付回路基板1が作製される。
By this soldering, in the electronic component mounting portion A, the
そして、上述した大電流用の広幅の配線パターン21、31、51、22、32、52、23、24、53は、電流の大きさに対応して幅寸法が規定されており、かつ、電子部品実装部A、Bと、周縁20aとの間に形成されている。
The
したがって、このように構成された電子部品付回路基板1の配線パターンに関しては、電子部品実装部A、Bと回路基板20の周縁20aとの間に形成された各配線パターン21、31、51、22、32、52、23、24、53の熱容量が、電子部品実装部A、Bの周縁20a側とは反対側に形成された各配線パターン26、56、28、58の熱容量に対してそれ以上となるように形成されている。これにより、電子部品実装部A、Bよりも内側(周縁20aとは反対側)に狭幅の配線パターン26、56、28、58が形成されることとなり、電子部品実装部A、Bよりも内側のデットスペースを狭くすることが可能になる。
Therefore, regarding the wiring pattern of the circuit board 1 with electronic components configured in this way, the
その理由を以下に詳述する。一般的に、ランドと配線パターンには熱伝導性の良い銅などが用いられており、はんだ付けのためにランドを加熱すると、熱はランドから配線パターンを伝わって周囲に逃げていくので、はんだ付けに必要な温度まで加熱するのには、ある程度の時間がかかる。このような熱伝導下において、大電流を流す配線パターンの場合は広幅に形成されているので、これに伴い熱が逃げ易くなり、はんだ付け箇所がはんだ付けに必要な温度まで上昇する時間が長くなり、熱容量が大きくなる。一方、小電流を流す配線パターンの場合は広幅に形成する必要がないため、大電流を流す配線パターンと比べて熱が逃げ難くなり、はんだ付け箇所がはんだ付けに必要な温度まで上昇する時間が短く、熱容量が小さくなる。このような場合において、図8に示すように黒丸で示す大電流を用いる配線パターンのランドと、白丸で示す小電流を用いる配線パターンのランドとの配置をランダムにし、基板の周縁に近い領域I側の列と遠い領域II側の列とに配線パターンのランドを配置したときには、電子部品実装部A(B)より内側(領域II側)のデットスペースIIは電子部品実装部A(B)より外側(領域I側)のデットスペースIと同じ距離にする必要がある。これに対し、図9に示すように、黒丸で示す大電流を用いる配線パターンのランドを基板の周縁に近い列側(領域I側)に配置すると、遠い側(領域II側)には白丸で示す小電流を用いる配線パターンのランドのみとなり、領域IIでは配線パターンが狭幅のものでよくなり、これに伴って周囲に逃げる熱が少なくなって、電子部品実装部A(B)より内側のデットスペースIIは狭くすることが可能になるからである。 The reason will be described in detail below. Generally, copper with good thermal conductivity is used for the land and the wiring pattern. When the land is heated for soldering, the heat is transferred from the land to the surroundings through the wiring pattern. It takes a certain amount of time to heat up to the temperature required for attachment. Under such heat conduction, the wiring pattern that flows a large current is formed wide so that heat easily escapes and the time required for the soldering point to rise to the temperature required for soldering is long. As a result, the heat capacity increases. On the other hand, in the case of a wiring pattern that passes a small current, it is not necessary to form a wide pattern. Short and heat capacity is small. In such a case, as shown in FIG. 8, the arrangement of the land of the wiring pattern using a large current indicated by a black circle and the land of the wiring pattern using a small current indicated by a white circle is random, and the region I close to the periphery of the substrate. When the land of the wiring pattern is arranged in the row on the side and the row on the far side of the region II, the dead space II on the inner side (region II side) from the electronic component mounting portion A (B) is from the electronic component mounting portion A (B). The distance must be the same as the dead space I on the outside (region I side). On the other hand, as shown in FIG. 9, when a land of a wiring pattern using a large current indicated by a black circle is arranged on the column side (region I side) close to the periphery of the substrate, a white circle is formed on the far side (region II side). Only the land of the wiring pattern using the small current shown is used, and in the region II, the wiring pattern may be narrow, and with this, the heat escaping to the surroundings is reduced, and the inside of the electronic component mounting part A (B) This is because the dead space II can be narrowed.
このとき、電子部品実装部A、Bより外側のデットスペースIについては、ここに電子部品を実装しておくと、はんだ付け工程での基板搬送や場所変えのための搬送時に外れる虞があるため、電子部品を実装しない非実装領域にすることが一般的である。このため、デットスペースIの削減化の必要性は少ない。 At this time, with regard to the dead space I outside the electronic component mounting portions A and B, if the electronic component is mounted here, there is a possibility that it will come off at the time of transporting the board or changing the place in the soldering process. In general, it is a non-mounting area where electronic components are not mounted. For this reason, there is little necessity for reduction of the dead space I.
また、本実施形態において、電子部品実装部A、Bに複数のランド7,17がリード11、11Aに対応した配列で設けられるとともに、電子部品実装部A、Bと周縁20aとの間に形成された配線パターン21、31、51、22、32、52、23、24、53が、周縁20aに最も近い列に設けられたランド7,17に接続され、電子部品実装部A、Bの周縁20a側とは反対側に形成された配線パターンが、最も近い列よりも周縁20aから遠い列に設けられたランド7,17に接続されているので、配線パターンを該当するランドに対して接続するに際し配線パターンを迂回させる頻度を少なくすることができ、配線パターンを形状的に簡潔にすることができる。
In the present embodiment, a plurality of
更に、熱容量の大きい(広幅の)配線パターン21等に対し、狭幅部を有するサーマルランドC(図4〜図7参照)を設けるようにした場合には、そのサーマルランドCにより、熱が基板の周縁に逃げる量を抑えてはんだ付けを行い易くすることが可能になる。つまり、熱容量の大きい配線パターン21等が形成された部分では温度上昇が低くなり、はんだ付けに適する温度に達する時間が長くなるので、周囲に伝わる熱が多くなってデットスペースを広くとらなければならない。その場合に、上述のように熱容量の大きい配線パターン21等にサーマルランドCを設けることにより熱の逃げる量を抑えて、電子部品実装部A、Bよりも内側のデットスペースIIを狭くした状態で、はんだ付けを行い易くすることが可能になるからである。
Further, when a thermal land C (see FIGS. 4 to 7) having a narrow width portion is provided for the
例えば、大電流を用いる配線パターン21等のランドを回路基板20の周縁20aに近い列側に配置し、かつ大電流を用いる配線パターン21等にサーマルランドCを設けることで、はんだ付けに悪影響を及ぼすことなく、デットスペースIIを狭くすることができる。
For example, the land such as the
なお、上述した実施形態では大電流を流す配線パターンを広幅に形成し、小電流を流す配線パターンを狭幅に形成しているが、本発明はこれに限らない。例えば、幅寸法に代えて、厚み寸法を調整するようにしてもよく、或いは、幅寸法と厚み寸法とを組み合わせて調整するようにしてもよい。 In the above-described embodiment, the wiring pattern for passing a large current is formed wide and the wiring pattern for passing a small current is narrow, but the present invention is not limited to this. For example, instead of the width dimension, the thickness dimension may be adjusted, or the width dimension and the thickness dimension may be adjusted in combination.
また、上述した実施形態では回路基板本体20'として4層の基板2〜5を積層したものを用いた例を説明しているが、本発明はこれに限らず、1層の基板や、2層以上の任意の層数で積層した回路基板本体などに対しても同様に適用することができる。 Moreover, although embodiment mentioned above demonstrated the example using what laminated | stacked the board | substrates 2-5 of 4 layers as circuit board main body 20 ', this invention is not limited to this, A board | substrate of 1 layer, 2 The present invention can be similarly applied to a circuit board body laminated with an arbitrary number of layers or more.
更に、上述した実施形態ではスルーホール(およびランド、ピン、リード)を2列配置にする例を挙げて説明しているが、本発明はこれに限らず、スルーホール等を3列以上で列配置する場合にも同様に適用することができる。 Further, in the above-described embodiment, an example in which through holes (and lands, pins, and leads) are arranged in two rows has been described. However, the present invention is not limited to this, and the through holes and the like are arranged in three or more rows. The same applies to the arrangement.
更にまた、上述した実施形態ではコネクタの設置に本発明の回路基板を適用しているが、本発明はこれに限らず、スイッチや、可変抵抗器などの、リードを複数列で有する他の電子部品を回路基板の周縁に接近した電子部品実装部に搭載する場合にも同様に適用することができる。 Furthermore, in the above-described embodiment, the circuit board of the present invention is applied to the installation of the connector. However, the present invention is not limited to this, and other electronic devices having a plurality of rows of leads, such as switches and variable resistors. The same applies to the case where the component is mounted on the electronic component mounting portion close to the periphery of the circuit board.
1 電子部品付回路基板
2、3、4、5 基板
6、16 スルーホール(貫通孔)
7、17 ランド
10、10A コネクタ
11、11A リード
12 上向きノズル
20 回路基板
20' 回路基板本体
20a 周縁
21、22、23、24 広幅の配線パターン
31、32 広幅の配線パターン
51、52、53 広幅の配線パターン
61、62、161、162、163、164 スルーホール(貫通孔)
A、B 電子部品実装部
C サーマルランド
1 Circuit board with
7, 17
A, B Electronic component mounting part C Thermal land
Claims (6)
前記電子部品が実装される実装部を有し、この実装部に、前記リードの配列に対応して複数の貫通孔が複数の列にわたって設けられた回路基板本体と、
前記回路基板本体の各貫通孔に対応して設けられ、前記各貫通孔に挿通される前記リードとはんだ付けされる複数のランドと、
前記回路基板本体に、前記各ランドと接続して形成された複数の配線パターンとを備え、
前記回路基板本体の貫通孔は、その貫通孔の各列のそれぞれについて当該回路基板本体の周縁からの距離を異ならせて配列され、
前記複数の配線パターンは、上記実装部と前記回路基板本体の周縁との間に形成される各配線パターンの方が、上記実装部の前記回路基板本体の周縁側とは反対側に形成される各配線パターンよりも幅を広くして熱容量が大きくなるように形成され、その熱容量の大きい配線パターンは、前記回路基板本体の周縁に最も近い列に設けられたランドに接続され、前記実装部の前記回路基板本体の周縁側とは反対側に形成される、狭幅の熱容量の小さい配線パターンは、前記最も近い列よりも前記回路基板本体の周縁から遠い列に設けられたランドに接続されることを特徴とする回路基板。 A circuit board on which electronic components having a plurality of leads arranged over a plurality of rows are mounted,
A circuit board main body having a mounting portion on which the electronic component is mounted, and a plurality of through holes provided in a plurality of rows corresponding to the arrangement of the leads in the mounting portion;
A plurality of lands that are provided corresponding to the through holes of the circuit board main body and soldered to the leads inserted into the through holes;
The circuit board body includes a plurality of wiring patterns formed in connection with the lands,
Through hole of the circuit board main body, it is arranged at different distances from the edge of the circuit board main body for each of the rows of the through hole,
Said plurality of wiring patterns, towards the respective wiring patterns formed between the periphery of the circuit board body and the mounting portion, and the peripheral edge of the circuit board main body of the mounting portion is formed on the opposite side that heat capacity and wide than the wiring pattern is formed on the large Do so that a large wiring pattern of the heat capacity is connected to a land provided on the nearest column to the periphery of the circuit board main body, the mounting The wiring pattern formed on the side opposite to the peripheral side of the circuit board main body of the portion is connected to a land provided in a row farther from the peripheral edge of the circuit board main body than the nearest row. A circuit board characterized by being made .
前記各ランドは、対応する前記リードと噴流はんだ付け法によりはんだ付けされるものであることを特徴とする回路基板。 The circuit board according to claim 1 ,
Each of the lands is soldered to the corresponding lead by a jet soldering method.
前記実装部と前記回路基板本体の周縁との間に形成される前記配線パターンが、電源またはアースに接続される配線パターンであることを特徴とする回路基板。 The circuit board according to claim 1 or 2 ,
The circuit board, wherein the wiring pattern formed between the mounting portion and the periphery of the circuit board main body is a wiring pattern connected to a power source or a ground.
前記回路基板本体の周縁に最も近い列に設けられたランドに、狭幅部を有するサーマルランドが用いられることを特徴とする回路基板。 The circuit board according to any one of claims 1 to 3 ,
A circuit board characterized in that a thermal land having a narrow width portion is used for a land provided in a row closest to a peripheral edge of the circuit board main body.
複数列にわたって配列される複数本のリードを有し、各リードを上記回路基板に設けた貫通孔に挿通させて、上記回路基板に設けたランドと各リードとを接続して前記実装部に実装された電子部品とを備えたことを特徴とする電子部品付回路基板。 A circuit board according to any one of claims 1 to 4 ,
It has a plurality of leads arranged in multiple rows, each lead is inserted through a through hole provided in the circuit board, and the land provided in the circuit board and each lead are connected and mounted on the mounting portion An electronic component-attached circuit board comprising the electronic component.
前記実装部の電子部品搭載面とは反対側から、噴流はんだ付け法により前記リードと前記ランドとのはんだ付けが行われ、そのはんだ付けを行う側の面に、そのはんだ付けより前に実装された別の電子部品が設けられていることを特徴とする電子部品付回路基板。
In the circuit board with electronic components according to claim 5 ,
The lead and the land are soldered by a jet soldering method from the side opposite to the electronic component mounting surface of the mounting part, and the soldering side surface is mounted before the soldering. A circuit board with electronic parts, wherein another electronic part is provided.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007052791A JP4803071B2 (en) | 2007-03-02 | 2007-03-02 | Circuit board and circuit board with electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007052791A JP4803071B2 (en) | 2007-03-02 | 2007-03-02 | Circuit board and circuit board with electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008218644A JP2008218644A (en) | 2008-09-18 |
JP4803071B2 true JP4803071B2 (en) | 2011-10-26 |
Family
ID=39838343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007052791A Expired - Fee Related JP4803071B2 (en) | 2007-03-02 | 2007-03-02 | Circuit board and circuit board with electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4803071B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109020A (en) * | 2008-10-28 | 2010-05-13 | Sumitomo Wiring Syst Ltd | Printed board |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6146766U (en) * | 1984-08-31 | 1986-03-28 | 株式会社東芝 | printed wiring board |
JPS62158865U (en) * | 1986-03-31 | 1987-10-08 | ||
JPH0666544B2 (en) * | 1988-06-11 | 1994-08-24 | 太陽誘電株式会社 | Circuit board manufacturing method |
JPH02236979A (en) * | 1989-03-08 | 1990-09-19 | Fujitsu Ltd | Mounting connector on substrate |
JPH02120866U (en) * | 1989-03-15 | 1990-09-28 | ||
JPH0322495A (en) * | 1989-06-19 | 1991-01-30 | Canon Inc | Circuit board |
JPH06326454A (en) * | 1993-05-12 | 1994-11-25 | Oki Electric Ind Co Ltd | Jet nozzle structure of local soldering apparatus |
JP2002009449A (en) * | 2000-06-23 | 2002-01-11 | Suzuka Fuji Xerox Co Ltd | Printed-wiring board device |
JP2002094224A (en) * | 2000-09-13 | 2002-03-29 | Aiwa Co Ltd | Electronic component mounting board |
JP3875602B2 (en) * | 2002-07-25 | 2007-01-31 | 株式会社東芝 | Electronic circuit manufacturing method using lead-free solder |
JP2004273990A (en) * | 2003-03-12 | 2004-09-30 | Mitsubishi Electric Corp | Electronic circuit board and its production |
JP2005101221A (en) * | 2003-09-24 | 2005-04-14 | Alps Electric Co Ltd | Surface-mounting electronic circuit unit |
-
2007
- 2007-03-02 JP JP2007052791A patent/JP4803071B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008218644A (en) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8106303B2 (en) | Printed wiring board including a thermal land for supressing heat dissipation | |
JP5415846B2 (en) | Electronic circuit unit | |
JP7472694B2 (en) | Multilayer board and electronic device including multilayer board | |
JP4650948B2 (en) | Through-hole soldering structure | |
US9769925B2 (en) | Relieved component pad for 0201 use between vias | |
JP2004311939A (en) | Thermistor with symmetrical structure | |
US20080223611A1 (en) | Printed wiring board and electric apparatus | |
JP4803071B2 (en) | Circuit board and circuit board with electronic components | |
JP2007059803A (en) | Printed circuit board, electronic substrate, and electronic apparatus | |
JP7213058B2 (en) | Soldering method of thick copper multilayer board | |
JP6834775B2 (en) | How to solder boards, electronic devices and electronic components to which electronic components are soldered | |
JP2009135285A (en) | Method for manufacturing flexible printed wiring board, and flexible printed wiring board manufactured by the method | |
JP4952904B2 (en) | Printed wiring board and motor control apparatus provided with the same | |
JP2007194240A (en) | Printed circuit boards and electronic devices | |
JP2011119513A (en) | Circuit board and method of designing the same | |
JP4760393B2 (en) | Printed wiring board and semiconductor device | |
JP6871752B2 (en) | Printed circuit board and printed circuit equipment | |
JP7272237B2 (en) | electronic controller | |
JP2007250815A (en) | Flexible printed board and electronic component mounting circuit using it | |
WO2012172890A1 (en) | Printed-wiring board, electronic-component mounting structure, and method for manufacturing electronic-component mounting structure | |
JP2007221014A (en) | Multi-layer wiring substrate structure | |
JP2016025690A (en) | Electronic module | |
JP4491338B2 (en) | Semiconductor device substrate and semiconductor device | |
JP7512034B2 (en) | Printed Wiring Boards | |
JP6694311B2 (en) | Printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |