JP4783868B1 - 固体撮像素子及びその製造方法並びに撮像装置 - Google Patents

Abstract

【課題】固体撮像素子の信頼性や製造歩留まりを、製造コストを上昇させずに向上する。
【解決手段】画素電極膜１２５と、画素電極膜１２５に対向する対向電極膜１３１と、画素電極膜１２５と対向電極膜１３１とで挟まれる受光層１３０とを含む光電変換部を、半導体基板１２１上方に二次元アレイ状に配置した固体撮像素子は、半導体基板１２１に各光電変換部に対応して設けられ、受光層１３０で発生して画素電極膜１２５に移動した電荷量に応じた信号を読み出す信号読出回路と、画素電極膜１２５が配置される領域の外側に配置され、画素電極膜１２５と同一面上にかつ同一材料で形成された前記光電変換部を検査するためのテスト用端子１１４ａ，ｂとを備える。この固体撮像素子の製造途中の段階でテスト用端子１１４ａ，ｂで受光層１３０の検査を行い、不良品と判定したときは以後の製造工程の継続を中止する。
【選択図】図４

Description

本発明は、固体撮像素子及びその製造方法並びに撮像装置に関する。

半導体集積回路を製造する場合、半導体集積回路が良品であるか不良品であるかは、検査をし、評価してみないと判らない。このため、半導体集積回路の製造後に、下記の特許文献１に記載されている様に、検査用の接続パッドや実際に使用する接続パッドにプローブを当てて検査を行うことになる。

しかし、これらの接続パッドは、半導体集積回路の製造工程が進むに従って、接続パッド上に絶縁層等が積層されてしまう。このため、検査を行うときには、この絶縁層をエッチングする等して接続パッド自体を露出させなければ、検査を行うことができない。

つまり、従来の半導体集積回路の構成では、半導体集積回路の製造最終段階まで検査ができず、不良品であっても最終工程まで製造しなければならないという問題がある。

もし、半導体集積回路の製造途中で、接続パッド上を開口して接続パッドを露出させる工程を設けることなく、良品、不良品の評価検査ができれば、不良品に対してそれ以後の製造工程を省くことができ、製品の歩留まり向上、製品の低コスト化を図ることが可能となる。

そこで従来は、下記の特許文献２，３に記載されている様に、接続パッドに並置するようにテスト用パッドを形成し、このテスト用パッドと接続パッドとを配線接続しておくことで、接続パッドを用いなくてもテスト用パッドによって評価検査をできる様にしている。

特許第３９０８９０８号公報 特開２００４―２９６４６４号公報 特開２００２―９０４２２号公報

しかしながら、従来のテスト用パッドは、半導体集積回路の製造工程中にテスト用パッドの製造工程を付加しなければならないため、製造工程数が増加し、製品コストが嵩んでしまうという問題が生じる。

また例えば、有機材料の様な柔らかな材料を用いる撮像素子を製造する場合、既に形成済みの有機材料膜が機能劣化しないようにテスト用端子等の製造工程を付加する必要が生じ、製造コストを増大させる虞がある。

本発明の目的は、テスト用端子等のための製造工程を別途設けることなく、製品の製造途中でも検査を行うことができる構造を持つ固体撮像素子及びその製造方法並びに固体撮像素子を搭載した撮像装置を提供することにある。

本発明の固体撮像素子は、画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子であって、前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路と、前記光電変換部が配置される領域の外側に配置され、前記画素電極膜と同一面上にかつ同一材料により形成された前記光電変換部を検査するためのテスト用端子とを備えるものである。

本発明の固体撮像素子の製造方法は、画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子の製造方法であって、前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路を形成した半導体基板上方に導電性材料を成膜し、これをパターニングして、前記画素電極膜と前記光電変換部を検査するためのテスト用端子とを同時に形成する画素電極膜及びテスト用端子形成工程を備えるものである。

本発明の撮像装置は、前記固体撮像素子を備えるものである。

本発明によれば、テスト用端子等のための製造工程を別途設けることなく、製品の製造途中でも検査を行うことができる構造を持つ固体撮像素子及びその製造方法並びに固体撮像素子を搭載した撮像装置を提供することができる。

本発明の一実施形態に係るデジタルカメラの機能ブロック図である。 図１に示す固体撮像素子の縦断面模式図である。 図２に示す固体撮像素子の製造工程説明図である。 図３のＩＶ―ＩＶ線位置の断面模式図である。 図３のＶ―Ｖ線位置の断面模式図である。 図３の受光層の断面模式図である。 良品の撮像素子チップの上に透明ガラス基板を貼り付ける説明図である。 図７の断面模式図である。 テスト用パッドを形成する位置の別実施形態の説明図である。

以下、本発明の一実施形態について、図面を参照して説明する。

図１は、本発明の一実施形態に係るデジタルカメラ（撮像装置）の構成図である。このデジタルカメラは、固体撮像素子１００と、固体撮像素子１００の前段に置かれた撮影レンズ２１と、固体撮像素子１００から出力されるアナログの画像データを自動利得調整（ＡＧＣ）や相関二重サンプリング処理等のアナログ処理するアナログ信号処理部２２と、アナログ信号処理部２２から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部（Ａ／Ｄ）２３と、後述のシステム制御部（ＣＰＵ）２９からの指示によって撮影レンズ２１，Ａ／Ｄ２３，アナログ信号処理部２２，固体撮像素子１００の駆動制御を行う駆動部（タイミングジェネレータを含む）２４と、ＣＰＵ２９からの指示によって発光するフラッシュ２５とを備える。

本実施形態のデジタルカメラは更に、Ａ／Ｄ２３から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部２６と、画像データをＪＰＥＧ形式などの画像データに圧縮したり逆に伸長したりする圧縮／伸長処理部２７と、メニューなどを表示したりスルー画像や撮像画像を表示する表示部２８と、デジタルカメラ全体を統括制御するシステム制御部（ＣＰＵ）２９と、フレームメモリ等の内部メモリ３０と、ＪＰＥＧ画像データ等を格納する記録メディア３２との間のインタフェース処理を行うメディアインタフェース（Ｉ／Ｆ）部３１と、これらを相互に接続するバス４０とを備える。また、システム制御部２９には、ユーザからの指示入力を行う操作部３３が接続されている。

図２は、図１に示す固体撮像素子１００の縦断面模式図である。この固体撮像素子１００は、撮像素子チップ１０１と、撮像素子チップ１０１の撮像領域受光面の前面に透明樹脂で貼り付けられた透明ガラス基板１０２と、撮像素子チップ１０１の背面側に貼り付けられた回路基板１０３とを備える。

面積的には、回路基板１０３＞撮像素子チップ１０１＞透明ガラス基板１０２となっており、回路基板１０３の中央部分に撮像素子チップ１０１が貼り付けられ、撮像素子チップ１０１の中央部分の撮像領域に透明ガラス基板１０２が貼り付けられている。撮像素子チップ１０１の周辺部、つまり撮像領域の周辺部には接続パッドが形成されており、この接続パッドと回路基板１０３とがワイヤ１０４でボンディングされている。

図３は、撮像素子チップ１０１の製造説明図である。半導体ウェハ１１０に多数の撮像素子チップ１０１が、半導体装置製造技術や製膜技術を用いて形成され、後述するようにして個々の撮像素子チップ１０１がダイシングされることで、個片化される。

個々の撮像素子チップ１０１は、矩形に形成され、中央部に矩形の撮像領域１１２が形成され、周辺部に、接続パッド１１３が形成される。所要の接続パッド１１３の内側（撮像領域１１２側）かつ撮像領域１１２外側には、検査用のテスト用端子１１４ａ，１１４ｂが設けられている。符号１２５ａ，１２５ｂ，１３０，１３１で示す部材については図４，図５で説明する。

撮像領域１１２の受光面上に透明ガラス基板１０２が透明樹脂により貼り付けられることになるが、本実施形態では、後述するように、良品と判定された撮像素子チップ１０１上にだけ透明ガラス基板１０２を貼り付ける。良品の撮像素子チップ１０１の接続パッド１１３に、図２に示されるワイヤ１０４がボンディングされる。

図４は、図３のＩＶ―ＩＶ線位置（テスト用端子１１４ａが設けられた位置）の断面模式図である。図５は、図３のＶ―Ｖ線位置（テスト用端子１１４ｂが設けられた位置）の断面模式図である。

撮像素子チップ１０１は半導体基板１２１に形成される。半導体基板１２１には、各画素対応の信号電荷蓄積部１２２が形成され、更に、ＣＭＯＳ型イメージセンサと同様に、個々の画素対応に図示省略のＭＯＳトランジスタ回路でなる信号読出回路が形成されている。

各信号読出回路は、対応する信号電荷蓄積部１２２の蓄積電荷に応じた信号を撮像画像信号として、該当する接続パッド１１３を通して外部に読み出す。なお、信号読出回路はCCD型としてもよい。

半導体基板１２１の上面には絶縁膜１２４が積層されており、その上に、個々の画素対応の画素電極膜１２５が撮像領域１１２内に二次元アレイ状に配列形成されている。画素電極膜１２５は、導電性材料、たとえばアルミニウムや酸化インジウム錫（ＩＴＯ）で形成される。

撮像領域１１２のうち全ての画素電極膜１２５が配置される領域の外側の画素電極膜１２５と同一面上には、画素電極膜１２５と同一材料からなる画素電極膜１２５ａと、同じく画素電極膜１２５と同一材料からなる、対向電極膜１３１に接続されるテスト用電極膜１２５ｂと、対向電極膜１３１にバイアス電圧を印加するための、画素電極膜１２５と同一材料からなるバイアス電圧印加用電極膜１２５ｃとが形成されている。

また、撮像領域１１２の外側の画素電極膜１２５と同一面上には、画素電極膜１２５と同一材料からなるテスト用端子１１４ａ，１１４ｂが形成されている。テスト用端子１１４ａ，１１４ｂは、画素電極膜１２５と同一工程で形成されたものである。

このため、画素電極膜１２５の半導体基板１２１側の端面の半導体基板１２１表面からの高さと、画素電極膜１２５ａ及びテスト用端子１１４ａ，１１４ｂの半導体基板１２１側の端面の半導体基板１２１表面からの高さとは同じで、かつ、それぞれの厚み（半導体基板１２１表面に垂直な方向の厚み）は同じになっている。

各画素電極膜１２５と、画素対応の信号電荷蓄積部１２２とは、絶縁膜１２４内に立設されたビアプラグ１２６によって電気的に接続される。

各ビアプラグ１２６の途中には、個々に分離された金属膜１２７が絶縁膜１２４内に埋設されており、金属膜１２７が信号電荷蓄積部１２２の遮光を図る様になっている。

金属膜１２７は、絶縁膜１２４のうち下半分が積層された後に形成され、その上に、絶縁膜１２４の上半分が積層される。

画素電極膜１２５ａは、絶縁膜１２４内に形成された金属配線層１２７ａとビアプラグ１２６ａによって接続されている。

金属配線層１２７ａは、撮像領域１１２外側の絶縁膜１２４内に設けられた接続パッド１１３まで伸びて接続パッド１１３と接続される。

テスト端子１１４ａは、その下方に形成されたビアプラグ１２６ｂにより、金属配線層１２７ａと接続されている。つまり、テスト端子１１４ａと画素電極１２５ａとは、金属配線層１２７ａとビアプラグ１２６ａ，１２６ｂによって電気的に接続される。

テスト用電極膜１２５ｂは、絶縁膜１２４内に形成された金属配線層１２７ａとビアプラグ１２６ａによって接続されている。

金属配線層１２７ａは、撮像領域１１２外側の絶縁膜１２４内に設けられた接続パッド１１３まで伸びて接続パッド１１３と接続される。

テスト端子１１４ｂは、その下方に形成されたビアプラグ１２６ｂにより、金属配線層１２７ａと接続されている。つまり、テスト端子１１４ｂとテスト用電極膜１２５ｂとは、金属配線層１２７ａとビアプラグ１２６ａ，１２６ｂによって電気的に接続される。

金属配線層１２７ａは、各金属膜１２７と同一工程により形成される。また、ビアプラグ１２６が形成されるとき、ビアプラグ１２６ａ，１２６ｂも同時に同一工程で形成される。

各画素電極膜１２５と画素電極膜１２５ａの上には、各画素電極膜１２５及び画素電極膜１２５ａで共通の一枚構成の受光層１３０が形成される。

受光層１３０は、その断面を図６に示す様に、本実施形態では光電変換層（光電変換膜）１３０ａと、その下側（半導体基板側）に形成した電荷ブロッキング層１３０ｂとを含んで構成される。

光電変換層１３０ａとしては、本実施形態では入射光量に応じた電荷を発生させる有機膜が用いられる。有機膜（光電変換層）１３０ａの厚さは、約１．０μｍ程度、更に好適には、０．４μｍ〜０．７μｍで形成される。

以下、受光層１３０の好ましい構成について説明する。

電荷ブロッキング層１３０ｂは、暗電流を抑制する機能を有する。電荷ブロッキング層は複数層で構成してもよい。電荷ブロッキング層１３０ｂを複数層にすることにより、複数の電荷ブロッキング層の間に界面が形成され、各層に存在する中間準位に不連続性が生じることで、中間準位を介して電荷担体が移動しにくくなり、暗電流を強く抑制することができる。

光電変換層１３０ａは、ｐ型有機半導体とｎ型有機半導体とを含む。ｐ型有機半導体とｎ型有機半導体を接合させてドナー・アクセプタ界面を形成することにより、励起子解離効率を増加させることができる。このために、ｐ型有機半導体とｎ型有機半導体を接合させた構成の光電変換層１３０ａは高い光電変換効率を発現する。特に、ｐ型有機半導体とｎ型有機半導体を混合した光電変換層１３０ａは、接合界面が増大して光電変換効率が向上するので好ましい。

ｐ型有機半導体（化合物）は、ドナー性有機半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。更に詳しくは２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナー性有機化合物は、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。

例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体等を用いることができる。

なお、これに限らず、上記したように、ｎ型（アクセプタ性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用いてよい。

ｎ型有機半導体（化合物）は、アクセプタ性有機半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。更に詳しくは、ｎ型有機半導体とは、２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプタ性有機化合物は、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。

例えば、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５〜７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などが挙げられる。

なお、これに限らず、上記したように、ｐ型（ドナー性）化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプタ性有機半導体として用いてよい。

ｐ型有機半導体、又はｎ型有機半導体としては、いかなる有機色素を用いても良いが、好ましくは、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素（ゼロメチンメロシアニン（シンプルメロシアニン）を含む）、３核メロシアニン色素、４核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラー色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素、クマリン色素、アリーリデン色素、アントラキノン色素、トリフェニルメタン色素、アゾ色素、アゾメチン色素、スピロ化合物、メタロセン色素、フルオレノン色素、フルギド色素、ペリレン色素、ペリノン色素、フェナジン色素、フェノチアジン色素、キノン色素、ジフェニルメタン色素、ポリエン色素、アクリジン色素、アクリジノン色素、ジフェニルアミン色素、キナクリドン色素、キノフタロン色素、フェノキサジン色素、フタロペリレン色素、ジケトピロロピロール色素、ジオキサン色素、ポルフィリン色素、クロロフィル色素、フタロシアニン色素、金属錯体色素、縮合芳香族炭素環系色素（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）が挙げられる。

ｎ型有機半導体として、電子輸送性に優れた、フラーレン又はフラーレン誘導体を用いることが特に好ましい。フラーレンとは、フラーレンＣ_６０、フラーレンＣ_７０、フラーレンＣ_７６、フラーレンＣ_７８、フラーレンＣ_８０、フラーレンＣ_８２、フラーレンＣ_８４、フラーレンＣ_９０、フラーレンＣ_９６、フラーレンＣ_２４０、フラーレン_５４０、ミックスドフラーレン、フラーレンナノチューブを表し、フラーレン誘導体とはこれらに置換基が付加された化合物のことを表す。

光電変換層１３０ａがフラーレン又はフラーレン誘導体を含むことで、フラーレン分子又はフラーレン誘導体分子を経由して、光電変換により発生した電子を画素電極１２５又は対向電極１３１まで早く輸送できる。フラーレン分子又はフラーレン誘導体分子が連なった状態になって電子の経路が形成されていると、電子輸送性が向上して光電変換素子の高速応答性が実現可能となる。このためにはフラーレン又はフラーレン誘導体が光電変換層１３０ａに４０％以上含まれていることが好ましい。もっとも、フラーレン又はフラーレン誘導体が多すぎるとｐ型有機半導体が少なくなって接合界面が小さくなり励起子解離効率が低下してしまう。

光電変換層１３０ａにおいて、フラーレン又はフラーレン誘導体と共に混合されるｐ型有機半導体として、特許第４２１３８３２号公報等に記載されたトリアリールアミン化合物を用いると光電変換素子の高ＳＮ比が発現可能になり、特に好ましい。光電変換層１３０ａ内のフラーレン又はフラーレン誘導体の比率が大きすぎると該トリアリールアミン化合物が少なくなって入射光の吸収量が低下する。これにより光電変換効率が減少するので、光電変換層１３０ａに含まれるフラーレン又はフラーレン誘導体は８５％以下の組成であることが好ましい。

電荷ブロッキング層１３０ｂには、電子供与性有機材料を用いることができる。具体的には、低分子材料では、Ｎ，Ｎ’−ビス（３−メチルフェニル）−（１，１’−ビフェニル）−４，４’−ジアミン（ＴＰＤ）や４，４’−ビス［Ｎ−（ナフチル）−Ｎ−フェニル−アミノ］ビフェニル（α−ＮＰＤ）等の芳香族ジアミン化合物、オキサゾール、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、スチルベン誘導体、ピラゾリン誘導体、テトラヒドロイミダゾール、ポリアリールアルカン、ブタジエン、４，４’，４”−トリス（Ｎ−（３−メチルフェニル）Ｎ−フェニルアミノ）トリフェニルアミン（ｍ−ＭＴＤＡＴＡ）、ポルフィン、テトラフェニルポルフィン銅、フタロシアニン、銅フタロシアニン、チタニウムフタロシアニンオキサイド等のポリフィリン化合物、トリアゾール誘導体、オキサジザゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アニールアミン誘導体、アミノ置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、シラザン誘導体などを用いることができ、高分子材料では、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体や、その誘導体を用いることができる。電子供与性化合物でなくとも、充分な正孔輸送性を有する化合物であれば用いることは可能である。

電荷ブロッキング層１３０ｂとしては無機材料を用いることもできる。一般的に、無機材料は有機材料よりも誘電率が大きいため、電荷ブロッキング層１３０ｂに用いた場合に、光電変換層１３０ａに電圧が多くかかるようになり、光電変換効率を高くすることができる。

電荷ブロッキング層１３０ｂとなりうる材料としては、酸化カルシウム、酸化クロム、酸化クロム銅、酸化マンガン、酸化コバルト、酸化ニッケル、酸化銅、酸化ガリウム銅、酸化ストロンチウム銅、酸化ニオブ、酸化モリブデン、酸化インジウム銅、酸化インジウム銀、酸化イリジウム等がある。

電荷ブロッキング層１３０ｂを複数層で形成する場合、複数層のうち光電変換層１３０ａと隣接する層が該光電変換層１３０ａに含まれるｐ型有機半導体と同じ材料からなる層であることが好ましい。電荷ブロッキング層１３０ｂにも同じｐ型有機半導体を用いることで、光電変換層１３０ａと隣接する層の界面に中間準位が形成されるのを抑制し、暗電流を更に抑制することができる。

電荷ブロッキング層１３０ｂが単層の場合にはその層を無機材料からなる層とすることができ、複数層の場合には１つ又は２以上の層を無機材料からなる層とすることができる。

図４，図５に戻り、受光層１３０の上には、全画素共通の一枚構成のＩＴＯ等の透明な対向電極膜１３１が積層される。

対向電極膜１３１は、受光層１３０、受光層１３０の外周領域に形成されたバイアス電圧印加用電極膜１２５ｃ、及びテスト用電極膜１２５ｂを覆って形成されており、バイアス電圧印加用電極膜１２５ｃ及びテスト用電極膜１２５ｂと電気的に接続されている。

この固体撮像素子では、画素電極膜１２５とその上方の対向電極膜１３１とこれらの間の受光層１３０とによって撮像信号取得用の光電変換部が形成され、画素電極膜１２５ａとその上方の対向電極膜１３１とこれらの間の受光層１３０とによって受光層１３０を検査するためのテスト用の光電変換部が形成される。

バイアス電圧印加用電極膜１２５ｃは、半導体基板１２１の高濃度不純物層１３４にビアプラグ１３３によって接続されている。高濃度不純物層１３４及び図示省略の配線層及び該当の接続パッド１１３を介して、外部から所要電圧が対向電極膜１３１に印加されるようになっている。

対向電極膜１３１の上には、透明な保護膜１３２が覆っている。カラー画像を撮像する固体撮像素子の場合には、保護膜（あるいは平坦化膜）１３２の上に、例えばベイヤ配列したＲＧＢの３原色のカラーフィルタ層を積層し、その上を更に透明な保護膜で覆う。

以上のように、図１に示す撮像素子チップ１０１は、半導体基板１２１上方に二次元アレイ状に配置された複数の撮像信号取得用の光電変換部とテスト用の光電変換部とを有し、このテスト用の光電変換部の画素電極膜１２５ａと電気的に接続されるテスト用端子１１４ａと、このテスト用の光電変換部の対向電極膜１３１と電気的に接続されるテスト用端子１１４ｂとを、撮像領域１１２の外側に有する構成である。

このような構成により、テスト用端子１１４ｂに所定のバイアス電圧を印加した状態で、固体撮像素子１００に光を照射し、この光によってテスト用の光電変換部の受光層１３０で発生した電荷に応じた信号を、テスト用端子１１４ｂに接続した信号読出し回路によって読み出すことで、接続パッド１１３を使うことなく、受光層１３０が設計通りの性能を持っているか否かを検査することができる。

なお、テスト用端子１１４ｂから検査信号を単純に引き出すのではなく、光電変換した信号を増幅した信号を検査信号としてテストすることもできる。この場合、光電変換した信号を増幅するための増幅回路が必要となるが、その増幅回路を動作させるための電源端子等も、画素電極膜１２５と同一面上に同一工程で形成することができる。

また、撮像素子チップ１０１によれば、テスト用端子１１４ａ，１１４ｂは、画素電極膜１２５と同一面上でかつ同一材料で形成されている。このため、後述する製造方法のように、テスト用端子１１４ａ，１１４ｂを画素電極膜１２５と同一工程で形成することができる。

したがって、テスト用端子１１４ａ，１１４ｂを別途形成する工程を追加することなく撮像素子チップ１０１を製造することができ、コスト削減を図ることができる。

また、撮像素子チップ１０１によれば、テスト用電極膜１２５ｂが、画素電極膜１２５と同一面上でかつ同一材料で形成されているため、後述する製造方法のように、テスト用電極膜１２５ｂも画素電極膜１２５と同一工程で形成することができる。

したがって、テスト用電極膜１２５ｂを別途形成する工程を追加することなく撮像素子チップ１０１を製造することができ、コスト削減を図ることができる。

特に、撮像素子チップ１０１のように、受光層１３０に有機材料を含む固体撮像素子を製造する場合、高性能な光電変換機能を持つ受光層の製造が難しく、せっかく製造した受光層をテスト用端子等の製造中に機能劣化させたくないという課題がある。

上述した実施形態によれば、テスト用端子やテスト用電極膜を、光電変換膜積層型の固体撮像素子で必須となる画素電極の形成工程と同一工程，同一材料で形成することが可能なため、受光層の機能劣化を避けてテスト用端子やテスト用電極膜を製造することが可能となる。

次に、上述した固体撮像素子１００の製造方法について説明する。

絶縁膜１２４内の構成までを形成した後、絶縁膜１２４上に、画素電極膜１２５の材料として導電性材料を成膜する。次に、成膜した導電性材料膜をフォトリソグラフィ及びエッチングによってパターニングし、画素電極膜１２５、画素電極膜１２５ａ、テスト用端子１１４ａ，１１４ｂを同時に形成する。

次に、画素電極膜１２５及び画素電極膜１２５ａが形成された領域以外を遮光するマスクを用意し、このマスクを介して、画素電極膜１２５及び画素電極膜１２５ａ上にこれらを覆う１枚構成の受光層１３０を形成する。

次に、撮像領域１１２の対向電極膜１３１を形成すべき領域以外を遮光するマスクを用意し、このマスクを介して、受光層１３０、テスト用電極膜１２５ｂ、及びバイアス電圧印加用電極膜１２５ｃ上に、これらを覆う１枚構成の対向電極膜１３１を形成する。

次に、撮像領域１１２以外を遮光するマスクを介して、対向電極膜１３１を覆う保護膜１３２を形成する。

次に、受光層１３０の検査工程に移行する。この検査工程では、図３下段に示す様に、半導体ウェハ１１０の上に多数の撮像素子チップ１０１を製造した後、図７に示す様に、この半導体ウェハ１１０を支持基板（回路基板）１１５の上に載せる。次に、半導体ウェハ１１０上の個々の撮像素子チップ１０１の良否を判定するために、テスト用端子１１４ａ，１１４ｂを用いて特性評価を実施する。

この特性評価の結果、良品と評価された撮像素子チップ１０１の撮像領域１１２上に、透明ガラス基板１０２を透明樹脂で貼り付ける。この透明ガラス基板１０２は、図８に示す様に、不良品（ＮＧ素子）の上には貼り付けず、不良品の製造継続は中止する。これにより、不良品の撮像素子チップ１０１に無駄に透明ガラス基板１０２を貼り付ける必要がなくなる。

次に、良品の撮像素子チップ１０１の接続パッド１１３を露出させ、この接続パッド１１３と、下部の支持基板（回路基板）１１５との間でワイヤボンディングを行い、ダイシングして個々の固体撮像素子１００に個片化する。

これにより、良品の固体撮像素子１００の製造歩留まりが向上し、固体撮像素子１００の製造コストの低減を図ることが可能となる。

また、この方法によれば、画素電極膜１２５と、画素電極膜１２５ａと、テスト用端子１１４ａ，１１４ｂと、テスト用電極膜１２５ｂとを、全て同じ工程で形成することができ、製造コストの低減を図ることができる。

また、テスト用端子１１４ａ，１１４ｂを形成した後は、受光層１３０、対向電極１３１、保護膜１３２を、テスト用端子１１４ａ，１１４ｂをマスクしたまま形成することができる。このため、テスト用端子１１４ａ，１１４ｂの劣化を防ぐことができ、検査精度の低下を防ぐことができる。

なお、図３〜図５に示す実施形態では、画素電極膜１２５ａとテスト用電極膜１２５ｂを撮像領域１１２内の受光層１３０の縁部分の下部位置，対向電極膜１３１の縁部分の下部位置に形成したが、本発明はこれに限るものではない。

例えば図９に示す様に、撮像領域１１２とは別の領域であって撮像領域１１２に隣接する領域１４０を設け、この部分にテスト用端子１１４ａ，１１４ｂを形成する。更に、テスト用端子１１４ａ，１１４ｂで挟まれる領域１４１に、画素電極膜１２５ａとテスト用電極膜１２５ｂを形成し、画素電極膜１２５ａの上にだけ受光層１３０と同一工程で受光層１３０と同じ材料を積層する。更に、画素電極膜１２５ａ及びテスト用電極膜１２５ｂの上に対向電極膜１３１と同一工程で対向電極膜１３１と同じ材料を積層する。

この図９の構成によっても、撮像領域１１２における受光層１３０の良否を、テスト領域１４１の受光層の良否で判断することが可能となる。

以上のように、本明細書には以下の事項が開示されている。

開示された固体撮像素子は、画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子であって、前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路と、前記光電変換部が配置される領域の外側に配置され、前記画素電極膜と同一面上にかつ同一材料により形成された前記光電変換部を検査するためのテスト用端子とを備えるものである。

開示された固体撮像素子は、前記光電変換部が配置される領域の外側に配置されたテスト用の前記光電変換部を備え、前記テスト用端子が、前記テスト用の光電変換部の前記画素電極膜と電気的に接続される第一のテスト用端子と、前記テスト用の光電変換部の前記対向電極膜と電気的に接続される第二のテスト用端子とにより構成されるものである。

開示された固体撮像素子は、前記受光層と前記対向電極膜は、前記テスト用の前記光電変換部を含む全ての前記光電変換部で共通の一枚構成であり、前記半導体基板側から順に前記画素電極膜、前記受光層、前記対向電極膜が形成され、前記全ての光電変換部が形成される領域の外側に配置され、前記画素電極膜と同一面上にかつ同一材料により形成されたテスト用電極膜を備え、前記対向電極膜は、前記テスト用電極膜を覆って形成され、前記テスト用の光電変換部の前記画素電極膜と前記第一のテスト用端子が配線によって接続され、前記テスト用電極膜と前記第二のテスト用端子が配線によって接続されるものである。

開示された固体撮像素子は、前記受光層は有機材料を含んで構成されるものである。

開示された固体撮像素子の製造方法は、画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子の製造方法であって、前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路を形成した半導体基板上方の平坦面上に導電性材料を成膜し、これをパターニングして、前記画素電極膜と前記光電変換部を検査するためのテスト用端子とを同時に形成する画素電極膜及びテスト用端子形成工程を備えるものである。

開示された固体撮像素子の製造方法は、前記画素電極膜及びテスト用端子形成工程では、前記テスト用端子として、テスト用の前記光電変換部の前記画素電極膜と電気的に接続される第一のテスト用端子と、前記テスト用の光電変換部の前記対向電極膜と電気的に接続される第二のテスト用端子とを形成するものである。

開示された固体撮像素子の製造方法は、前記画素電極膜及びテスト用端子形成工程では、前記テスト用の光電変換部を含む全ての前記光電変換部が形成される領域の外側に配置されるテスト用電極膜と、前記全ての光電変換部の前記画素電極膜と、前記テスト用端子とを同時に形成し、前記画素電極膜及びテスト用端子形成工程の後、前記画素電極膜上に受光層を形成する工程と、前記受光層及び前記テスト用電極膜上に前記対向電極膜を形成する工程と、前記テスト用の光電変換部の前記画素電極膜と前記第一のテスト用端子とを接続する配線層を形成する工程と、前記テスト用電極膜と前記第二のテスト用端子とを接続する配線層を形成する工程とを備えるものである。

開示された固体撮像素子の製造方法は、前記受光層は有機材料を含んで構成されるものである。

開示された固体撮像素子の製造方法は、製造途中の段階で前記テスト用端子を用いて前記受光層の機能検査を行い、前記受光層が不良品と判定したときは以後の製造工程の継続を中止するものである。

開示された撮像装置は、前記固体撮像素子を備えるものである。

２０ 撮像装置（デジタルカメラ）
２１ 撮影レンズ
２６ デジタル信号処理部
２９ システム制御部
１００ 光電変換膜積層型固体撮像素子
１０１ 撮像素子チップ
１０２ 透明ガラス基板
１０３ 回路基板
１０４ ワイヤ
１１０ 半導体ウェハ
１１２ 撮像領域
１１３ 接続パッド
１１４ａ，１１４ｂ テスト用端子
１２１ 半導体基板
１２５ 画素電極膜
１２５ａ （テスト用の光電変換部の）画素電極膜
１２５ｂ テスト用電極膜
１２６ ビアプラグ
１２６ａ テスト用画素電極膜のビアプラグ
１２６ｂ テスト用端子のビアプラグ
１３０ 受光層
１３０ａ 光電変換層（有機膜）
１３０ｂ 電荷ブロッキング層
１３１ 対向電極膜
１３２ 保護膜

Claims (10)

1. 画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子であって、
   前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路と、
   前記光電変換部が配置される領域の外側に配置され、前記画素電極膜と同一面上にかつ同一材料により形成された前記光電変換部を検査するためのテスト用端子とを備える固体撮像素子。
2. 請求項１記載の固体撮像素子であって、
   前記光電変換部が配置される領域の外側に配置されたテスト用の光電変換部を備え、
   前記テスト用端子が、前記テスト用の光電変換部の画素電極膜と電気的に接続される第一のテスト用端子と、前記テスト用の光電変換部の対向電極膜と電気的に接続される第二のテスト用端子とにより構成される固体撮像素子。
3. 請求項２記載の固体撮像素子であって、
   前記受光層と前記対向電極膜は、前記テスト用の光電変換部を含む全ての光電変換部で共通の一枚構成であり、
   前記半導体基板側から順に前記画素電極膜、前記受光層、前記対向電極膜が形成され、
   前記全ての光電変換部が形成される領域の外側に配置され、前記画素電極膜と同一面上にかつ同一材料により形成されたテスト用電極膜を備え、
   前記対向電極膜は、前記テスト用電極膜を覆って形成され、
   前記テスト用の光電変換部の前記画素電極膜と前記第一のテスト用端子が配線によって接続され、
   前記テスト用電極膜と前記第二のテスト用端子が配線によって接続される固体撮像素子。
4. 請求項１〜３のいずれか１項記載の半導体集積回路であって、
   前記受光層は有機材料を含んで構成される固体撮像素子。
5. 画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子の製造方法であって、
   前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路を形成した半導体基板上方の平坦面上に導電性材料を成膜し、これをパターニングして、前記画素電極膜と前記光電変換部を検査するためのテスト用端子とを同時に形成する画素電極膜及びテスト用端子形成工程を備える固体撮像素子の製造方法。
6. 請求項５記載の固体撮像素子の製造方法であって、
   前記画素電極膜及びテスト用端子形成工程では、前記テスト用端子として、テスト用の光電変換部の画素電極膜と電気的に接続される第一のテスト用端子と、前記テスト用の光電変換部の対向電極膜と電気的に接続される第二のテスト用端子とを形成する固体撮像素子の製造方法。
7. 請求項６記載の固体撮像素子の製造方法であって、
   前記画素電極膜及びテスト用端子形成工程では、前記テスト用の光電変換部を含む全ての前記光電変換部が形成される領域の外側に配置されるテスト用電極膜と、前記全ての光電変換部の前記画素電極膜と、前記テスト用端子とを同時に形成し、
   前記画素電極膜及びテスト用端子形成工程の後、前記画素電極膜上に受光層を形成する工程と、
   前記受光層及び前記テスト用電極膜上に前記対向電極膜を形成する工程と、
   前記テスト用の光電変換部の前記画素電極膜と前記第一のテスト用端子とを接続する配線層を形成する工程と、
   前記テスト用電極膜と前記第二のテスト用端子とを接続する配線層を形成する工程とを備える固体撮像素子の製造方法。
8. 請求項５〜７のいずれか１項記載の固体撮像素子の製造方法であって、
   前記受光層が有機材料を含んで構成される固体撮像素子の製造方法。
9. 請求項５〜８のいずれか１項記載の固体撮像素子の製造方法であって、
   製造途中の段階で前記テスト用端子を用いて前記受光層の機能検査を行い、前記受光層が不良品と判定したときは以後の製造工程の継続を中止する固体撮像素子の製造方法。
10. 請求項１〜４のいずれか１項記載の固体撮像素子を備える撮像装置。

Images