JP4779222B2 - 信号保持回路 - Google Patents
信号保持回路 Download PDFInfo
- Publication number
- JP4779222B2 JP4779222B2 JP2001115716A JP2001115716A JP4779222B2 JP 4779222 B2 JP4779222 B2 JP 4779222B2 JP 2001115716 A JP2001115716 A JP 2001115716A JP 2001115716 A JP2001115716 A JP 2001115716A JP 4779222 B2 JP4779222 B2 JP 4779222B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- current
- output signal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1532—Peak detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は信号保持回路の技術分野に係わり、特に、所定信号のピーク値に追従して変化する波形の信号を出力するピークホールド回路に関する。
【０００２】
【従来の技術】
ＭＯＤ(Magnetic optical disk)のRead-channel回路には、周期的に増減するアナログ信号のピーク値を示す信号を出力するピークホールド回路が設けられている。
【０００３】
従来のピークホールド回路１０１は、図４に示すように、コンパレータ１１１と、電流出力回路１１２と、コンデンサ１１３とを有している。
コンパレータ１１１は、その反転入力端子−が入力端子１１４に接続されており、入力端子１１４に入力されるアナログ電圧ＤＩに応じて、後述する比較信号を出力する。
【０００４】
電流出力回路１１２は、スイッチトランジスタ１２１と、ダイオード１２２と、ソース側定電流回路１２３と、シンク側定電流回路１２４とを有している。
【０００５】
コンパレータ１１１の出力端子はスイッチトランジスタ１２１のゲート端子に接続され、スイッチトランジスタ１２１はコンパレータ１１１から出力される比較信号に応じて導通又は遮断する。ソース側定電流回路１２３は、スイッチトランジスタ１２１と、ダイオード１２２とを介して、コンデンサ１１３の高電位側の端子に接続されており、スイッチトランジスタ１２１が導通すると、コンデンサ１１３にソース定電流Ｉ1を供給する。
【０００６】
シンク側定電流回路１２４は、コンデンサ１１３の高電位側端子に直接接続されている。コンデンサ１１３の低電位側端子は接地されており、シンク側定電流回路１２４は、コンデンサ１１３からシンク定電流Ｉ2を常時吸い込む。
【０００７】
その結果、スイッチトランジスタ１２１が導通すると、コンデンサ１１３は、ソース定電流Ｉ1とシンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)によって充電され、コンデンサ１１３の両端の電圧が上昇する。他方、スイッチトランジスタ１２１が遮断すると、ソース側定電流回路１２３がコンデンサ１１３から切り離され、コンデンサ１１３からシンク定電流Ｉ2が吸い込まれてコンデンサ１１３が放電され、コンデンサ１１３の両端の電圧が下降する。
【０００８】
コンデンサ１１３の高電位側端子は出力端子１１５に接続され、コンデンサ１１３の両端に現れた電圧は出力信号Ｖoutとして出力端子１１５から、図示しない外部回路へと出力される。
【０００９】
出力端子１１５はコンパレータ１１１の非反転入力端子＋に接続され、コンパレータ１１１には、上述したアナログ電圧ＤＩと、出力信号Ｖoutとが入力される。コンパレータ１１１は、出力信号Ｖoutとアナログ電圧ＤＩとの大小を比較し、大小に応じた比較信号を生成してスイッチトランジスタ１２１のゲート端子に出力する。この比較信号は、出力信号Ｖoutがアナログ電圧ＤＩよりも低いときにはローレベルの信号であって、高いときにはハイレベルの信号である。
【００１０】
スイッチトランジスタ１２１はｐチャネルＭＯＳトランジスタで構成されており、比較信号がローレベルのときには導通し、逆に比較信号がハイレベルのときには遮断する。以上より、出力信号Ｖoutは、出力信号Ｖoutがアナログ電圧ＤＩよりも大きいときには下降し、小さいときには上昇するように変化する。出力信号Ｖoutの単位時間あたりの上昇量は、ソース定電流Ｉ1とシンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)で規定され、単位時間あたりの下降量は、シンク定電流Ｉ2で規定される。
【００１１】
アナログ電圧ＤＩは、例えば音声信号などであって、所定周波数の交流信号である。図５を参照し、アナログ電圧ＤＩと出力信号Ｖoutの関係について説明する。図５の曲線(Ｗ)、(Ｘ)に、横軸を時間とし、縦軸を電圧とした場合のアナログ電圧ＤＩと出力信号Ｖoutの波形をそれぞれ示す。
【００１２】
出力信号Ｖoutがアナログ電圧ＤＩよりも低く、かつアナログ電圧ＤＩが上昇する場合には、出力信号Ｖoutは上昇する。アナログ電圧ＤＩが上昇して、ピーク値に達した時刻(図中の符号ｔp)で、さらに出力信号Ｖoutがアナログ電圧ＤＩよりも低いものとすると、アナログ電圧ＤＩはピーク値に達した時刻ｔp以降は下降し、他方、出力信号Ｖoutは上昇し、その後出力信号Ｖoutとアナログ電圧ＤＩの大小関係が逆転する。逆転する時刻を図５の符号ｔbに示す。
【００１３】
アナログ電圧ＤＩと出力信号Ｖoutの大小関係が逆転した時刻ｔb以降は、出力信号Ｖoutがアナログ電圧ＤＩよりも高くなり、コンデンサ１１３からシンク定電流Ｉ2が吸い込まれてコンデンサ１１３が放電され、出力信号Ｖoutは下降しはじめる。出力信号Ｖoutの単位時間あたりの下降量は、上述したようにシンク定電流Ｉ2の電流量で規定されるが、シンク定電流Ｉ2の電流量は予め小さい値に設定されているので、出力信号Ｖoutは、アナログ電圧ＤＩが低下するよりも緩やかに下降する。
【００１４】
出力信号Ｖoutが下降している間、交流のアナログ電圧ＤＩは下降した後上昇に転じ、ピーク値まで上昇するが、アナログ電圧ＤＩのピーク値の大小により、アナログ電圧ＤＩがピーク値まで上昇する前に、出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差する場合と、交差しない場合との二つの場合がある。
【００１５】
アナログ電圧ＤＩのピーク値が大きく、出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差する場合には、交差した時刻以降に再び出力信号Ｖoutの大小関係が逆転し、出力信号Ｖoutがアナログ電圧ＤＩより低くなるので、出力信号Ｖoutはアナログ電圧ＤＩより高くなるまで上昇し、アナログ電圧ＤＩのピーク値とほぼ同じ電圧になることができる。
【００１６】
しかしながら、アナログ電圧ＤＩのピーク値が小さく、出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差しない場合には、例えば図６の曲線(Ｚ)に示すように、出力信号Ｖoutはアナログ電圧ＤＩより高いままであって、アナログ電圧ＤＩのピーク値とほぼ同じ電圧にはならない。出力電圧Ｖoutがアナログ電圧ＤＩより高い期間(図中の符号Ｔj)が長く続くと、その間出力信号Ｖoutはアナログ電圧ＤＩのピーク値とほぼ同じ電圧にはなれないので、図６の曲線(Ｚ)に示すように、出力信号Ｖoutの波形がピーク値の正しいエンベロープを描けなくなるという問題が生じていた。
【００１７】
上述したように、単位時間あたりの出力信号Ｖoutの下降量はシンク側定電流回路１２４が生成するシンク定電流Ｉ2の電流量で規定されるので、シンク定電流Ｉ2の電流量を大きくすれば、単位時間あたりの出力信号Ｖoutの下降量が大きくなり、アナログ電圧ＤＩが大きく下降しても、比較的短時間で出力信号Ｖoutがアナログ電圧ＤＩより低くなり、ピーク値と一致できるようになる。しかしながら、シンク定電流Ｉ2は常時流れており、常時流れるシンク定電流Ｉ2の電流量が大きくなるため消費電力が大きくなってしまう。また、単位時間あたりの出力信号Ｖoutの上昇量や下降量が大きくなるため、出力信号Ｖoutの波形の平坦性が損なわれてしまう。
【００１８】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、例えばピークホールド回路のように、アナログ電圧の変動に追従して正確にピーク値を取得して出力する技術を提供することにある。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、本発明の信号保持回路は、入力信号と出力信号とを比較して比較信号を出力する比較回路と、上記出力信号を生成するためのコンデンサと、上記コンデンサに第１の電流を供給するための第１の定電流回路と、上記コンデンサに上記第１の電流と逆極性の第２の電流を供給するための第２の定電流回路と、上記コンデンサに上記第１の電流と逆極性の第３の電流を供給するための第３の定電流回路と、上記コンデンサと上記第１の定電流回路との間に電気的に接続され、上記比較信号に応じて導通する第１のスイッチ素子と、上記第１のスイッチ素子と上記コンデンサとの間に電気的に接続されている整流素子と、上記コンデンサと上記第３の定電流回路との間に接続されている第２のスイッチ素子と、上記比較信号を入力し、当該比較信号が所定の期間変化しない場合に上記第２のスイッチ素子を導通させる制御信号を出力する制御回路とを有する。
また、本発明の信号保持回路においては、上記入力信号が周期的に変化するアナログ信号であり、上記所定の期間が上記アナログ信号の１周期よりも大きいことが好ましい。更には、上記所定の期間が上記アナログ信号の２周期よりも小さいことが好ましい。
また、本発明の信号保持回路においては、上記制御回路が、上記比較信号の論理変化によりリセットされ、クロック信号をカウントすることで上記所定の期間を計測するカウウンタを有することが好ましい。
更には、本発明の信号保持回路においては、上記出力信号が上記入力信号のピークホールド信号であることが好ましい。
【００２０】
本発明の信号保持回路は、比較信号の極性が所定時間変わらないときに、コンデンサを放電又は充電する電流の電流量を変化させる制御回路を備えている。
【００２１】
比較信号の極性は、入力信号と出力信号との大小関係に対応しており、比較信号の極性が所定時間以上変わらない場合には、出力信号は、入力信号より大きい状態又は入力信号より小さい状態のいずれかを維持しており、出力信号と入力信号との大小関係は変わらないことになる。
【００２２】
このように、比較信号の極性が、予め定められた所定時間以上変わらないときに、制御回路によりコンデンサを放電又は充電する電流の電流量を変化させ、単位時間あたりの出力信号の変化量を変化させる。
【００２３】
特に、出力信号を入力信号の変化に追従するように変化させる場合に、例えば入力信号の急峻な変化に出力信号の変化が対応できなくなると、比較信号の極性は長時間変わらず、大小関係も変わらない。
【００２４】
そこで、比較信号の極性が所定時間変わらない場合には、制御回路によりコンデンサを放電又は充電する電流の電流量を変化させることにより、出力信号の単位時間あたりの変化量を大きくすると、大小関係を逆転させ、出力信号を入力信号の変化に追従して変化させることができる。
【００２５】
制御回路によって第２のスイッチ素子を導通させると、第３の定電流回路（補助定電流回路）と並列接続された第２の定電流回路に流れる定電流に加えて、補助定電流回路に流れる補助定電流（第３の電流）がコンデンサに流れるので、コンデンサを放電又は充電する電流の電流量が変化する。
【００２６】
なお、制御回路には、クロック信号（基準クロック）が入力されるように構成され、制御回路は、基準クロックの個数を計数して、所定時間を測定するように構成してもよく、その際に、比較信号の極性が変化したら、計数されたクロック数をリセットするように構成してもよい。このように構成することにより、比較信号の極性が変化したら、それまで計測されていた時間はリセットされるので、常に所定時間の計測を、比較信号の極性が変化してから開始することができる。
【００２７】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図１の符号１に、ＭＯＤのRead-channel回路に用いられる本発明の一実施形態のピークホールド回路を示す。このピークホールド回路１は、図１に示すように、コンパレータ１１と、電流出力回路１２と、コンデンサ１３と、電流制御回路３１とを有している。
【００２８】
コンパレータ１１は、その反転入力端子−が入力端子１４に接続されており、入力端子１４に入力されるアナログ電圧ＤＩに応じて、後述する比較信号を出力する。
【００２９】
電流出力回路１２は、主スイッチ素子の一例であるスイッチトランジスタ２１と、ダイオード２２と、ソース側定電流回路２３と、シンク側定電流回路２４と、補助スイッチ素子２５と、補助定電流回路２６とを有している。
【００３０】
コンパレータ１１の出力端子はスイッチトランジスタ２１のゲート端子に接続され、スイッチトランジスタ２１はコンパレータ１１から出力される比較信号に応じて導通又は遮断する。ソース側定電流回路２３は、スイッチトランジスタ２１と、ダイオード２２とを介して、コンデンサ１３の高電位側の端子に接続されている。コンデンサ１３の低電位側端子は接地されており、スイッチトランジスタ２１が導通すると、コンデンサ１３にソース側定電流回路２３からソース定電流Ｉ1が供給構成される。シンク側定電流回路２４は、コンデンサ１３の高電位側端子に直接接続されており、コンデンサ１３から常時シンク定電流Ｉ2を吸い込む。
【００３１】
スイッチトランジスタ２１が導通すると、コンデンサ１３には、ソース定電流Ｉ1とシンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)が供給され、この定電流(Ｉ1−Ｉ2)でコンデンサ１３が充電されてコンデンサ１３の両端の電圧が上昇する。他方、スイッチトランジスタ２１が遮断すると、ソース定電流回路２３がコンデンサ１３から切り離され、シンク側定電流回路２４によってコンデンサ１３からシンク定電流Ｉ2が吸い込まれてコンデンサ１３が放電され、コンデンサ１３の両端の電圧が下降する。
【００３２】
コンデンサ１３の高電位側端子は出力端子１５に接続されており、コンデンサ１３の両端に現れた電圧は出力信号Ｖoutとして出力端子１５から外部の回路(図示せず)に出力される。
【００３３】
出力端子１５はコンパレータ１１の非反転入力端子＋に接続されており、コンパレータ１１には、上述したアナログ電圧ＤＩと出力信号Ｖoutとが入力されている。コンパレータ１１は、アナログ電圧ＤＩと出力信号Ｖoutの大小を比較し、比較結果を示す比較信号を生成してスイッチトランジスタ２１のゲート端子に出力する。この比較信号は、出力信号Ｖoutがアナログ電圧ＤＩよりも低いときにはローレベルの信号であって、高いときにはハイレベルの信号である。
【００３４】
スイッチトランジスタ２１はｐチャネルＭＯＳトランジスタで構成されており、比較信号がローレベルのときに導通し、コンデンサ１３が定電流(Ｉ1−Ｉ2)で充電され、ハイレベルのときには遮断し、コンデンサ１３がシンク定電流Ｉ2で放電される。比較信号は上述したように、出力信号がアナログ電圧ＤＩよりも低いときにはローレベルであって、高いときにはハイレベルであるので、出力信号Ｖoutは、その電圧値がアナログ電圧ＤＩよりも大きいときには下降し、小さいときには上昇するように変化する。出力信号Ｖoutの単位時間あたりの上昇量は、ソース定電流Ｉ1とシンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)で規定され、単位時間あたりの下降量は、シンク定電流Ｉ2で規定される。
【００３５】
アナログ電圧ＤＩは、例えば音声信号などであって、所定周波数の交流信号である。図２を参照し、アナログ電圧ＤＩと出力信号Ｖoutの関係について説明する。図２の曲線(Ｃ)、(Ｄ)に、横軸を時間とし、縦軸を電圧とした場合のアナログ電圧ＤＩと出力信号Ｖoutの波形をそれぞれ示す。
【００３６】
出力信号Ｖoutがアナログ電圧ＤＩよりも低く、かつアナログ電圧ＤＩが上昇するときには、出力信号Ｖoutは上昇する。アナログ電圧ＤＩが上昇して、ピーク値に達した時刻ｔpで、さらに出力信号Ｖoutがアナログ電圧ＤＩよりも低いものとすると、アナログ電圧ＤＩはピーク値に達した時刻ｔp以降は下降し、他方、出力信号Ｖoutは上昇し、その後出力信号Ｖoutとアナログ電圧ＤＩの大小関係が逆転する。大小関係が逆転する時刻を図２の符号ｔ1に示す。
【００３７】
アナログ電圧ＤＩと出力信号Ｖoutの大小関係が逆転した時刻ｔ1以降は、出力信号Ｖoutがアナログ電圧ＤＩよりも高くなり、コンデンサ１３からシンク定電流Ｉ2が吸い込まれてコンデンサ１３が放電され、出力信号Ｖoutは下降し始める。出力信号Ｖoutの単位時間あたりの下降量は、上述したようにシンク定電流Ｉ2の電流量で規定されるが、シンク定電流Ｉ2の電流量は予め小さい値に設定されているので、出力信号Ｖoutは、アナログ電圧ＤＩが低下するよりも緩やかに下降する。
【００３８】
出力信号Ｖoutが下降している間、交流のアナログ電圧ＤＩは下降した後上昇に転じ、ピーク値まで上昇するが、アナログ電圧ＤＩのピーク値の大小により、アナログ電圧ＤＩがピーク値まで上昇する前に、出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差する場合と、交差しない場合との二つの場合がある。
【００３９】
出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差する場合には、交差した時刻以降に再び出力信号Ｖoutの大小関係が逆転し、出力信号Ｖoutがアナログ電圧ＤＩより低くなるので、出力信号Ｖoutはアナログ電圧ＤＩより高くなるまで上昇し、アナログ電圧ＤＩのピーク値とほぼ同じ電圧になることができる。
【００４０】
しかしながら、出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差しない場合には、出力信号Ｖoutはアナログ電圧ＤＩより高いままであって、アナログ電圧ＤＩのピーク値とほぼ同じ電圧にはならない。
【００４１】
そこで、本実施形態のピークホールド回路１は、基準クロックＲＣＫをカウントし、カウントされたクロック数が後述する所定の個数を超えたら、出力信号Ｖoutの単位時間あたりの下降量を大きくするようになっている。ここで基準クロックＲＣＫとは、アナログ電圧ＤＩが出力される期間の基準となるクロックであって、アナログ電圧ＤＩの最大周期は、基準クロックＲＣＫの２個分の期間以上１１個分の期間以下の範囲内に納まるように設定されている。
【００４２】
本実施形態では、出力信号Ｖoutとアナログ電圧ＤＩとの大小関係が逆転して、出力信号Ｖoutがアナログ電圧ＤＩより高くなり始める時刻(図２の時刻ｔ1)から基準クロックＲＣＫのカウントが開始されてカウントされたクロック数が増加し始め、その後、出力信号Ｖoutとアナログ電圧ＤＩとの大小関係が逆転して出力信号Ｖoutがアナログ電圧ＤＩより低くなると、カウントされたクロック数が０にリセットされ、その後再び大小関係が逆転し、出力信号Ｖoutがアナログ電圧ＤＩより高くなり始める時刻で、改めてカウントが開始されるように構成されている。
【００４３】
本実施形態では、基準クロックＲＣＫのカウントされたクロック数が１１個より大きくなった場合には、単位時間あたりの出力信号Ｖoutの降下量を大きくしている。降下量を大きくし始めた時刻を図２の符号ｔ2に示す。
【００４４】
上述したように、基準クロックＲＣＫ１１個分の期間はアナログ電圧Ｖoutの最大周期と同じであって、アナログ電圧Ｖoutの一周期ごとに出力信号Ｖoutがアナログ電圧ＤＩより高くなっていれば、基準クロックＲＣＫのカウントされたクロック数が１１個を超えることはない。このため、カウントされたクロック数が１１個より大きくなってしまうときは、出力信号Ｖoutは、カウントを開始した後に最初に現れるアナログ電圧ＤＩのピーク値よりも高い状態のままであり、そのピーク値には追従していない。これは出力信号Ｖoutの降下量が小さすぎることに起因するので、本実施形態では上述したように、カウントされたクロック数が１１個を超えた場合には、出力信号Ｖoutの降下量を大きくしている。
【００４５】
その結果、出力信号Ｖoutの降下量が大きくなった後に、アナログ電圧ＤＩのピーク値が現れる前には、出力信号Ｖoutとアナログ電圧ＤＩとの大小関係が逆転して、出力信号Ｖoutがアナログ電圧ＤＩよりも低くなる。その時刻を図２の符号ｔ3に示す。時刻ｔ3以降で出力信号Ｖoutがアナログ電圧ＤＩよりも低くなると、出力信号Ｖoutはアナログ電圧ＤＩのピーク値とほぼ同じ電圧まで上昇する。
【００４６】
比較のため、図２の曲線(Ｅ)に、従来のピークホールド回路１０１を用いた場合の出力信号Ｖoutの波形を示す。本実施形態のピークホールド回路１で出力信号Ｖoutがアナログ電圧ＤＩを下回る時刻ｔ3では、まだ従来回路の出力信号Ｖoutは曲線(Ｅ)に示すようにアナログ電圧ＤＩより高く、時刻ｔ3から相当長時間が経過した後の時刻ｔ5で、ようやくアナログ電圧ＤＩより低くなり、その後出力信号Ｖoutがアナログ電圧ＤＩのピーク値に追従するように変化している。
【００４７】
以上説明したように、本実施形態のピークホールド回路１では、基準クロックＲＣＫのクロック数をカウントして、その個数が所定個数(ここでは１１個)を超えて大きくなったら、出力信号Ｖoutの単位時間あたりの下降量を大きくしているので、アナログ電圧ＤＩのピーク値が大きく下降しても、出力信号Ｖoutは従来に比して短時間でアナログ電圧ＤＩよりも低くなり、低くなった後はピーク値の変化に追従して変化するので、出力信号Ｖoutがピーク値の変化に追従できなくなる期間が従来に比して短くなる。
【００４８】
本実施形態のピークホールド回路１では、こうして基準クロックＲＣＫをカウントし、カウントされたクロック数が１１個より大きくなったら出力信号Ｖoutの下降量を大きくするために、電流制御回路３１と、補助スイッチ素子２５と、補助定電流回路２６とを設けている。
【００４９】
電流制御回路３１は、カウンタ３２と、シフトレジスタ３３と、Ｄフリップフロップ回路３４とインバータ４０を有している。
カウンタ３２は、基準クロックＲＣＫを所定の分周比に分周してシフトレジスタ３３に出力する。
【００５０】
シフトレジスタ３３は、分周された基準クロックＲＣＫを基準クロックＲＣＫの所定個数(ここでは１１個)分の期間だけ遅延してＤフリップフロップ回路３４に出力する。
【００５１】
Ｄフリップフロップ回路３４は、その入力端子Ｄにシフトレジスタ３３の出力信号が入力され、クロック入力端子ＣＫにカウンタ３２で分周された基準クロックＲＣＫが入力されており、入力端子Ｄとクロック入力端子ＣＫにともにハイレベルの信号が入力されると、出力端子Ｑの出力信号がハイレベルになり、それ以外の場合はローレベルになる。Ｄフリップフロップ回路３４の出力端子Ｑは、電流出力回路１２内の補助スイッチ素子２５の制御端子に接続されている。
【００５２】
補助スイッチ素子２５は、出力端子Ｑの電圧がハイレベルになると導通し、ローレベルになると遮断する。補助スイッチ素子２５は補助定電流回路２６と直列接続され、その直列接続回路は、シンク側定電流回路２４と並列に接続されており、補助スイッチ素子２５が導通すると、補助定電流回路２６が生成する補助定電流Ｉ3によってコンデンサ１３が放電される。
【００５３】
出力信号Ｖoutがアナログ電圧ＤＩよりも低い期間では、比較信号はローレベルになる。このローレベルの比較信号はインバータ４０でハイレベルに反転された後にカウンタ３２、シフトレジスタ３３及びＤフリップフロップ回路３４のリセット端子に入力され、カウンタ３２と、シフトレジスタ３３とＤフリップフロップ回路３４はともにリセットされた状態にある。
【００５４】
その状態から出力信号Ｖoutがアナログ電圧ＤＩよりも大きくなると、比較信号がハイレベルに転じ、インバータ４０でローレベルに反転された後にカウンタ３２、シフトレジスタ３３及びＤフリップフロップ回路３４のリセット端子に入力される。すると、カウンタ３２と、シフトレジスタ３３とＤフリップフロップ回路３４はともにリセットの状態から解放され、それぞれが一斉に動作を開始し、カウンタ３２が基準クロックＲＣＫを分周して、シフトレジスタ３３に出力し始める。
【００５５】
出力信号Ｖoutがアナログ電圧ＤＩよりも大きくなり始めてから、基準クロックＲＣＫ１１個分の期間が経過するまではシフトレジスタ３３の出力端子の電圧はローレベルであり、Ｄフリップフロップ回路３４の入力端子Ｄにはローレベルが入力されるので、Ｄフリップフロップ回路３４の出力端子Ｑから出力される信号はローレベルである。従って、補助スイッチ素子２５は遮断し、補助定電流回路２６はコンデンサ１３には接続されない。また、比較信号がハイレベルなのでスイッチトランジスタ２１は遮断しており、ソース側定電流回路２３はコンデンサ１３には接続されない。従って、コンデンサ１３にはソース側定電流回路２３も補助定電流回路２６も接続されず、シンク側定電流回路２４のみが接続されるので、コンデンサ１３は、シンク定電流Ｉ2で放電され、出力信号Ｖoutは、電流制御回路３１が設けられていない状態と同じ傾きで下降する。
【００５６】
出力信号Ｖoutがアナログ電圧ＤＩより高くなり始めてから、基準クロックＲＣＫの１１個分の期間よりも大きくなると、シフトレジスタ３３の出力信号はハイレベルに転じる。このときＤフリップフロップ回路３４の入力端子Ｄには、分周された基準クロックＲＣＫが入力され、クロック端子ＣＫにもハイレベルの電圧が入力されるので、Ｄフリップフロップ回路３４の出力端子Ｑの電圧はローレベルからハイレベルに転じ、補助スイッチ素子２５が導通し、補助定電流回路２６がコンデンサ１３に接続される。
【００５７】
従って、コンデンサ１３からは、シンク定電流Ｉ2と補助定電流Ｉ3との合計の定電流(Ｉ2＋Ｉ3)が吸い込まれ、この合計の定電流(Ｉ2＋Ｉ3)でコンデンサ１３が放電される。放電時にコンデンサ１３から吸い込まれる定電流(Ｉ2＋Ｉ3)は、補助定電流Ｉ3分だけ大きくなるので、単位時間あたりの出力信号Ｖoutの下降量が大きくなる。以上のようにして、本実施形態のピークホールド回路１では、基準クロックＲＣＫのクロック数をカウントして、カウントされたクロック数が所定個数(ここでは１１個)を超えて大きくなったら、単位時間あたりの出力電圧Ｖoutの下降量を大きくしている。
【００５８】
以上説明したように本実施形態では、補助定電流回路２６は、出力信号Ｖoutがアナログ電圧ＤＩより高い状態が、基準クロックＲＣＫの所定個数(ここでは１１個)分の期間より長い期間継続しているときにのみ、コンデンサ１３から吸い込まれる電流を補助定電流Ｉ3の分だけ増加させ、定電流(Ｉ2＋Ｉ3)でコンデンサ１３を放電させているので、常時動作するシンク側定電流Ｉ2の電流量を大きくするように構成する場合と異なり、出力信号Ｖoutの波形の平坦性が損なわれず、また、消費電力が大きくなることもない。
【００５９】
なお、上述した実施形態では、主スイッチ素子として、ｐチャネルＭＯＳトランジスタからなるスイッチトランジスタ２１を用いたが、本発明の主スイッチ素子はこれに限られるものではなく、例えばｎチャネルＭＯＳトランジスタを用いてもよい。
【００６０】
また、電流制御回路を、カウンタ３２、シフトレジスタ３３及びＤフリップフロップ回路３４で構成したが、本発明はこれに限られるものではなく、コンパレータ１１から出力される比較信号の極性が所定時間以上変わらないときに、補助スイッチ素子２５を導通させるように構成されていれば、いかなる回路で構成してもよい。
【００６１】
また、基準クロックＲＣＫのクロック数をカウントし、カウントされたクロック数が１１個より大きくなったときに出力信号Ｖoutの下降量を大きくするようにしているが、カウントされたクロック数は１１個に限られるものではなく、例えば３個より大きくなったら出力信号Ｖoutの下降量を大きくするように構成してもよい。
【００６２】
さらに、上述した実施形態では、出力信号Ｖoutが、アナログ電圧ＤＩのピーク値の変動に追従するピークホールド回路１について説明したが、本発明の信号保持回路は上述したピークホールド回路１に限られるものではなく、例えば、図３の符号５に示すように、周期的に変化するアナログ電圧ＤＩのボトム値の変動に追従して出力信号Ｖoutが変化するように構成されたボトムホールド回路にも適用可能である。
【００６３】
一般にボトムホールド回路においては、ピークホールド回路と同様に、アナログ電圧ＤＩのボトム値が大きく増加した場合に、出力信号Ｖoutの上昇量が小さすぎて、出力信号Ｖoutのボトム値に追従できないという問題があったが、図３に示す本実施形態のボトムホールド回路５は、図１のピークホールド回路１と同様に基準クロックＲＣＫをカウントし、カウントされたクロック数が１１個より大きくなったら、図１のピークホールド回路１とは逆に、単位時間あたりの出力信号Ｖoutの上昇量を増加させるように構成されており、アナログ電圧ＤＩのボトム値が大きく上昇しても、その上昇に出力信号Ｖoutが追従できない期間を従来よりも短くすることができる。
【００６４】
【発明の効果】
入力信号の変化が大きい場合でも、その変化に追従するように出力信号を出力することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のピークホールド回路を示すブロック図
【図２】本発明の一実施形態のピークホールド回路の出力信号とアナログ電圧との関係を説明するタイミングチャート
【図３】本発明の他の実施形態のボトムホールド回路を示すブロック図
【図４】従来のピークホールド回路を示すブロック図
【図５】従来のピークホールド回路の出力信号とアナログ電圧との関係を説明する第一のタイミングチャート
【図６】従来のピークーホールド回路の出力信号とアナログ電圧との関係を説明する第二のタイミングチャート
【符号の説明】
１……ピークホールド回路 １１……コンパレータ １２……電流出力回路
１３……コンデンサ ２１……スイッチトランジスタ ２３……ソース側定電流回路 ２４……シンク側定電流回路 ２５……補助スイッチ素子
２６……補助定電流回路
【発明の属する技術分野】
本発明は信号保持回路の技術分野に係わり、特に、所定信号のピーク値に追従して変化する波形の信号を出力するピークホールド回路に関する。
【０００２】
【従来の技術】
ＭＯＤ(Magnetic optical disk)のRead-channel回路には、周期的に増減するアナログ信号のピーク値を示す信号を出力するピークホールド回路が設けられている。
【０００３】
従来のピークホールド回路１０１は、図４に示すように、コンパレータ１１１と、電流出力回路１１２と、コンデンサ１１３とを有している。
コンパレータ１１１は、その反転入力端子−が入力端子１１４に接続されており、入力端子１１４に入力されるアナログ電圧ＤＩに応じて、後述する比較信号を出力する。
【０００４】
電流出力回路１１２は、スイッチトランジスタ１２１と、ダイオード１２２と、ソース側定電流回路１２３と、シンク側定電流回路１２４とを有している。
【０００５】
コンパレータ１１１の出力端子はスイッチトランジスタ１２１のゲート端子に接続され、スイッチトランジスタ１２１はコンパレータ１１１から出力される比較信号に応じて導通又は遮断する。ソース側定電流回路１２３は、スイッチトランジスタ１２１と、ダイオード１２２とを介して、コンデンサ１１３の高電位側の端子に接続されており、スイッチトランジスタ１２１が導通すると、コンデンサ１１３にソース定電流Ｉ1を供給する。
【０００６】
シンク側定電流回路１２４は、コンデンサ１１３の高電位側端子に直接接続されている。コンデンサ１１３の低電位側端子は接地されており、シンク側定電流回路１２４は、コンデンサ１１３からシンク定電流Ｉ2を常時吸い込む。
【０００７】
その結果、スイッチトランジスタ１２１が導通すると、コンデンサ１１３は、ソース定電流Ｉ1とシンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)によって充電され、コンデンサ１１３の両端の電圧が上昇する。他方、スイッチトランジスタ１２１が遮断すると、ソース側定電流回路１２３がコンデンサ１１３から切り離され、コンデンサ１１３からシンク定電流Ｉ2が吸い込まれてコンデンサ１１３が放電され、コンデンサ１１３の両端の電圧が下降する。
【０００８】
コンデンサ１１３の高電位側端子は出力端子１１５に接続され、コンデンサ１１３の両端に現れた電圧は出力信号Ｖoutとして出力端子１１５から、図示しない外部回路へと出力される。
【０００９】
出力端子１１５はコンパレータ１１１の非反転入力端子＋に接続され、コンパレータ１１１には、上述したアナログ電圧ＤＩと、出力信号Ｖoutとが入力される。コンパレータ１１１は、出力信号Ｖoutとアナログ電圧ＤＩとの大小を比較し、大小に応じた比較信号を生成してスイッチトランジスタ１２１のゲート端子に出力する。この比較信号は、出力信号Ｖoutがアナログ電圧ＤＩよりも低いときにはローレベルの信号であって、高いときにはハイレベルの信号である。
【００１０】
スイッチトランジスタ１２１はｐチャネルＭＯＳトランジスタで構成されており、比較信号がローレベルのときには導通し、逆に比較信号がハイレベルのときには遮断する。以上より、出力信号Ｖoutは、出力信号Ｖoutがアナログ電圧ＤＩよりも大きいときには下降し、小さいときには上昇するように変化する。出力信号Ｖoutの単位時間あたりの上昇量は、ソース定電流Ｉ1とシンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)で規定され、単位時間あたりの下降量は、シンク定電流Ｉ2で規定される。
【００１１】
アナログ電圧ＤＩは、例えば音声信号などであって、所定周波数の交流信号である。図５を参照し、アナログ電圧ＤＩと出力信号Ｖoutの関係について説明する。図５の曲線(Ｗ)、(Ｘ)に、横軸を時間とし、縦軸を電圧とした場合のアナログ電圧ＤＩと出力信号Ｖoutの波形をそれぞれ示す。
【００１２】
出力信号Ｖoutがアナログ電圧ＤＩよりも低く、かつアナログ電圧ＤＩが上昇する場合には、出力信号Ｖoutは上昇する。アナログ電圧ＤＩが上昇して、ピーク値に達した時刻(図中の符号ｔp)で、さらに出力信号Ｖoutがアナログ電圧ＤＩよりも低いものとすると、アナログ電圧ＤＩはピーク値に達した時刻ｔp以降は下降し、他方、出力信号Ｖoutは上昇し、その後出力信号Ｖoutとアナログ電圧ＤＩの大小関係が逆転する。逆転する時刻を図５の符号ｔbに示す。
【００１３】
アナログ電圧ＤＩと出力信号Ｖoutの大小関係が逆転した時刻ｔb以降は、出力信号Ｖoutがアナログ電圧ＤＩよりも高くなり、コンデンサ１１３からシンク定電流Ｉ2が吸い込まれてコンデンサ１１３が放電され、出力信号Ｖoutは下降しはじめる。出力信号Ｖoutの単位時間あたりの下降量は、上述したようにシンク定電流Ｉ2の電流量で規定されるが、シンク定電流Ｉ2の電流量は予め小さい値に設定されているので、出力信号Ｖoutは、アナログ電圧ＤＩが低下するよりも緩やかに下降する。
【００１４】
出力信号Ｖoutが下降している間、交流のアナログ電圧ＤＩは下降した後上昇に転じ、ピーク値まで上昇するが、アナログ電圧ＤＩのピーク値の大小により、アナログ電圧ＤＩがピーク値まで上昇する前に、出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差する場合と、交差しない場合との二つの場合がある。
【００１５】
アナログ電圧ＤＩのピーク値が大きく、出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差する場合には、交差した時刻以降に再び出力信号Ｖoutの大小関係が逆転し、出力信号Ｖoutがアナログ電圧ＤＩより低くなるので、出力信号Ｖoutはアナログ電圧ＤＩより高くなるまで上昇し、アナログ電圧ＤＩのピーク値とほぼ同じ電圧になることができる。
【００１６】
しかしながら、アナログ電圧ＤＩのピーク値が小さく、出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差しない場合には、例えば図６の曲線(Ｚ)に示すように、出力信号Ｖoutはアナログ電圧ＤＩより高いままであって、アナログ電圧ＤＩのピーク値とほぼ同じ電圧にはならない。出力電圧Ｖoutがアナログ電圧ＤＩより高い期間(図中の符号Ｔj)が長く続くと、その間出力信号Ｖoutはアナログ電圧ＤＩのピーク値とほぼ同じ電圧にはなれないので、図６の曲線(Ｚ)に示すように、出力信号Ｖoutの波形がピーク値の正しいエンベロープを描けなくなるという問題が生じていた。
【００１７】
上述したように、単位時間あたりの出力信号Ｖoutの下降量はシンク側定電流回路１２４が生成するシンク定電流Ｉ2の電流量で規定されるので、シンク定電流Ｉ2の電流量を大きくすれば、単位時間あたりの出力信号Ｖoutの下降量が大きくなり、アナログ電圧ＤＩが大きく下降しても、比較的短時間で出力信号Ｖoutがアナログ電圧ＤＩより低くなり、ピーク値と一致できるようになる。しかしながら、シンク定電流Ｉ2は常時流れており、常時流れるシンク定電流Ｉ2の電流量が大きくなるため消費電力が大きくなってしまう。また、単位時間あたりの出力信号Ｖoutの上昇量や下降量が大きくなるため、出力信号Ｖoutの波形の平坦性が損なわれてしまう。
【００１８】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、例えばピークホールド回路のように、アナログ電圧の変動に追従して正確にピーク値を取得して出力する技術を提供することにある。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、本発明の信号保持回路は、入力信号と出力信号とを比較して比較信号を出力する比較回路と、上記出力信号を生成するためのコンデンサと、上記コンデンサに第１の電流を供給するための第１の定電流回路と、上記コンデンサに上記第１の電流と逆極性の第２の電流を供給するための第２の定電流回路と、上記コンデンサに上記第１の電流と逆極性の第３の電流を供給するための第３の定電流回路と、上記コンデンサと上記第１の定電流回路との間に電気的に接続され、上記比較信号に応じて導通する第１のスイッチ素子と、上記第１のスイッチ素子と上記コンデンサとの間に電気的に接続されている整流素子と、上記コンデンサと上記第３の定電流回路との間に接続されている第２のスイッチ素子と、上記比較信号を入力し、当該比較信号が所定の期間変化しない場合に上記第２のスイッチ素子を導通させる制御信号を出力する制御回路とを有する。
また、本発明の信号保持回路においては、上記入力信号が周期的に変化するアナログ信号であり、上記所定の期間が上記アナログ信号の１周期よりも大きいことが好ましい。更には、上記所定の期間が上記アナログ信号の２周期よりも小さいことが好ましい。
また、本発明の信号保持回路においては、上記制御回路が、上記比較信号の論理変化によりリセットされ、クロック信号をカウントすることで上記所定の期間を計測するカウウンタを有することが好ましい。
更には、本発明の信号保持回路においては、上記出力信号が上記入力信号のピークホールド信号であることが好ましい。
【００２０】
本発明の信号保持回路は、比較信号の極性が所定時間変わらないときに、コンデンサを放電又は充電する電流の電流量を変化させる制御回路を備えている。
【００２１】
比較信号の極性は、入力信号と出力信号との大小関係に対応しており、比較信号の極性が所定時間以上変わらない場合には、出力信号は、入力信号より大きい状態又は入力信号より小さい状態のいずれかを維持しており、出力信号と入力信号との大小関係は変わらないことになる。
【００２２】
このように、比較信号の極性が、予め定められた所定時間以上変わらないときに、制御回路によりコンデンサを放電又は充電する電流の電流量を変化させ、単位時間あたりの出力信号の変化量を変化させる。
【００２３】
特に、出力信号を入力信号の変化に追従するように変化させる場合に、例えば入力信号の急峻な変化に出力信号の変化が対応できなくなると、比較信号の極性は長時間変わらず、大小関係も変わらない。
【００２４】
そこで、比較信号の極性が所定時間変わらない場合には、制御回路によりコンデンサを放電又は充電する電流の電流量を変化させることにより、出力信号の単位時間あたりの変化量を大きくすると、大小関係を逆転させ、出力信号を入力信号の変化に追従して変化させることができる。
【００２５】
制御回路によって第２のスイッチ素子を導通させると、第３の定電流回路（補助定電流回路）と並列接続された第２の定電流回路に流れる定電流に加えて、補助定電流回路に流れる補助定電流（第３の電流）がコンデンサに流れるので、コンデンサを放電又は充電する電流の電流量が変化する。
【００２６】
なお、制御回路には、クロック信号（基準クロック）が入力されるように構成され、制御回路は、基準クロックの個数を計数して、所定時間を測定するように構成してもよく、その際に、比較信号の極性が変化したら、計数されたクロック数をリセットするように構成してもよい。このように構成することにより、比較信号の極性が変化したら、それまで計測されていた時間はリセットされるので、常に所定時間の計測を、比較信号の極性が変化してから開始することができる。
【００２７】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図１の符号１に、ＭＯＤのRead-channel回路に用いられる本発明の一実施形態のピークホールド回路を示す。このピークホールド回路１は、図１に示すように、コンパレータ１１と、電流出力回路１２と、コンデンサ１３と、電流制御回路３１とを有している。
【００２８】
コンパレータ１１は、その反転入力端子−が入力端子１４に接続されており、入力端子１４に入力されるアナログ電圧ＤＩに応じて、後述する比較信号を出力する。
【００２９】
電流出力回路１２は、主スイッチ素子の一例であるスイッチトランジスタ２１と、ダイオード２２と、ソース側定電流回路２３と、シンク側定電流回路２４と、補助スイッチ素子２５と、補助定電流回路２６とを有している。
【００３０】
コンパレータ１１の出力端子はスイッチトランジスタ２１のゲート端子に接続され、スイッチトランジスタ２１はコンパレータ１１から出力される比較信号に応じて導通又は遮断する。ソース側定電流回路２３は、スイッチトランジスタ２１と、ダイオード２２とを介して、コンデンサ１３の高電位側の端子に接続されている。コンデンサ１３の低電位側端子は接地されており、スイッチトランジスタ２１が導通すると、コンデンサ１３にソース側定電流回路２３からソース定電流Ｉ1が供給構成される。シンク側定電流回路２４は、コンデンサ１３の高電位側端子に直接接続されており、コンデンサ１３から常時シンク定電流Ｉ2を吸い込む。
【００３１】
スイッチトランジスタ２１が導通すると、コンデンサ１３には、ソース定電流Ｉ1とシンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)が供給され、この定電流(Ｉ1−Ｉ2)でコンデンサ１３が充電されてコンデンサ１３の両端の電圧が上昇する。他方、スイッチトランジスタ２１が遮断すると、ソース定電流回路２３がコンデンサ１３から切り離され、シンク側定電流回路２４によってコンデンサ１３からシンク定電流Ｉ2が吸い込まれてコンデンサ１３が放電され、コンデンサ１３の両端の電圧が下降する。
【００３２】
コンデンサ１３の高電位側端子は出力端子１５に接続されており、コンデンサ１３の両端に現れた電圧は出力信号Ｖoutとして出力端子１５から外部の回路(図示せず)に出力される。
【００３３】
出力端子１５はコンパレータ１１の非反転入力端子＋に接続されており、コンパレータ１１には、上述したアナログ電圧ＤＩと出力信号Ｖoutとが入力されている。コンパレータ１１は、アナログ電圧ＤＩと出力信号Ｖoutの大小を比較し、比較結果を示す比較信号を生成してスイッチトランジスタ２１のゲート端子に出力する。この比較信号は、出力信号Ｖoutがアナログ電圧ＤＩよりも低いときにはローレベルの信号であって、高いときにはハイレベルの信号である。
【００３４】
スイッチトランジスタ２１はｐチャネルＭＯＳトランジスタで構成されており、比較信号がローレベルのときに導通し、コンデンサ１３が定電流(Ｉ1−Ｉ2)で充電され、ハイレベルのときには遮断し、コンデンサ１３がシンク定電流Ｉ2で放電される。比較信号は上述したように、出力信号がアナログ電圧ＤＩよりも低いときにはローレベルであって、高いときにはハイレベルであるので、出力信号Ｖoutは、その電圧値がアナログ電圧ＤＩよりも大きいときには下降し、小さいときには上昇するように変化する。出力信号Ｖoutの単位時間あたりの上昇量は、ソース定電流Ｉ1とシンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)で規定され、単位時間あたりの下降量は、シンク定電流Ｉ2で規定される。
【００３５】
アナログ電圧ＤＩは、例えば音声信号などであって、所定周波数の交流信号である。図２を参照し、アナログ電圧ＤＩと出力信号Ｖoutの関係について説明する。図２の曲線(Ｃ)、(Ｄ)に、横軸を時間とし、縦軸を電圧とした場合のアナログ電圧ＤＩと出力信号Ｖoutの波形をそれぞれ示す。
【００３６】
出力信号Ｖoutがアナログ電圧ＤＩよりも低く、かつアナログ電圧ＤＩが上昇するときには、出力信号Ｖoutは上昇する。アナログ電圧ＤＩが上昇して、ピーク値に達した時刻ｔpで、さらに出力信号Ｖoutがアナログ電圧ＤＩよりも低いものとすると、アナログ電圧ＤＩはピーク値に達した時刻ｔp以降は下降し、他方、出力信号Ｖoutは上昇し、その後出力信号Ｖoutとアナログ電圧ＤＩの大小関係が逆転する。大小関係が逆転する時刻を図２の符号ｔ1に示す。
【００３７】
アナログ電圧ＤＩと出力信号Ｖoutの大小関係が逆転した時刻ｔ1以降は、出力信号Ｖoutがアナログ電圧ＤＩよりも高くなり、コンデンサ１３からシンク定電流Ｉ2が吸い込まれてコンデンサ１３が放電され、出力信号Ｖoutは下降し始める。出力信号Ｖoutの単位時間あたりの下降量は、上述したようにシンク定電流Ｉ2の電流量で規定されるが、シンク定電流Ｉ2の電流量は予め小さい値に設定されているので、出力信号Ｖoutは、アナログ電圧ＤＩが低下するよりも緩やかに下降する。
【００３８】
出力信号Ｖoutが下降している間、交流のアナログ電圧ＤＩは下降した後上昇に転じ、ピーク値まで上昇するが、アナログ電圧ＤＩのピーク値の大小により、アナログ電圧ＤＩがピーク値まで上昇する前に、出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差する場合と、交差しない場合との二つの場合がある。
【００３９】
出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差する場合には、交差した時刻以降に再び出力信号Ｖoutの大小関係が逆転し、出力信号Ｖoutがアナログ電圧ＤＩより低くなるので、出力信号Ｖoutはアナログ電圧ＤＩより高くなるまで上昇し、アナログ電圧ＤＩのピーク値とほぼ同じ電圧になることができる。
【００４０】
しかしながら、出力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差しない場合には、出力信号Ｖoutはアナログ電圧ＤＩより高いままであって、アナログ電圧ＤＩのピーク値とほぼ同じ電圧にはならない。
【００４１】
そこで、本実施形態のピークホールド回路１は、基準クロックＲＣＫをカウントし、カウントされたクロック数が後述する所定の個数を超えたら、出力信号Ｖoutの単位時間あたりの下降量を大きくするようになっている。ここで基準クロックＲＣＫとは、アナログ電圧ＤＩが出力される期間の基準となるクロックであって、アナログ電圧ＤＩの最大周期は、基準クロックＲＣＫの２個分の期間以上１１個分の期間以下の範囲内に納まるように設定されている。
【００４２】
本実施形態では、出力信号Ｖoutとアナログ電圧ＤＩとの大小関係が逆転して、出力信号Ｖoutがアナログ電圧ＤＩより高くなり始める時刻(図２の時刻ｔ1)から基準クロックＲＣＫのカウントが開始されてカウントされたクロック数が増加し始め、その後、出力信号Ｖoutとアナログ電圧ＤＩとの大小関係が逆転して出力信号Ｖoutがアナログ電圧ＤＩより低くなると、カウントされたクロック数が０にリセットされ、その後再び大小関係が逆転し、出力信号Ｖoutがアナログ電圧ＤＩより高くなり始める時刻で、改めてカウントが開始されるように構成されている。
【００４３】
本実施形態では、基準クロックＲＣＫのカウントされたクロック数が１１個より大きくなった場合には、単位時間あたりの出力信号Ｖoutの降下量を大きくしている。降下量を大きくし始めた時刻を図２の符号ｔ2に示す。
【００４４】
上述したように、基準クロックＲＣＫ１１個分の期間はアナログ電圧Ｖoutの最大周期と同じであって、アナログ電圧Ｖoutの一周期ごとに出力信号Ｖoutがアナログ電圧ＤＩより高くなっていれば、基準クロックＲＣＫのカウントされたクロック数が１１個を超えることはない。このため、カウントされたクロック数が１１個より大きくなってしまうときは、出力信号Ｖoutは、カウントを開始した後に最初に現れるアナログ電圧ＤＩのピーク値よりも高い状態のままであり、そのピーク値には追従していない。これは出力信号Ｖoutの降下量が小さすぎることに起因するので、本実施形態では上述したように、カウントされたクロック数が１１個を超えた場合には、出力信号Ｖoutの降下量を大きくしている。
【００４５】
その結果、出力信号Ｖoutの降下量が大きくなった後に、アナログ電圧ＤＩのピーク値が現れる前には、出力信号Ｖoutとアナログ電圧ＤＩとの大小関係が逆転して、出力信号Ｖoutがアナログ電圧ＤＩよりも低くなる。その時刻を図２の符号ｔ3に示す。時刻ｔ3以降で出力信号Ｖoutがアナログ電圧ＤＩよりも低くなると、出力信号Ｖoutはアナログ電圧ＤＩのピーク値とほぼ同じ電圧まで上昇する。
【００４６】
比較のため、図２の曲線(Ｅ)に、従来のピークホールド回路１０１を用いた場合の出力信号Ｖoutの波形を示す。本実施形態のピークホールド回路１で出力信号Ｖoutがアナログ電圧ＤＩを下回る時刻ｔ3では、まだ従来回路の出力信号Ｖoutは曲線(Ｅ)に示すようにアナログ電圧ＤＩより高く、時刻ｔ3から相当長時間が経過した後の時刻ｔ5で、ようやくアナログ電圧ＤＩより低くなり、その後出力信号Ｖoutがアナログ電圧ＤＩのピーク値に追従するように変化している。
【００４７】
以上説明したように、本実施形態のピークホールド回路１では、基準クロックＲＣＫのクロック数をカウントして、その個数が所定個数(ここでは１１個)を超えて大きくなったら、出力信号Ｖoutの単位時間あたりの下降量を大きくしているので、アナログ電圧ＤＩのピーク値が大きく下降しても、出力信号Ｖoutは従来に比して短時間でアナログ電圧ＤＩよりも低くなり、低くなった後はピーク値の変化に追従して変化するので、出力信号Ｖoutがピーク値の変化に追従できなくなる期間が従来に比して短くなる。
【００４８】
本実施形態のピークホールド回路１では、こうして基準クロックＲＣＫをカウントし、カウントされたクロック数が１１個より大きくなったら出力信号Ｖoutの下降量を大きくするために、電流制御回路３１と、補助スイッチ素子２５と、補助定電流回路２６とを設けている。
【００４９】
電流制御回路３１は、カウンタ３２と、シフトレジスタ３３と、Ｄフリップフロップ回路３４とインバータ４０を有している。
カウンタ３２は、基準クロックＲＣＫを所定の分周比に分周してシフトレジスタ３３に出力する。
【００５０】
シフトレジスタ３３は、分周された基準クロックＲＣＫを基準クロックＲＣＫの所定個数(ここでは１１個)分の期間だけ遅延してＤフリップフロップ回路３４に出力する。
【００５１】
Ｄフリップフロップ回路３４は、その入力端子Ｄにシフトレジスタ３３の出力信号が入力され、クロック入力端子ＣＫにカウンタ３２で分周された基準クロックＲＣＫが入力されており、入力端子Ｄとクロック入力端子ＣＫにともにハイレベルの信号が入力されると、出力端子Ｑの出力信号がハイレベルになり、それ以外の場合はローレベルになる。Ｄフリップフロップ回路３４の出力端子Ｑは、電流出力回路１２内の補助スイッチ素子２５の制御端子に接続されている。
【００５２】
補助スイッチ素子２５は、出力端子Ｑの電圧がハイレベルになると導通し、ローレベルになると遮断する。補助スイッチ素子２５は補助定電流回路２６と直列接続され、その直列接続回路は、シンク側定電流回路２４と並列に接続されており、補助スイッチ素子２５が導通すると、補助定電流回路２６が生成する補助定電流Ｉ3によってコンデンサ１３が放電される。
【００５３】
出力信号Ｖoutがアナログ電圧ＤＩよりも低い期間では、比較信号はローレベルになる。このローレベルの比較信号はインバータ４０でハイレベルに反転された後にカウンタ３２、シフトレジスタ３３及びＤフリップフロップ回路３４のリセット端子に入力され、カウンタ３２と、シフトレジスタ３３とＤフリップフロップ回路３４はともにリセットされた状態にある。
【００５４】
その状態から出力信号Ｖoutがアナログ電圧ＤＩよりも大きくなると、比較信号がハイレベルに転じ、インバータ４０でローレベルに反転された後にカウンタ３２、シフトレジスタ３３及びＤフリップフロップ回路３４のリセット端子に入力される。すると、カウンタ３２と、シフトレジスタ３３とＤフリップフロップ回路３４はともにリセットの状態から解放され、それぞれが一斉に動作を開始し、カウンタ３２が基準クロックＲＣＫを分周して、シフトレジスタ３３に出力し始める。
【００５５】
出力信号Ｖoutがアナログ電圧ＤＩよりも大きくなり始めてから、基準クロックＲＣＫ１１個分の期間が経過するまではシフトレジスタ３３の出力端子の電圧はローレベルであり、Ｄフリップフロップ回路３４の入力端子Ｄにはローレベルが入力されるので、Ｄフリップフロップ回路３４の出力端子Ｑから出力される信号はローレベルである。従って、補助スイッチ素子２５は遮断し、補助定電流回路２６はコンデンサ１３には接続されない。また、比較信号がハイレベルなのでスイッチトランジスタ２１は遮断しており、ソース側定電流回路２３はコンデンサ１３には接続されない。従って、コンデンサ１３にはソース側定電流回路２３も補助定電流回路２６も接続されず、シンク側定電流回路２４のみが接続されるので、コンデンサ１３は、シンク定電流Ｉ2で放電され、出力信号Ｖoutは、電流制御回路３１が設けられていない状態と同じ傾きで下降する。
【００５６】
出力信号Ｖoutがアナログ電圧ＤＩより高くなり始めてから、基準クロックＲＣＫの１１個分の期間よりも大きくなると、シフトレジスタ３３の出力信号はハイレベルに転じる。このときＤフリップフロップ回路３４の入力端子Ｄには、分周された基準クロックＲＣＫが入力され、クロック端子ＣＫにもハイレベルの電圧が入力されるので、Ｄフリップフロップ回路３４の出力端子Ｑの電圧はローレベルからハイレベルに転じ、補助スイッチ素子２５が導通し、補助定電流回路２６がコンデンサ１３に接続される。
【００５７】
従って、コンデンサ１３からは、シンク定電流Ｉ2と補助定電流Ｉ3との合計の定電流(Ｉ2＋Ｉ3)が吸い込まれ、この合計の定電流(Ｉ2＋Ｉ3)でコンデンサ１３が放電される。放電時にコンデンサ１３から吸い込まれる定電流(Ｉ2＋Ｉ3)は、補助定電流Ｉ3分だけ大きくなるので、単位時間あたりの出力信号Ｖoutの下降量が大きくなる。以上のようにして、本実施形態のピークホールド回路１では、基準クロックＲＣＫのクロック数をカウントして、カウントされたクロック数が所定個数(ここでは１１個)を超えて大きくなったら、単位時間あたりの出力電圧Ｖoutの下降量を大きくしている。
【００５８】
以上説明したように本実施形態では、補助定電流回路２６は、出力信号Ｖoutがアナログ電圧ＤＩより高い状態が、基準クロックＲＣＫの所定個数(ここでは１１個)分の期間より長い期間継続しているときにのみ、コンデンサ１３から吸い込まれる電流を補助定電流Ｉ3の分だけ増加させ、定電流(Ｉ2＋Ｉ3)でコンデンサ１３を放電させているので、常時動作するシンク側定電流Ｉ2の電流量を大きくするように構成する場合と異なり、出力信号Ｖoutの波形の平坦性が損なわれず、また、消費電力が大きくなることもない。
【００５９】
なお、上述した実施形態では、主スイッチ素子として、ｐチャネルＭＯＳトランジスタからなるスイッチトランジスタ２１を用いたが、本発明の主スイッチ素子はこれに限られるものではなく、例えばｎチャネルＭＯＳトランジスタを用いてもよい。
【００６０】
また、電流制御回路を、カウンタ３２、シフトレジスタ３３及びＤフリップフロップ回路３４で構成したが、本発明はこれに限られるものではなく、コンパレータ１１から出力される比較信号の極性が所定時間以上変わらないときに、補助スイッチ素子２５を導通させるように構成されていれば、いかなる回路で構成してもよい。
【００６１】
また、基準クロックＲＣＫのクロック数をカウントし、カウントされたクロック数が１１個より大きくなったときに出力信号Ｖoutの下降量を大きくするようにしているが、カウントされたクロック数は１１個に限られるものではなく、例えば３個より大きくなったら出力信号Ｖoutの下降量を大きくするように構成してもよい。
【００６２】
さらに、上述した実施形態では、出力信号Ｖoutが、アナログ電圧ＤＩのピーク値の変動に追従するピークホールド回路１について説明したが、本発明の信号保持回路は上述したピークホールド回路１に限られるものではなく、例えば、図３の符号５に示すように、周期的に変化するアナログ電圧ＤＩのボトム値の変動に追従して出力信号Ｖoutが変化するように構成されたボトムホールド回路にも適用可能である。
【００６３】
一般にボトムホールド回路においては、ピークホールド回路と同様に、アナログ電圧ＤＩのボトム値が大きく増加した場合に、出力信号Ｖoutの上昇量が小さすぎて、出力信号Ｖoutのボトム値に追従できないという問題があったが、図３に示す本実施形態のボトムホールド回路５は、図１のピークホールド回路１と同様に基準クロックＲＣＫをカウントし、カウントされたクロック数が１１個より大きくなったら、図１のピークホールド回路１とは逆に、単位時間あたりの出力信号Ｖoutの上昇量を増加させるように構成されており、アナログ電圧ＤＩのボトム値が大きく上昇しても、その上昇に出力信号Ｖoutが追従できない期間を従来よりも短くすることができる。
【００６４】
【発明の効果】
入力信号の変化が大きい場合でも、その変化に追従するように出力信号を出力することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のピークホールド回路を示すブロック図
【図２】本発明の一実施形態のピークホールド回路の出力信号とアナログ電圧との関係を説明するタイミングチャート
【図３】本発明の他の実施形態のボトムホールド回路を示すブロック図
【図４】従来のピークホールド回路を示すブロック図
【図５】従来のピークホールド回路の出力信号とアナログ電圧との関係を説明する第一のタイミングチャート
【図６】従来のピークーホールド回路の出力信号とアナログ電圧との関係を説明する第二のタイミングチャート
【符号の説明】
１……ピークホールド回路 １１……コンパレータ １２……電流出力回路
１３……コンデンサ ２１……スイッチトランジスタ ２３……ソース側定電流回路 ２４……シンク側定電流回路 ２５……補助スイッチ素子
２６……補助定電流回路
Claims (5)
- 入力信号と出力信号とを比較して比較信号を出力する比較回路と、
上記出力信号を生成するためのコンデンサと、
上記コンデンサに第１の電流を供給するための第１の定電流回路と、
上記コンデンサに上記第１の電流と逆極性の第２の電流を供給するための第２の定電流回路と、
上記コンデンサに上記第１の電流と逆極性の第３の電流を供給するための第３の定電流回路と、
上記コンデンサと上記第１の定電流回路との間に電気的に接続され、上記比較信号に応じて導通する第１のスイッチ素子と、
上記第１のスイッチ素子と上記コンデンサとの間に電気的に接続されている整流素子と、
上記コンデンサと上記第３の定電流回路との間に接続されている第２のスイッチ素子と、
上記比較信号が第１の論理から第２の論理に変化するとカウント動作を開始し、上記比較信号が第２の論理から第１の論理に変化するとカウント値をリセットするカウンタを含み、上記カウント値が所定の値になると上記第２のスイッチ素子を導通状態とする制御信号を出力し、上記カウント値がリセットされると上記第２のスイッチ素子を非導通状態とする制御信号を出力する制御回路と、
を有する、信号保持回路。 - 上記入力信号が周期的に変化するアナログ信号であり、上記所定の期間が上記アナログ信号の１周期よりも大きい、請求項１に記載の信号保持回路。
- 上記所定の期間が上記アナログ信号の２周期よりも小さい、請求項２に記載の信号保持回路。
- 入力信号の包絡線を出力信号として出力する信号保持回路であって、
上記入力信号の包絡線を生成するためのノードと、
上記ノードと基準電位との間に接続されたキャパシタと、
上記ノードに電流を供給するための第１の電流供給回路と、
上記ノードに上記第１の電流供給回路が供給する電流と逆向きの電流を供給するための第２の電流供給回路と、
上記第１の電流供給回路と上記ノードとの間の電流路に置かれたスイッチ素子と、
上記第１の電流供給回路と上記ノードとの間の電流路に上記スイッチ素子と直列に置かれた整流素子と、
上記入力信号と上記出力信号とを比較して当該比較結果に応じて上記スイッチ素子を導通状態又は非導通状態とする比較信号を出力する比較回路と、
上記比較信号の第１の論理変化に応答して計時を開始し、上記比較信号の第２の論理変化に応答して計時がリセットされるタイマを有し、上記タイマがタイムアウトしたか否かを示す制御信号を上記第２の電流供給回路に出力する制御回路と、
を含み、
上記制御信号がタイムアウトを示すときに、上記第２の電流供給回路が上記ノードに第１の電流を供給し、上記制御信号がリセットを示すときに、上記第２の電流供給回路が上記第１の電流よりも小さい第２の電流を上記ノードに供給する、
信号保持回路。 - 上記出力信号が上記入力信号のピークホールド信号である、請求項１、２、３又は４に記載の信号保持回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115716A JP4779222B2 (ja) | 2001-04-13 | 2001-04-13 | 信号保持回路 |
| US10/107,707 US6542009B2 (en) | 2001-04-13 | 2002-03-27 | Signal hold circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115716A JP4779222B2 (ja) | 2001-04-13 | 2001-04-13 | 信号保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313094A JP2002313094A (ja) | 2002-10-25 |
| JP4779222B2 true JP4779222B2 (ja) | 2011-09-28 |
Family
ID=18966571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001115716A Expired - Fee Related JP4779222B2 (ja) | 2001-04-13 | 2001-04-13 | 信号保持回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6542009B2 (ja) |
| JP (1) | JP4779222B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762627B1 (en) * | 2003-03-31 | 2004-07-13 | Micrel, Incorporated | Switched capacitor peak detector with variable time constant asymmetrical filtering |
| US7518414B2 (en) * | 2004-12-13 | 2009-04-14 | Allegro Microsystems, Inc. | Track-and-hold peak detector circuit |
| GB0501593D0 (en) * | 2005-01-25 | 2005-03-02 | Innovision Res & Tech Plc | Demodulation apparatus and method |
| US7737731B1 (en) * | 2005-10-20 | 2010-06-15 | Marvell International Ltd. | High data rate envelope detector for high speed optical storage application |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3411828C2 (de) * | 1984-03-30 | 1986-04-10 | Telefunken electronic GmbH, 7100 Heilbronn | Entladeüberwachungsschaltung für einen Spitzenwertspeicher |
| US4992674A (en) * | 1988-05-24 | 1991-02-12 | Dallas Semiconductor Corporation | Controlled slew peak detector |
| US5315168A (en) * | 1993-04-28 | 1994-05-24 | Fujitsu Limited | Peak hold circuit with improved linearity |
| JPH07183845A (ja) * | 1993-12-24 | 1995-07-21 | Casio Comput Co Ltd | 受信レベル検出回路 |
| US5546027A (en) * | 1994-12-12 | 1996-08-13 | Silicon Systems, Inc. | Peak detector |
| DE69624333T2 (de) * | 1995-07-21 | 2003-06-18 | Koninklijke Philips Electronics N.V., Eindhoven | Vorrichtung zur drahtlosen digitalen kommunikation und spitzenwertermittlung |
| JP3729993B2 (ja) * | 1997-09-18 | 2005-12-21 | シャープ株式会社 | ピークホールド回路およびそれを備える赤外線通信装置 |
| JPH11148950A (ja) * | 1997-11-14 | 1999-06-02 | Oki Electric Ind Co Ltd | ピークホールド回路 |
-
2001
- 2001-04-13 JP JP2001115716A patent/JP4779222B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-27 US US10/107,707 patent/US6542009B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002313094A (ja) | 2002-10-25 |
| US20020153927A1 (en) | 2002-10-24 |
| US6542009B2 (en) | 2003-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8030976B2 (en) | Triangle wave generating circuit | |
| JP2000013198A (ja) | ヒステリシスコンパレータ回路、及び波形発生回路 | |
| US6979995B2 (en) | Frequency measuring circuit and resonant pressure sensor type differential pressure/pressure transmitter using the frequency measuring unit | |
| JPS58121521A (ja) | 電子式タイマ装置 | |
| JP4779222B2 (ja) | 信号保持回路 | |
| JPH06242159A (ja) | 静電容量測定装置 | |
| US6646513B1 (en) | Oscillator circuit having an improved capacitor discharge circuit | |
| TW200505137A (en) | Power factor correction circuit and method of varying switching frequency | |
| CN110266290B (zh) | 一种振荡器 | |
| US7394729B2 (en) | Time constant based fixed parameter assignment | |
| CN112583355A (zh) | 高精度张弛振荡器 | |
| JP3810316B2 (ja) | 周波数逓倍回路 | |
| CN101018048A (zh) | 振荡电路 | |
| KR100594315B1 (ko) | 다중 펄스 생성 장치 | |
| JP5262904B2 (ja) | クロックスキュー自動調整回路 | |
| US7053632B1 (en) | Circuit and method for predicting dead time | |
| TW200536226A (en) | Digital power supply control system | |
| JP2001318111A (ja) | 静電容量測定回路、静電容量比較器、およびバッファ回路 | |
| JPH03283912A (ja) | 可変遅延回路 | |
| KR101432695B1 (ko) | 저전력 pwm 위상변화회로 | |
| KR100686375B1 (ko) | 무선 원격 검침기의 회전수 센싱 회로 | |
| JPS6345124B2 (ja) | ||
| TWM665101U (zh) | Lcd偏壓源驅動電路 | |
| JP2593780Y2 (ja) | パルス発生回路 | |
| JPH01126013A (ja) | デューティー・サイクル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4779222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |