JP4752394B2 - N-type nitride semiconductor electrode and method of forming n-type nitride semiconductor electrode - Google Patents
N-type nitride semiconductor electrode and method of forming n-type nitride semiconductor electrode Download PDFInfo
- Publication number
- JP4752394B2 JP4752394B2 JP2005240859A JP2005240859A JP4752394B2 JP 4752394 B2 JP4752394 B2 JP 4752394B2 JP 2005240859 A JP2005240859 A JP 2005240859A JP 2005240859 A JP2005240859 A JP 2005240859A JP 4752394 B2 JP4752394 B2 JP 4752394B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- electrode
- ohmic electrode
- layer
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は窒化物系材料を用いた半導体装置の電極構造及びその形成方法に関する。 The present invention relates to an electrode structure of a semiconductor device using a nitride material and a method for forming the same.
GaN、AlGaN、InGaN、InAlGaNなどの窒化物系半導体は、1.95〜6eVの広い範囲、特に3eV以上の大きなバンドギャップを有することから、青色〜紫外発光材料として有望であり、青色発光ダイオードや青色レーザダイオードが実用化されている。また、高い絶縁破壊電界強度、高い熱伝導率、高い電子飽和速度を有していること、およびAlGaN/GaNヘテロ接合界面に1×1013cm−2を超える高い2次元電子ガス濃度が比較的容易に得られることから、高周波のパワーデバイス材料として有望視され盛んに開発が行われている。 Nitride-based semiconductors such as GaN, AlGaN, InGaN, and InAlGaN have a wide band gap of 1.95 to 6 eV, particularly a large band gap of 3 eV or more, and thus are promising as blue to ultraviolet light emitting materials. Blue laser diodes have been put into practical use. Also, it has a high breakdown field strength, a high thermal conductivity, a high electron saturation rate, and a high two-dimensional electron gas concentration exceeding 1 × 10 13 cm −2 at the AlGaN / GaN heterojunction interface is relatively Since it can be easily obtained, it is regarded as promising as a high-frequency power device material and has been actively developed.
これらのデバイス製造には、n型窒化物系半導体層と十分に低い接触抵抗でオーミック接触を形成する電極が必要となる。また、上述のAlGaN/GaNヘテロ接合界面の2次元電子ガスをチャネルとして利用する電界効果トランジスタでは、不純物を添加しないノンドープAlGaN層表面にオーミック電極が形成される場合もあるが、2次元電子ガスという高濃度の電子を含む層に対してオーミック接触を形成することから、n型窒化物系半導体層に形成されるのと同じ構造、製法でオーミック電極が形成される。ここでは、n型窒化物系半導体、および2次元電子ガスに対するオーミック電極については、いずれもn型オーミック電極(接触)と記述する。 For manufacturing these devices, an electrode that forms an ohmic contact with an n-type nitride semiconductor layer with a sufficiently low contact resistance is required. In the above-described field effect transistor using the two-dimensional electron gas at the AlGaN / GaN heterojunction interface as a channel, an ohmic electrode may be formed on the surface of the non-doped AlGaN layer to which no impurity is added. Since an ohmic contact is formed with respect to a layer containing a high concentration of electrons, an ohmic electrode is formed by the same structure and manufacturing method as those formed in the n-type nitride semiconductor layer. Here, the n-type nitride semiconductor and the ohmic electrode for the two-dimensional electron gas are both described as an n-type ohmic electrode (contact).
n型窒化ガリウム系半導体表面に良好なオーミック接触を形成する電極構造が特許文献1に開示されている。特許文献1によると、n型窒化ガリウム系半導体層表面にチタン(Ti)とアルミニウム(Al)をこの順に積層した多層膜を形成した後、アニーリングすることにより、その多層膜の一部若しくは全部を合金化することで、接触抵抗の低い良好なオーミック電極が形成できるとしている。 Patent Document 1 discloses an electrode structure that forms a good ohmic contact with the surface of an n-type gallium nitride semiconductor. According to Patent Document 1, after forming a multilayer film in which titanium (Ti) and aluminum (Al) are laminated in this order on the surface of the n-type gallium nitride based semiconductor layer, annealing is performed, so that a part or all of the multilayer film is formed. It is said that a good ohmic electrode with low contact resistance can be formed by alloying.
このように、Ti/Al系オーミック電極は400〜1200℃の熱処理、特にAlの融点(660℃)以上での高温熱処理により、10−6Ωcm2台以下という接触抵抗の極めて低い良好なオーミック電極が形成できることが知られている。 Thus, the Ti / Al-based ohmic electrode is a good ohmic electrode with a very low contact resistance of 10 −6 Ωcm 2 or less by heat treatment at 400 to 1200 ° C., particularly high temperature heat treatment at a melting point of Al (660 ° C.) or higher. It is known that can be formed.
また、非特許文献1には、半導体装置のショットキー障壁について記載されている。
しかしながら、この従来のn型オーミック電極には、長期信頼性について、接触抵抗の増加や最終的には断線至るといった課題がある。その原因は、電極形成のための熱処理工程やパッケージへの組立工程、ワイヤボンディング工程などにおいて、n型オーミック電極を形成するAlの極近傍にAuが配されるため、これらの工程における加熱や、デバイス使用時の高電流密度に起因する電極金属の相互拡散により、パープルプレイグと呼ばれるAlとAuの金属間化合物が形成されることによる。 However, this conventional n-type ohmic electrode has problems such as an increase in contact resistance and finally a disconnection in terms of long-term reliability. The reason is that Au is arranged in the very vicinity of Al that forms the n-type ohmic electrode in the heat treatment process for electrode formation, the assembly process to the package, the wire bonding process, etc. This is because an intermetallic compound of Al and Au called purple plague is formed by interdiffusion of electrode metal resulting from high current density when the device is used.
例えば、上述のように低接触抵抗を得るために、Alの融点(660℃)以上での高温熱処理を行う場合、電極の表面モフォロジーの悪化や電極エッジの乱れが生じるため、Ti/Al多層構造を、高融点の金属とAuとを含む電極でカバーして、熱処理による電極の不具合を防ぐとともに、Auを含む電極にすることで電極自体の抵抗を低減する効果が得られる。ここでカバーとして用いられる電極材料としてはMo/Au、Pt/Au、Ni/Au、Ti/Au、Nb/Au等の2層構造、あるいはMo/Pt/Auのような多層構造が用いられることもある。Mo、Pt、Ni、Ti、NbなどAuとAlの間に設けられる高融点金属がバリアとなって、ある程度AuとAlの接触を妨げる働きをするが、これらの金属はせいぜい数十nmから数百nmの厚さで形成されるため、Alの融点を超えるような高温熱処理や、デバイス使用時に高電流密度が流れる条件下において、AuとAlの接触を完全に防ぐことは困難である。 For example, in order to obtain a low contact resistance as described above, when a high temperature heat treatment at a melting point of Al (660 ° C.) or higher is performed, the surface morphology of the electrode is deteriorated and the electrode edge is disturbed. Is covered with an electrode containing a metal having a high melting point and Au to prevent a problem of the electrode due to heat treatment, and by making the electrode containing Au, an effect of reducing the resistance of the electrode itself can be obtained. The electrode material used as the cover here should be a two-layer structure such as Mo / Au, Pt / Au, Ni / Au, Ti / Au, Nb / Au, or a multilayer structure such as Mo / Pt / Au. There is also. A refractory metal provided between Au and Al, such as Mo, Pt, Ni, Ti, and Nb, acts as a barrier to prevent contact between Au and Al to some extent, but these metals are at most several tens of nanometers to several tens of nanometers. Since it is formed with a thickness of 100 nm, it is difficult to completely prevent the contact between Au and Al under a high temperature heat treatment exceeding the melting point of Al or under a condition where a high current density flows when the device is used.
また、Auを含むカバー電極を用いない構造にした場合でも、Auは酸化や腐食などに強い化学的に安定な金属であることから、デバイスチップをパッケージにマウントする際には、はんだ材としてAuSn合金が、ボンディングワイヤにはAuが用いられるのが一般的である。Alを含むn型オーミック電極はこのいずれかと接続されることから、Alの近傍にAuが配されるのを避けることは難しい。 Even when a cover electrode containing Au is not used, Au is a chemically stable metal that is resistant to oxidation and corrosion. Therefore, when mounting a device chip on a package, AuSn is used as a solder material. Generally, an alloy is used and Au is used as a bonding wire. Since the n-type ohmic electrode containing Al is connected to any of these, it is difficult to avoid Au being disposed in the vicinity of Al.
Al−Au接合部でパープルプレイグと呼ばれる金属間化合物が形成されることの問題は、Au2Al、Au5Al2、Au4Alなど複数の金属間化合物が形成されることにあり、例えば、Au2Alは電気抵抗が高く機械的に脆いという性質を有しており、またAu5Al2とAu4Alとは熱膨張率が異なるために、両者の界面で接合強度が低下することが知られている。このようにAl−Au合金系においては複数の性質の異なる金属間化合物が形成されることにより、ボイドの発生や接触抵抗の増加、ひいては断線を起こすといった問題が生じる。
The problem of intermetallic compounds called purple plague in Al-Au junction is formed is in the Au 2 Al, Au 5 A l2 ,
一方、Al−Au接合に関する上述の不具合を避けるため、n型オーミック電極としてAlを含まない構造も検討されており、Cr、Ni、In/Ti/Au、Sn/Ti/Auなどが報告されているが、いずれもTi/Al系電極で得られる10−6Ωcm2台以下の低い接触抵抗を得ることは難しい。 On the other hand, in order to avoid the above-mentioned problems related to the Al—Au junction, a structure not including Al has been studied as an n-type ohmic electrode, and Cr, Ni, In / Ti / Au, Sn / Ti / Au, etc. have been reported. However, it is difficult to obtain a low contact resistance of 10 −6 Ωcm 2 or less that can be obtained with a Ti / Al electrode.
そこで、本発明は、以上述べた窒化物系半導体デバイスにおけるn型オーミック電極の問題点を鑑みてなされたものであり、その目的は、製造工程における熱処理や高電流が流れる使用条件に対して信頼性に優れており、かつ低い接触抵抗が得られるn型オーミック電極を提供することにある。 Therefore, the present invention has been made in view of the problems of the n-type ohmic electrode in the nitride-based semiconductor device described above, and its purpose is reliable for heat treatment in the manufacturing process and use conditions in which a high current flows. Another object of the present invention is to provide an n-type ohmic electrode that is excellent in properties and that provides a low contact resistance.
本発明の電極構造は、n型またはノンドープ窒化物系半導体表面に形成されたオーミック電極であって、前記窒化物系半導体表面に接する第1の領域にTi、Ta、Nb、Cr、V、Sn、In、Zr、Siのうち少なくとも1種以上の金属が含まれ、かつ、その上に形成される第2の領域にMgが含まれていることを特徴とする。前記第1の領域には、前記構成に加えてMgが含まれていてもよい。また、前記第2の領域の上には、Auを含む第3の領域が設けられていてもよい。さらに、通常は、少なくとも前記第1の領域及び前記第2の領域が熱処理されることにより合金化された電極となる。 The electrode structure of the present invention is an ohmic electrode formed on the surface of an n-type or non-doped nitride semiconductor, and Ti, Ta, Nb, Cr, V, Sn are formed in a first region in contact with the nitride semiconductor surface. , In, Zr, and Si, at least one kind of metal is contained, and Mg is contained in the second region formed thereon. The first region may contain Mg in addition to the configuration. A third region containing Au may be provided on the second region. Furthermore, usually, at least the first region and the second region are heat-treated to form an alloyed electrode.
本発明のn型窒化物半導体の電極の形成方法は、n型またはノンドープ窒化物系半導体表面に形成されるオーミック電極の形成方法であって、前記窒化物系半導体表面に接する位置にTi、Ta、Nb、Cr、V、Sn、In、Zr、Siのうち少なくとも1種以上の金属が含まれる第1の層を形成し、当該第1の領域の上に形成されるMgが含まれる第2の層を形成し、前記第1の層及び前記第2の層を熱処理することによりオーミック電極を形成することを特徴とする。前記第1の層には、前記構成に加えてMgが含まれていてもよい。また、前記Mgを含む第2の層の上に、Auが含まれる第3の層を形成し、前記第1の層、前記第2の層及び前記第3の層を熱処理することによりオーミック電極を形成してもよい。 The n-type nitride semiconductor electrode forming method of the present invention is an ohmic electrode forming method formed on the surface of an n-type or non-doped nitride semiconductor, wherein Ti, Ta , Nb, Cr, V, Sn, In, Zr, and Si, a first layer containing at least one metal is formed, and Mg is formed on the first region. The ohmic electrode is formed by forming the first layer and heat-treating the first layer and the second layer. The first layer may contain Mg in addition to the above structure. Further, an ohmic electrode is formed by forming a third layer containing Au on the second layer containing Mg, and heat-treating the first layer, the second layer, and the third layer. May be formed.
本発明による電極構造を用いることにより、従来のTi/Al系n型オーミック電極に比べて、製造工程における熱処理や高電流が流れる使用条件に対して信頼性に優れており、かつ、10−6Ωcm2台以下の低い接触抵抗を有する良好なn型オーミック電極を形成することが可能となる。 By using the electrode structure according to the present invention, compared with a conventional Ti / Al-based n-type ohmic electrode, the heat treatment in the manufacturing process and the use conditions in which a high current flows are excellent in reliability, and 10 −6. It becomes possible to form a good n-type ohmic electrode having a low contact resistance of 2 Ωcm or less.
以下、本発明の構造により、これらの効果が得られる理由について詳細に説明する。まず信頼性向上の効果について説明する。従来のAlを含む電極の問題は、上述したようにAuとの接合部において、Au2Al、Au5Al2、Au4Alなど性質の異なる複数の金属間化合物が形成されることに原因があった。これは、図1に示すAl−Au系合金の状態図を見てもわかる通り、Au2Al、Au5Al2、Au4Alなどが、500〜600℃の比較的低温で安定に存在できる金属間化合物であるためである。一方、本発明に用いたMgについて、Mg−Au系合金の状態図を図2に示す。600℃以下で安定に存在できる金属間化合物はMg3Auであることがわかる。すなわち、本発明によるn型オーミック電極を用いることにより、Al−Au系で生じる複数の金属間化合物形成による問題を避けることができることから、従来のTi/Al系n型オーミック電極と比べて、信頼性に優れた電極の形成が可能となる。 Hereinafter, the reason why these effects can be obtained by the structure of the present invention will be described in detail. First, the effect of improving the reliability will be described. The problem of the conventional Al-containing electrode is caused by the formation of a plurality of intermetallic compounds having different properties such as Au 2 Al, Au 5 Al 2 , and Au 4 Al at the joint with Au as described above. there were. As can be seen from the phase diagram of the Al—Au alloy shown in FIG. 1, Au 2 Al, Au 5 Al 2 , Au 4 Al, and the like can exist stably at a relatively low temperature of 500 to 600 ° C. This is because it is an intermetallic compound. On the other hand, FIG. 2 shows a phase diagram of the Mg—Au alloy for Mg used in the present invention. It can be seen that the intermetallic compound that can stably exist at 600 ° C. or lower is Mg 3 Au. That is, by using the n-type ohmic electrode according to the present invention, problems due to the formation of a plurality of intermetallic compounds occurring in the Al—Au system can be avoided, so that the reliability is higher than that of the conventional Ti / Al-based n-type ohmic electrode. It is possible to form an electrode having excellent properties.
次に本発明によるn型オーミック電極の低接触抵抗性について述べる。まず、従来のTi/Al系n型オーミック電極が他の材料系に比べて低い接触抵抗が得られる理由について考える。上述のように、この系では400〜1200℃の熱処理、特にAlの融点(660℃)より高い温度での熱処理により、10−6Ωcm2台以下という接触抵抗の極めて低い良好なオーミック電極が形成できることが知られている。これはTiがNと結合しやすい金属であること、およびn型窒化物系半導体に対するAlのショットキー障壁が低いことによる。熱処理によりまず窒化物系半導体表面に接しているTiとNが結合し、界面付近で窒化物系半導体からNが抜けた状態、すなわちN空孔が多量に形成される。このN空孔は窒化物系半導体においてドナー(n型不純物)と同じ働きをするため、Tiと窒化物系半導体界面近傍にはn型不純物が多量に添加された領域(n+型領域)が形成されることになり、n型オーミック電極との接触抵抗を下げる機能を果たす。また、Alの融点以上の熱処理によりAlが溶融して速やかに移動し前述のn+型領域に到達できるようになる。Alは、n型GaNに対するショットキー障壁が0.60eVと低い(非特許文献1、表1参照)ことから、n型窒化物系半導体に対してオーミック接触を形成し易い金属であり、n+型領域にAlを接触させることで接触抵抗の低い良好なオーミック電極が形成できる。 Next, the low contact resistance of the n-type ohmic electrode according to the present invention will be described. First, the reason why a conventional Ti / Al-based n-type ohmic electrode has a lower contact resistance than other material systems will be considered. As described above, in this system, a good ohmic electrode having an extremely low contact resistance of 10 −6 Ωcm 2 or less is formed by heat treatment at 400 to 1200 ° C., particularly heat treatment at a temperature higher than the melting point of Al (660 ° C.). It is known that it can be done. This is because Ti is a metal that easily binds to N, and the Al Schottky barrier against an n-type nitride semiconductor is low. First, Ti and N in contact with the surface of the nitride-based semiconductor are bonded by the heat treatment, and a state where N is removed from the nitride-based semiconductor near the interface, that is, a large amount of N vacancies are formed. Since these N vacancies function in the same manner as donors (n-type impurities) in nitride-based semiconductors, there is a region (n + -type region) in which a large amount of n-type impurities are added near the interface between Ti and the nitride-based semiconductor. As a result, it functions to lower the contact resistance with the n-type ohmic electrode. In addition, Al is melted and rapidly moved by the heat treatment not lower than the melting point of Al and can reach the n + -type region. Since Al has a low Schottky barrier against n-type GaN of 0.60 eV (see Non-Patent Document 1, Table 1), Al is a metal that easily forms an ohmic contact with an n-type nitride-based semiconductor, and n + A good ohmic electrode with low contact resistance can be formed by contacting Al with the mold region.
このことから、n型窒化物系半導体に対して低い接触抵抗のオーミック電極を得るのに必要な条件は、第一に、n型窒化物系半導体表面に接する第1の領域にはNと結合しやすい金属が配されていること、第二に、前記第1の領域の上に形成される第2の領域には熱処理により速やかに前記n型窒化物系半導体表面に到達できる金属すなわち比較的融点の低い金属が配されていること、第三に、前記第2の領域にはn型窒化物半導体に対するショットキー障壁が低い金属が配されていること、の3点が挙げられる。 From this, the condition necessary to obtain an ohmic electrode having a low contact resistance with respect to the n-type nitride semiconductor is firstly coupled with N in the first region in contact with the surface of the n-type nitride semiconductor. Second, the second region formed on the first region is a metal that can quickly reach the n-type nitride semiconductor surface by heat treatment, that is, relatively There are three points: a metal having a low melting point is arranged, and third, a metal having a low Schottky barrier against the n-type nitride semiconductor is arranged in the second region.
本発明によるn型オーミック電極はこれらの条件を満たしているために、低い接触抵抗のオーミック電極が得られる。すなわち、n型窒化物系半導体表面に接する第1の領域に配されるTi、Ta、Nb、Cr、V、Sn、In、Zr、Siは、いずれもNと結合しやすい金属であり、第一の条件を満たしている。また、前記第1の領域の上に配される金属は少なくともMgを含んでいる。すなわち、Mgは融点が650℃とAlよりやや低い金属であり、第二の条件を満たしている。さらにMgはn型GaNに対するショットキー障壁が0.62eVとAlとほぼ同じであり(非特許文献1、表1参照)、第三の条件も満たしている。以上のことから、本発明によるn型オーミック電極は、Mgの融点である650℃より高い温度での熱処理により、10−6Ωcm2台以下の極めて低い接触抵抗が得られる。 Since the n-type ohmic electrode according to the present invention satisfies these conditions, an ohmic electrode having a low contact resistance can be obtained. That is, Ti, Ta, Nb, Cr, V, Sn, In, Zr, and Si arranged in the first region in contact with the n-type nitride-based semiconductor surface are all metals that easily bond to N. Satisfies one condition. Further, the metal disposed on the first region contains at least Mg. That is, Mg is a metal having a melting point of 650 ° C. and slightly lower than that of Al, and satisfies the second condition. Further, Mg has a Schottky barrier against n-type GaN of approximately 0.62 eV and Al (see Non-Patent Document 1, Table 1), and also satisfies the third condition. From the above, the n-type ohmic electrode according to the present invention has an extremely low contact resistance of 10 −6 Ωcm 2 or less by heat treatment at a temperature higher than 650 ° C. which is the melting point of Mg.
以上説明してきたように、本発明によるn型オーミック電極を用いれば、従来のTi/Al系オーミック電極で得られる10−6Ωcm2台以下の極めて低い接触抵抗を維持したまま、製造工程における熱処理や高電流が流れる使用条件に対して信頼性に優れたオーミック電極の形成が可能となる。 As described above, when the n-type ohmic electrode according to the present invention is used, the heat treatment in the manufacturing process is maintained while maintaining the extremely low contact resistance of 10 −6 Ωcm 2 or less obtained by the conventional Ti / Al based ohmic electrode. In addition, it is possible to form an ohmic electrode having excellent reliability with respect to use conditions in which a high current flows.
本発明によるn型オーミック電極では、n型窒化物系半導体表面に接して形成される第1の領域に、前記構成に加えてMgが含まれていてもよい。これは上述のように熱処理を行った結果、Mgがn型窒化物系半導体表面に到達したものであり、前記n型窒化物系半導体表面に形成されている前記n+型領域にMgが接触することでより低い接触抵抗が得られるという効果がある。 In the n-type ohmic electrode according to the present invention, Mg may be contained in the first region formed in contact with the surface of the n-type nitride semiconductor in addition to the above configuration. As a result of heat treatment as described above, Mg reaches the surface of the n-type nitride semiconductor, and Mg contacts the n + -type region formed on the surface of the n-type nitride semiconductor. By doing so, there is an effect that a lower contact resistance can be obtained.
また、Mgを含む前記第2の領域の上には、Auを含む第3の領域が設けられていてもよい。これにより、Mgの融点(650℃)よりも高い温度での熱処理によるn型オーミック電極の表面モフォロジーの悪化や電極エッジの乱れを防ぐことができるという効果があり、またAuを含んだ電極でカバーされることにより、電極の酸化や腐食が起こりにくい化学的に安定なn型オーミック電極の形成が可能になるという効果もある。 Further, a third region containing Au may be provided on the second region containing Mg. This has the effect of preventing deterioration of the surface morphology of the n-type ohmic electrode and disorder of the electrode edge due to heat treatment at a temperature higher than the melting point of Mg (650 ° C.), and is covered with an electrode containing Au. By doing so, there is an effect that it is possible to form a chemically stable n-type ohmic electrode in which oxidation and corrosion of the electrode hardly occur.
第一の効果は、Auとn型オーミック電極との間でAu−Al反応がないため、従来のTi/Al系オーミック電極で生じていた抵抗の増大、ボイドの発生、断線などの不具合を回避し、製造工程における熱処理や高電流が流れる使用条件に対して、信頼性・再現性に優れたn型オーミック電極が得られることである。 The first effect is that there is no Au-Al reaction between Au and the n-type ohmic electrode, thus avoiding problems such as increased resistance, void generation, and disconnection that have occurred with conventional Ti / Al ohmic electrodes. In addition, an n-type ohmic electrode excellent in reliability and reproducibility can be obtained with respect to heat treatment in a manufacturing process and use conditions in which a high current flows.
第二の効果は、従来Ti/Al系オーミック電極を用いないと実現困難であった10−6Ωcm2台以下の接触抵抗が、本発明によるn型オーミック電極で実現でき、第一の効果と合わせて、低接触抵抗性と高信頼性を両立したn型オーミック電極が得られることである。 The second effect is that the contact resistance of 10 −6 Ωcm 2 or less, which was difficult to realize without using a conventional Ti / Al-based ohmic electrode, can be realized with the n-type ohmic electrode according to the present invention. In addition, an n-type ohmic electrode having both low contact resistance and high reliability can be obtained.
第三の効果は、Mgを含む領域の上に、Auを含む第3の領域が設けられた場合、Mgの融点(650℃)よりも高い温度での熱処理によるn型オーミック電極の表面モフォロジーの悪化や電極エッジの乱れを防ぐことができるという効果があり、またAuを含んだ電極でカバーされることにより、電極の酸化や腐食が起こりにくい化学的に安定なn型オーミック電極の形成が可能になるということである。 The third effect is that when the third region containing Au is provided on the region containing Mg, the surface morphology of the n-type ohmic electrode by the heat treatment at a temperature higher than the melting point of Mg (650 ° C.). It has the effect of preventing deterioration and disturbance of the electrode edge, and by covering with an electrode containing Au, it is possible to form a chemically stable n-type ohmic electrode that is unlikely to oxidize or corrode the electrode. Is to become.
次に、本発明の実施の形態について図面を参照して詳細に説明する。 Next, embodiments of the present invention will be described in detail with reference to the drawings.
(第一実施形態)
第一実施形態は、本発明によるn型オーミック電極を、AlGaN/GaNヘテロ接合を有する電界効果トランジスタ(FET)に適用したものである。作製した電界効果トランジスタの断面構造を図3に示す。有機金属気相成長(MOCVD)法を用いて、サファイア基板301上にAlNバッファ層302(0.2μm)、ノンドープGaNチャネル層303(2.0μm)、ノンドープAl0.25Ga0.75N電子供給層304(0.025μm)をこの順にエピタキシャル成長させた後、フォトリソグラフィ法、真空蒸着法およびリフトオフ法を用いて、ウェハ表面から順にTi/Mg/Mo/Au(膜厚10/65/30/50nm)よりなる積層構造を形成し、これらウェハをRTA(Rapid Thermal Annealing)法を用いて、窒素ガス雰囲気中で30秒の熱処理を行って、オーミック性を示すソース電極305、ドレイン電極306を形成した。この熱処理により、各電極305、306が合金化される。次にフォトリソグラフィ法およびドライエッチング法を用いて、素子分離領域をメサエッチングした。さらに、前記ソース電極305と前記ドレイン電極306の間にフォトリソグラフィ法、真空蒸着法およびリフトオフ法を用いてウェハ表面から順にNi/Au(膜厚20/300nm)を堆積したゲート電極307を形成することにより、電界効果トランジスタが完成する。なお、Ti/Mg/Mo/AuにおけるTiが本発明の第1の領域(第1の層)、Mgが本発明の第2の領域(第2の層)、Mo/Auが本発明の第3の領域(第3の層)に相当する。本実施例では、従来のTi/Al系電極と比較するため、前記オーミック性を示すソース電極305、ドレイン電極306を、ウェハ表面から順にTi/Al/Mo/Au(膜厚10/60/30/50nm)よりなる積層構造とした電界効果トランジスタも作製した。
(First embodiment)
In the first embodiment, an n-type ohmic electrode according to the present invention is applied to a field effect transistor (FET) having an AlGaN / GaN heterojunction. FIG. 3 shows a cross-sectional structure of the manufactured field effect transistor. An AlN buffer layer 302 (0.2 μm), a non-doped GaN channel layer 303 (2.0 μm), a non-doped Al 0.25 Ga 0.75 N electron on the
前記電界効果トランジスタと同一ウェハ上に作製したTLMテストパターンを用いて測定したオーミック電極の接触抵抗値とRTA熱処理温度との関係を図4に示す。Ti/Mg/Mo/Au、Ti/Al/Mo/Auいずれの電極構造を用いた場合でも750〜950℃の範囲で10−6Ωcm2以下の良好な接触抵抗が得られていることがわかる。 FIG. 4 shows the relationship between the contact resistance value of the ohmic electrode and the RTA heat treatment temperature measured using a TLM test pattern produced on the same wafer as the field effect transistor. It can be seen that good contact resistance of 10 −6 Ωcm 2 or less is obtained in the range of 750 to 950 ° C. even when any electrode structure of Ti / Mg / Mo / Au and Ti / Al / Mo / Au is used. .
次に、上述の実験で最も低い接触抵抗の得られたRTA温度850℃で製造した電界効果トランジスタを用い、環境温度200℃、ドレイン電圧50V、ドレイン電流100mA/mmの条件で200時間の通電試験を行った。オーミック電極としてTi/Mg/Mo/Au、およびTi/Al/Mo/Auを用いた場合の通電試験前後の電流電圧特性をそれぞれ図5、図6に示す。従来のTi/Al系オーミック電極であるTi/Al/Mo/Auを用いたデバイスでは、ドレイン電流が大きく低下しており、かつドレイン電圧<4V領域でのドレイン電流の立ち上がりの鈍い、いわゆる抵抗の高い状態に変化してしまっている(図6)。一方で、本発明のオーミック電極であるTi/Mg/Mo/Auを用いたデバイスでは、電流―電圧特性にほとんど変化は見られなかった(図5)。 Next, using a field effect transistor manufactured at an RTA temperature of 850 ° C., which obtained the lowest contact resistance in the above-described experiment, an energization test for 200 hours under the conditions of an environmental temperature of 200 ° C., a drain voltage of 50 V, and a drain current of 100 mA / mm. Went. The current-voltage characteristics before and after the energization test when Ti / Mg / Mo / Au and Ti / Al / Mo / Au are used as the ohmic electrodes are shown in FIGS. 5 and 6, respectively. In a device using Ti / Al / Mo / Au, which is a conventional Ti / Al ohmic electrode, the drain current is greatly reduced, and the drain current rises slowly in the drain voltage <4 V region, so-called resistance. It has changed to a high state (FIG. 6). On the other hand, in the device using Ti / Mg / Mo / Au which is the ohmic electrode of the present invention, almost no change was observed in the current-voltage characteristics (FIG. 5).
それぞれのオーミック電極の接触抵抗について詳細に分析を行った結果、本発明のオーミック電極であるTi/Mg/Mo/Auでは、通電試験前後での接触抵抗はそれぞれ4.0×10−6Ωcm2、4.2×10−6Ωcm2であり、その増加は5%程度であったのに対し、従来の従来のTi/Al系オーミック電極であるTi/Al/Mo/Auでは、通電試験前後での接触抵抗はそれぞれ3.8×10−6Ωcm2、4.0×10−5Ωcm2であり、10倍にも増加していることがわかった。 As a result of detailed analysis of the contact resistance of each ohmic electrode, Ti / Mg / Mo / Au which is the ohmic electrode of the present invention has a contact resistance of 4.0 × 10 −6 Ωcm 2 before and after the energization test. 4.2 × 10 −6 Ωcm 2 , and the increase was about 5%, whereas in the conventional Ti / Al-based ohmic electrode Ti / Al / Mo / Au, before and after the current test The contact resistance at 3.8 × 10 −6 Ωcm 2 and 4.0 × 10 −5 Ωcm 2 , respectively, was found to increase 10 times.
以上の実験から、本発明によるオーミック電極は、従来のTi/Al系オーミック電極で得られるのと同等の極めて低い接触抵抗が得られ、かつ、高温通電環境下において従来のTi/Al系オーミック電極より遥かに安定性の高い優れたオーミック電極であることがわかった。 From the above experiments, the ohmic electrode according to the present invention has an extremely low contact resistance equivalent to that obtained with a conventional Ti / Al based ohmic electrode, and the conventional Ti / Al based ohmic electrode under a high temperature energization environment. It was found to be an excellent ohmic electrode with much higher stability.
本実施例では、本発明によるオーミック電極をTi/Mg/Mo/Auという多層構造を熱処理することによって製造したが、膜構成や膜厚、製造方法は本実施例の記載に限定されるものではない。例えば、半導体表面に接して形成される第1の領域の金属はTiの他、Ta、Nb、Cr、V、Sn、In、Zr、Siなどでもよく、またこれら金属とMgの合金を用いることも可能である。また、Ti/Mgをカバーする第3の領域の電極もMo/Auに限らず、例えばAu単層構造、Pt/Au、Ni/Au、Ti/Au、Nb/Au等の2層構造、Mo/Pt/Auのような多層構造、あるいはこれらの合金を用いることも可能で、いずれもMgの融点(650℃)よりも高い温度での熱処理によるn型オーミック電極の表面モフォロジーの悪化や電極エッジの乱れを防ぐことができるという効果が得られるとともに、電極の酸化や腐食が起こりにくい化学的に安定なn型オーミック電極の形成が可能になるという効果も得られる。また、第2の領域の材料は、Mgのみでもよいが、Mg3Auが好ましく用いられる。なお、電極の各領域の形成方法は、特に限定されないが、フォトリソグラフィ法、真空蒸着法およびリフトオフ法等が用いられ、合金化のための熱処理方法も特に限定されないが、RTA法等が用いられる。 In this example, the ohmic electrode according to the present invention was manufactured by heat-treating a multilayer structure of Ti / Mg / Mo / Au, but the film configuration, film thickness, and manufacturing method are not limited to those described in this example. Absent. For example, the metal in the first region formed in contact with the semiconductor surface may be Ta, Nb, Cr, V, Sn, In, Zr, Si, etc. in addition to Ti, and an alloy of these metals and Mg should be used. Is also possible. In addition, the electrode of the third region covering Ti / Mg is not limited to Mo / Au. For example, Au single-layer structure, two-layer structure such as Pt / Au, Ni / Au, Ti / Au, Nb / Au, Mo It is also possible to use a multilayer structure such as / Pt / Au, or an alloy thereof, both of which deteriorate the surface morphology of the n-type ohmic electrode and the edge of the electrode by heat treatment at a temperature higher than the melting point of Mg (650 ° C.) As a result, it is possible to form a chemically stable n-type ohmic electrode that is less prone to oxidation and corrosion of the electrode. The material of the second region may be Mg alone, but Mg 3 Au is preferably used. In addition, although the formation method of each area | region of an electrode is not specifically limited, Although the photolithographic method, a vacuum evaporation method, a lift-off method, etc. are used and the heat processing method for alloying is not specifically limited, RTA method etc. are used. .
また、本実施例では、本発明によるn型オーミック電極をショットキーゲート型電界効果トランジスタに適用した例を示したが、n型窒化物系半導体に対する低接触抵抗性および高信頼性という本発明により得られる効果を考えると、適用範囲がこれに限定されないことは明らかで、およそ窒化物系半導体に対するn型オーミック接触を必要とするデバイスに、本発明を適用することが可能である。電界効果トランジスタ以外への応用としては、例えば、発光ダイオード(LED)、レーザダイオード(LD)、pn接合ダイオード、ショットキーダイオード、抵抗素子、MISゲート型電界効果トランジスタ、MOSゲート型電界効果トランジスタ、ヘテロ接合バイポーラトランジスタ(HBT)などが挙げられる。 In this embodiment, an example in which the n-type ohmic electrode according to the present invention is applied to a Schottky gate field effect transistor has been shown. However, according to the present invention, which has low contact resistance and high reliability with respect to an n-type nitride semiconductor. Considering the effect obtained, it is clear that the application range is not limited to this, and the present invention can be applied to a device that requires an n-type ohmic contact with a nitride-based semiconductor. Applications other than field effect transistors include, for example, light emitting diodes (LEDs), laser diodes (LD), pn junction diodes, Schottky diodes, resistance elements, MIS gate type field effect transistors, MOS gate type field effect transistors, hetero Examples thereof include a junction bipolar transistor (HBT).
(第二実施形態)
第二実施形態は、本発明によるn型オーミック電極を、レーザダイオード(LD)に適用したものである。この半導体レーザは、図7に示すように、n型GaN基板701上にSiドープn型GaN層702(Si濃度4×1017cm−3、厚さ1μm)、Siドープn型Al0.1Ga0.9N(Si濃度4×1017cm−3、厚さ2μm)からなるn型クラッド層703、Siドープn型GaN(Si濃度4×1017cm−3、厚さ0.1μm)からなるn型光閉じ込め層704、In0.15Ga0.85N(厚さ3nm)井戸層とSiドープIn0.01Ga0.99N(Si濃度1×1018cm−3、厚さ4nm)バリア層からなる3周期多重量子井戸(MQW)層705、Mgドープp型Al0.2Ga0.8Nからなるキャップ層706、Mgドープp型GaN(Mg濃度2×1019cm−3、厚さ0.1μm)からなるp型GaNガイド層707が積層した構造を有する。そしてこの上に、電流狭窄層708、Mgドープp型Al0.1Ga0.9N(Mg濃度1×1019cm−3、厚さ0.5μm)からなるp型クラッド層709、Mgドープp型GaN(Mg濃度1×1020cm−3、厚さ0.02μm)からなるコンタクト層710が積層している。この積層構造の上部および下部に、それぞれp型オーミック電極711および本発明のn型オーミック電極712が設けられている。
(Second embodiment)
In the second embodiment, the n-type ohmic electrode according to the present invention is applied to a laser diode (LD). As shown in FIG. 7, this semiconductor laser has an Si-doped n-type GaN layer 702 (
ここでは、本発明によるn型オーミック電極と従来のTi/Al系オーミック電極を比較するため、前記n型オーミック電極712を本発明のTi/Mg(膜厚5/23nm)としたもの、および従来のTi/Al(膜厚5/20nm)としたものを作製した。いずれの電極も真空蒸着法にて前記金属2層構造を形成した後、650℃30秒の熱処理を行うことで前記n型オーミック電極712を形成した。この熱処理により、n型オーミック電極712が合金化される。また前記p型オーミック電極711にはNi/Au(膜厚10/10nm)を用いた。電極形成後の試料は、電極ストライプに垂直な方向に劈開し、LDチップとした。
Here, in order to compare the n-type ohmic electrode according to the present invention with the conventional Ti / Al based ohmic electrode, the n-
n型オーミック電極としてTi/MgおよびTi/Alを用いたLDチップを、AuSnはんだを用いて300℃でヒートシンクに融着(マウント)して発光特性を確認したところ、レーザ発振の閾値電圧が、Ti/Mgの場合で4.3±0.1V、Ti/Alの場合で電圧4.9±0.4Vとなり、本発明によるn型オーミック電極を用いることにより、閾値電圧を低減するとともに、閾値電圧のばらつきも低減することができた。さらに詳細に分析した結果、Ti/Alの場合には、300℃での融着時にAuSnはんだ材とTi/Alオーミック電極との間でAl−Au反応が起こり、反応部が抵抗の高い領域となっており、しかもこの部分の抵抗が大きくばらついていることがわかった。一方で、Ti/Mgの場合には高抵抗領域は無く、その結果として閾値電圧の低減と同時にばらつきの低減も実現できたことがわかった。 An LD chip using Ti / Mg and Ti / Al as an n-type ohmic electrode was fused (mounted) to a heat sink at 300 ° C. using AuSn solder, and the emission characteristics were confirmed. In the case of Ti / Mg, the voltage is 4.3 ± 0.1 V, and in the case of Ti / Al, the voltage is 4.9 ± 0.4 V. By using the n-type ohmic electrode according to the present invention, the threshold voltage is reduced and the threshold value is increased. The variation in voltage could also be reduced. As a result of further detailed analysis, in the case of Ti / Al, an Al—Au reaction occurs between the AuSn solder material and the Ti / Al ohmic electrode at the time of fusion at 300 ° C., and the reaction part has a high resistance region. Moreover, it was found that the resistance of this part varied widely. On the other hand, in the case of Ti / Mg, it was found that there was no high resistance region, and as a result, it was possible to reduce variation in threshold voltage as well as variation.
以上の実験から、本発明によるn型オーミック電極を用いれば、AuSnを用いた融着(マウント)やAuを用いたワイヤボンディングなど、Auとn型オーミック電極が接続される工程を経た場合でも、従来のTi/Al系n型オーミック電極に見られたような抵抗の増大などの問題が生じず、オーミック接触抵抗に関わるデバイス特性の改善(例えばレーザダイオードの閾値電圧低減)および再現性の向上が図れることがわかった。 From the above experiment, when the n-type ohmic electrode according to the present invention is used, even when the Au and n-type ohmic electrode are connected, such as fusion (mounting) using AuSn or wire bonding using Au, There are no problems such as an increase in resistance as seen in conventional Ti / Al-based n-type ohmic electrodes, and device characteristics related to ohmic contact resistance (for example, reduction of threshold voltage of laser diode) and reproducibility are improved. I understood that I could plan.
本実施例では、本発明によるオーミック電極をTi/Mgという2層構造を熱処理することによって製造したが、膜構成や膜厚、製造方法は本実施例の記載に限定されるものではない。例えば、半導体表面に接して形成される第1の領域の金属はTiの他、Ta、Nb、Cr、V、Sn、In、Zr、Siなどでもよく、またこれら金属とMgの合金を用いることも可能である。また、Ti/MgをAuを含む第3の領域の電極でカバーしてもよく、例えばAu単層構造、Pt/Au、Ni/Au、Ti/Au、Nb/Au等の2層構造、Mo/Pt/Auのような多層構造、あるいはこれらの合金を用いることも可能で、いずれもMgの融点(650℃)よりも高い温度での熱処理によるn型オーミック電極の表面モフォロジーの悪化を防ぐことができるという効果が得られるとともに、電極の酸化や腐食が起こりにくい化学的に安定なn型オーミック電極の形成が可能になるという効果も得られる。 In this example, the ohmic electrode according to the present invention was manufactured by heat-treating a two-layer structure of Ti / Mg, but the film configuration, film thickness, and manufacturing method are not limited to those described in this example. For example, the metal in the first region formed in contact with the semiconductor surface may be Ta, Nb, Cr, V, Sn, In, Zr, Si, etc. in addition to Ti, and an alloy of these metals and Mg should be used. Is also possible. Further, Ti / Mg may be covered with an electrode of the third region containing Au, for example, Au single layer structure, double layer structure such as Pt / Au, Ni / Au, Ti / Au, Nb / Au, Mo It is also possible to use a multilayer structure such as / Pt / Au, or an alloy thereof, both of which prevent deterioration of the surface morphology of the n-type ohmic electrode due to heat treatment at a temperature higher than the melting point of Mg (650 ° C.). In addition, an effect that it is possible to form a chemically stable n-type ohmic electrode in which oxidation and corrosion of the electrode hardly occur is obtained.
本発明の活用例として、窒化物系半導体材料を用いた半導体装置、例えば携帯電話や衛星通信、WLANなどの無線通信システムを構成するマイクロ波トランジスタ、大型ディスプレイや白色照明に使用される青色/紫外発光ダイオード、次世代光ディスクの記録・再生に必要な青色レーザダイオードなどが挙げられる。 Examples of utilization of the present invention include semiconductor devices using nitride-based semiconductor materials, such as mobile phones, satellite communications, microwave transistors constituting wireless communication systems such as WLAN, large displays and blue / ultraviolet used for white illumination. Light emitting diodes, blue laser diodes necessary for recording / reproducing next-generation optical disks, and the like can be mentioned.
301 基板
302 AlNバッファ層
303 GaNチャネル層
304 AlGaN電子供給層
305 ソース電極(本発明)
306 ドレイン電極(本発明)
307 ゲート電極
701 n型GaN基板
702 Siドープn型GaN層
703 n型クラッド層
704 n型光閉じ込め層
705 多重量子井戸(MQW)層
706 キャップ層
707 p型GaNガイド層
708 電流狭窄層
709 p型クラッド層
710 コンタクト層
711 p型オーミック電極
712 n型オーミック電極(本発明)
301
306 Drain electrode (present invention)
307 Gate electrode 701 n-
Claims (5)
前記第1〜3のいずれの領域にもAlが含まれない
ことを特徴とするn型窒化物半導体の電極。 An ohmic electrode formed on the surface of an n-type or non-doped nitride semiconductor, wherein a first region in contact with the nitride semiconductor surface is made of Ti, Ta, Nb, Cr, V, Sn, In, Zr, Si Among them, at least one metal or more is included, Mg is included in the second region formed thereon, and third region including Au is further formed on the second region including Mg. Is provided,
The n-type nitride semiconductor electrode, wherein none of the first to third regions contains Al .
前記窒化物系半導体表面に接する位置にTi、Ta、Nb、Cr、V、Sn、In、Zr、Siのうち少なくとも1種以上の金属が含まれる第1の層を形成し、Forming a first layer containing at least one metal of Ti, Ta, Nb, Cr, V, Sn, In, Zr, and Si at a position in contact with the nitride-based semiconductor surface;
当該第1の層の上に形成されるMgが含まれる第2の層を形成し、Forming a second layer containing Mg formed on the first layer;
前記Mgを含む第2の層の上に、Auが含まれる第3の層を形成し、Forming a third layer containing Au on the second layer containing Mg;
前記第1の層、前記第2の層及び前記第3の層を熱処理することによりオーミック電極を形成し、An ohmic electrode is formed by heat-treating the first layer, the second layer, and the third layer,
かつ、前記第1〜3のいずれの層にもAlが含まれないことIn addition, Al is not included in any of the first to third layers.
を特徴とするn型窒化物半導体の電極の形成方法。A method for forming an n-type nitride semiconductor electrode.
5. The method of forming an n-type nitride semiconductor electrode according to claim 4, wherein Mg is contained in the first layer in contact with the nitride-based semiconductor surface in addition to the configuration .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240859A JP4752394B2 (en) | 2005-08-23 | 2005-08-23 | N-type nitride semiconductor electrode and method of forming n-type nitride semiconductor electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240859A JP4752394B2 (en) | 2005-08-23 | 2005-08-23 | N-type nitride semiconductor electrode and method of forming n-type nitride semiconductor electrode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007059508A JP2007059508A (en) | 2007-03-08 |
JP4752394B2 true JP4752394B2 (en) | 2011-08-17 |
Family
ID=37922755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005240859A Expired - Fee Related JP4752394B2 (en) | 2005-08-23 | 2005-08-23 | N-type nitride semiconductor electrode and method of forming n-type nitride semiconductor electrode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4752394B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116076A (en) * | 2005-09-22 | 2007-05-10 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2009124033A (en) * | 2007-11-16 | 2009-06-04 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device, and its manufacturing method |
JP5207350B2 (en) * | 2007-11-21 | 2013-06-12 | シャープ株式会社 | Multilayer electrode structure for nitride semiconductor devices |
JP5303948B2 (en) * | 2008-02-06 | 2013-10-02 | 豊田合成株式会社 | Ohmic electrode forming method and method of manufacturing field effect transistor |
DE102008032318A1 (en) | 2008-03-31 | 2009-10-01 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip and method for producing such |
JP2010192558A (en) * | 2009-02-17 | 2010-09-02 | Sharp Corp | Electronic device and method of forming ohmic electrode |
JP2011187685A (en) * | 2010-03-09 | 2011-09-22 | Sharp Corp | Electronic device and ohmic electrode forming method |
JP5707763B2 (en) * | 2010-07-26 | 2015-04-30 | 住友電気工業株式会社 | Manufacturing method of semiconductor device |
JP6769322B2 (en) * | 2017-02-06 | 2020-10-14 | 富士通株式会社 | Semiconductor devices, power supplies and amplifiers |
CN107910346B (en) * | 2017-10-24 | 2021-04-02 | 上海天马微电子有限公司 | Micro-LED display panel and display device |
JP7354029B2 (en) * | 2020-03-13 | 2023-10-02 | 株式会社東芝 | Semiconductor device, semiconductor device manufacturing method, power supply circuit, and computer |
JP7218314B2 (en) * | 2020-03-13 | 2023-02-06 | 株式会社東芝 | semiconductor equipment |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303460A (en) * | 1997-02-27 | 1998-11-13 | Toshiba Corp | Semiconductor element and its manufacture |
JP4292619B2 (en) * | 1999-03-24 | 2009-07-08 | パナソニック株式会社 | Manufacturing method of semiconductor device |
JP4507594B2 (en) * | 2003-12-26 | 2010-07-21 | 日亜化学工業株式会社 | Semiconductor light emitting device |
-
2005
- 2005-08-23 JP JP2005240859A patent/JP4752394B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007059508A (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4221697B2 (en) | Semiconductor device | |
US7821036B2 (en) | Semiconductor device and method for manufacturing the same | |
US6531383B1 (en) | Method for manufacturing a compound semiconductor device | |
JP4568380B1 (en) | Nitride-based semiconductor device and manufacturing method thereof | |
JP5087818B2 (en) | Field effect transistor | |
WO2006098341A1 (en) | Field effect transistor and device thereof | |
US11335830B2 (en) | Photo-emission semiconductor device and method of manufacturing same | |
JP2002016311A (en) | Gallium nitride based light emitting device | |
JP2007305954A (en) | Field-effect transistor and its device | |
US20030141512A1 (en) | Semiconductor component and method for fabricating a semiconductor component | |
JP4752394B2 (en) | N-type nitride semiconductor electrode and method of forming n-type nitride semiconductor electrode | |
JP2011204804A (en) | Compound semiconductor device and manufacturing method thereof | |
US20030109088A1 (en) | Semiconductor device and method for fabricating the same | |
JP3698229B2 (en) | Semiconductor device and semiconductor light emitting device | |
JP5217151B2 (en) | Field effect transistor and manufacturing method thereof | |
KR20120015733A (en) | Semiconductor light emitting device having an ohmic electrode structure and method for manufacturing same | |
US8754528B2 (en) | Semiconductor device | |
JP5085369B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP3767863B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP5776021B2 (en) | Nitride-based semiconductor device and light source | |
JP5355927B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US8946032B2 (en) | Method of manufacturing power device | |
JP2001015452A (en) | Compound semiconductor device and fabrication thereof | |
JP2004311678A (en) | Semiconductor device with stacked metal film | |
KR20150040629A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |