JP4738462B2 - 磁気ランダムアクセスメモリ - Google Patents

Description

本発明は、磁気ランダムアクセスメモリに関する。

これまで、様々のタイプの固体磁気メモリが提案されている。近年では、巨大磁気抵抗（ＧＭＲ：Giant MagnetoResistive）効果を示す磁気抵抗効果素子を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）が提案されている。その中でも、特に、トンネル磁気抵抗（ＴＭＲ：Tunneling Magneto Resistive）効果を示す強磁性トンネル接合を用いた磁気ランダムアクセスメモリが注目されている。

強磁性トンネル接合のＭＴＪ（Magnetic Tunnel Junction）素子の基本構造は、第１の強磁性層／絶縁層／第２の強磁性層の３層構造で構成されている。そして、ＭＴＪ素子からのデータの読み出し時には、電子が磁化により絶縁層をトンネルし、電流が流れる。この場合、接合抵抗値は、第１及び第２の強磁性層の磁化の相対角の余弦に応じて変化する。したがって、接合抵抗値は、例えば、第１及び第２の強磁性層の磁化が平行のときに極小値になり、反平行のときに極大値になる。これを、ＴＭＲ効果と呼ぶ。このＴＭＲ効果による抵抗値の変化は、室温において３００％を超える場合もある。

ＭＴＪ素子を磁気メモリに用いる場合、少なくとも１つの強磁性層を磁化不変層（基準層、参照層、固定層とも呼ばれる）とみなして、その磁化方向を固定し、他の強磁性層を磁化自由層（磁気記録層、記録層、可変層とも呼ばれる）とする。このようなＭＴＪ素子において、磁化不変層と磁化自由層との磁化方向が平行であるかは反平行であるかに対し、２進情報の“０”、“１”を対応づけることで、ＭＴＪ素子に情報（データ）が記憶される。

データの書き込みの１つとしては、メモリセルとは別途に設けられた書き込み配線に電流を流し、それによって発生する磁場により磁化自由層の磁化を反転させる方式がある。このような書き込み方式は、電流磁場書き込み方式と呼ばれる。電流磁場書き込み方式とは異なる書き込み方式として、スピン注入磁化反転方式がある。スピン注入磁化反転方式は、素子に直接電流を流すことにより、磁化不変層から注入されるスピントルクにより磁化自由層の磁化を反転させる。

データの読み出しは、強磁性トンネル接合に電流を流し、ＴＭＲ効果による抵抗変化を検出することで行われる。

磁気ランダムアクセスメモリのメモリセルアレイは、ＭＴＪ素子を備えるメモリセルを多数配置することで構成される。そのメモリセルの構成は、任意のＭＴＪ素子を選択できるように、例えば、ＤＲＡＭと同様に、各メモリセル内に選択トランジスタが設けられている。さらに、周辺回路がメモリセルアレイと同一のチップ内に組み込まれている。

記憶容量の大きいメモリを実現するには、素子を微細化し、チップ内におけるセル占有度を上昇させることが必要となる。スピン注入磁化反転方式は、電流磁場書き込み方式に比べて、素子を微細化できることを特徴としており、大記憶容量の磁気メモリを実現するのに適した書込み方式として期待されている。

しかしながら、スピン注入磁化反転方式を用いた磁気ランダムアクセスメモリでは、ＭＴＪ素子の素子特性のばらつきが生じる（例えば、非特許文献１参照）。このばらつきに起因して、反転しきい値電流以上の過大な書き込み電流がＭＴＪ素子に供給された場合、書き込み電流が立ち下がるまでの間に、ＭＴＪ素子に書き込まれたデータが消失し、意図しないデータが書き込まれる誤書込み現象が存在することが問題となっている。
H. Tomita et al., Appl. Phys. Express 1 (2008) 061303

本発明は、誤書き込みの発生が少なく、安定したスピン注入磁化反転による書き込みが可能な技術を提案する。

本発明の例に係る磁気ランダムアクセスメモリは、磁化方向が不変な第１の磁性層と、磁化方向が可変な第２の磁性層と、前記第１の磁性層と前記第２の磁性層の間に設けられたトンネルバリア層とを有する磁気抵抗効果素子をそれぞれ備える複数のメモリセルと、前記第１の磁性層の磁化方向と前記第２の磁性層の磁化方向との関係を変化させる書き込み電流を生成する書き込み電流発生回路と前記書き込み電流発生回路の動作を制御する制御回路とを備え、前記書き込み電流を前記磁気抵抗効果素子の一端から他端又は他端から一端に流す書き込み回路と、を具備し、前記制御回路は、インバータ接続されたｎ型電界効果トランジスタと前記ｎ型電界効果トランジスタよりも応答速度が遅いｐ型電界効果トランジスタとを含み、前記書き込み回路は、前記書き込み電流を、電流の立ち下がりの開始から電流の立ち下がりの終了までの立ち下がり期間が、電流の立ち上がりの開始から電流の立ち上がりの終了までの立ち上がり期間よりも長くなるように流し、前記立ち上がり期間は、前記ｎ型電界効果トランジスタの応答速度に応じて制御され、前記立ち下がり期間は、前記ｐ型電界効果トランジスタの応答速度に応じて制御される。

本発明によれば、誤書き込みの発生が少なく、安定したスピン注入磁化反転によるデータ書き込みを実現できる。

以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。

［概要］
本発明の実施形態は、磁気抵抗効果素子に対するデータの書き込み方法について、述べる。
本実施形態は、電子がスピン偏極した書き込み電流を磁気抵抗効果素子に流して、磁気抵抗効果素子を構成する２つの磁性層の相対的な磁化方向を変化させる、いわゆる、スピン注入磁化反転方式のデータ書き込み方法に関する。

本発明の実施形態において用いられる書き込み電流は、書き込み電流の立ち下がり期間が、書き込み電流の立ち上がり期間よりも長いことを特徴とする。

通常のデータ書き込み時においては、磁気抵抗効果素子に過大な書き込み電流が流れると、熱擾乱が発生し、それに起因して、データの誤書き込みが生じる場合がある。

しかし、本実施形態のように、立ち下がり期間を長くすることで、その立ち下がり期間中に、正常なデータ書き込み状態・条件を補償でき、また、熱的に不安定な状態を抑制できる。
それゆえ、過大な書き込み電流に起因する誤書き込みの発生を低減できる。

複数の磁気抵抗効果素子をメモリセルアレイに含む磁気メモリ（例えば、磁気ランダムアクセスメモリ）は、反転しきい値電流にばらつきが存在するので、本発明の実施形態のようなデータ書き込み方法は、磁気メモリに適用することに有効である。

以下、本発明の実施形態の構成及び検証結果について、より具体的に説明する。

［実施形態］
（１） 基本例
図１乃至図３を参照して、本発明の実施形態の基本例について、説明する。

まず、図１及び図２を用いて、磁気抵抗効果素子の構造について説明する。
図１及び図２は、磁気抵抗効果素子１の断面構造を示している。図１及び図２に示される磁気抵抗効果素子１は、例えば、ＭＴＪ（Magnetic Tunnel Junction）素子１である。

図１に示される磁気抵抗効果素子１は、第１の磁性層（例えば、強磁性層又は積層フェリ磁性層）１０Ａと、第２の磁性層（例えば、強磁性層又は積層フェリ磁性層）１４Ａと、第１の磁性層１０Ａと第２の磁性層１４Ａとの間に挟まれたトンネルバリア層１２Ａとを有する積層構造である。図１に示されるＭＴＪ素子１は、第１及び第２の磁性層１０Ａ，１４Ａの磁化方向が膜面に対して平行方向を向く、面内磁化型の磁気抵抗効果素子である。

面内磁化型の磁気抵抗効果素子１において、第１及び第２の磁性層１０Ｂ，１４Ｂを構成する材料には、次のような強磁性材料が用いられる。例えば、Ｆｅ、Ｃｏ、Ｎｉのいずれか１つを含む単層膜、それらの積層膜、それらの積層フェリ磁性層、又はそれらの合金があげられる。また、スピン分極率の大きいマグネタイト、ＣｒＯ_２、ＲＸＭｎＯ_３−Ｙ（Ｒ：希土類、Ｘ：Ｃａ，Ｂａ，Ｓｒ）などの酸化物、ＮｉＭｎＳｂ、ＰｔＭｎＳｂなどのホイスラー合金などを用いてもよい。
また、面内磁化型の磁気抵抗効果素子１において、トンネルバリア層１２Ａの材料には、例えば、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＭｇＯ、ＡｌＮ、Ｂｉ_２Ｏ、ＭｇＦ_２、ＳｒＴｉＯ_２などが用いられる。

図２に示される磁気抵抗効果素子１は、図１に示される構造と同様に、第１の磁性層（例えば、強磁性層）１０Ｂと、第２の磁性層（例えば、強磁性層）１４Ｂと、第１の磁性層１０Ｂと第２の磁性層１４Ｂとの間に挟まれたトンネルバリア層１２Ｂとを有する積層構造である。但し、図２に示される磁気抵抗効果素子１は、第１及び第２の磁性層１０Ｂ，１４Ｂの磁化方向が膜面に対して垂直方向を向く、垂直磁化型のＭＴＪ素子である。

垂直磁化型の磁気抵抗効果素子１において、第１及び第２の磁性層１０Ｂ，１４Ｂを構成する材料は、例えば、不規則合金、規則合金、金属間化合物、人工格子及びフェリ磁性体のうちいずれか１つが用いられる。より具体的な例としては、以下のとおりである。
不規則合金としては、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＮｂ合金、ＣｏＣｒＰｔＴａ合金など、Ｃｏを主成分とし、Ｃｒ、Ｔａ、Ｎｂ、Ｖ、Ｗ、Ｈｆ、Ｔｉ、Ｚｒ、Ｐｔ、Ｐｄ、Ｆｅ、Ｎｉのうち１つ以上の元素を含む合金があげられる。規則合金又は金属化合物としては、例えば、Ｆｅ_５０Ｐｔ_５０、Ｆｅ_５０Ｐｄ_５０、Ｃｏ_５０Ｐｔ_５０、Ｆｅ_３０Ｎｉ_２０Ｐｔ_５０などのように、Ｆｅ、Ｃｏ、Ｎｉのうち１つ以上の元素とＰｔ、Ｐｄのうち１つ以上の元素とを含む合金もしくは化合物であり、この合金もしくは金属化合物の結晶構造がＬ１０型の合金があげられる。人工格子としては、Ｆｅ、Ｃｏ、Ｎｉのうち１つの元素のみを含む金属あるいは１つ以上の元素を含む合金とＣｒ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕ、Ｃｕのうちいずれか１つの元素のみを含む金属あるいは１つ以上の元素を含む合金とが交互に積層された構造があげられる。また、フェリ磁性体としては、例えば、ＴｂＦｅ、ＤｙＴｂ、ＧｄＴｂＣｏなどのように、希土類金属と遷移金属との合金があげられる。
また、垂直磁化型の磁気抵抗効果素子１において、トンネルバリア層１２Ｂの材料には、主に、酸化物、例えば、ＭｇＯやＡｌ_２Ｏ_３が用いられる。

尚、図１及び図２に示す例においては、トンネルバリア層を１層有するシングルジャンクション構造を一例として示しているが、トンネルバリア層を２層有するダブルジャンクション構造でもよい。又、図１に示される面内磁化型の磁気抵抗効果素子１の平面形状は形状磁気異方性を利用するため、例えば、正方形状、長方形状、楕円状、円状、六角形状、菱型状、平行四辺形状、十字型状、ビーンズ型（凹型）状などの形状を有する。

図１及び図２に示す磁気抵抗効果素子１を構成する第１及び第２の磁性層１０Ａ，１０Ｂ，１４Ａ，１４Ｂのうちの一方は、磁化方向が不変の磁化不変層であり、その他方は、磁化方向が可変の磁化自由層である。ここで、磁化不変層とは、書き込み電流を流す前後で磁化が不変の層を意味する。図１及び図２に示す例においては、第１の磁性層１０Ａ，１０Ｂが磁化不変層１０Ａ，１０Ｂとなり、第２の磁性層１４Ａ，１４Ｂが磁化自由層１４Ａ，１４Ｂとなっている。尚、磁化不変層１０Ａ，１０Ｂの磁化が、磁化自由層の磁化よりも大きいことが好ましい。このため、面内磁化型の磁気抵抗効果素子１は、磁化不変層１０Ａの磁化方向を交換結合によって固定するための交換バイアス層（反強磁性層）をさらに具備し、磁化不変層１０Ａがその交換バイアス層とトンネルバリア層１２Ａとによって挟み込まれた構造となってもよい。第１の磁性層１０Ａ，１０Ｂが磁化不変層である場合は、トップフリー型と呼ばれ、第２の磁性層１４Ａ，１４Ｂが磁化不変層である場合は、ボトムフリー型と呼ばれる。

磁気抵抗効果素子１は、２つの定常状態をとることができ、そのうちの１つを“０”データ、他の１つを“１”データに対応させることによって２値データを記憶する。２つの定常状態の１つは、磁化不変層１０Ａ，１０Ｂの磁化方向と磁化自由層１４Ａ，１４Ｂの磁化方向とが同じ方向を向く平行（Ｐ：Parallel）状態であり、他の１つは、磁化不変層層１０Ａ，１０Ｂの磁化方向と磁化自由層１４Ａ，１４Ｂの磁化方向とが逆の方向を向く反平行（ＡＰ：Anti Parallel）状態である。

磁気抵抗効果素子１は、電子がスピン偏極している電流を書き込み電流Ｉｗに用い、その電流Ｉｗを素子（トンネル接合）に流すことによって、磁気抵抗効果素子１の定常状態が変えられる。尚、スピン偏極した電子（以下、スピン偏極電子と呼ぶ）は、書き込み電流とは逆向きに流れる。
書き込み電流Ｉｗが、磁化自由層１４Ａ，１４Ｂから磁化不変層１０Ａ，１０Ｂへ流された場合、スピン偏極電子は磁化不変層１０Ａ，１０Ｂから磁化自由層１４Ａ，１４Ｂへ注入され、磁化不変層１０Ａ，１０Ｂの磁化方向と磁化自由層１４Ａ，１４Ｂの磁化方向が、平行状態になる。
これに対して、書き込み電流Ｉｗが、磁化不変層１０Ａ，１０Ｂから磁化自由層１４Ａ，１４Ｂへ流された場合、スピン偏極電子が磁化自由層１４Ａ，１４Ｂから磁化不変層１０Ａ，１０Ｂへ流れ、磁化不変層１０Ａ，１０Ｂと平行なスピンを持つスピン偏極電子は磁化不変層１０Ａ，１０Ｂ内を透過し、反平行のスピンを持つ電子は反射される。この結果として、磁化自由層１４Ａ，１４Ｂの磁化方向と磁化不変層１０Ａ，１０Ｂの磁化方向は、反平行状態になる。
尚、ある１つの磁気抵抗効果素子に対して、磁化不変層及び磁化自由層の磁化方向の関係を平行（Ｐ）状態から反平行（ＡＰ）状態にする、又は、磁化不変層及び磁化自由層の磁化方向の関係を反平行（ＡＰ）状態から平行（Ｐ）状態にする、ために要する電流のことを、反転しきい値電流と呼ぶ。

図３は、本実施形態において、磁気抵抗効果素子に対するデータの書き込みに用いる書き込み電流の波形を示している。図３において、書き込み電流Ｉｗは、絶対値で示しいている。尚、書き込み電流の極性は、例えば、書き込み電流Ｉｗを磁化自由層１４Ａ，１４Ｂから磁化不変層１０Ａ，１０Ｂへ流す場合をプラスとしている。

図３に示されるように、書き込み電流Ｉｗは、書き込み電流Ｉｗはパルス幅Ｗ_Ｐを有するパルス電流であって、パルス電流の立ち上がり期間Ｔｒの長さとパルス電流の立ち下がり期間Ｔｆの長さとが異なっている。

ここで、本実施形態においては、書き込み電流としてのパルス電流の立ち上がり期間Ｔｒは、パルス電流の電流値が、０Ａ（０Ｊ／ｃｍ^２）から所定の電流値（ここでは、電流値ｉ１）に達するまでの期間を示す。図３において、パルス電流は、時間ｔ_１（以下、立ち上がり開始時間と呼ぶ）で０Ａから立ち上がりを始め、時間ｔ_２（以下、立ち上がり終了時間と呼ぶ）で、所定の電流値ｉ１に達し、書き込み電流の立ち上がりが終了する。

また、本実施形態においては、書き込み電流としてのパルス電流の立ち下がり期間Ｔｆは、パルス電流の電流値が、所定の電流値ｉ１から０Ａ（０Ｊ／ｃｍ^２）になるまでの期間を示す。図３において、パルス電流は、時間ｔ_３（以下、立ち下がり開始時間と呼ぶ）で、立ち上がり終了時間ｔ_２から一定に出力されていた電流値ｉ１から降下し始め、時間ｔ_４（以下、立ち下がり終了時間と呼ぶ）で、パルス電流が０Ａになり、電流の立ち下がりが終了する。

本発明の実施形態においては、磁気抵抗効果素子のデータ書き込みに用いられる書き込み電流Ｉｗは、その立ち下がり期間Ｔｆが、立ち上がり期間Ｔｒよりも長いことを特徴としている。

図４は、ある磁気抵抗効果素子のスピン注入磁化反転方式によるデータ書き込みにおける磁気相図を示している。尚、図４は、外部磁場Ｈとデータ書き込み時に磁気抵抗素子に流すスピン偏極電流との関係を示している。

図４において、磁気抵抗効果素子は、外部磁場が０の状態で、マイナス方向に流れる書き込み電流を用いて、磁化自由層の磁化方向が磁化不変層の磁化方向と反平行状態となるように反転される。また、磁気抵抗効果素子は、外部磁場が０の状態で、プラス方向に流れる書き込み電流を用いて、磁化自由層の磁化方向が、磁化不変層の磁化方向と平行状態となるように、反転される。通常、磁気抵抗効果素子のデータ書き込みは、書き込み領域内の書き込み電流を用いて行われる。

ここで、データ書き込み時において問題となるのは、電流Ｉを大きくしていくと、誤書き込み領域が存在することである。誤書き込み領域は、磁気抵抗効果素子の誤書き込みの発生確率が高い領域であって、図４中において、斜線で示された領域である。

書き込み電流の電流値が大きくなり、電流（電流値）が誤書き込み領域内に入ると、磁気抵抗効果素子の磁化は、記憶すべきデータに応じた角度を向くが、磁気抵抗効果素子の磁性層（磁化自由層１４Ａ，１４Ｂ）は熱的に不安定な状態になる。この熱的に不安定な状態下で、書き込み電流が急峻に立ち下がり、スピン偏極した電流（反転しきい値電流）が存在しない状態になると、磁性層は熱擾乱の影響を大きく受けて、誤書き込みが発生する。

複数の磁気抵抗効果素子を含むメモリセルアレイを有する磁気メモリ回路を考慮した場合、磁気抵抗効果素子の特性にばらつきが存在するため、反転しきい値電流が大きい素子と、反転しきい値電流が小さい素子とが存在する。この場合、磁気抵抗効果素子毎に電流値を調整した書き込み電流を、メモリセルアレイ内に流すのは、実質的に不可能である。

それゆえ、反転しきい値電流が小さい素子に、過大な書き込み電流が流れる場合に、誤書き込みの発生確率が大きくなる。これは、磁気メモリ回路（例えば、磁気ランダムアクセスメモリ）の書き込み不良の原因となる。

本発明の実施形態では、書き込み電流Ｉｗの電流値の立ち下がり期間Ｔｆが、立ち上がり期間Ｔｒよりも長い。

このように、立ち下がり期間Ｔｆが長い期間を有することで、過大な書き込み電流が実質的な書き込み期間（Ｗ_Ｐ−Ｔｒ−Ｔｆ）中に磁気抵抗効果素子に流れ、磁化の状態が誤書き込み領域の状態となっても、その書き込み電流が立ち下がる際に、正常な書き込み状態・条件を保証する書き込み領域を通過する時間を長く確保できる。
つまり、本実施形態では、反転しきい値電流が小さい磁気抵抗効果素子において、過大な電流により熱擾乱が発生しても、立ち下がり期間Ｔｆ中に、正常にデータを書き込める電流値を磁気抵抗効果素子１に長い期間にわたって与えることができる。また、その立ち下がり期間Ｔｆ中に、磁気抵抗効果素子の熱的に不安定な状態を抑制できる。

この結果として、正常に書き込みが終了する確率を上昇でき、安定なスピン注入磁化反転による書き込み動作を実現することができる。

したがって、本実施形態によれば、誤書き込みの発生が少ない、安定したスピン注入磁化反転によるデータ書き込みを実現できる。
このような書き込み電流を用いた磁気抵抗効果素子のデータ書き込みは、特に、複数の磁気抵抗効果素子を備える磁気メモリ、例えば、磁気ランダムアクセスメモリに、有効である。

（２） 検証
図５を用いて、本発明の実施形態の検証結果について、説明する。
図５は、本実施形態における、ある磁気抵抗効果素子に対するデータ書き込みの実験結果を示している。

図５（ａ）は、立ち下がり期間Ｔｆが立ち上がり期間Ｔｒより長い書き込み電流を用いて、磁気抵抗効果素子にデータを書き込んだ場合の実験結果を示している。尚、この例では、立ち下がり期間Ｔｆと立ち上がり期間Ｔｒの比率Ｔｆ／Ｔｒは、Ｔｆ／Ｔｒ＝４となっている。また、図５（ｂ）は、立ち下がり期間Ｔｆと立ち上がり期間Ｔｒが同じになっている、つまり、Ｔｆ／Ｔｒ＝１の関係を有する書き込み電流を用いて、磁気抵抗効果素子にデータを書き込んだ場合の実験結果を示している。図５（ａ）においては、例えば、立ち上がり期間Ｔｒは２．５ナノ秒、立ち下がり期間Ｔｆは１０ナノ秒に設定されている。図５（ｂ）においては、例えば、立ち上がり期間Ｔｒ及び立ち下がり期間Ｔｆは２．５ナノ秒に設定されている。但し、これらの値は一例であって、本発明の実施形態は、これらの値に限定されるものではない。
図５（ａ）及び図５（ｂ）の横軸は、書き込み電流Ｉｗを発生するための電圧値に対応し、図５（ａ）及び図５（ｂ）の縦軸は、ある磁気抵抗効果素子の抵抗値の変化に対応している。検証に用いた磁気抵抗効果素子の抵抗値は、例えば、４９００Ωから５５００Ωの範囲内で変化する。但し、検証に用いた磁気抵抗効果素子は一例であって、本発明の実施形態は、このような抵抗値の範囲を有する磁気抵抗効果素子に限定されるものではない。

図５（ａ）及び図５（ｂ）示すように、本発明の実施形態のように、立ち下がり期間Ｔｆが立ち上がり期間Ｔｒよりも長い書き込み電流を用いることによって、−１Ｖ〜―１．５Ｖ程度で生じる誤書込みの頻度が、明らかに減少することが実証された。

図６は、立ち下がり期間Ｔｆと立ち上がり期間Ｔｒとの比率を変化させた場合における、期間比率Ｔｆ／Ｔｒに対する誤書き込み発生率の依存性を示している。尚、ここでは、立ち上がり期間Ｔｒ及び立ち下がり期間Ｔｆを除いた書き込み電流の出力期間（パルス幅）内において、磁気抵抗効果素子に流す電流値（電流密度）は一定である。また、図６においては、立ち上がり期間Ｔｆと立ち下がり期間Ｔｒの長さが同じ、つまり、期間比率Ｔｆ／Ｔｒ＝１のときの誤書き込み発生率を、“１”としている。

図６に示すように、期間比率Ｔｆ/Ｔｒが“１．５”以上になると、誤書き込み発生率が急激に減少し、立ち下がり期間Ｔｆを立ち上がり期間Ｔｒよりも長くすることで、誤書き込みが低減する傾向が示される。

期間比率Ｔｆ/Ｔｒが２．５程度になると、誤書き込み発生率が１／２程度になる。さらに、期間比率Ｔｆ/Ｔｒが、“４”以上になると誤書き込み発生率がほぼ０になる。

このように、書き込み電流Ｉｗの立ち下がり期間Ｔｆが立ち上がり期間Ｔｒよりも長くなることで、誤書き込みの発生を低減できる。
また、立ち下がり期間Ｔｆと立ち上がり期間Ｔｒとの比率Ｔｆ／Ｔｒが、２．５以上であれば、誤書き込みの発生をより効果的に低減できる。さらに、素子の微細化が進み、素子特性のばらつきが多く存在する場合には、期間比率Ｔｆ／Ｔｒが４以上であることが、さらに好ましい。

したがって、本発明の実施形態によれば、誤書き込みの発生を低減でき、安定したスピン注入磁化反転によるデータ書き込みを実現できる。

（３） 変形例
図７を用いて、本発明の実施形態の変形例について、説明する。

上述では、立ち下がり期間Ｔｆは、ある１つの電流値ｉ１から０Ａまで降下する期間で設定されていた。但し、本発明の実施形態は、それに限定されず、所定の電流値からの立ち下がり期間Ｔｆが、立ち上がり期間Ｔｒよりも長ければよい。
例えば、図７に示すパルス波形の書き込み電流Ｉｗ’を用いても、図３に示される波形の書き込み電流Ｉｗと同様の効果が得られる。

図７に示される書き込み電流Ｉｗ’では、立ち下がり期間Ｔｆ内において、立ち下がり開始時間ｔ_３で、電流値（第１の電流値）ｉ１からの立ち下がりが開始する。尚、電流値ｉ１は、立ち上がり終了時間ｔ_２から立ち下がり開始時間ｔ_３までの期間（第１の期間）に一定に出力されている。

書き込み電流Ｉｗ’の電流値は、時間ｔ_ａまでの間に、第１の電流値ｉ１から第２の電流値ｉ２まで降下され、その電流値ｉ２は、時間（第１の時間）ｔ_ａから所定の時間（第２の時間）ｔ_ｂまでの期間ｔ_ａ〜ｔ_ｂ（第２の期間）内に一定に出力される。そして、書き込み電流Ｉｗ’の電流値は、時間ｔ_ｂで電流値ｉ２から再度降下し始め、時間ｔ_４で０Ａになる。尚、書き込み電流ｉ２は、図４の書き込み領域内に対応する電流値であることが好ましい。

このように、本変形例においては、立ち下がり期間Ｔｆ内における書き込み電流Ｉｗ’の電流値は、第２の電流値ｉ２が一定に出力される期間ｔ_ａ〜ｔ_ｂを経て、第１の電流値ｉ１から、０Ａになる。

この場合においても、書き込み電流Ｉｗ’の立ち下がり期間Ｔｆは、立ち上がり期間Ｔｒよりも長くなっており、図３に示す例と同様の効果が得られる。
また、本変形例のように、一定の電流値ｉ２を出力する期間ｔ_ａ〜ｔ_ｂを立ち下がり期間Ｔｆ内に設けることで、磁気抵抗効果素子に対してより安定な状態・条件を立ち下がり期間Ｔｆ中に確保できる。

尚、本変形例においては、書き込み電流の電流値を、電流値ｉ１から一定に出力する電流値ｉ２に低下させる例について述べたが、これに限定されず、立ち下がり期間Ｔｆ中に、複数の段階にわたって電流値を低下させて、一定の電流値を出力する期間を複数設けても良い。

（４） 適用例
本発明の実施形態の適用例について説明する。
本発明の実施形態は、例えば、磁気抵抗効果素子の一端から他端、又は、他端から一端に、書き込み電流を流す書き込み回路を備え、書き込み電流により第１の磁性層の磁化方向と第２の磁性層の磁化方向との関係を変化させるスピン注入型磁気ランダムアクセスメモリに用いられる。

（ａ） 全体構成
図８は、磁気ランダムアクセスメモリのメモリセルを示している。

磁気抵抗効果素子１の上端は、上部電極３１を介して上部ビット線３２に接続される。また、磁気抵抗効果素子１の下端は、下部電極３３、引き出し電極３４及びプラグ３５を介して、選択トランジスタＳＴのドレイン拡散層３７ａに接続される。

選択トランジスタＳＴのソース拡散層３７ｂは、プラグ４１を介して下部ビット線４２に接続される。

ドレイン拡散層３７ａ及びソース拡散層３７ｂ間の半導体基板（チャネル領域）３６上には、ゲート絶縁膜３８を介してゲート電極（ワード線）３９が形成される。

尚、下部電極３３及び引き出し電極３４の少なくとも１つを省略してもよい。例えば、下部電極３３を省略する場合には、磁気抵抗効果素子１は、引き出し電極３４上に形成される。また、引き出し電極３４を省略する場合には、下部電極３３は、プラグ３５上に形成される。さらに、下部電極３３及び引き出し電極３４を省略する場合には、磁気抵抗効果素子１は、プラグ３５上に形成される。

図９は、図８のメモリセルＭＣを含むメモリセルアレイを示している。同図において、図８と同じ要素には同じ符号を付してある。

メモリセルＭＣは、例えば、図８の構造を有し、アレイ状に配置される。

ワード線３９は、Ｘ方向に延び、メモリセルＭＣを構成する選択トランジスタＳＴのゲート電極に接続される。ワード線３９の一端は、ロウデコーダ５１に接続される。ロウデコーダ５１は、ワード線３９に対する選択動作を行う。

ビット線３２の一端は、トランジスタなどのスイッチ回路５４を介して書き込み回路５５に接続される。書き込み回路５５は、書き込み電流を生成するための書き込み電流発生回路（書き込みソース）２と、書き込み電流を吸収するためのシンク回路３とを備える。また、書き込み回路５５は、制御回路４をさらに備え、制御回路４は書き込み電流発生回路２及びシンク回路３の動作を制御する。

同様に、ビット線４２の一端は、トランジスタなどのスイッチ回路５６を介して書き込み回路５７に接続される。書き込み回路５７は、書き込み電流を生成するための書き込み電流発生回路（書き込みソース）２と、書き込み電流を吸収するためのシンク回路とを備える。書き込み回路５７は、書き込み電流発生回路２とシンク回路３の動作を制御する制御回路４を備える。

書き込み電流発生回路２は、図３又は図７に示す波形の書き込み電流Ｉｗ，Ｉｗ’を、出力する。

また、ビット線４２の他端は、読み出し回路５２に接続される。読み出し回路５２は、読み出し電流を発生する定電流源や、センスアンプなどを含んでいる。

書き込み時には、書き込み対象となる選択されたメモリセルＭＣに接続されるスイッチ回路５４，５６がオンになり、その他のスイッチ回路がオフになる。また、選択されたメモリセルＭＣ内の選択トランジスタＳＴがオンになる。

そして、書き込みデータに応じた向きの書き込み電流を選択されたメモリセルＭＣに供給する。例えば、“１”書き込みのときは、書き込み回路（ソース側）５５から書き込み回路（シンク側）５７に向かって書き込み電流を流し、“０”書き込みのときは、書き込み回路（ソース側）５７から書き込み回路（シンク側）５５に向かって書き込み電流を流す。
本例においては、例えば、図３に示されるように、書き込み電流Ｉｗは、立ち下がり期間Ｔｆが立ち上がり期間Ｔｒよりも長いパルス形状を有し、この書き込み電流Ｉｗが、選択されたメモリセルＭＣ内の磁気抵抗効果素子１に流される。この書き込み電流Ｉｗは、所定の期間ｔ_２〜ｔ_３内に第１の電流値ｉ１を一定に出力する。尚、書き込み電流Ｉｗは、磁気ランダムアクセスメモリの書き込み動作サイクルに対応して、例えば、数ナノ秒から数マイクロ秒までの範囲内のパルス幅Ｗ_Ｐを有する。

読み出し時には、読み出し対象となる選択されたメモリセルＭＣに接続されるスイッチ回路５４がオンになり、その他のスイッチ回路がオフになる。また、選択されたメモリセルＭＣ内の選択トランジスタＳＴがオンになる。

そして、読み出し電流を選択されたメモリセルＭＣに供給する。読み出し電流Ｉｒは、図１０に示すように、書き込み電流Ｉｗとは異なって、矩形状のパルス電流が用いられる。尚、図１０において、読み出し電流Ｉｒは、絶対値で示されている。
読み出し電流Ｉｒは、読み出し電流Ｉｒによって磁化反転（スイッチング）が生じないように、書き込み電流Ｉｗで用いる電流値ｉ１よりも十分に小さな値ｉ３とする。尚、例えば、図７に示す波形を有する書き込み電流Ｉｗ’を用いる場合には、電流値ｉ３は電流値ｉ２よりも小さいことが好ましい。また、読み出し電流のパルス幅Ｗ_Ｐ’は、書き込み電流のパルス幅Ｗ_Ｐよりも短いことが好ましい。

磁気ランダムアクセスメモリは、複数の磁気抵抗効果素子（ＭＴＪ素子）１から構成されており、それらのＭＴＪ素子毎の特性のばらつきが生じる。素子特性のばらつきの１つとして、反転しきい値電流のばらつきが、１つのメモリセルアレイ内に存在する。つまり、反転しきい値電流が小さい磁気抵抗効果素子１と反転しきい値電流が大きい磁気抵抗効果素子１とが、メモリセルアレイ内に含まれている。電流値が小さいためにデータが書き込めない状況が生じるのを避けるため、書き込み電流Ｉｗの電流値は、反転しきい値電流が大きい磁気抵抗効果素子の存在を考慮して、例えば、反転しきい値電流のばらつきの分布内の最大値に設定される。

このため、反転しきい値電流の小さい磁気抵抗効果素子１に対して、書き込み電流Ｉｗは、過大な電流値となってしまい、その磁気抵抗効果素子１に対して書き込み電流が、誤書き込み領域（図４参照）内に入り込んでしまう。

しかし、本例のように、立ち下がり期間Ｔｆが立ち上がり期間Ｔｒよりも長い書き込み電流Ｉｗを用いることで、書き込み領域（正常平行／反平行状態）を長い期間Ｔｆにわたって通過する、換言すると、書き込みに適した電流値を供給できる時間（期間）が立ち下がり期間Ｔｆ中に存在することになるので、熱擾乱の悪影響を抑制できる。この結果として、正常に書き込みが終了する確率が上昇する。

したがって、本実施形態によれば、誤書き込みの発生が少ない、安定したスピン注入磁化反転によるデータ書き込みを実現できる。
以上のように、本実施形態の適用例としての磁気ランダムアクセスメモリ（ＭＲＡＭ）において、データの書き込みのための書き込み電流Ｉｗは、例えば、図３に示すように、立ち下がり期間Ｔｆが立ち上がり期間Ｔｒよりも長い。

これによれば、本適用例のＭＲＡＭは、過大な書き込み電流による誤書き込みを抑制でき、誤書き込みの発生が少ない、安定したスピン注入磁化反転によるデータ書き込みを実現できる。

（ｂ） 書き込み回路の構成例
以下、図１１乃至図１６を用いて、立ち下がり期間が立ち上がり期間よりも長い書き込み電流を出力する書き込み回路の構成例について述べる。

（ｂ−１） 回路例１
図１１乃至図１４を用いて、図３に示す書き込み電流Ｉｗを出力する回路構成について、説明する。

図１１は、書き込み回路５５，５７内に設けられる書き込み電流発生回路２の回路構成の一例を示している。図１２は、書き込み回路５５，５７内に設けられるシンク回路３の回路構成の一例を示している。また、図１３は、書き込み回路５５，５７内に設けられる制御回路４の回路構成の一例を示している。

図１１に示すように、書き込み電流Ｉｗを発生する書き込み電流発生回路２は、１つの定電流源２０と１つのスイッチ素子ＤＳＷとを備えている。
定電流源２０の一端（出力側）はスイッチ素子ＤＳＷの一端に接続され、他端は、例えば、一定の電圧値を出力する電源にされている。
スイッチ素子ＤＳＷは、スイッチ回路５４，５６を経由して、ビット線３２，４２に接続されている。スイッチ素子ＤＳＷの動作は、制御信号ｂＥＮＢＬ＿Ｄによって制御される。スイッチ素子ＤＳＷは、例えば、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）であって、ここでは、ｐチャネルＭＯＳトランジスタが用いられている。

図１２に示すように、書き込み電流Ｉｗを吸収するシンク回路３は、１つのスイッチ素子ＳＳＷを有し、このスイッチ素子ＳＳＷはスイッチ回路５４，５６を経由して、ビット線３２，４２に接続される。
スイッチ素子ＳＳＷの動作は、制御信号ｂＥＮＢＬ＿Ｄとは別途の信号によって制御される。スイッチ素子ＳＳＷは、例えば、電界効果トランジスタであって、ここでは、ｎチャネルＭＯＳトランジスタが用いられている。

図１３に示す制御回路４は、書き込み電流発生回路２の動作を制御する。図１２に示すように、制御回路４は、制御素子として、例えば、インバータ４ａを有する。インバータ４ａは、制御回路４内に入力される信号ＳＩＧ＿ＩＮに基づいて、制御信号ｂＥＮＢＬ＿Ｄを出力する。
このインバータ４ａは、例えば、ｐチャネルＭＯＳトランジスタＰＴｒとｎチャネルＭＯＳトランジスタＮＴｒとから構成された、ＣＭＯＳインバータである。通常は、ＣＭＯＳインバータを構成するｐチャネル／ｎチャネルＭＯＳトランジスタは同じ応答速度となるように、電流駆動能力が設計される。しかし、本実施形態においては、ｐチャネルＭＯＳトランジスタＰＴｒとｎチャネルＭＯＳトランジスタＮＴｒは、それぞれ異なった応答速度となるように、各トランジスタＮＴｒ，ＰＴｒの電流駆動力Ｗ＜ＮＴｒ＞，Ｗ＜ＰＴｒ＞が設定される。例えば、ｎチャネルＭＯＳトランジスタＮＴｒは電流駆動力Ｗ＜ＮＴｒ＞＝Ｎで駆動され、ｐチャネルＭＯＳトランジスタＰＴｒは電流駆動力Ｗ＜ＰＴｒ＞＝Ｎ／４で駆動される。尚、通常のＣＭＯＳインバータでは、ｎチャネルＭＯＳトランジスタは電流駆動力Ｗ＜ＮＴｒ＞＝Ｎで駆動され、ｐチャネルＭＯＳトランジスタは電流駆動力Ｗ＜ＰＴｒ＞＝２Ｎで駆動される。

上記のように、データの書き込み時、ソース側の書き込み電流発生回路２は、シンク側のシンク回路３に向かって、書き込み電流Ｉｗを流す。図１１乃至図１３に示す構成の回路２，３，４によって出力される書き込み電流Ｉｗは、図３に示すパルス形状の書き込み電流Ｉｗとなる。以下、図１４を用いて、本例におけるデータ書き込み時の書き込み回路５５，５７の動作について説明する。

図１４は、書き込み回路５５，５７の動作を制御する制御信号ＳＩＧ＿ＩＮ，ｂＥＮＢＬ＿Ｄのタイミングチャート（電圧波形）を示している。また、図１４には、書き込み電流Ｉｗの出力波形（電流波形）も示されている。

選択されたメモリセル内の磁気抵抗効果素子１に対してデータを書き込む際、制御信号ＳＩＧ＿ＩＮによって、書き込み回路５５，５７が駆動される。

制御信号ＳＩＧ＿ＩＮは制御回路４に入力され、その信号ＳＩＧ＿ＩＮが、“Ｌ（low）”レベルから“Ｈ（high）”レベルになると、書き込み電流発生回路２を制御する制御信号ｂＥＮＢＬ＿Ｄは、“Ｈ”レベルから“Ｌ”レベルになる。制御信号ｂＥＮＢＬ＿Ｄの立ち上がりは、インバータ４ａを構成しているｎチャネルＭＯＳトランジスタＮＴｒの電流駆動力Ｗ＜ＮＴｒ＞に応じた応答時間で、“Ｈ”レベルから“Ｌ”レベルになる。

この制御信号ｂＥＮＢＬ＿Ｄによって、書き込み電流発生回路２内のスイッチ素子（ｐチャネルＭＯＳトランジスタ）ＤＳＷは、オンになる。これと同時に、シンク回路３内のスイッチ素子（ｎチャネルＭＯＳトランジスタ）もオンになる。
これによって、書き込み電流が定電流源２０から磁気抵抗素子１に出力され、磁気抵抗効果素子を通過した電流は、シンク回路３に吸収される。
書き込み電流Ｉｗは、立ち上がり期間Ｔｒ（ｔ_１〜ｔ_２）で所定の電流値ｉ１になる。そして、磁気抵抗効果素子１に対してデータの書き込みが完了する所定の時間（立ち下がり開始時間）ｔ_３になると、制御信号ＳＩＧ＿ＩＮは“Ｈ”レベルから“Ｌ”レベルになる。
これに伴って、制御信号ｂＥＮＢＬ＿Ｄも“Ｌ”レベルから“Ｈ”レベルへと遷移を始める。この際、インバータ４ａは、制御信号ｂＥＮＢＬ＿Ｄが“Ｈ”レベルから“Ｌ”レベルへと遷移する時には、ｎチャネルＭＯＳトランジスタＮＴｒの電流駆動力Ｗ＜ＮＴｒ＞が作用し、その電流駆動力Ｗ＜ＮＴｒ＞に応じた応答速度で、制御信号ｂＥＮＢＬ＿Ｄが立ち上がる。また、インバータ４ａは、制御信号ｂＥＮＢＬ＿Ｄが“Ｌ”レベルから“Ｈ”レベルへと遷移する時には、ｐチャネルＭＯＳトランジスタＰＴｒの電流駆動能力Ｗ＜ＰＴｒ＞が作用し、その電流駆動力Ｗ＜ＰＴｒ＞に応じた応答速度で、制御信号ｂＥＮＢＬ＿Ｄが“Ｌ”レベルから“Ｈ”レベルになる。
上記のように、本例では、ｐチャネルＭＯＳトランジスタの電流駆動力が通常よりも小さくされ、ｎチャネルＭＯＳトランジスタＮＴｒとｐチャネルＭＯＳトランジスタＰＴｒとの間で応答速度が異なるため、制御信号ｂＥＮＢＬ＿Ｄが“Ｌ”レベルから“Ｈ”レベルになるときには、制御信号ｂＥＭＢＬ＿Ｄが“Ｈ”レベルから“Ｌ”レベルになるときに対して遅延が生じる。
この場合、書き込み電流発生回路２（スイッチ素子ＤＳＷ）は、制御信号ｂＥＮＢＬ＿Ｄに追従して動作するため、書き込み電流Ｉｗの立ち下がり期間Ｔｆ（ｔ_３〜ｔ_４）も立ち上がり期間Ｔｒよりも遅延して、電流値ｉ１から０へとなる。それゆえ、書き込み電流Ｉｗは、立ち下がり期間Ｔｆが立ち上がり期間Ｔｒよりも長くなる。

以上のように、図３に示される書き込み電流Ｉｗが、書き込み電流発生回路２及び制御回路４によって生成され、書き込み回路５５，５７から出力される。

したがって、誤書き込みの発生が少ない、安定したスピン注入磁化反転によるデータ書き込みを実現できる磁気ランダムアクセスメモリを提供できる。

尚、電流駆動力を設定する方法としては、例えば、ＭＯＳトランジスタＰＴｒの電流経路の一端に与えられる電位Ｖｄｄの調整などが用いられる。それゆえ、本発明の実施形態の書き込み電流を適用した場合においても、書き込み回路５５，５７の回路規模が増大することはない。

また、図３に示される書き込み電流Ｉｗを発生する構成は、上記の構成に限定されない。例えば、シンク回路３に遅延回路を付加してもよい。尚、制御回路４（インバータ４ａ）の構成は、通常の構成となる。
この場合においては、時間ｔ_１から時間ｔ_３までの間においては、シンク回路３内の遅延回路はオフにする。そして、制御信号ＳＩＧ＿ＩＮを“Ｈ”レベルから“Ｌ”レベルにする際（時間ｔ_３）に、遅延回路をオンにする。遅延回路によって、書き込み電流Ｉｗの立ち下がりは遅延し、立ち下がり期間Ｔｆが立ち上がり期間Ｔｒよりも長くなる。この場合においても、図３に示される書き込み電流Ｉｗが、書き込み回路５５，５７より出力される。

（ｂ−２） 回路例２
図１５及び図１６を用いて、図７に示す書き込み電流Ｉｗ’を出力する回路構成について、説明する。

図１５に示す書き込み電流発生回路２は、例えば、図７に示す書き込み電流Ｉｗ’を出力する。

図１５に示す例の書き込み電流発生回路２は、２つの定電流源２１，２２と、複数のスイッチ素子ＤＳＷ１，ＤＳＷ２（本例では、２個）から構成されている。

第１の定電流源２１は、電流Ｉａを一定に出力し、第２の定電流源２２は、電流Ｉｂを一定に出力する。
第１の定電流源２１の一端（出力側）は、第１のスイッチ素子ＤＳＷ１に接続され、第２の定電流源２２の一端（出力側）は、第２のスイッチ素子ＤＳＷ２に接続されている。第１及び第２の定電流源２１，２２の他端は、例えば、一点の電圧を供給する電源に接続されている。
スイッチ素子ＤＳＷ１，ＤＳＷ２は、例えば、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）であって、ここでは、ｐチャネルＭＯＳ（Metal-Oxide-Insulator）トランジスタが用いられる。スイッチ素子ＤＳＷ１，ＤＳＷ２の動作は、制御信号ｂＥＮＢＬ＜０＞，ｂＥＮＢＬ＜１＞によって、それぞれ制御される。

書き込み電流発生回路２によって生成された書き込み電流Ｉｗ’は、書き込み回路５５，５７から出力される。以下、図１６を用いて、本例におけるデータ書き込み時の書き込み回路５５，５７の動作について説明する。

図１６は、制御信号ｂＥＮＢＬ＜０＞，ｂＥＮＢＬ＜１＞のタイミングチャート（電圧波形）を示している。また、図１６には、書き込み電流Ｉｗ’の出力波形（電流波形）も示されている。

選択されたメモリセル内の磁気抵抗効果素子に対してデータを書き込む際に、図１６に示すように、時間ｔ_１において、制御信号ｂＥＮＢＬ＜０＞，ｂＥＮＢＬ＜１＞は、“Ｈ”レベルから“Ｌ”レベルになる。これによって、２つのスイッチ素子ＤＳＷ１，ＤＳＷ２がオンになり、２つの定電流源２１，２２から電流Ｉａ，Ｉｂが磁気抵抗効果素子１に対して、それぞれ出力される。

そして、立ち上がり期間Ｔｒ（ｔ_１〜ｔ_２）を経て、書き込み電流Ｉｗ’の電流値は、第１の電流値ｉ１になる。この電流値ｉ１は、２つの電流Ｉａ，Ｉｂの和に対応した電流値である。第１の電流値ｉ１は、立ち上がり終了時間ｔ_２から立ち下がり開始時間ｔ_３まで期間、一定に出力されている。

所定の期間ｔ_２〜ｔ_３内に電流値ｉ１を有する電流が出力された後、磁気抵抗効果素子１に対してデータの書き込みが完了する時間（立ち下がり開始時間）ｔ_３になると、制御信号ｂＥＮＢＬ＜１＞が“Ｌ”レベルから“Ｈ”レベルにされる。第２のスイッチ素子ＤＳＷ２はオフされ、第１のスイッチ素子ＤＳＷ１のみがオン状態を持続される。
これによって、第２の定電流源２２からの電流の供給が停止され、書き込み電流Ｉｗ’の電流値は、第１の定電流源２１から出力される電流Ｉａに対応した電流値ｉ２になる。

そして、時間ｔ_ａから時間ｔ_ｂまでの間に、電流値ｉ２を有する電流が、磁気抵抗効果素子に一定に供給される。所定の期間ｔ_ａ〜ｔ_ｂ内に電流値ｉ２を出力した後、制御信号ｂＥＮＢＬ＜０＞が“Ｈ”レベルから“Ｌ”レベルになり、第１のスイッチ素子ＤＳＷ１が時間ｔ_ｂでオフされる。これによって、第１の定電流源２１からの電流の供給がなくなり、期間ｔ_ｂ〜ｔ_４を経過した後に、書き込み電流Ｉｗ’の電流値は０になる。

尚、定電流源２１，２２がそれぞれ出力する電流Ｉａ，Ｉｂと電流値ｉ１，ｉ２との関係において、２つの電流Ｉａ，Ｉｂの和が電流値ｉ１を示すのではなく、例えば、電流Ｉａが電流値ｉ２を示し、電流Ｉｂが電流値ｉ１を示してもよい。
この場合、期間ｔ_２〜ｔ_３の間には、第２のスイッチ素子ＤＳＷ２のみがオンされて、電流値ｉ１を有する電流Ｉｂが第２の定電流源２２から磁気抵抗効果素子１に出力される。そして、期間ｔ_ａ〜ｔ_ｂには、第１のスイッチ素子ＳＷ１のみがオンされ、電流値ｉ２を有する電流Ｉａが、第１の定電流源２１から磁気抵抗効果素子１に出力される。

以上のように、図１５に示す書き込み電流発生回路によって、立ち下がり期間Ｔｆが、立ち上がり期間Ｔｒよりも長い書き込み電流Ｉｗ’を生成できる。
したがって、誤書き込みの発生が少ない、安定したスピン注入磁化反転によるデータ書き込みを実現できる磁気ランダムアクセスメモリを提供できる。

［むすび］
本発明の例によれば、誤書き込みの発生が少ない、安定したスピン注入磁化反転によるデータ書き込みを実現できる。

本発明の例は、磁気ランダムアクセスメモリへの適用例について説明したが、それ以外にも、ＴＭＲ効果を利用するメモリ全般に適用できる。

本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。

磁気抵抗効果素子の基本構造を示す図。 磁気抵抗効果素子の基本構造を示す図。 本発明の実施形態に用いられる書き込み電流の波形を示す図。 データ書き込み時における磁気抵抗効果素子の磁気相図。 本発明の実施形態の検証結果を示す図。 本発明の実施形態の検証結果を示す図。 本発明の実施形態に用いられる書き込み電流の波形を示す図。 磁気ランダムアクセスメモリのメモリセルを示す図。 磁気ランダムアクセスメモリを示す図。 読み出し電流の波形を示す図。 書き込み回路の内部構成の一例を示す図。 書き込み回路の内部構成の一例を示す図。 書き込み回路の内部構成の一例を示す図。 書き込み回路の動作の一例を示すタイミングチャート。 書き込み回路の内部構成の一例を示す図。 書き込み回路の動作の一例を示すタイミングチャート。

符号の説明

１：磁気抵抗効果素子、１０Ａ，１０Ｂ：第１の磁性層、１２Ａ，１２Ｂ：トンネルバリア層、１４Ａ，１４Ｂ：第２の磁性層、２：書き込み電流発生回路、２１，２２：定電流源、Ｉｗ：書き込み電流。

Claims (3)

1. 磁化方向が不変な第１の磁性層と、磁化方向が可変な第２の磁性層と、前記第１の磁性層と前記第２の磁性層の間に設けられたトンネルバリア層とを有する磁気抵抗効果素子をそれぞれ備える複数のメモリセルと、
   前記第１の磁性層の磁化方向と前記第２の磁性層の磁化方向との関係を変化させる書き込み電流を生成する書き込み電流発生回路と前記書き込み電流発生回路の動作を制御する制御回路とを備え、前記書き込み電流を前記磁気抵抗効果素子の一端から他端又は他端から一端に流す書き込み回路と、
   を具備し、
   前記制御回路は、インバータ接続されたｎ型電界効果トランジスタと前記ｎ型電界効果トランジスタよりも応答速度が遅いｐ型電界効果トランジスタとを含み、
   前記書き込み回路は、前記書き込み電流を、電流の立ち下がりの開始から電流の立ち下がりの終了までの立ち下がり期間が、電流の立ち上がりの開始から電流の立ち上がりの終了までの立ち上がり期間よりも長くなるように流し、
   前記立ち上がり期間は、前記ｎ型電界効果トランジスタの応答速度に応じて制御され、前記立ち下がり期間は、前記ｐ型電界効果トランジスタの応答速度に応じて制御される、
   ことを特徴とする磁気ランダムアクセスメモリ。
2. 選択されたメモリセルが含む磁気抵抗効果素子からデータを読み出すための読み出し電流を生成する読み出し回路を、さらに具備し、
   前記読み出し電流は、立ち上がり期間と立ち下がり期間の長さが同じであって、前記第２の電流値よりも小さい電流値を有する、
   ことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
3. 前記立ち下がり期間と前記立ち上がり期間の比率は、２．５以上である、ことを特徴とする請求項１又は２に記載の磁気ランダムアクセスメモリ。

Images