JP4735911B2 - 駆動回路及びこれを用いた定電流駆動装置 - Google Patents
駆動回路及びこれを用いた定電流駆動装置 Download PDFInfo
- Publication number
- JP4735911B2 JP4735911B2 JP2000401486A JP2000401486A JP4735911B2 JP 4735911 B2 JP4735911 B2 JP 4735911B2 JP 2000401486 A JP2000401486 A JP 2000401486A JP 2000401486 A JP2000401486 A JP 2000401486A JP 4735911 B2 JP4735911 B2 JP 4735911B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- current mirror
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 27
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of El Displays (AREA)
- Control Of Electrical Variables (AREA)
- Led Devices (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、駆動回路及びこれを用いた定電流駆動装置に関する。
【０００２】
【従来の技術】
従来、定電流で負荷を駆動するために、カレントミラー回路から構成される駆動回路が用いられている。図１５は、このような従来の駆動回路の一例を示す。この駆動回路は、カレントミラー回路と基準電流設定抵抗Ｒとから構成されている。
【０００３】
カレントミラー回路は、複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎから構成されている。このカレントミラー回路では、電源端子及び各ＰＮＰトランジスタＴｒ０〜Ｔｒｎは、物理的に図１５に示す位置、つまり、ＰＮＰトランジスタＴｒ０が物理的に電源に一番近い位置に配置され、ＰＮＰトランジスタＴｒｎが物理的に電源から一番遠い位置に配置されているものとする。
【０００４】
複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎの各々のベースは相互に接続され、エミッタは共通電源ラインで電源端子に共通に接続され、コレクタは出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。このカレントミラー回路の初段のＰＮＰトランジスタＴｒ０のベースはコレクタに接続され、所謂ダイオード結合がなされている。
【０００５】
このカレントミラー回路は、ＰＮＰトランジスタＴｒ０のコレクタに流れる電流と略等しい電流を、ＰＮＰトランジスタＴｒ１〜Ｔｒｎのコレクタに流し、出力電流として出力端子Ｏ１〜Ｏｎから出力する。これにより、独立した電位にある負荷が電流駆動される。初段のＰＮＰトランジスタＴｒ０のコレクタは基準電流設定抵抗Ｒを介して接地されている。
【０００６】
この基準電流設定抵抗Ｒにより、ＰＮＰトランジスタＴｒ０のコレクタに流す基準電流Ｉrefを調整できる。従って、基準電流設定抵抗Ｒの値を適宜選択することにより、出力端子Ｏ１〜Ｏｎに所望の大きさの電流を流し、以て定電流駆動が必要な負荷を駆動できるようになっている。このような従来の駆動回路は、例えば１個の半導体集積回路（ＩＣ）として構成される。
【０００７】
ところで、定電流駆動が必要な負荷として、多数の発光ダイオード（以下、「ＬＥＤ」という）を配列して形成されたＬＥＤディスプレイパネルや有機化合物のエレクトロルミネッセンス（以下、「ＥＬ」という）現象を利用する多数の有機ＥＬ素子を配列して形成された有機ＥＬディスプレイパネル等が知られている。
【０００８】
これらのディスプレイパネルでは発光素子として多数のＬＥＤや有機ＥＬが使用されることから、１個の駆動回路（ＩＣ）で定電流駆動装置を構成することができない。そこで、一般に、ディスプレイパネルを構成する多数の発光素子は複数の駆動回路で分割して駆動される。
【０００９】
この場合、各駆動回路の出力端子から出力される出力電流が不均一であると、発光素子の発光量にバラツキが生じ、ディスプレイパネルに表示むらが発生する。そこで、各駆動回路の出力端子から出力される出力電流が一定になるように、各駆動回路に設けられた基準電流設定抵抗Ｒの抵抗値を調整して基準電流を一定にすることが行われている。
【００１０】
このように、従来の駆動回路は、抵抗値を調整することにより独立にカレントミラー回路の入力電流を設定する方式が採用されるので、複数の駆動回路を用いて、ディスプレイパネルを定電流駆動する場合、各駆動回路の基準電流のバラツキを小さく抑えることは困難である。
【００１１】
そこで、このよう問題を解消するために、特開２０００−２９３２４５号公報は、「定電流駆動装置及び定電流駆動半導体集積回路」を開示している。この定電流駆動装置では、ＥＬディスプレイパネルの有機ＥＬ素子を定電流で駆動するために、複数の定電流ドライバＩＣが使用される。
【００１２】
各定電流ドライバＩＣには、定電流ドライバ回路及び制御回路を内蔵している。定電流ドライバＩＣには基準電流発生回路が内蔵されており、基準抵抗に基づいて発生される基準出力電流を基準端子から導出する。各定電流ドライバＩＣの基準電流入力端子には、基準電流発生回路から出力される基準出力電流を入力し、出力端子からそれぞれ同一電流値の駆動電流を出力する。駆動電流は、各制御回路によってオン又はオフに制御される。
【００１３】
この構成により、複数の定電流ドライバＩＣを用いて多数の負荷を、定電流ドライバＩＣ間の出力電流のバラツキが小さい状態で駆動できる。
【００１４】
【発明が解決しようとする課題】
しかしながら、多数の出力端子を有するカレントミラー回路から構成される駆動回路の場合、カレントミラー回路の共通電源ラインのインピーダンスに起因して、出力端子の位置により電流比がずれる。図１６は、カレントミラー回路の配線抵抗と電流比のズレの関係を示す。
【００１５】
この図１６から理解できるように、カレントミラー回路の配線抵抗の値が大きくなるほど、つまりセル（トランジスタ）の位置が電源端子から遠くなるほど電流比のズレが大きくなる。その結果、電源端子の近くに配置されたトランジスタで駆動される発光素子の輝度と電源端子から遠い位置に配置されたトランジスタで駆動される発光素子の輝度とに差が生じる。
【００１６】
従って、図１７（Ａ）に示すように、４個の駆動回路でディスプレイパネルの発光素子を駆動する場合を考えると、各駆動回路の出力電流は、図１７（Ｂ）の実線で示すように、電源端子から遠くなるに従って小さくなる。その結果、図１７（Ｂ）のＡに示すように、１つの駆動回路の終端側の出力端子からの出力電流と隣接する駆動回路の始端側の出力端子からの出力電流との差が大きくなる。その結果、１つの駆動回路で駆動される発光素子と隣接する駆動回路で駆動される発光素子との境界における輝度差が明瞭に現れて画質が著しく低下する。
【００１７】
なお、図１７（Ｂ）中の破線は、駆動回路の製造プロセスに起因する電気的特性のバラツキに基づく出力電流のバラツキを表している。このバラツキは、理論的には基準電流設定抵抗Ｒの値を適宜選択することにより基準電流を適当に選べば解消できるが、実際には、上述したように、基準電流のバラツキを小さく抑えることは困難である。
【００１８】
このような問題を解消するためには、即ち、図１６の特性線の傾きを小さくするためには、共通電源ラインのインピーダンスを小さくする必要がある。このためには、共通電源ラインの幅を太くしたり、複数の電源端子を設ける必要がある。また、カレントミラー回路の基準電流のバラツキを小さくするためには、トリミング等を行ったり、駆動回路を構成する半導体集積回路をウエハ単位で管理する必要がある。これらは、駆動回路を半導体集積回路で構成する場合、コストアップの要因になる。
【００１９】
そこで、本発明の目的は、隣接する駆動回路間での出力電流のバラツキを小さくできる安価な駆動回路及びこれを用いた定電流駆動装置を提供することにある。
【００２０】
【課題を解決するための手段】
本発明の第１の態様に係る駆動回路は、上記目的を達成するために、入力された基準電流に応じた複数の出力電流を出力する第１のカレントミラー回路と、前記第１のカレントミラー回路の最終段の出力電流の極性を変換して出力する第２のカレントミラー回路、とを備えている。
【００２１】
この駆動回路は、電流吐き出し型として構成できる。この場合、前記第１のカレントミラー回路は、基準電流を設定するための基準電流入力端子と、電源が供給される電源端子と、前記基準電流入力端子と前記電源端子との間に設けられ、出力電流を決定する第１回路と、複数の出力端子と、前記電源端子から敷延された共通電源ラインと前記複数の出力端子との間に設けられ、前記第１回路で決定された出力電流を出力する複数の第２回路と、前記複数の第２回路の次段に設けられ、前記第１回路で決定された出力電流を出力する第３回路、とから構成し、前記第２のカレントミラー回路は、前記第１のカレントミラー回路に含まれる第３回路からの出力電流の極性を変換して出力する基準電流出力端子を備えるように構成できる。
【００２２】
より具体的には、この駆動回路を、前記第１のカレントミラー回路に含まれる第１回路、第２回路及び第３回路はＰＮＰトランジスタから構成し、前記第２のカレントミラー回路はＮＰＮトランジスタから構成することができる。この場合、前記第１回路及び前記第２のカレントミラー回路の少なくとも１つにベース電流補償回路を備えるように構成できる。
【００２３】
或いは、この駆動回路は、前記第１のカレントミラー回路に含まれる第１回路、第２回路及び第３回路はＰチャンネルＭＯＳトランジスタから構成し、前記第２のカレントミラー回路はＮチャンネルＭＯＳトランジスタから構成することができる。
【００２４】
以上のような電流吐き出し型の駆動回路の前記電源端子は、該電源端子から敷延された前記共通電源ラインの中央部から引き出すように構成できる。或るいは、前記電源端子は、該電源端子から敷延された前記共通電源ラインの複数箇所から引き出すように構成できる。
【００２５】
また、本発明の駆動回路は、電流吸い込み型として構成できる。この場合、前記第１のカレントミラー回路は、基準電流を設定するための基準電流入力端子と、グランドに接続される接地端子と、前記基準電流入力端子と前記接地端子との間に設けられ、出力電流を決定する第１回路と、複数の出力端子と、前記接地端子から敷延された共通接地ラインと前記複数の出力端子との間に設けられ、前記第１回路で決定された出力電流を出力する複数の第２回路と、前記複数の第２回路の次段に設けられ、前記第１回路で決定された出力電流を出力する第３回路、とを備え、前記第２のカレントミラー回路は、前記第１のカレントミラー回路に含まれる第３回路からの出力電流の極性を変換して出力する基準電流出力端子を備えるように構成できる。
【００２６】
より具体的には、この駆動回路を、前記第１のカレントミラー回路に含まれる第１回路、第２回路及び第３回路はＮＰＮトランジスタから構成し、前記第２のカレントミラー回路はＰＮＰトランジスタから構成することができる。この場合、前記第１回路及び前記第２のカレントミラー回路の少なくとも１つにベース電流補償回路を備えるように構成できる。
【００２７】
或いは、この駆動回路を、前記第１のカレントミラー回路に含まれる第１回路、第２回路及び第３回路はＮチャンネルＭＯＳトランジスタから構成し、前記第２のカレントミラー回路はＰチャンネルＭＯＳトランジスタから構成することができる。
【００２８】
以上のような電流吸い込み型の駆動回路の前記接地端子は、該接地端子から敷延された前記共通接地ラインの中央部から引き出すように構成できる。或いは、前記接地端子は、該接地端子から敷延された前記共通接地ラインの複数箇所から引き出すように構成できる。
【００２９】
また、本発明の第２の態様に係る定電流駆動装置は、上述した駆動回路を複数備え、１つの駆動回路の前記基準電流出力端子は、該駆動回路に隣接する他の駆動回路の基準電流入力端子に接続されて構成されている。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態に係る駆動回路及び定電流駆動装置を、図面を参照しながら詳細に説明する。
【００３１】
（実施の形態１）
本発明の実施の形態１に係る駆動回路は、出力端子から電流を流出する電流吐き出し型のカレントミラー回路をバイポーラトランジスタで構成したものである。
【００３２】
図１は、本発明の実施の形態１に係る駆動回路の構成を示すブロック図である。この駆動回路は、第１のカレントミラー回路１０と第２のカレントミラー２０とから構成されている。
【００３３】
第１のカレントミラー１０は、電源端子１１、基準電流入力端子１２及び出力端子Ｏ１〜Ｏｎ（ｎは２以上の整数）を備えている。この第１のカレントミラー回路１０は、基準電流入力端子１２に供給される入力電流Ｉrefに応じた出力電流を出力端子Ｏ１〜Ｏｎから出力する。また、第１のカレントミラー回路１０からの出力電流の１つは第２のカレントミラー回路２０に供給される。
【００３４】
第２のカレントミラー回路２０は、第１のカレントミラー回路１０からの出力電流の極性を変換し、基準電流出力端子１３から出力する。この第２のカレントミラー回路２０には接地端子１４が設けられている。
【００３５】
図２は、上述した駆動回路の詳細な回路構成を示す図である。第１のカレントミラー回路１０は、複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎ＋１から構成されている。ＰＮＰトランジスタＴｒ０は本発明の第１回路に対応し、複数のＰＮＰトランジスタＴｒ１〜Ｔｒｎは本発明の複数の第２回路に対応し、ＰＮＰトランジスタＴｒｎ＋１は本発明の第３回路に対応する。
【００３６】
この第１のカレントミラー回路１０では、電源端子１１及び各ＰＮＰトランジスタＴｒ０〜Ｔｒｎ＋１は、物理的に図２に示す位置、つまり、ＰＮＰトランジスタＴｒ０が物理的に電源に一番近い位置に配置され、ＰＮＰトランジスタＴｒｎ＋１が物理的に電源から一番遠い位置に配置されている。
【００３７】
複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎ＋１の各々のベースは相互に接続され、エミッタは電源端子１１から敷延された共通電源ライン１６で共通に接続されている。この第１のカレントミラー回路１０の初段のＰＮＰトランジスタＴｒ０のベースはコレクタに接続され、所謂ダイオード結合がなされている。
【００３８】
最終段のトランジスタＴｒｎ＋１のコレクタは第２のカレントミラー回路２０に接続されている。中間のＰＮＰトランジスタＴｒ１〜Ｔｒｎのコレクタは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
【００３９】
第２のカレントミラー回路２０は、ＮＰＮトランジスタＴｒａとＮＰＮトランジスタＴｒｂとから構成されている。ＮＰＮトランジスタＴｒａのベースはコレクタに接続され、所謂ダイオード結合がなされている。このＮＰＮトランジスタＴｒａのエミッタは接地端子１４に接続されている。また、ＮＰＮトランジスタＴｒｂのベースはＮＰＮトランジスタＴｒａのベースに、コレクタは基準電流出力端子１３にそれぞれ接続され、エミッタは接地されている。
【００４０】
このＮＰＮトランジスタＴｒｂには、ＮＰＮトランジスタＴｒａと略同じ大きさの電流が流れる。この場合、ＮＰＮトランジスタＴｒｂに流れる電流の方向は、ＮＰＮトランジスタＴｒａに流れる電流の方向と同じである。従って、ＮＰＮトランジスタＴｒｂは電流を吸い込むように作用するので、極性が反転するように変換される。
【００４１】
次に、以上のように構成される駆動回路をＮ個（Ｎは２以上の整数）接続して定電流駆動装置を構成する場合の例を説明する。
【００４２】
図３は、Ｎ個の駆動回路がシリアルに接続された定電流駆動装置の構成を示すブロック図である。初段の第１の駆動回路１1の基準電流入力端子１２は、基準電流設定抵抗Ｒを介して接地されている。この基準電流設定抵抗Ｒにより、第１の駆動回路１1の第１カレントミラー回路１０に含まれる初段のＰＮＰトランジスタＴｒ０のコレクタに流れる基準電流Ｉrefが決定される。従って、基準電流設定抵抗Ｒの値を適宜選択することにより、第１の駆動回路１1の出力端子Ｏ１〜Ｏｎから所望の大きさの出力電流を得ることができる。
【００４３】
この第１の駆動回路１1の基準電流出力端子１３は、次段の第２の駆動回路１2の基準電流入力端子１２に接続されている。以下、同様にして、各駆動回路が順次接続され、最終段の第Ｎの駆動回路１Nの基準電流出力端子１３は無接続である。
【００４４】
以上のように構成される定電流駆動装置においては、例えば第１の駆動回路１1の出力端子Ｏｎから吐き出される電流の大きさと基準電流出力端子１３から吸い込む電流の大きさとは略等しく、且つ、第２の駆動回路１2の基準電流入力端子１２から吐き出される電流の大きさと出力端子Ｏ１から吐き出される電流の大きさとは略等しい。従って、第１の駆動度回路１1の出力端子Ｏｎから吐き出される出力電流の大きさと第２の駆動回路１2の出力端子Ｏ１から吐き出される出力電流の大きさは略等しくなる。
【００４５】
即ち、図３（Ｂ）に示すように、第１の駆動回路１1と第２の駆動回路１2との境目の出力電流の大きさは略等しくなる。他の駆動回路についても同様であり、隣接する駆動回路の境目の出力電流の大きさは略等しくなる。従って、この定電流駆動装置をディスプレイパネルに適用した場合に、１つの駆動回路で駆動される発光素子と隣接する駆動回路で駆動される発光素子との境界における輝度差は殆どなく、高質な画像が得られる。
【００４６】
（実施の形態２）
本発明の実施の形態２に係る駆動回路は、実施の形態１に係る駆動回路における第１及び第２のカレントミラー回路に、ベース電流補償回路を設けたものである。
【００４７】
図４は、この実施の形態２に係る駆動回路の構成を示す回路図である。この駆動回路では、第１のカレントミラー回路１０ａは、実施の形態１に係る駆動回路の第１のカレントミラー回路１０に、ベース電流補償回路としてＰＮＰトランジスタＴｒｘが追加されることにより構成されている。
【００４８】
ＰＮＰトランジスタＴｒｘのベースはＰＮＰトランジスタＴｒ０のコレクタに、エミッタはＰＮＰトランジスタＴｒ０のベースにそれぞれ接続され、コレクタは接地端子１４に接続されている。
【００４９】
上述した実施の形態１に係る駆動回路では、電流増幅率ｈfeの大きなトランジスタでは、ベース電流はコレクタ電流に比べて充分小さいから、ベース電流を無視して基準電流Ｉref＝コレクタ電流Ｉcとしている。しかし、ベース電流を無視できない場合は、このトランジスタＴｒｘから構成されるベース電流補償回路を追加することにより、コレクタ電流Ｉcを基準電流Ｉrefに近づけることができる。
【００５０】
また、第２のカレントミラー回路２０ａは、実施の形態１に係る駆動回路の第２のカレントミラー回路２０に、ベース電流補償回路としてＮＰＮトランジスタＴｒｙが追加されることにより構成されている。
【００５１】
ＮＰＮトランジスタＴｒｙのベースはＮＰＮトランジスタＴｒａのコレクタに、エミッタはＮＰＮトランジスタＴｒａのベースにそれぞれ接続され、コレクタは第２電源端子１５に接続されている。第２電源端子１５には、ＮＰＮトランジスタＴｒａのベース電流を補償するのに好適な電源が供給される。
【００５２】
このＮＰＮトランジスタＴｒｙから構成されるベース電流補償回路を追加することにより、上述したように、ベース電流を無視できない場合であっても、ＮＰＮトランジスタＴｒａのコレクタ電流Ｉcを基準電流Ｉrefに近づけることができる。
【００５３】
以上説明したように、この実施の形態２に係る駆動回路によれば、基準電流入力端子１２に流れる電流と出力端子Ｏ１〜Ｏｎから出力される出力電流とを高精度で一致させると共に、第１のカレントミラー回路１０ａの最終段のＰＮＰトランジスタＴｒｎ＋１のコレクタに流れる電流と基準電流出力端子１３に流れる電流とを高精度で一致させることができるので、正確な電流制御が可能になる。
【００５４】
なお、上述した実施の形態２では、第１のカレントミラー回路１０ａ及び第２カレントミラー回路２０ａの双方にベース電流補償回路を設ける構成としたが、図５に示すように、第２のカレントミラー回路２０ａだけにベース電流補償回路を設けるように構成してもよい。或いはまた、図６に示すように、第１のカレントミラー回路１０ａだけにベース電流補償回路を設けるように構成することもできる。
【００５５】
（実施の形態３）
本発明の実施の形態３に係る駆動回路は、出力端子から電流を吸い込む電流吸い込み型のカレントミラー回路をバイポーラトランジスタで構成したものである。なお、以下では、実施の形態１に相当する部分には実施の形態１と同じ符号を付して説明する。
【００５６】
図７は、本発明の実施の形態３に係る駆動回路の詳細な回路構成を示す図である。この駆動回路は、第１のカレントミラー回路１０ｂと第２のカレントミラー２０ｂとから構成されている。
【００５７】
第１のカレントミラー回路１０ｂは、複数のＮＰＮトランジスタＴｒ０〜Ｔｒｎ＋１から構成されている。ＮＰＮトランジスタＴｒ０は本発明の第１回路に対応し、複数のＮＰＮトランジスタＴｒ１〜Ｔｒｎは本発明の複数の第２回路に対応し、ＮＰＮトランジスタＴｒｎ＋１は本発明の第３回路に対応する。
【００５８】
この第１のカレントミラー回路１０ｂでは、接地端子１４及び各ＮＰＮトランジスタＴｒ０〜Ｔｒｎ＋１は、物理的に図７に示す位置、つまり、ＮＰＮトランジスタＴｒ０が物理的に接地端子１４に一番近い位置に配置され、ＮＰＮトランジスタＴｒｎ＋１が物理的に接地端子１４から一番遠い位置に配置されている。
【００５９】
複数のＮＰＮトランジスタＴｒ０〜Ｔｒｎ＋１の各々のベースは相互に接続され、エミッタは接地端子１４から敷延された共通接地ライン１７で共通に接続されている。この第１のカレントミラー回路１０ｂの初段のＮＰＮトランジスタＴｒ０のベースはコレクタに接続され、所謂ダイオード結合がなされている。
【００６０】
最終段のトランジスタＴｒｎ＋１のコレクタは第２のカレントミラー回路２０ｂに接続されている。中間のＮＰＮトランジスタＴｒ１〜Ｔｒｎのコレクタは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
【００６１】
第２のカレントミラー回路２０ｂは、ＰＮＰトランジスタＴｒａとＰＮＰトランジスタＴｒｂとから構成されている。ＰＮＰトランジスタＴｒａのベースはコレクタに接続され、所謂ダイオード結合がなされている。このＰＮＰトランジスタＴｒａのエミッタは電源端子１１に接続されている。また、ＰＮＰトランジスタＴｒｂのベースはＰＮＰトランジスタＴｒａのベースに、コレクタは基準電流出力端子１３に、エミッタは電源端子１１にそれぞれ接続されている。
【００６２】
このＰＮＰトランジスタＴｒｂには、ＰＮＰトランジスタＴｒａと略同じ大きさの電流が流れる。この場合、ＰＮＰトランジスタＴｒｂに流れる電流の方向は、ＰＮＰトランジスタＴｒａに流れる電流の方向と同じである。従って、ＰＮＰトランジスタＴｒｂは電流を吐き出すように作用するので、極性が反転するように変換される。
【００６３】
上記のように構成される駆動回路の動作は、ＰＮＰトランジスタがＮＰＮトランジスタに入れ替わったことを除けば、実施の形態１に係る駆動回路の動作と同じである。
【００６４】
この実施の形態３に係る駆動回路によれば、電流を吐き出すタイプの発光素子を駆動できる。また、上述した実施の形態１と同様に、この駆動回路を複数使用して構成された定電流駆動装置をディスプレイパネルに適用した場合に、１つの駆動回路で駆動される発光素子と隣接する駆動回路で駆動される発光素子との境界における輝度差は殆どなく、高質な画像が得られる。
【００６５】
（実施の形態４）
本発明の実施の形態４に係る駆動回路は、実施の形態３に係る駆動回路における第１及び第２のカレントミラー回路に、ベース電流補償回路を設けたものである。
【００６６】
図８は、この実施の形態４に係る駆動回路の構成を示す回路図である。この駆動回路では、第１のカレントミラー回路１０ｃは、実施の形態３に係る駆動回路の第１のカレントミラー回路１０ｂに、ベース電流補償回路としてＮＰＮトランジスタＴｒｘが追加されることにより構成されている。
【００６７】
ＮＰＮトランジスタＴｒｘのベースはＮＰＮトランジスタＴｒ０のコレクタに、エミッタはＮＰＮトランジスタＴｒ０のベースにそれぞれ接続され、コレクタは第２電源端子１５に接続されている。第２電源端子１５には、ＮＰＮトランジスタＴｒ０のベース電流を補償するのに好適な電源が供給される。
【００６８】
上述した実施の形態３に係る駆動回路では、ｈfeの大きなトランジスタでは、ベース電流はコレクタ電流に比べて充分小さいから、ベース電流を無視して基準電流Ｉref＝コレクタ電流Ｉcとしている。しかし、ベース電流を無視できない場合は、このＮＰＮトランジスタＴｒｘから構成されるベース電流補償回路を追加することにより、ＮＰＮトランジスタＴｒ０のコレクタ電流Ｉcを基準電流Ｉrefに近づけることができる。
【００６９】
また、第２のカレントミラー回路２０ｃは、上述した実施の形態３に係る駆動回路の第２のカレントミラー回路２０ｂに、ベース電流補償回路としてＰＮＰトランジスタＴｒｙが追加されることにより構成されている。
【００７０】
ＰＮＰトランジスタＴｒｙのベースはＰＮＰトランジスタＴｒａのコレクタに、エミッタはＰＮＰトランジスタＴｒａのベースにそれぞれ接続され、コレクタは接地端子１４に接続されている。
【００７１】
このＰＮＰトランジスタＴｒｙから構成されるベース電流補償回路を追加することにより、上述したように、ベース電流を無視できない場合であっても、コレクタ電流Ｉcを基準電流Ｉrefに近づけることができる。
【００７２】
以上説明したように、この実施の形態４に係る駆動回路によれば、基準電流入力端子１２に流れる電流と出力端子Ｏ１〜Ｏｎから出力される出力電流とを高精度で一致させると共に、第１のカレントミラー回路１０ｃの最終段のＮＰＮトランジスタＴｒｎ＋１のコレクタに流れる電流と基準電流出力端子１３に流れる電流とを高精度で一致させることができるので、正確な電流制御が可能になる。
【００７３】
なお、上述した実施の形態４では、第１のカレントミラー回路１０ｃ及び第２カレントミラー回路２０ｃの双方にベース電流補償回路を設ける構成としたが、図９に示すように、第２のカレントミラー回路２０ｃだけにベース電流補償回路を設けるように構成してもよい。或いはまた、図１０に示すように、第１のカレントミラー回路２０ｃだけにベース電流補償回路を設けるように構成してもよい。
【００７４】
（実施の形態５）
本発明の実施の形態５に係る駆動回路は、出力端子から電流を吐き出す電流吐き出し型のカレントミラー回路をＭＯＳトランジスタで構成したものである。なお、以下では、実施の形態１に相当する部分には実施の形態１と同じ符号を付して説明する。
【００７５】
図１１は、本発明の実施の形態５に係る駆動回路の詳細な回路構成を示す図である。この駆動回路は、第１のカレントミラー回路１０ｄと第２のカレントミラー２０ｄとから構成されている。
【００７６】
第１のカレントミラー１０ｄは、基準電流入力端子１２に供給される入力電流Ｉrefに応じた出力電流を出力端子Ｏ１〜Ｏｎから出力する。また、第１のカレントミラー回路１０ｄからの出力電流の１つは第２のカレントミラー回路２０ｄに供給される。第２のカレントミラー回路２０ｄは、第１のカレントミラー回路１０ｄからの出力電流の極性を変換し、基準電流出力端子１３から出力する。
【００７７】
より詳しくは、第１のカレントミラー回路１０ｄは、複数のＰチャンネルＭＯＳトランジスタ（以下、「ＰＭＯＳトランジスタ」という）Ｔｒ０〜Ｔｒｎ＋１から構成されている。ＰＭＯＳトランジスタＴｒ０は本発明の第１回路に対応し、複数のＰＭＯＳトランジスタＴｒ１〜Ｔｒｎは本発明の複数の第２回路に対応し、ＰＭＯＳトランジスタＴｒｎ＋１は本発明の第３回路に対応する。
【００７８】
この第１のカレントミラー回路１０ｄでは、電源端子１１及び各ＰＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１は、物理的に図１１に示す位置、つまり、ＰＭＯＳトランジスタＴｒ０が物理的に電源端子１１に一番近い位置に配置され、ＰＭＯＳトランジスタＴｒｎ＋１が物理的に電源端子１１から一番遠い位置に配置されている。
【００７９】
複数のＰＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１の各々のゲートは相互に接続され、ソースは電源端子１１から敷延された共通電源ライン１６で共通に接続されている。この第１のカレントミラー回路１０ｄの初段のＰＭＯＳトランジスタＴｒ０のゲートはドレインに接続されている。
【００８０】
最終段のトランジスタＴｒｎ＋１のドレインは第２のカレントミラー回路２０ｄに接続されている。中間のＰＭＯＳトランジスタＴｒ１〜Ｔｒｎのドレインは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
【００８１】
第２のカレントミラー回路２０ｄは、ＮチャンネルＭＯＳトランジスタ（以下、「ＮＭＯＳトランジスタ」という）ＴｒａとＮＭＯＳトランジスタＴｒｂとから構成されている。ＮＭＯＳトランジスタＴｒａのゲートはドレインに接続されている。このＮＭＯＳトランジスタＴｒａのソースは接地端子１４に接続されている。また、ＮＭＯＳトランジスタＴｒｂのゲートはＮＭＯＳトランジスタＴｒａのゲートに、ドレインは基準電流出力端子１３にそれぞれ接続され、ソースは接地されている。
【００８２】
このＮＭＯＳトランジスタＴｒｂには、ＮＭＯＳトランジスタＴｒａと略同じ大きさの電流が流れる。この場合、ＮＭＯＳトランジスタＴｒｂに流れる電流の方向は、ＮＭＯＳトランジスタＴｒａに流れる電流の方向と同じである。従って、ＮＭＯＳトランジスタＴｒｂは電流を吸い込むように作用するので、極性が反転するように変換される。
【００８３】
上記のように構成される駆動回路の動作は、ＰＮＰトランジスタ及びＮＰＮトランジスタがＰＭＯＳトランジスタ及びＮＭＯＳトランジスタにそれぞれ代替されたことを除けば、実施の形態１に係る駆動回路の動作と同じである。この実施の形態５に係る駆動装置によっても、実施の形態１と同様の効果を奏する。
【００８４】
（実施の形態６）
本発明の実施の形態６に係る駆動回路は、出力端子から電流を流入する電流吸い込み型のカレントミラー回路をＭＯＳトランジスタで構成したものである。なお、以下では、実施の形態１に相当する部分には実施の形態１及び３と同じ符号を付して説明する。
【００８５】
図１２は、本発明の実施の形態６に係る駆動回路の詳細な回路構成を示す図である。この駆動回路は、第１のカレントミラー回路１０ｅと第２のカレントミラー２０ｅとから構成されている。
【００８６】
第１のカレントミラー回路１０ｅは、複数のＮＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１から構成されている。ＮＭＯＳトランジスタＴｒ０は本発明の第１回路に対応し、複数のＮＭＯＳトランジスタＴｒ１〜Ｔｒｎは本発明の複数の第２回路に対応し、ＮＭＯＳトランジスタＴｒｎ＋１は本発明の第３回路に対応する。
【００８７】
この第１のカレントミラー回路１０ｅでは、接地端子１４及び各ＮＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１は、物理的に図１２に示す位置、つまり、ＮＭＯＳトランジスタＴｒ０が物理的に接地端子１４に一番近い位置に配置され、ＮＭＯＳトランジスタＴｒｎ＋１が物理的に接地端子から一番遠い位置に配置されている。
【００８８】
複数のＮＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１の各々のゲートは相互に接続され、ソースは接地端子１４から敷延された共通接地ライン１７で共通に接続されている。この第１のカレントミラー回路１０ｅの初段のＮＭＯＳトランジスタＴｒ０のゲートはドレインに接続されている。
【００８９】
最終段のトランジスタＴｒｎ＋１のドレインは第２のカレントミラー回路２０ｅに接続されている。中間のＮＭＯＳトランジスタＴｒ１〜Ｔｒｎのドレインは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
【００９０】
第２のカレントミラー回路２０ｂは、ＰＭＯＳトランジスタＴｒａとＰＭＯＳトランジスタＴｒｂとから構成されている。ＰＭＯＳトランジスタＴｒａのゲートはドレインに接続されている。このＰＭＯＳトランジスタＴｒａのソースは電源端子１１に接続されている。また、ＰＭＯＳトランジスタＴｒｂのゲートはＰＭＯＳトランジスタＴｒａのゲートに、ドレインは基準電流出力端子１３にそれぞれ接続され、ソースは電源端子１１に接続されている。
【００９１】
このＰＭＯＳトランジスタＴｒｂには、ＰＭＯＳトランジスタＴｒａと略同じ大きさの電流が流れる。この場合、ＰＭＯＳトランジスタＴｒｂに流れる電流の方向は、ＰＭＯＳトランジスタＴｒａに流れる電流の方向と同じである。従って、ＰＭＯＳトランジスタＴｒｂは電流を吐き出すように作用するので、極性が反転するように変換される。
【００９２】
上記のように構成される駆動回路の動作は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタが入れ替わったことを除けば、実施の形態３に係る駆動回路の動作と同じである。
【００９３】
この実施の形態６に係る駆動回路によれば、電流を吐き出すタイプの発光素子を駆動できる。また、上述した実施の形態３と同様に、この駆動回路を複数使用して構成された定電流駆動装置をディスプレイパネルに適用した場合に、１つの駆動回路で駆動される発光素子と隣接する駆動回路で駆動される発光素子との境界における輝度差は殆どなく、高質な画像が得られる。
【００９４】
（実施の形態７）
本発明の実施の形態７に係る駆動装置は、実施の形態１に係る駆動回路の第１のカレントミラー回路の電源端子の物理的な位置を変更したものである。
【００９５】
図１３は、本発明の実施の形態７に係る駆動回路の構成を示すブロック図である。この駆動回路は、電源端子１１が、ＮＰＮトランジスタＴｒ０とＴｒｎ＋１とを結ぶ共通電源ライン１６の物理的な中央部に設けられていることを除けば、実施の形態１のそれと同じである。ここで、中央部とは、ＰＮＰトランジスタ１ｒ０とＴｒｎ＋１との間を言い、より具体的には、これら両ＰＮＰトランジスタの略中央であることが好ましい。
【００９６】
この構成によれば、駆動回路の出力端子Ｏ１〜Ｏｎから出力される出力電流は、中央の出力端子から出力される出力電流が最も大きく、出力端子Ｏ１側及び出力端子Ｏｎ側にいくに従って徐々に小さくなるといった山の形状になる。
【００９７】
従って、この実施の形態７に係る駆動回路をＮ個用いて定電流駆動回路を構成すれば、各駆動回路の出力端子Ｏ１〜Ｏｎから出力される出力電流は、図３（Ｃ）に示すように、山の形状が連なったようになる。
【００９８】
この構成によれば、隣接する駆動回路の境目の出力電流は略等しくなるので、この定電流駆動装置をディスプレイパネルに適用した場合に、実施の形態１の場合と同様に、高質な画像が得られる。しかも、第１の駆動回路からの出力電流と第Ｎの駆動回路からの出力電流との差は、実施の形態１に係る駆動回路をＮ個用いて定電流駆動装置を構成した場合に比べて小さくなるので、この定電流駆動装置をディスプレイパネルに適用した場合に、画面の一方の端部の輝度と他方の端部の輝度との差が小さくなり、高質な画像が得られる。
【００９９】
なお、実施の形態５に係る駆動回路においても、電源端子１１を共通電源ライン１６の中央部から引き出すように構成できる。また、実施の形態３及び４においては、接地端子１４を共通接地ライン１７の中央部から引き出すように構成できる。これらの場合も、上記と同様の効果を奏する。
【０１００】
図１４は、本発明の実施の形態７に係る駆動回路の変形例の構成を示すブロック図である。この駆動回路は、電源端子１１が、ＮＰＮトランジスタＴｒ０とＴｒｎ＋１とを結ぶ共通電源ライン１６の複数箇所から引き出されていることを除けば、実施の形態１のそれと同じである。この場合、共通電源ライン１６をｍ個（ｍは３以上の整数）に分割し、各分割点からｍ−１個の配線を引き出して電源端子１１に接続するように構成できる。図１４は、ｍ＝３の場合の例を示している。なお、共通電源ライン１６をｍ個に分割する際は、ｍ個の分割片のうちの両端の分割片の長さが両端以外の分割片の長さの半分になるように分割することが好ましい。例えば、図１４に示したｍ＝３の例では、共通電源ライン１６を１：２：１の割合で分割することが好ましい。しかし、必ずしも上記のように分割する必要はない。
【０１０１】
この構成によれば、駆動回路の出力端子Ｏ１〜Ｏｎから出力される出力電流は、複数の分割点に位置する出力端子から出力される出力電流を山頂とする複数の山が連なった形状になる。
【０１０２】
従って、この実施の形態７に係る駆動回路をＮ個用いて定電流駆動回路を構成すれば、各駆動回路の出力端子Ｏ１〜Ｏｎから出力される複数の山の形状を有する出力電流が、複数連なった形状になる。
【０１０３】
この構成によれば、隣接する駆動回路の境目の出力電流は略等しくなるので、この定電流駆動装置をディスプレイパネルに適用した場合に、実施の形態１の場合と同様に、高質な画像が得られる。しかも、第１の駆動回路からの出力電流と第Ｎの駆動回路からの出力電流との差は、上述した共通電源ライン１６の中央部といった１箇所からのみ引き出される場合に比べて、更に小さくなるので、この定電流駆動装置をディスプレイパネルに適用した場合に、画面の一方の端部の輝度と他方の端部の輝度との差が更に小さくなり、高質な画像が得られる。
【０１０４】
なお、実施の形態５に係る駆動回路においても、電源端子１１を共通電源ライン１６の複数箇所から引き出すように構成できる。また、実施の形態３及び４においおては、接地端子１４を共通接地ライン１７の複数箇所から引き出すように構成できる。これらの場合も、上記変形例と同様の効果を奏する。
【０１０５】
以上説明したように、この実施の形態１〜７に係る駆動回路によれば、前段の駆動回路の最終段の出力電流を、次段の駆動回路を構成するカレントミラー回路の入力電流とするため、複数の駆動回路を接続しても、駆動回路の境目における電流バラツキを低減させることができ、この駆動回路を半導体集積回路で構成した場合、コスト低減が可能になる。
【０１０６】
また、本願を有機ＥＬなどの表示装置に使用した場合、駆動回路の境目で出力電流のバラツキによる輝度のバラツキが抑えられるので、良質の画像を提供できる。
【０１０７】
【発明の効果】
以上詳述したように、本発明によれば、隣接する駆動回路間での出力電流のバラツキを小さくできる安価な定電流駆動回路を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る駆動回路の構成を示すブロック図である。
【図２】本発明の実施の形態１に係る駆動回路の構成を示す回路図である。
【図３】本発明の実施の形態１に係る駆動回路を用いた定電流駆動装置の構成を示す図である。
【図４】本発明の実施の形態２に係る駆動回路の構成を示す回路図である。
【図５】本発明の実施の形態２に係る駆動回路の第１の変形例を示す回路図である。
【図６】本発明の実施の形態２に係る駆動回路の第２の変形例を示す回路図である。
【図７】本発明の実施の形態３に係る駆動回路の構成を示す回路図である。
【図８】本発明の実施の形態４に係る駆動回路の構成を示す回路図である。
【図９】本発明の実施の形態４に係る駆動回路の第１の変形例を示す回路図である。
【図１０】本発明の実施の形態４に係る駆動回路の第２の変形例を示す回路図である。
【図１１】本発明の実施の形態５に係る駆動回路の構成を示す回路図である。
【図１２】本発明の実施の形態６に係る駆動回路の構成を示す回路図である。
【図１３】本発明の実施の形態７に係る駆動回路の構成を示す回路図である。
【図１４】本発明の実施の形態７に係る駆動回路の変形例の構成を示す回路図である。
【図１５】従来のカレントミラー回路を用いた駆動回路の構成を示す回路図である。
【図１６】図１５に示す駆動回路の動作を説明するための図である。
【図１７】図１５に示す駆動回路を用いた定電流駆動装置の動作を説明するための図である。
【符号の説明】
１1〜１N 駆動回路
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ 第１のカレントミラー回路
１１ 電源端子
１２ 基準電流入力端子
１３ 基準電流出力端子
１４ 接地端子
１５ 第２電源端子
１６ 共通電源ライン
１７ 共通接地ライン
２０、２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ 第２のカレントミラー回路
Ｒ 基準電流設定抵抗
【発明の属する技術分野】
本発明は、駆動回路及びこれを用いた定電流駆動装置に関する。
【０００２】
【従来の技術】
従来、定電流で負荷を駆動するために、カレントミラー回路から構成される駆動回路が用いられている。図１５は、このような従来の駆動回路の一例を示す。この駆動回路は、カレントミラー回路と基準電流設定抵抗Ｒとから構成されている。
【０００３】
カレントミラー回路は、複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎから構成されている。このカレントミラー回路では、電源端子及び各ＰＮＰトランジスタＴｒ０〜Ｔｒｎは、物理的に図１５に示す位置、つまり、ＰＮＰトランジスタＴｒ０が物理的に電源に一番近い位置に配置され、ＰＮＰトランジスタＴｒｎが物理的に電源から一番遠い位置に配置されているものとする。
【０００４】
複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎの各々のベースは相互に接続され、エミッタは共通電源ラインで電源端子に共通に接続され、コレクタは出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。このカレントミラー回路の初段のＰＮＰトランジスタＴｒ０のベースはコレクタに接続され、所謂ダイオード結合がなされている。
【０００５】
このカレントミラー回路は、ＰＮＰトランジスタＴｒ０のコレクタに流れる電流と略等しい電流を、ＰＮＰトランジスタＴｒ１〜Ｔｒｎのコレクタに流し、出力電流として出力端子Ｏ１〜Ｏｎから出力する。これにより、独立した電位にある負荷が電流駆動される。初段のＰＮＰトランジスタＴｒ０のコレクタは基準電流設定抵抗Ｒを介して接地されている。
【０００６】
この基準電流設定抵抗Ｒにより、ＰＮＰトランジスタＴｒ０のコレクタに流す基準電流Ｉrefを調整できる。従って、基準電流設定抵抗Ｒの値を適宜選択することにより、出力端子Ｏ１〜Ｏｎに所望の大きさの電流を流し、以て定電流駆動が必要な負荷を駆動できるようになっている。このような従来の駆動回路は、例えば１個の半導体集積回路（ＩＣ）として構成される。
【０００７】
ところで、定電流駆動が必要な負荷として、多数の発光ダイオード（以下、「ＬＥＤ」という）を配列して形成されたＬＥＤディスプレイパネルや有機化合物のエレクトロルミネッセンス（以下、「ＥＬ」という）現象を利用する多数の有機ＥＬ素子を配列して形成された有機ＥＬディスプレイパネル等が知られている。
【０００８】
これらのディスプレイパネルでは発光素子として多数のＬＥＤや有機ＥＬが使用されることから、１個の駆動回路（ＩＣ）で定電流駆動装置を構成することができない。そこで、一般に、ディスプレイパネルを構成する多数の発光素子は複数の駆動回路で分割して駆動される。
【０００９】
この場合、各駆動回路の出力端子から出力される出力電流が不均一であると、発光素子の発光量にバラツキが生じ、ディスプレイパネルに表示むらが発生する。そこで、各駆動回路の出力端子から出力される出力電流が一定になるように、各駆動回路に設けられた基準電流設定抵抗Ｒの抵抗値を調整して基準電流を一定にすることが行われている。
【００１０】
このように、従来の駆動回路は、抵抗値を調整することにより独立にカレントミラー回路の入力電流を設定する方式が採用されるので、複数の駆動回路を用いて、ディスプレイパネルを定電流駆動する場合、各駆動回路の基準電流のバラツキを小さく抑えることは困難である。
【００１１】
そこで、このよう問題を解消するために、特開２０００−２９３２４５号公報は、「定電流駆動装置及び定電流駆動半導体集積回路」を開示している。この定電流駆動装置では、ＥＬディスプレイパネルの有機ＥＬ素子を定電流で駆動するために、複数の定電流ドライバＩＣが使用される。
【００１２】
各定電流ドライバＩＣには、定電流ドライバ回路及び制御回路を内蔵している。定電流ドライバＩＣには基準電流発生回路が内蔵されており、基準抵抗に基づいて発生される基準出力電流を基準端子から導出する。各定電流ドライバＩＣの基準電流入力端子には、基準電流発生回路から出力される基準出力電流を入力し、出力端子からそれぞれ同一電流値の駆動電流を出力する。駆動電流は、各制御回路によってオン又はオフに制御される。
【００１３】
この構成により、複数の定電流ドライバＩＣを用いて多数の負荷を、定電流ドライバＩＣ間の出力電流のバラツキが小さい状態で駆動できる。
【００１４】
【発明が解決しようとする課題】
しかしながら、多数の出力端子を有するカレントミラー回路から構成される駆動回路の場合、カレントミラー回路の共通電源ラインのインピーダンスに起因して、出力端子の位置により電流比がずれる。図１６は、カレントミラー回路の配線抵抗と電流比のズレの関係を示す。
【００１５】
この図１６から理解できるように、カレントミラー回路の配線抵抗の値が大きくなるほど、つまりセル（トランジスタ）の位置が電源端子から遠くなるほど電流比のズレが大きくなる。その結果、電源端子の近くに配置されたトランジスタで駆動される発光素子の輝度と電源端子から遠い位置に配置されたトランジスタで駆動される発光素子の輝度とに差が生じる。
【００１６】
従って、図１７（Ａ）に示すように、４個の駆動回路でディスプレイパネルの発光素子を駆動する場合を考えると、各駆動回路の出力電流は、図１７（Ｂ）の実線で示すように、電源端子から遠くなるに従って小さくなる。その結果、図１７（Ｂ）のＡに示すように、１つの駆動回路の終端側の出力端子からの出力電流と隣接する駆動回路の始端側の出力端子からの出力電流との差が大きくなる。その結果、１つの駆動回路で駆動される発光素子と隣接する駆動回路で駆動される発光素子との境界における輝度差が明瞭に現れて画質が著しく低下する。
【００１７】
なお、図１７（Ｂ）中の破線は、駆動回路の製造プロセスに起因する電気的特性のバラツキに基づく出力電流のバラツキを表している。このバラツキは、理論的には基準電流設定抵抗Ｒの値を適宜選択することにより基準電流を適当に選べば解消できるが、実際には、上述したように、基準電流のバラツキを小さく抑えることは困難である。
【００１８】
このような問題を解消するためには、即ち、図１６の特性線の傾きを小さくするためには、共通電源ラインのインピーダンスを小さくする必要がある。このためには、共通電源ラインの幅を太くしたり、複数の電源端子を設ける必要がある。また、カレントミラー回路の基準電流のバラツキを小さくするためには、トリミング等を行ったり、駆動回路を構成する半導体集積回路をウエハ単位で管理する必要がある。これらは、駆動回路を半導体集積回路で構成する場合、コストアップの要因になる。
【００１９】
そこで、本発明の目的は、隣接する駆動回路間での出力電流のバラツキを小さくできる安価な駆動回路及びこれを用いた定電流駆動装置を提供することにある。
【００２０】
【課題を解決するための手段】
本発明の第１の態様に係る駆動回路は、上記目的を達成するために、入力された基準電流に応じた複数の出力電流を出力する第１のカレントミラー回路と、前記第１のカレントミラー回路の最終段の出力電流の極性を変換して出力する第２のカレントミラー回路、とを備えている。
【００２１】
この駆動回路は、電流吐き出し型として構成できる。この場合、前記第１のカレントミラー回路は、基準電流を設定するための基準電流入力端子と、電源が供給される電源端子と、前記基準電流入力端子と前記電源端子との間に設けられ、出力電流を決定する第１回路と、複数の出力端子と、前記電源端子から敷延された共通電源ラインと前記複数の出力端子との間に設けられ、前記第１回路で決定された出力電流を出力する複数の第２回路と、前記複数の第２回路の次段に設けられ、前記第１回路で決定された出力電流を出力する第３回路、とから構成し、前記第２のカレントミラー回路は、前記第１のカレントミラー回路に含まれる第３回路からの出力電流の極性を変換して出力する基準電流出力端子を備えるように構成できる。
【００２２】
より具体的には、この駆動回路を、前記第１のカレントミラー回路に含まれる第１回路、第２回路及び第３回路はＰＮＰトランジスタから構成し、前記第２のカレントミラー回路はＮＰＮトランジスタから構成することができる。この場合、前記第１回路及び前記第２のカレントミラー回路の少なくとも１つにベース電流補償回路を備えるように構成できる。
【００２３】
或いは、この駆動回路は、前記第１のカレントミラー回路に含まれる第１回路、第２回路及び第３回路はＰチャンネルＭＯＳトランジスタから構成し、前記第２のカレントミラー回路はＮチャンネルＭＯＳトランジスタから構成することができる。
【００２４】
以上のような電流吐き出し型の駆動回路の前記電源端子は、該電源端子から敷延された前記共通電源ラインの中央部から引き出すように構成できる。或るいは、前記電源端子は、該電源端子から敷延された前記共通電源ラインの複数箇所から引き出すように構成できる。
【００２５】
また、本発明の駆動回路は、電流吸い込み型として構成できる。この場合、前記第１のカレントミラー回路は、基準電流を設定するための基準電流入力端子と、グランドに接続される接地端子と、前記基準電流入力端子と前記接地端子との間に設けられ、出力電流を決定する第１回路と、複数の出力端子と、前記接地端子から敷延された共通接地ラインと前記複数の出力端子との間に設けられ、前記第１回路で決定された出力電流を出力する複数の第２回路と、前記複数の第２回路の次段に設けられ、前記第１回路で決定された出力電流を出力する第３回路、とを備え、前記第２のカレントミラー回路は、前記第１のカレントミラー回路に含まれる第３回路からの出力電流の極性を変換して出力する基準電流出力端子を備えるように構成できる。
【００２６】
より具体的には、この駆動回路を、前記第１のカレントミラー回路に含まれる第１回路、第２回路及び第３回路はＮＰＮトランジスタから構成し、前記第２のカレントミラー回路はＰＮＰトランジスタから構成することができる。この場合、前記第１回路及び前記第２のカレントミラー回路の少なくとも１つにベース電流補償回路を備えるように構成できる。
【００２７】
或いは、この駆動回路を、前記第１のカレントミラー回路に含まれる第１回路、第２回路及び第３回路はＮチャンネルＭＯＳトランジスタから構成し、前記第２のカレントミラー回路はＰチャンネルＭＯＳトランジスタから構成することができる。
【００２８】
以上のような電流吸い込み型の駆動回路の前記接地端子は、該接地端子から敷延された前記共通接地ラインの中央部から引き出すように構成できる。或いは、前記接地端子は、該接地端子から敷延された前記共通接地ラインの複数箇所から引き出すように構成できる。
【００２９】
また、本発明の第２の態様に係る定電流駆動装置は、上述した駆動回路を複数備え、１つの駆動回路の前記基準電流出力端子は、該駆動回路に隣接する他の駆動回路の基準電流入力端子に接続されて構成されている。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態に係る駆動回路及び定電流駆動装置を、図面を参照しながら詳細に説明する。
【００３１】
（実施の形態１）
本発明の実施の形態１に係る駆動回路は、出力端子から電流を流出する電流吐き出し型のカレントミラー回路をバイポーラトランジスタで構成したものである。
【００３２】
図１は、本発明の実施の形態１に係る駆動回路の構成を示すブロック図である。この駆動回路は、第１のカレントミラー回路１０と第２のカレントミラー２０とから構成されている。
【００３３】
第１のカレントミラー１０は、電源端子１１、基準電流入力端子１２及び出力端子Ｏ１〜Ｏｎ（ｎは２以上の整数）を備えている。この第１のカレントミラー回路１０は、基準電流入力端子１２に供給される入力電流Ｉrefに応じた出力電流を出力端子Ｏ１〜Ｏｎから出力する。また、第１のカレントミラー回路１０からの出力電流の１つは第２のカレントミラー回路２０に供給される。
【００３４】
第２のカレントミラー回路２０は、第１のカレントミラー回路１０からの出力電流の極性を変換し、基準電流出力端子１３から出力する。この第２のカレントミラー回路２０には接地端子１４が設けられている。
【００３５】
図２は、上述した駆動回路の詳細な回路構成を示す図である。第１のカレントミラー回路１０は、複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎ＋１から構成されている。ＰＮＰトランジスタＴｒ０は本発明の第１回路に対応し、複数のＰＮＰトランジスタＴｒ１〜Ｔｒｎは本発明の複数の第２回路に対応し、ＰＮＰトランジスタＴｒｎ＋１は本発明の第３回路に対応する。
【００３６】
この第１のカレントミラー回路１０では、電源端子１１及び各ＰＮＰトランジスタＴｒ０〜Ｔｒｎ＋１は、物理的に図２に示す位置、つまり、ＰＮＰトランジスタＴｒ０が物理的に電源に一番近い位置に配置され、ＰＮＰトランジスタＴｒｎ＋１が物理的に電源から一番遠い位置に配置されている。
【００３７】
複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎ＋１の各々のベースは相互に接続され、エミッタは電源端子１１から敷延された共通電源ライン１６で共通に接続されている。この第１のカレントミラー回路１０の初段のＰＮＰトランジスタＴｒ０のベースはコレクタに接続され、所謂ダイオード結合がなされている。
【００３８】
最終段のトランジスタＴｒｎ＋１のコレクタは第２のカレントミラー回路２０に接続されている。中間のＰＮＰトランジスタＴｒ１〜Ｔｒｎのコレクタは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
【００３９】
第２のカレントミラー回路２０は、ＮＰＮトランジスタＴｒａとＮＰＮトランジスタＴｒｂとから構成されている。ＮＰＮトランジスタＴｒａのベースはコレクタに接続され、所謂ダイオード結合がなされている。このＮＰＮトランジスタＴｒａのエミッタは接地端子１４に接続されている。また、ＮＰＮトランジスタＴｒｂのベースはＮＰＮトランジスタＴｒａのベースに、コレクタは基準電流出力端子１３にそれぞれ接続され、エミッタは接地されている。
【００４０】
このＮＰＮトランジスタＴｒｂには、ＮＰＮトランジスタＴｒａと略同じ大きさの電流が流れる。この場合、ＮＰＮトランジスタＴｒｂに流れる電流の方向は、ＮＰＮトランジスタＴｒａに流れる電流の方向と同じである。従って、ＮＰＮトランジスタＴｒｂは電流を吸い込むように作用するので、極性が反転するように変換される。
【００４１】
次に、以上のように構成される駆動回路をＮ個（Ｎは２以上の整数）接続して定電流駆動装置を構成する場合の例を説明する。
【００４２】
図３は、Ｎ個の駆動回路がシリアルに接続された定電流駆動装置の構成を示すブロック図である。初段の第１の駆動回路１1の基準電流入力端子１２は、基準電流設定抵抗Ｒを介して接地されている。この基準電流設定抵抗Ｒにより、第１の駆動回路１1の第１カレントミラー回路１０に含まれる初段のＰＮＰトランジスタＴｒ０のコレクタに流れる基準電流Ｉrefが決定される。従って、基準電流設定抵抗Ｒの値を適宜選択することにより、第１の駆動回路１1の出力端子Ｏ１〜Ｏｎから所望の大きさの出力電流を得ることができる。
【００４３】
この第１の駆動回路１1の基準電流出力端子１３は、次段の第２の駆動回路１2の基準電流入力端子１２に接続されている。以下、同様にして、各駆動回路が順次接続され、最終段の第Ｎの駆動回路１Nの基準電流出力端子１３は無接続である。
【００４４】
以上のように構成される定電流駆動装置においては、例えば第１の駆動回路１1の出力端子Ｏｎから吐き出される電流の大きさと基準電流出力端子１３から吸い込む電流の大きさとは略等しく、且つ、第２の駆動回路１2の基準電流入力端子１２から吐き出される電流の大きさと出力端子Ｏ１から吐き出される電流の大きさとは略等しい。従って、第１の駆動度回路１1の出力端子Ｏｎから吐き出される出力電流の大きさと第２の駆動回路１2の出力端子Ｏ１から吐き出される出力電流の大きさは略等しくなる。
【００４５】
即ち、図３（Ｂ）に示すように、第１の駆動回路１1と第２の駆動回路１2との境目の出力電流の大きさは略等しくなる。他の駆動回路についても同様であり、隣接する駆動回路の境目の出力電流の大きさは略等しくなる。従って、この定電流駆動装置をディスプレイパネルに適用した場合に、１つの駆動回路で駆動される発光素子と隣接する駆動回路で駆動される発光素子との境界における輝度差は殆どなく、高質な画像が得られる。
【００４６】
（実施の形態２）
本発明の実施の形態２に係る駆動回路は、実施の形態１に係る駆動回路における第１及び第２のカレントミラー回路に、ベース電流補償回路を設けたものである。
【００４７】
図４は、この実施の形態２に係る駆動回路の構成を示す回路図である。この駆動回路では、第１のカレントミラー回路１０ａは、実施の形態１に係る駆動回路の第１のカレントミラー回路１０に、ベース電流補償回路としてＰＮＰトランジスタＴｒｘが追加されることにより構成されている。
【００４８】
ＰＮＰトランジスタＴｒｘのベースはＰＮＰトランジスタＴｒ０のコレクタに、エミッタはＰＮＰトランジスタＴｒ０のベースにそれぞれ接続され、コレクタは接地端子１４に接続されている。
【００４９】
上述した実施の形態１に係る駆動回路では、電流増幅率ｈfeの大きなトランジスタでは、ベース電流はコレクタ電流に比べて充分小さいから、ベース電流を無視して基準電流Ｉref＝コレクタ電流Ｉcとしている。しかし、ベース電流を無視できない場合は、このトランジスタＴｒｘから構成されるベース電流補償回路を追加することにより、コレクタ電流Ｉcを基準電流Ｉrefに近づけることができる。
【００５０】
また、第２のカレントミラー回路２０ａは、実施の形態１に係る駆動回路の第２のカレントミラー回路２０に、ベース電流補償回路としてＮＰＮトランジスタＴｒｙが追加されることにより構成されている。
【００５１】
ＮＰＮトランジスタＴｒｙのベースはＮＰＮトランジスタＴｒａのコレクタに、エミッタはＮＰＮトランジスタＴｒａのベースにそれぞれ接続され、コレクタは第２電源端子１５に接続されている。第２電源端子１５には、ＮＰＮトランジスタＴｒａのベース電流を補償するのに好適な電源が供給される。
【００５２】
このＮＰＮトランジスタＴｒｙから構成されるベース電流補償回路を追加することにより、上述したように、ベース電流を無視できない場合であっても、ＮＰＮトランジスタＴｒａのコレクタ電流Ｉcを基準電流Ｉrefに近づけることができる。
【００５３】
以上説明したように、この実施の形態２に係る駆動回路によれば、基準電流入力端子１２に流れる電流と出力端子Ｏ１〜Ｏｎから出力される出力電流とを高精度で一致させると共に、第１のカレントミラー回路１０ａの最終段のＰＮＰトランジスタＴｒｎ＋１のコレクタに流れる電流と基準電流出力端子１３に流れる電流とを高精度で一致させることができるので、正確な電流制御が可能になる。
【００５４】
なお、上述した実施の形態２では、第１のカレントミラー回路１０ａ及び第２カレントミラー回路２０ａの双方にベース電流補償回路を設ける構成としたが、図５に示すように、第２のカレントミラー回路２０ａだけにベース電流補償回路を設けるように構成してもよい。或いはまた、図６に示すように、第１のカレントミラー回路１０ａだけにベース電流補償回路を設けるように構成することもできる。
【００５５】
（実施の形態３）
本発明の実施の形態３に係る駆動回路は、出力端子から電流を吸い込む電流吸い込み型のカレントミラー回路をバイポーラトランジスタで構成したものである。なお、以下では、実施の形態１に相当する部分には実施の形態１と同じ符号を付して説明する。
【００５６】
図７は、本発明の実施の形態３に係る駆動回路の詳細な回路構成を示す図である。この駆動回路は、第１のカレントミラー回路１０ｂと第２のカレントミラー２０ｂとから構成されている。
【００５７】
第１のカレントミラー回路１０ｂは、複数のＮＰＮトランジスタＴｒ０〜Ｔｒｎ＋１から構成されている。ＮＰＮトランジスタＴｒ０は本発明の第１回路に対応し、複数のＮＰＮトランジスタＴｒ１〜Ｔｒｎは本発明の複数の第２回路に対応し、ＮＰＮトランジスタＴｒｎ＋１は本発明の第３回路に対応する。
【００５８】
この第１のカレントミラー回路１０ｂでは、接地端子１４及び各ＮＰＮトランジスタＴｒ０〜Ｔｒｎ＋１は、物理的に図７に示す位置、つまり、ＮＰＮトランジスタＴｒ０が物理的に接地端子１４に一番近い位置に配置され、ＮＰＮトランジスタＴｒｎ＋１が物理的に接地端子１４から一番遠い位置に配置されている。
【００５９】
複数のＮＰＮトランジスタＴｒ０〜Ｔｒｎ＋１の各々のベースは相互に接続され、エミッタは接地端子１４から敷延された共通接地ライン１７で共通に接続されている。この第１のカレントミラー回路１０ｂの初段のＮＰＮトランジスタＴｒ０のベースはコレクタに接続され、所謂ダイオード結合がなされている。
【００６０】
最終段のトランジスタＴｒｎ＋１のコレクタは第２のカレントミラー回路２０ｂに接続されている。中間のＮＰＮトランジスタＴｒ１〜Ｔｒｎのコレクタは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
【００６１】
第２のカレントミラー回路２０ｂは、ＰＮＰトランジスタＴｒａとＰＮＰトランジスタＴｒｂとから構成されている。ＰＮＰトランジスタＴｒａのベースはコレクタに接続され、所謂ダイオード結合がなされている。このＰＮＰトランジスタＴｒａのエミッタは電源端子１１に接続されている。また、ＰＮＰトランジスタＴｒｂのベースはＰＮＰトランジスタＴｒａのベースに、コレクタは基準電流出力端子１３に、エミッタは電源端子１１にそれぞれ接続されている。
【００６２】
このＰＮＰトランジスタＴｒｂには、ＰＮＰトランジスタＴｒａと略同じ大きさの電流が流れる。この場合、ＰＮＰトランジスタＴｒｂに流れる電流の方向は、ＰＮＰトランジスタＴｒａに流れる電流の方向と同じである。従って、ＰＮＰトランジスタＴｒｂは電流を吐き出すように作用するので、極性が反転するように変換される。
【００６３】
上記のように構成される駆動回路の動作は、ＰＮＰトランジスタがＮＰＮトランジスタに入れ替わったことを除けば、実施の形態１に係る駆動回路の動作と同じである。
【００６４】
この実施の形態３に係る駆動回路によれば、電流を吐き出すタイプの発光素子を駆動できる。また、上述した実施の形態１と同様に、この駆動回路を複数使用して構成された定電流駆動装置をディスプレイパネルに適用した場合に、１つの駆動回路で駆動される発光素子と隣接する駆動回路で駆動される発光素子との境界における輝度差は殆どなく、高質な画像が得られる。
【００６５】
（実施の形態４）
本発明の実施の形態４に係る駆動回路は、実施の形態３に係る駆動回路における第１及び第２のカレントミラー回路に、ベース電流補償回路を設けたものである。
【００６６】
図８は、この実施の形態４に係る駆動回路の構成を示す回路図である。この駆動回路では、第１のカレントミラー回路１０ｃは、実施の形態３に係る駆動回路の第１のカレントミラー回路１０ｂに、ベース電流補償回路としてＮＰＮトランジスタＴｒｘが追加されることにより構成されている。
【００６７】
ＮＰＮトランジスタＴｒｘのベースはＮＰＮトランジスタＴｒ０のコレクタに、エミッタはＮＰＮトランジスタＴｒ０のベースにそれぞれ接続され、コレクタは第２電源端子１５に接続されている。第２電源端子１５には、ＮＰＮトランジスタＴｒ０のベース電流を補償するのに好適な電源が供給される。
【００６８】
上述した実施の形態３に係る駆動回路では、ｈfeの大きなトランジスタでは、ベース電流はコレクタ電流に比べて充分小さいから、ベース電流を無視して基準電流Ｉref＝コレクタ電流Ｉcとしている。しかし、ベース電流を無視できない場合は、このＮＰＮトランジスタＴｒｘから構成されるベース電流補償回路を追加することにより、ＮＰＮトランジスタＴｒ０のコレクタ電流Ｉcを基準電流Ｉrefに近づけることができる。
【００６９】
また、第２のカレントミラー回路２０ｃは、上述した実施の形態３に係る駆動回路の第２のカレントミラー回路２０ｂに、ベース電流補償回路としてＰＮＰトランジスタＴｒｙが追加されることにより構成されている。
【００７０】
ＰＮＰトランジスタＴｒｙのベースはＰＮＰトランジスタＴｒａのコレクタに、エミッタはＰＮＰトランジスタＴｒａのベースにそれぞれ接続され、コレクタは接地端子１４に接続されている。
【００７１】
このＰＮＰトランジスタＴｒｙから構成されるベース電流補償回路を追加することにより、上述したように、ベース電流を無視できない場合であっても、コレクタ電流Ｉcを基準電流Ｉrefに近づけることができる。
【００７２】
以上説明したように、この実施の形態４に係る駆動回路によれば、基準電流入力端子１２に流れる電流と出力端子Ｏ１〜Ｏｎから出力される出力電流とを高精度で一致させると共に、第１のカレントミラー回路１０ｃの最終段のＮＰＮトランジスタＴｒｎ＋１のコレクタに流れる電流と基準電流出力端子１３に流れる電流とを高精度で一致させることができるので、正確な電流制御が可能になる。
【００７３】
なお、上述した実施の形態４では、第１のカレントミラー回路１０ｃ及び第２カレントミラー回路２０ｃの双方にベース電流補償回路を設ける構成としたが、図９に示すように、第２のカレントミラー回路２０ｃだけにベース電流補償回路を設けるように構成してもよい。或いはまた、図１０に示すように、第１のカレントミラー回路２０ｃだけにベース電流補償回路を設けるように構成してもよい。
【００７４】
（実施の形態５）
本発明の実施の形態５に係る駆動回路は、出力端子から電流を吐き出す電流吐き出し型のカレントミラー回路をＭＯＳトランジスタで構成したものである。なお、以下では、実施の形態１に相当する部分には実施の形態１と同じ符号を付して説明する。
【００７５】
図１１は、本発明の実施の形態５に係る駆動回路の詳細な回路構成を示す図である。この駆動回路は、第１のカレントミラー回路１０ｄと第２のカレントミラー２０ｄとから構成されている。
【００７６】
第１のカレントミラー１０ｄは、基準電流入力端子１２に供給される入力電流Ｉrefに応じた出力電流を出力端子Ｏ１〜Ｏｎから出力する。また、第１のカレントミラー回路１０ｄからの出力電流の１つは第２のカレントミラー回路２０ｄに供給される。第２のカレントミラー回路２０ｄは、第１のカレントミラー回路１０ｄからの出力電流の極性を変換し、基準電流出力端子１３から出力する。
【００７７】
より詳しくは、第１のカレントミラー回路１０ｄは、複数のＰチャンネルＭＯＳトランジスタ（以下、「ＰＭＯＳトランジスタ」という）Ｔｒ０〜Ｔｒｎ＋１から構成されている。ＰＭＯＳトランジスタＴｒ０は本発明の第１回路に対応し、複数のＰＭＯＳトランジスタＴｒ１〜Ｔｒｎは本発明の複数の第２回路に対応し、ＰＭＯＳトランジスタＴｒｎ＋１は本発明の第３回路に対応する。
【００７８】
この第１のカレントミラー回路１０ｄでは、電源端子１１及び各ＰＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１は、物理的に図１１に示す位置、つまり、ＰＭＯＳトランジスタＴｒ０が物理的に電源端子１１に一番近い位置に配置され、ＰＭＯＳトランジスタＴｒｎ＋１が物理的に電源端子１１から一番遠い位置に配置されている。
【００７９】
複数のＰＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１の各々のゲートは相互に接続され、ソースは電源端子１１から敷延された共通電源ライン１６で共通に接続されている。この第１のカレントミラー回路１０ｄの初段のＰＭＯＳトランジスタＴｒ０のゲートはドレインに接続されている。
【００８０】
最終段のトランジスタＴｒｎ＋１のドレインは第２のカレントミラー回路２０ｄに接続されている。中間のＰＭＯＳトランジスタＴｒ１〜Ｔｒｎのドレインは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
【００８１】
第２のカレントミラー回路２０ｄは、ＮチャンネルＭＯＳトランジスタ（以下、「ＮＭＯＳトランジスタ」という）ＴｒａとＮＭＯＳトランジスタＴｒｂとから構成されている。ＮＭＯＳトランジスタＴｒａのゲートはドレインに接続されている。このＮＭＯＳトランジスタＴｒａのソースは接地端子１４に接続されている。また、ＮＭＯＳトランジスタＴｒｂのゲートはＮＭＯＳトランジスタＴｒａのゲートに、ドレインは基準電流出力端子１３にそれぞれ接続され、ソースは接地されている。
【００８２】
このＮＭＯＳトランジスタＴｒｂには、ＮＭＯＳトランジスタＴｒａと略同じ大きさの電流が流れる。この場合、ＮＭＯＳトランジスタＴｒｂに流れる電流の方向は、ＮＭＯＳトランジスタＴｒａに流れる電流の方向と同じである。従って、ＮＭＯＳトランジスタＴｒｂは電流を吸い込むように作用するので、極性が反転するように変換される。
【００８３】
上記のように構成される駆動回路の動作は、ＰＮＰトランジスタ及びＮＰＮトランジスタがＰＭＯＳトランジスタ及びＮＭＯＳトランジスタにそれぞれ代替されたことを除けば、実施の形態１に係る駆動回路の動作と同じである。この実施の形態５に係る駆動装置によっても、実施の形態１と同様の効果を奏する。
【００８４】
（実施の形態６）
本発明の実施の形態６に係る駆動回路は、出力端子から電流を流入する電流吸い込み型のカレントミラー回路をＭＯＳトランジスタで構成したものである。なお、以下では、実施の形態１に相当する部分には実施の形態１及び３と同じ符号を付して説明する。
【００８５】
図１２は、本発明の実施の形態６に係る駆動回路の詳細な回路構成を示す図である。この駆動回路は、第１のカレントミラー回路１０ｅと第２のカレントミラー２０ｅとから構成されている。
【００８６】
第１のカレントミラー回路１０ｅは、複数のＮＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１から構成されている。ＮＭＯＳトランジスタＴｒ０は本発明の第１回路に対応し、複数のＮＭＯＳトランジスタＴｒ１〜Ｔｒｎは本発明の複数の第２回路に対応し、ＮＭＯＳトランジスタＴｒｎ＋１は本発明の第３回路に対応する。
【００８７】
この第１のカレントミラー回路１０ｅでは、接地端子１４及び各ＮＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１は、物理的に図１２に示す位置、つまり、ＮＭＯＳトランジスタＴｒ０が物理的に接地端子１４に一番近い位置に配置され、ＮＭＯＳトランジスタＴｒｎ＋１が物理的に接地端子から一番遠い位置に配置されている。
【００８８】
複数のＮＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１の各々のゲートは相互に接続され、ソースは接地端子１４から敷延された共通接地ライン１７で共通に接続されている。この第１のカレントミラー回路１０ｅの初段のＮＭＯＳトランジスタＴｒ０のゲートはドレインに接続されている。
【００８９】
最終段のトランジスタＴｒｎ＋１のドレインは第２のカレントミラー回路２０ｅに接続されている。中間のＮＭＯＳトランジスタＴｒ１〜Ｔｒｎのドレインは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
【００９０】
第２のカレントミラー回路２０ｂは、ＰＭＯＳトランジスタＴｒａとＰＭＯＳトランジスタＴｒｂとから構成されている。ＰＭＯＳトランジスタＴｒａのゲートはドレインに接続されている。このＰＭＯＳトランジスタＴｒａのソースは電源端子１１に接続されている。また、ＰＭＯＳトランジスタＴｒｂのゲートはＰＭＯＳトランジスタＴｒａのゲートに、ドレインは基準電流出力端子１３にそれぞれ接続され、ソースは電源端子１１に接続されている。
【００９１】
このＰＭＯＳトランジスタＴｒｂには、ＰＭＯＳトランジスタＴｒａと略同じ大きさの電流が流れる。この場合、ＰＭＯＳトランジスタＴｒｂに流れる電流の方向は、ＰＭＯＳトランジスタＴｒａに流れる電流の方向と同じである。従って、ＰＭＯＳトランジスタＴｒｂは電流を吐き出すように作用するので、極性が反転するように変換される。
【００９２】
上記のように構成される駆動回路の動作は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタが入れ替わったことを除けば、実施の形態３に係る駆動回路の動作と同じである。
【００９３】
この実施の形態６に係る駆動回路によれば、電流を吐き出すタイプの発光素子を駆動できる。また、上述した実施の形態３と同様に、この駆動回路を複数使用して構成された定電流駆動装置をディスプレイパネルに適用した場合に、１つの駆動回路で駆動される発光素子と隣接する駆動回路で駆動される発光素子との境界における輝度差は殆どなく、高質な画像が得られる。
【００９４】
（実施の形態７）
本発明の実施の形態７に係る駆動装置は、実施の形態１に係る駆動回路の第１のカレントミラー回路の電源端子の物理的な位置を変更したものである。
【００９５】
図１３は、本発明の実施の形態７に係る駆動回路の構成を示すブロック図である。この駆動回路は、電源端子１１が、ＮＰＮトランジスタＴｒ０とＴｒｎ＋１とを結ぶ共通電源ライン１６の物理的な中央部に設けられていることを除けば、実施の形態１のそれと同じである。ここで、中央部とは、ＰＮＰトランジスタ１ｒ０とＴｒｎ＋１との間を言い、より具体的には、これら両ＰＮＰトランジスタの略中央であることが好ましい。
【００９６】
この構成によれば、駆動回路の出力端子Ｏ１〜Ｏｎから出力される出力電流は、中央の出力端子から出力される出力電流が最も大きく、出力端子Ｏ１側及び出力端子Ｏｎ側にいくに従って徐々に小さくなるといった山の形状になる。
【００９７】
従って、この実施の形態７に係る駆動回路をＮ個用いて定電流駆動回路を構成すれば、各駆動回路の出力端子Ｏ１〜Ｏｎから出力される出力電流は、図３（Ｃ）に示すように、山の形状が連なったようになる。
【００９８】
この構成によれば、隣接する駆動回路の境目の出力電流は略等しくなるので、この定電流駆動装置をディスプレイパネルに適用した場合に、実施の形態１の場合と同様に、高質な画像が得られる。しかも、第１の駆動回路からの出力電流と第Ｎの駆動回路からの出力電流との差は、実施の形態１に係る駆動回路をＮ個用いて定電流駆動装置を構成した場合に比べて小さくなるので、この定電流駆動装置をディスプレイパネルに適用した場合に、画面の一方の端部の輝度と他方の端部の輝度との差が小さくなり、高質な画像が得られる。
【００９９】
なお、実施の形態５に係る駆動回路においても、電源端子１１を共通電源ライン１６の中央部から引き出すように構成できる。また、実施の形態３及び４においては、接地端子１４を共通接地ライン１７の中央部から引き出すように構成できる。これらの場合も、上記と同様の効果を奏する。
【０１００】
図１４は、本発明の実施の形態７に係る駆動回路の変形例の構成を示すブロック図である。この駆動回路は、電源端子１１が、ＮＰＮトランジスタＴｒ０とＴｒｎ＋１とを結ぶ共通電源ライン１６の複数箇所から引き出されていることを除けば、実施の形態１のそれと同じである。この場合、共通電源ライン１６をｍ個（ｍは３以上の整数）に分割し、各分割点からｍ−１個の配線を引き出して電源端子１１に接続するように構成できる。図１４は、ｍ＝３の場合の例を示している。なお、共通電源ライン１６をｍ個に分割する際は、ｍ個の分割片のうちの両端の分割片の長さが両端以外の分割片の長さの半分になるように分割することが好ましい。例えば、図１４に示したｍ＝３の例では、共通電源ライン１６を１：２：１の割合で分割することが好ましい。しかし、必ずしも上記のように分割する必要はない。
【０１０１】
この構成によれば、駆動回路の出力端子Ｏ１〜Ｏｎから出力される出力電流は、複数の分割点に位置する出力端子から出力される出力電流を山頂とする複数の山が連なった形状になる。
【０１０２】
従って、この実施の形態７に係る駆動回路をＮ個用いて定電流駆動回路を構成すれば、各駆動回路の出力端子Ｏ１〜Ｏｎから出力される複数の山の形状を有する出力電流が、複数連なった形状になる。
【０１０３】
この構成によれば、隣接する駆動回路の境目の出力電流は略等しくなるので、この定電流駆動装置をディスプレイパネルに適用した場合に、実施の形態１の場合と同様に、高質な画像が得られる。しかも、第１の駆動回路からの出力電流と第Ｎの駆動回路からの出力電流との差は、上述した共通電源ライン１６の中央部といった１箇所からのみ引き出される場合に比べて、更に小さくなるので、この定電流駆動装置をディスプレイパネルに適用した場合に、画面の一方の端部の輝度と他方の端部の輝度との差が更に小さくなり、高質な画像が得られる。
【０１０４】
なお、実施の形態５に係る駆動回路においても、電源端子１１を共通電源ライン１６の複数箇所から引き出すように構成できる。また、実施の形態３及び４においおては、接地端子１４を共通接地ライン１７の複数箇所から引き出すように構成できる。これらの場合も、上記変形例と同様の効果を奏する。
【０１０５】
以上説明したように、この実施の形態１〜７に係る駆動回路によれば、前段の駆動回路の最終段の出力電流を、次段の駆動回路を構成するカレントミラー回路の入力電流とするため、複数の駆動回路を接続しても、駆動回路の境目における電流バラツキを低減させることができ、この駆動回路を半導体集積回路で構成した場合、コスト低減が可能になる。
【０１０６】
また、本願を有機ＥＬなどの表示装置に使用した場合、駆動回路の境目で出力電流のバラツキによる輝度のバラツキが抑えられるので、良質の画像を提供できる。
【０１０７】
【発明の効果】
以上詳述したように、本発明によれば、隣接する駆動回路間での出力電流のバラツキを小さくできる安価な定電流駆動回路を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る駆動回路の構成を示すブロック図である。
【図２】本発明の実施の形態１に係る駆動回路の構成を示す回路図である。
【図３】本発明の実施の形態１に係る駆動回路を用いた定電流駆動装置の構成を示す図である。
【図４】本発明の実施の形態２に係る駆動回路の構成を示す回路図である。
【図５】本発明の実施の形態２に係る駆動回路の第１の変形例を示す回路図である。
【図６】本発明の実施の形態２に係る駆動回路の第２の変形例を示す回路図である。
【図７】本発明の実施の形態３に係る駆動回路の構成を示す回路図である。
【図８】本発明の実施の形態４に係る駆動回路の構成を示す回路図である。
【図９】本発明の実施の形態４に係る駆動回路の第１の変形例を示す回路図である。
【図１０】本発明の実施の形態４に係る駆動回路の第２の変形例を示す回路図である。
【図１１】本発明の実施の形態５に係る駆動回路の構成を示す回路図である。
【図１２】本発明の実施の形態６に係る駆動回路の構成を示す回路図である。
【図１３】本発明の実施の形態７に係る駆動回路の構成を示す回路図である。
【図１４】本発明の実施の形態７に係る駆動回路の変形例の構成を示す回路図である。
【図１５】従来のカレントミラー回路を用いた駆動回路の構成を示す回路図である。
【図１６】図１５に示す駆動回路の動作を説明するための図である。
【図１７】図１５に示す駆動回路を用いた定電流駆動装置の動作を説明するための図である。
【符号の説明】
１1〜１N 駆動回路
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ 第１のカレントミラー回路
１１ 電源端子
１２ 基準電流入力端子
１３ 基準電流出力端子
１４ 接地端子
１５ 第２電源端子
１６ 共通電源ライン
１７ 共通接地ライン
２０、２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ 第２のカレントミラー回路
Ｒ 基準電流設定抵抗
Claims (16)
- 前段の駆動回路から出力される基準電流に基づいて、複数の出力電流を出力する第１のカレントミラー回路と、
前記第１のカレントミラー回路の前記複数の出力電流のうちの第１の出力電流の極性を反転するように変換した次段基準電流を次段の駆動回路に出力する第２のカレントミラー回路と
を具備し、
前記第１のカレントミラー回路は、
入力される前記基準電流が流れる基準電流入力端子と、
電源が供給される電源端子と前記基準電流入力端子との間に設けられ、出力電流を決定する第１回路と、
複数の出力端子と、
前記電源端子から敷延された共通電源ラインと前記複数の出力端子との間に設けられ、前記第１回路で決定される出力電流を出力する複数の第２回路と、
前記複数の第２回路の次段に設けられ、前記第１回路で決定される出力電流を前記第２のカレントミラー回路に出力する第３回路と
を備える
駆動回路。 - 前記第２のカレントミラー回路は、前記第３回路から出力される出力電流の極性を反転するように変換された電流を出力する基準電流出力端子を備える
請求項１に記載の駆動回路。 - 前記第１のカレントミラー回路に含まれる前記第１回路、前記第２回路及び前記第３回路は、ＰＮＰトランジスタを含み、
前記第２のカレントミラー回路は、ＮＰＮトランジスタを含む
請求項２に記載の駆動回路。 - 前記第１回路及び前記第２のカレントミラー回路の少なくとも１つにベース電流補償回路を備える
請求項３に記載の駆動回路。 - 前記第１のカレントミラー回路に含まれる前記第１回路、前記第２回路及び前記第３回路は、ＰチャンネルＭＯＳトランジスタを含み、
前記第２のカレントミラー回路は、ＮチャンネルＭＯＳトランジスタを含む
請求項２に記載の駆動回路。 - 前記電源端子は、該電源端子から敷延された前記共通電源ラインの中央部から引き出されている
請求項１乃至５の何れか１項に記載の駆動回路。 - 前記電源端子は、該電源端子から敷延された前記共通電源ラインの複数箇所から引き出されている
請求項１乃至５の何れか１項に記載の駆動回路。 - 前段の駆動回路から出力される基準電流に基づいて、複数の出力電流を出力する第１のカレントミラー回路と、
前記第１のカレントミラー回路の前記複数の出力電流のうちの第１の出力電流の極性を反転するように変換した次段基準電流を次段の駆動回路に出力する第２のカレントミラー回路と
を具備し、
前記第１のカレントミラー回路は、
入力される前記基準電流が流れる基準電流入力端子と、
グランドに接続される接地端子と前記基準電流入力端子との間に設けられ、出力電流を決定する第１回路と、
複数の出力端子と、
前記接地端子から敷延された共通接地ラインと前記複数の出力端子との間に設けられ、前記第１回路で決定される出力電流を出力する複数の第２回路と、
前記複数の第２回路の次段に設けられ、前記第１回路で決定される出力電流を前記第２のカレントミラー回路に出力する第３回路と
を備える
駆動回路。 - 前記第２のカレントミラー回路は、前記第３回路から出力される出力電流の極性を反転するように変換された電流を出力する基準電流出力端子を備える
請求項８に記載の駆動回路。 - 前記第１のカレントミラー回路に含まれる前記第１回路、前記第２回路及び前記第３回路は、ＮＰＮトランジスタを含み、
前記第２のカレントミラー回路は、ＰＮＰトランジスタを含む
請求項９に記載の駆動回路。 - 前記第１回路及び前記第２のカレントミラー回路の少なくとも１つにベース電流補償回路を備える
請求項１０に記載の駆動回路。 - 前記第１のカレントミラー回路に含まれる前記第１回路、前記第２回路及び前記第３回路は、ＮチャンネルＭＯＳトランジスタを含み、
前記第２のカレントミラー回路は、ＰチャンネルＭＯＳトランジスタを含む
請求項９に記載の駆動回路。 - 前記接地端子は、該接地端子から敷延された前記共通接地ラインの中央部から引き出されている
請求項８乃至１２の何れか１項に記載の駆動回路。 - 前記接地端子は、該接地端子から敷延された前記共通接地ラインの複数箇所から引き出されている
請求項８乃至１２の何れか１項に記載の駆動回路。 - 請求項１乃至１４の何れか１項に記載の駆動回路を複数備え、前記複数の駆動回路のうちの第１駆動回路の前記基準電流出力端子は、該第１駆動回路に隣接する第２駆動回路の前記基準電流入力端子に接続される
定電流駆動装置。 - ディスプレイパネルを構成する多数の発光素子を複数の前記駆動回路で分割して駆動する
請求項１５に記載の定電流駆動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000401486A JP4735911B2 (ja) | 2000-12-28 | 2000-12-28 | 駆動回路及びこれを用いた定電流駆動装置 |
| TW090131333A TW554608B (en) | 2000-12-28 | 2001-12-18 | Driving circuit and constant current driving apparatus using the same |
| KR10-2001-0082826A KR100452737B1 (ko) | 2000-12-28 | 2001-12-21 | 구동회로 및 이를 이용한 정전류구동회로장치 |
| US10/026,466 US6882186B2 (en) | 2000-12-28 | 2001-12-27 | Driving circuit and constant current driving apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000401486A JP4735911B2 (ja) | 2000-12-28 | 2000-12-28 | 駆動回路及びこれを用いた定電流駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002202823A JP2002202823A (ja) | 2002-07-19 |
| JP4735911B2 true JP4735911B2 (ja) | 2011-07-27 |
Family
ID=18865911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000401486A Expired - Lifetime JP4735911B2 (ja) | 2000-12-28 | 2000-12-28 | 駆動回路及びこれを用いた定電流駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6882186B2 (ja) |
| JP (1) | JP4735911B2 (ja) |
| KR (1) | KR100452737B1 (ja) |
| TW (1) | TW554608B (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4653775B2 (ja) * | 2002-04-26 | 2011-03-16 | 東芝モバイルディスプレイ株式会社 | Ｅｌ表示装置の検査方法 |
| KR100638304B1 (ko) * | 2002-04-26 | 2006-10-26 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | Ｅｌ 표시 패널의 드라이버 회로 |
| JP4630884B2 (ja) * | 2002-04-26 | 2011-02-09 | 東芝モバイルディスプレイ株式会社 | Ｅｌ表示装置の駆動方法、およびｅｌ表示装置 |
| GB2389952A (en) * | 2002-06-18 | 2003-12-24 | Cambridge Display Tech Ltd | Driver circuits for electroluminescent displays with reduced power consumption |
| KR100803412B1 (ko) | 2002-10-31 | 2008-02-13 | 가시오게산키 가부시키가이샤 | 표시장치 및 표시장치 구동방법 |
| JP3810364B2 (ja) | 2002-12-19 | 2006-08-16 | 松下電器産業株式会社 | 表示装置用ドライバ |
| US7944411B2 (en) * | 2003-02-06 | 2011-05-17 | Nec Electronics | Current-drive circuit and apparatus for display panel |
| US6864641B2 (en) | 2003-02-20 | 2005-03-08 | Visteon Global Technologies, Inc. | Method and apparatus for controlling light emitting diodes |
| US20040217934A1 (en) * | 2003-04-30 | 2004-11-04 | Jin-Seok Yang | Driving circuit of flat panel display device |
| JP2004334124A (ja) * | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | 電流駆動装置及び表示装置 |
| KR100742063B1 (ko) * | 2003-05-26 | 2007-07-23 | 가시오게산키 가부시키가이샤 | 전류생성공급회로 및 표시장치 |
| JP4304585B2 (ja) | 2003-06-30 | 2009-07-29 | カシオ計算機株式会社 | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 |
| JP4103079B2 (ja) | 2003-07-16 | 2008-06-18 | カシオ計算機株式会社 | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 |
| JP4066360B2 (ja) | 2003-07-29 | 2008-03-26 | 松下電器産業株式会社 | 電流駆動装置及び表示装置 |
| TWI247259B (en) * | 2003-08-06 | 2006-01-11 | Ind Tech Res Inst | Current drive system with high uniformity reference current and its current driver |
| JP4036210B2 (ja) | 2004-05-24 | 2008-01-23 | セイコーエプソン株式会社 | 電流供給回路、電流供給装置、電圧供給回路、電圧供給装置、電気光学装置、及び電子機器 |
| KR100657152B1 (ko) * | 2004-07-29 | 2006-12-12 | 매그나칩 반도체 유한회사 | 수동 매트릭스 유기 발광 다이오드용 출력 드라이버 |
| JP2006178283A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 電流駆動装置および電流駆動方法 |
| KR100685090B1 (ko) | 2006-01-05 | 2007-02-22 | 주식회사 케이이씨 | 정전류 구동 회로 |
| JP2007213027A (ja) | 2006-01-12 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 電流駆動回路 |
| JP2008076666A (ja) * | 2006-09-20 | 2008-04-03 | Fuji Electric Holdings Co Ltd | 有機ｅｌ素子の駆動回路 |
| TW200822801A (en) * | 2006-11-09 | 2008-05-16 | Beyond Innovation Tech Co Ltd | Driving apparatus and method thereof |
| JP2008146568A (ja) * | 2006-12-13 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電流駆動装置および表示装置 |
| KR20100076971A (ko) * | 2007-09-12 | 2010-07-06 | 코닝 인코포레이티드 | 광역 동적 범위에 걸쳐 정밀 전류를 생성하기 위한 방법 및 장치 |
| US20110043125A1 (en) * | 2008-05-06 | 2011-02-24 | Koninklijke Philips Electronics N.V. | Led driving unit |
| KR101677340B1 (ko) | 2014-11-28 | 2016-11-29 | 이청주 | 광고용 열기구 |
| KR102372845B1 (ko) | 2015-08-18 | 2022-03-10 | 대우조선해양 주식회사 | 부력체와 프로펠러를 지닌 비행로봇 |
| KR102328305B1 (ko) | 2015-08-18 | 2021-11-17 | 대우조선해양 주식회사 | 무인 비행체를 이용한 화물창 검사방법 |
| KR102377070B1 (ko) | 2015-10-01 | 2022-03-22 | 대우조선해양 주식회사 | 화물창 검사로봇의 자세 및 거리 유지 방법 |
| KR20160134615A (ko) | 2016-11-11 | 2016-11-23 | 이청주 | 광고용 열기구 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0443239A1 (en) * | 1990-02-20 | 1991-08-28 | Precision Monolithics Inc. | Current mirror with base current compensation |
| JPH0876869A (ja) * | 1994-09-05 | 1996-03-22 | Fuji Electric Co Ltd | 多出力の電流出力回路装置 |
| TW307060B (en) * | 1996-02-15 | 1997-06-01 | Advanced Micro Devices Inc | CMOS current mirror |
| US5767698A (en) * | 1996-06-06 | 1998-06-16 | International Business Machines Corporation | High speed differential output driver with common reference |
| US5808508A (en) * | 1997-05-16 | 1998-09-15 | International Business Machines Corporation | Current mirror with isolated output |
| US6384638B1 (en) * | 1998-12-21 | 2002-05-07 | Sony Corporation | Differential charge pump for providing a low charge pump current |
| US6229376B1 (en) * | 1999-01-06 | 2001-05-08 | Hendrik Mario Geysen | Electronic array and methods |
| JP3500322B2 (ja) | 1999-04-09 | 2004-02-23 | シャープ株式会社 | 定電流駆動装置および定電流駆動半導体集積回路 |
| US6326836B1 (en) * | 1999-09-29 | 2001-12-04 | Agilent Technologies, Inc. | Isolated reference bias generator with reduced error due to parasitics |
-
2000
- 2000-12-28 JP JP2000401486A patent/JP4735911B2/ja not_active Expired - Lifetime
-
2001
- 2001-12-18 TW TW090131333A patent/TW554608B/zh not_active IP Right Cessation
- 2001-12-21 KR KR10-2001-0082826A patent/KR100452737B1/ko active IP Right Grant
- 2001-12-27 US US10/026,466 patent/US6882186B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020084812A1 (en) | 2002-07-04 |
| KR20020055379A (ko) | 2002-07-08 |
| KR100452737B1 (ko) | 2004-10-14 |
| TW554608B (en) | 2003-09-21 |
| US6882186B2 (en) | 2005-04-19 |
| JP2002202823A (ja) | 2002-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4735911B2 (ja) | 駆動回路及びこれを用いた定電流駆動装置 | |
| KR100488909B1 (ko) | 유기 ｅｌ 소자 구동 회로 및 유기 ｅｌ 표시 장치 | |
| KR100507549B1 (ko) | 유기 ｅｌ 구동회로 및 이를 이용한 유기 ｅｌ 표시장치 | |
| US7034787B2 (en) | Output circuit for gray scale control, testing apparatus thereof, and method for testing output circuit for gray scale control | |
| US20060181491A1 (en) | Display device comprising display driver having display driving section formed between transistors providing electric current thereto | |
| US7265495B2 (en) | Display driver | |
| US7403145B2 (en) | Data driver and driving method of organic light emitting display device using the same | |
| KR100505773B1 (ko) | 디스플레이 패널 구동 회로 | |
| JP2004013053A (ja) | 表示素子用電流出力回路部の制御回路 | |
| TWI287772B (en) | Organic EL panel drive circuit and organic EL display device | |
| KR100656013B1 (ko) | 유기 ｅｌ 구동 회로 및 이를 이용하는 유기 ｅｌ 표시장치 | |
| JPH0869577A (ja) | 駆動制御装置 | |
| JP3748738B2 (ja) | ディスプレイ装置及びディスプレイパネルの駆動回路 | |
| JP3636698B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| KR20030084636A (ko) | 유기 ｅｌ 소자 구동 회로 및 유기 ｅｌ 디스플레이 장치 | |
| US20040217950A1 (en) | Drive circuit | |
| US7145531B2 (en) | Electronic circuit, electronic device, electro-optical apparatus, and electronic unit | |
| US20080012608A1 (en) | Inductive load driving circuit | |
| JP4958402B2 (ja) | フラットパネルディスプレイ用ドライバ | |
| CN1716365A (zh) | 有机el驱动电路和有机el显示设备 | |
| KR100530659B1 (ko) | 유기 전계 발광 디스플레이 픽셀 구동회로 | |
| JP2004022854A (ja) | 発光素子用の電流出力回路の制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070522 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4735911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |