JP4731084B2 - 能動画素センサ - Google Patents

Description

【０００１】
【技術分野】
本発明は、広くは能動センサ素子を備える画像センサに係り、更に詳細にはＣＭＯＳ画像センサに関する。
【０００２】
【背景技術】
画像センサは一般に知られている。例えば、１９９５年のＩＥＥＥ国際電子装置会議の原稿集の第１７〜２５頁におけるEric R. Fossumによる文献“ＣＭＯＳ画像センサ：オンチップ電子カメラ”を参照されたい。
【０００３】
通常、画像ピックアップ、即ち画像センサは、規則的なアレイに互いに隣接して配置された複数のセンサ素子を有している。各センサは光に対して感知的であり、当該センサ素子により受光された光に対応する電気信号を供給する。画像センサのセンサ素子のアレイ上に画像が投射されると、各センサ素子は、該投射された画像の１つの画素、即ちピクセルを表す電気信号を出力する。
【０００４】
上記能動センサ素子の各々は、光信号を電気信号に変換するフォトダイオードのような光感知要素と、該光感知要素により発生された電気信号を増幅する増幅器要素とを有している。上記センサ素子には、該センサ素子を機能させるために電源電圧と制御信号とが供給されねばならない。更に、上記センサ素子の出力信号は信号処理装置に供給されねばならない。この目的のため、当該画素マトリクスの表面上には導体トラックが延在し、これらトラックは上記センサ素子の各入力端又は出力端に接続されている。上記トラックは金属からなり、従って光に対して透過的でなく、その結果、これらトラックは、当該センサ素子の光を受光するのに有効に利用可能な表面面積を減少させることに繋がる。
【０００５】
【発明の開示】
本発明の目的は、機能を同一のままに留めながら、センサマトリクス上に延在する接続トラックの数が減少されるような能動画像センサを提供することにある。これにより得られる主要な利点は、各センサ素子の有効受光表面面積の改善である。
【０００６】
この目的を達成するため、本発明は、状況に応じて及び設計者により要求される追加の利点に応じ、所望のように使用することができる多数の変形例を提供する。以下、これら変形例を図面を参照して詳細に説明するが、該図面において同一又は同等の構成要素には同一の符号が付してある。
【０００７】
【発明を実施するための最良の形態】
図１は能動センサ素子の回路図であり、該素子には全体として符号１が付されている。センサ素子１０は光センサ２０、即ち光感知素子を有し、該センサは出力端２２において当該光センサ２０により受光された光Ｌに対応する電気信号を供給する。光センサ２０の上記電気出力端２２は増幅器回路３０の入力端３１に接続され、該増幅器回路３０は入力端３１で入力された上記光センサ２０の電気出力信号に基づく増幅された信号を供給する出力端３２を有している。
【０００８】
画像センサがスイッチオフされた場合、センサ素子は電源電圧を受けることはなく、“オフ状態”又は“非活性状態”と呼ぶ第１状態にある。電源電圧が存在する画像センサの動作中においては、個々のセンサ素子は読み出されるべく周期的に選択される。即ち、その場合、個々のセンサ素子は更なる処理のための出力信号を出力する。このようなセンサ素子の動作状態は、“選択状態”と呼ぶ。連続する選択状態の間においては、上記光センサは受光された光の量の積分に対応する電気信号を蓄積するよう動作し、この間において該センサ素子は出力端４５においては出力信号を供給しない。このようなセンサ素子の動作状態は、“積分状態”と呼ぶ。光センサ２０は上記積分に先立ちリセットされ、読み出しの間に供給される出力信号が、専ら、先行する積分期間の間に受光された光の量に対応するのを保証するようにする。このような動作状態は、“リセット状態”と呼ぶ。
【０００９】
センサ素子を上述した動作状態の１つに移行させるには制御信号が必要である。更に、センサ素子の満足のゆく動作には少なくとも２つの電源電圧が必要である。
【００１０】
従来のセンサ素子は上記電源電圧及び制御信号を入力するために４つの入力端子、即ち図１に示すように、第１電源入力端子４１、第２電源入力端子４２、選択信号入力端子４３及びリセット信号入力端子４４を有している。センサ素子１０は、信号出力端子４５も有している。２つの電源入力端子４１及び４２は、光センサ２０及び増幅器３０に正しい電源電圧を供給するよう働く。選択信号入力端子４３及びリセット信号入力端子４４は、前記３つの動作状態を設定するために、選択信号及びリセット信号を各々入力するよう働く。
【００１１】
当該画像センサには、全てのセンサ素子への又は全てのセンサ素子からの信号の入力及び出力のための対応する数の導体トラックを設けねばならず、これは前述したような問題を有する。
【００１２】
従来の状況においては前記３つの動作状態を設定するために２つの二進制御信号が用いられる。即ち、従来の状況では前記選択信号及びリセット信号は共に２つの信号値を取り得、これらは“活性信号値”及び“非活性信号値”と各々称する。
【００１３】
前記リセット状態は、活性信号値を持つリセット信号が供給されることにより達成される。その場合、前記選択信号の信号値は何の影響も有さない。
【００１４】
前記選択状態は、非活性信号値を持つリセット信号が供給され、且つ、活性信号値を持つ選択信号が供給されることにより達成される。
【００１５】
センサ素子１０は、上記選択信号及びリセット信号の両者が非活性信号値を持つ場合に積分状態となる。
【００１６】
本発明は、上記選択信号及びリセット信号は上述した３つの動作状態の何れにおいても決して同時に活性信号値を有することはないとの認識に基づいている。本発明の重要な態様によれば、１つの制御入力端子を介して供給されるべき制御信号により所望の動作状態を達成することが可能であり、該供給される制御信号の意味は、異なった、取り得る信号値により決定される。この１つの制御入力端子は、“共通のリセット／選択信号入力端子”と呼ぶ。
【００１７】
図２Ａは本発明による第１のセンサ素子１１を示す。第１電源入力端子４１は第１スイッチＳ１を介して光センサ２０のリセット入力端２１に接続されている。第２電源入力端子４２は、光センサ２０に直接接続されると共に、第２スイッチＳ２を介して増幅器３０に接続されている。２つのスイッチＳ１及びＳ２は、当該センサ素子１１の共通制御入力端子５１に接続された制御入力端を有している。
【００１８】
３つの取り得る信号値を有する信号が共通制御入力端子５１に供給されて、当該センサ素子１１の動作状態を規定する。
【００１９】
第１信号値においては、両スイッチＳ１及びＳ２は閉じている。その場合、増幅器３０は必要な電源電圧を入力しないので、当該センサ素子は出力信号を出力しないが、光センサ２０は生きている。従って、センサ素子１１は積分状態となる。
【００２０】
第２信号値は、第１スイッチＳ１は導通するが、第２スイッチＳ２は導通しないように選択される。これにより、光センサ２０はリセットされる。これが、第１スイッチＳ１がリセットスイッチとも呼ばれ、該第２信号値がリセット信号とも呼ばれる所以である。
【００２１】
第３信号値においては、第２スイッチＳ２は導通状態にされるが、第１スイッチＳ１は導通状態にはされない。結果として、増幅器３０は電源に正しく接続されて、光センサ２０により供給される信号を増幅し、該信号を出力端子４５に受け渡す。言い換えると、当該センサ素子は選択状態となる。従って、第２スイッチＳ２は選択スイッチとも呼ばれ、該第３信号値は選択信号と呼ばれる。
【００２２】
図２Ａの第１実施例においては、センサ素子１１の選択は、増幅器３０への電源ライン内の可制御選択スイッチＳ２を制御することにより達成される。図２Ｂは本発明によるセンサ素子の第２実施例１２を示し、該素子は可制御選択スイッチＳ３が増幅器３０の出力端３２と当該センサ素子１２の出力端子４５との間に含まれている点で図２Ａに示した第１実施例１１とは相違している。しかしながら、この変形例の動作は図２Ａを参照して述べて動作と同一である。
【００２３】
図２Ｃ及び２Ｄは、図２Ａを参照して述べた第１実施例１１の２つの可能性のある実施化構成を示す一方、図２Ｅ及び２Ｆは図２Ｂを参照して述べた第２実施例１２の２つの可能性のある実施化構成を示している。
【００２４】
増幅器３０は図示の全ての４つの構成において共通ソース接続の単一ＭＯＳトランジスタとして構成され、ゲートは、図示の全ての４つの構成において光感知ダイオードとして表された光センサ２０の出力端に接続されている。従って、センサ素子１１、１２の出力信号は、光センサ２０の出力電圧に比例した強度の電流である。更に、可制御リセットスイッチＳ１及び当てはまる可制御選択スイッチＳ２又はＳ３は、図示の全ての４つの構成において単一のＭＯＳトランジスタとして構成され、従って合計で３個以下のＭＯＳトランジスタしか必要としない。
【００２５】
図２Ｃに示す第１実施例１１の構成において、増幅トランジスタ３０のドレインは出力端子４５に接続され、該増幅トランジスタ３０のゲートは光感知ダイオード２０の陽極に接続されている。増幅トランジスタ３０のソースは選択トランジスタＳ２のドレインに接続され、該トランジスタ２０のソースは第２電源入力端子Ｖ_ＤＤに接続されている。光感知ダイオード２０の陽極は更にリセットトランジスタＳ１のドレインに接続され、該トランジスタＳ１のソースは第１電源入力端子Ｖ_ＳＳに接続されている。リセットトランジスタＳ１及び選択トランジスタＳ２のゲートは、共に、制御入力端子５１に接続されている。上記光感知ダイオードの陰極は第２電源入力端子Ｖ_ＤＤに結合されている。
【００２６】
図２Ｃの構成は、３つのＮチャンネルMOSFETを用いて実現されている。図２Ｄの構成は図２Ｃのものと等価であるが、ここではＰチャンネルMOSFETが使用されている。
【００２７】
図２Ｅの構成においては、光感知ダイオード２０の陽極は増幅トランジスタ３０のゲートと、リセットトランジスタＳ１ソースとに接続されている。該リセットトランジスタＳ１のドレインは第１電源電圧Ｖ_ＳＳに接続されている。増幅トランジスタ３０のソースは第２電源電圧Ｖ_ＤＤに接続される一方、該増幅トランジスタ３０のドレインは選択トランジスタＳ３のソースに接続され、該トランジスタＳ３のドレインは当該センサ素子１２の出力端子４５に接続されている。選択トランジスタＳ３のゲート及びリセットトランジスタＳ１のゲートは、共に、リセット／選択信号入力端子５１に接続されている。
【００２８】
図２Ｅの構成は、Ｎチャンネルトランジスタを用いて実現されている。図２Ｆの構成は図２Ｅのものと等価であるが、ここではＰチャンネルトランジスタが使用されている。
【００２９】
図２Ｃに示したセンサ素子１１の変形例の動作を、簡単に説明する。第１電源入力端子４１に供給される第１電源電圧Ｖ_ＳＳのレベルは、第２電源入力端子４２に供給される第２電源電圧Ｖ_ＤＤのレベルよりも低い。
【００３０】
通常、制御入力端子５１に供給される制御信号のレベルは第２電源電圧Ｖ_ＤＤに略等しく、従ってリセットトランジスタＳ１及び選択トランジスタＳ２は共に非導通状態である（積分状態）。
【００３１】
センサ素子１１が読み出されるべき場合（選択状態）、第２電源電圧Ｖ_ＤＤより低いレベルの制御信号が制御入力端子５１に供給され、従って選択トランジスタＳ２は導通するが、該レベルは第１電源電圧Ｖ_ＳＳよりも高いので、リセットトランジスタＳ１は依然として非導通状態である。この場合、出力端子４５における出力信号は光感知ダイオード２０の陽極の電圧により完全に規定される。
【００３２】
センサ２０をリセットするためには、第１電源電圧Ｖ_ＳＳよりも低いレベルの制御信号が制御入力端子５１に供給されるので、リセットトランジスタＳ１及び選択トランジスタＳ２は、共に、導通状態となる。
【００３３】
通常、１つのセンサ素子のリセットは、マトリクスの同一のライン上に位置する全ての他のセンサ素子のリセットと同時に生じる。これは、このライン上に位置するセンサ素子の全リセット入力端子を１つの共通の導体トラックにより制御することができるという利点が得られるからである。しかしながら、マトリクスアーキテクチャに対しては、当該マトリクスのピクセルを個々にリセットすることができるようにしたいという要望がある。これは、ピクセル当たりの積分時間を適応化することを可能にし、これがピクセルのダイナミックレンジの大幅な増加を可能にする。その場合、ピクセル毎の積分時間を依然として同一に維持することが可能であるので、ピクセルを通常のライン毎の順序以外の順序でアドレス指定することも可能となる。
【００３４】
センサ素子、即ちピクセルを個々にリセットすることが可能なＣＭＯＳ画像センサは既知である。このような例は、１９７９年の固体回路に関するＩＥＥＥジャーナル第３２巻、第２号の第２８５〜２８８頁におけるOrley Yadid-Pecht他による論文“区域的な電子シャッタを備えるＣＭＯＳ能動画素センサのスタートラッカ”に記載されている。しかしながら、引用した該文献に記載された装置においては、追加の選択ライン、即ちリセット-選択ラインが必要である。従って、この既知の装置は、２つの電源ラインと、合計で４つの信号ライン、即ち出力ライン、読出／選択ライン、リセット信号ライン及びリセット／選択ライン、とを必要とする。本発明は、斯様な追加のリセット-選択ラインが必要とされないようなセンサ素子を提案し、従って、この点に関し本発明は、機能は同一に留めたまま、センサマトリクス上に延在する接続トラックの数を低減も提供する。
【００３５】
本発明は、上記ラインの内の２つのものの情報を各センサ素子において合成することにより、所望の機能を維持したまま、センサマトリクス表面上に延在する電気ラインの数を低減することが可能であるという認識に基づいている。
【００３６】
本発明の第１の方法によれば、センサ素子は、このセンサ素子が読出／選択ライン上の選択信号により同時に選択されている場合にのみ、リセット信号に応答してリセットされる。本発明によるセンサ素子は、この目的のため、リセット信号と選択信号とに対してＡＮＤ機能を実行する手段を有している。この目的のためには別個のＡＮＤ要素を設けることもできるが、代わりに、当該センサ素子自身の論理構造が該ＡＮＤ機能を含むようにすることも可能である。
【００３７】
図３Ａは本発明によるセンサ素子１３の第３実施例を示し、該センサ素子は前記の引用した文献のものと較べて低減された数の接続部との組合せで上記機能を提供する。画像センサ２０は第２電源入力端子４２に直接接続されている。第１可制御選択スイッチＳ２が増幅器３０と第１電源入力端子４１との間に接続されている。可制御リセットスイッチＳ１と第２可制御選択スイッチＳ２’との直列接続が、画像センサ２０と第１電源入力端子４１との間に含まれている。２つの選択スイッチＳ２及びＳ２’の制御入力端は、共に、選択信号を入力する選択入力端子６１に接続されている。リセットスイッチＳ１の制御入力端は、リセット信号を入力するためのリセット入力端子６２に接続されている。
【００３８】
図３Ａに示す実施例の動作は次の通りである。選択入力端子６１に供給される選択信号が非活性値を有する場合、スイッチＳ２及びＳ２’は非導通状態であり、当該センサ素子１３は積分状態となる。この場合、リセット入力端子６２に供給されるリセット信号の値は無関係となる。
【００３９】
選択入力端子６１で入力される信号の値は活性状態であるが、リセット入力端子６２で入力される信号が非活性値を有する場合、増幅器３０は第１選択スイッチＳ２により電源入力端子４１における電源電圧に接続される一方、センサ２０と電源入力端子４１との間の接続は非導通状態のリセットスイッチＳ１により切断される。この場合、画像センサ２０の出力端２２において発生される電気信号は、増幅器３０により増幅された形で当該センサ素子１３の出力端子４５に供給される。即ち、当該センサ素子は選択状態となる。
【００４０】
選択入力端子６１で入力される信号は活性状態であり、リセット入力端子６２で入力される信号も活性値を有する場合は、画像センサ２０は２つのスイッチＳ１及びＳ２’を介して電源入力端子４１に接続され、該画像センサ２０はリセットされる。
【００４１】
この場合、前記ＡＮＤ機能は、光センサ２０と第１電源接続部４１との間に直列に接続された２つのスイッチＳ１及びＳ２’により提供され、一方のスイッチＳ１はリセット信号により作動され、他方のスイッチＳ２’は選択信号により作動される。
【００４２】
図３Ａに示す実施例においては、リセットスイッチＳ１が画像センサ２０に接続され、第２選択スイッチＳ２’が第１電源入力端子４１に接続されている。他の実施例においては、これら２つのスイッチの順序は逆にすることができ、その場合、リセットスイッチＳ１は電源入力端子４１に接続され、第２選択スイッチＳ２’が画像センサ２０に接続される。
【００４３】
図３Ａに示す実施例における２つの選択スイッチＳ２及びＳ２’は、共に、第１電源入力端子４１に接続されている。他の実施例においては、これら２つの選択スイッチは、その制御入力端が選択入力端子６１に接続された単一の選択スイッチに統合することができ、その場合、一方のスイッチ端子は電源入力端子４１に接続され、他方のスイッチ端子は増幅器３０とリセットスイッチＳ１との両者に接続される。
【００４４】
図３Ａに示した実施例におけるセンサ素子１３は、増幅器３０が電源入力端子４１に接続されることにより、読み出し用として選択される。この目的のため、選択スイッチＳ２は電源入力端子４１と増幅器３０の電源接続端子との間に結合されている。他の例として、増幅器３０は電源入力端子４１に直接接続されるようにし、図２Ｂを参照して説明した図２Ａの実施例の代替例と同様に、選択スイッチＳ２を増幅器３０の出力端３２とセンサ素子１３の出力端子４５との間の選択スイッチＳ３に置換することもできる。
【００４５】
図３Ｂは図３Ａの実施例の実施化構成を示している。ここでは、増幅器３０はソースフォロア構成の単一ＭＯＳトランジスタの形態で実現され、従って、出力信号は光感知構造２０の両端間電圧に比例した電圧となるであろう。増幅トランジスタ３０のソースは、当該センサ素子１３の出力端子４５に接続されている。増幅トランジスタ３０のドレインは、選択スイッチングトランジスタＳ２のソースに接続され、該トランジスタＳ２のドレインは第１電源入力端子４１に接続されている。ここでも、光センサ２０は光感知ダイオードとして示され、該ダイオードの陽極は増幅トランジスタ３０のゲートと、リセットトランジスタＳ１のソースとに接続されている。該リセットトランジスタＳ１のドレインは第２選択トランジスタＳ２’のソースに接続され、該トランジスタＳ２’のドレインは第１電源入力端子４１に接続されている。リセットトランジスタＳ１のゲートはリセット入力端子６２に接続されている。選択トランジスタＳ２及びＳ２’のゲートは選択入力端子６１に接続されている。
【００４６】
この実施例における上記選択信号及びリセット信号の活性値はローに対応し、これら選択信号及びリセット信号の非活性値はハイに対応する。
【００４７】
図３Ｂの構成はＮチャンネルトランジスタを使用しているが、Ｐチャンネルトランジスタに基づく構成も可能であることは当業者にとり自明であろう。
【００４８】
本発明の第２の方法によれば、センサ素子には、該センサ素子が同時に選択ラインにおける選択信号により選択される場合にのみ電源電圧が供給される。この場合、本発明は部分的には、センサ素子は選択されていない場合、如何なる電源電圧も必要としないという認識に基づいている。この目的のため、本発明によるセンサ素子は選択ライン上の選択信号の活性値が同時に電源信号としても使用されるような論理構造を有している。
【００４９】
図４Ａは本発明によるセンサ素子１４の第４実施例を示し、該実施例は上述した機能を、引用文献と比較して低減された数の接続ラインとの組合せで提供する。このセンサ素子１４は、選択入力端子７１、リセット入力端子７２及び単一電源入力端子７３のみを有している。画像センサ２０は直接電源入力端子７３に接続されている。増幅器３０は、電源電圧を入力するために上記選択入力端子７１に接続されている。可制御リセットスイッチＳ１が画像センサ２０と選択入力端子７１との間に接続され、該スイッチの制御入力端はリセット信号を入力するためにリセット入力端子７２に接続されている。増幅器３０の出力端３２と当該センサ素子１４の出力端子４５との間には可制御選択スイッチＳ３が存在し、該スイッチの制御入力端は選択信号を入力するために選択入力端子７１に接続されている。
【００５０】
図４Ａに示す実施例の動作は、下記の通りである。選択入力端子７１で入力される選択信号が非活性値を有する場合、スイッチＳ３は非導通状態であるので、増幅器３０は出力端子４５から遮断され、従って電源を受けることがない。この場合、当該センサ素子１４は積分状態である。その場合、リセット入力端子７２において入力されるリセット信号の値は重要ではない。
【００５１】
選択入力端子７１において入力される信号が活性値を有する一方、リセット入力端子７２で入力される信号が非活性値を有する場合、増幅器３０は上記選択信号の活性値を当該増幅器の電源電圧として入力し、スイッチＳ３は導通して増幅器３０の出力信号を当該センサ素子１４の出力端子４５に供給し、センサ２０と選択入力端子７１との間の接続は非導通状態のリセットスイッチＳ１により遮断される。この場合、画像センサ２０の出力端２２における電気信号は増幅器３０により増幅された形で当該センサ素子１４の出力端子４５に供給される。即ち、センサ素子１４は選択状態となる。
【００５２】
選択入力端子７１において入力される信号の値が活性状態である一方、リセット入力端子７２において入力される信号の値も活性状態である場合、画像センサ２０はリセットスイッチＳ１を介して選択入力端子７１における選択信号の活性値に接続され、該画像センサ２０はリセットされる。
【００５３】
図４Ｂは、図４Ａの実施例のＰチャンネルトランジスタに基づく実施化構成を示しているが、当業者にとりＮチャンネルトランジスタに基づく等価の設計も可能であることは自明であろう。
【００５４】
光センサ２０は、ここでも、光感知ダイオードとして示され、該ダイオードの陽極は電源接続端子（ＧＮＤ）７３に接続され、陰極は増幅トランジスタ３０のゲートとリセットトランジスタＳ１のソースとに接続されている。該リセットトランジスタＳ１のドレインは選択入力端子７１に接続され、該リセットトランジスタＳ１のゲートはリセット入力端子７２に接続されている。増幅トランジスタ３０のソースは選択トランジスタＳ３のドレインに接続され、該選択トランジスタＳ３のソースは出力端子４５に接続されている。選択トランジスタＳ３のゲートは選択入力端子７１に接続されている。増幅トランジスタ３０のドレインは、選択入力端子７１に結合されている。
【００５５】
選択入力端子７１における信号レベルがローの場合、当該センサ素子１４は積分状態になる。
【００５６】
選択入力端子７１における信号レベルがハイである一方、リセット入力端子７２における信号レベルがローの場合、当該センサ素子１４は選択状態になる。
【００５７】
選択入力端子７１における信号レベルがハイである一方、リセット入力端子７２における信号レベルもハイの場合、センサ２０はリセットされる。
【００５８】
原理的には、増幅トランジスタ３０のドレインは選択入力端子７１に直接接続することができる。図４Ｂに示す実施例においては、増幅トランジスタ３０のドレインと選択入力端子７１との間に第２選択トランジスタＳ３’が含まれ、該トランジスタＳ３’のゲートが選択入力端子７１に接続されているので、この第２選択トランジスタＳ３’の動作は第１選択トランジスタＳ３の動作と同様である。該第２選択トランジスタＳ３’は、上記選択入力端子における信号のフォトダイオード２０に対するクロストークが低減されるという付加的な利点を提供する。
【００５９】
このように、本発明はアレイに配置された多数の能動センサ素子１１；１２；１３；１４並びに電源電圧及び信号の伝達のために該アレイの表面上に延在する多数の導体ラインを有する画像センサを提供する。各センサ素子は光センサ２０と増幅器３０とを有する。
【００６０】
本発明によれば、導電性ラインの数の低減が達成される一方、機能は維持される。
【００６１】
第１及び第２実施例においては、この目的のためにセンサ素子１１；１２は、センサと関連された第１スイッチＳ１と、増幅器と関連された第２スイッチＳ２；Ｓ３とを有し、両スイッチは共通制御信号により制御される。
【００６２】
第３実施例においては、この目的のためにセンサ素子１３はセンサと電源ラインとの間に接続された第１スイッチＳ１と第２スイッチＳ２’との直列接続を有する。第４実施例１４においては、選択信号が同時に増幅器用の電源としても使用される。
【００６３】
当業者にとっては、本発明の範囲は上述した実施例に限定されるものではなく、これら実施例の種々の変形例が添付請求項に記載した本発明の範囲から逸脱することなく可能であることは自明であろう。かくして、例えば図２Ａを参照して述べた実施例において、リセットスイッチがセンサと電源接続端子の一方との間に設けられ、選択スイッチングが増幅器と上記と同一の電源接続端子との間に設けられるようにすることができる。
【図面の簡単な説明】
【図１】 図１は、画像センサにおけるセンサ素子の主要な構成要素を概念的に示す。
【図２Ａ】 図２Ａは、本発明の第１実施例におけるセンサ素子の設計の、図１と同様の概要図である。
【図２Ｂ】 図２Ｂは、本発明の第２実施例におけるセンサ素子の設計の、図２Ａと同様の概要図である。
【図２Ｃ】 図２Ｃは、図２Ａに示す第１実施例のチップ構成を示す。
【図２Ｄ】 図２Ｄは、図２Ａに示す第１実施例の他のチップ構成を示す。
【図２Ｅ】 図２Ｅは、図２Ｂに示す第２実施例のチップ構成を示す。
【図２Ｆ】 図２Ｆは、図２Ｂに示す第２実施例の他のチップ構成を示す。
【図３Ａ】 図３Ａは、本発明の第３実施例におけるセンサ素子の設計の、図２Ａと同様の概要図である。
【図３Ｂ】 図３Ｂは、図３Ａに示す第３実施例のチップ構成を示す。
【図４Ａ】 図４Ａは、本発明の第４実施例におけるセンサ素子の設計の、図２Ａと同様の概要図である。
【図４Ｂ】 図４Ｂは、図４Ａに示す第４実施例のチップ構成を示す。

Claims (8)

1. センサ素子であって、
   光信号を電気信号に変換する光感知要素と、
   前記光感知要素により供給される前記電気信号を増幅する増幅器要素と、
   前記増幅器要素の出力端に結合されて、該増幅器要素により供給される増幅された信号を外部に通過させる出力端子と、
   第１電源電圧を入力する第１電源接続端子と、
   前記第１電源電圧とは別に第２電源電圧を入力する第２電源接続端子と、
   合成された選択／リセット信号を入力する制御接続端子と、
   前記制御接続端子に結合された手段であって、第１信号値を持つ前記合成された選択／リセット信号の入力に応答して当該センサ素子を積分状態にし、第２信号値を持つ前記合成された選択／リセット信号の入力に応答して前記光感知要素をリセットし、第３信号値を持つ前記合成された選択／リセット信号の入力に応答して当該センサ素子を選択状態にするように構成された手段と、
   を有し、前記手段は、
   前記光感知要素のリセット端子と前記第１電源接続端子との間に接続された第１可制御スイッチと、
   前記増幅器要素に結合された第２可制御スイッチと、
   を有し、前記第１可制御スイッチの制御入力端と前記第２可制御スイッチの制御入力端とが前記制御接続端子に接続され、
   前記増幅器要素には、前記第２電源接続端子からの電源電圧が供給されるようにした、
   センサ素子。
2. 請求項１に記載のセンサ素子であって、前記第２可制御スイッチが前記増幅器要素と電源接続端子との間に接続され、この電源接続端子が好ましくは前記第２電源接続端子である、センサ素子。
3. 請求項２に記載のセンサ素子であって、
   前記増幅器要素は、ドレインが前記出力端子に結合されたMOSFETであり、
   前記第２可制御スイッチは、ドレインが前記増幅器要素のソースに結合され、ソースが前記第２電源接続端子に結合され、ゲートが前記制御接続端子に結合されたMOSFETであり、
   前記第１可制御スイッチは、ソースが前記第１電源接続端子に結合され、ゲートが前記制御接続端子に結合されたMOSFETである、
   センサ素子。
4. 請求項３に記載のセンサ素子であって、前記光感知要素が光感知ダイオードであり、該ダイオードが前記増幅トランジスタのゲートと前記第１可制御スイッチングトランジスタのドレインとに接続されている、センサ素子。
5. 請求項１に記載のセンサ素子であって、前記第２可制御スイッチが前記増幅器要素の出力端と前記出力端子との間に接続されている、センサ素子。
6. 請求項５に記載のセンサ素子であって、
   前記増幅器要素はソースが前記第２電源接続端子に結合されたMOSFETであり、
   前記第２可制御スイッチはソースが前記増幅器要素のドレインに結合され、ドレインが前記出力端子に結合され、ゲートが前記制御接続端子に結合されたMOSFETであり、
   前記第１可制御スイッチはドレインが前記第１電源接続端子に結合され、ゲートが前記制御接続端子に結合されたMOSFETである、
   センサ素子。
7. 請求項６に記載のセンサ素子であって、前記光感知要素が光感知ダイオードであり、該ダイオードが前記増幅トランジスタのゲートと前記第１可制御スイッチングトランジスタのソースとに接続されている、センサ素子。
8. アレイに配置された請求項１ないし７のうちいずれか１つに記載のセンサ素子の複数を有し、当該センサ素子のアレイの表面上に、
   １つのラインに位置する当該複数のセンサ素子の前記出力端子に接合された出力ラインと、
   １つのライン上に位置する前記センサ素子の前記第１電源接続端子に結合された第１電源ラインと、
   １つのライン上に位置する前記センサ素子の前記第２電源接続端子に結合された第２電源ラインと、
   １つのライン上に位置する前記センサ素子の前記制御接続端子に結合された共通の選択／リセットラインと、
   が延在している、画像センサ。

Images