JP4718773B2

JP4718773B2 - コンバータ

Info

Publication number: JP4718773B2
Application number: JP2003413787A
Authority: JP
Inventors: 芳文清水
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2003-12-11
Filing date: 2003-12-11
Publication date: 2011-07-06
Anticipated expiration: 2023-12-11
Also published as: JP2005176516A

Description

本発明は、コンバータに関する。

スイッチングコンバータは、トランスの一次巻線に印加される直流電力を周期的にスイッチングし、トランスの二次巻線に現れる交流電力を整流した後、平滑して出力する。交流電力を整流する回路には、一般的にダイオード整流素子が用いられる。

しかしながら、ダイオード整流素子の順方向電圧降下は比較的大きいので、特に出力電圧が低いスイッチングコンバータにおいてはダイオード整流素子における電力損失が無視できない。したがって、ダイオード整流素子として順方向の電圧降下が小さいショットキーバリアダイオード（ＳＢＤ）が用いられる場合が多い。

また、近年の高集積化技術により、オン抵抗が非常に小さい電界効果型トランジスタ（ＦＥＴ）が開発されている。そこで、オン抵抗の小さい電界効果型トランジスタを整流素子として用い、トランスの励磁タイミングに同期して電界効果型トランジスタをスイッチング制御することにより、低損失の整流機能を実現した同期整流回路が提案されている（特許文献１参照）。

図５は、同期整流回路を備えたフォワード型のスイッチングコンバータの構成例である。このスイッチングコンバータには、直流電源１０、電界効果型トランジスタ１１、トランス１２、電界効果型トランジスタ１３，１４、リアクトル１５、コンデンサ１６によって構成されている。

電界効果型トランジスタ１１は、外部から供給される信号によって周期的にオン、オフの状態を繰り返す。その結果、トランス１２の一次巻線Ｎｐには励磁電流が断続的に流れ、トランス１２の二次巻線Ｎｓに交流電力が現れる。

電界効果型トランジスタ１３，１４は整流素子として利用される。この例では、電界効果型トランジスタ１３，１４の制御にセルフドリブン方式を用いている。すなわち、トランス１２の二次巻線Ｎｓに現れる電圧を利用して電界効果型トランジスタ１３，１４のオン、オフの状態を制御する。トランス１２の二次巻線Ｎｓに現れた交流電力は、電界効果型トランジスタ１３，１４で構成される整流回路で整流された後、リアクトル１５およびコンデンサ１６によって構成される平滑回路で平滑され、直流電圧Ｖｏとして出力端子１７，１８から出力される。

つぎに、図５に示すスイッチングコンバータの動作について以下に説明する。トランス１２の一次巻線Ｎｐに接続された電界効果型トランジスタ１１がオンの状態になり、一次巻線Ｎｐに励磁電流が流れると、二次巻線Ｎｓに現れる正極性の電圧により電界効果型トランジスタ１３がオンの状態になるので、二次巻線Ｎｓに現れた電力が電界効果型トランジスタ１３を介して出力側に供給される。このとき、電界効果型トランジスタ１４はオフの状態になる。

一方、トランス１２の一次巻線Ｎｐに接続された電界効果型トランジスタ１１がオフすると、一次巻線Ｎｐの励磁電流が遮断され、二次巻線Ｎｓに現れる電圧の極性が反転する。したがって、電界効果型トランジスタ１３がオンからオフの状態に切り替わり、電界効果型トランジスタ１４はオフからオンの状態に切り替わる。

このとき、リアクトル１５に流れている電流の保存により、転流電流が電界効果型トランジスタ１４を介して流れ、負荷に電力が供給される。このように、同期整流回路を構成する電界効果型トランジスタ１３，１４がオン、オフするタイミングは二次巻線Ｎｓに現れる電圧に依存する。
特開２００３−１１６２７３号公報（請求の範囲、要約書）

ところで、図５に示すような同期整流回路を使用したコンバータでは、出力電圧Ｖｏを制御することができないため、負荷が変動した場合には、出力電圧Ｖｏが変動するという問題点がある。

そこで、コンバータの出力側に、可飽和リアクトル（マグアンプ）を接続し、この可飽和リアクトルのリセット電流を調整することでＰＷＭ（Pulse Width Modulation）制御を実現し、出力電圧を制御する方法が考えられる。しかし、可飽和リアクトルにリセット電流を流すタイミングは、図５に示す電界効果型トランジスタ１３がオフの状態になった場合（回路が開放状態になった場合）であるため、マグアンプと同期整流回路を単純に組み合わせた場合、そのような状態においてリセット電流を流すことが困難であるという問題点がある。

本発明は、上記の事情に基づきなされたもので、その目的とするところは、マグアンプと同期整流回路を組み合わせた出力電圧制御を行いつつ、効率がよいコンバータを提供することにある。

上述の目的を達成するため、本発明は、トランスと、トランスの二次巻線に直列に接続された第１の巻線と、第１の巻線とは異なる第２の巻線とを有するマグアンプ用の可飽和リアクトルと、可飽和リアクトルの第１の巻線に接続された同期整流回路と、可飽和リアクトルの残留磁束を減少させるリセット電流を、第２の巻線に流す制御回路と、を有し、同期整流回路は、可飽和リアクトルに接続され、トランスの一次巻線に励磁電流が流れるときに二次巻線に現れる交流電力の電流を通過させるための第１のトランジスタと、トランスの一次巻線の励磁電流が遮断されているときに転流電流を通過させるための第２のトランジスタと、を有し、さらに、トランスの一次巻線の励磁電流が遮断される直前に第２のトランジスタの入力容量に蓄積された電荷を放電するための放電回路を有し、可飽和リアクトルの第１の巻線の一端は、ダイオードを介して第２のトランジスタのゲートに接続され、可飽和リアクトルの第１の巻線の他端は、第１のトランジスタのドレインに接続され、可飽和リアクトルの第２の巻線の一端は、制御回路に接続され、可変リアクトルの第２の巻線の他端は、第１のトランジスタのソースに接続されるものである。

このため、マグアンプと同期整流回路を組み合わせた出力電圧制御を行ないつつ、効率がよいコンバータを提供することができる。また、同期整流により、電力の損失を抑えることが可能になる。さらに、放電回路を有することにより、適切なタイミングで第２のスイッチング素子をオフの状態にすることが可能になる。

本発明によれば、マグアンプと同期整流回路を使用した、出力電圧制御を行いつつ、効率がよいコンバータを実現することができる。

以下、本発明の一実施の形態について図に基づいて説明する。

図１は、本発明の第１の実施の形態の構成例を示す回路図である。この図に示すように、本発明の第１の実施の形態は、直流電源５０、電界効果型トランジスタ５１、トランス５２、制御回路５３、ダイオード５４、可飽和リアクトル５５、電界効果型トランジスタ５６，５７、電流制御回路５８、ダイオード５９、放電回路６０、リアクトル６１、コンデンサ６２、出力端子６３，６４によって構成されている。

ここで、直流電源５０は、例えば、スイッチング電源等であり商用電力を直流電力に変換して出力する電源回路であったり、バッテリであったりする。電界効果型トランジスタ５１は、トランス５２の一次巻線Ｎｐに接続され、制御回路５３の制御に応じて周期的にオンまたはオフの状態を繰り返し、トランス５２の一次巻線Ｎｐに対して励磁電流を流す。

トランス５２は、一次巻線Ｎｐおよび二次巻線Ｎｓを有し、電界効果型トランジスタ５１のオンまたはオフの状態変化によって一次巻線Ｎｐに流入する励磁電流に応じた交流電圧を二次巻線Ｎｓから出力する。

制御回路５３は、電界効果型トランジスタ５１が周期的にオンまたはオフの状態になるように制御するとともに、電界効果型トランジスタ５１がオンになる直前に、放電回路６０を制御して、電界効果型トランジスタ５７のゲートに存在する入力容量に蓄積されている電荷を放電させる。

ダイオード５４は、二次巻線Ｎｓの出力電圧Ｖｓが負である場合（図１に示す二次巻線Ｎｓの上側の端子が負の極性となった場合）には、電界効果型トランジスタ５７のゲートに対して正の電圧を印加し、これをオンの状態にするとともに、放電回路６０によって電荷が放電されるまでの間、電界効果型トランジスタ５７がオンの状態を保持するようにする。

可飽和リアクトル５５は、いわゆるマグアンプであり、電界効果型トランジスタ５１がオフの状態である期間に電流制御回路５８から第２の巻線Ｎｂに導通する電流によってリセットされる。このリセットにより減少する残留磁束量に等しい磁束変化が発生するまでは、可飽和リアクトル５５の第１の巻線Ｎａは大きなインダクタンスを持っているので、電界効果型トランジスタ５１がオンしても出力側には電流が流れない。

なお、可飽和リアクトル５５は、トロイダルコアに第１の巻線Ｎａと第２の巻線Ｎｂを巻回して構成されている。第１の巻線Ｎａの巻き数ｎａと、第２の巻線Ｎｂの巻き数ｎｂとは、ｎｂ＞ｎａの関係を有している。また、第１の巻線Ｎａについては、例えば、数Ａ〜数十Ａ程度の電流が導通し、第２の巻線Ｎｂについては、例えば、数ｍＡ〜数十ｍＡ程度の電流が導通し、トロイダルコアを磁気飽和させる。

第１のスイッチング素子である電界効果型トランジスタ５６は、電界効果型トランジスタ５１がオン状態のとき、すなわち、二次巻線Ｎｓの出力電圧Ｖｓが正である場合（図１に示す二次巻線Ｎｓの上側の端子が正の極性となった場合）には、オンの状態となって出力端子６３，６４に電圧を出力する。また、出力電圧Ｖｓが負である場合にはオフ状態となる。

第２のスイッチング素子である電界効果型トランジスタ５７は、二次巻線Ｎｓの出力電圧Ｖｓが負である場合には、ダイオード５４を介して入力される電圧によってオンの状態になり、リアクトル６１に流れている電流のエネルギーによって発生する転流電流を出力端子６３，６４から出力する。また、出力電圧Ｖｓが正である場合にはオフの状態となる。

これらの電界効果トランジスタ５６，５７により同期整流回路が構成される。

制御回路である電流制御回路５８は、出力端子６３，６４に現れる出力電圧Ｖｏに応じて、可飽和リアクトル５５の第２の巻線Ｎｂに対してリセット電流を流し、出力電圧Ｖｏが所望の値になるように制御する。

図２は、電流制御回路５８の詳細な構成例を示す図である。この図に示すように、電流制御回路５８は、ダイオード５８ａ、ＰＮＰ型トランジスタ５８ｂ、ＮＰＮ型トランジスタ５８ｃ、コンパレータ５８ｄ、基準電源５８ｅ、および抵抗５８ｆ，５８ｇによって構成されている。

ここで、ダイオード５８ａは、逆流防止用のダイオードであり、ＰＮＰ型トランジスタ５８ｂのコレクタ端子から流出する電流を可飽和リアクトル５５の第２の巻線Ｎｂに流入させる。

ＰＮＰ型トランジスタ５８ｂは、そのベースに接続されているＮＰＮ型トランジスタ５８ｃがオンの状態になった場合には、オンの状態になってダイオード５８ａを介して可飽和リアクトル５５の第２の巻線Ｎｂに電流を流入させる。

ＮＰＮ型トランジスタ５８ｃは、コンパレータ５８ｄの出力電圧が正である場合にはオン状態となって、ＰＮＰ型トランジスタ５８ｂをオン状態に制御する。

コンパレータ５８ｄは、基準電源５８ｅと、抵抗５８ｇに印加されている電圧（出力電圧Ｖｏを抵抗５８ｆ，５８ｇで分圧した電圧）を比較し、抵抗５８ｇに印加されている電圧の方が高い場合には出力電圧を正の所定の値とし、それ以外の場合には出力電圧を負の所定の値またはゼロとする。

基準電源５８ｅは、例えば、ツェナーダイオード等によって構成されている。抵抗５８ｆ，５８ｇは、分圧抵抗であり、出力電圧Ｖｏを分圧して出力する。なお、分圧抵抗５８ｆ，５８ｇのそれぞれの素子値は、出力電圧Ｖｏが所望の値である場合に、抵抗５８ｇに現れる電圧と、基準電源５８ｅの電圧とが等しくなるように設定されている。

図１に戻って、ダイオード５９は、電界効果型トランジスタ５７のソースとドレイン間に接続される。

放電回路６０は、電界効果型トランジスタ５１がオンの状態になる直前において、電界効果型トランジスタ５７のゲートとドレイン間に存在する入力容量（浮遊容量）に蓄積されている電荷を放電し、電界効果型トランジスタ５７が適切なタイミングでオフの状態になるように制御する。なお、放電回路６０は、半導体スイッチ（例えば、電界効果型トランジスタ）によって構成されており、制御回路５３が電界効果型トランジスタ５１をオンの状態にする直前にオンの状態となるように制御される。

リアクトル６１は、コンデンサ６２とともに平滑回路を構成し、脈流を平滑化して出力するとともに、電界効果型トランジスタ５１がオフの状態になった場合には、転流電流を発生する。コンデンサ６２は、リアクトル６１とともに平滑回路を構成する。出力端子６３，６４は、直流電圧を取り出すための端子である。

つぎに、本発明の第１の実施の形態の動作について図３を参照しつつ説明する。

図３は、本発明の第１の実施の形態の動作を説明するためのタイミングチャートである。ここで、図３におけるＶｓは、トランス５２の二次巻線Ｎｓの出力電圧を示し、図３におけるＶｇ１は、電界効果型トランジスタ５６のゲートとソース間の電圧を示し、図３におけるＶｇ２は、電界効果型トランジスタ５７のゲートとソース間の電圧を示している。

時刻ｔ１において、制御回路５３の制御に応じて、電界効果型トランジスタ５１がオンの状態になると、直流電源５０からトランス５２の一次巻線Ｎｐに電流が流入し、二次巻線Ｎｓには起電力が生じ、図３に示すように出力電圧Ｖｓが発生する。この結果、図３に示すように、電界効果型トランジスタ５６のゲートとソース間の電圧Ｖｇ１はハイの状態になるので、電界効果型トランジスタ５６はオンの状態になる。また、図３に示すように、電界効果型トランジスタ５７のゲートとソース間の電圧Ｖｇ２はローの状態になるので、電界効果型トランジスタ５７はオフ状態になる。

電界効果型トランジスタ５６がオンの状態になると、リアクトル６１、図示せぬ負荷、および可飽和リアクトル５５を含む閉回路が形成される。しかし、可飽和リアクトル５５は、後述するように、リセット電流によって生じた磁束量に対応する電流が流れるまでは高インピーダンス状態を保つので、一定時間が経過するまでは実質的にオフ状態となる。そして、一定時間が経過するとオン状態となって出力端子６３，６４に対して出力電圧Ｖｏが出力される。

つぎに、時刻ｔ２において、電界効果型トランジスタ５１がオフ状態になると、一次巻線Ｎｐの励磁電流が遮断され、図３に示すように、二次巻線Ｎｓに現れる電圧Ｖｓの極性が反転する。その結果、電界効果型トランジスタ５６のゲートとソース間の電圧Ｖｇ１は、図３に示すようにローの状態になるので、電界効果型トランジスタ５６はオフ状態になる。一方、電界効果型トランジスタ５７のゲートとソース間の電圧Ｖｇ２は、図３に示すようにハイの状態になるので、電界効果型トランジスタ５７はオン状態になる。

電界効果型トランジスタ５６がオフ状態になるとリアクトル６１を流れる励磁電流が遮断されるため、リアクトル６１に転流電流が発生する。この転流電流は、オン状態となっている電界効果型トランジスタ５７を介して出力端子６３，６４から図示せぬ負荷へ出力される。

つづいて、時刻ｔ３において、トランス５２の二次巻線Ｎｓに現れる電圧が“０”になると、ダイオード５４のアノード端子の電圧も“０”となる。しかし、電界効果型トランジスタ５７のゲートに存在する入力容量に蓄積されている電荷の影響によりダイオード５４が逆バイアス状態になるため、図３に実線で示すように、電界効果型トランジスタ５７のゲートとソース間の電圧Ｖｇ２はハイの状態を保持する。なお、図３に示す破線は、ダイオード５４を設けない場合におけるＶｇ２の変化を示している。このようにダイオード５４を設けることにより、電界効果型トランジスタ５７がオンの状態になっている時間を長くすることができるので、後述するように、電力損失を抑えることができる。

すなわち、電界効果型トランジスタ５７の内部には寄生ダイオード（ボディダイオード）が存在するので、電界効果型トランジスタ５７がオフになったときでも、電界効果型トランジスタ５７の寄生ダイオードを通って転流電流が流れ続ける。転流電流が流れている間（一次巻線Ｎｐの励磁電流が遮断されている間）は電界効果型トランジスタ５７がオン状態であるのが望ましい。しかし、前述のように転流電流が流れている間に電界効果型トランジスタ５７がオフ状態に切り替わると、その後の転流電流は電界効果型トランジスタ５７内部の寄生ダイオードを通って流れる。このため、寄生ダイオードにおける電圧降下の影響により電力損失が増大する。

しかし、本実施の形態の場合では、ダイオード５４の存在により、電界効果型トランジスタ５７はオン状態を保つので、寄生ダイオードによる電圧損失の発生を防止できる。

つづいて、時刻ｔ４になると、制御回路５３の制御によって放電回路６０が動作し、電界効果型トランジスタ５７のゲートに存在する入力容量に蓄積されている電荷が放電される。その結果、図３に示すように、電界効果型トランジスタ５７のゲートとソース間の電圧が減少し、ローの状態になるため、電界効果型トランジスタ５７はオフ状態になる。

ところで、時刻ｔ２〜ｔ４の期間においては、電流制御回路５８が、出力端子６３，６４に現れている出力電圧Ｖｏに応じて、可飽和リアクトル５５の第２の巻線Ｎｂに対してリセット電流を流し、これをリセットする（すなわち、可飽和リアクトル５５の磁気状態を１サイクルの始期の状態に戻す）。

すなわち、電流制御回路５８を構成するコンパレータ５８ｄは、抵抗５８ｇの端子電圧が、基準電源５８ｅの電圧よりも高い場合（出力電圧Ｖｏが所望の電圧よりも高い場合）には、その出力をハイの状態にする。その結果、ＮＰＮ型トランジスタ５８ｃがオン状態になるので、ＰＮＰ型トランジスタ５８ｂもオン状態になり、ダイオード５８ａを介してリセット電流が可飽和リアクトル５５の第２の巻線Ｎｂに対して流入する。

その結果、可飽和リアクトル５５の磁気コアは、電界効果型トランジスタ５６がオン状態である場合とは逆方向に磁化される。

つぎに、時刻ｔ５になると、制御回路５３の制御に応じて、電界効果型トランジスタ５１がオン状態になるので、二次巻線Ｎｓの出力電圧Ｖｓは正の状態となる。その結果、図３に示すように、電界効果型トランジスタ５６のゲートとソース間の電圧Ｖｇ１がハイの状態になるので、電界効果型トランジスタ５６がオン状態になる。

電界効果型トランジスタ５６がオンの状態になると、リアクトル６１、図示せぬ負荷、および可飽和リアクトル５５を含む閉回路が形成される。しかし、前述のように、可飽和リアクトル５５は、逆方向に磁化されているので、その際に減少した磁束量を相殺して正方向に飽和する電流が流れるまでは高インピーダンス状態を保持し、その間、オフ状態になる。その後、可飽和リアクトル５５は、オン状態になって、出力端子６３，６４に出力電圧Ｖｏが印加される。

したがって、電流制御回路５８と可飽和リアクトル５５は、出力電圧Ｖｏに応じて、出力されるパルスの幅を制御することにより、出力電圧Ｖｏが所望の値になるように制御するＰＷＭ制御を行う。その結果、出力電圧Ｖｏは負荷の変動に拘わらず、常に一定の値を保持することになる。

以上に説明したように、本発明の第１の実施の形態によれば、第１の巻線Ｎａおよび第２の巻線Ｎｂを有する可飽和リアクトル５５を用いるようにしたので、マグアンプにより同期整流回路の出力電圧を制御することが可能になる。

また、可飽和リアクトル５５の第２の巻線Ｎｂの巻き数を第１の巻線Ｎａよりも多くすることにより、少ない電流でリセットすることができるので、浪費される電力を削減することが可能になり、スイッチングコンバータの効率を改善することが可能になる。

また、電界効果型トランジスタ５７のゲート端子とトランス５２の二次巻線Ｎｓとの間にダイオード５４を挿入するようにしたので、電界効果型トランジスタ５７のオン時間を延長することにより、寄生ダイオードにおける電圧降下の影響による電力損失を減少させることができる。

つぎに、本発明の第２の実施の形態について説明する。

図４は、本発明の第２の実施の形態の構成例について説明する回路図である。なお、この図において、図１に示す第１の実施の形態と共通する部分には、同一の符号を付してその説明を省略する。

図４に示す第２の実施の形態では、図１に示す回路がスレーブ回路１０１とされ、これに新たにマスター回路１００が追加される。すなわち、トランス５２が、一次巻線Ｎｐ、二次巻線Ｎｓ、三次巻線Ｎｔを有するトランス８０に置換される。また、ダイオード８１，８２、リアクトル８３、コンデンサ８４、および、出力端子８５，８６を有するマスター回路１００が、新たに追加され、制御回路５３が、制御回路８７に置換される。その他の構成は、図１の場合と同様である。

ここで、整流平滑回路の一部であるダイオード８１，８２は、整流回路を構成しており、トランス８０の三次巻線Ｎｔから出力された交流を整流する。整流平滑回路の一部であるリアクトル８３および整流平滑回路の一部であるコンデンサ８４は平滑回路を構成し、ダイオード８１，８２から出力される直流電圧（脈流）を平滑化して出力する。

スイッチング制御回路である制御回路８７は、出力端子８５，８６に現れる出力電圧Ｖｏ２に応じて電界効果型トランジスタ５１のスイッチングのデューティー比を変化させることにより、出力電圧Ｖｏ２が所望の値になるように制御する。

つぎに、以上の第２の実施の形態の動作について説明する。

制御回路８７は、所定の周期で電界効果型トランジスタ５１をスイッチングさせる。その結果、三次巻線Ｎｔには交流電圧が発生する。この交流電圧は、ダイオード８１，８２によって半波整流され、リアクトル８３およびコンデンサ８４により平滑化される。これにより、出力端子８５，８６には直流の出力電圧Ｖｏ２が印加される。

制御回路８７は、出力端子８５，８６に現れる出力電圧Ｖｏ２の値を検出し、これが所望の電圧と異なる場合には、電界効果型トランジスタ５１のスイッチングのデューティー比を変更することにより、所望の電圧になるように調整する。その結果、マスター回路１００の出力電圧Ｖｏ２は常に一定になるように制御される。

一方、スレーブ回路１０１は、第１の実施の形態の場合と同様の動作により、出力端子６３，６４に出力電圧Ｖｏ１を生じ、この出力電圧Ｖｏ１は電流制御回路５８および可飽和リアクトル５５によって常に一定になるように制御される。

以上の実施の形態によれば、マスター回路１００については、制御回路８７によるＰＷＭ制御により常に一定の電圧を得ることができる。また、スレーブ回路１０１については、電流制御回路５８および可飽和リアクトル５５によって常に一定の電圧を得ることができるので、異なる２種類の電圧を得ることができる。

なお、以上の実施の形態では、スレーブ回路１０１が一つだけの場合を示したが、スレーブ回路を複数設けるようにしてもよい。そのような実施の形態によれば、異なる３つ以上の電圧を得ることができる。

以上に説明したように、本発明の第２の実施の形態によれば、マスター回路１００とスレーブ回路１０１を設け、マスター回路１００についてはＰＷＭ制御によって出力電圧Ｖｏ２が一定になるようにし、スレーブ回路１０１については電流制御回路５８および可飽和リアクトル５５によって出力電圧Ｖｏ１が一定になるように制御することができる。

なお、以上の各実施の形態では、スイッチング素子としては電界効果型トランジスタを用いるようにしたが、他のスイッチング素子（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor））を用いるようにしてもよい。

また、以上の各実施の形態では、電界効果型トランジスタ５７のゲート端子と、二次巻線Ｎｓとの間にはダイオード５４を接続するようにしたが、このダイオード５４は省略することも可能である。

また、図２に示す電流制御回路５８の回路構成は一例であって、これ以外の構成であってもよい。

本発明に係るコンバータは、例えば、パーソナルコンピュータなどの電子機器に内蔵される電源装置に使用される。

本発明の第１の実施の形態に係るスイッチングコンバータの構成例を示す回路図である。図１に示すスイッチングコンバータの電流制御回路の詳細な構成例を示す回路図である。図１に示すスイッチングコンバータの動作を説明するためのタイミングチャートである。本発明の第２の実施の形態に係るスイッチングインバータの構成例を示す回路図である。従来のスイッチングコンバータの構成例を示す回路図である。

符号の説明

５４ダイオード
５５可飽和リアクトル
５６電界効果型トランジスタ（同期整流回路の一部、第１のスイッチング素子）
５７電界効果型トランジスタ（同期整流回路の一部、第２のスイッチング素子）
５８電流制御回路（検出回路、制御回路）
６０放電回路
８１，８２ダイオード（整流平滑回路の一部）
８３リアクトル（整流平滑回路の一部）
８４コンデンサ（整流平滑回路の一部）
８７制御回路（スイッチング制御回路）

Claims

トランスと、
上記トランスの二次巻線に直列に接続された第１の巻線と、第１の巻線とは異なる第２の巻線とを有するマグアンプ用の可飽和リアクトルと、
上記可飽和リアクトルの第１の巻線に接続された同期整流回路と、
上記可飽和リアクトルの残留磁束を減少させるリセット電流を、上記第２の巻線に流す制御回路と、
を有し、
上記同期整流回路は、
上記可飽和リアクトルに接続され、上記トランスの一次巻線に励磁電流が流れるときに上記二次巻線に現れる交流電力の電流を通過させるための第１のトランジスタと、
上記トランスの上記一次巻線の励磁電流が遮断されているときに転流電流を通過させるための第２のトランジスタと、
を有し、
さらに、上記トランスの上記一次巻線の励磁電流が遮断される直前に上記第２のトランジスタの入力容量に蓄積された電荷を放電するための放電回路を有し、
上記可飽和リアクトルの上記第１の巻線の一端は、ダイオードを介して上記第２のトランジスタのゲートに接続され、上記可飽和リアクトルの上記第１の巻線の他端は、上記第１のトランジスタのドレインに接続され、
上記可飽和リアクトルの上記第２の巻線の一端は、上記制御回路に接続され、上記可変リアクトルの上記第２の巻線の他端は、上記第１のトランジスタのソースに接続される、
ことを特徴とするコンバータ。