[go: up one dir, main page]

JP4711792B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP4711792B2
JP4711792B2 JP2005278017A JP2005278017A JP4711792B2 JP 4711792 B2 JP4711792 B2 JP 4711792B2 JP 2005278017 A JP2005278017 A JP 2005278017A JP 2005278017 A JP2005278017 A JP 2005278017A JP 4711792 B2 JP4711792 B2 JP 4711792B2
Authority
JP
Japan
Prior art keywords
layer
substrate
protrusion
circuit board
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005278017A
Other languages
English (en)
Other versions
JP2007088365A (ja
Inventor
誠 村井
良輔 臼井
泰浩 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005278017A priority Critical patent/JP4711792B2/ja
Priority to US11/526,875 priority patent/US7649739B2/en
Publication of JP2007088365A publication Critical patent/JP2007088365A/ja
Application granted granted Critical
Publication of JP4711792B2 publication Critical patent/JP4711792B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、回路装置に関するものである。
従来、電子回路装置は、電子回路を搭載した金属ベースの回路基板を伝熱目的の放熱板上に接着する構成となっている。図１５はこのような回路装置の一例の断面図を示している。同図では、発熱体である回路素子６を半田５によって接着、搭載した回路基板３が、放熱板８に接着層７によって接着されている。ここで、回路基板３と放熱板８とを接着層７で接着する際に、回路基板３が放熱板８に対して平行でなく、傾斜して接着層７が硬化してしまうことがある。これにより接着層７の厚さが不均一になり、基板３上の素子６が放熱板８へ伝熱する効率が低下したり、基板３と放熱板８の熱膨張差が吸収できず、接着層７にクラックが生じ、この界面で基板３が放熱板８から剥離する恐れが生じたりした。これに対して回路基板３と放熱板８との間にスペーサを介して接着し、接着層７の厚さを均等とする技術は、例えば特許文献１にて提案されている。
図１６は特許文献１で紹介されている混成集積回路装置の断面図である。回路素子６は、パワートランジスタ等の発熱体であり、半田５によって基板３上に固定されている。放熱板８上にはスペーサ５０を混在させた接着剤７が塗布され、この上に基板３が載置して接着されている。ここでスペーサ５０は、熱伝導率の良い素材からなるスペーサであり、例えば粒径の揃った金属粒や、短く切断されたグラスファイバ等である。
特開平５−１２１６０３号公報
しかしながら、基板３を放熱板８上に接着する際、基板３とスペーサ５０間及び、スペーサ５０と放熱板８間の摩擦力を十分確保できないため、接着剤７が硬化するまで基板３は外力に対して不安定であり、容易に移動してしまうことから位置決めが困難になり、又基板３が放熱板８上のあらかじめ想定した設置位置から外れて固定されてしまう可能性もある。
本発明は上記事情に鑑みなされたものであって、その目的とするところは、回路基板を放熱板上に固定する際、容易に位置決めが可能で、基板傾斜や位置ズレなく安定して固定される回路装置を提供することにある。
請求項１の回路装置は、回路素子を搭載する回路基板と、充填材を介して回路基板を搭載するベース部材を備え、回路基板におけるベース部材と対面する面の周縁部に突起を形成し、その突起の少なくとも一部は充填材を貫いてベース部材と接触していることをその要旨とする。
すなわち、回路基板の周縁部に形成された突起の少なくとも一部が、充填材を貫通してベース部材と接触し、この突起を脚として回路基板がベース部材に対して支持されている。従って突起が無く、回路基板の底面全体により支持されている場合と比べて、突起がある場合は回路基板からベース部材に対しての接触している面積あたりの圧力が格段に向上し、垂直抗力に比例する摩擦力が向上するので、回路基板をベース部材上に設置する際、外力に対して安定し、回路基板の位置決めが容易になり、又位置ズレを防止できる。
又、回路基板をベース部材へ搭載する際、突起が回路基板の周縁部に設けられているため、回路基板がベース部材に対して傾斜してしまうという可能性を最小限に抑えることができ、さらにこの周縁部に設けられた突起が回路基板の補強剤となりその剛性を高上させることができる。
請求項２の回路装置は、請求項１の発明において、回路基板は、少なくともベース部材と対面する面側に金属基板を有し、突起がその金属基板と一体に形成されていることをその要旨とする。
すなわち、回路基板は少なくとも金属基板を有し、その金属基板と一体の突起は回路基板底面部と一体であるため、スペーサの役割をするこの突起と回路基板が剥離することはなく、温度上昇によってスペーサと回路基板界面で剥離する現象を防止できる。
請求項３の回路装置は、請求項１又は２の発明において、突起の少なくとも一部はベース部材に接触していないことをその要旨とする。
すなわち、回路基板をベース部材上に充填材を介して搭載する際、突起の少なくとも一部がベース部材に接触していないことにより、充填材内に混入したガス（空気）が放出されるのを妨げない。これにより、素子からの放熱効率を大きく確保できる。
本発明によれば、素子から放熱板への放熱効率と、回路基板と放熱板界面の機械的強度に優れた回路装置を提供できる。
以下に、本発明を実施するための最良の形態を詳述する。
図１は、本発明の一実施形態による回路装置１０を一部断面した側面図である。回路装置１０において、金属基板１とその上に形成された配線層２からなる金属ベース絶縁基板３がある。配線層２は、後述するが絶縁層と導電層とを積層することにより構成している。ここで金属ベース絶縁基板３の裏面側を構成している金属基板１の底面の外周縁部には、下向きに突起４が形成されている。金属ベース絶縁基板３の表面側には半田５によって回路素子６が固定されている。そして、金属ベース絶縁基板３は放熱グリース７を介して放熱板８の上に載置されている。この時、金属基板１の底面に形成された突起４の少なくとも一部は、放熱グリース７を貫いて、その先端部が放熱板８と接触している。
尚、それぞれ、回路素子６は本発明の「回路素子」、金属ベース絶縁基板３は本発明の「回路基板」、金属基板１は本発明の「金属基板」、突起４は本発明の「突起」、放熱グリース７は本発明の「充填材」、放熱板８は本発明の「ベース部材」の一例である。
図２は、図１中の突起４を有する、金属ベース絶縁基板３の底面部を構成する金属基板１を反転させたものの一例を斜視図で示したものである。図に示されるように、金属基板１は周縁部に一体の突起４を有している。
以下、図１に示される回路装置１０の構造について、製造プロセスを示す図３〜図１４を参照しながら説明する。ここで図３〜図１１は図１の回路装置１０における金属ベース絶縁基板３の構造形成の説明である。
第１工程（図３（ａ）参照）：約１００μｍ〜約３ｍｍ（たとえば、約１．５ｍｍ）の厚みを有する多層構造（３層構造）の基板１を用いている。この基板１は、銅からなる下層金属層１ａと、下層金属層１ａ上に形成したＦｅ−Ｎｉ系合金（いわゆるインバー合金）からなる中間金属層１ｂと、中間金属層１ｂ上に形成した銅からなる上層金属層１ｃとを積層したクラッド材によって構成されている。銅からなる下層金属層１ａおよび上層金属層１ｃは、約１２ｐｐｍ／℃の熱膨張係数を有する。また、インバー合金からなる中間金属層１ｂは、ＦｅにＮｉが約３６％含有された合金からなるとともに、約０．２ｐｐｍ／℃〜約５ｐｐｍ／℃の小さい熱膨張係数を有する。すなわち、中間金属層１ｂの熱膨張係数（約０．２ｐｐｍ／℃〜約５ｐｐｍ／℃）は、下層金属層１ａおよび上層金属層１ｃの熱膨張係数（約１２ｐｐｍ／℃）よりも小さい。また、下層金属層１ａ、中間金属層１ｂおよび上層金属層１ｃの厚みの比率は、１：１：１であり、基板１の熱膨張係数が約６ｐｐｍ／℃〜約８ｐｐｍ／℃になるように調節する。
第２工程（図３（ｂ）参照）：基板１を構成する３層（１ａ〜１ｃ）のうち、最上面の上層金属層１ｃの表面部分に、約０．１μｍ〜約０．３μｍの厚みを有する酸化銅膜１ｄを形成する。この酸化銅膜１ｄは、上層金属層１ｃの表面部分を自然酸化させることにより形成されている。また、本実施形態では、基板１（酸化銅膜１ｄ）の表面は、その上に形成される樹脂層との密着性を高めるために、結晶粒界を選択的にエッチングすることによって算術平均粗さＲａが約１０μｍ〜約２０μｍの凹凸形状が形成される。なお、下層金属層１ａ、中間金属層１ｂおよび上層金属層１ｃ及び酸化銅膜１ｄより構成される基板１は、本発明の「金属基板」の一例である。
第３工程（図３（ｃ）参照）：基板１（酸化銅膜１ｄ）の凹凸形状の表面上には、約６０μｍ〜約１６０μｍの厚みを有するエポキシ樹脂を主成分とする１層目の樹脂層１２が形成されている。この樹脂層１２は、絶縁層として機能する。また、樹脂層１２の熱膨張係数は、約１７ｐｐｍ／℃〜約１８ｐｐｍ／℃である。
ここで、本実施形態では、エポキシ樹脂を主成分とする樹脂層１２の熱伝導率を高くするために、最大粒径が１５μｍ以下の充填剤が樹脂層１２に添加している。この充填剤としては、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）および窒化ホウ素（ＢＮ）などがある。また、充填剤の体積充填率は、約６０％〜約８０％である。なお、アルミナやシリカなどの充填剤が添加されたエポキシ樹脂の熱伝導率は、約２Ｗ／（ｍ・Ｋ）であり、充填剤が添加されていないエポキシ樹脂の熱伝導率（約０．６Ｗ／（ｍ・Ｋ））よりも高い。この後、樹脂層１２上に銅箔１３ｄを圧着する。
第４工程（図４（ｄ）参照）：フォトグラフィ技術及びエッチング技術を用いて銅箔１３ｄのパターニングを行う。これにより、後述する次工程でビア形成のためにレーザーを照射する箇所の銅箔をあらかじめ除去する。ＣＯ２レーザを使用する場合には、銅箔により大部分のレーザーが反射されてしまうために、この工程が必要である。またＵＶレーザを使用する場合にも加工のばらつきを抑えることができる。
第５工程（図４（ｅ）参照）：パターニングされた銅箔１３ｄの上方から炭酸ガスレーザまたはＵＶレーザを照射することによって、樹脂層１２の露出した表面から基板１の表面に達するまでの領域を除去する。これにより、樹脂層１２に、約１００μｍの直径を有するとともに、樹脂層１２を貫通する５つのビアホール１２ａおよび２つのビアホール１２ｂを形成する。このビアホール１２ａおよび１２ｂは、それぞれ、後述するサーマルビア部１３ａおよび１３ｂを形成するために設けられる。
第６工程（図５（ｆ）参照）：無電解メッキ法を用いて、銅箔１３ｄ（図４（ｅ）参照）の上面およびビアホール１２ａおよび１２ｂの内面上に、銅を約０．５μｍの厚みでメッキする。続いて、電解メッキ法を用いて、銅箔１３ｄの上面およびビアホール１２ａおよび１２ｂの内部にメッキする。なお、本実施形態では、メッキ液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔１３ｄの上面上に吸着させるとともに、促進剤をビアホール１２ａおよび１２ｂの内面上に吸着させる。これにより、ビアホール１２ａおよび１２ｂの内面上の銅メッキの厚みを大きくすることができるので、ビアホール１２ａおよび１２ｂ内に銅を埋め込むことができる。その結果、図５（ｆ）に示すように、樹脂層２上に、約１５μｍの厚みを有する導電層１３を形成するとともに、ビアホール１２ａおよび１２ｂ内に、導電層１３を埋め込む。
上記した銅メッキ工程において、本実施形態では、ＦｅとＮｉとを含むインバー合金からなる中間金属層１ｂを、銅からなる下層金属層１ａおよび上層金属層１ｃにより挟んだ基板１を用いているので、インバー合金からなる中間金属層１ｂの成分がメッキ液中に溶出することに起因して、メッキ液が劣化するのを抑制することができる。
第７工程（図５（ｇ）参照）：フォトリソグラフィ技術およびエッチング技術を用いて、導電層１３をパターニングする。これにより、ＬＳＩチップ１９（図１２参照）の下方の領域に位置するサーマルビア部１３ａと、チップ抵抗２０（図１２参照）の下方の領域に位置するサーマルビア部１３ｂと、サーマルビア部１３ａの端部から所定の間隔を隔てた領域に位置する配線部１３ｃとを形成する。
第８工程（図６（ｈ）参照）：導電層１３を覆うように、アルミナまたはシリカなどの充填剤が添加されたエポキシ樹脂からなる銅箔付プリプレグを圧着することにより、約６０μｍ〜約１６０μｍの厚みを有する樹脂層１４を形成する。この後、樹脂層１４上に約３μｍの厚みを有する銅箔１５ｅを圧着する。
第９工程（図６（ｉ）参照）：フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール１４ａおよび１４ｂ（図７（ｊ）参照）の形成領域上に位置する銅箔１５ｅを除去する。これにより、次工程で説明される樹脂層１４のビアホール１４ａおよび１４ｂの形成領域を露出させる。
第１０工程（図７（ｊ）参照）：銅箔１５ｅの上方から炭酸ガスレーザまたはＵＶレーザを照射することによって、樹脂層１４の露出した表面から導電層１３の表面に達するまでの領域を除去する。これにより、樹脂層１４に、約１００μｍの直径を有するとともに、樹脂層１４を貫通する５つのビアホール１４ａおよび２つのビアホール１４ｂを形成する。
第１１工程（図７（ｋ）参照）：無電解メッキ法を用いて、銅箔１５ｅ（図７（ｊ）参照）の上面およびビアホール１４ａおよび１４ｂの内面上に、銅を約０．５μｍの厚みでメッキする。続いて、電解メッキ法を用いて、銅箔１５ｅの上面およびビアホール１４ａおよび１４ｂの内部に、メッキする。この際、メッキ液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔１５ｅの上面上に吸着させるとともに、促進剤をビアホール１４ａおよび１４ｂの内面上に吸着させる。これにより、ビアホール１４ａおよび１４ｂの内面上の銅メッキの厚みを大きくすることができるので、ビアホール１４ａおよび１４ｂ内に銅を埋め込むことができる。その結果、樹脂層１４上に、約１５μｍの厚みを有する導電層１５を形成するとともに、ビアホール１４ａおよび１４ｂ内に、導電層１５を埋め込む。
第１２工程（図８（ｌ）参照）：フォトリソグラフィ技術およびエッチング技術を用いて、導電層１５をパターニングする。これにより、ＬＳＩチップ１９（図１２参照）の下方の領域に位置するサーマルビア部１５ａと、サーマルビア部１５ａの端部から所定の間隔を隔てた領域に位置するワイヤボンディング部１５ｂと、チップ抵抗２０（図１２参照）の下方の領域に位置する配線部１５ｃと、リード２１（図１２参照）の下方の領域に位置する配線部１５ｄとを形成する。
第１３工程（図８（ｍ）参照）：導電層５を覆うように、導電層５のワイヤボンディング部１５ｂ、配線部１５ｃおよび１５ｄに対応する領域に開口部を有するソルダーレジスト層１６ａを形成する。このソルダーレジスト層１６ａは、導電層１５の保護膜として機能する。また、ソルダーレジスト層１６ａは、メラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂およびポリアミドビスマレイミドなどの熱硬化性樹脂からなる。なお、液晶ポリマー、エポキシ樹脂およびメラミン誘導体は、高周波特性に優れているので、ソルダーレジスト層１６ａの材料として好ましい。また、ソルダーレジスト層１６ａに、ＳｉＯ２などの充填剤を添加してもよい。
第１４工程（図９参照）：図８（ｍ）の構造は、生産性を高めるために図９に示すように金属基板１上に、余分な隙間をなるべく無くして複数設ける。図９は、金属ベース絶縁基板１を表面（チップ実装面）から見た図である。図中の１５ａ、１５ｂ、１５ｃ、１５ｄは、それぞれフォトリソグラフィによってソルダレジスト１６ａを除去し、露出した配線層を示している。又、金型の刃があたる部分のソルダレジスト１６ａは、剥離を防止するために、あらかじめフォトリソグラフィによって除去する。ここで、ソルダーレジストは塗布またはフィルムラミネートにより形成する。
第１５工程（図１０参照）：金型を用いて、回路素子表面から裏面に向かって打抜くことにより、各回路基板を形成する。その際、裏面側には打抜きバリによる突起４が形成され、表面側にはダレ１１を形成する。この突起４は金属基板１の変形によって形成しており、金属基板１と一体になっている。回路素子の裏面から打抜いた場合には、裏面に突起は形成されず、また絶縁層が脆いために隔離／破壊が生じてしまう。なお、突起４は、本発明の「突起」の一例である。このように形成された突起を、回路基板を放熱板に載置する際のスペーサとして利用することにより、スペーサを作成、設置する工程などを省くことができ、時間とコストの削減ができる。
第１６工程（図１１参照）：図１１は、金型で打抜いた後の金属ベース絶縁基板を上方から見た図である。第１４工程での説明同様、図中の１５ａ、１５ｂ、１５ｃ、１５ｄは、フォトリソグラフィのパターニングによってソルダレジスト１６ａを除去し、露出した配線層を示している。
第１７工程（図１２参照）：回路素子６（図１参照）としてのＬＳＩチップ１９は、導電層１５のサーマルビア部１５ａ上に、約２０μｍの厚みを有するエポキシ樹脂からなる樹脂層１６を介して装着されている。なお、ＬＳＩチップ１９では、単結晶シリコン基板（図示せず）が用いられており、熱膨張係数は、約４ｐｐｍ／℃である。このＬＳＩチップ１９は、ワイヤ１７によって、導電層１５のワイヤボンディング部１５ｂに電気的に接続されている。また、回路素子６（図１参照）としてのチップ抵抗２０は、導電層１５の配線部１５ｃ上に、半田などのロウ材からなる融着層１８ａを介して装着されているとともに、融着層１８ａにより配線部１５ｃに電気的に接続されている。なお、ＬＳＩチップ１９およびチップ抵抗２０は、本発明の「回路素子」の一例である。また、リード２１は、導電層１５の配線部１５ｄ上に、半田などのロウ材からなる融着層１８ｂを介して装着されているとともに、融着層１８ｂにより配線部１５ｄに電気的に接続されている。
第１８工程（図１３参照）：装置内部に装着されたＬＳＩチップ１９およびチップ抵抗２０などを保護するために、ＬＳＩチップ１９およびチップ抵抗２０を覆うように、エポキシ樹脂からなる樹脂層２２を形成することによって、本実施形態の回路装置が形成される。また、図１２及び図１３に示すように、リード２１は、回路装置の１つの辺に設けられている。
又、上記樹脂モールド時に、図１８に示されるように突起４を回路基板表面側に形成していると、図の横方向から樹脂を封入したときに、前記突起４が封入の妨げになる可能性がある。しかしながら、本実施形態によると、打抜きによって生じたダレ１１（角が取れて丸みを帯びている部分、図１３参照）によって、回路素子側に流れ込むエポキシ樹脂の流入を促進することができる。
第１９工程（図１４（ａ）及び（ｂ）参照）：図１４（ａ）及び（ｂ）は、第１８工程までの製造プロセスで作成された、モールド樹脂２２によって封止した金属ベース絶縁基板３を放熱板８上に接着し、プリント配線基板３１にリードピン３２を挿入して半田付けされた回路装置を示している。それぞれ図１４（ａ）は上から見た図、図１４（ｂ）は、図１４（ａ）のＡＢ間の断面図を示している。ここでリードピン３２は、リード２１（図１３参照）と一体につながっており（図示せず）、単に延長したものであり、リードピン３２とリード２１（図１３参照）は同等のものである。
樹脂層２２によって回路素子を封止した金属ベース絶縁基板３は、熱伝導グリース７を介して放熱板８上にねじ３３（図１４（ａ）参照）で取り付けられる。その際、突起４のアンカー効果（突起の頂点がベース部材表面の微細な凹部に侵入し、釘又はくさびのような働きをする効果）によって、金属ベース絶縁基板３と放熱板８は強固に接合される（図１４（ｂ）参照）。また、突起４はほぼ全周の周縁部にわたって設けているが、その回路基板からの高さは必ずしも均一ではないために（図２参照）、放熱板８と突起４が接触しない部分を所々設けることによって、放熱性低下の原因になる放熱グリース７内に混入した空気を放出することを妨げない。
本発明を具現化した上記実施形態における効果を以下に述べる。
（１）放熱板上に放熱グリースを介して設置された金属ベース絶縁基板は、打抜きによってその周縁部に設けた突起（バリ）を持つことによって、これが放熱板と基板間で一様な距離を保つスペーサの役割をし、基板全体での放熱特性を均一にすることができる。
（２）金属ベース絶縁基板を放熱板に対して、突起を脚として支持することにより、金属ベース絶縁基板と放熱板の接触面積あたりの圧力が向上し、それによって垂直抗力が向上し、ひいては摩擦力の向上につながる。この摩擦力が向上することにより、金属ベース絶縁基板を放熱板上に搭載する際、外力に対して安定するので、位置決めが容易になり、又位置ズレを防止することができる。
（３）突起は周縁部に設けていることから、金属ベース絶縁基板が放熱板に対して傾斜して固定される可能性を、最小限に抑えることができる。
（４）突起は金属ベース絶縁基板と一体であることから、温度上昇によって金属ベース絶縁基板と充填材の界面で剥離することを防止できる。
（５）図１７に示すように、金属ベース絶縁基板３上に封止するモールド樹脂部２２は、一般的にシリカをフィラーとしたモールド樹脂であり、金属ベース絶縁基板３内のベース金属は上記のように銅を主体とする構成で、そのモールド樹脂の熱膨張係数は約１５×１０-６／Ｋ、ベース金属の熱膨張係数は約１６．６×１０-６／Ｋである。このように、モールド樹脂の熱膨張係数がベース金属のそれよりも小さいことから、温度上昇によりこの樹脂モールドされた金属ベース絶縁基板３の金属基板１が、金属基板１側を凸として反りが発生する。しかし、この周縁部の突起４（図１３参照）は、金属基板１と一体であり、その剛性を高上させていて、前記反りの発生を防止することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
（第１変形例）本実施形態ではＬＳＩチップおよびチップ抵抗が装着された回路装置に本発明を適用したが、本発明はこれに限らず、ＬＳＩチップおよびチップ抵抗以外の回路素子が装着された混成集積回路装置や混成集積回路装置以外の半導体集積回路装置にも適用可能である。
（第２変形例）本実施形態では基板の表面を酸化することにより、基板の表面部分に酸化銅膜を形成したが、本発明はこれに限らず、基板の表面を酸化しなくてもよい。また、基板の表面を窒化することにより、基板の表面部分に窒化銅膜を形成してもよい。
（第３変形例）本実施形態ではインバー合金（Ｆｅ−Ｎｉ系合金）からなる中間金属層を、銅からなる下層金属層および上層金属層により挟んだ基板を用いたが、本発明はこれに限らず、インバー合金からなる中間金属層を、アルミニウムからなる下層金属層および上層金属層により挟んだ基板を用いてもよい。また、インバー合金からなる中間金属層を、銅からなる下層金属層（上層金属層）とアルミニウムからなる上層金属層（下層金属層）とにより挟んだ基板を用いてもよい。なお、基板を構成する上層金属層がアルミニウムからなる場合、基板（上層金属層）の表面を陽極酸化法を用いて酸化すれば、基板（上層金属層）の表面部分に形成される絶縁層として機能するアルミニウム酸化膜を緻密化することができる。また、インバー合金からなる中間金属層に代えて、Ｆｅに約３２％のＮｉと約５％のＣｏとが含有された合金（いわゆるスーパーインバー合金）からなる中間金属層を用いてもよいし、Ｆｅに約２９％のＮｉと約１７％のＣｏとが含有された合金（いわゆるコバール合金）からなる中間金属層を用いてもよい。
（第４変形例）本実施形態では基板１を構成する下層金属層、中間金属層および上層金属層の厚みの比率を、１：１：１に設定したが、本発明はこれに限らず、下層金属層、中間金属層および上層金属層の厚みの比率を、１：３：１に設定してもよい。
（第５変形例）本実施形態では１層目の導電層上に２層目の絶縁層および導電層が順次形成された２層構造の回路装置に本発明を適用する例を説明したが、本発明はこれに限らず、１層構造の回路装置にも適用可能である。また、２層目の導電層上に、さらに３層目の絶縁層および導電層が順次形成された回路装置にも適用可能である。また、４層以上の多層構造の回路装置にも適用可能である。
（第６変形例）本実施形態では最大粒径１５μｍの直径を有する充填剤が添加された樹脂層を用いたが、本発明はこれに限らず、最大粒径１５μｍの直径を有する充填剤と約０．７μｍの直径を有する充填剤とが混在した樹脂層を用いてもよい。
（第７変形例）本実施形態では銅からなる下層金属層および上層金属層と、インバー合金からなる中間金属層とを含む３層構造の基板を用いたが、本発明はこれに限らず、４層以上の多層構造の基板を用いてもよい。また、基板に、樹脂層、セラミックス層および半導体層の少なくとも１つが含まれていてもよい。
（第８変形例）本実施形態では絶縁層と導電層を積層して形成した配線層と、その配線層を搭載する金属基板で構成する本発明の回路基板の一例を説明したが、本発明はこれに限らず、図２１に示すように金属基板１のみで本発明の回路基板を構成してもよい。
（第９変形例）本実施形態では図２に示すような長周期に高さの変移がある突起４を有した金属基板１を用いたが、本発明はこれに限らず、図１９に示されるような、突起４が一様の高さである金属基板１から、図２０に示すように、突起４の高さが短周期に変化したものや、突起が所々に存在しない金属基板１も本発明の「周縁部」に設けられた「突起」に含まれる。
（第１０変形例）本実施形態では、回路基板を金型によって打抜く際に形成される打ち抜きバリを突起４として用いたが、本発明はこれに限らず、このような突起を作る工程を新たに設けて形成された突起も本発明の「突起」に含まれる。
（第１１変形例）本実施形態では、回路素子を回路基板上に固定する際、半田によって接着する方法を用いたが、本発明はこれに限らず、回路素子が基板上に装着されることなく、素子に接続されたワイヤを脚として回路基板上に支持される方法も含まれる。
（第１２変形例）本実施形態では、「充填材」の一例として熱伝導グリース（放熱グリース）を用いているが、本発明はこれ限らず、接着剤や接着目的の絶縁層や樹脂層も含まれる。
本発明の一実施形態による回路装置を示した断面図である。 本発明の一実施形態による金属基板を示した斜視図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 図１に示した一実施形態による回路装置の製造プロセスの図である。 従来の回路装置の構造を概略的に示した断面図である。 従来の回路装置の構造を概略的に示した断面図である。 従来の樹脂モールドされた回路装置の構造を概略的に示した断面図である。 従来の樹脂モールドされた回路装置の構造を概略的に示した断面図である。 本発明の一実施形態による金属基板を示した斜視図である。 本発明の一実施形態による金属基板を示した斜視図である。 本発明の一実施形態による回路装置を示した断面図である。
符号の説明
１ 金属基板
２ 配線層
３ 回路基板
４ 突起
５ 半田
６ 回路素子
７ 充填材
８ ベース部材
１０ 回路装置
１１ 丸み

Claims (4)

  1. 回路素子を搭載する回路基板と、
    充填材を介して前記回路基板を搭載するベース部材と、
    前記回路基板における前記ベース部材と対面する面の周縁部に沿って選択的に形成された突起と、
    を備え、
    その突起の少なくとも一部は前記充填材を貫いて前記ベース部材と接触していることを特徴とする回路装置。
  2. 前記回路基板は、少なくとも前記ベース部材と対面する面側に金属基板を有し、
    前記突起は前記金属基板と一体に形成されていることを特徴とした請求項１に記載の回路装置。
  3. 前記突起の少なくとも一部は、前記ベース部材に接触していないことを特徴とする請求項１又は２に記載の回路装置。
  4. 前記突起は、打抜きバリによる突起であって、その先端部が前記充填材を貫いて前記ベース部材と接触していることを特徴とする請求項１〜３のいずれか一項に回路装置。
JP2005278017A 2005-09-26 2005-09-26 回路装置 Expired - Fee Related JP4711792B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005278017A JP4711792B2 (ja) 2005-09-26 2005-09-26 回路装置
US11/526,875 US7649739B2 (en) 2005-09-26 2006-09-26 Circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005278017A JP4711792B2 (ja) 2005-09-26 2005-09-26 回路装置

Publications (2)

Publication Number Publication Date
JP2007088365A JP2007088365A (ja) 2007-04-05
JP4711792B2 true JP4711792B2 (ja) 2011-06-29

Family

ID=37975021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005278017A Expired - Fee Related JP4711792B2 (ja) 2005-09-26 2005-09-26 回路装置

Country Status (2)

Country Link
US (1) US7649739B2 (ja)
JP (1) JP4711792B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1936683A1 (en) * 2006-12-22 2008-06-25 ABB Technology AG Base plate for a heat sink and electronic device with a base plate
KR101075774B1 (ko) * 2009-10-29 2011-10-26 삼성전기주식회사 발광소자 패키지 및 그 제조 방법
JP6008204B2 (ja) * 2011-07-29 2016-10-19 パナソニックＩｐマネジメント株式会社 素子搭載用基板、ならびに半導体モジュールおよびその製造方法
JP5783865B2 (ja) * 2011-09-27 2015-09-24 新電元工業株式会社 半導体装置
TWI566673B (zh) * 2012-08-20 2017-01-11 鴻準精密工業股份有限公司 散熱器組合
CN104135814A (zh) * 2013-05-02 2014-11-05 鸿富锦精密工业（深圳）有限公司 印刷电路板
KR102373809B1 (ko) * 2014-07-02 2022-03-14 삼성전기주식회사 패키지 구조체 및 그 제조 방법
JP5954371B2 (ja) * 2014-08-05 2016-07-20 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法
JP6462730B2 (ja) * 2015-01-29 2019-01-30 京セラ株式会社 回路基板および電子装置
JP6501638B2 (ja) 2015-06-11 2019-04-17 オムロンオートモーティブエレクトロニクス株式会社 電子装置
JP6324479B1 (ja) * 2016-12-16 2018-05-16 Ｊｘ金属株式会社 回路基板用金属板、回路基板、パワーモジュール、金属板成形品及び、回路基板の製造方法
DE102023129490A1 (de) * 2023-10-25 2025-04-30 TRUMPF Hüttinger GmbH + Co. KG Hochfrequenzverstärkeranordnung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145647A (ja) * 1984-01-10 1985-08-01 Fujitsu Ltd 発熱体モジユ−ルの放熱取付方法
JPH0254243U (ja) * 1988-10-12 1990-04-19
JPH05121603A (ja) * 1991-10-29 1993-05-18 Mitsubishi Electric Corp 混成集積回路装置
JPH07176659A (ja) * 1993-12-21 1995-07-14 Fuji Electric Co Ltd 半導体装置の冷却構造
US5646831A (en) * 1995-12-28 1997-07-08 Vlsi Technology, Inc. Electrically enhanced power quad flat pack arrangement
JP4415503B2 (ja) * 2000-05-12 2010-02-17 株式会社デンソー 半導体装置
JP3644428B2 (ja) * 2001-11-30 2005-04-27 株式会社デンソー パワーモジュールの実装構造
DE10230712B4 (de) * 2002-07-08 2006-03-23 Siemens Ag Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
JP3971296B2 (ja) * 2002-12-27 2007-09-05 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合基板およびその製造方法
JP4028452B2 (ja) * 2003-08-27 2007-12-26 Ｄｏｗａホールディングス株式会社 電子部品搭載基板およびその製造方法
JP4091896B2 (ja) * 2003-10-23 2008-05-28 三菱電機株式会社 半導体装置の製造方法
TWI309962B (en) * 2004-02-24 2009-05-11 Sanyo Electric Co Circuit device and menufacturing method thereof
US7304854B2 (en) * 2005-04-15 2007-12-04 Foxconn Technology Co., Ltd. Heat dissipating device for electronic component

Also Published As

Publication number Publication date
US7649739B2 (en) 2010-01-19
JP2007088365A (ja) 2007-04-05
US20070164766A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
US7649739B2 (en) Circuit device
TWI602270B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
TWI435666B (zh) 輻散熱電路板及其製造方法
JP2007180105A (ja) 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP3588230B2 (ja) 配線基板の製造方法
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
JP4900624B2 (ja) 回路装置
JP4878862B2 (ja) 回路装置
JP5885630B2 (ja) プリント基板
JP2006310783A (ja) 回路装置
KR102216506B1 (ko) 방열부재 및 이를 구비한 인쇄회로기판
JP2007324330A (ja) 回路基板
CN111031687A (zh) 制备散热电路板的方法
JP4597561B2 (ja) 配線基板およびその製造方法
JP4467540B2 (ja) 回路装置
JP2005072382A (ja) 放熱用リードフレーム基板及びその製造方法並びに半導体装置
JP4511245B2 (ja) 回路装置
JP2009231296A (ja) 放熱型多穿孔半導体パッケージ
KR100328251B1 (ko) 패키지 기판
KR20010057046A (ko) 캐비티를 갖는 패키지 기판
JPH08148781A (ja) 金属ベース多層回路基板
JP3992640B2 (ja) 金属ベース回路基板の製造方法
JP2005340581A (ja) 回路装置
JP3436582B2 (ja) 金属ベース多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees