JP4710941B2 - 画像形成装置 - Google Patents

Description

本発明は、複数の発光素子を備えた発光装置、露光装置および画像形成装置に関する。

電子写真方式を用いたプリンタや複写機等の画像形成装置において、感光体ドラム等の像保持体上を露光する露光装置として、近年、ＬＥＤ（Light Emitting Diode）等の発光素子を一列に配列した発光素子アレイを用いたものが採用されている。また、最近の画像形成装置では、カラー化が急速に進んでおり、それぞれが露光装置を有する複数の像形成部を並べて配置し、各像形成部を用いて多色画像を出力するものが実用化されている。

公報記載の従来技術として、各像形成部に設けられたＬＥＤアレイのそれぞれにおいて、発光の対象となるＬＥＤの位置を調整することで、主走査方向の像ずれを抑制する技術が存在する（特許文献１参照）。
また、他の公報記載の従来技術として、複数の発光素子を備えた記録ヘッドを複数本有し、画像情報に応じて複数の発光素子が選択的に発光し画像形成する画像形成装置において、画像形成時以外のタイミングでも発光素子を発光させ、各記録ヘッドを一定の温度に均一に上昇させることで、主走査方向の像ずれを抑制する技術が存在する（特許文献２参照）。

特開平１１−１０５３４４号公報 特開平１０−２４６１９号公報

ところで、複数の発光素子を並べて構成した露光装置を用いた場合、画像データを操作して発光の対象となる発光素子を変更することで、得られる画像の主走査方向の像ずれの大きさは、画像データにおける１画素の大きさよりも小さい値に抑えることが可能となる。従来にあっては、この程度の像ずれは問題とされていなかったが、近年の画像形成装置の高画質化に伴い、画像形成装置に要求される主走査方向の位置合わせの精度は、上述した１画素の大きさよりも小さくなることが予想される。

本発明は、主走査方向の位置合わせを、より高精度に行うことを目的とする。

請求項１記載の発明は、像保持体と、
前記像保持体を帯電する帯電装置と、
第１の解像度に対応した間隔で一列に配列される複数の発光素子を有する発光素子列と、当該第１の解像度の１／ｍ（ｍは２以上の整数）となる第２の解像度に対応した発光信号を供給する供給手段と、当該発光素子列の連続するｍ個の当該発光素子を組とする複数の組に組分けし、当該複数の組に組分けされた当該ｍ個の発光素子を、当該供給手段から供給される当該発光信号を用いて、当該組を単位として発光または非発光に設定する設定手段と、当該設定手段により行われる当該発光素子列の当該複数の発光素子の組分けを、１個の当該発光素子を単位として補正する補正手段とを有し、前記帯電装置にて帯電された前記像保持体を露光して静電潜像を形成する露光装置と、
前記像保持体に形成された前記静電潜像を現像して画像を形成する現像装置と、
前記像保持体に形成された画像を記録材に転写する転写装置と
を有する画像形成部を、複数備え、
複数の前記画像形成部のそれぞれに設けられた前記露光装置は、
前記第１の解像度に対応した間隔で一列に配列され、主走査方向中央部に配列される発光素子を含む第１の発光素子群と、当該第１の発光素子群の主走査方向一端側に配列される発光素子を含む第２の発光素子群と、当該第１の発光素子群の主走査方向他端側に配列される発光素子を含む第３の発光素子群とを有する発光素子チップと、
複数の前記発光素子チップが千鳥状に配列され、且つ、隣り合う２つの発光素子チップ同士の各境界部において、一方の発光素子チップを構成する前記第２の発光素子群および当該第２の発光素子群に隣接する側の前記第１の発光素子群の端部と、他方の発光素子チップを構成する前記第３の発光素子群および当該第３の発光素子群に隣接する側の当該第１の発光素子群の端部とが、主走査方向と交差する副走査方向からみて重なる重なり部を形成するように取り付けられる取り付け部材と
を含み、
複数の前記発光素子チップを構成する前記第１の発光素子群は、それぞれがｍの整数倍となる数の前記発光素子を備え、
前記供給手段は、複数の前記発光素子チップのそれぞれに対し、前記第１の発光素子群を構成する前記発光素子の数をｍで除して得られた値に対応する前記発光信号を供給し、
前記設定手段は、複数の前記発光素子チップのそれぞれにおける、複数の前記発光素子の基準となる組分けにおいて、前記複数の組を構成する組の数が、前記第１の発光素子群を構成する前記発光素子の数をｍで除して得られた値となり、且つ、複数の当該発光素子チップのそれぞれにおいて、当該第１の発光素子群を構成する発光素子を含み且つ前記第２の発光素子群を構成する発光素子および前記第３の発光素子群を構成する発光素子を含まないように設定を行い、
前記補正手段は、複数の前記発光素子チップのそれぞれにおける、前記基準となる組分けに対し、複数の前記発光素子チップのそれぞれにおいて、発光素子ｎ個（ｎは１以上の整数）分だけ前記複数の発光素子の配列方向の一方または他方にずらすことで、複数の前記画像形成部に設けられたそれぞれの前記露光装置の主走査方向両端における各露光位置が副走査方向からみて一致するように、複数の前記発光素子チップのそれぞれにおける組分けを補正し、当該基準となる組分けに対し、前記複数の組のうちの１つの組を構成する発光素子の数をｍ個から増加または低減させることで、複数の当該画像形成部に設けられたそれぞれの当該露光装置の主走査方向両端における各露光位置が副走査方向からみて一致するように、当該１つの組を含む発光素子チップおよび当該１つの組を含む発光素子チップから一方向に沿って連なる１または複数の他の発光素子チップの組分けを補正し、さらに、前記重なり部において、前記一方の発光素子チップで最も前記第３の発光素子群側に設定される組と前記他方の発光素子チップで最も前記第２の発光素子群側に設定される組とが、副走査方向からみて重なることなく主走査方向に連続するように、それぞれの発光素子チップにおける組分けを補正すること
を特徴とする画像形成装置である。

請求項１記載の発明によれば、本構成を有しない場合と比較して、各画像形成部の主走査方向の位置合わせを、より高精度に行うことができ、また、各画像形成部において、一方の発光素子チップと一方の発光素子チップに隣接する他方の発光素子チップとの間で発光信号を移動させることなく、発光位置の主走査方向の位置ずれ補正および倍率ずれ補正を行うことが可能になるとともに、得られる露光像における副走査方向の黒筋および白筋の発生を抑制することができ、さらに、位置ずれ補正および倍率補正において、発光位置を主走査方向の一方側および他方側の両方向にずらすことが可能になる。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜実施の形態１＞
図１は、本実施の形態が適用される所謂タンデム型の画像形成装置１の全体構成の一例を示した図である。この画像形成装置１は、各色の画像データに対応して画像形成を行う画像形成プロセス部１０と、パーソナルコンピュータ（ＰＣ）２、画像読取装置３、あるいはＦＡＸモデム４等に接続され、これらから入力される画像データに画像処理を施し、さらには画像形成装置１全体の動作を制御する制御部２０とを備えている。

画像形成プロセス部１０は、複数の画像形成部の一例としての４つの画像形成ユニット１１（具体的には１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）を備える。各画像形成ユニット１１は、像保持体の一例としての感光体ドラム１２、感光体ドラム１２を帯電する帯電装置の一例としての帯電器１３、帯電された感光体ドラム１２を制御部２０から送られてくる画像データに基づいて露光する露光装置の一例としてのＬＥＤプリントヘッド（ＬＰＨ）１４、感光体ドラム１２上に形成された静電潜像をトナーで現像する現像装置の一例としての現像器１５を備えている。また、画像プロセス系１０は、画像形成ユニット１１の各感光体ドラム１２にて画像形成された各色のトナー像を多重転写させるための用紙を搬送する搬送ベルト１６、搬送ベルト１６を駆動させる駆動ロール１７、感光体ドラム１２のトナー像を用紙に転写させる転写装置の一例としての転写ロール１８、転写後の用紙上の未定着トナー像を加熱・加圧して定着する定着器１９を備えている。

図２は、ＬＰＨ１４の構成を示した断面図である。このＬＰＨ１４は、複数のＬＥＤを備えた発光部６３、発光部６３や発光部６３を駆動する信号発生回路１００（後段の図５参照）等を搭載する回路基板６２、発光部６３から出射された光を感光体ドラム１２表面に結像させる光学部材の一例としてのロッドレンズアレイ６４、回路基板６２およびロッドレンズアレイ６４を支持するとともに発光部６３を外部から遮蔽するホルダ６５を備えている。

図３（ａ）はＬＰＨ１４における回路基板６２および発光部６３の上面図であり、図３（ｂ）はＬＰＨ１４におけるロッドレンズアレイ６４およびホルダ６５の上面図である。図３（ａ）に示すように、発光部６３は、取り付け部材の一例としての回路基板６２上に、複数の発光素子チップの一例としての６０個の発光チップＣ（Ｃ１〜Ｃ６０）を、副走査方向に二列に千鳥状に配置して構成されている。

また、図３（ｂ）に示すように、ロッドレンズアレイ６４は、複数のロッドレンズ６４ａを、互い違いとなるように副走査方向に二列に整列配置した状態で、ホルダ６５に保持させることによって構成されている。各ロッドレンズ６４ａは例えば円柱状の形状を有しており、その半径方向に屈折率分布を有し正立等倍実像を形成する屈折率分布型レンズにて構成される。このような屈折率分布型レンズとしては、例えばセルフォック（日本板硝子株式会社の登録商標）レンズが挙げられる。

図４は、上記発光部６３のうち、発光チップＣ１、Ｃ２、Ｃ３の連結部位を拡大した図である。ここで、発光チップＣ１〜Ｃ６０はすべて同一の構成を有しており、例えば発光チップＣ２を例とすると、基板の一例としての矩形状のチップ基板７０と、このチップ基板７０の表面に長手方向に沿って一列に配置された発光素子列の一例としての発光素子アレイ７１とを備えている。この発光素子アレイ７１は、主走査方向に一列に並べられた複数の発光素子の一例としての２６０個の発光サイリスタＬを有している。そして、発光素子アレイ７１において、隣接する発光サイリスタＬの中心間の距離は、それぞれ約２１．１５μｍに設定されている。したがって、発光部６３すなわちＬＰＨ１４は、主走査方向の出力解像度（第１の解像度）が１２００ｄｐｉ（dot per inch）となっている。

また、図４に示したように、例えば隣り合う発光チップＣ１と発光チップＣ２との境界においては、発光チップＣ１の右端側に設けられた４個の発光サイリスタＬと、発光チップＣ２の左端側に設けられた４個の発光サイリスタＬとが、主走査方向に１つずつ重なる重なり部を形成している。一方、例えば隣接する発光チップＣ２と発光チップＣ３との境界においても、発光チップＣ２の右端側に設けられた４個の発光サイリスタＬと、発光チップＣ３の左端側に設けられた４個の発光サイリスタＬとが、主走査方向に１つずつ重なる重なり部を形成している。なお、発光チップＣ３〜Ｃ６０の境界部においても、同様の重なり部が形成されている。

図５は、回路基板６２（図２参照）に搭載される信号発生回路１００の構成および回路基板６２の配線構成を示した図である。
信号発生回路１００には、制御部２０（図１参照）より、ライン同期信号Ｌｓｙｎｃ、ビデオデータＶｄａｔａ、クロック信号ｃｌｋ、およびリセット信号ＲＳＴ等の各種制御信号が入力されるようになっている。そして、信号発生回路１００は、外部から入力されてくる各種制御信号に基づいて、例えばビデオデータＶｄａｔａの並べ替えや出力値の補正等を行い、各発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれに対して発光信号φＩ（φＩ１〜φＩ６０）を出力する発光信号発生部１１０を備えている。なお、本実施の形態では、各発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれに、１個ずつ発光信号φＩ（φＩ１〜φＩ６０）が供給されるようになっている。

また、信号発生回路１００は、外部から入力されてくる各種制御信号に基づき、各発光チップＣ１〜Ｃ６０に対してスタート転送信号φＳ、第１転送信号φ１および第２転送信号φ２を出力する転送信号発生部１２０をさらに備えている。

回路基板６２には、各発光チップＣ１〜Ｃ６０のＶｃｃ端子に接続される電力供給用のＶｃｃ＝−５．０Ｖの電源ライン１０１およびＧＮＤ端子に接続される接地用の電源ライン１０２が設けられている。また、回路基板６２には、信号発生回路１００の転送信号発生部１２０からスタート転送信号φＳ、第１転送信号φ１、第２転送信号φ２を送信するスタート転送信号ライン１０３、第１転送信号ライン１０４、第２転送信号ライン１０５も設けられている。さらに、回路基板６２には、信号発生回路１００の発光信号発生部１１０から各発光チップＣ（Ｃ１〜Ｃ６０）に対して発光信号φＩ（φＩ１〜φＩ６０）を出力する６０本の発光信号ライン１０６（１０６_１〜１０６_６０）も設けられている。なお、回路基板６２には、６０本の発光信号ライン１０６（１０６_１〜１０６_６０）に過剰な電流が流れるのを防止するための６０個の発光電流制限抵抗ＲＩＤが設けられている。また、発光信号φＩ１〜φＩ６０は、それぞれ、後述するようにハイレベル（Ｈ）およりローレベル（Ｌ）の２状態を取りうる。そして、ローレベルは−５．０Ｖの電位、ハイレベルは±０．０Ｖの電位となっている。

図６は、発光チップＣ（Ｃ１〜Ｃ６０）の回路構成を説明するための図である。
発光チップＣは、２６０個の転送サイリスタＳ１〜Ｓ２６０、２６０個の発光サイリスタＬ１〜Ｌ２６０を備えている。なお、発光サイリスタＬ１〜Ｌ２６０は、転送サイリスタＳ１〜Ｓ２６０と同じｐｎｐｎ接続を有しており、その中のｐｎ接続を利用することで発光ダイオード（ＬＥＤ）としても機能するようになっている。また、発光チップＣは、２５９個のダイオードＤ１〜Ｄ２５９および２６０個の抵抗Ｒ１〜Ｒ２６０を備えている。さらに、発光チップＣは、第１転送信号φ１、第２転送信号φ２、そしてスタート転送信号φＳが供給される信号線に、過剰な電流が流れるのを防止するための転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａ、Ｒ３Ａを有している。なお、発光素子アレイ７１を構成する発光サイリスタＬ１〜Ｌ２６０は、図中左側からＬ１、Ｌ２、…、Ｌ２５９、Ｌ２６０の順で配列され、発光素子列すなわち発光素子アレイ７１を形成している。また、転送サイリスタＳ１〜Ｓ２６０も、図中左側からＳ１、Ｓ２、…、Ｓ２５９、Ｓ２６０の順で配列され、スイッチ素子列すなわちスイッチ素子アレイ７２を形成している。さらに、ダイオードＤ１〜Ｄ２５９も、図中左からＤ１、Ｄ２、…、Ｄ２５８、Ｄ２５９の順で配列されている。さらにまた、抵抗Ｒ１〜Ｒ２６０も、図中左からＲ１、Ｒ２、…Ｒ２５９、Ｒ２６０の順で配列されている。

では次に、発光チップＣにおける各素子の電気的な接続について説明する。
各転送サイリスタＳ１〜Ｓ２６０のアノード端子は、ＧＮＤ端子に接続されている。このＧＮＤ端子には、電源ライン１０２（図５参照）が接続され、接地される。

また、奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ２５９のカソード端子は、転送電流制限抵抗Ｒ１Ａを介してφ１端子に接続されている。このφ１端子には、第１転送信号ライン１０４（図５参照）が接続され、第１転送信号φ１が供給される。

一方、偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ２６０のカソード端子は、転送電流制限抵抗Ｒ２Ａを介してφ２端子に接続されている。このφ２端子には、第２転送信号ライン１０５（図５参照）が接続され、第２転送信号φ２が供給される。

また、各転送サイリスタＳ１〜Ｓ２６０のゲート端子Ｇ１〜Ｇ２６０は、各転送サイリスタＳ１〜Ｓ２６０に対応して設けられた抵抗Ｒ１〜Ｒ２６０をそれぞれ介してＶｃｃ端子に接続されている。このＶｃｃ端子には、電源ライン１０１（図５参照）が接続され、電源電圧Ｖｃｃ（−５．０Ｖ）が供給される。

さらに、各転送サイリスタＳ１〜Ｓ２６０のゲート端子Ｇ１〜Ｇ２６０は、対応する同番号の発光サイリスタＬ１〜Ｌ２６０のゲート端子に、１対１でそれぞれ接続されている。

また、各転送サイリスタＳ１〜Ｓ２５９のゲート端子Ｇ１〜Ｇ２５９には、ダイオードＤ１〜Ｄ２５９のアノード端子が接続されており、これらダイオードＤ１〜Ｄ２５９のカソード端子は、それぞれに隣接する次段の転送サイリスタＳ２〜Ｓ２６０のゲート端子Ｇ２〜Ｇ２６０に接続されている。すなわち、各ダイオードＤ１〜Ｄ２５９は、転送サイリスタＳ１〜Ｓ２６０のゲート端子Ｇ１〜Ｇ２６０を挟んで直列接続されている。

そして、ダイオードＤ１のアノード端子すなわち転送サイリスタＳ１のゲート端子Ｇ１は、転送電流制限抵抗Ｒ３Ａを介してφＳ端子に接続されている。このφＳ端子には、スタート信号転送ライン１０３（図５参照）を介してスタート転送信号φＳが供給される。

次に、各発光サイリスタＬ１〜Ｌ２６０のアノード端子は、各転送サイリスタＳ１〜Ｓ２６０のアノード端子と同様に、ＧＮＤ端子に接続されている。

また、各発光サイリスタＬ１〜Ｌ２６０のカソード端子は、φＩ端子に接続されている。このφＩ端子には、発光信号ライン１０６（発光チップＣ１の場合は発光信号ライン１０６_１：図５参照）が接続され、発光信号φＩ（発光チップＣ１の場合は発光信号φＩ１）が供給される。なお、他の発光チップＣ２〜Ｃ６０には、それぞれ、対応する発光信号φＩ２〜φＩ６０が供給される。

ここで、発光チップＣにおいて、図中左側に設けられる４個の発光サイリスタＬ１〜Ｌ４および図中右側に設けられる４個の発光サイリスタＬ２５７〜Ｌ２６０は、発光部６３を形成した際に、図４に示した重なり部を構成することになる。

なお、発光チップＣは、このように２６０個の発光サイリスタＬ１〜Ｌ２６０を有するが、実際の画像形成動作においては、全発光サイリスタの数より少ない数の発光サイリスタを、発光点として使用する。ここで、「発光点」は、画像形成動作（露光動作）において、発光または非発光させる対象となる発光サイリスタＬをいう。より具体的に説明すると、通常は、中央部において連続する２５６個の発光サイリスタＬ３〜Ｌ２５８を、発光点として使用する。ただし、後述する主走査方向位置補正を行った結果に応じて、図中左側の発光サイリスタＬ２あるいは図中右側の発光サイリスタＬ２５９を含んで連続する２５６個の発光サイリスタを、発光点として使用することもある。また、後述する主走査方向倍率補正を行った結果に応じて、連続する２５５個の発光サイリスタあるいは連続する２５７個の発光サイリスタを、発光点として使用することもある。さらに、これら主走査方向位置補正および主走査方向倍率補正を行った結果として、図中左側の発光サイリスタＬ１、Ｌ２または図中右側の発光サイリスタＬ２５９、Ｌ２６０を含んで連続する２５７個の発光サイリスタを、発光点として使用することもある。

ただし、隣接する２つの発光チップＣ（例えば発光チップＣ１および発光チップＣ２）の重なり部において、主走査方向の位置が同一となる２つの発光サイリスタ（例えば発光チップＣ１における発光サイリスタＬ２５８および発光チップＣ２における発光サイリスタＬ２）については、いずれか一方が発光点として使用され、他方は発光点として使用されないようになっている。なお、以下の説明では、各発光チップＣを構成する発光サイリスタＬ１〜Ｌ２６０のうち、発光点として使用されない発光サイリスタＬを、「非発光点」と呼ぶ。

以下の説明では、発光チップＣの中央部に設けられる２５６個の発光サイリスタＬ３〜Ｌ２５８を、通常発光点群ＬＡと呼ぶ。これに対し、発光チップＣの左端部に設けられる２個の発光サイリスタＬ１、Ｌ２を、第１予備発光点群ＬＢと呼び、発光チップＣの右端部に設けられる２個のサイリスタＬ２５９、Ｌ２６０を、第２予備発光点群ＬＣと呼ぶ。ここで、通常発光点群ＬＡは第１の発光素子群に、第１予備発光点群ＬＢは第２の発光素子群に、第２予備発光点群ＬＣは第３の発光素子群に、それぞれ対応する。

図７は、図５に示す発光信号発生部１１０の構成の一例を示す図である。
この発光信号発生部１１０は、入力されてくるビデオデータＶｄａｔａの並べ替えを行い、各発光チップＣ１〜Ｃ６０のそれぞれに対し個別の発光チップ用の画像データを出力する画像データ並べ替え部１１１を備える。また、発光信号発生部１１０は、各発光チップＣ１〜Ｃ６０のそれぞれに対し予め定められた主走査方向の位置補正データを記憶する位置補正データ記憶部１１２と、各発光チップＣ１〜Ｃ６０のそれぞれに対し予め定められた主走査方向の倍率補正データを記憶する倍率補正データ記憶部１１３とを備える。さらに、発光信号発生部１１０は、各発光チップＣ１〜Ｃ６０のそれぞれに対応して設けられ、画像データ並べ替え部１１１から入力されてくる個別の発光チップ用の画像データに、位置補正データ記憶部１１２から読み出した個別の発光チップ用の位置補正データを用いた補正、および、倍率補正データ記憶部１１３から読み出した個別の発光チップ用の倍率補正データを用いた補正を行い、得られた発光信号φＩ１〜φＩ６０を出力する６０個の発光信号生成部１１４（１１４_１〜１１４_６０）を備える。なお、本実施の形態では、発光信号生成部１１４（１１４_１〜１１４_６０）が、供給手段、設定手段および補正手段として機能し、また、供給部および補正部として機能している。

なお、ＬＰＨ１４を構成する発光部６３は、上述したように主走査方向の出力解像度が１２００ｄｐｉとなっているが、本実施の形態では、発光信号発生部１１０に入力されてくるビデオデータＶｄａｔａの主走査方向の解像度（第２の解像度）が、６００ｄｐｉすなわちＬＰＨ１４の出力解像度の半分（１／２）となっている。このため、本実施の形態では、各発光信号生成部１１４（１１４_１〜１１４_６０）における各発光信号φＩ（φＩ１〜φＩ６０）の生成手法に工夫を施し、対応する各発光チップＣ（Ｃ１〜Ｃ６０）において、基本的に、連続する２個の発光サイリスタＬを組として駆動させるようにすることで、発光部６３を６００ｄｐｉ相当の出力解像度で動作させるようになっている。なお、この詳細については後述する。

ではここで、ＬＰＨ１４における主走査方向の位置補正および倍率補正について説明する。
本実施の形態では、図１を用いて説明したように、画像形成装置において、４つの画像形成ユニット１１（１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）を用いて画像形成を行っている。このため、ＬＰＨ１４も色毎に設けられている。ここで、各ＬＰＨ１４の装着対象となる画像形成装置のフレームの精度やＬＰＨ１４自体の精度には限界があるため、画像形成装置に対して、各ＬＰＨ１４の主走査方向位置を一致させて装着することは困難である。そこで、この画像形成装置では、各ＬＰＨ１４から出射される光の主走査方向位置を精度よく合わせるために、主走査方向の位置補正が行われるようになっている。なお、以下の説明においては、主走査方向の位置補正のことを、単に位置補正と呼ぶことにする。

また、各ＬＰＨ１４において、発光チップＣの取り付け精度および各発光チップＣにおける発光サイリスタＬの形成精度にも限界があるため、各ＬＰＨ１４に設けられる発光サイリスタ列の主走査方向長さを一致させることも困難である。そこで、この画像形成装置では、各ＬＰＨ１４から出射される光の主走査方向長さを精度よく合わせるために、主走査方向の倍率補正が行われるようになっている。なお、以下の説明においては、主走査方向の倍率補正のことを、単に倍率補正と呼ぶことにする。

図８は、各画像形成ユニット１１（具体的には１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）を構成する各ＬＰＨ１４（具体的には１４Ｙ、１４Ｍ、１４Ｃ、１４Ｋ）を、図示しない画像形成装置のフレームに取り付けた状態の一例を示す図である。なお、図８においては、図中左側が図１に示す画像形成装置の手前側（ＩＮ）となっており、図中右側が奥側（ＯＵＴ）となっている。また、上述した位置補正および倍率補正は、いずれかのＬＰＨ１４を基準として行うが、ここでは、イエロー用のＬＰＨ１４Ｙを基準とし、マゼンタ用のＬＰＨ１４Ｍ、シアン用のＬＰＨ１４Ｃおよび黒用のＬＰＨ１４Ｋの位置補正および倍率補正を行う場合について説明する。

なお、これら位置補正および倍率補正を行う前の初期状態において、各ＬＰＨ１４の各発光チップＣ（Ｃ１〜Ｃ６０）では、それぞれにおける通常発光点群ＬＡ（発光サイリスタＬ３〜Ｌ２５８）が、発光点として設定されているものとする。したがって、ＩＮ側の端部に位置する１番目の発光点は、発光チップＣ１の発光サイリスタＬ３（図６参照）となる。一方、ＯＵＴ側の端部に位置する１５３６０番目の発光点は、発光チップＣ６０の発光サイリスタＬ２５８（図６参照）となる。

また、本実施の形態では、上述したように、１２００ｄｐｉの主走査方向の出力解像度を有するＬＰＨ１４を、６００ｄｐｉでの出力に用いるために、基本的に２個の発光点を、画像における１個の画素の形成に使用する。このため、初期状態においては、発光チップＣ１の発光サイリスタＬ３、Ｌ４（１番目の発光点、２番目の発光点：図６参照）が１番目の画素となる第１画素Ｖ１の形成に用いられ、発光チップＣ６０の発光サイリスタＬ２５７、Ｌ２５８（１５３５９番目の発光点、１５３６０番目の発光点：図６参照）が７６８０番目の画素となる第７６８０画素Ｖ７６８０の形成に用いられるように設定されている。なお、ここで、イエロー用のＬＰＨ１４Ｙにおける第１画素Ｖ１の主走査方向位置を第１基準位置Ｕ１とし、第７６８０画素Ｖ７６８０の主走査方向位置を第２基準位置Ｕ２とする。

すると、マゼンタ用のＬＰＨ１４Ｍでは、第１画素Ｖ１の主走査方向位置が第１基準位置Ｕ１に対し０．５画素（発光点１つ分）だけＯＵＴ側にずれ、且つ、第７６８０画素Ｖ７６８０の主走査方向位置も第２基準位置Ｕ２に対し０．５画素（発光点１つ分）だけＯＵＴ側にずれている。したがって、マゼンタ用のＬＰＨ１４Ｍは、イエロー用のＬＰＨ１４Ｙに対し、主走査方向ＯＵＴ側に０．５画素分だけ位置ずれが生じていることになる。以下の説明では、このような位置ずれをＯＵＴ側位置ずれと呼ぶ。

なお、ここでは主走査方向ＯＵＴ側に位置ずれが生じる場合について説明を行っているが、逆に、第１画素Ｖ１の主走査方向位置が第１基準位置Ｕ１に対し０．５画素（発光点１つ分）だけＩＮ側にずれ、且つ、第７６８０画素Ｖ７６８０の主走査方向位置も第２基準位置Ｕ２に対し０．５画素（発光点１つ分）だけＩＮ側にずれることにより、主走査方向ＩＮ側に０．５画素分だけ位置ずれが生じることもあり得る。以下の説明では、このような位置ずれをＩＮ側位置ずれと呼ぶ。

また、シアン用のＬＰＨ１４Ｃでは、第１基準位置Ｕ１に対する第１画素Ｖ１の主走査方向位置のずれは生じていないものの、第７６８０画素Ｖ７６８０の主走査方向位置は第２基準位置Ｕ２に対し０．５画素（発光点１つ分）だけＩＮ側にずれている。したがって、シアン用のＬＰＨ１４Ｃは、イエロー用のＬＰＨ１４Ｙに対し、主走査方向に０．５画素分だけ短くなる長さずれ（倍率ずれ）が生じていることになる。以下の説明では、このような倍率ずれを縮小倍率ずれと呼ぶ。

一方、黒用のＬＰＨ１４Ｋでは、第１基準位置Ｕ１に対する第１画素Ｖ１の主走査方向位置のずれは生じていないものの、第７６８０画素Ｖ７６８０の主走査方向位置は第２基準位置Ｕ２に対し０．５画素（発光点１つ分）だけＯＵＴ側にずれている。したがって、黒用のＬＰＨ１４Ｋは、イエロー用のＬＰＨ１４Ｙに対し、主走査方向に０．５画素分だけ長くなる長さずれ（倍率ずれ）が生じていることになる。以下の説明では、このような倍率ずれを拡大倍率ずれと呼ぶ。

図９は、各色のＬＰＨ１４に設けられた、位置補正データ記憶部１１２（図７参照）に記憶される発光チップ名と位置補正データＰとの関係、および、倍率補正データ記憶部１１３（図７参照）に記憶される発光チップ名と倍率補正データＭとの関係を説明するための図である。ここで、図９は、イエロー用のＬＰＨ１４Ｙ、マゼンタ用のＬＰＨ１４Ｍ、シアン用のＬＰＨ１４Ｍおよび黒用のＬＰＨ１４Ｋが、図８に示す状態で取り付けられた場合に設定される各種補正データを示している。なお、各発光チップＣに対する位置補正データＰおよび倍率補正データＭは、例えば工場出荷時等に取得され、位置補正データ記憶部１１２あるは倍率補正データ記憶部１１３に記憶される。

ここで、図９（ａ）は、イエロー用のＬＰＨ１４Ｙの位置補正データ記憶部１１２に記憶される内容を、図９（ｂ）はイエロー用のＬＰＨ１４Ｙの倍率補正データ記憶部１１３に記憶される内容を、それぞれ示している。また、図９（ｃ）は、マゼンタ用のＬＰＨ１４Ｍの位置補正データ記憶部１１２に記憶される内容を、図９（ｄ）はマゼンタ用のＬＰＨ１４Ｍの倍率補正データ記憶部１１３に記憶される内容を、それぞれ示している。さらに、図９（ｅ）は、シアン用のＬＰＨ１４Ｃの位置補正データ記憶部１１２に記憶される内容を、図９（ｆ）はシアン用のＬＰＨ１４Ｃの倍率補正データ記憶部１１３に記憶される内容を、それぞれ示している。そして、図９（ｇ）は、黒用のＬＰＨ１４Ｋの位置補正データ記憶部１１２に記憶される内容を、図９（ｈ）は黒用のＬＰＨ１４Ｋの倍率補正データ記憶部１１３に記憶される内容を、それぞれ示している。

図９（ａ）に示すように、イエロー用のＬＰＨ１４Ｙの位置補正データ記憶部１１２には、発光チップＣ１〜Ｃ６０に対する位置補正データＰとして、すべて基準位置補正データＰ０が設定されている。また、図９（ｂ）に示すように、イエロー用のＬＰＨ１４Ｙの倍率補正データ記憶部１１３には、発光チップＣ１〜Ｃ６０に対する倍率補正データＭとして、すべて基準倍率補正データＭ０が設定されている。

図９（ｃ）に示すように、マゼンタ用のＬＰＨ１４Ｍの位置補正データ記憶部１１２には、発光チップＣ１〜Ｃ６０に対する位置補正データＰとして、すべて第１位置補正データＰ１が設定されている。また、図９（ｄ）に示すように、マゼンタのＬＰＨ１４Ｍの倍率補正データ記憶部１１３には、発光チップＣ１〜Ｃ６０に対する倍率補正データＭとして、すべて基準倍率補正データＭ０が設定されている。

図９（ｅ）に示すように、シアン用のＬＰＨ１４Ｃの位置補正データ記憶部１１２には、発光チップＣ１〜Ｃ４に対する位置補正データＰとして基準位置補正データＰ０が設定され、発光チップＣ５〜Ｃ６０に対する位置補正データＰとして第２位置補正データＰ２が設定されている。また、図９（ｆ）に示すように、シアン用のＬＰＨ１４Ｃの倍率補正データ記憶部１１３には、発光チップＣ１〜Ｃ３およびＣ５〜Ｃ６０に対する倍率補正データＭとして基準倍率補正データＭ０が設定され、発光チップＣ４に対する倍率補正データＭとして第１倍率補正データＭ１が設定されている。

図９（ｇ）に示すように、黒用のＬＰＨ１４Ｋの位置補正データ記憶部１１２には、発光チップＣ１〜Ｃ４に対する位置補正データＰとして基準位置補正データＰ０が設定され、発光チップＣ５〜Ｃ６０に対する位置補正データＰとして第１位置補正データＰ１が設定されている。また、図９（ｈ）に示すように、黒用のＬＰＨ１４Ｋの倍率補正データ記憶部１１３には、発光チップＣ１〜Ｃ３およびＣ５〜Ｃ６０に対する倍率補正データＭとして基準倍率補正データＭ０が設定され、発光チップＣ４に対する倍率補正データＭとして第２倍率補正データＭ２が設定されている。

図１０は、上述した位置補正データＰすなわち基準位置補正データＰ０、第１位置補正データＰ１および第２位置補正データＰ２と、位置補正に伴う発光チップＣでの発光点の変化との関係を説明するための図である。ここで、図１０（ａ）はＰ＝Ｐ０の場合を、図１０（ｂ）はＰ＝Ｐ１の場合を、図１０（ｃ）はＰ＝Ｐ２の場合を、それぞれ示している。

図１０（ａ）に示すように、Ｐ＝Ｐ０の場合、発光チップＣにおける発光点は、通常発光点群ＬＡのまますなわち発光サイリスタＬ３〜Ｌ２５８となる。そして、発光チップＣは、２５６個の発光サイリスタＬ３〜Ｌ２５８を用いて１２８個の画素Ｗ１〜Ｗ１２８を形成することになるが、その際、各画素Ｗ１〜Ｗ１２８は、奇数番目の発光サイリスタとその右側に隣接する偶数番目の発光サイリスタとによって形成される。より具体的に説明すると、例えば図中左側の画素Ｗ１は、発光サイリスタＬ３、Ｌ４によって形成される。また、例えば図中右側の画素Ｗ１２８は、発光サイリスタＬ２５７、Ｌ２５８によって形成される。

これに対し、図１０（ｂ）に示すように、Ｐ＝Ｐ１の場合、発光チップＣにおける発光点は、通常発光点群ＬＡから発光サイリスタＬ２５８を除いたものに、第１予備発光点群ＬＢの第２発光サイリスタＬ２を加えたものとなる。すなわち、発光チップＣにおける発光点は、発光サイリスタＬ２〜Ｌ２５７となり、ＩＮ側に１つだけずれる。そして、発光チップＣは、２５６個の発光サイリスタＬ２〜Ｌ２５７を用いて１２８個の画素Ｗ１〜Ｗ１２８を形成することとなるが、その際、各画素Ｗ１〜Ｗ１２８は、偶数番目の発光サイリスタとその右側に隣接する奇数番目の発光サイリスタとによって形成される。より具体的に説明すると、例えば図中左側の画素Ｗ１は、発光サイリスタＬ２、Ｌ３によって形成される。また、例えば図中右側の画素Ｗ１２８は、発光サイリスタＬ２５６、Ｌ２５７によって形成される。

一方、図１０（ｃ）に示すように、Ｐ＝Ｐ２の場合、発光チップＣにおける発光点は、通常発光点群ＬＡから発光サイリスタＬ３を除いたものに、第２予備発光点群ＬＣの第２５９発光サイリスタＬ２５９を加えたものとなる。すなわち、発光チップＣにおける発光点は、発光サイリスタＬ４〜Ｌ２５９となり、ＯＵＴ側に１つだけずれる。そして、発光チップＣは、２５６個の発光サイリスタＬ４〜Ｌ２５９を用いて１２８個の画素Ｗ１〜Ｗ１２８を形成することとなるが、その際、各画素Ｗ１〜Ｗ１２８は、偶数番目の発光サイリスタとその右側に隣接する奇数番目の発光サイリスタとによって形成される。より具体的に説明すると、例えば図中左側の画素Ｗ１は、発光サイリスタＬ４、Ｌ５によって形成される。また、例えば図中右側の画素Ｗ１２８は、発光サイリスタＬ２５８、Ｌ２５９によって形成される。

図１１は、上述した倍率補正データＭすなわち基準倍率補正データＭ０、第１倍率補正データＭ１および第２倍率補正データＭ２と、倍率補正に伴う発光チップＣでの発光点の変化との関係を説明するための図である。ここで、図１１（ａ）はＭ＝Ｍ０の場合を、図１１（ｂ）はＭ＝Ｍ１の場合を、図１１（ｃ）はＭ＝２の場合を、それぞれ示している。

図１１（ａ）に示すように、Ｍ＝Ｍ０の場合、発光チップＣにおける発光点は、通常発光点群ＬＡのまますなわち発光サイリスタＬ３〜Ｌ２５８となる。そして、発光チップＣは、２５６個の発光サイリスタＬ３〜Ｌ２５８を用いて１２８個の画素Ｗ１〜Ｗ１２８を形成することになるが、その際、各画素Ｗ１〜Ｗ１２８は、奇数番目の発光サイリスタとその右側に隣接する偶数番目の発光サイリスタとによって形成される。より具体的に説明すると、例えば図中左側の画素Ｗ１は、発光サイリスタＬ３、Ｌ４によって形成される。また、例えば図中右側の画素Ｗ１２８は、発光サイリスタＬ２５７、Ｌ２５８によって形成される。

これに対し、図１１（ｂ）に示すように、Ｍ＝Ｍ１の場合、発光チップＣにおける発光点は、通常発光点群ＬＡに第２予備発光点群ＬＣの第２５９発光サイリスタＬ２５９を加えたものとなる。すなわち、発光チップＣにおける発光点は、発光サイリスタＬ３〜Ｌ２５９となり、図中右方向（図８においてはＯＵＴ側）に１つだけ増える。そして、発光チップＣは、２５７個の発光サイリスタＬ３〜Ｌ２５９を用いて１２８個の画素Ｗ１〜Ｗ１２８を形成することとなるが、その際、画素Ｗ１〜Ｗ１２７は、奇数番目の発光サイリスタとその右側に隣接する偶数番目の発光サイリスタとによって形成される。より具体的に説明すると、例えば左側の画素Ｗ１は、発光サイリスタＬ３、Ｌ４によって形成され、例えば図中右側の画素Ｗ１２７は、発光サイリスタＬ２５５、Ｌ２５６によって形成される。そして、図中右側の画素Ｗ１２８は、３つの発光点すなわち奇数番目の発光サイリスタＬ２５７とその右側に隣接する偶数番目の発光サイリスタＬ２５８とさらにその右側に隣接する奇数番目の発光サイリスタＬ２５９とによって形成される。

一方、図１１（ｃ）に示すように、Ｍ＝Ｍ２の場合、発光チップＣにおける発光点は、通常発光点群ＬＡから発光サイリスタＬ２５８を除いたものとなる。すなわち、発光チップＣにおける発光点は、発光サイリスタＬ３〜Ｌ２５７となり、図中右方向（図８においてはＯＵＴ側）に１つだけ減る。そして、発光チップＣでは、２５５個の発光サイリスタＬ３〜Ｌ２５７を用いて１２８個の画素Ｗ１〜Ｗ１２８を形成することとなるが、その際、画素Ｗ１〜Ｗ１２７は、奇数番目の発光サイリスタとその右側に隣接する偶数番目の発光サイリスタとによって形成される。より具体的に説明すると、例えば左側の画素Ｗ１は、発光サイリスタＬ３、Ｌ４によって形成され、例えば図中右側の画素Ｗ１２７は、発光サイリスタＬ２５５、Ｌ２５６によって形成される。そして、図中右側の画素Ｗ１２８は、１つの発光点すなわち奇数番目の発光サイリスタＬ２５７のみによって形成される。

ではここで、図１に示す画像形成装置１における各ＬＰＨ１４の露光動作について説明する。
画像形成動作が開始されると、制御部２０は、各画像形成ユニット１１を構成する各ＬＰＨ１４の信号発生回路１００に対し、ビデオデータＶｄａｔａを送る。そして、各ＬＰＨ１４に設けられた信号発生回路１００では、転送信号発生部１２０が、入力されてくる制御信号等に基づいて作成したスタート信号φＳ、第１転送信号φ１および第２転送信号φ２を、発光部６３を構成する６０個の発光チップＣ（Ｃ１〜Ｃ６０）に出力する。また、信号発生回路１００では、発光信号発生部１１０が、入力されてくるビデオデータＶｄａｔａに基づいて作成した、主走査方向１ライン分に対応する６０個の発光信号φＩ（φＩ１〜φＩ６０）を、発光部６３を構成する６０個の発光チップＣ（Ｃ１〜Ｃ６０）に出力する。そして、各ＬＰＨ１４の発光部６３では、各発光チップＣ１〜Ｃ６０が、それぞれに入力される各発光信号φＩ１〜φＩ６０に応じて、搭載する発光サイリスタＬ１〜Ｌ２６０を、それぞれ発光／非発光に設定することにより、感光体ドラム１２を選択的に露光する。なお、このとき、各発光チップＣ１〜Ｃ６０では、それぞれに設けられた発光サイリスタＬ１〜Ｌ２６０のうち、発光点に設定された発光サイリスタＬが発光または非発光のいずれかの状態に設定される一方、非発光点に設定された発光サイリスタＬはすべて非発光の状態に設定される。

次に、図１２に示すタイミングチャートを参照しながら、このような露光動作における発光チップＣの動作を詳細に説明する。なお、図１２には、発光信号φＩとして第１発光信号φＩａ、第２発光信号φＩｂ、第３発光信号φＩｃ、第４発光信号φＩｄおよび第５発光信号φＩｅを示している。ここで、第１発光信号φＩａは、位置補正データＰが基準位置補正データＰ０であって倍率補正データＭが基準倍率補正データＭ０の場合に設定される。また、第２発光信号φＩｂは、位置補正データＰが第１位置補正データＰ１であって倍率補正データＭが基準倍率補正データＭ０の場合に設定される。さらに、第３発光信号φＩｃは、位置補正データＰが第２位置補正データＰ２であって倍率補正データＭが基準補正データＭ０の場合に設定される。さらにまた、第４発光信号φＩｄは、位置補正データＰが基準位置補正データＰ０であって倍率補正データＭが第１倍率補正データＭ１の場合に設定される。そして、第５発光信号φＩｅは、位置補正データＰが基準位置補正データＰ０であって倍率補正データＭが第２倍率補正データＭ２の場合に設定される。

なお、図１２に示すタイミングチャートは、発光チップＣにおいて、発光点に設定された発光サイリスタＬをすべて発光させる場合について表記している。また、初期状態においては、スタート信号φＳがローレベル（Ｌ）に、第１転送信号φ１がハイレベル（Ｈ）に、第２転送信号φ２がローレベルに、そして発光信号φＩ（φＩａ〜φＩｅ）がハイレベルに、それぞれ設定されているものとする。また、ここでは、１枚の発光チップＣの動作を説明するが、実際には、各発光チップＣ１〜Ｃ６０が並行して動作する。

動作の開始に伴い、信号発生部１００の転送信号発生部１２０から入力されるスタート信号φＳが、ローレベルからハイレベルに変更される。これにより、発光チップＣの転送サイリスタＳ１のゲート端子Ｇ１にハイレベルのスタート信号φＳが供給される。このとき、ダイオードＤ１〜Ｄ２５９を介して、他の転送サイリスタＳ２〜Ｓ２６０のゲート端子Ｇ２〜Ｇ２６０にもスタート信号φＳが供給される。ただし、各ダイオードＤ１〜Ｄ２６０でそれぞれ電圧降下が生じるため、転送サイリスタＳ１のゲート端子Ｇ１にかかる電圧が最も高くなる。

そして、スタート信号φＳがハイレベルとなっている状態で、転送信号発生部１２０から入力される第１転送信号φ１が、ハイレベルからローレベルに変更される。また、第１転送信号φ１がローレベルに変更されてから第１の期間ｔａが経過した後、転送信号発生部１２０から入力される第２転送信号φＩ２が、ローレベルからハイレベルに変更される。

このように、スタート信号φＳがハイレベルとなっている状態において、ローレベルの第１転送信号φ１が供給されると、発光チップＣでは、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ２５９のうち、ゲート電圧が最も高く、閾値以上となる転送サイリスタＳ１がターンオンする。また、このとき、第２転送信号φ２はハイレベルとなっているので、偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ２６０のカソード電圧は高いままとなり、ターンオフの状態が維持される。このとき、発光チップＣでは、奇数番目の転送サイリスタＳ１のみがターンオンした状態になる。これに伴い、奇数番目の転送サイリスタＳ１とゲート同士が接続された発光サイリスタＬ１がターンオンし、発光可能な状態におかれる。

転送サイリスタＳ１がターンオンしている状態において、第２転送信号φ２がハイレベルに変更されてから第２の期間ｔｂが経過した後、第２転送信号φ２がハイレベルからローレベルに変更される。すると、ローレベルの第２転送信号φ２が供給される偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ２６０のうち、ゲート電圧が最も高く、閾値以上となる転送サイリスタＳ２がターンオンする。このとき、発光チップＣでは、奇数番目の転送サイリスタＳ１とこれに隣接する偶数番目の転送サイリスタＳ２とが、共にターンオンした状態になる。これに伴い、既にターンオンしている発光サイリスタＬ１に加えて、偶数番目の転送サイリスタＳ２とゲート同士が接続された発光サイリスタＬ２がターンオンし、共に発光可能な状態におかれる。

転送サイリスタＳ１および転送サイリスタＳ２が共にターンオンしている状態において、第２転送信号φ２がローレベルに変更されてから第３の期間ｔｃが経過した後、第１転送信号φ１がローレベルからハイレベルに変更される。これに伴い、奇数番目の転送サイリスタＳ１はターンオフし、偶数番目の転送サイリスタＳ２のみがターンオンした状態になる。これに伴い、奇数番目の発光サイリスタＬ１はターンオフして発光不能な状態におかれ、偶数番目の発光サイリスタＬ２のみがターンオンを維持して発光可能な状態におかれる。なお、この例では、第１転送信号φ１がハイレベルに変更されるのに合わせて、スタート信号φＳがハイレベルからローレベルに変更されている。

転送サイリスタＳ２がターンオンしている状態において、第１転送信号φ１がハイレベルに変更されてから第４の期間ｔｄが経過した後、第１転送信号φ１がハイレベルからローレベルに変更される。これに伴い、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ２５９のうち、ゲート電圧が最も高い転送サイリスタＳ３がターンオンする。このとき、発光チップＣでは、偶数番目の転送サイリスタＳ２とこれに隣接する奇数番目の転送サイリスタＳ３とが、共にターンオンした状態になる。これに伴い、既にターンオンしている発光サイリスタＬ２に加えて、奇数番目の転送サイリスタＳ３とゲート同士が接続された発光サイリスタＬ３がターンオンし、共に発光可能な状態におかれる。

転送サイリスタＳ２および転送サイリスタＳ３が共にターンオンしている状態において、第１転送信号φ１がローレベルに変更されてから第５の期間ｔｅが経過した後、第２転送信号φ２がローレベルからハイレベルに変更される。これに伴い、偶数番目の転送サイリスタＳ２はターンオフし、奇数番目の転送サイリスタＳ３のみがターンオンした状態になる。これに伴い、偶数番目の発光サイリスタＬ２はターンオフして発光不能な状態におかれ、奇数番目の発光サイリスタＬ３のみがターンオンを維持して発光可能な状態におかれる。

このように、発光チップＣでは、第１転送信号φ１および第２転送信号φ２が共にローレベルに設定される重なり期間を設けつつ、交互にハイレベル、ローレベルが切り換えられることにより、転送サイリスタＳ１〜Ｓ２６０が番号順に順次ターンオンする。また、これに伴い、発光サイリスタＬ１〜Ｌ２６０も番号順に順次ターンオンする。このとき、第２の期間ｔｂでは、奇数番目の転送サイリスタ（例えば転送サイリスタＳ１）のみがターンオンし、第３の期間ｔｃでは、奇数番目の転送サイリスタおよび次段に設けられた偶数番目の転送サイリスタ（例えば転送サイリスタＳ１および転送サイリスタＳ２）がターンオンし、第４の期間ｔｄでは、偶数番目の転送サイリスタ（例えば転送サイリスタＳ２）のみがターンオンし、第５の期間ｔｅでは、偶数番目の転送サイリスタおよび次段に設けられた奇数番目の転送サイリスタ（例えば転送サイリスタＳ２および転送サイリスタＳ３）がターンオンし、その後、再び第２の期間ｔｂにおいて奇数番目の転送サイリスタ（例えば転送サイリスタＳ３）のみがターンオンする、という過程を繰り返すことになる。

ではここで、第１発光信号φＩａに基づく発光サイリスタＬ１〜Ｌ２６０の発光動作について説明する。第１発光信号φＩａでは、基本的に、奇数番目および偶数番目の転送サイリスタが共にターンオンする第３の期間ｔｃにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。ただし、左端の２個の転送サイリスタＳ１、Ｓ２が共にターンオンする期間、および、右端の２個の転送サイリスタＳ２５９、Ｓ２６０が共にターンオンする期間については、このような変更は行われない。これにより、発光チップＣでは、両端部を除いて、発光サイリスタＬ３＆Ｌ４、Ｌ５＆Ｌ６、…、Ｌ２５５＆Ｌ２５６、Ｌ２５７＆Ｌ２５８が、２個を１組として順番に発光する。

次に、第２発光信号φＩｂに基づく発光サイリスタＬ１〜Ｌ２６０の発光動作について説明する。第２発光信号φＩｂでは、基本的に、偶数番目および奇数番目の転送サイリスタが共にターンオンする第５の期間ｔｅにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。ただし、右端側の２個の転送サイリスタＳ２５８、Ｓ２５９が共にターンオンする期間については、このような変更は行われない。これにより、発光チップＣでは、右端側を除いて、発光サイリスタＬ２＆Ｌ３、Ｌ４＆Ｌ５、…、Ｌ２５４＆Ｌ２５５、Ｌ２５６＆Ｌ２５７が、２個を１組として順番に発光する。

次に、第３発光信号φＩｃに基づく発光サイリスタＬ１〜Ｌ２６０の発光動作について説明する。第３発光信号φＩｃでは、基本的に、偶数番目および奇数番目の転送サイリスタが共にターンオンする第５の期間ｔｅにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。ただし、左端側の２個の転送サイリスタＳ２、Ｓ３が共にターンオンする期間については、このような変更は行われない。これにより、発光チップＣでは、左端側を除いて、発光サイリスタＬ４＆Ｌ５、Ｌ６＆Ｌ７、…、Ｌ２５６＆Ｌ２５７、Ｌ２５８＆Ｌ２５９が、２個を１組として順番に発光する。

次に、第４発光信号φＩｄに基づく発光サイリスタＬ１〜Ｌ２６０の発光動作について説明する。第４発光信号φＩ４ｄでは、基本的に、奇数番目および偶数番目の転送サイリスタがともにオンする第３の期間ｔｃにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。ただし、左端の２個の転送サイリスタＳ１、Ｓ２が共にターンオンする期間、および、右端の２個の転送サイリスタＳ２５９、Ｓ２６０が共にターンオンする期間については、このような変更は行われない。また、右端側の１個の転送サイリスタＳ２５９のみがターンオンする第２の期間ｔｂにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。これにより、発光チップＣでは、両端部を除いて、発光サイリスタＬ３＆Ｌ４、Ｌ５＆Ｌ６、…、Ｌ２５５＆Ｌ２５６、Ｌ２５７＆Ｌ２５８が、２個を１組として順番に発光し、続いて、発光サイリスタＬ２５９が単独で発光する。

最後に、第５発光信号φＩｅに基づく発光サイリスタＬ１〜Ｌ２６０の発光動作について説明する。第５発光信号φＩｅでは、基本的に、奇数番目および偶数番目の転送サイリスタがともにオンする第３の期間ｔｃにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。ただし、左端の２個の転送サイリスタＳ１、Ｓ２が共にターンオンする期間、右端側の２個の転送サイリスタＳ２５７、Ｓ２５８が共にターンオンする期間、および、右端の転送サイリスタＳ２５９、Ｓ２６０が共にターンオンする期間については、このような変更は行われない。また、右端側の１個の転送サイリスタＳ２５７のみがターンオンする第２の期間ｔｂにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。これにより、発光チップＣでは、両端部を除いて、発光サイリスタＬ３＆Ｌ４、Ｌ５＆Ｌ６、…、Ｌ２５５＆Ｌ２５６が、２個を１組として順番に発光し、続いて、発光サイリスタＬ２５７が単独で発光する。

図１３は、図８に示す状態で取り付けがなされた各ＬＰＨ１４における、発光チップＣ１〜Ｃ６の発光点を示す図である。ここで、図１３（ａ）はイエロー用のＬＰＨ１４Ｙを、図１３（ｂ）はマゼンタ用のＬＰＨ１４Ｍを、図１３（ｃ）はシアン用のＬＰＨ１４Ｃを、そして図１３（ｄ）は黒用のＬＰＨ１４Ｋを、それぞれ示している。なお、各ＬＰＨ１４を構成する各発光チップＣ（Ｃ１〜Ｃ６０）の発光点は、それぞれ、図９（ａ）〜（ｈ）に示す各色用の位置補正データＰおよび倍率補正データＭによって補正されている。

図１３（ａ）に示すように、イエロー用のＬＰＨ１４Ｙでは、すべての発光チップＣ１〜Ｃ６０において、発光点が通常発光点群ＬＡとなる。このとき、隣接する発光チップＣ１〜Ｃ６０のすべての重なり部（図４参照）において、発光点は主走査方向に連続することになる。

これに対し、図１３（ｂ）に示すように、マゼンタ用のＬＰＨ１４Ｍでは、すべての発光チップＣ１〜Ｃ６０において、発光点が通常発光点ＬＡから発光点１個分だけＩＮ側にシフトしたものとなる。これにより、図８に示したマゼンタ用のＬＰＨ１４ＭのＯＵＴ側位置ずれは、イエロー用のＬＰＨ１４Ｙと一致する方向に補正される。この場合も、隣接する発光チップＣ１〜Ｃ６０のすべての重なり部（図４参照）において、発光点は主走査方向に連続することになる。

また、図１３（ｃ）に示すように、シアン用のＬＰＨ１４Ｃでは、発光チップＣ１〜Ｃ３において、発光点が通常発光点群ＬＡとなる一方、発光チップＣ４において、発光点が通常発光点ＬＡにＯＵＴ側の発光点１個分だけ加えたものとなり、発光チップＣ５〜Ｃ６０において、発光点が通常発光点ＬＡから発光点１個分だけＯＵＴ側にシフトしたものとなる。これにより、図８に示したシアン用のＬＰＨ１４Ｃの縮小倍率ずれは、イエロー用のＬＰＨ１４Ｙと一致する方向に補正される。この場合も、隣接する発光チップＣ１〜Ｃ６０のすべての重なり部（図４参照）において、発光点は主走査方向に連続することになる。なお、ここでは、発光チップＣ４における発光点の数を増加させるようにしていたが、発光チップＣ１〜Ｃ６０のうち、いずれか１個の発光チップＣの発光点の数を増加させるようにしても、同様の結果が得られる。

さらに、図１３（ｄ）に示すように、黒用のＬＰＨ１４Ｋでは、発光チップＣ１〜Ｃ３において、発光点が通常発光点群ＬＡとなる一方、発光チップＣ４において、発光点が通常発光点ＬＡからＯＵＴ側の発光点１個分だけ減らしたものとなり、発光チップＣ５〜Ｃ６０において、発光点が通常発光点ＬＡから発光点１個分だけＩＮ側にシフトしたものとなる。これにより、図８に示した黒用のＬＰＨ１４Ｋの拡大倍率ずれは、イエロー用のＬＰＨ１４Ｙと一致する方向に補正される。この場合も、隣接する発光チップＣ１〜Ｃ６０のすべての重なり部（図４参照）において、発光点は主走査方向に連続することになる。なお、ここでは、発光チップＣ４における発光点の数を減少させるようにしていたが、発光チップＣ１〜Ｃ６０のうち、いずれか１個の発光チップＣの発光点の数を減少させるようにしても、同様の結果が得られる。

なお、この例においては、各発光チップＣに対し、基準位置補正データＰ０あるいは基準倍率補正データＭ０のいずれか一方を必ず設定する場合について説明を行った。このため、各発光チップＣ１〜Ｃ６０におけるＩＮ側端部の発光サイリスタＬ１およびＯＵＴ側端部の発光サイリスタＬ２６０が発光点に設定されることはなかった。ただし、１つの発光チップＣに対し、第１基準位置データＰ１あるいは第２基準位置データＰ２と第１倍率補正データＭ１あるいは第２倍率補正データＭ２との組み合わせが設定された場合には、発光サイリスタＬ１あるいは発光サイリスタＬ２６０が、発光点として設定されることもある。

一方、各発光チップＣに対し、基準位置補正データＰ０あるいは基準倍率補正データＭ０のいずれかを一方を必ず設定するようにし、位置補正データＰをさらに増加させて、発光点をＩＮ側およびＯＵＴ側にさらにもう１個分（最大で２個分）だけシフトさせるように構成してもよい。

＜実施の形態２＞
本実施の形態は、実施の形態１とほぼ同様であるが、倍率補正を行うに際して、発光チップＣで発光点の増減を行うのではなく、発光チップＣの端部の発光点に設定された発光サイリスタＬを発光させる際の光量を増減するようにしたものである。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。

図１４は、本実施の形態において、各色ＬＰＨ１４に設けられた位置補正データ記憶部１１２に記憶される発光チップ名と位置補正データＰとの関係、および、倍率補正データ記憶部１１３に記憶される発光チップ名と倍率補正データＭとの関係を説明するための図である。なお、図１４は、実施の形態１と同様、イエロー用のＬＰＨ１４Ｙ、マゼンタ用のＬＰＨ１４Ｍ、シアン用のＬＰＨ１４Ｃおよび黒用のＬＰＨ１４Ｋが、図８に示す状態で取り付けられた場合に設定される各種補正データを示している。

ここで、図１４（ａ）は、イエロー用のＬＰＨ１４Ｙの位置補正データ記憶部１１２に記憶される内容を、図１４（ｂ）はイエロー用のＬＰＨ１４Ｙの倍率補正データ記憶部１１３に記憶される内容を、それぞれ示している。また、図１４（ｃ）は、マゼンタ用のＬＰＨ１４Ｍの位置補正データ記憶部１１２に記憶される内容を、図１４（ｄ）はマゼンタ用のＬＰＨ１４Ｍの倍率補正データ記憶部１１３に記憶される内容を、それぞれ示している。さらに、図１４（ｅ）は、シアン用のＬＰＨ１４Ｃの位置補正データ記憶部１１２に記憶される内容を、図１４（ｆ）はシアン用のＬＰＨ１４Ｃの倍率補正データ記憶部１１３に記憶される内容を、それぞれ示している。そして、図１４（ｇ）は、黒用のＬＰＨ１４Ｋの位置補正データ記憶部１１２に記憶される内容を、図１４（ｈ）は黒用のＬＰＨ１４Ｋの倍率補正データ記憶部１１３に記憶される内容を、それぞれ示している。なお、図１４（ａ）、（ｃ）、（ｅ）、（ｇ）に示す各位置補正データＰは、実施の形態１で説明したもの（図９（ａ）、（ｃ）、（ｅ）、（ｇ））と同じである。

図１４（ｂ）に示すように、イエロー用のＬＰＨ１４Ｙの倍率補正データ記憶部１１３には、発光チップＣ１〜Ｃ６０に対しすべて基準倍率補正データＱ０が設定されている。図１４（ｄ）に示すように、マゼンタ用のＬＰＨ１４Ｍの倍率補正データ記憶部１１３には、発光チップＣ１〜Ｃ６０に対しすべて基準倍率補正データＱ０が設定されている。図１４（ｆ）に示すように、シアン用のＬＰＨ１４Ｃの倍率補正データ記憶部１１３には、発光チップＣ１〜Ｃ３およびＣ６〜Ｃ６０に対し基準倍率補正データＱ０が設定され、発光チップＣ４に対し第１倍率補正データＱ１が設定され、発光チップＣ５に対し第２倍率補正データＱ２が設定されている。図１４（ｈ）に示すように、黒用のＬＰＨ１４Ｋの倍率補正データ記憶部１１３には、発光チップＣ１〜Ｃ３およびＣ６〜Ｃ６０に対し基準倍率補正データＱ０が設定され、発光チップＣ４に対し第３倍率補正データＱ３が設定され、発光チップＣ５に対し第４倍率補正データＱ４が設定されている。

図１５は、上述した倍率補正データＱすなわち基準倍率補正データＱ０、第１倍率補正データＱ１、第２倍率補正データＱ２、第３倍率補正データＱ３および第４倍率補正データＱ４と、倍率補正に伴う発光チップＣでの発光点の光量との関係を説明するための図である。ここで、図１５（ａ）はＱ＝Ｑ０の場合を、図１５（ｂ）はＱ＝Ｑ１の場合を、図１５（ｃ）はＱ＝Ｑ２の場合を、図１５（ｄ）はＱ＝Ｑ３の場合を、図１５（ｅ）はＱ＝Ｑ４の場合を、それぞれ示している。なお、本実施の形態では、倍率補正の有無に関係なく、発光チップＣにおける発光点の数が一定（２５６個）となる。そこで、以下の説明においては、発光チップＣにおける各発光点を、発光点Ｅ１〜Ｅ２５６と呼ぶことにする。

図１５（ａ）に示すように、Ｑ＝Ｑ０の場合、各発光点Ｅ１〜Ｅ２５６の光量は一律に設定される。これに対し、Ｑ＝Ｑ１の場合、発光点Ｅ１〜Ｅ２５５の光量は一律に設定されるが、最もＯＵＴ側となる発光点Ｅ２５６の光量は、他の発光点Ｅ１〜Ｅ２５５の光量よりも多くなるように設定される。また、Ｑ＝Ｑ２の場合、発光点Ｅ２〜Ｅ２５６の光量は一律に設定されるが、最もＩＮ側となる発光点Ｅ１の光量は、他の発光点Ｅ２〜Ｅ２５６の光量よりも多くなるように設定される。さらに、Ｑ＝Ｑ３の場合、発光点Ｅ１〜Ｅ２５５の光量は一律に設定されるが、最もＯＵＴ側となる発光点Ｅ２５６の光量は、他の発光点Ｅ１〜Ｅ２５５の光量よりも少なくなるように設定される。そして、Ｑ＝Ｑ４の場合、発光点Ｅ２〜Ｅ２５６の光量は一律に設定されるが、最もＩＮ側となる発光点Ｅ１の光量は、他の発光点Ｅ２〜Ｅ２５６の光量よりも少なくなるように設定される。

本実施の形態において、各発光サイリスタＬ１〜Ｌ２６０を発光させる際の光量は、対応する転送サイリスタＳ１〜Ｓ２６０がターンオンしている間に、発光信号φＩをローレベルに維持する期間（発光期間）で調整されている。具体的に説明すると、基準光量に基づいて予め決められた基準発光期間に対し、光量を少なくしたい場合には発光期間を基準発光期間よりも短くし、また、光量を多くしたい場合には発光期間を基準発光期間よりも長くする。

図１６は、図８に示す状態で取り付けがなされた各ＬＰＨ１４における、発光チップＣ１〜Ｃ６の発光点を示す図である。ここで、図１６（ａ）はイエロー用のＬＰＨ１４Ｙを、図１６（ｂ）はマゼンタ用のＬＰＨ１４Ｍを、図１６（ｃ）はシアン用のＬＰＨ１４Ｃを、そして図１６（ｄ）は黒用のＬＰＨ１４Ｋを、それぞれ示している。なお、各ＬＰＨ１４を構成する各発光チップＣ（Ｃ１〜Ｃ６０）の発光点は、それぞれ、図１４（ａ）〜（ｈ）に示す各色用の位置補正データＰおよび倍率補正データＱによって補正されている。

図１６（ａ）に示すように、イエロー用のＬＰＨ１４Ｙでは、すべての発光チップＣ１〜Ｃ６０において、発光点が通常発光点群ＬＡとなる。このとき、隣接する発光チップＣ１〜Ｃ６０のすべての重なり部（図４参照）において、発光点は主走査方向に連続することになる。

これに対し、図１６（ｂ）に示すように、マゼンタ用のＬＰＨ１４Ｍでは、すべての発光チップＣ１〜Ｃ６０において、発光点が通常発光点ＬＡから発光点１個分だけＩＮ側にシフトしたものとなる。これにより、図８に示したマゼンタ用のＬＰＨ１４ＭのＯＵＴ側位置ずれは、イエロー用のＬＰＨ１４Ｙと一致する方向に補正される。この場合も、隣接する発光チップＣ１〜Ｃ６０のすべての重なり部（図４参照）において、発光点は主走査方向に連続することになる。

また、図１６（ｃ）に示すように、シアン用のＬＰＨ１４Ｃでは、発光チップＣ１〜Ｃ４において、発光点が通常発光点ＬＡとなる一方、発光チップＣ５〜Ｃ６０において、発光点が通常発光点ＬＡから発光点１個分だけＯＵＴ側にシフトしたものとなる。このとき、発光チップＣ１〜Ｃ４の重なり部および発光チップＣ５〜Ｃ６０の重なり部では、発光点が主走査方向に連続する。これに対し、発光チップＣ４と発光チップＣ５との重なり部では、発光点が主走査方向に１つだけ抜け、連続しなくなる。ただし、発光チップＣ４と発光チップＣ５との重なり部において、発光チップＣ４のＯＵＴ側端部の発光点となる発光サイリスタＬ２５８の光量および発光チップＣ５のＩＮ側端部の発光点となる発光サイリスタＬ４の光量がそれぞれ増加されているため、感光体ドラム１２上に形成される静電潜像には、発光点が主走査方向に不連続となることに起因する筋（反転現像方式を採用した場合には白筋となり、正現像方式を採用した場合には黒筋となる）が目立ちにくくなる。これにより、図８に示したシアン用のＬＰＨ１４Ｃの縮小倍率ずれは、イエロー用のＬＰＨ１４Ｙと一致する方向に補正される。なお、ここでは、発光チップＣ４と発光チップＣ５との重なり部において光量調整を行うようにしていたが、他の隣接する２枚の発光チップＣの重なり部において光量を調整するようにしても、同様の結果が得られる。

さらに、図１６（ｄ）に示すように、黒用のＬＰＨ１４Ｋでは、発光チップＣ１〜Ｃ４において、発光点が通常発光点ＬＡとなる一方、発光チップＣ５〜Ｃ６０において、発光点が通常発光点ＬＡから発光点１個分だけＩＮ側にシフトしたものとなる。このとき、発光チップＣ１〜Ｃ４の重なり部および発光チップＣ５〜Ｃ６０の重なり部では、発光点が主走査方向に連続する。これに対し、発光チップＣ４と発光チップＣ５との重なり部では、２つの発光点が主走査方向に重なることになる。ただし、発光チップＣ４と発光チップＣ５との重なり部において、発光チップＣ４のＯＵＴ側端部の発光点となる発光サイリスタＬ２５８の光量および発光チップＣ５のＩＮ側端部の発光点となる発光サイリスタＬ２の光量がそれぞれ低減されているため、感光体ドラム１２上に形成される静電潜像には、発光点が主走査方向に重なることに起因する筋（反転現像方式を採用した場合には黒筋となり、正現像方式を採用した場合には白筋となる）が目立ちにくくなる。これにより、図８に示した黒用のＬＰＨ１４Ｋの縮小倍率ずれは、イエロー用のＬＰＨ１４Ｙと一致する方向に補正される。なお、ここでは、発光チップＣ４と発光チップＣ５との重なり部において光量調整を行うようにしていたが、他の隣接する２枚の発光チップＣの重なり部において光量を調整するようにしても、同様の結果が得られる。

ここで、実施の形態１、２では、ＬＰＨ１４の出力解像度が１２００ｄｐｉであるのに対し、ビデオデータＶｄａｔａの解像度を１／２すなわち６００ｄｐｉとしていた。ただし、これに限られるものではなく、１／ｍ（ｍは２以上の整数）としてもよい。この場合には、連続するｍ個の発光サイリスタＬによって、１つの画素を形成すればよい。

＜実施の形態３＞
本実施の形態は、実施の形態１とほぼ同様であるが、実施の形態１では１２００ｄｐｉの出力解像度を有する各ＬＰＨ１４に対し、６００ｄｐｉの解像度のビデオデータＶｄａｔａを用いて駆動を行っていたのに対し、本実施の形態ではビデオデータＶｄａｔａの解像度を１２００ｄｐｉとしたものである。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。

図１７は、図９に示す位置補正データすなわち基準位置補正データＰ０、第１位置補正データＰ１および第２位置補正データＰ２と、位置補正に伴う発光チップＣでの発光点の変化との関係を説明するための図である。ここで、図１７（ａ）はＰ＝Ｐ０の場合を、図１７（ｂ）はＰ＝Ｐ１の場合を、図１７（ｃ）はＰ＝Ｐ２の場合を、それぞれ示している。

図１７（ａ）に示すように、Ｐ＝Ｐ０の場合、発光チップＣにおける発光点は、通常発光点群ＬＡのまますなわち発光サイリスタＬ３〜Ｌ２５８となる。したがって、発光チップＣは、２５６個の発光サイリスタＬ３〜Ｌ２５８を用いて２５６個の画素Ｗ１〜Ｗ２５６を形成する。具体的に説明すると、例えば図中左側の画素Ｗ１は発光サイリスタＬ３によって形成され、図中右側の画素Ｗ２５６は、発光サイリスタＬ２５８によって形成される。

これに対し、図１７（ｂ）に示すように、Ｐ＝Ｐ１の場合、発光チップＣにおける発光点は、発光サイリスタＬ２〜Ｌ２５７となり、ＩＮ側に１つだけずれる。そして、発光チップＣは、２５６個の発光サイリスタＬ２〜Ｌ２５７を用いて２５６個の画素Ｗ１〜Ｗ２５６を形成する。具体的に説明すると、例えば図中左側の画素Ｗ１は発光サイリスタＬ２によって形成され、図中右側の画素Ｗ２５６は発光サイリスタＬ２５７によって形成される。

一方、図１７（ｃ）に示すように、Ｐ＝Ｐ２の場合、発光チップＣにおける発光点は、発光サイリスタＬ４〜Ｌ２５９となり、ＯＵＴ側に１つだけずれる。そして、発光チップＣは、２５６個の発光サイリスタＬ４〜Ｌ２５９を用いて２５６個の画素Ｗ１〜Ｗ２５６を形成する。具体的に説明すると、例えば図中左側の画素Ｗ１は発光サイリスタＬ４によって形成され、図中右側の画素Ｗ２５６は発光サイリスタＬ２５９によって形成される。

図１８は、図９に示す倍率補正データすなわち基準倍率補正データＭ０、第１倍率補正データＭ１および第２倍率補正データＭ２と、倍率補正に伴う発光チップＣでの発光点の変化との関係を説明するための図である。ここで、図１８（ａ）はＭ＝Ｍ０の場合を、図１８（ｂ）はＭ＝Ｍ１の場合を、図１８（ｃ）はＭ＝Ｍ２の場合を、それぞれ示している。

図１８（ａ）に示すように、Ｍ＝Ｍ０の場合、発光チップＣにおける発光点は、通常発光点群ＬＡのまますなわち発光サイリスタＬ３〜Ｌ２５８となる。そして、発光チップＣは、２５６個の発光サイリスタＬ３〜Ｌ２５８を用いて２５６個の画素Ｗ１〜Ｗ２５６を形成する。

これに対し、図１８（ｂ）に示すように、Ｍ＝Ｍ１の場合、発光チップＣにおける発光点は、発光サイリスタＬ３〜Ｌ２５９となり、図中右方向（図８においてはＯＵＴ側）に１つだけ増える。そして、発光チップＣは、２５７個の発光サイリスタＬ３〜Ｌ２５９を用いて２５７個の画素Ｗ１〜Ｗ２５７を形成する。具体的に説明すると、例えば図中左側の画素Ｗ１は発光サイリスタＬ３によって形成され、図中右側の画素Ｗ２５７は、発光サイリスタＬ２５９によって形成される。

一方、図１８（ｃ）に示すように、Ｍ＝Ｍ２の場合、発光チップＣにおける発光点は、発光サイリスタＬ３〜Ｌ２５７となり、図中左方向（図８においてはＩＮ側）に１つだけ減る。そして、発光チップＣでは、２５５個の発光サイリスタＬ３〜Ｌ２５７を用いて２５５個の画素Ｗ１〜Ｗ２５５を形成する。具体的に説明すると、例えば図中左側の画素Ｗ１は発光サイリスタＬ３によって形成され、図中右側の画素Ｗ２５５は、発光サイリスタＬ２５７によって形成される。

図１９は、本実施の形態の露光動作における発光チップＣの動作を説明するためのタイミングチャートである。なお、スタート信号φＳ、第１転送信号φ１および第２転送信号φ２の波形は、実施の形態１と同じである。

ではここで、第１発光信号φＩａに基づく発光サイリスタＬ１〜Ｌ２６０の発光動作について説明する。なお、第１の発光信号φＩａは、実施の形態１と同様に位置補正データＰが基準位置補正データＰ０であって倍率補正データＭが基準倍率補正データＭ０の場合に設定される。第１発光信号φＩａでは、基本的に、奇数番目の転送サイリスタが単独でターンオンする第２の期間ｔｂおよび偶数番目の転送サイリスタが単独でターンオンする第４の期間ｔｄにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。ただし、左端の２個の転送サイリスタＳ１、Ｓ２がターンオンする期間、および、右端の２個の転送サイリスタＳ２５９、Ｓ２６０がターンオンする期間については、このような変更は行われない。これにより、発光チップＣでは、発光サイリスタＬ３、Ｌ４、…、Ｌ２５７、Ｌ２５８が、１個ずつ順番に発光する。

次に、第２発光信号φＩｂに基づく発光サイリスタＬ１〜Ｌ２６０の発光動作について説明する。第２発光信号φＩｂは、実施の形態１と同様に位置補正データＰが第１位置補正データＰ１であって倍率補正データＭが基準倍率補正データＭ０の場合に設定される。第２発光信号φＩｂでは、基本的に、奇数番目の転送サイリスタが単独でターンオンする第２の期間ｔｂおよび偶数番目の転送サイリスタが単独でターンオンする第４の期間ｔｄにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。ただし、左端の１個の転送サイリスタＳ１がターンオンする期間、および、右端側の３個の転送サイリスタＳ２５８〜Ｓ２６０がターンオンする期間については、このような変更は行われない。これにより、発光チップＣでは、発光サイリスタＬ２、Ｌ３、…、Ｌ２５６、Ｌ２５７が、１個ずつ順番に発光する。

次に、第３発光信号φＩｃに基づく発光サイリスタＬ１〜Ｌ２６０の発光動作について説明する。第３発光信号φＩｃは、実施の形態１と同様に位置補正データＰが第２位置補正データＰ２であって倍率補正データＭが基準補正データＭ０の場合に設定される。第３発光信号φＩｃでは、基本的に、奇数番目の転送サイリスタが単独でターンオンする第２の期間ｔｂおよび偶数番目の転送サイリスタが単独でターンオンする第４の期間ｔｄにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。ただし、左端側の３個の転送サイリスタＳ１〜Ｓ３がターンオンする期間、および、右端の１個の転送サイリスタＳ２６０がターンオンする期間については、このような変更は行われない。これにより、発光チップＣでは、発光サイリスタＬ４、Ｌ５、…、Ｌ２５８、Ｌ２５９が、１個ずつ順番に発光する。

次に、第４発光信号φＩｄに基づく発光サイリスタＬ１〜Ｌ２６０の発光動作について説明する。第４発光信号φＩｄは、実施の形態１と同様に位置補正データＰが基準位置補正データＰ０であって倍率補正データＭが第１倍率補正データＭ１の場合に設定される。第４発光信号φＩ４ｄでは、基本的に、奇数番目の転送サイリスタが単独でターンオンする第２の期間ｔｂおよび偶数番目の転送サイリスタが単独でターンオンする第４の期間ｔｄにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。ただし、左端の２個の転送サイリスタＳ１、Ｓ２がターンオンする期間、および、右端の転送サイリスタＳ２６０がターンオンする期間については、このような変更は行われない。これにより、発光チップＣでは、発光サイリスタＬ３、Ｌ４、…、Ｌ２５８、Ｌ２５９が、１個ずつ順番に発光する。なお、発光サイリスタＬ２５９の発光の可否は、隣接する発光サイリスタＬ２５８の発光の可否に基づいて決定される。すなわち、発光サイリスタＬ２５８を発光させる場合には、発光サイリスタＬ２５９も発光させるようにし、発光サイリスタＬ２５８を発光させない場合には、発光サイリスタＬ２５９も発光させないようにする。

最後に、第５発光信号φＩｅに基づく発光サイリスタＬ１〜Ｌ２６０の発光動作について説明する。第５発光信号φＩｅは、実施の形態１と同様に位置補正データＰが基準位置補正データＰ０であって倍率補正データＭが第２倍率補正データＭ２の場合に設定される。第５発光信号φＩｅでは、基本的に、奇数番目の転送サイリスタが単独でターンオンする第２の期間ｔｂおよび偶数番目の転送サイリスタが単独でターンオンする第４の期間ｔｄにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。ただし、左端の２個の転送サイリスタＳ１、Ｓ２がターンオンする期間、および右端側の３個の転送サイリスタＳ２５８〜Ｓ２６０がターンオンする期間については、このような変更は行われない。これにより、発光チップＣでは、発光サイリスタＬ３、Ｌ４、…、Ｌ２５６、Ｌ２５７が、１個ずつ順番に発光する。

本実施の形態においても、各ＬＰＨ１４において、発光点の主走査方向の連続性を維持しながら、各ＬＰＨ１４の相対的な位置ずれや倍率ずれが補正されることになる。

なお、実施の形態１ないし３では、各発光チップＣにおいて、転送サイリスタＳ１〜Ｓ２６０の各アノード端子を共通電位とし、各カソード端子の電位を第１転送信号φ１あるいは第２転送信号φ２で変えるようにしていたが、これに限られるものではなく、転送サイリスタＳ１〜Ｓ２６０の各カソード端子を共通電位とし、各アノード端子の電位を第１転送信号φ１あるいは第２転送信号φ２で変えるようにしてもよい。

一方、実施の形態１ないし３では、発光サイリスタＬ１〜Ｌ２６０の各アノード端子を共通電位とし、各カソード端子の電位を発光信号φＩ（φＩ１〜φＩ６０）で変えるようにしていたが、これに限られるものではなく、発光サイリスタＬ１〜Ｌ２６０の各カソード端子を共通電位とし、各アノード端子の電位を発光信号φＩで変えるようにしてもよい。

また、実施の形態１ないし３では、複数の発光サイリスタＬを有する発光素子アレイ７１および複数の転送サイリスタ等を有するスイッチ素子アレイ７２を設けた所謂自己走査型の発光チップＣを例に説明を行ったが、これに限られるものではなく、例えば複数の発光ダイオードと、各発光ダイオードの導通の有無を切り換える複数のスイッチ素子とを備えた構成としてもかまわない。すなわち、複数の発光素子と、これら複数の発光素子をそれぞれ発光／非発光の状態に設定する一または複数のスイッチ素子を備えていればよい。

本実施の形態が適用される画像形成装置の全体構成の一例を示す図である。 ＬＰＨの構成を示した断面図である。 （ａ）はＬＰＨにおける回路基板および発光部の上面図であり、（ｂ）はＬＰＨにおけるロッドレンズアレイおよびホルダの上面図である。 発光部のうち、３つの発光チップの連結部位を拡大した図である。 回路基板に搭載される信号発生回路の構成および回路基板の配線構成を示した図である。 発光チップの回路構成を説明するための図である。 発光信号発生部の構成の一例を示す図である。 各ＬＰＨを、画像形成装置のフレームに取り付けた状態の一例を示す図である。 （ａ）〜（ｈ）は、各色のＬＰＨに設けられた、位置補正データ記憶部に記憶される発光チップ名と位置補正データとの関係、および、倍率補正データ記憶部に記憶される発光チップ名と倍率補正データとの関係を説明するための図である。 （ａ）〜（ｃ）は、各位置補正データと各発光チップにおける発光点との関係を説明するための図である。 （ａ）〜（ｃ）は、各倍率補正データと各発光チップにおける発光点との関係を説明するための図である。 実施の形態１における発光チップの動作を説明するためのタイミングチャートである。 （ａ）〜（ｄ）は、各ＬＰＨ１４における、各発光チップの発光点を示す図である。 （ａ）〜（ｈ）は、各色のＬＰＨに設けられた、位置補正データ記憶部に記憶される発光チップ名と位置補正データとの関係、および、倍率補正データ記憶部に記憶される発光チップ名と倍率補正データとの関係を説明するための図である。 （ａ）〜（ｅ）は、各倍率補正データと倍率補正に伴う発光チップでの発光点の光量との関係を説明するための図である。 （ａ）〜（ｄ）は、各ＬＰＨ１４における、各発光チップの発光点を示す図である。 （ａ）〜（ｃ）は、各位置補正データと各発光チップにおける発光点との関係を説明するための図である。 （ａ）〜（ｃ）は、各倍率補正データと各発光チップにおける発光点との関係を説明するための図である。 実施の形態３における発光チップの動作を説明するためのタイミングチャートである。

符号の説明

１４…ＬＥＤプリントヘッド(ＬＰＨ)、６３…発光部、７０…チップ基板、１００…信号発生回路、１１０…発光信号発生部、１１１…画像データ並べ替え部、１１２…位置補正データ記憶部、１１３…倍率補正データ記憶部、１１４…発光信号生成部、１２０…転送信号発生部、Ｃ１〜Ｃ６０…発光チップ、Ｓ１〜Ｓ２６０…転送サイリスタ、Ｌ１〜Ｌ２６０…発光サイリスタ、φＩ…発光信号、φＳ…スタート転送信号、φ１…第１転送信号、φ２…第２転送信号、ＬＡ…通常発光点群、ＬＢ…第１予備発光点群、ＬＣ…第２予備発光点群、Ｐ…位置補正データ、Ｍ、Ｑ…倍率補正データ

Claims (1)

1. 像保持体と、
   前記像保持体を帯電する帯電装置と、
   第１の解像度に対応した間隔で一列に配列される複数の発光素子を有する発光素子列と、当該第１の解像度の１／ｍ（ｍは２以上の整数）となる第２の解像度に対応した発光信号を供給する供給手段と、当該発光素子列の連続するｍ個の当該発光素子を組とする複数の組に組分けし、当該複数の組に組分けされた当該ｍ個の発光素子を、当該供給手段から供給される当該発光信号を用いて、当該組を単位として発光または非発光に設定する設定手段と、当該設定手段により行われる当該発光素子列の当該複数の発光素子の組分けを、１個の当該発光素子を単位として補正する補正手段とを有し、前記帯電装置にて帯電された前記像保持体を露光して静電潜像を形成する露光装置と、
   前記像保持体に形成された前記静電潜像を現像して画像を形成する現像装置と、
   前記像保持体に形成された画像を記録材に転写する転写装置と
   を有する画像形成部を、複数備え、
   複数の前記画像形成部のそれぞれに設けられた前記露光装置は、
   前記第１の解像度に対応した間隔で一列に配列され、主走査方向中央部に配列される発光素子を含む第１の発光素子群と、当該第１の発光素子群の主走査方向一端側に配列される発光素子を含む第２の発光素子群と、当該第１の発光素子群の主走査方向他端側に配列される発光素子を含む第３の発光素子群とを有する発光素子チップと、
   複数の前記発光素子チップが千鳥状に配列され、且つ、隣り合う２つの発光素子チップ同士の各境界部において、一方の発光素子チップを構成する前記第２の発光素子群および当該第２の発光素子群に隣接する側の前記第１の発光素子群の端部と、他方の発光素子チップを構成する前記第３の発光素子群および当該第３の発光素子群に隣接する側の当該第１の発光素子群の端部とが、主走査方向と交差する副走査方向からみて重なる重なり部を形成するように取り付けられる取り付け部材と
   を含み、
   複数の前記発光素子チップを構成する前記第１の発光素子群は、それぞれがｍの整数倍となる数の前記発光素子を備え、
   前記供給手段は、複数の前記発光素子チップのそれぞれに対し、前記第１の発光素子群を構成する前記発光素子の数をｍで除して得られた値に対応する前記発光信号を供給し、
   前記設定手段は、複数の前記発光素子チップのそれぞれにおける、複数の前記発光素子の基準となる組分けにおいて、前記複数の組を構成する組の数が、前記第１の発光素子群を構成する前記発光素子の数をｍで除して得られた値となり、且つ、複数の当該発光素子チップのそれぞれにおいて、当該第１の発光素子群を構成する発光素子を含み且つ前記第２の発光素子群を構成する発光素子および前記第３の発光素子群を構成する発光素子を含まないように設定を行い、
   前記補正手段は、複数の前記発光素子チップのそれぞれにおける、前記基準となる組分けに対し、複数の前記発光素子チップのそれぞれにおいて、発光素子ｎ個（ｎは１以上の整数）分だけ前記複数の発光素子の配列方向の一方または他方にずらすことで、複数の前記画像形成部に設けられたそれぞれの前記露光装置の主走査方向両端における各露光位置が副走査方向からみて一致するように、複数の前記発光素子チップのそれぞれにおける組分けを補正し、当該基準となる組分けに対し、前記複数の組のうちの１つの組を構成する発光素子の数をｍ個から増加または低減させることで、複数の当該画像形成部に設けられたそれぞれの当該露光装置の主走査方向両端における各露光位置が副走査方向からみて一致するように、当該１つの組を含む発光素子チップおよび当該１つの組を含む発光素子チップから一方向に沿って連なる１または複数の他の発光素子チップの組分けを補正し、さらに、前記重なり部において、前記一方の発光素子チップで最も前記第３の発光素子群側に設定される組と前記他方の発光素子チップで最も前記第２の発光素子群側に設定される組とが、副走査方向からみて重なることなく主走査方向に連続するように、それぞれの発光素子チップにおける組分けを補正すること
   を特徴とする画像形成装置。

Images