JP2012166501A - 発光素子アレイチップ、発光素子ヘッドおよび画像形成装置 - Google Patents

Abstract

【課題】主走査方向の倍率の変化を補正するために使用する発光素子について光量の不足が生じにくい発光素子アレイチップ等を提供する。
【解決手段】主走査方向に第１の間隔にて配される第１の発光素子群と第１の間隔より狭い第２の間隔で配される第２の発光素子群とからなる複数の発光サイリスタＬ５６〜Ｌ６５と、発光サイリスタＬ５６〜Ｌ６５に駆動する信号を供給する配線部と、を備え、配線部は第１の発光素子群の発光サイリスタＬ５６〜Ｌ６２に信号を供給するために発光サイリスタＬ５６〜Ｌ６３上に副走査方向に分岐して配される第１の分岐線１０６ａと、第２の発光素子群の発光サイリスタＬ６３〜Ｌ６５に信号を供給するために発光サイリスタＬ６３〜Ｌ６５を相互に接続しつつ発光サイリスタＬ６３〜Ｌ６５上に主走査方向に配される第２の分岐線１０６ｂと、を備えることを特徴とする発光素子チップＣ。
【選択図】図２０

Description

本発明は、発光素子アレイチップ、発光素子ヘッド、画像形成装置に関する。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、ＬＥＤ(Light Emitting Diode：発光ダイオード)アレイ光源を主走査方向に多数、配列してなるＬＥＤヘッドを用いた光記録手段が採用されている。

特許文献１には、画像形成装置内に配置された光書込みヘッドであり、画像形成時に常温よりも高い温度になっている状態が大部分を占めることより、常温よりも高い温度で発光素子アレイチップの配置間隔が正確で、倍率誤差の絶対値が小さい光書込みヘッドが開示されている。
また特許文献２には、１２００ｄｐｉの解像度に対応した間隔で一列に配列される２６０個の発光サイリスタをそれぞれ有する６０個の発光チップと、６００ｄｐｉの解像度に対応した発光信号を各発光チップに供給するとともに、各発光チップにおいて連続する２個の発光サイリスタを組とする複数の組に組分けし、複数の組に組分けされた２個の発光サイリスタを、組を単位として発光または非発光に設定し、且つ、各発光チップにおける２６０個の発光サイリスタの組分けを、１個の発光サイリスタを単位として補正する発光信号生成部とを備える発光装置が開示されている。

特開２００９−２１４３９６号公報 特開２０１０−６４３３８号公報

ここで、発光素子アレイからの光出力により感光体上に静電潜像を形成するにあたり、主走査方向に対する露光範囲が予め定められた範囲から変化することがある。つまり主走査方向において倍率が変化することがある。ところが主走査方向の倍率の変化を補正するために使用する発光素子について光量の不足が生じることがあった。
本発明の目的は、主走査方向の倍率の変化を補正するために使用する発光素子について光量の不足が生じにくい発光素子アレイチップ等を提供することにある。

請求項１に記載の発明は、主走査方向に列状に配され、予め定められた第１の間隔にて配される第１の発光素子群と少なくとも一部が前記第１の間隔より狭い第２の間隔で配される第２の発光素子群とからなる複数の発光素子と、前記複数の発光素子の各々の発光素子に当該発光素子を駆動する信号を供給する配線部と、を備え、前記配線部は、前記第１の発光素子群の発光素子に信号を供給するために、当該発光素子上に副走査方向に分岐して配される第１の分岐線と、前記第２の発光素子群の発光素子に信号を供給するために、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第２の分岐線と、を備えることを特徴とする発光素子アレイチップである。

請求項２に記載の発明は、前記第１の発光素子群の発光素子は、連続して配され、前記第２の発光素子群の発光素子は、前記第１の発光素子群の発光素子の少なくとも一方の端部に配されることを特徴とする請求項１に記載の発光素子アレイチップである。
請求項３に記載の発明は、前記第２の発光素子群の発光素子は、前記第１の間隔より広い第３の間隔で配されるものを含むことを特徴とする請求項１または２に記載の発光素子アレイチップである。
請求項４に記載の発明は、前記発光素子は、第１導電型の第１層と、第２導電型の第２層と、第１導電型の第３層と、第２導電型の第４層とが順に積層するサイリスタ構造をなし、前記発光素子の第３層は、当該発光素子の第４層より副走査方向に延伸した延伸部を有するとともに、当該延伸部に第２導電型のダイオード部が接続し、前記配線部は、前記発光素子に電力を供給するための電力供給線と、前記電力供給線、前記延伸部、および隣接する延伸部に接続するダイオード部のカソード電極を順に接続する接続線と、を更に備え、前記第２の発光素子群の発光素子の第３層は、第４層と接触する箇所では主走査方向において当該第４層の幅であり、前記ダイオード部が接続される箇所では主走査方向において前記第１の発光素子群の発光素子の第３層の前記ダイオード部が接続される箇所の幅であることを特徴とする請求項１乃至３の何れか１項に記載の発光素子アレイチップである。

請求項５に記載の発明は、主走査方向に列状に配される発光素子からなる第１の発光素子列と、主走査方向に列状に配される発光素子からなり、前記第１の発光素子列と少なくとも一部が副走査方向に重複して配される第２の発光素子列と、前記発光素子に当該発光素子を駆動する信号を供給する配線部と、前記発光素子の光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、を備え、前記第１の発光素子列の発光素子の間隔と前記第２の発光素子列の発光素子の間隔とは、当該第１の発光素子列と当該第２の発光素子列とが重複する箇所において異なり、前記配線部は、前記発光素子に信号を供給するために当該発光素子上に副走査方向に分岐して配される第１の分岐線と、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第２の分岐線とを備えることを特徴とする発光素子ヘッドである。

請求項６に記載の発明は、前記発光素子の発光を制御する制御部を更に備え、前記制御部は、前記第１の発光素子列と前記第２の発光素子列とが重複する箇所の前記発光素子については、当該第１の発光素子列または当該第２の発光素子列の一方に属するものを選択して発光させる制御を行なうことを特徴とする請求項５に記載の発光素子ヘッドである。

請求項７に記載の発明は、トナー像を形成させるトナー像形成手段と、前記トナー像を記録媒体に転写する転写手段と、前記トナー像を記録媒体に定着する定着手段と、を有し前記トナー像形成手段は、主走査方向に列状に配される発光素子からなる第１の発光素子列と、主走査方向に列状に配される発光素子からなり、前記第１の発光素子列と少なくとも一部が副走査方向に重複して配される第２の発光素子列と、前記発光素子に当該発光素子を駆動する信号を供給する配線部と、前記発光素子の光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、を備える発光素子ヘッドを備え、前記第１の発光素子列の発光素子の間隔と前記第２の発光素子列の発光素子の間隔とは、当該第１の発光素子列と当該第２の発光素子列とが重複する箇所において異なり、前記配線部は、前記発光素子に信号を供給するために当該発光素子上に副走査方向に分岐して配される第１の分岐線と、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第２の分岐線とを備えることを特徴とする画像形成装置である。

請求項１の発明によれば、本構成を採用しない場合に比較して、主走査方向の倍率の変化を補正するために使用する発光素子について光量の不足が生じにくい発光素子アレイチップを提供できる。
請求項２の発明によれば、発光素子アレイチップの端部において主走査方向の倍率を補正することができる。
請求項３の発明によれば、本構成を採用しない場合に比較して、主走査方向の倍率を縮小する補正と拡大する補正の双方を行なうことができる。
請求項４の発明によれば、本構成を採用しない場合に比較して、第２の発光素群の発光素子にダイオード部を配置しやすくなる。
請求項５の発明によれば、本構成を採用しない場合に比較して、発光素子の光量のばらつきが少ない発光素子ヘッドを提供できる。
請求項６の発明によれば、副走査方向に重複して配される発光素子を選択して発光させることにより、主走査方向の倍率の補正を行なうことができる。
請求項７の発明によれば、本構成を採用しない場合に比較して、より良好な画質を得ることができる画像形成装置を提供することができる。

本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 本実施の形態が適用される発光素子ヘッドの構成を示した図である。 発光素子ヘッドにおける回路基板および発光部の上面図である。 （ａ）〜（ｂ）は、本実施の形態が適用される発光チップの構造を説明した図である。 発光チップとして自己走査型発光素子アレイチップを採用した場合の信号発生回路の構成および回路基板の配線構成を示した図である。 発光チップの回路構成を説明するための図である。 （ａ）〜（ｃ）は、従来の倍率補正の第１の例について説明した図である。 （ａ）〜（ｃ）は、従来の倍率補正の第２の例について説明した図である。 （ａ）〜（ｂ）は、本実施の形態で使用する発光チップの発光サイリスタの配列の例について説明した図である。 発光チップの発光サイリスタを駆動するための信号発生回路を説明した図である。 （ａ）〜（ｃ）は、本実施の形態の倍率補正の第１の例について説明した図である。 （ａ）〜（ｂ）は、発光チップの境界部について発光サイリスタを点灯させる順序について説明した図である。 （ａ）〜（ｃ）は、本実施の形態の倍率補正の第２の例について説明した図である。 （ａ）〜（ｂ）は、発光チップの境界部について発光サイリスタを点灯させる順序について説明した図である。 タイミングチャートについて説明した図である。 発光チップの発光サイリスタ周辺における従来の配線部の一部を拡大した図である。 （ａ）は、発光サイリスタの幅を１６．６μｍとしたときに発光サイリスタの幅を変化させたときの各発光サイリスタからの光量の変化を示した図である。（ｂ）は、ピッチ比を変化させたときの各発光サイリスタの光量の変化を示した図である。 発光チップの発光サイリスタ周辺における従来の配線部の一部を拡大した図である。 図１８のＸＩＸ―ＸＩＸ断面図である。 本実施の形態で使用する発光チップの一方の端部について説明した図である。 本実施の形態で使用する発光チップの他方の端部について説明した図である。 発光サイリスタの第３層の形状の他の例を説明した図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜画像形成装置の説明＞
図１は本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、トナー像形成手段の一例である４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面に塗布された感光体を予め定められた電位で帯電する帯電器１３、帯電器１３によって帯電された感光体を露光し静電潜像を形成する発光素子ヘッド１４、発光素子ヘッド１４によって形成された静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、構成に違いはない。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を記録媒体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着手段の一例としての定着器２４とを備えている。

この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光する発光素子ヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。同様に、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。

＜発光素子ヘッドの説明＞
図２は、本実施の形態が適用される発光素子ヘッド１４の構成を示した図である。この発光素子ヘッド１４は、ハウジング６１と、発光素子として複数のＬＥＤを備えた発光部６３と、発光部６３や信号発生回路１００（後述の図３参照）等を搭載する回路基板６２と、ＬＥＤから出射された光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子の一例としてのロッドレンズ（径方向屈折率分布型レンズ）アレイ６４とを備えている。

ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向）に沿って配置されている。

＜発光部の説明＞
図３は、発光素子ヘッド１４における回路基板６２および発光部６３の上面図である。
図３に示すように、発光部６３は、回路基板６２上に、６０個の発光素子アレイチップの一例としての発光チップＣ（Ｃ１〜Ｃ６０）を、主走査方向に二列に向かい合わせて千鳥状に配置して構成されている。さらに、回路基板６２は、発光チップＣの発光素子アレイ（後述の図４参照）の発光を制御する制御部の一例としての信号発生回路１００を搭載している。

＜発光素子アレイチップの説明＞
図４（ａ）〜（ｂ）は、本実施の形態が適用される発光チップＣの構造を説明した図である。
図４（ａ）は、発光チップＣをＬＥＤの光が出射する方向から見た図である。また図４（ｂ）は、図４（ａ）のＩＶｂ−ＩＶｂ断面図である。
発光チップＣには、発光素子アレイの一例として主走査方向に列状に配される複数のＬＥＤ７１が直線状に等間隔で配されている。また基板７０の両側に発光素子アレイを駆動する信号を入出力するための電極部の一例としてのボンディングパッド７２が発光素子アレイを挟むようにして配されている。そしてそれぞれのＬＥＤ７１には光が出射する側にマイクロレンズ７３が形成されている。このマイクロレンズ７３により、ＬＥＤ７１から出射した光は集光され、感光体ドラム１２（図２参照）に対して、効率よく光を入射させることができる。
このマイクロレンズ７３は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ７３の大きさ、厚さ、焦点距離等は、使用されるＬＥＤ７１の波長、使用される光硬化性樹脂の屈折率等により決定される。

＜自己走査型発光素子アレイチップの説明＞
なお、本実施の形態では、発光チップＣとして例示した発光素子アレイチップとして自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）チップを使用するのが好ましい。自己走査型発光素子アレイチップは、発光素子アレイチップの構成要素としてｐｎｐｎ構造を持つ発光サイリスタを用い、発光素子の自己走査が実現できるように構成したものである。

図５は、発光チップＣとして自己走査型発光素子アレイチップを採用した場合の信号発生回路１００の構成および回路基板６２の配線構成を示した図である。
信号発生回路１００には、画像出力制御部３０（図１参照）より、ライン同期信号Ｌｓｙｎｃ、画像データＶｄａｔａ、クロック信号ｃｌｋ、およびリセット信号ＲＳＴ等の各種制御信号が入力されるようになっている。そして、信号発生回路１００は、外部から入力されてくる各種制御信号に基づいて、例えば画像データＶｄａｔａの並べ替えや出力値の補正等を行い、各発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれに対して発光信号φＩ（φＩ１〜φＩ６０）を出力する。なお、本実施の形態では、各発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれに、１個ずつ発光信号φＩ（φＩ１〜φＩ６０）が供給されるようになっている。

また、信号発生回路１００は、外部から入力されてくる各種制御信号に基づき、各発光チップＣ１〜Ｃ６０に対してスタート転送信号φＳ、第１転送信号φ１および第２転送信号φ２を出力する。

回路基板６２には、各発光チップＣ１〜Ｃ６０のＶｃｃ端子に接続される電力供給用のＶｃｃ＝−５．０Ｖの電源ライン１０１およびＧＮＤ端子に接続される接地用の電源ライン１０２が設けられている。また、回路基板６２には、信号発生回路１００のスタート転送信号φＳ、第１転送信号φ１、第２転送信号φ２を送信するスタート転送信号ライン１０３、第１転送信号ライン１０４、第２転送信号ライン１０５も設けられている。さらに、回路基板６２には、信号発生回路１００のから各発光チップＣ（Ｃ１〜Ｃ６０）に対して発光信号φＩ（φＩ１〜φＩ６０）を出力する６０本の発光信号ライン１０６（１０６_１〜１０６_６０）も設けられている。これら電源ライン１０１，１０２、スタート転送信号ライン１０３、第１転送信号ライン１０４、第２転送信号ライン１０５、発光信号ライン１０６は、ＬＥＤ７１にＬＥＤ７１を駆動する信号を供給する配線部の一例である。なお、回路基板６２には、６０本の発光信号ライン１０６（１０６_１〜１０６_６０）に過剰な電流が流れるのを防止するための６０個の発光電流制限抵抗ＲＩＤが設けられている。また、発光信号φＩ１〜φＩ６０は、それぞれ、後述するようにハイレベル（Ｈ）およびローレベル（Ｌ）の２状態を取りうる。そして、ローレベルは−５．０Ｖの電位、ハイレベルは±０．０Ｖの電位となっている。

図６は、発光チップＣ（Ｃ１〜Ｃ６０）の回路構成を説明するための図である。
発光チップＣは、６５個の転送サイリスタＳ１〜Ｓ６５、６５個の発光サイリスタＬ１〜Ｌ６５を備えている。なお、発光サイリスタＬ１〜Ｌ６５は、転送サイリスタＳ１〜Ｓ６５と同様のｐｎｐｎ接続を有しており、その中のｐｎ接続を利用することで発光ダイオード（ＬＥＤ）としても機能するようになっている。また、発光チップＣは、６４個のダイオードＤ１〜Ｄ６４および６５個の抵抗Ｒ１〜Ｒ６５を備えている。さらに、発光チップＣは、第１転送信号φ１、第２転送信号φ２、そしてスタート転送信号φＳが供給される信号線に、過剰な電流が流れるのを防止するための転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａ、Ｒ３Ａを有している。なお、発光素子アレイ８１を構成する発光サイリスタＬ１〜Ｌ６５は、図中左側からＬ１、Ｌ２、…、Ｌ６４、Ｌ６５の順で配列され、発光素子列すなわち発光素子アレイ８１を形成している。また、転送サイリスタＳ１〜Ｓ６５も、図中左側からＳ１、Ｓ２、…、Ｓ６４、Ｓ６５の順で配列され、スイッチ素子列すなわちスイッチ素子アレイ８２を形成している。さらに、ダイオードＤ１〜Ｄ６４も、図中左からＤ１、Ｄ２、…、Ｄ６３、Ｄ６４の順で配列されている。さらにまた、抵抗Ｒ１〜Ｒ６５も、図中左からＲ１、Ｒ２、…Ｒ６４、Ｒ６５の順で配列されている。

では次に、発光チップＣにおける各素子の電気的な接続について説明する。
各転送サイリスタＳ１〜Ｓ６５のアノード端子は、ＧＮＤ端子に接続されている。このＧＮＤ端子には、電源ライン１０２（図５参照）が接続され、接地される。

また、奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ６５のカソード端子は、転送電流制限抵抗Ｒ１Ａを介してφ１端子に接続されている。このφ１端子には、第１転送信号ライン１０４（図５参照）が接続され、第１転送信号φ１が供給される。

一方、偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ６４のカソード端子は、転送電流制限抵抗Ｒ２Ａを介してφ２端子に接続されている。このφ２端子には、第２転送信号ライン１０５（図５参照）が接続され、第２転送信号φ２が供給される。

また、各転送サイリスタＳ１〜Ｓ６５のゲート端子Ｇ１〜Ｇ６５は、各転送サイリスタＳ１〜Ｓ６５に対応して設けられた抵抗Ｒ１〜Ｒ６５をそれぞれ介してＶｃｃ端子に接続されている。このＶｃｃ端子には、電源ライン１０１（図５参照）が接続され、電源電圧Ｖｃｃ（−５．０Ｖ）が供給される。

さらに、各転送サイリスタＳ１〜Ｓ６５のゲート端子Ｇ１〜Ｇ６５は、対応する同番号の発光サイリスタＬ１〜Ｌ６５のゲート端子に、１対１でそれぞれ接続されている。

また、各転送サイリスタＳ１〜Ｓ６４のゲート端子Ｇ１〜Ｇ６４には、ダイオードＤ１〜Ｄ６４のアノード端子が接続されており、これらダイオードＤ１〜Ｄ６４のカソード端子は、それぞれに隣接する次段の転送サイリスタＳ２〜Ｓ６５のゲート端子Ｇ２〜Ｇ６５に接続されている。すなわち、各ダイオードＤ１〜Ｄ６４は、転送サイリスタＳ１〜Ｓ６５のゲート端子Ｇ１〜Ｇ６５を挟んで直列接続されている。

そして、ダイオードＤ１のアノード端子すなわち転送サイリスタＳ１のゲート端子Ｇ１は、転送電流制限抵抗Ｒ３Ａを介してφＳ端子に接続されている。このφＳ端子には、スタート転送信号ライン１０３（図５参照）を介してスタート転送信号φＳが供給される。

次に、各発光サイリスタＬ１〜Ｌ６５のアノード端子は、各転送サイリスタＳ１〜Ｓ６５のアノード端子と同様に、ＧＮＤ端子に接続されている。

また、各発光サイリスタＬ１〜Ｌ６５のカソード端子は、φＩ端子に接続されている。このφＩ端子には、発光信号ライン１０６（発光チップＣ１の場合は発光信号ライン１０６_１：図５参照）が接続され、発光信号φＩ（発光チップＣ１の場合は発光信号φＩ１）が供給される。なお、他の発光チップＣ２〜Ｃ６０には、それぞれ、対応する発光信号φＩ２〜φＩ６０が供給される。

＜倍率補正の説明＞
次に発光素子ヘッド１４における主走査方向の位置ずれについて説明を行なう。
発光素子ヘッド１４への発光チップＣの取り付け精度および各発光チップＣにおける発光サイリスタＬの形成精度には限界がある。また上述したロッドレンズアレイ６４（図２参照）には、焦点位置のばらつきが存在する。更に発光チップＣが配される回路基板６２（図２参照）に温度むらが生じることにより各発光チップＣに熱膨張のむらが生じることがある。このような原因により感光体ドラム１２の表面の主走査方向に対する露光範囲が予め定められた範囲から変化することがある。つまり主走査方向において倍率が変化する。そのためこの主走査方向における倍率の変化を補正する必要が生じる。なお以下、この主走査方向における倍率の変化の補正を単に「倍率補正」と言うことにする。

図７（ａ）〜（ｃ）は、従来の倍率補正の第１の例について説明した図である。
図７（ａ）〜（ｃ）では、斜線の画像形成を行なう場合を例として挙げている。そして倍率が主走査方向で拡大して変化したときに、主走査方向で画像を縮小することで倍率補正する方法について説明している。ここで図７（ｂ）では、倍率補正前の画像を概念的に図示しており、図７（ｃ）では、倍率補正後の画像を概念的に図示している。そして図７（ａ）では、図７（ｂ）〜（ｃ）の画像を形成する発光サイリスタＬを対応して図示している。

図７（ｂ）で示すように、各発光サイリスタＬの点灯のタイミングを制御することで、各発光サイリスタＬにより斜め状に連続してドットを描画し、画像を形成することができる。これは人間の目には連続した斜線として認識される。一方図７（ｃ）は、倍率補正を行なうために１つの点灯データを削除した場合である。この場合、形成される画像をこの削除した分だけ主走査方向に縮小することができる。つまり形成する画像を主走査方向で縮小する倍率補正をすることができる。一方、この場合、点灯データが１つ欠けているため、描画された画像においてもこの分についてのドットが欠如する。そのため副走査方向においてドットが連続せず空隙が生ずる。図７（ｃ）では、この空隙は、点線による円内に生じている。そしてこの空隙に起因して、人間の目には形成される画像に乱れが生じ、例えば、白スジが入っているように見える。

更に図８（ａ）〜（ｃ）は、従来の倍率補正の第２の例について説明した図である。
図８（ａ）〜（ｃ）では、斜線の画像形成を行なう場合を例として挙げている。そして倍率が主走査方向で縮小して変化したときに、主走査方向で画像を拡大することで倍率補正する方法について説明している。ここで図８（ｂ）は、図７（ｂ）と同様の図であり、倍率補正前の画像を概念的に図示している。そして図８（ｃ）では、倍率補正後の画像を概念的に図示している。そして図８（ａ）は、図７（ａ）と同様の図であり、図８（ｂ）〜（ｃ）の画像を形成する発光サイリスタＬを対応して図示している。

ここで図８（ｃ）は、倍率補正を行なうために１つの点灯データを追加した場合である。この場合、形成される画像をこの追加した分だけ主走査方向に拡大することができる。つまり形成する画像を主走査方向で拡大する倍率補正をすることができる。一方、この場合、点灯データは、この前後の何れかの発光サイリスタＬの点灯データと同じであるため、描画された画像においてこの分についてのドットが連続する。そしてこれに起因して、人間の目には形成される画像に乱れが生じ、例えば、黒スジが入っているように見える。

本実施の形態では、図７（ａ）〜（ｃ）および図８（ａ）〜（ｃ）で上述した現象を抑制するため、以下の構造で発光サイリスタＬを配した発光チップＣを使用する。
図９（ａ）〜（ｂ）は、本実施の形態で使用する発光チップＣの発光サイリスタＬの配列の例について説明した図である。
図９（ａ）では、発光チップＣの発光サイリスタＬの配列と共に、発光チップＣ同士の配列についても併せて説明している。ここで図９（ａ）では、発光チップＣ１と発光チップＣ２、および発光チップＣ２と発光チップＣ３の境界部について例示しているが、他の発光チップＣ同士についても同様の関係が繰り返されるパターンとなっている。
図９（ａ）に示すように発光チップＣ１，Ｃ２，Ｃ３には、それぞれ発光サイリスタＬ１〜Ｌ６５が配置されている。まず発光チップＣ１，Ｃ３について説明すると、発光サイリスタＬ３〜Ｌ６２は、予め定められた第１の間隔にて連続して配される第１の発光素子群の一例である。また発光サイリスタＬ１〜Ｌ２および発光サイリスタＬ６３〜Ｌ６５は、第１の発光素子群の主走査方向両端部に第１の間隔（図９（ｂ）におけるピッチＰ１）とは異なる間隔で配される第２の発光素子群の一例である。このうち発光サイリスタＬ６３〜Ｌ６５は、発光サイリスタＬ３〜Ｌ６２の主走査方向両端部の一方で第１の間隔より狭い第２の間隔（図９（ｂ）におけるピッチＰ２）で配されるものである。更に発光サイリスタＬ１〜Ｌ２は、発光サイリスタＬ３〜Ｌ６２の主走査方向両端部の他方で第１の間隔より広い第３の間隔（図９（ｂ）におけるピッチＰ３）で配されるものである。
また発光チップＣ２は、発光チップＣ１，Ｃ３と基本的に同様の構成を採るが、発光サイリスタＬ１〜Ｌ６５の配列が発光チップＣ１，Ｃ３とは逆順となっている。つまり発光チップＣ２は、発光チップＣ１，Ｃ３を１８０°回転させて配したものである。

また発光チップＣ１，Ｃ２，Ｃ３の発光サイリスタＬ１〜Ｌ６５は副走査方向の一部に重複して配される。本実施の形態では、発光チップＣ１の発光サイリスタＬ６１〜Ｌ６５と発光チップＣ２の発光サイリスタＬ１〜Ｌ５は、副走査方向において重複して配置されている。更に発光チップＣ２の発光サイリスタＬ６１〜Ｌ６５と発光チップＣ３の発光サイリスタＬ１〜Ｌ５は、副走査方向において重複して配置されている。そしてこれらの発光サイリスタＬは、予め定められた整数比による個数で配される。本実施の形態では、発光チップＣ１の発光サイリスタＬ６１〜Ｌ６２と発光チップＣ２の発光サイリスタＬ１〜Ｌ３の占める主主査方向の長さはほぼ同じとなるように配されており、この場合予め定められた整数比は、２：３である。同様に発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５と発光チップＣ２の発光サイリスタＬ４〜Ｌ５、発光チップＣ２の発光サイリスタＬ６１〜Ｌ６３と発光チップＣ３の発光サイリスタＬ１〜Ｌ２、発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５と発光チップＣ３の発光サイリスタＬ３〜Ｌ５は、それぞれ３：２、３：２、２：３の整数比による個数で配される。また発光チップＣを千鳥状に配列させたときに以上のように発光サイリスタＬが配列する構成は、発光サイリスタＬが、主走査方向に列状に配される発光サイリスタＬからなる第１の発光素子列と、主走査方向に列状に配される発光サイリスタＬからなり第１の発光素子列と少なくとも一部が副走査方向に重複して配される第２の発光素子列からなるとして捉えることができる。そしてこの場合、第１の発光素子列の発光サイリスタＬの間隔と第２の発光素子列の発光サイリスタＬの間隔とは、第１の発光素子列と第２の発光素子列とが重複する箇所において異なる。そして更に第１の発光素子列と第２の発光素子列とが重複する箇所の発光サイリスタＬは、第１の発光素子列に属するものと第２の発光素子列に属するものとで予め定められた整数比による個数で配される。

次にこの構成で配した発光チップＣの発光サイリスタＬの動作の一例について説明を行なう。
図１０は、発光チップＣの発光サイリスタＬを駆動するための信号発生回路１００を説明した図である。
図１０に示した信号発生回路１００は、倍率を補正するための倍率補正データを格納する倍率補正データ記憶部１１１から必要に応じ倍率補正データを読み出す倍率補正データ読み込み部１１２と、入力されるシリアル信号としての画像データＶｄａｔａを並び替える画像データ並び替え部１１３と、画像データ並び替え部１１３からパラレル信号として送られる駆動信号を受信し、各発光チップＣ（Ｃ１〜Ｃ６０）の各発光サイリスタＬを駆動させるための発光信号を生成する発光信号生成部１１４＿１〜１１４＿６０とを備える。

ここで、画像データ並び替え部１１３では、画像データを並び替える際に、発光チップＣの発光サイリスタＬが副走査方向において重複する箇所において、発光サイリスタＬを発光させる場合は、どちらか一方の列の発光サイリスタＬには、点灯データを挿入するが、他方には空白データを挿入する。これにより重複する箇所において、どちらか一方の発光チップＣに属する発光サイリスタＬが点灯することになる。これは、発光チップＣを千鳥状に配列させることにより発光サイリスタＬが、第１の発光素子列と第２の発光素子列の二列に配されるとして捉えたときに、信号発生回路１００は、第１の発光素子列と第２の発光素子列とが重複する箇所の発光サイリスタＬについては、第１の発光素子列または第２の発光素子列の一方に属するものを選択して発光させる制御を行なうとして捉えることもできる。

次に上述したように発光サイリスタＬを点灯させる制御を行なった場合に形成される画像について説明を行なう。
図１１（ａ）〜（ｃ）は、本実施の形態の倍率補正の第１の例について説明した図である。
図１１（ａ）〜（ｃ）では、図７（ａ）〜（ｃ）で説明した場合と同様に、斜線の画像形成を行なう場合を例として挙げている。そして同様に倍率が主走査方向で拡大して変化したときに画像を主走査方向で縮小することで倍率補正する方法について説明している。ここで図１１（ｂ）では、倍率補正前の画像を概念的に図示しており、図７（ｂ）で図示したものと同様である。また図１１（ｃ）では、本実施の形態の倍率補正後の画像を概念的に図示している。そして図１１（ａ）では、図１１（ｂ）〜（ｃ）の画像を形成する発光サイリスタＬを対応して図示している。なお図１１（ａ）は、図９（ａ）における発光チップＣ１と発光チップＣ２の境界部を拡大した図である。

本実施の形態では、発光チップＣ１および発光チップＣ２の副走査方向に重複する箇所の発光サイリスタＬのうち発光チップＣ１の発光サイリスタＬ６１〜Ｌ６５を使用し、発光チップＣ２の発光サイリスタＬ１〜Ｌ５を使用していない。つまりこれにより発光チップＣ２では、発光サイリスタＬ１〜Ｌ５は、点灯せず、点灯しうる発光サイリスタＬは、発光サイリスタＬ６以降のものとなる。これは、図７で説明した場合と比較すると、図７（ｃ）では、発光チップＣ２の発光サイリスタＬ１〜Ｌ２を使用していたが、これに対し、図１１においては、その代わりに発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５を使用すると見ることもできる。

図１２（ａ）〜（ｂ）は、発光チップＣ１と発光チップＣ２の境界部について発光サイリスタＬを点灯させる順序について説明した図である。ここで図１２（ａ）は、倍率補正を行なわない場合の発光サイリスタＬが点灯する順序を説明している。また図１２（ｂ）は、倍率補正を行なう場合の発光サイリスタＬが点灯する順序を説明している。そして図１２（ａ）〜（ｂ）において各発光サイリスタＬ内に記載した数字が点灯の順序である。
ここで図１２（ａ）と図１２（ｂ）とを比較すると、例えば、１０番目に点灯する発光サイリスタＬを見た場合、発光サイリスタＬの１つ分図中左側にずれていることがわかる。つまり主走査方向に倍率を縮小して発光サイリスタＬを点灯させることができる。

そしてこのように発光サイリスタＬを点灯させる制御を行なうことで、図１１（ｃ）のような画像が形成できる。つまり前述の図７（ｃ）では、１つの点灯データを削除すると、本来３つの点灯データにより斜線が描かれるべきところに２つの点灯データにより斜線を描くために形成される画像に隙間が生じる。対して本実施の形態では、点灯データの削除は行なわず、その点灯データにより発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５を点灯させる。発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５のそれぞれの間隔は、発光チップＣ１の他の発光サイリスタＬの間隔より狭いため、発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５を使用して形成される画像は、主走査方向に倍率が縮小したものとなる。つまり形成する画像を主走査方向で縮小する倍率補正をすることができる。また本実施の形態の場合、点灯データの削除は行なっていないため形成される画像に隙間が生じない。そのため形成される画像に例えば、白スジが入る等の画像の乱れを抑制することができる。

なお本実施の形態では、このような倍率補正は、発光チップＣ１と発光チップＣ２の境界部のみならず、他の箇所で行なうこともできる。つまり発光チップＣ３と発光チップＣ４の境界部、発光チップＣ５と発光チップＣ６の境界部、…、発光チップＣ５７と発光チップＣ５８の境界部、発光チップＣ５９と発光チップＣ６０の境界部においても行なうことができる。よって倍率補正を行ないたい箇所や倍率補正を行ないたい程度に応じて上記発光チップＣ間の境界部を選択し、主走査方向に倍率を縮小する倍率補正を行なうことができる。
また本実施の形態では、発光チップＣ２の発光サイリスタＬ１〜Ｌ３は使用せずに主走査方向に倍率を縮小する倍率補正を行なったが、これを使用してもよい。つまり、上述した例では、発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５を使用していたが、その代わりに発光チップＣ２の発光サイリスタＬ１〜Ｌ３を使用しても同様のことが実現できる。更に発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５および発光チップＣ２の発光サイリスタＬ１〜Ｌ３の双方を使用することで、一方を使用する場合に比較して２倍の倍率補正が可能となる。

図１３（ａ）〜（ｃ）は、本実施の形態の倍率補正の第２の例について説明した図である。
図１３（ａ）〜（ｃ）では、図８（ａ）〜（ｃ）で説明した場合と同様に、斜線の画像形成を行なう場合を例として挙げている。そして同様に倍率が主走査方向で縮小して変化したときに画像を主走査方向で拡大することで倍率補正する方法について説明している。ここで図１３（ｂ）では、倍率補正前の画像を概念的に図示しており、図８（ｂ）で図示したものと同様である。また図１３（ｃ）では、本実施の形態の倍率補正後の画像を概念的に図示している。そして図１３（ａ）では、図１３（ｂ）〜（ｃ）の画像を形成する発光サイリスタＬを対応して図示している。なお図１３（ａ）は、図９（ａ）における発光チップＣ２と発光チップＣ３の境界部を拡大した図である。

本実施の形態では、発光チップＣ２および発光チップＣ３の副走査方向に重複する箇所の発光サイリスタＬのうち発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５を使用し、発光チップＣ３の発光サイリスタＬ１〜Ｌ５を使用しない。つまりこれにより発光チップＣ３では、発光サイリスタＬ１〜Ｌ５は、点灯せず、点灯しうる発光サイリスタＬは、発光サイリスタＬ６以降のものとなる。これは、図８で説明した場合と比較すると、図８（ｃ）では、発光チップＣ２の発光サイリスタＬ１〜Ｌ３を使用していたが、これに対し、図１３においては、その代わりに発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５を使用すると見ることもできる。

図１４（ａ）〜（ｂ）は、発光チップＣ２と発光チップＣ３の境界部について発光サイリスタＬを点灯させる順序について説明した図である。ここで図１４（ａ）は、倍率補正を行なわない場合の発光サイリスタＬが点灯する順序を説明している。また図１４（ｂ）は、倍率補正を行なう場合の発光サイリスタＬが点灯する順序を説明している。そして図１４（ａ）〜（ｂ）において各発光サイリスタＬ内に記載した数字が点灯の順序である。
ここで図１４（ａ）と図１４（ｂ）とを比較すると、例えば、１０番目に点灯する発光サイリスタＬを見た場合、発光サイリスタＬの１つ分図中右側にずれていることがわかる。つまり主走査方向に倍率を拡大して発光サイリスタＬを点灯させることができる。

このように発光サイリスタＬを点灯させる制御を行なうことで、図１３（ｃ）のような画像が形成できる。つまり前述の図８（ｃ）では、１つの点灯データを追加すると、本来３つの点灯データにより斜線が描かれるべきところに２つの点灯データにより斜線を描くために形成される画像として重複するドットを描画する箇所が生じる。対して本実施の形態では、点灯データの追加は行なわず、その点灯データにより発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５を点灯させる。発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５のそれぞれの間隔は、発光チップＣ１の他の発光サイリスタＬの間隔より広いため、発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５を使用して形成される画像は、主走査方向に倍率が拡大したものとなる。つまり形成する画像を主走査方向で拡大する倍率補正をすることができる。また本実施の形態の場合、点灯データの追加は行なっていないため形成される画像に重複箇所を生じさせる必要はない。そのため形成される画像に例えば、黒スジが入る等の画像の乱れを抑制することができる。

なお本実施の形態では、このような倍率補正は、発光チップＣ２と発光チップＣ３の境界部のみならず、他の箇所で行なうこともできる。つまり発光チップＣ４と発光チップＣ５の境界部、発光チップＣ６と発光チップＣ７の境界部、…、発光チップＣ５６と発光チップＣ５７の境界部、発光チップＣ５８と発光チップＣ５９の境界部においても行なうことができる。よって倍率補正を行ないたい箇所や倍率補正を行ないたい程度に応じて上記発光チップＣ間の境界部を選択し、主走査方向に倍率を拡大する倍率補正を行なうことができる。
また本実施の形態では、発光チップＣ３の発光サイリスタＬ１〜Ｌ２は使用せずに主走査方向に倍率を拡大する倍率補正を行なったが、これを使用してもよい。つまり、上述した例では、発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５を使用していたが、その代わりに発光チップＣ３の発光サイリスタＬ１〜Ｌ２を使用しても同様のことが実現できる。更に発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５および発光チップＣ３の発光サイリスタＬ１〜Ｌ２の双方を使用することで、一方を使用する場合に比較して２倍の倍率補正が可能となる。

以上のような配列で発光サイリスタＬが配された発光チップＣを使用することで、発光チップＣの取り付け精度、各発光チップＣにおける発光サイリスタＬの形成精度、およびロッドレンズアレイ６４（図２参照）の焦点位置のばらつきの程度に対する要求は、より低くなる。つまり発光素子ヘッド１４（図２参照）を製造後に検査を行ない、その結果により、上述した倍率補正を行なうことで、主走査方向の倍率のばらつきの少ない発光素子ヘッド１４を製造することができる。そのため発光チップＣや発光素子ヘッド１４の製造歩留まりをより高くすることができる。
更に、温度変化に起因する主走査方向における倍率の変化に対しても、例えば、発光素子ヘッド１４等の機内温度に対応して、上述した倍率補正を行なうことで、主走査方向における倍率の変化がより少ない発光素子ヘッド１４を提供することができる。

次に、図１５に示すタイミングチャートを参照しながら、露光動作における発光チップＣの動作を詳細に説明する。なお、図１５では、図１１（ａ）〜（ｃ）および図１２（ａ）〜（ｂ）で説明したような画像を主走査方向で縮小することで倍率補正するときの発光サイリスタＬを点灯させるためのタイミングチャートの例を示している。そして説明の便宜上、それぞれの発光サイリスタＬを主走査方向で順に点灯させる場合について説明を行なう。また発光サイリスタＬの点灯パターンは、図１２（ｂ）で説明した場合と同様であるとする。
図中発光チップＣ１〜Ｃ２の発光信号φＩとして発光信号φＩ１〜φＩ２を図示している。なお説明をわかりやすくするため発光信号φＩ１〜φＩ２については並行して図示しているが、それぞれの発光信号φＩ１〜φＩ２について、このように互いに時間的に同時性を有して信号が送られるとは限らない。

ここで初期状態においては、スタート転送信号φＳがローレベル（Ｌ）に、第１転送信号φ１がハイレベル（Ｈ）に、第２転送信号φ２がローレベルに、そして発光信号φＩ（φＩ１〜φＩ２）がハイレベルに、それぞれ設定されているものとする。

動作の開始に伴い、信号発生回路１００から入力されるスタート転送信号φＳが、ローレベルからハイレベルに変更される。これにより、発光チップＣの転送サイリスタＳ１のゲート端子Ｇ１にハイレベルのスタート転送信号φＳが供給される。このとき、ダイオードＤ１〜Ｄ６４を介して、他の転送サイリスタＳ２〜Ｓ６５のゲート端子Ｇ２〜Ｇ６５にもスタート転送信号φＳが供給される。ただし、各ダイオードＤ１〜Ｄ６４でそれぞれ電圧降下が生じるため、転送サイリスタＳ１のゲート端子Ｇ１にかかる電圧が最も高くなる。

そして、スタート転送信号φＳがハイレベルとなっている状態で、信号発生回路１００から入力される第１転送信号φ１が、ハイレベルからローレベルに変更される。また、第１転送信号φ１がローレベルに変更されてから第１の期間ｔａが経過した後、第２転送信号φ２が、ローレベルからハイレベルに変更される。

このように、スタート転送信号φＳがハイレベルとなっている状態において、ローレベルの第１転送信号φ１が供給されると、発光チップＣでは、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ６５のうち、ゲート電圧が最も高く、閾値以上となる転送サイリスタＳ１がターンオンする。また、このとき、第２転送信号φ２はハイレベルとなっているので、偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ６４のカソード電圧は高いままとなり、ターンオフの状態が維持される。このとき、発光チップＣでは、奇数番目の転送サイリスタＳ１のみがターンオンした状態になる。これに伴い、奇数番目の転送サイリスタＳ１とゲート同士が接続された発光サイリスタＬ１がターンオンし、発光可能な状態におかれる。

転送サイリスタＳ１がターンオンしている状態において、第２転送信号φ２がハイレベルに変更されてから第２の期間ｔｂが経過した後、第２転送信号φ２がハイレベルからローレベルに変更される。すると、ローレベルの第２転送信号φ２が供給される偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ６４のうち、ゲート電圧が最も高く、閾値以上となる転送サイリスタＳ２がターンオンする。このとき、発光チップＣでは、奇数番目の転送サイリスタＳ１とこれに隣接する偶数番目の転送サイリスタＳ２とが、共にターンオンした状態になる。これに伴い、既にターンオンしている発光サイリスタＬ１に加えて、偶数番目の転送サイリスタＳ２とゲート同士が接続された発光サイリスタＬ２がターンオンし、共に発光可能な状態におかれる。

転送サイリスタＳ１および転送サイリスタＳ２が共にターンオンしている状態において、第２転送信号φ２がローレベルに変更されてから第３の期間ｔｃが経過した後、第１転送信号φ１がローレベルからハイレベルに変更される。これに伴い、奇数番目の転送サイリスタＳ１はターンオフし、偶数番目の転送サイリスタＳ２のみがターンオンした状態になる。これに伴い、奇数番目の発光サイリスタＬ１はターンオフして発光不能な状態におかれ、偶数番目の発光サイリスタＬ２のみがターンオンを維持して発光可能な状態におかれる。なお、この例では、第１転送信号φ１がハイレベルに変更されるのに合わせて、スタート転送信号φＳがハイレベルからローレベルに変更されている。

転送サイリスタＳ２がターンオンしている状態において、第１転送信号φ１がハイレベルに変更されてから第４の期間ｔｄが経過した後、第１転送信号φ１がハイレベルからローレベルに変更される。これに伴い、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ６５のうち、ゲート電圧が最も高い転送サイリスタＳ３がターンオンする。このとき、発光チップＣでは、偶数番目の転送サイリスタＳ２とこれに隣接する奇数番目の転送サイリスタＳ３とが、共にターンオンした状態になる。これに伴い、既にターンオンしている発光サイリスタＬ２に加えて、奇数番目の転送サイリスタＳ３とゲート同士が接続された発光サイリスタＬ３がターンオンし、共に発光可能な状態におかれる。

転送サイリスタＳ２および転送サイリスタＳ３が共にターンオンしている状態において、第１転送信号φ１がローレベルに変更されてから第５の期間ｔｅが経過した後、第２転送信号φ２がローレベルからハイレベルに変更される。これに伴い、偶数番目の転送サイリスタＳ２はターンオフし、奇数番目の転送サイリスタＳ３のみがターンオンした状態になる。これに伴い、偶数番目の発光サイリスタＬ２はターンオフして発光不能な状態におかれ、奇数番目の発光サイリスタＬ３のみがターンオンを維持して発光可能な状態におかれる。

このように、発光チップＣでは、第１転送信号φ１および第２転送信号φ２が共にローレベルに設定される重なり期間を設けつつ、交互にハイレベル、ローレベルが切り換えられることにより、転送サイリスタＳ１〜Ｓ６５が番号順に順次ターンオンする。また、これに伴い、発光サイリスタＬ１〜Ｌ６５も番号順に順次ターンオンする。このとき、第２の期間ｔｂでは、奇数番目の転送サイリスタ（例えば転送サイリスタＳ１）のみがターンオンし、第３の期間ｔｃでは、奇数番目の転送サイリスタおよび次段に設けられた偶数番目の転送サイリスタ（例えば転送サイリスタＳ１および転送サイリスタＳ２）がターンオンし、第４の期間ｔｄでは、偶数番目の転送サイリスタ（例えば転送サイリスタＳ２）のみがターンオンし、第５の期間ｔｅでは、偶数番目の転送サイリスタおよび次段に設けられた奇数番目の転送サイリスタ（例えば転送サイリスタＳ２および転送サイリスタＳ３）がターンオンし、その後、再び第２の期間ｔｂにおいて奇数番目の転送サイリスタ（例えば転送サイリスタＳ３）のみがターンオンする、という過程を繰り返すことになる。

一方、発光信号φＩ１〜φＩ２は、基本的に、奇数番目の転送サイリスタが単独でターンオンする第２の期間ｔｂおよび偶数番目の転送サイリスタが単独でターンオンする第４の期間ｔｄにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。

ただし、発光信号φＩ１においては、左端の２個の転送サイリスタＳ１〜Ｓ２がターンオンする期間については、このような変更は行われない。これにより発光チップＣ１では、発光サイリスタＬ３、Ｌ４、…、Ｌ６４、Ｌ６５が、１個ずつ順番に発光する。つまり本実施の形態では、画像を主走査方向で拡大することで倍率補正するための発光サイリスタＬ１〜Ｌ２は使用しないため、この２個の発光サイリスタＬ１〜Ｌ２を点灯させない制御を行なう。一方、画像を主走査方向で縮小することで倍率補正するための発光サイリスタＬ６３〜Ｌ６５は使用するため、これについては点灯させる。

また発光信号φＩ２においては、左端の２個の転送サイリスタＳ１〜Ｓ５がターンオンする期間、および右端の２個の転送サイリスタＳ６４〜Ｓ６５がターンオンする期間については、このような変更は行われない。これにより発光チップＣ２では、発光サイリスタＬ６、Ｌ７、…、Ｌ６２、Ｌ６３が、１個ずつ順番に発光する。つまり本実施の形態では、画像を主走査方向で拡大することで倍率補正するための発光サイリスタＬ６４〜Ｌ６５は使用しないため、この２個の発光サイリスタＬ６４〜Ｌ６５を点灯させない制御を行なう。更に画像を主走査方向で縮小することで倍率補正するための発光サイリスタＬ１〜Ｌ３についても本実施の形態では使用せず、発光サイリスタＬ４〜Ｌ５についても使用しないため、この５個の発光サイリスタＬ１〜Ｌ５を点灯させない制御を行なう。

＜配線部およびダイオード部の説明＞
ここで図１６は、発光チップＣの発光サイリスタＬ周辺における従来の配線部の一部を拡大した図である。
図１６に示す発光チップＣは、発光サイリスタＬ１〜Ｌ６５が配列しているが、そのうち発光サイリスタＬ６０〜Ｌ６５の周辺について図示している。そしてここでは、発光サイリスタＬ６３〜Ｌ６５の間隔は、発光サイリスタＬ６０〜Ｌ６２の間隔より狭くなっている。また発光サイリスタＬ６０〜Ｌ６５に沿って、発光信号φＩを供給する発光信号ライン１０６が配されている。そして発光信号ライン１０６からは、発光サイリスタＬ６０〜Ｌ６５に発光信号φＩを供給するために、発光サイリスタＬ６０〜Ｌ６５上に副走査方向に分岐して配される第１の分岐線１０６ａが配されている。また発光サイリスタＬ６０〜Ｌ６５の中央部には、発光サイリスタＬ６０〜Ｌ６５のカソード電極１２０が設けられており、第１の分岐線１０６ａと接続している。即ちこの構成により図６の発光サイリスタＬ６０〜Ｌ６５のカソード端子と発光信号ライン１０６の接続が実現される。またこの構成を採ることで、第１の分岐線１０６ａは、その一部が、発光サイリスタＬ６０〜Ｌ６５上を覆って延びることになる。そのため第１の分岐線１０６ａにより発光サイリスタＬ６０〜Ｌ６５が遮蔽され、発光サイリスタＬ６０〜Ｌ６５の発光面積が減少する。

ここで上述した通り、発光サイリスタＬ６３〜Ｌ６５は、発光サイリスタＬ６０〜Ｌ６２の間隔（ピッチＰ１）より狭い間隔（ピッチＰ２）で配される。本実施の形態では、Ｐ１：Ｐ２＝３：２である。また第１の分岐線１０６ａの線幅は、信頼性向上の観点から他の発光サイリスタを含む発光サイリスタＬ１〜Ｌ６５についてほぼ同一の幅とすることが好ましい。そのため図１６で示すように発光サイリスタＬ６３〜Ｌ６５上における第１の分岐線１０６ａの占める面積の比率は、発光サイリスタＬ６０〜Ｌ６２に対して大きなものとなる。

ここで図１６に示すように発光サイリスタＬ６０〜Ｌ６２間の幅をａ、発光サイリスタＬ６０〜Ｌ６２の幅をｂ、発光サイリスタＬ６３〜Ｌ６５の幅をｃとすると、これらとＰ１およびＰ２の間の関係は、Ｐ１＝ａ＋ｂ、およびＰ２＝ａ＋ｃである。また本実施の形態では、Ｐ１：Ｐ２＝３：２であるのでＰ２＝２／３Ｐ１となるが、一般的にはＰ２＝ｒＰ１（０＜ｒ＜１）（ｒ：ピッチ比）となる。よってこれらの式からＰ１およびＰ２を消去すると、ｃ＝ｒｂ−（１−ｒ）ａとなる。
そして発光サイリスタＬ６３〜Ｌ６５の幅ｃの値として、例えば、ａ＝４．６μｍ、ｂ＝１６．６μｍ、ｒ＝２／３を採る場合は、ｃ＝９．５μｍとなる。つまり発光サイリスタＬ６３〜Ｌ６５の占める面積は、発光サイリスタＬ６０〜Ｌ６２に対し６割以下の割合である。

また上述のように発光サイリスタＬ６３〜Ｌ６５上における第１の分岐線１０６ａの占める面積の比率は、発光サイリスタＬ６０〜Ｌ６２に対して大きなものとなるので、光が発する発光面積の割合としては、これより更に小さくなる。

図１７（ａ）は、発光サイリスタＬ６０〜Ｌ６２の幅ｂを１６．６μｍとしたときに発光サイリスタＬ６３〜Ｌ６５の幅ｃを変化させたときの各発光サイリスタＬ６３〜Ｌ６５からの光量の変化を示した図である。更に図１７（ｂ）は、ピッチ比ｒを変化させたときの各発光サイリスタＬ６３〜Ｌ６５の光量の変化を示した図である。何れの図も縦軸は、各発光サイリスタＬ６０〜Ｌ６２の光量を１としたときの各発光サイリスタＬ６３〜Ｌ６５の光量を示している。
特に図１７（ｂ）からわかるようにピッチ比ｒが小さくなると各発光サイリスタＬ６３〜Ｌ６５の光量はｒより小さくなる。しかしながら画像形成の観点から各発光サイリスタＬ６３〜Ｌ６５の光量としては、発光サイリスタＬ６０〜Ｌ６２の光量の約ｒ倍であることが好ましい。例えば図１６の場合では、約２／３であることが好ましい。

ここで図１８は、発光チップＣの発光サイリスタＬ周辺における従来の配線部の一部を拡大した図である。また図１９は、図１８のＸＩＸ―ＸＩＸ断面図である。ここでは図１６に対し、更に広い範囲の配線について説明している。
上述の通り、本実施の形態では発光サイリスタＬ６０〜Ｌ６５は、自己走査型発光素子アレイであり、図１９に示すようにｐｎｐｎ構造を有する。つまり発光サイリスタＬは、第１導電型の第１層と、第２導電型の第２層と、第１導電型の第３層と、第２導電型の第４層とが順に積層するサイリスタ構造をなす。ここで第１導電型は、ｐ型に対応し、第２導電型は、ｎ型に対応する。

そして図１８に示すように、発光サイリスタＬの第３層は、発光サイリスタＬの第４層より副走査方向に延伸した延伸部１２１を有する。また延伸部１２１には、発光サイリスタＬ６０〜Ｌ６５の第４層と同様の第２導電型であるｎ型の半導体層が接続し、これによりダイオード部の一例としてのダイオードＤ６０〜Ｄ６４が形成されている。
更に図１６で説明した発光信号ライン１０６の他に、図１８に示すように、発光サイリスタＬ６０〜Ｌ６５に沿って、発光サイリスタＬに電力を供給するための電力供給線としての電源ライン１０１が配される。そして電源ライン１０１、延伸部１２１、および隣接する延伸部１２１に接続するダイオードＤ６０〜Ｄ６４のカソード電極を順に接続する接続線１２２が配されている。なお延伸部１２１では、ゲート電極１２３を設けて接続線１２２との接続を行なう。即ち接続線１２２により、図６の電源ライン１０１、発光サイリスタＬ６０〜Ｌ６５のゲート端子、およびダイオードＤ６０〜Ｄ６４のカソード端子との接続が実現される。

ここで発光サイリスタＬ６３〜Ｌ６５において、延伸部１２１に接続されるゲート電極１２３とダイオードＤ６０〜Ｄ６４のレイアウトが問題となる。つまり発光サイリスタＬ６３〜Ｌ６５の幅は、発光サイリスタＬ６０〜Ｌ６２の幅より狭いため、そのためゲート電極１２３とダイオードＤ６０〜Ｄ６４を配置することが困難になる場合がある。

図１６〜図１９で説明した問題を解決するため、本実施の形態では、以下の形態の発光チップＣを使用する。
図２０は、本実施の形態で使用する発光チップＣの一方の端部について説明した図である。
図２０に示す発光チップＣは、発光サイリスタＬ１〜Ｌ６５が配列するが、そのうち発光サイリスタＬ５６〜Ｌ６５の周辺について図示している。そしてここでは、発光サイリスタＬ６３〜Ｌ６５の間隔は、発光サイリスタＬ５６〜Ｌ６２の間隔より狭くなっている。また発光サイリスタＬ５６〜Ｌ６５に沿って、発光信号φＩを供給する発光信号ライン１０６が配されている。発光信号ライン１０６は、ボンディングパッド７２ｄと接続し、ボンディングパッド７２ｄを介して発光信号φＩを発光サイリスタＬ５６〜Ｌ６５に供給する。更に発光信号ライン１０６からは、発光サイリスタＬ５６〜Ｌ６２に発光信号φＩを供給するために、発光サイリスタＬ５６〜Ｌ６２上に副走査方向に分岐して配される第１の分岐線１０６ａが配されている。更に本実施の形態では、発光サイリスタＬ６３〜Ｌ６５に信号を供給するために、発光サイリスタＬ６３〜Ｌ６５を相互に接続しつつ発光サイリスタＬ６３〜Ｌ６５上に主走査方向に配される第２の分岐線１０６ｂが配されている。

このような構成の発光チップＣを使用することで、図１６で説明を行なった第１の分岐線１０６ａを発光サイリスタＬ６３〜Ｌ６５上に設ける場合に対し、発光信号ライン１０６が発光サイリスタＬ６３〜Ｌ６５を遮蔽する面積を少なくしやすくなる。そのため発光サイリスタＬ６３〜Ｌ６５から発する光量も大きくなり、図１７で説明したような発光サイリスタＬ６３〜Ｌ６５の光量を発光サイリスタＬ６０〜Ｌ６２の光量の約ｒ倍とする調整がしやすくなる。

なお本実施の形態では、発光サイリスタＬ６０〜Ｌ６２間の幅ａを４．７μｍ、発光サイリスタＬ６０〜Ｌ６２の幅ｂを１６．５μｍ、発光サイリスタＬ６３〜Ｌ６５の幅ｃを９．５μｍとすることができる。また第２の分岐線１０６ｂの線幅は、信頼性向上の観点から第１の分岐線１０６ａの線幅と、ほぼ同一の幅とすることが好ましい。本実施の形態では、この第１の分岐線１０６ａおよび第２の分岐線１０６ｂの線幅を５μｍとすることができる。

また図２０に示す発光チップＣは、図１８で説明したのと同様に発光サイリスタＬの第３層は、発光サイリスタＬの第４層より副走査方向に延伸した延伸部１２１を有する。更にダイオードＤ５６〜Ｄ６４および電源ライン１０１が配され、そして電源ライン１０１、延伸部１２１、および隣接する発光サイリスタＬのダイオードＤ５６〜Ｄ６４のカソード電極１２０を順に接続する接続線１２２が配されている。なお電源ライン１０１は、ボンディングパッド７２ｃと接続し、ボンディングパッド７２ｃを介して電力が供給される。
ここで本実施の形態では、発光サイリスタＬ６３〜Ｌ６５の第３層は、第４層と接触する箇所では主走査方向において第４層の幅であり、ダイオードＤ６３〜Ｄ６４が接続される箇所では主走査方向において発光サイリスタＬ５６〜Ｌ６２の第３層のダイオードＤ５６〜Ｄ６２が接続される箇所の幅となっている。本実施の形態では、発光サイリスタＬ６３〜Ｌ６５の第３層は、第４層と接触する箇所よりダイオードＤ６３〜Ｄ６４が接続される箇所の方が主走査方向に広くなっている。

発光サイリスタＬの第３層の形状がこのような形状を採ることで、発光サイリスタＬの幅に関係なく、ダイオードＤ５６〜Ｄ６４が配される箇所においては、その幅を共通とすることができる。そのためゲート電極１２３とダイオードＤ６３〜Ｄ６４を配置するのに困難が生じにくい。更にこの幅が変化すると発光サイリスタＬのしきい電圧値や保持電流値などの特性値が変化しやすくなるが、これについて別途考慮する必要性が少なくなる。

また図２１は、本実施の形態で使用する発光チップＣの他方の端部について説明した図である。
図２１に示す発光チップＣは、発光サイリスタＬ１〜Ｌ９の周辺について図示している。そしてここでは、発光サイリスタＬ１〜Ｌ２の間隔は、発光サイリスタＬ３〜Ｌ９の間隔より広くなっている。また発光サイリスタＬ１〜Ｌ９に沿って、発光信号φＩを供給する発光信号ライン１０６が配されている。発光信号ライン１０６は、ボンディングパッド７２ａと接続し、ボンディングパッド７２ａを介して発光信号φＩを発光サイリスタＬ１〜Ｌ９に供給する。更に発光信号ライン１０６からは、発光サイリスタＬ１〜Ｌ９に発光信号φＩを供給するために、発光サイリスタＬ１〜Ｌ９上に副走査方向に分岐して配される第１の分岐線１０６ａが配されている。一方本実施の形態では、上述した第２の分岐線１０６ｂは配されない。つまり発光サイリスタＬ１〜Ｌ２の間隔は、発光サイリスタＬ３〜Ｌ９の間隔より広いため、上述したような第１の分岐線１０６ａによる遮蔽により発光サイリスタＬ１〜Ｌ２の光量が小さくなりすぎるという現象は生じない。逆に発光サイリスタＬ１〜Ｌ２の光量が大きくなりすぎるという問題が生じうるが、これについては、発光サイリスタＬ１〜Ｌ２の発光面積を小さくする等により容易に調整が可能である。

一方本実施の形態でも、ダイオードＤ１〜Ｄ９および電源ライン１０１が配され、そして電源ライン１０１、延伸部１２１、および隣接する発光サイリスタＬのダイオードＤ１〜Ｄ９のカソード電極１２０を順に接続する接続線１２２が配されている。なお電源ライン１０１は、ボンディングパッド７２ｂと接続し、ボンディングパッド７２ｂを介して電力が供給される。そして本実施の形態でも発光サイリスタＬ１〜Ｌ２の第３層は、第４層と接触する箇所では主走査方向において第４層の幅であり、ダイオードＤ１〜Ｄ２が接続される箇所では主走査方向において発光サイリスタＬ３〜Ｌ９の第３層のダイオードＤ３〜Ｄ９が接続される箇所の幅となっている。つまり発光サイリスタＬ１〜Ｌ２の第３層は、第４層と接触する箇所よりダイオードＤ１〜Ｄ２が接続される箇所の方が主走査方向に狭くなっている。つまりこの幅を変化させると上述したように発光サイリスタＬのしきい電圧値や保持電流値などの特性値が変化しやすくなるため、同様の幅としている。

なお発光サイリスタＬの第３層の形状としては、発光チップＣの作製の容易性の観点から長方形から複数の多角形を抜いた形状とすることが好ましい。本実施の形態では、発光サイリスタＬの第３層の形状は、長方形から２個の台形を抜いた形状となっている。

図２２は、発光サイリスタＬの第３層の形状の他の例を説明した図である。
図２２では、図２０に対し主走査方向の幅の狭い発光サイリスタＬ６３〜Ｌ６５の第３層の形状が異なっている。なお図中この形状をわかりやすくするため発光信号ライン１０６および第２の分岐線１０６ｂを点線で示している。本実施の形態の発光サイリスタＬ６３〜Ｌ６５の第３層の形状は、長方形から１個または２個の長方形を抜いた形状となっている。

なお上述した例では、下からｐ型、ｎ型、ｐ型、ｎ型の順で半導体が積層したｐｎｐｎ構造を有する発光サイリスタＬについて説明を行なったがこれに限られるものではなく、下からｎ型、ｐ型、ｎ型、ｐ型の順で半導体が積層したｎｐｎｐ構造を有する発光サイリスタＬについても適用が可能である。
また上述した例では、第２の発光素子群は、第１の発光素子群の主走査方向両端部に配されていたが、これに限られるものではなく、第１の発光素子群中にあってもよい。

１…画像形成装置、１２…感光体ドラム、１４…発光素子ヘッド、２３…転写ロール、２４…定着器、６４…ロッドレンズアレイ、８１…発光素子アレイ、１００…信号発生回路、１０１…電源ライン、１０６…発光信号ライン、１２１…延伸部、１２２…接続線、Ｃ１〜Ｃ６０…発光チップ、Ｓ１，Ｓ２，Ｓ３，…，Ｓ６５…転送サイリスタ、Ｌ１，Ｌ２，Ｌ３，…，Ｌ６５…発光サイリスタ、Ｄ１，Ｄ２，Ｄ３，…，Ｄ６４…ダイオード

Claims (7)

1. 主走査方向に列状に配され、予め定められた第１の間隔にて配される第１の発光素子群と少なくとも一部が前記第１の間隔より狭い第２の間隔で配される第２の発光素子群とからなる複数の発光素子と、
   前記複数の発光素子の各々の発光素子に当該発光素子を駆動する信号を供給する配線部と、
   を備え、
   前記配線部は、
   前記第１の発光素子群の発光素子に信号を供給するために、当該発光素子上に副走査方向に分岐して配される第１の分岐線と、
   前記第２の発光素子群の発光素子に信号を供給するために、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第２の分岐線と、
   を備えることを特徴とする発光素子アレイチップ。
2. 前記第１の発光素子群の発光素子は、連続して配され、
   前記第２の発光素子群の発光素子は、前記第１の発光素子群の発光素子の少なくとも一方の端部に配されることを特徴とする請求項１に記載の発光素子アレイチップ。
3. 前記第２の発光素子群の発光素子は、前記第１の間隔より広い第３の間隔で配されるものを含むことを特徴とする請求項１または２に記載の発光素子アレイチップ。
4. 前記発光素子は、第１導電型の第１層と、第２導電型の第２層と、第１導電型の第３層と、第２導電型の第４層とが順に積層するサイリスタ構造をなし、
   前記発光素子の第３層は、当該発光素子の第４層より副走査方向に延伸した延伸部を有するとともに、当該延伸部に第２導電型のダイオード部が接続し、
   前記配線部は、
   前記発光素子に電力を供給するための電力供給線と、
   前記電力供給線、前記延伸部、および隣接する延伸部に接続するダイオード部のカソード電極を順に接続する接続線と、
   を更に備え、
   前記第２の発光素子群の発光素子の第３層は、第４層と接触する箇所では主走査方向において当該第４層の幅であり、前記ダイオード部が接続される箇所では主走査方向において前記第１の発光素子群の発光素子の第３層の前記ダイオード部が接続される箇所の幅であることを特徴とする請求項１乃至３の何れか１項に記載の発光素子アレイチップ。
5. 主走査方向に列状に配される発光素子からなる第１の発光素子列と、
   主走査方向に列状に配される発光素子からなり、前記第１の発光素子列と少なくとも一部が副走査方向に重複して配される第２の発光素子列と、
   前記発光素子に当該発光素子を駆動する信号を供給する配線部と、
   前記発光素子の光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、
   を備え、
   前記第１の発光素子列の発光素子の間隔と前記第２の発光素子列の発光素子の間隔とは、当該第１の発光素子列と当該第２の発光素子列とが重複する箇所において異なり、
   前記配線部は、前記発光素子に信号を供給するために当該発光素子上に副走査方向に分岐して配される第１の分岐線と、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第２の分岐線とを備えることを特徴とする発光素子ヘッド。
6. 前記発光素子の発光を制御する制御部を更に備え、
   前記制御部は、前記第１の発光素子列と前記第２の発光素子列とが重複する箇所の前記発光素子については、当該第１の発光素子列または当該第２の発光素子列の一方に属するものを選択して発光させる制御を行なうことを特徴とする請求項５に記載の発光素子ヘッド。
7. トナー像を形成させるトナー像形成手段と、
   前記トナー像を記録媒体に転写する転写手段と、
   前記トナー像を記録媒体に定着する定着手段と、を有し、
   前記トナー像形成手段は、
   主走査方向に列状に配される発光素子からなる第１の発光素子列と、
   主走査方向に列状に配される発光素子からなり、前記第１の発光素子列と少なくとも一部が副走査方向に重複して配される第２の発光素子列と、
   前記発光素子に当該発光素子を駆動する信号を供給する配線部と、
   前記発光素子の光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、
   を備える発光素子ヘッドを備え、
   前記第１の発光素子列の発光素子の間隔と前記第２の発光素子列の発光素子の間隔とは、当該第１の発光素子列と当該第２の発光素子列とが重複する箇所において異なり、
   前記配線部は、前記発光素子に信号を供給するために当該発光素子上に副走査方向に分岐して配される第１の分岐線と、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第２の分岐線とを備えることを特徴とする画像形成装置。

Images