JP4697524B2 - アクティブマトリクス型液晶表示装置 - Google Patents

Description

本発明は、アクティブマトリクス型液晶表示装置に関し、特に半導体スイッチング素子として薄膜トランジスタ（Thin Film Transistor.以下「ＴＦＴ」という。）を使用したアクティブマトリクス型液晶表示装置において、静電気によるＴＦＴの破壊防止手段を設けたアクティブマトリクス型液晶表示装置に関する。

一般に液晶表示装置には薄型軽量、低消費電力という特徴があり、特に、薄膜トランジスタ方式のアクティブマトリクス型液晶表示装置は携帯電話機、携帯端末から大型テレビに至るまで幅広く利用されている。

まず、従来のアクティブマトリクス型液晶表示装置の一般的な構成を、数画素部分の平面図である図４、その数画素分の模式的な等価回路図である図５及び図４のＺ−Ｚ断面図である図６を参照して簡単に説明する。従来の液晶表示装置１０Ａは、第１の透光性基板１１上にマトリクス状に設けられた走査線Ｘ１、Ｘ２・・・Ｘｎと信号線Ｙ１、Ｙ２・・・Ｙｍで囲まれた領域毎に画素電極１２が設けられており、この画素電極１２は図５においては等価的に液晶容量Ｃ_ＬＣで表わされている。通常液晶容量Ｃ_ＬＣには補助容量電極１３により形成された補助容量Ｃｓが並列に接続されている。液晶容量Ｃ_ＬＣの一端は駆動用のスイッチングトランジスタ１４に接続されているとともに、他端は第２の透光性基板１５にカラーフィルタ層ＣＦを介して設けられた共通電極１６に接続されて所定のコモン電位Ｖcが印加されている。

スイッチングトランジスタ１４は絶縁ゲート電界効果型の薄膜トランジスタＴＦＴ（Thin Film Transistor）からなり、そのソース電極Ｓは信号線Ｙ１、Ｙ２・・・Ｙｍに接続されて画像信号Ｖsの供給を受け、また、ドレイン電極Ｄは液晶容量Ｃ_ＬＣの一端、すなわち画素電極１２に接続されている。さらに、スイッチングトランジスタ１４のゲート電極Ｇは走査線Ｘ１、Ｘ２・・・Ｘｎに接続されて所定の電圧を有するゲートパルスＶgが印加されるようになされている。

また、画素電極１２及び共通電極１６の表面にはそれぞれ配向膜（図示せず）が設けられているとともに、第１の透光性基板１１と第２の透光性基板１５との間には液晶１７が封入されている。なお、符号１８及び１９はそれぞれＳｉＯ_２もしくはＳｉＮからなる絶縁膜を示し、符号２０はａ−Ｓｉ層を示す。そして複数本の走査線Ｘ１、Ｘ２・・・Ｘｎ及び信号線Ｙ１、Ｙ２・・・Ｙｍは、基板の額縁部（基板の周縁部）の２方向ないしは１方向に引き出され、それぞれの終端部に走査線用入力端子２１及び信号線用入力端子２２が設けられている。

このような構成のアクティブマトリクス型液晶表示装置は、携帯電話機用の小型のものから対角４０インチ（約１０２ｃｍ）ないし５０インチ（約１２７ｃｍ）サイズ程度の大型のものまで製造されるようになってきている。しかしながら、液晶表示装置は、製造工程において表示領域内に静電気が浸入すると、液晶表示装置としてでき上がった段階で表示欠陥が生じる。特に中小型機種においては高精細化が進むにつれて今まで以上に静電気不良が発生しやすくなっている。静電気は、製造工程においても、パネルを搬送する際にも、他のものと接触するだけで発生してしまう。また、配向膜のラビング時には摩擦により最も静電気が発生しやすい。したがって、液晶表示装置の製造技術分野では、静電気による表示欠陥が生じないようにすることは特に急務である。

このような静電気による画素欠陥の発生を防止する技術も幾つか知られている。たとえば、下記特許文献１に開示されているアクティブマトリクス型液晶表示装置３０の発明は、図７に示すように、基板上にストライプ状のゲート信号線３１と、これと直交するストライプ状のソース信号線３２と、これらの交差部近傍に設けられたスイッチング素子ＴＦＴと、前記スイッチング素子ＴＦＴに接続され、マトリクス状に複数形成された画素電極とを有し、前記画素電極が、有効表示領域内に設けられ表示に寄与する表示用画素電極３３Ａと、非有効表示領域に設けられ表示に寄与しないダミー画素電極３３Ｂとからなっており、このダミー画素電極３３Ｂ駆動用のゲート信号線３４を有効表示領域のゲート信号線３１から分岐させることにより形成している。さらに、下記特許文献１には、有効表示領域を確実に保護するため、ダミー画素電極３３Ｂを複数列設けることも示唆されている。

すなわち、この液晶表示装置３０は、液晶表示装置の製造工程中に前記第１又は第２の信号線３１、３２を伝って静電気が侵入した場合、非有効表示領域に設けられたダミー画素電極３３Ｂに接続されたスイッチング素子が優先的に破壊されるので、有効表示領域内の表示用画素電極に接続されたスイッチング素子を保護することが可能となるというものである。

一方、下記特許文献２に開示されている液晶表示装置４０は、図８に示すように、互いに直交するように形成される走査線４１及び信号線４２と、上記走査線４１及び信号線４２の交差部に形成されるスイッチング素子ＴＦＴと、上記スイッチング素子ＴＦＴに接続され、上記走査線４１及び信号線４２から供給される信号により駆動制御される表示用画素電極４３Ａを有効表示領域に複数形成する一方、上記有効表示領域の周辺部に上記走査線４１及び信号線４２から切り離されたダミー画素電極４３Ｂを複数形成し、このダミー画素電極４３Ｂに対向するように追加補助容量電極４４を形成したものである。

すなわち、この液晶表示装置４０は、液晶表示装置の製造工程中に前記第１又は第２の信号線４１、４２を伝って静電気が侵入した場合、非有効表示領域に設けられたダミー画素電極４３Ｂにチャージされた状態となり、このチャージされた静電気は付加補助容量電極４４ないしは他の補助容量電極４５を介して放電するために、有効表示領域内の表示用画素電極４３Ａに接続されたスイッチング素子ＴＦＴを保護することが可能となるというものである。
特開平１０−２１３８１６号公報（特許請求の範囲、段落［００２９］〜［００３４］、［００３９］、［００４８］、図２） 特開平１１−０５２４２７号公報（特許請求の範囲、図１）

しかしながら、上記特許文献１に開示されている液晶表示装置３０では、ゲート信号線３１ないしはソース信号線３２に対して一つのダミー画素電極３３Ｂしか設けられていないため、一度静電気によりダミー画素電極３３Ｂのスイッチング素子ＴＦＴが破壊された場合には、そのダミー画素電極３３Ｂはその能力を失ってしまうため、再度静電気が浸入した場合には、表示領域の画素電極３３Ａのスイッチング素子ＴＦＴが破壊されてしまう虞がある。すなわち、液晶表示装置の製造時においては、配向膜のラビング時だけではなく、パネルの搬送時においても他のものと接触するだけで静電気が発生してしまうために、完成品が得られるまでに何度も静電気が浸入する可能性があるが、上記特許文献１に開示されている液晶表示装置３０はこのような多数回の静電気浸入に対処できない可能性がある。

なお、上位特許文献１には、有効表示領域を確実に保護するため、ダミー画素電極３３Ｂを複数列設けることも示唆されている（段落［００３９］参照）が、この場合、ダミー画素電極３３Ｂは有効表示領域の画素電極３３Ａと同じ大きさないしはそれよりも大きく（請求項３、段落［００４８］参照）しているため、非有効表示領域が大きくなってしまうという問題点が存在する。

また、上記特許文献２に開示されている液晶表示装置４０では、液晶表示装置の製造工程中に走査線４１、信号線４２を伝って静電気が侵入した場合、非有効表示領域に設けられたダミー画素電極４３Ｂにチャージされた状態となるが、ダミー画素電極４３Ｂは走査線４１、信号線４２とは切り離されているのでコンデンサとして機能するものであるから、この静電気が付加補助容量電極４４ないしは他の補助容量電極４５を介して放電する前に有効表示領域の画素電極４３Ａにまで浸入し、この有効表示領域内の画素電極４３Ａに接続されたスイッチング素子ＴＦＴが静電破壊を受ける可能性が存在する。

本願の発明者は、上述のような従来例の静電気による有効表示領域の画素電極に接続されているスイッチング素子の静電破壊を防止する技術の問題点を解決すべく種々検討を重ねた結果、外部から侵入した静電気を有効に放電させるには、非有効表示領域に設けるダミー画素として有効表示領域の画素電極に接続されているスイッチング素子ＴＦＴと同様の構成のみを設ければ、ダミー画素電極の面積が極めて小さくても、このダミー画素のスイッチング素子が優先的に静電破壊を起こすために静電気が有効表示領域にまで浸入する虞がなくなり、画素電極に接続されているスイッチング素子を有効に保護することができること、しかも、従来の有効表示領域の画素電極と同じ面積内に約１０倍もの数のダミー画素を設けることができるため、非有効表示領域の面積を増加させることなく、多数回の静電気浸入にも対処することができることを見出し、本発明を完成するに至ったのである。

すなわち、本発明は、非有効表示領域の面積を増加させることなく多数個のダミー画素電極を設け、端子側からの多数回の静電気浸入に対処できる液晶表示装置を提供することを目的とする。

本発明の上記目的は以下の構成により達成し得る。すなわち、本発明のアクティブマトリクス型液晶表示装置は、基板と、前記基板上に配置された複数の信号線と、前記基板上に配置された複数の走査線と、表示に寄与する有効表示領域と、前記有効表示領域周辺の表示に寄与しない非有効表示領域と、を備えたアクティブマトリクス型液晶表示装置において、前記信号線と前記走査線はマトリクス状に配置されており、前記有効表示領域においては、隣接する前記信号線及び隣接する前記走査線で囲まれた領域に一つのトランジスタが形成されており、前記非有効表示領域においては、隣接する前記信号線及び隣接する前記走査線で囲まれた領域に複数のトランジスタが形成されており、前記有効表示領域のトランジスタには表示用画素電極が接続され、前記非有効表示領域の複数のトランジスタには各々ダミー画素電極が接続され、前記ダミー画素電極の面積は、前記表示用画素電極の面積の１／２以下であることを特徴とする。

また、上記のアクティブマトリクス型液晶表示装置において、前記ダミー画素電極の面積は前記表示用画素電極の面積の１／２以下１／２０以上であることを特徴とする。

また、上記のアクティブマトリクス型液晶表示装置において、前記ダミー画素電極に接続されているスイッチングトランジスタは、それぞれソース電極が並列に前記信号線に接続され、ゲート電極が並列に走査線に接続されていることを特徴とする。

また、上記のアクティブマトリクス型液晶表示装置において、前記ダミー画素電極に接続されているスイッチングトランジスタは、前記表示用画素電極に接続されているスイッチングトランジスタのチャネル幅及びチャネル長よりも小さくなっていることを特徴とする。

本発明は上記の構成を備えることにより以下に述べるような優れた効果を奏する。すなわち、非有効表示領域に極めて小さなスイッチングトランジスタを有するダミー画素を複数個並列に設けたので、端子側から静電気が侵入してもそのダミー画素のスイッチングトランジスタが優先的に犠牲となってスパークし、静電気を逃がすことができるために、静電気が表示領域にまで達する虞が少なく、表示欠陥が少ない液晶表示装置が得られる。加えて、ダミー画素電極を複数個並列に設けてあるので、複数回の静電気侵入に対処することができるため、製造工程中に表示領域の表示用画素が静電破壊される虞が非常に少なくなる。

また、電気的にはダミー画素電極の一つは表示用画素電極一つ分にあたるから、ダミー画素電極一つの大きさが表示用画素電極の１／２以下１／２０以上であるため、面積的に見ると表示用画素の一つ分の面積にダミー画素を２個〜１５個を配置することができるため、非有効表示領域（額縁部）が広くなることがない。また、犠牲となるダミー画素が入力端子から多く連なっているので、端部から順番に静電気でスパークしても、表示領域に到達するまでの回数を稼げるため、有効表示領域にまで到達することを少なくすることができる。

なお、ダミー画素電極の面積が表示用画素電極の面積の１／２を超えると非有効表示領域を広くしないと並列に設けるダミー画素の数を増やすことができなくなるので好ましくはなく、また、１／２０未満であると１個あたりのダミー画素電極に流すことができる静電気量が少なくなるので却って好ましくない。より好ましいダミー画素電極の面積は表示用画素電極の面積の１／５以下１／１５以上である。

また、小さな面積に多くのダミー画素電極に接続されているスイッチングトランジスタを配置することができるため、ダミー画素の大きさを小さくできるので、非有効表示領域（額縁部）が広くなることがない。

さらに、ダミー画素に接続されているスイッチングトランジスタは前記表示用画素電極に接続されているスイッチングトランジスタよりも静電破壊され易いため、外部から静電気が侵入しても確実にダミー画素電極に接続されているスイッチングトランジスタが静電破壊されるので、静電気が有効表示領域に侵入する虞が少なくなる。

以下、本発明に係るアクティブマトリクス型液晶表示装置の実施例を図面を参照して詳細に説明する。ただし、以下に示す実施例は、本発明の技術思想を具体化するためのアクティブマトリクス型液晶表示装置としての半透過型液晶表示装置を例示するものであって、本発明をこの半透過型液晶表示装置に特定することを意図するものではなく、本発明は特許請求の範囲に示した技術思想を逸脱することなく種々の変更を行ったものにも均しく適用し得るものである。なお、図１は実施例に係る半透過型液晶表示装置の有効表示領域及び非有効表示領域近傍の拡大平面図であり、図２は図１のＡ領域の拡大平面図であり、図３は図２のＢ−Ｂ断面図である。なお、図１〜図３においては図４〜図６に示した従来例の液晶表示装置と同一の構成部分には同一の参照符号を付与して説明する。

実施例に係る半透過型液晶表示装置１０は、第１の透光性基板１１上にマトリクス状に設けられた走査線Ｘ１、Ｘ２・・・Ｘｎ、Ｘｎ＋１、Ｘｎ＋２と信号線Ｙ１、Ｙ２・・・Ｙｍが設けられている。このうち、走査線Ｘ１、Ｘ２・・・Ｘｎ及び信号線Ｙ１、Ｙ２・・・Ｙｍで囲まれた領域が有効表示領域であり、走査線Ｘｎ、Ｘｎ＋１、Ｘｎ＋２及び信号線Ｙ１、Ｙ２・・・Ｙｍで囲まれた領域が非有効表示領域となっている。

この有効表示領域においては、各走査線及び信号線で囲まれた領域毎に表示に寄与する画素電極１２及び反射電極２５からなる画素電極が設けられている。また、スイッチングトランジスタ１４はＴＦＴからなり、そのソース電極Ｓは信号線Ｙ１、Ｙ２・・・Ｙｍに接続され、ゲート電極Ｇは走査線Ｘ１、Ｘ２・・・Ｘｎに接続され、さらに、ドレイン電極Ｄは画素電極１２に接続されているとともにコンタクトホール（図示せず）を介して反射電極２５にも接続されている。また、ドレイン電極Ｄの下部には補助容量電極１３が設けられている。これらの半透過型液晶表示装置１０の動作原理は、既に周知のものであるので、その詳細な説明は省略する。

一方、実施例に係る半透過型液晶表示装置１０は、走査線Ｘｎ、Ｘｎ＋１、Ｘｎ＋２及び信号線Ｙ１、Ｙ２・・・Ｙｍで囲まれた非有効表示領域において、表示に寄与しないＴＦＴよりなるスイッチングトランジスタ２６及びダミー画素電極２７を有するダミー画素がそれぞれの信号線Ｙ１、Ｙ２・・・Ｙｍ毎に複数個設けられている。

このダミー画素のスイッチングトランジスタ２６のソース電極Ｓは、各信号線Ｙ１、Ｙ２・・・Ｙｍ毎に並列に接続され、ゲート電極Ｇは各走査線Ｘｎ＋１、Ｘｎ＋２毎に並列に接続され、更にドレイン電極Ｄは、図３に示すように、コンタクトホール２８を介して層間膜２９上に設けられたダミー画素電極２７に接続されている。そして、このダミー画素のスイッチングトランジスタ２６は、表示用画素電極に接続されているスイッチングトランジスタ１４のチャネル幅及びチャネル長よりも小さくなっており、それによって表示用画素電極に接続されているスイッチングトランジスタ１４よりも優先的に静電破壊されるようになっている。

ダミー画素電極２７の面積は、有効表示領域における１画素分の表示に寄与する電極の面積、すなわち画素電極１２の面積と反射電極２５の面積を合わせたものよりも小さくされている。このダミー画素電極２７の面積は、広すぎると非有効表示領域を広くしないと並列に設けるダミー画素の数を増やすことができなくなり、また、狭すぎると１個あたりのダミー画素に流すことができる静電気量が少なくなるため、有効表示領域における画素電極１２と反射電極２５とからなる表示用画素電極の面積の１／２以下１／２０以上とするとよい。より好ましいダミー画素電極２７の面積は、有効表示領域における表示用画素電極の面積の１／５以下１／１５以上である。なお、図１においては、ダミー画素電極２７のそれぞれの面積を有効表示領域における表示用画素電極の面積の１／１０とし、走査線ＸｎとＸｎ＋１の間及びＸｎ＋１及びＸｎ＋２の間にそれぞれ１０個づつ、計２０個設けたものを示してある。

このような構成のダミー画素を備えた本実施例に係る半透過型液晶表示装置１０においては、信号線用入力端子２２から静電気が浸入すると、信号線用入力端子２２にも最も近いダミー画素のスイッチングトランジスタ２６_１が静電破壊を起こすことにより静電気を放電する。その後、再度信号線用入力端子２２から静電気が浸入すると、最初に静電破壊を起こしたダミー画素のスイッチングトランジスタ２６_１の隣りのスイッチングトランジスタ２６_２が静電破壊することにより静電気を放電する。そのため、この半透過型液晶表示装置１０の製造工程時においては、有効表示領域のスイッチングトランジスタ１４が破壊されるような静電気浸入は２０回まで許容できることになるから、実質的に表示欠陥が生じることがない半透過型液晶表示装置１０が得られる。

なお、この実施例においては半透過型液晶表示装置を例にとり説明したが、本発明はこれに限らず透過型液晶表示装置に対しても、さらには反射型液晶表示装置に対しても適用することができる。

実施例に係る半透過型液晶表示装置の有効表示領域及び非有効表示領域近傍の拡大平面図である。 図１のＡ領域の拡大平面図である。 図２のＢ−Ｂ断面図である。 従来のアクティブマトリクス型液晶表示装置の数画素部分の構成を示す平面図である。 従来のアクティブマトリクス型液晶表示装置の数画素分の模式的な等価回路図である 図４のＺ−Ｚ断面図である。 従来のダミー画素電極を有するアクティブマトリクス型液晶表示装置の数画素分の平面図である。 従来の別のダミー画素電極を有するアクティブマトリクス型液晶表示装置の数画素分の平面図である。

符号の説明

１０ 半透過型液晶表示装置
１０Ａ 液晶表示装置
１１ 第１の透光性基板
１２ 画素電極
１３ 補助容量電極
１４ スイッチングトランジスタ
１５ 第２の透光性基板
１６ 共通電極
１７ 液晶
１８、１９ 絶縁膜
２０ ａ−Ｓｉ層
２１、２２ 入力端子
２５ 反射電極
２６ ダミー画素のスイッチングトランジスタ
２７ ダミー画素電極
２８ コンタクトホール
２９ 層間膜

Claims (4)

1. 基板と、
   前記基板上に配置された複数の信号線と、
   前記基板上に配置された複数の走査線と、
   表示に寄与する有効表示領域と、
   前記有効表示領域周辺の表示に寄与しない非有効表示領域と、を備えたアクティブマトリクス型液晶表示装置において、
   前記信号線と前記走査線はマトリクス状に配置されており、
   前記有効表示領域においては、隣接する前記信号線及び隣接する前記走査線で囲まれた領域に一つのトランジスタが形成されており、
   前記非有効表示領域においては、隣接する前記信号線及び隣接する前記走査線で囲まれた領域に複数のトランジスタが形成されており、
   前記有効表示領域のトランジスタには表示用画素電極が接続され、
   前記非有効表示領域の複数のトランジスタには各々ダミー画素電極が接続され、
   前記ダミー画素電極の面積は、前記表示用画素電極の面積の１／２以下であることを特徴とするアクティブマトリクス型液晶表示装置。
2. 前記ダミー画素電極の面積は、前記表示用画素電極の面積の１／２０以上であることを特徴とする請求項１に記載のアクティブマトリクス型液晶表示装置。
3. 前記非有効表示領域の複数のトランジスタは、それぞれソース電極が並列に前記信号線に接続されていることを特徴とする請求項１又は２に記載のアクティブマトリクス型液晶表示装置。
4. 前記非有効表示領域の複数のトランジスタは、有効表示領域のトランジスタのチャネル幅及びチャネル長よりも小さくなっていることを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクス型液晶表示装置。

Images