JP4687117B2 - IC tester - Google Patents
IC tester Download PDFInfo
- Publication number
- JP4687117B2 JP4687117B2 JP2005012542A JP2005012542A JP4687117B2 JP 4687117 B2 JP4687117 B2 JP 4687117B2 JP 2005012542 A JP2005012542 A JP 2005012542A JP 2005012542 A JP2005012542 A JP 2005012542A JP 4687117 B2 JP4687117 B2 JP 4687117B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern data
- pattern
- storage unit
- tester
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本発明は、パターンメモリに格納されたパターンデータに基づいて、ＩＣ，ＬＳＩ等の被試験対象の試験を行うＩＣテスタに関し、パターンデータの編集履歴が容易にわかるＩＣテスタに関するものである。 The present invention relates to an IC tester that performs a test of an object to be tested such as an IC or LSI based on pattern data stored in a pattern memory, and relates to an IC tester in which an editing history of pattern data can be easily understood.
ＩＣテスタは、試験パターンを被試験対象であるＩＣ等に与え、ＩＣ等の出力と期待値パターンとを比較し、ＩＣ等の良否の判定を行う装置である。例えば、特許文献１等に記載されている。 The IC tester is a device that applies a test pattern to an IC or the like to be tested, compares the output of the IC or the like with an expected value pattern, and determines whether the IC or the like is good or bad. For example, it is described in Patent Document 1 and the like.
以下、図２に示し説明する。図２において、被試験対象（以下ＤＵＴ）１０はＩＣ，ＬＳＩ等である。テスタ２０は、試験パターン、期待値パターン等からなるパターンデータに基づいて、ＤＵＴ１０の試験を行う。テスタ２０は、ハードディスク（以下ＨＤＤ）１、テストコントローラ（以下ＴＳＣ）２、複数のパターンメモリ（以下ＰＭ）３等からなる。ＨＤＤ１は記憶部で、テストプログラム、パターンデータを記憶する。ＴＳＣ２は、ＨＤＤ１から、テストプログラム、パターンデータを読み出して、テスタ全体の制御を行う。そして、ＴＳＣ２は、パターンローダ２１、編集手段２２を有する。パターンローダ２１は、ＨＤＤ１のパターンデータをＰＭ３にロードすると共に、ＰＭ３のパターンデータをＨＤＤ１に格納する。編集手段２２は、ＰＭ３のパターンデータを編集する。コンピュータ３０は入力部で、テスタ２０に対して、制御する。
Hereinafter, it will be described with reference to FIG. In FIG. 2, an object to be tested (hereinafter referred to as DUT) 10 is an IC, an LSI, or the like. The
このような装置の動作を以下に説明する。オペレータがコンピュータ３０に対して動作指示を入力し、コンピュータ３０がテスタ２０に動作指示を行う。これにより、ＴＳＣ２のパターンローダ２１がＨＤＤ１のパターンデータを読出し、ＰＭ３にロードする。そして、ＴＳＣ２は、ＨＤＤ１のテストプログラムに基づいて、図示しない回路を含めて制御を行う。この結果、ＰＭ３のパターンデータが読み出され、パターンデータの試験パターンがＤＵＴ１０に与えられ、ＤＵＴ１０からの出力とパターンデータの期待値パターンとが比較される。
The operation of such an apparatus will be described below. An operator inputs an operation instruction to the
そして、オペレータがコンピュータ３０上で、ＰＭ３のパターンデータの読み出し指示を行う。これにより、ＴＳＣ２の編集手段２２がコンピュータ３０の指示によりＰＭ３のパターンデータを読み出し、コンピュータ３０に渡す。そして、オペレータがコンピュータ３０上でパターンデータの編集を行い、書き換え指示を行う。パターンデータの書き換え指示がされると、ＴＳＣ２の編集手段２２が、ＰＭ３に対して書き換えを行う。そして、再び、コンピュータ３０の動作指示により、ＴＳＣ２は、ＨＤＤ１のテストプログラムに基づいて、図示しない回路を含めて制御する。この結果、ＰＭ３のパターンデータが読み出され、パターンデータの試験パターンがＤＵＴ１０に与えられ、ＤＵＴ１０からの出力とパターンデータの期待値パターンとが比較される。このような動作を繰返し、デバックが行われる。
Then, the operator instructs to read the pattern data of PM3 on the
デバックが終了すると、オペレータは、コンピュータ３０にセーブ指示を与え、コンピュータ３０からＰＭ３のパターンデータの格納指示が出され、ＴＳＣ２のパターンローダ２１がＰＭ３のパターンデータを読み出し、ＨＤＤ１に格納する。
When the debugging is completed, the operator gives a save instruction to the
このような装置では、ＨＤＤ１のパターンデータが、ＰＭ３のパターンデータに書き換えられるので、修正した箇所が特定できず、間違った修正を加えた場合、どのアドレスのどのピンを修正したかわからない。また、メモリ障害によるＰＭ３の内容変化があった場合、予期せぬ修正が加えられ、修正箇所の特定に時間がかかってしまうという問題点があった。 In such an apparatus, the pattern data of the HDD 1 is rewritten to the pattern data of the PM 3, so that the corrected portion cannot be specified, and when an incorrect correction is made, it is not known which pin at which address is corrected. In addition, when there is a change in the contents of PM3 due to a memory failure, there is a problem that an unexpected correction is made and it takes time to specify the correction part.
そこで、本発明の目的は、パターンデータの編集履歴が容易にわかるＩＣテスタを実現することにある。 Therefore, an object of the present invention is to realize an IC tester that can easily understand the editing history of pattern data.
このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数のパターンメモリに格納されたパターンデータに基づいて、被試験対象の試験を行うＩＣテスタにおいて、
前記パターンデータが格納された記憶部と、
この記憶部のパターンデータを読出し、前記複数のパターンメモリにロードし、記憶部のパターンデータと前記複数のパターンメモリのパターンデータとを比較し、比較結果が異なる場合、記憶部のパターンデータを複数のパターンメモリのパターンデータに書き換えると共に、パターンデータの修正アドレス、ピンを編集の履歴情報として記憶部に書き込む書込手段と、
前記複数のパターンメモリのパターンデータを編集する編集手段と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
書込手段は、
記憶部のパターンデータと複数のパターンメモリのパターンデータとを比較し、比較結果が異なる場合、パターンデータを記憶部に書き込む比較手段と、
この比較手段の比較結果に基づいて、履歴情報を作成し、記憶部に書き込む履歴手段と
を有することを特徴とするものである。
In order to achieve such a problem, the invention according to claim 1 of the present invention is:
Based on pattern data stored in a plurality of pattern memories, in an IC tester that performs a test of an object to be tested,
A storage unit storing the pattern data;
The pattern data in the storage unit is read out, loaded into the plurality of pattern memories, and the pattern data in the storage unit is compared with the pattern data in the plurality of pattern memories. Writing means for rewriting the pattern data in the pattern memory, and writing the correction address and pin of the pattern data to the storage unit as editing history information ;
An editing means for editing the pattern data of the plurality of pattern memories is provided.
The invention according to
Writing means
Comparing the pattern data of the storage unit and the pattern data of a plurality of pattern memories, if the comparison results are different, the comparison means for writing the pattern data to the storage unit,
Based on the comparison result of the comparison means, the history information is created and written to the storage unit.
本発明によれば、書込手段が、パターンメモリのパターンデータと記憶部のパターンデータとを比較し、比較結果が異なる場合、記憶部のパターンデータをパターンメモリのパターンデータに書き換えると共に、履歴情報を記憶部に書き込むので、パターンデータの編集履歴が容易にわかる。 According to the present invention, the writing means compares the pattern data of the pattern memory with the pattern data of the storage unit, and if the comparison result is different, the writing unit rewrites the pattern data of the storage unit to the pattern data of the pattern memory, and the history information Is written in the storage unit, so that the editing history of pattern data can be easily understood.
以下本発明を図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。ここで、図２と同一のものは同一符号を付し説明を省略する。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. Here, the same components as those in FIG.
図１において、パターンローダ２３は書込手段で、パターンローダ２１の代わりにＴＳＣ２に設けられ、ＨＤＤ１のパターンデータとＰＭ３のパターンデータとを比較し、比較結果が異なる場合、ＨＤＤ１のパターンデータをＰＭ３のパターンデータに書き換えると共に、パターンデータの編集の履歴情報をＨＤＤ１に書き込む。そして、パターンローダ２３は、比較手段２３１、履歴手段２３２を有する。比較手段２３１は、ＨＤＤ１のパターンデータとＰＭ３のパターンデータとを比較し、比較結果が異なる場合、パターンデータをＨＤＤ１に書き込む。履歴手段２３２は、比較手段２３１の比較結果に基づいて、履歴情報を作成し、ＨＤＤ１に書き込む。
In FIG. 1, a
このような装置の動作を以下に説明する。オペレータがコンピュータ３０に対して動作指示を入力し、コンピュータ３０がテスタ２０に動作指示を行う。これにより、ＴＳＣ２のパターンローダ２３がＨＤＤ１のパターンデータを読出し、ＰＭ３にロードする。そして、ＴＳＣ２は、ＨＤＤ１のテストプログラムに基づいて、図示しない回路を含めて制御を行う。この結果、ＰＭ３のパターンデータが読み出され、パターンデータの試験パターンがＤＵＴ１０に与えられ、ＤＵＴ１０からの出力とパターンデータの期待値パターンとが比較される。
The operation of such an apparatus will be described below. An operator inputs an operation instruction to the
そして、オペレータがコンピュータ３０上で、ＰＭ３のパターンデータの読み出し指示を行う。これにより、ＴＳＣ２の編集手段２２がコンピュータ３０の指示によりＰＭ３のパターンデータを読み出し、コンピュータ３０に渡す。そして、オペレータがコンピュータ３０上でパターンデータの編集を行い、書き換え指示を行う。パターンデータの書き換え指示がされると、ＴＳＣ２の編集手段２２が、ＰＭ３に対して書き換えを行う。そして、再び、コンピュータ３０の動作指示により、ＴＳＣ２は、ＨＤＤ１のテストプログラムに基づいて、図示しない回路を含めて制御する。この結果、ＰＭ３のパターンデータが読み出され、パターンデータの試験パターンがＤＵＴ１０に与えられ、ＤＵＴ１０からの出力とパターンデータの期待値パターンとが比較される。このような動作を繰返し、デバックが行われる。
Then, the operator instructs to read the pattern data of PM3 on the
デバックが終了すると、オペレータは、コンピュータ３０にセーブ指示を与え、コンピュータ３０からＰＭ３のパターンデータの格納指示が出され、ＴＳＣ２のパターンローダ２３がＰＭ３のパターンデータを読み出すと共に、ＨＤＤ１のパターンデータを読み出す。そして、パターンローダ２３の比較手段２３１は、ＰＭ３のパターンデータとＨＤＤ１のパターンデータとを比較し、異なる場合、履歴手段２３２に通知し、ＰＭ３のパターンデータをＨＤＤ１に書き込む。そして、履歴手段２３２が、パターンデータファイルの中の単位であるセクション、日時、修正アドレス、ピンを履歴情報として、ＨＤＤ１に書き込む。比較手段２３１は、同じ場合は何も行わない。
When the debugging is finished, the operator gives a save instruction to the
このように、パターンローダ２３が、ＰＭ３のパターンデータとＨＤＤ１のパターンデータとを比較し、比較結果が異なる場合、ＨＤＤ１のパターンデータをＰＭ３のパターンデータに書き換える共に、履歴情報をＨＤＤ１に書き込むので、パターンデータの編集履歴が容易にわかる。
In this way, the
なお、本発明はこれに限定されるものではなく、ＰＭ３は複数の例を示したが、１つでもよい。また、パターンローダ２３は、パターンデータの内容が異なれば、パターンファイル単位ですべてパターンデータの書き換えを行っていたが、内容が異なる箇所のみ書き換えを行う構成でもよい。あるいは、パターンローダ２３は常にＰＭ３のパターンデータにＨＤＤ１のパターンデータを書き換える構成でもよい。また、ＨＤＤ１のパターンデータは、パターンコンパイラによりバイナリ形式に変換されたものであるが、逆コンパイルによりテキスト形式に変換するとき、履歴情報により、変更されたデータだけ、テキスト形式のパターンデータを書き換える構成でもよい。
In addition, this invention is not limited to this, PM3 showed the several example, However, One may be sufficient. Further, the
１ ハードディスク
２２ 編集手段
２３ パターンローダ
２３１ 比較手段
２３２ 履歴手段
３ パターンメモリ
DESCRIPTION OF SYMBOLS 1
Claims (2)
前記パターンデータが格納された記憶部と、
この記憶部のパターンデータを読出し、前記複数のパターンメモリにロードし、記憶部のパターンデータと前記複数のパターンメモリのパターンデータとを比較し、比較結果が異なる場合、記憶部のパターンデータを複数のパターンメモリのパターンデータに書き換えると共に、パターンデータの修正アドレス、ピンを編集の履歴情報として記憶部に書き込む書込手段と、
前記複数のパターンメモリのパターンデータを編集する編集手段と
を備えたことを特徴とするＩＣテスタ。 Based on pattern data stored in a plurality of pattern memories, in an IC tester that performs a test of an object to be tested,
A storage unit storing the pattern data;
The pattern data in the storage unit is read out, loaded into the plurality of pattern memories, and the pattern data in the storage unit is compared with the pattern data in the plurality of pattern memories. Writing means for rewriting the pattern data in the pattern memory, and writing the correction address and pin of the pattern data to the storage unit as editing history information ;
An IC tester comprising editing means for editing pattern data of the plurality of pattern memories.
記憶部のパターンデータと複数のパターンメモリのパターンデータとを比較し、比較結果が異なる場合、パターンデータを記憶部に書き込む比較手段と、
この比較手段の比較結果に基づいて、履歴情報を作成し、記憶部に書き込む履歴手段と
を有することを特徴とする請求項１記載のＩＣテスタ。 Writing means
Comparing the pattern data of the storage unit and the pattern data of a plurality of pattern memories, if the comparison results are different, the comparison means for writing the pattern data to the storage unit,
2. The IC tester according to claim 1, further comprising history means for creating history information based on the comparison result of the comparison means and writing the history information in the storage unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012542A JP4687117B2 (en) | 2005-01-20 | 2005-01-20 | IC tester |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012542A JP4687117B2 (en) | 2005-01-20 | 2005-01-20 | IC tester |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006201017A JP2006201017A (en) | 2006-08-03 |
| JP4687117B2 true JP4687117B2 (en) | 2011-05-25 |
Family
ID=36959151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005012542A Expired - Lifetime JP4687117B2 (en) | 2005-01-20 | 2005-01-20 | IC tester |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4687117B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010032351A (en) * | 2008-07-29 | 2010-02-12 | Yokogawa Electric Corp | Operation test support device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0283473A (en) * | 1988-09-21 | 1990-03-23 | Hitachi Ltd | IC test equipment |
| JPH06148283A (en) * | 1992-11-02 | 1994-05-27 | Hitachi Ltd | Memory tester |
| JPH09245075A (en) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | Design data editing device |
| JPH10160803A (en) * | 1996-11-29 | 1998-06-19 | Ando Electric Co Ltd | Ic-testing device |
| JPH10283218A (en) * | 1997-04-09 | 1998-10-23 | Ricoh Co Ltd | Method and device for data conversion and medium with data conversion program recorded in semiconductor check device |
| JP2000292500A (en) * | 1999-04-09 | 2000-10-20 | Yokogawa Electric Corp | Lsi tester and method for downloading pattern data in lsi tester |
| JP2002149440A (en) * | 2000-11-08 | 2002-05-24 | Matsushita Electric Ind Co Ltd | Logic circuit verification method and logic circuit verification device |
-
2005
- 2005-01-20 JP JP2005012542A patent/JP4687117B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006201017A (en) | 2006-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4925301B2 (en) | Semiconductor memory system | |
| JP2005242797A (en) | Error correction circuit | |
| JP2008009721A (en) | Evaluation system and evaluation method thereof | |
| JP5197482B2 (en) | Semiconductor integrated circuit design support system and semiconductor integrated circuit | |
| US20070091498A1 (en) | Information processing apparatus, data storage method, and data storage program | |
| KR101401379B1 (en) | Nand flash memory io method and embedded system using the same | |
| JP4687117B2 (en) | IC tester | |
| KR19990071604A (en) | Processing system and method for reading and restoring information in RAM configuration | |
| JP5900336B2 (en) | Emulator verification system and emulator verification method | |
| TW202209118A (en) | Chip, designing method and failure analysis method thereof | |
| JP2009157649A (en) | Instruction check program, instruction check method, instruction check apparatus, and I / O simulator | |
| JP2006155364A (en) | Memory management method of flash memory, program for managing flash memory, and recording medium | |
| JP2011227823A (en) | Control program creation apparatus and method for driving the same | |
| JP2003196999A (en) | Semiconductor integrated circuit test device and method | |
| JP5679383B2 (en) | Electronic device, power operation log recording method and program | |
| CN118860358B (en) | Hardware description language code generation method, flash memory controller and integrated circuit | |
| JP2011159084A (en) | Information processing apparatus and program writing method | |
| JP5499485B2 (en) | Data verification device | |
| JP5447841B2 (en) | Information processing apparatus, debug information acquisition method, and debug information acquisition program | |
| CN116610446A (en) | Edge computing platform | |
| KR100736404B1 (en) | How to download a file | |
| JP6888336B2 (en) | Stub generators, methods, and programs | |
| JP2006127265A (en) | System LSI verification device | |
| JP2007148536A (en) | Ram-diagnosing device and method | |
| JP2011192106A (en) | Control device, recording medium processor, control method of the control device and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4687117 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180225 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180225 Year of fee payment: 7 |
|
| S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180225 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |