JP4674985B2 - 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 - Google Patents
液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 Download PDFInfo
- Publication number
- JP4674985B2 JP4674985B2 JP2001095207A JP2001095207A JP4674985B2 JP 4674985 B2 JP4674985 B2 JP 4674985B2 JP 2001095207 A JP2001095207 A JP 2001095207A JP 2001095207 A JP2001095207 A JP 2001095207A JP 4674985 B2 JP4674985 B2 JP 4674985B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- liquid crystal
- circuit
- charge pump
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 255
- VJYFKVYYMZPMAB-UHFFFAOYSA-N ethoprophos Chemical compound CCCSP(=O)(OCC)SCCC VJYFKVYYMZPMAB-UHFFFAOYSA-N 0.000 title 1
- 238000001514 detection method Methods 0.000 claims description 38
- 230000004044 response Effects 0.000 claims description 24
- 239000011159 matrix material Substances 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 9
- 239000003086 colorant Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 38
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 235000019557 luminance Nutrition 0.000 description 16
- 230000003068 static effect Effects 0.000 description 9
- 230000004913 activation Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 235000017274 Diospyros sandwicensis Nutrition 0.000 description 2
- 241000282838 Lama Species 0.000 description 2
- 235000019687 Lamb Nutrition 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置に関し、より特定的には、低消費電力動作が可能な液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器に関する。
【０００２】
【従来の技術】
近年、高精細表示、低消費電力動作および省スペース化を実現可能なフラットパネル型表示装置（ＦＰＤ：Flat Panel Display）として、液晶表示装置（ＬＣＤ：Liquid Crystal Display）が盛んに開発されている。特に、携帯電話機や電子手帳などの携帯情報端末機器の表示装置としては、消費電力の面から液晶表示装置が一般的に搭載されている。
【０００３】
図２１は、従来の液晶表示装置の構成を説明する概略ブロック図である。
図２１を参照して、従来の液晶表示装置２０００は、画像信号処理回路２００と、ドライバ制御回路２０１と、液晶表示部２０２と、行ドライバ回路２０７と、列ドライバ回路２１０とを備える。
【０００４】
画像信号処理回路２００は、入力された画像信号を受けて、所定のタイミングにおけるＲ（赤）表示データＲ［１..０］、Ｇ（緑）表示データＧ［１..０］およびＢ（青）表示データＢ［１..０］を、列ドライバ回路２１０に対して出力する。Ｒ（赤）表示データＲ［１..０］、Ｇ（緑）表示データＧ［１..０］およびＢ（青）表示データＢ［１..０］を、単に「ＲＧＢ表示データ」とも総称する。
【０００５】
ドライバ制御回路２０１は、入力される同期信号に基づいて、行ドライバ回路２０７および列ドライバ回路２１０を制御するための行ドライバ制御信号および列ドライバ制御信号を生成する。
【０００６】
液晶表示部２０２は、マトリックス状に配された複数の画素２０３を有する。各画素２０３は、Ｒ（赤）、Ｇ（緑）およびＢ（青）をそれぞれ表示するための複数のドットに分割される。したがって、液晶表示部２０２においては、複数のドットがマトリックス状に配置されている。液晶表示部２０２においては、ドットの列ごとにデータ線２０４が配置され、ドットの行ごとに走査線２０５および共通電圧供給線２０６が配置される。
【０００７】
データ線２０４は、各ドットにおける画像表示のためのアナログ信号である画像表示信号を供給する。走査線１０５は、画素２０３のライン走査に用いられる。共通電圧供給線２０６は、各画素２０３（各ドット）に対して、共通電圧ＶＣＯＭを供給する。
【０００８】
行ドライバ回路２０７は、シフトレジスタ回路２０８およびバッファ回路２０９を有する。シフトレジスタ回路２０８は、ドライバ制御回路２０１からの行ドライバ制御信号に基づいて、各走査線２０５を順次活性化するための制御信号を生成する。バッファ回路２０９は、シフトレジスタ回路によって生成された制御信号に応じて、ライン走査の対象となった走査線２０５の電圧を、たとえばハイレベルに駆動する。なお、以下本明細書においては、２値的に設定される、信号のレベルおよび信号線の電圧レベルのハイレベルおよびローレベルのそれぞれを、「Ｈレベル」および「Ｌレベル」と称することとする。
【０００９】
列ドライバ回路２１０は、シフトレジスタ回路２１１と、ラッチ回路２１２および２１３と、Ｄ／Ａ変換回路２１４と、バッファ回路２１５とを有する。列ドライバ回路２１０は、走査の対象となったラインに含まれる各ドットに対して、表示データに基づく画像表示信号をデータ線２０４を介して供給する。
【００１０】
なお、ＲＧＢ表示データの各々は２ビットのデジタルデータであり、データ線２０４に供給される画像表示信号は、２ビットのＲＧＢ表示データに応じて定められる４段階の電圧レベルを有するアナログ信号であるものとする。
【００１１】
画像信号は、画像信号処理回路２００に入力され、所定のタイミングにおける表示データＲ［１..０］、Ｇ［１..０］およびＢ［１..０］として、列ドライバ回路１１０へ出力される。ドライバ制御回路２０１は、入力される同期信号に基づいて、行ドライバ回路１０７および列ドライバ回路１１０を制御するための列ドライバ制御信号ＳＴＨ，ＣＬＫＨ，ＬＰおよび行ドライバ制御信号ＳＴＶ，ＣＬＫＶを生成する。
【００１２】
列ドライバ回路２１０においては、まず、シフトレジスタ回路２１１が、ドライバ制御回路２０１から与えられる列ドライバ制御信号に応答して、シフトパルスを発生する。ラッチ回路２１２は、１ライン分のＲＧＢ表示データを、シフトレジスタ回路２１１からのシフトパルスに応答して順次ラッチする。これにより、１ライン分のＲＧＢ表示データが、ラッチ回路１１２によって展開される。
【００１３】
ラッチ回路２１２でラッチされたＲＧＢ表示データは、ラッチ回路２１３において共通のラッチパルスＬＰに基づいてさらにラッチされる。Ｄ／Ａ変換回路２１４は、ラッチ回路２１３にラッチされたＲＧＢ表示データをアナログ信号である画像表示信号に変換する。画像表示信号は、バッファ回路１１５を介して各データ線２０４に伝達される。
【００１４】
一方、行ドライバ回路２０７においては、シフトレジスタ回路２０８が、ドライバ制御回路２０１から与えられる行ドライバ制御信号に応答して、順次シフトパルスを生成する。シフトレジスタ回路２０８によって生成されたシフトパルスは、バッファ回路２０９を介して走査線２０５のそれぞれに伝達される。これに基づいて、各走査線２０５は、一定間隔で順次走査の対象となって、Ｈレベル電圧へ活性化される。
【００１５】
図２２は、画素２０３を構成するＲＧＢの各ドットごとに配置される液晶駆動回路を示す回路図である。
【００１６】
図２２を参照して、液晶表示素子２２１は、各ドットごとに配置される。液晶表示素子２２１は、図示しない反射電極および対向電極によって挟まれている。反射電極は画素電極ノードＮｌｃと結合され、対向電極は、所定電圧と結合されている。一般的に、対向電極に印加される所定電圧は、共通電圧ＶＣＯＭと同一の電圧に設定される。
【００１７】
液晶駆動回路は、画素電極ノードＮｌｃとデータ線２０４との間に設けられるＴＦＴ（Thin Film Transistor）２２０および画素電極ノードＮｌｃの電圧を保持するためのコンデンサ２２２を含む。
【００１８】
ＴＦＴ２２０は、走査線２０５の活性化（Ｈレベル）に応答してオンして、データ線２０４と画素電極ノードＮｌｃとを電気的に結合する。コンデンサ２２２は、画素電極ノードＮｌｃと共通電圧供給線２０６との間に接続されて、画素電極ノードＮｌｃの共通電圧ＶＣＯＭに対する電圧差を保持する。
【００１９】
対応する走査線２０５が行ドライバ回路２０７によって走査されると、ＴＦＴ２２０が導通状態となる。一方、列ドライバ回路２１０によって、各データ線２０４に出力される当該ドットに対応する画像表示信号は、ＴＦＴ２２０を介して、液晶表示素子２２１およびコンデンサ２２０に印加される。
【００２０】
これに応じて、液晶表示素子２２１には、ＴＦＴ２２０を介して印加された画素表示信号の電圧と、対向電極の電圧との電圧差に応じた電圧が印加される。液晶表示素子２２１は、この電圧差に応じた光学応答を示す。この結果、各画素のＲＧＢドットの反射率が、画像信号処理回路２００に入力された画像信号に基いたＲＧＢ表示データに応じて変化する。このようにして、液晶表示部１０２において、画像信号に基づく画像表示が実行される。
【００２１】
【発明が解決しようとする課題】
液晶表示装置の消費電力は、次式により示される。
【００２２】
Ｗｔ＝（Ｗｄｃ＋Ｗａｃ）
ここで、Ｗｔは、液晶表示装置全体の消費電力を示し、Ｗｄｃは駆動周波数Ｆｄに比例しない直流（静的な）消費電力を示し、Ｗａｃは、駆動周波数Ｆｄに比例して交流（動的な）消費電力を示している。
【００２３】
駆動周波数Ｆｄは、液晶表示部の画素数が一定である場合には、表示フレーム周波数（表示フレームレート）にほぼ比例して増大する。このことから、消費電力を低減するためには、表示フレーム周波数を低下させることにより、等価的に駆動周波数を低下させて、交流分消費電力Ｗａｃを低減させることが有効である。
【００２４】
しかしながら、従来の液晶表示装置においては、消費電力を低減するために、表示フレーム周波数を小さくすると、各液晶表示素子に電圧が印加されて画素表示信号が書込まれ、再び書込まれるまでの期間（すなわち１フレーム周期）が長くなる。このため、液晶表示素子の両極板間に存在する有限の抵抗率や、ＴＦＴのリーク等によって、液晶表示素子とコンデンサの有する静電容量によって、本来維持されるべき画素電極の電圧が、時間的に大きく変化するようになる。
【００２５】
この結果、液晶表示素子が透過型の場合には透過率が、また反射型の場合には反射率が時間的に変化して、表示輝度のリップルが増大して、いわゆるフリッカが視認されてしまう。また、画素電極の平均電圧も低下するために、十分なコントラストが得られないなど、表示品位が低下するという問題点があった。
【００２６】
一方、低消費電力化が要求される携帯機器用の表示装置においては、電源回路として、たとえば特開２０００−３３３４４４公報に開示されるようなチャージポンプ回路が用いられていた。
【００２７】
図２３は、チャージポンプ回路の構成例を説明する回路図である。
図２３を参照して、図２３（ａ）においては、入力電圧Ｖｉに対して２倍の出力電圧２・Ｖｉを発生するチャージポンプ回路３００ａが示されており、図２３（ｂ）においては、入力電圧Ｖｉを極性反転して出力電圧−Ｖｉを発生するチャージポンプ回路３００ｂが示される。
【００２８】
図２３（ａ）を参照して、チャージポンプ回路３００ａは、チャージポンプクロックＰＣＬＫおよびその反転クロック／ＰＣＬＫを生成するスイッチング制御回路３０１と、ｐチャネルトランジスタ３０３〜３０５と、ｎチャネルトランジスタ３０６と、トランジスタ３０３〜３０６に対応してそれぞれ配置されるクロックドライバ３０７〜３１０と、コンデンサ３０２ａおよび３０２ｂとを備える。
【００２９】
ｐチャネルトランジスタ３０３および３０４は、出力ノードＮｏ１と入力ノードＮｉ１との間に直列に結合される。ｐチャネルトランジスタ３０５およびｎチャネルトランジスタ３０６は、入力ノードＮｉ１と接地ノードＮｇとの間に直列に結合される。
【００３０】
クロックドライバ３０７、３０９および３１０は、スイッチング制御回路３０１からのチャージポンプクロックＰＣＬＫを、トランジスタ３０３、３０５および３０６のゲートにそれぞれ伝達する。クロックドライバ３０８は、反転クロック／ＰＣＬＫを、トランジスタ３０４のゲートに伝達する。
【００３１】
コンデンサ３０２ａは、ｐチャネルトランジスタ３０４および３０５と並列に結合される。コンデンサ３０２ｂは、入力ノードＮｉ１および出力ノードＮｏ１との間に結合される。
【００３２】
チャージポンプクロックＰＣＬＫがＨレベルに設定され、反転クロック／ＰＣＬＫがＬレベルに設定されるスイッチング周期の前半においては、ｐチャネルトランジスタ３０４およびｎチャネルトランジスタ３０６がオンし、ｐチャネルトランジスタ３０３および３０５がオフされる。これに応じて、コンデンサ３０２ａは、接地ノードＮｇと入力ノードＮｉ１との電圧差、すなわち入力電圧Ｖｉまで充電される。
【００３３】
チャージポンプクロックＰＣＬＫがＬレベルに設定され、反転クロック／ＰＣＬＫがＨレベルに設定されるスイッチング周期の後半においては、ｐチャネルトランジスタ３０４およびｎチャネルトランジスタ３０６がオフされて、ｐチャネルトランジスタ３０３および３０５がオンされる。これに応じて、コンデンサ３０２ａの充電電圧は、入力電圧Ｖｉだけシフトする。そして、コンデンサ３０２ａに充電された電荷は、コンデンサ３０２ｂに移動する。
【００３４】
このようなスイッチング動作を複数のスイッチング区間にわたって繰返すことにより、入力ノードＮｉ１と接地ノードＮｇとの電圧差の概ね２倍の出力電圧２・Ｖｉが出力ノードＮｏ１に出力される。
【００３５】
このようなチャージポンプ回路を多段接続することによって、ドライバ回路等で必要とされる動作電源電圧を入力電圧Ｖｉから得ることができる。
【００３６】
図２３（ｂ）を参照して、チャージポンプ回路３００ｂは、チャージポンプクロックＰＣＬＫおよびその反転クロック／ＰＣＬＫを生成するスイッチング制御回路３２０と、ｐチャネルトランジスタ３２３と、ｎチャネルトランジスタ３２４〜３２６と、クロックドライバ３２７〜３３０と、コンデンサ３２１ａ，３２１ｂとを有する。
【００３７】
ｎチャネルトランジスタ３２３およびｐチャネルトランジスタ３２４は、入力ノードＮｉ２と接地ノードＮｇとの間に直列に結合される。ｐチャネルトランジスタ３２５および３２６は、接地ノードＮｇと出力ノードＮｏ２との間に直列に結合される。クロックドライバ３２７、３２８および３３０は、スイッチング制御回路３２０からの反転クロック／ＰＣＬＫを、トランジスタ３２３、３２４および３２６のゲートにそれぞれ伝達する。クロックドライバ３２９は、スイッチング制御回路３２０からのチャージポンプクロックＰＣＬＫをトランジスタ３２５のゲートに伝達する。
【００３８】
コンデンサ３２１ａは、ｎチャネルトランジスタ３２４および３２５と並列に接続される。コンデンサ３２１ｂは、出力ノードＮｏ２と接地ノードＮｇとの間に結合される。
【００３９】
したがって、スイッチング周期の前半においては、ｐチャネルトランジスタ３２３およびｎチャネルトランジスタ３２５がオンされ、ｎチャネルトランジスタ３２４および３２６がオフされる。これに応じて、コンデンサ３２１ａは、接地ノードＮｇと入力ノードＮｉ２との電圧差、すなわち入力電圧Ｖｉまで充電される。
【００４０】
また、スイッチング周期の後半においては、ｐチャネルトランジスタ３２３およびｎチャネルトランジスタ３２５がオフされ、ｎチャネルトランジスタ３２４および３２６がオンされる。これに応じて、コンデンサ３２１ａの充電電圧は、−Ｖｉだけシフトされる。そして、コンデンサ３２１ａに充電された電荷は、コンデンサ３２１ｂに移動する。
【００４１】
このような動作を複数のスイッチング区間にわたって繰返すことにより、入力電圧Ｖｉの概ね−１倍の出力電圧−Ｖｉが出力ノードＮｏ２に生成される。このようなチャージポンプ回路３００ｂと、直列に結合されたチャージポンプ回路３００ａとを組合せることによって、負の動作電源電圧についても入力電圧Ｖｉから得ることができる。
【００４２】
ここで、チャージポンプ回路の自己消費電力について考える。たとえば、特開２０００−３３３４４４公報に記載されるように、電源の負荷電流が大きいときには、電源の出力インピーダンスを下げるために、トランジスタのオン抵抗をできるだけ小さくする場合がある。ＭＯＳトランジスタのゲート幅をＷ、ゲート長さをＬとすると、オン抵抗は、トランジスタサイズと呼ばれる定数（Ｗ／Ｌ）に比例して小さくなる。
【００４３】
しかしながら、オン抵抗を下げるためにゲート幅Ｗを大きく設計すると、ゲート電極層と下層のチャネル層との間の容量であるゲート容量が大きくなってしまう。このため、各トランジスタにおいて、スイッチング動作に応答したゲート容量での充放電量が増大するので、チャージポンプ回路の自己消費電力が増大してしまう。
【００４４】
したがって、チャージポンプ回路の設計については、負荷電流を十分考慮しないとチャージポンプ回路の自己消費電力の増大による電源効率の低下を招き、装置の消費電力が増大してしまうおそれがある。特に、携帯電話機等の低消費電力機器に用いられる液晶表示装置の電源回路においては、供給電力がミリワットオーダーであるので、電源回路中のチャージポンプ回路の自己消費電力が、電源効率に与える影響が大きい。
【００４５】
この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、表示品位を損なうことなく低消費電力化が可能な液晶表示装置ならびにそれを用いた携帯電話機および携帯情報端末機器を提供することである。
【００４６】
【課題を解決するための手段】
請求項１記載の液晶表示装置は、表示フレームごとに画面の表示を更新可能な液晶表示装置であって、マトリクス状に配置される複数の単位表示ドット画素を有する液晶表示部を備え、複数の単位表示ドットの各々は、印加される電圧に応じて光学応答が変化する液晶表示素子を有し、複数の単位表示ドットを走査するための第１のドライブ回路と、複数の単位表示ドットのうちの、第１のドライブ回路によって走査の対象となった少なくとも１つの単位表示ドットに対して、画面に対応する表示データを供給するための第２のドライブ回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第１の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、第２のドライブ回路から供給される表示データを受けて保持するための複数のデータ保持回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、少なくとも第２の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、データ保持回路に保持された表示データに応じて、第１および第２の所定電圧のいずれか一方を対応する液晶表示素子に印加するための複数の電圧印加回路と、第１および第２のドライブ回路に動作電圧を供給するための、電流供給能力がそれぞれ異なる複数のチャージポンプユニットを含む電源回路と、表示モードに応じて、複数のチャージポンプユニットを選択的に動作させるための電源制御回路とをさらに備える。表示フレームは、第１の表示モードで画面表示を実行する第１のサブフレームと、第２の表示モードで画面表示を実行する第２のサブフレームとから構成され、各チャージポンプユニットの自己消費電力は、電流供給能力の増加に応じて増大する。
【００４７】
請求項２記載の液晶表示装置は、請求項１記載の液晶表示装置であって、電源制御回路は、表示モードが第１および第２の表示モードのいずれであるかに基づいて、複数のチャージポンプユニットのうちの動作対象となる少なくとも１つに対して、所定周波数の動作クロックを供給する。
【００４８】
請求項３記載の液晶表示装置は、請求項１記載の液晶表示装置であって、電源回路は、第１の表示モードにおける消費電流に対応する電流供給能力を有する第１のチャージポンプユニットと、第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、電源制御回路に指示されて、第１および第２のチャージポンプユニットの一方と動作電圧を供給するノードとを結合するためのスイッチ回路とを有し、電源制御回路は、第１および第２の表示モードのそれぞれにおいて、第１および第２のチャージポンプユニットのそれぞれを相補的に動作させる。
【００４９】
請求項４記載の液晶表示装置は、請求項１記載の液晶表示装置であって、電源回路は、第１および第２の表示モードのそれぞれにおける消費電流の差に対応した電流供給能力を有する第１のチャージポンプユニットと、第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、第１および第２のチャージポンプユニットの出力を受けて、動作電圧を供給する出力ノードとを有し、電源制御回路は、第１の表示モードにおいて第１および第２のチャージポンプユニットの両方を動作させるとともに、第２の表示モードにおいて第２のチャージポンプユニットのみを動作させる。
【００５０】
請求項５記載の液晶表示装置は、請求項１記載の液晶表示装置であって、電源回路が出力する動作電圧を検出するための検出部をさらに備える。電源制御回路は、検出部による検出結果に基づいて、複数のチャージポンプユニットのうちの動作対象となる少なくとも１つに対して、所定周波数を有する動作クロックを供給する。
【００５１】
請求項６記載の液晶表示装置は、請求項１記載の液晶表示装置であって、電源回路から供給される動作電流を検出するための検出部をさらに備える。電源制御回路は、検出部による検出結果に基づいて、複数のチャージポンプユニットのうちの動作対象となる少なくとも１つに対して、所定周波数を有する動作クロックを供給する。
【００５２】
請求項７記載の液晶表示装置は、請求項５または６記載の液晶表示装置であって、電源回路は、第１の表示モードにおける消費電流に対応する電流供給能力を有する第１のチャージポンプユニットと、第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、電源制御回路に指示されて、第１および第２のチャージポンプユニットの一方と動作電圧を供給するノードとを結合するためのスイッチ回路とを有し、電源制御回路は、第１および第２のチャージポンプユニットのうちの検出結果に応じた一方に対して動作クロックを供給する。
【００５３】
請求項８記載の液晶表示装置は、請求項５または６記載の液晶表示装置であって、電源回路は、第１および第２の表示モードのそれぞれにおける消費電流の差に対応した電流供給能力を有する第１のチャージポンプユニットと、第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、第１および第２のチャージポンプユニットの出力を受けて、動作電圧を供給する出力ノードとを有し、電源制御回路は、検出結果に応じて、第１および第２のチャージポンプユニットの両方もしくは、第２のチャージポンプユニットのみに対して、動作クロックを供給する。
【００５４】
請求項９記載の液晶表示装置は、請求項１記載の液晶表示装置であって、液晶表示素子は、第１および第２の所定電圧がそれぞれ印加された場合において、最大輝度および最小輝度をそれぞれ表示する。
【００５５】
請求項１０記載の液晶表示装置は、請求項１記載の液晶表示装置であって、液晶表示部は、行列状に配置される、各々が所定数の単位表示ドットによって構成される複数の画素を含み、複数の画素の各々は、３原色のぞれぞれを階調表示するための３つの原色ドットを有し、各原色ドットは、同数ずつの単位表示ドットによって構成される。
【００５６】
請求項１１記載の液晶表示装置は、請求項１０記載の液晶表示装置であって、同数ずつの単位表示ドットのそれぞれは、異なる表示面積を有する。
【００５７】
請求項１２記載の携帯電話機は、液晶表示画面を備える携帯電話機であって、表示フレームごとに液晶表示画面の表示を更新可能な液晶表示装置を備える。液晶表示装置は、マトリクス状に配置されて液晶表示画面を構成する複数の単位表示ドット有する液晶表示部を含み、複数の単位表示ドットの各々は、印加される電圧に応じて光学応答が変化する液晶表示素子を有する。液晶表示装置は、さらに、複数の単位表示ドットを走査するための第１のドライブ回路と、複数の単位表示ドットのうちの、第１のドライブ回路によって走査の対象となった少なくとも１つの単位表示ドットに対して、画面に対応する表示データを供給するための第２のドライブ回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第１の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、第２のドライブ回路から供給される表示データを受けて保持するための複数のデータ保持回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第２の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、データ保持回路に保持された表示データに応じて、第１および第２の所定電圧のいずれか一方を対応する液晶表示素子に印加するための複数の電圧印加回路と、第１および第２のドライブ回路に動作電圧を供給するための、電流供給能力がそれぞれ異なる複数のチャージポンプユニットを含む電源回路と、表示モードに応じて、複数のチャージポンプユニットを選択的に動作させるための電源制御回路とを含む。表示フレームは、第１の表示モードで画面表示を実行する第１のサブフレームと、第２の表示モードで画面表示を実行する第２のサブフレームとから構成される。各チャージポンプユニットの自己消費電力は、電流供給能力の増加に応じて増大する。
【００５８】
請求項１３記載の携帯情報端末機器は、液晶表示画面を備える携帯情報端末機器であって、表示フレームごとに液晶表示画面の表示を更新可能な液晶表示装置を備える。液晶表示装置は、マトリクス状に配置されて液晶表示画面を構成する複数の単位表示ドット有する液晶表示部を含み、複数の単位表示ドットの各々は、印加される電圧に応じて光学応答が変化する液晶表示素子を有する。液晶表示装置は、さらに、複数の単位表示ドットを走査するための第１のドライブ回路と、複数の単位表示ドットのうちの、第１のドライブ回路によって走査の対象となった少なくとも１つの単位表示ドットに対して、画面に対応する表示データを供給するための第２のドライブ回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第１の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、第２のドライブ回路から供給される表示データを受けて保持するための複数のデータ保持回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第２の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、データ保持回路に保持された表示データに応じて、第１および第２の所定電圧のいずれか一方を対応する液晶表示素子に印加するための複数の電圧印加回路と、第１および第２のドライブ回路に動作電圧を供給するための、電流供給能力がそれぞれ異なる複数のチャージポンプユニットを含む電源回路と、表示モードに応じて、複数のチャージポンプユニットを選択的に動作させるための電源制御回路とを含む。表示フレームは、第１の表示モードで画面表示を実行する第１のサブフレームと、第２の表示モードで画面表示を実行する第２のサブフレームとから構成される。各チャージポンプユニットの自己消費電力は、電流供給能力の増加に応じて増大する。
【００５９】
【発明の実施の形態】
以下において、本発明の実施の形態を図面を参照して詳細に説明する。なお、以下の説明において、同一または相当部分については同一の参照符号を付すものとする。
【００６０】
［実施の形態１］
［低消費電力で画像表示を実行するための構成］
図１は、本発明の実施の形態１に従う液晶表示装置の全体構成を示す概略ブロック図である。
【００６１】
図１を参照して、実施の形態１に従う液晶表示装置１ａは、画像信号処理回路２と、表示モード切替回路３ａと、ドライバ制御回路３ｂと、基準電圧発生回路４と、液晶表示部５とを備える。
【００６２】
画像信号処理回路２は、液晶表示装置１ａに入力される画像信号を受けて、所定のタイミングにおける３原色のそれぞれの表示データである、Ｒ表示データＲ［１..０］、Ｇ表示データＧ［１..０］およびＢ表示データＢ［１..０］を生成する。
【００６３】
表示モード切替回路３ａは、入力される同期信号に基づいて、液晶表示部５における表示モードを切替えるためのモード識別信号ＳＲＨを生成する。表示モードの切替については、後程詳細に説明する。ドライバ制御回路３ｂは、同期信号に基づいて、行ドライバ回路１３および列ドライバ回路１７を制御するための列ドライバ制御信号および行ドライバ制御信号を生成する。行ドライバ制御信号は、行ドライバ回路１３に供給されるスタートパルスＳＴＶおよびシフトクロックＣＬＫＶを含む。列ドライバ制御信号は、列ドライバ回路１７に供給されるスタートパルスＳＴＨおよびシフトクロックＣＬＫＨを含む。ドライバ制御回路３ｂは、さらに、内部クロックＣＬＫを生成する。
【００６４】
同期信号は、画像信号の水平および垂直タイミングをそれぞれ示すための水平同期信号および垂直同期信号、ならびに画像信号の有効期間を表わす画像信号イネーブル信号等の総称である。さらに、液晶表示部の表示階調数をたとえば各色４階調とし、入力される画像信号のデータ、すなわちＲＧＢ表示データの各々のビット幅を上記階調数に対応して、各色２ビットずつとする。
【００６５】
基準電圧発生回路４は、同期信号に基づいたタイミングに従って、書込基準電圧ＶＲＥＦを生成する。
【００６６】
液晶表示部５は、マトリックス状に配置された画素６を有する。液晶表示部５全体においては、行方向にｍ個（ｍ：自然数）および列方向にｎ個（ｎ：自然数）の画素が配置されているものとする。
【００６７】
図２は、各画素の構成を説明する概念図である。
図２を参照して、画素６の各々は、Ｒ（赤）、Ｇ（緑）およびＢ（青）をそれぞれ表示するための複数のドットから構成される。各ドットは、さらに複数のサブドットに分割される。すなわち、Ｒ（赤）を表示するためのドットは、サブドット４０および４１から構成され、Ｇ（緑）を表示するためのドットは、サブドット４２および４３から構成され、Ｂ（青）を表示するためのドットは、サブドット４４および４５から構成される。
【００６８】
以降においては、液晶表示部５中の第ｘ行−第ｙ列に位置する画素６中のサブドットを、Ｒ（ｘ，ｙ）ａ、Ｒ（ｘ，ｙ）ｂ、Ｇ（ｘ，ｙ）ａ、Ｇ（ｘ，ｙ）ｂ、Ｂ（ｘ，ｙ）ａ、Ｂ（ｘ，ｙ）ｂとも称することとする。ここでｘは、１以上ｎ以下の自然数であり、ｙは、１以上ｍ以下の自然数である。
【００６９】
このように、１つの画素６は、２×３＝６個のサブドットから構成される。さらに、各ドットを構成する２個のサブドットの面積比は、概ね２：１となるように分割されているものとする。たとえば、サブドットＲ（ｘ，ｙ）ａとＲ（ｘ，ｙ）ｂとの面積比は、概ね２：１に設定される。このように、添字ａが付されたサブドットＲ（ｘ，ｙ）ａ、Ｇ（ｘ，ｙ）ａおよびＢ（ｘ，ｙ）ａの各々の面積は、添字ｂが付されたサブドットＲ（ｘ，ｙ）ｂ、Ｇ（ｘ，ｙ）ｂおよびＢ（ｘ，ｙ）ｂの各々の面積の２倍である。また、以下においては、サブドットＲ（ｘ，ｙ）ａ、Ｇ（ｘ，ｙ）ａおよびＢ（ｘ，ｙ）ａを総称する場合にはサブドットａと表記し、サブドットＲ（ｘ，ｙ）ｂ、Ｇ（ｘ，ｙ）ｂおよびＢ（ｘ，ｙ）ｂを総称する場合にはサブドットｂと表記するものとする。
【００７０】
なお、各ドットにおけるサブドット数を２個ずつとしたのは例示に過ぎない。すなわち、各ドットをＲＧＢ表示データのビット幅に対応した任意の数のサブドットに分割して、画像表示を行なうことが可能である。
【００７１】
再び図１を参照して、液晶表示部５においては、このようなサブドットが（２×ｍ）行−（３×ｎ）列にマトリクス状に配置されることになる。後程詳細に説明するが、液晶表示素子は、各ドットごとに配置される。
【００７２】
液晶表示部５においては、各サブドットにデータを供給するためのデータ線７と、各サブドット中の液晶表示素子に印加するための書込基準電圧ＶＲＥＦを伝達するための基準電圧供給線８と、各画素（サブドット）をライン走査するための第１および第２の走査線９および１０と、各サブドットに共通電圧ＶＣＯＭを供給するための共通電圧供給線１１とが配置される。
【００７３】
データ線７は、サブドットの列ごとに配置され、液晶表示部５全体では、３×ｎ本配置される。
【００７４】
基準電圧供給線８は、サブドットの行ごとに配置される。したがって、液晶表示部５全体においては、電圧供給線ＬＶＲ１ａ，ＬＶＲ１ｂ〜ＬＶＲｍａ，ＬＶＲｍｂの２×ｍ本が配置される。なお、以下においては、電圧供給線ＬＶＲ１ａ，ＬＶＲ１ｂ〜ＬＶＲｍａ，ＬＶＲｍｂを総称する場合に、符号８を用いることとする。
【００７５】
第１の走査線９および第２の走査線１０は、サブドットの行ごとに配置される。したがって、液晶表示部５全体においては、第１の走査線ＬＡ１ａ，ＬＡ１ｂ〜ＬＡｍａ，ＬＡｍｂの２×ｍ本が配置される。なお、以下においては、第１の走査線ＬＡ１ａ，ＬＡ１ｂ〜ＬＡｍａ，ＬＡｍｂを総称する場合に、符号９を用いることとする。
【００７６】
同様に、液晶表示部５全体においては、第２の走査線ＬＢ１ａ，ＬＢ１ｂ〜ＬＢｍａ，ＬＢｍｂの２×ｍ本が配置される。なお、以下においては、第２の走査線ＬＢ１ａ，ＬＢ１ｂ〜ＬＢｍａ，ＬＢｍｂを総称する場合に、符号１０を用いることとする。
【００７７】
書込基準電圧ＶＲＥＦを発生する基準電圧発生回路４と、電圧供給線ＬＶＲ１ａ，ＬＶＲ１ｂ〜ＬＶＲｍａ，ＬＶＲｍｂの各々との間には、スイッチ１２が配置される。
【００７８】
行ドライバ回路１３は、サブドット、すなわち画素のライン走査するために、第１および第２の走査線９，１０の電圧およびスイッチ１２のオン・オフを制御する。行ドライバ回路１３は、シフトレジスタ回路１４と、制御信号発生回路１５と、バッファ回路１６とを含む。
【００７９】
シフトレジスタ回路１４は、スタートパルスＳＴＶおよびシフトクロックＣＬＫＶに基づいて、順次シフトパルスを生成する。制御信号発生回路１５は、シフトレジスタ回路１４が出力するシフトパルスに基づいて、第１の走査線９、第２の走査線１０およびスイッチ１２のそれぞれを制御するための制御信号を生成する。バッファ回路１６は、制御信号発生回路１５が発生する制御信号に基づいて、第１および第２の走査線９，１０と、スイッチ１２のオン・オフを制御する信号とを駆動する。
【００８０】
この結果、行ドライバ回路１３によるライン走査に対応して、第１の走査線９、第２の走査線１０が選択的にＨレベルに活性化されるとともに、スイッチ１２がオンされる。これにより、選択的にオンされたスイッチ１２に対応する基準電圧供給線８に対して、書込基準電圧ＶＲＥＦが供給される。スイッチ１２は、対応する第２の走査線１０の活性化期間中においてオンされる。
【００８１】
列ドライバ回路１７は、液晶表示部５に配置されたデータ線７を駆動して、行ドライバ回路１３によって走査されたサブドットに対して、ＲＧＢ表示データを供給する。列ドライバ回路１７は、シフトレジスタ回路１８と、ラッチ回路１９および２０と、パラレル／シリアル変換回路２１と、バッファ回路２２とを有する。
【００８２】
シフトレジスタ回路１８は、スタートパルスＳＴＨおよびシフトクロックＣＬＫＨに基づいてシフトパルスを発生する。ラッチ回路１９は、１ライン分のＲＧＢ表示データＲ［１..０］、Ｇ［１..０］およびＢ［１..０］をシフトレジスタ回路１８からのシフトパルスに基づいて順次ラッチすることによって、１ライン分の表示データを展開する。
【００８３】
ラッチ回路２０は、共通のラッチパルスＬＰによって、ラッチ回路１９によってラッチされたＲＧＢ表示データをさらにラッチする。パラレル−シリアル変換回路２１は、ラッチ回路２０によってラッチされた２ビットのＲＧＢ表示データの各々を、１ビットずつのシリアルデータに変換する。バッファ回路２２は、パラレル／シリアル変換回路によって１ビットずつのシリアルデータに変換されたＲＧＢ表示データＤＲ１，ＤＧ１，ＤＢ１〜ＤＲｎ，ＤＧｎ，ＤＢｎを、対応するデータ線７に駆動する。
【００８４】
なお、本実施の形態においては、ラインごとに走査されて、１ライン分のＲＧＢ表示データが一括してデータ線７のそれぞれに駆動される構成を示したが、いわゆる点順次駆動方式に従って、行ドライバ回路１３および列ドライバ回路１７を構成することも可能である。
【００８５】
図３は、各サブドットに対応して設けられる液晶駆動回路の構成を示す回路図である。
【００８６】
図３を参照して、液晶駆動回路３０は、データ保持回路３１ａと、電圧印加回路３１ｂと、コンデンサ３８とを有する。また、液晶表示素子３７は、各サブドットごとに配置される。液晶表示部５が反射光により表示を行なう反射型の液晶表示装置である場合には、液晶駆動回路は、液晶表示素子３７を一旦透過した光を反射するための反射電極（図示せず）の背面に設けることができる。また、液晶表示素子３７は、メモリセルを有しないたとえばＴＮ（Twisted Nematic）液晶を用いることとする。
【００８７】
データ保持回路３１ａは、データ線７とデータ保持ノードＮ１との間に電気的に結合されるｎ型ＴＦＴ３２と、共通電圧ＶＣＯＭを供給する共通電圧供給線１１とデータ保持ノードＮ１の間に接続されるコンデンサ３３とを有する。ｎ型ＴＦＴ３２のゲートは第１の走査線９と結合される。
【００８８】
電圧印加回路３１ｂは、書込基準電圧ＶＲＥＦを供給する基準電圧供給線８とノードＮ２との間に電気的に結合されるｎ型ＴＦＴ３４と、共通電圧供給線１１とノードＮ２との間に電気的に結合されるｐ型ＴＦＴ３５と、ノードＮ２と画素電極ノードＮｌｃとの間に電気的に結合されるｎ型ＴＦＴ３６とを有する。
【００８９】
ｎ型ＴＦＴ３４およびｐ型ＴＦＴ３５のゲートは、データ保持ノードＮ１と結合される。ｎ型ＴＦＴ３６のゲートは第２の走査線１０と結合される。
【００９０】
コンデンサ３８は、画素電極ノードＮｌｃの電圧を保持するために、画素電極ノードＮｌｃと共通電圧供給線１１との間に接続される。
【００９１】
液晶表示素子３７は、対向電極と結合される対向電極ノードＮｐと画素電極ノードＮｌｃとの間の電圧差Ｖｌｃ（以下、液晶電圧Ｖｌｃとも称する）に応じた光学応答を示す。したがって、液晶表示素子３７が反射型の場合には、液晶電圧Ｖｌｃに応じて反射率が変化する。また、液晶表示素子３７が透過型の場合には、液晶電圧Ｖｌｃに応じて透過率が変化する。
【００９２】
データ線７は、同一の列に属するサブドットにそれぞれ対応する複数の液晶駆動回路に共通に接続される。また、第１の走査線９、第２の走査線１０、基準電圧供給線８および共通電圧供給線１１は、同一の行（ライン）に属するサブドットに対応してそれぞれ設けられる複数の液晶駆動回路に共通に接続される。
【００９３】
行ドライバ回路１３によって、第１の走査線９が走査されてＨレベル電圧に活性化されると、ｎ型ＴＦＴ３２はオンする。反対に、対応する第１の走査線９は、走査の対象でない場合にはＬレベル電圧に非活性化されるので、ｎ型ＴＦＴ３２はオフする。したがって、ｎ型ＴＦＴ３２は、第１の走査線９の活性化に応じてオンするスイッチング素子として機能する。
【００９４】
ｎ型ＴＦＴ３２がオンすると、列ドライバ回路１７によってデータ線７に供給された表示データのレベルに応じてコンデンサ３３が充放電される。一方、ｎ型ＴＦＴ３２がオフされると、データ保持ノードＮ１の電圧レベルが保持される。
【００９５】
この結果、データ保持回路３１ａは、データ保持ノードＮ１の電圧を、第１の走査線９が活性化された場合にはデータ線７の電圧に応じて設定し、第１の走査線９が非活性化された場合にはコンデンサ３３によって保持された電圧に設定する。このように、データ保持回路３１ａは、データ線７に供給される表示データのデータレベルを保持する一種のＤＲＡＭ（Dynamic Random Access Memory）として動作する。
【００９６】
ｎ型ＴＦＴ３４およびｐ型ＴＦＴ３５は、データ保持回路３１ａが設定するデータ保持ノードＮ１の電圧に応じて、相補的にオン・オフするスイッチング素子として動作する。この結果、ノードＮ２は、データ保持ノードＮ１の電圧に応じて、基準電圧供給線８および共通電圧供給線１１のいずれか一方と電気的に結合される。
【００９７】
ｎ型ＴＦＴ３６のゲートは第２の走査線１０に接続されており、第２の走査線１０が行ドライバ回路１３によって走査されて、Ｈレベル電圧に活性化された場合にオンする。反対に、第２の走査線１０が走査されておらず、Ｌレベル電圧に非活性化される場合には、ｎ型ＴＦＴ３６はオフする。したがって、ｎ型ＴＦＴ３６は、第２の走査線１０の活性化に応答してオンするスイッチング素子として動作する。
【００９８】
第２の走査線１０が活性化されると、データ保持ノードＮ１の電圧が、表示データ“１”に対応するＨレベルであるときには、ｎ型ＴＦＴ３４および３６を介して、画素電極ノードＮｌｃは、基準電圧供給線８と結合されて書込基準電圧ＶＲＥＦが印加される。一方、データ保持ノードＮ１の電圧が、表示データ“０”に対応するＬレベルであるときには、画素電極ノードＮｌｃは、共通電圧供給線１１と結合されて、共通電圧ＶＣＯＭが印加される。
【００９９】
液晶表示素子３７の対向電極（図示せず）には、所定の対向電極電圧Ｖｃが印加される。一般的に、対向電極電圧Ｖｃは、共通電圧ＶＣＯＭに相当する。したがって、液晶表示素子３７に印加される液晶電圧Ｖｌｃは、データ保持ノードの電圧レベルに応じて、Ｖｌｃ＝（ＶＲＥＦ−Ｖｃ）あるいはＶｌｃ＝（ＶＣＯＭ−Ｖｃ）のいずれかに設定される。
【０１００】
このように、ｎ型ＴＦＴ３４，３６およびｐ型ＴＦＴ３５から構成される電圧印加回路３１ｂは、データ保持回路３１ａに保持されるデータレベルに応じた液晶電圧Ｖｌｃを液晶表示素子３７に印加する。
【０１０１】
図４は、液晶表示素子に印加される液晶電圧と反射光強度との関係を示す概念図である。
【０１０２】
図４を参照して、液晶表示素子３７は、ノーマリ・ブラック・モードの液晶表示を実行するものとする。また、表示コントラストが大きくなるように、液晶電圧ＶｌｃがＶｍａｘ＝｜（ＶＲＥＦ−Ｖｃ）｜のときに概ね最大輝度Ｌｍａｘを表示し、Ｖｍｉｎ＝｜（ＶＣＯＭ−Ｖｃ）｜のときに概ね最小輝度Ｌｍｉｎが得られるように各電圧を設定しておく。
【０１０３】
図２に示したように、各色を表示するためのドットを、面積比が概ね２：１に設定された２個のサブドットを用いて構成することにより、各ドットにおける反射輝度は２個のサブドットの反射輝度の組合せとなり、２ビットの画像信号による２ビットの階調表現に対応して、Ｌｍｉｎ、（１／３）Ｌｍａｘ、（２／３）ＬｍａｘおよびＬｍａｘの４段階のいずれかに設定することができる。
【０１０４】
さらに、列ドライバ回路１７に入力される２ビットの画像信号の上位ビット（Ｒ１、Ｇ１、Ｂ１）のデータを、面積が広い方のサブドットに対応させ、下位ビット（Ｒ０、Ｇ０、Ｂ０）のデータを面積が狭い方のサブドットにそれぞれ対応することにより、各色において２ビット＝４段階の階調表示を行なって、各画素ごとに６４色表示が可能となる。
【０１０５】
ここでは、各色の表示単位であるドットを面積比が概ね２：１である２個のサブドットによって構成するため、２ビットの画像信号が表現する４段階の階調レベルに対して、表示輝度のレベルがほぼ直線で対応付けられる。しかし、各ドットを構成するサブドットの面積比を適切に設定することにより、画像信号によって指定される階調レベルに対する表示輝度レベルの特性、すなわちγ特性を所望の特性に設定することも可能である。
【０１０６】
このように、液晶表示素子３７に液晶電圧を印加して表示を行なう場合において、各画面の表示フレームを２つの表示モードから構成することができる。第１の表示モードは、第１の走査線９および第２の走査線１０によってデータ保持回路３１ａおよび電圧印加回路３１ｂを走査して、液晶表示素子３７の表示状態を更新する表示モード（以降、リフレッシュ・モードとも称する）である。
【０１０７】
第２の表示モードは、第２の走査線１０によってサブドットの電圧印加回路３１ｂのみを走査して、データ保持回路３１ａの保持するデータ電圧を更新することなく、リフレッシュ・モードにおいてデータ保持回路３１ａに伝達された表示データのレベルに基づいた電圧を、電圧印加回路３１ｂを介して電圧を画素電極ノードＮｌｃに印加して、リフレッシュ・モードで指定された液晶表示素子３７の表示状態を更新することなく保持するモード（以降、ホールド・モードとも称する）である。
【０１０８】
次に、図５および図６を用いて本実施の形態に従う液晶表示装置１ａの全体動作について説明する。
【０１０９】
図５は、リフレッシュ・モードにおける液晶表示装置１ａの全体動作を説明するタイミングチャートである。
【０１１０】
図５を参照して、入力されたＲ、ＧおよびＢの画像信号は、画像信号処理回路２に送られる。第ｉ番目（ｉ＝自然数）入力画像フレーム（ｉ）に入力された画像信号は、画像信号処理回路２で時間軸が圧縮されて、入力画像フレーム（ｉ）に対応する表示フレーム（ｉ）のリフレッシュ・サブフレーム（ｉ）の期間に所定のタイミングで、列ドライバ回路１７に対して入力される。
【０１１１】
このように、液晶表示部５の１画面分の表示に対応する表示フレーム（１画面表示の単位期間）と、入力画像信号の１画面分に対応する入力画像フレーム（１画面入力の単位期間）とは同じ長さとする。そして、入力画像信号は、その入力画像フレームより１フレーム分遅れた表示フレームで、液晶表示部５に表示される。
【０１１２】
さらに、１表示フレームは、入力画像信号に応じて液晶表示部５の表示をリフレッシュ（更新）するためのリフレッシュ・サブフレームと、液晶表示部５の表示をホールド（保持）するためのホールド・サブフレームとによって構成される。リフレッシュ・サブフレームにおいては、画素６の各サブドットに対応して設けられた液晶駆動回路が、上述のリフレッシュ・モードで動作し、ホールド・サブフレームにおいては、上述のホールド・モードで動作する。
【０１１３】
図５に示されるように、１つの表示フレームは、１つのリフレッシュ・サブフレームと、１つ以上のホールド・サブフレームによって構成される。ここでは、１つの表示フレーム内に３つのホールド・サブフレームが含まれるものとする。
【０１１４】
そして、表示モード切替回路３ａは、入力される同期信号から、入力画像フレーム期間を４つのサブフレーム期間に分割し、先頭のサブフレームをリフレッシュ・サブフレームに、残りの３つのサブフレームをホールド・サブフレームに設定し、リフレッシュ・サブフレームかホールド・サブフレームかを示すモード識別信号ＳＲＨを出力する。
【０１１５】
画像信号処理回路２は、モード識別信号ＳＲＨがリフレッシュ・サブフレームを示す場合には、時間軸方向に圧縮された入力画像フレーム（ｉ）の画像信号は、表示フレーム（ｉ）のリフレッシュ・サブフレーム（ｉ）において、所定のタイミングで列ドライバ回路１７中のラッチ回路１９へ入力される。
【０１１６】
また、ドライバ制御回路３ｂはモード識別信号ＳＲＨがリフレッシュ・サブフレームを示す場合において、列ドライバ制御信号を列ドライバ回路１７に対して出力する。すなわち、列ドライバ回路１７のシフトレジスタ回路１８には、ドライバ制御回路３ｂから図５（ｆ），（ｇ）に示すタイミングでスタートパルスＳＴＨおよびシフトクロックＣＬＫＨが入力される。
【０１１７】
シフトクロックＣＬＫＨが入力されるごとに、順次シフトパルスがラッチパルスとしてラッチ回路１９に対して出力される。ラッチ回路１９においては、シフトレジスタ回路１８からのラッチパルスに基づいて、画像信号処理回路２から出力される表示データＲ［１..０］、Ｇ［１..０］およびＢ［１..０］をラッチすることにより、１ライン分のデータを、ライン方向（表示の横方向）に展開する。ライン方向に展開されたデータは、さらに後段のラッチ回路２０において、ドライバ制御回路３ｂから出力されるラッチパルスＬＰ（図５（ｈ））によって、共通のタイミングでラッチされる。
【０１１８】
ラッチ回路２０にラッチされた表示データは、パラレル／シリアル変換回路２１によって、上位ビットおよび下位ビットの順番でシリアル信号に変換される。変換されたシリアル信号は、バッファ回路２２を介して、液晶表示部５の各データ線７に入力される。このようにして、各データ線の信号ＤＲ１，ＤＧ１，ＤＢ１〜ＤＲｎ，ＤＧｎ，ＤＢｎは、図５（ｉ）に示すように、ラッチ回路２０でラッチされた信号をライン期間の前半で上位ビット（Ｒ１，Ｇ１，Ｂ１）、後半で下位ビット（Ｒ０，Ｇ０，Ｂ０）の順に時間分割したデータとなる。
【０１１９】
ドライバ制御回路３ｂからは、モード識別信号ＳＲＨの内容にかかわらず、行ドライバ信号が行ドライバ回路１３に対して出力される。すなわち、行ドライバ回路１３中のシフトレジスタ回路１４に対しては、図５（ｄ），（ｅ）に示されるようなタイミングで、スタートパルスＳＴＶおよびシフトクロックＣＬＫＶが入力される。
【０１２０】
制御信号発生回路１５は、表示モード切替回路３ａからのモード識別信号ＳＲＨがリフレッシュ・サブフレームを示す場合には、シフトレジスタ回路１４の出力するシフトパルスに基づいて、以下に説明するような、スイッチ１２、第１の走査線９および第２の走査線１０を駆動するための制御信号を発生する。これらの制御信号は、バッファ回路１６を介して、スイッチ１２、第１の走査線９、第２の走査線１０を駆動する。
【０１２１】
たとえば、第１ライン期間の前半においては、図５（ｍ）に示すように、バッファ回路１６は、第１ラインのサブドットａに対応する第１の走査線ＬＡ１ａおよび第２の走査線ＬＢ１ａに対して、Ｈレベル電圧の駆動パルスを出力する。同様に、第１ライン期間の後半においては、図５（ｎ）に示すように、第１ラインのサブドットｂに対応する第１の走査線ＬＡ１ｂおよび第２の走査線ＬＢ１ｂに対して、Ｈレベル電圧の駆動パルスがバッファ回路１６から出力される。
【０１２２】
さらに、リフレッシュ・サブフレームにおいては、既に説明したように、ライン期間の前半においては上位ビットに対応したデータが、ライン期間の後半においては下位ビットに対応したデータが、列ドライバ回路１７からそれぞれ出力されている。
【０１２３】
このように、第１ライン期間の前半においては、第１ラインのサブドットａに設けられた液晶駆動回路が、図３をもとに説明したリフレッシュ・モードで動作する。すなわち、サブドットａに対応するデータ保持回路３１ａおよび電圧発生回路３１ｂが、第１の走査線ＬＡ１ａおよび第２の走査線ＬＢ１ａによってそれぞれ走査され、第１ラインに対応する画像信号の上位ビットに応じた電圧が、データ保持回路３１ａによって保持される。さらに、電圧印加回路３１ｂは、データ保持回路３１ａによってデータ保持ノードＮ１に保持される電圧（すなわち表示データのＨレベル／Ｌレベル）に応じて、電圧供給線ＬＶＲ１ａに供給される書込基準電圧ＶＲＥＦもしくは共通電圧供給線１１に供給される共通電圧ＶＣＯＭを、サブドットａの液晶表示素子に印加する。
【０１２４】
同様に、第１ライン期間の後半においては、第１ラインのサブドットｂに設けられた液晶駆動回路がリフレッシュ・モードで動作して、第１ラインに対応する下位ビットのデータレベルに応じた電圧が、サブドットｂの液晶表示素子に印加される。
【０１２５】
第２ライン以降も同様にして、各ライン期間の前半において、画像信号の上位ビットに応じたデータがデータ線７に伝達される。さらに、サブドットａに設けられたデータ保持回路３１ａおよび電圧印加回路３１ｂが、第１の走査線９および第２の走査線１０によってそれぞれ走査されて、データ線７に伝達されたデータがデータ保持回路３１ａに保持されるとともに、当該データのＨレベル／Ｌレベルに応じて、書込基準電圧ＶＲＥＦもしくは共通電圧ＶＣＯＭが、電圧印加回路３１ｂによって、サブドットａに対応する液晶表示素子３７に印加される。
【０１２６】
また、各ライン期間の後半において、画像信号の下位ビットに応じたデータがデータ線７に伝達される。さらに、サブドットｂに設けられたデータ保持回路３１ａおよび電圧印加回路３１ｂが、第１の走査線９および第２の走査線１０によってそれぞれ走査されて、データ線７に伝達されたデータがデータ保持回路３１ａに保持されるとともに、当該データのＨレベル／Ｌレベルに応じて、書込基準電圧ＶＲＥＦもしくは共通電圧ＶＣＯＭが、電圧印加回路３１ｂによって、サブドットｂに対応する液晶表示素子３７に印加される。
【０１２７】
このようにして、液晶表示部５を構成するすべてのサブドットに対応する液晶表示素子に対して、画像信号に応じた電圧が書込まれる。
【０１２８】
すなわち、リフレッシュ・サブフレームにおいては、第１の走査線９および第２の走査線１０を順に活性化して、データ保持回路３１ａおよび電圧印加回路３１ｂを順次走査して、データ保持を行なうとともに、保持されたデータ（データ電圧）に基づいて液晶表示素子に電圧を印加できるので、１回のサブドット走査によって表示画像を更新することができ、表示画像データが別の画像に変化したときにも、表示画像を即座に切替えることができる。
【０１２９】
次に、ホールド・サブフレームの動作について説明する。
図６は、ホールド・モードにおける液晶表示装置１ａの全体動作を説明するタイミングチャートである。
【０１３０】
図６を参照して、ホールド・サブフレームにおいて、モード識別信号ＳＲＨがホールド・サブフレームを示し、これに基づいて列ドライバ回路１７に対しては、画像信号処理回路２からのＲＧＢ表示データおよびドライバ制御回路３ｂからの列ドライバ制御信号の供給が、図６に示すように停止される。すなわち、列ドライバ回路１７は停止状態となり、各データ線７には、常時Ｌレベル電圧が出力される。
【０１３１】
一方、行ドライバ回路１３に対しては、リフレッシュ・サブフレームと同様に、スタートパルスＳＴＶおよびシフトクロックＣＬＫＶが入力される。制御信号発生回路１５は、シフトレジスタ回路１４が出力するシフトパルスに基づいて、スイッチ１２、第１の走査線９および第２の走査線１０を駆動するための制御信号を発生し、バッファ回路１６を介してスイッチ１２、第１の走査線９および第２の走査線１０に対してそれぞれ伝達する。
【０１３２】
ホールド・サブフレームにおいては、第１ラインのサブドットａの走査線ＬＢ１ａ、サブドットｂの走査線ＬＢ１ｂ、…、と、第２の走査線１０が順に活性化されて、サブドットの各ラインが順次走査される。一方、それぞれのラインに対応する第１の走査線９の各々は、Ｌレベル電圧に設定される。さらに、第２の走査線１０の各々の活性化期間において、対応するスイッチ１２が導通して、走査されたラインに対応する基準電圧供給線８に書込基準電圧ＶＲＥＦが順次供給される。
【０１３３】
このように、第１ライン期間の前半において、第１ラインのサブドットａに設けられた液晶駆動回路がホールド・モードで動作する。すなわち、データ保持回路３１ａは、第１の走査線９によって走査されることはない。一方、電圧印加回路３１ｂは、第２の走査線１０によって走査され、データ保持回路３１ａによって保持されたデータ電圧、すなわち第１ラインの画像信号の上位ビットに応じた表示データのＨレベル／Ｌレベルに応じて、基準電圧供給線８に供給される書込基準電圧ＶＲＥＦもしくは共通電圧供給線１１に供給される共通電圧ＶＣＯＭを、サブドットａの液晶表示素子３７に再度印加して、再書込を実行する。
【０１３４】
同様に、第１ライン期間の後半においては、第１ラインのサブドットｂに対応して設けられた液晶駆動回路がホールド・モードで動作して、サブドットｂの液晶表示素子に対して再書込を実行する。
【０１３５】
第２ライン以降に対しても同様にして、各ライン期間の前半において、サブドットａに設けられた回路がホールド・モードで動作する。すなわち、データ保持回路３１ａは、第１の走査線９によって走査されることなく、電圧印加回路３１ｂが第２の走査線１０によって走査される。電圧印加回路３１ｂは、データ保持回路３１ａに保持されたデータ電圧、すなわち画像信号の上位ビットのレベルに応じて書込基準電圧ＶＲＥＦもしくは共通電圧ＶＣＯＭをサブドットａの液晶表示装置３８に再度印加して、再書込を実行する。
【０１３６】
また、各ライン期間の後半において、サブドットｂに対応して設けられた液晶駆動回路が、ホールド・モードで動作して、サブドットｂの液晶表示素子に対して再書込を実行する。
【０１３７】
このようにして、ホールド・サブフレームにおいては、リフレッシュ・サブフレームにおいて、データ保持回路３１ａに取り込まれ、かつ保持されたデータ電圧に基づいて、液晶表示素子に対して再書込が実行される。これにより、リフレッシュ・サブフレームに書込まれた液晶表示素子の光学状態は、各ホールド・サブフレームにおいて保持される。後続のホールド・サブフレームにおいても、同様に以上述べたホールド・サブフレームにおける動作が繰返し実行される。
【０１３８】
図７は、書込基準電圧ＶＲＥＦの極性を説明する概念図である。
図７を参照して、基準電圧発生回路４が生成する書込基準電圧ＶＲＥＦの極性は、各サブフレーム内の各表示ラインごとに反転され、さらに、同一サブフレーム内において各ラインの極性は反転される。これにより、ラインごとに液晶表示素子の電圧の極性を分散することができる。
【０１３９】
したがって、サブフレームの切替わりに起因する表示輝度のリップル、すなわちフリッカがさらに低減される。図７においては、対向電極の電圧Ｖｃに対して、書込基準電圧ＶＲＥＦを正にとる場合をプラス（＋）、負にとる場合をマイナス（−）と表記している。なお、プラス（＋）で表示された期間とマイナス（−）で表示された期間の各々において、書込基準電圧ＶＲＥＦと対向電極電圧Ｖｃとの電圧差は常に等しい。
【０１４０】
このように、書込基準電圧ＶＲＥＦの対向電極電圧Ｖｃに対する極性を各サブフレーム内における各表示ラインごとに反転させるとともに、サブフレーム間で各ライン間の極性を反転させる場合であっても、各基準電圧供給線８に対応して設けられたスイッチ１２が、各ラインにおける画素電圧の書込を行なう期間、すなわち第２の走査線１０の活性化期間を含む前後期間に導通して、書込基準電圧ＶＲＥＦを基準電圧供給線８に供給する。
【０１４１】
このように、書込基準電圧ＶＲＥＦをスイッチ１２を介して各基準電圧供給線８に供給することにより、スイッチ１２を設けずに基準電圧発生回路４から基準電圧供給線８の各々に書込基準電圧ＶＲＥＦを供給する場合に比べて、基準電圧発生回路４の容量性負荷が小さくなり、基準電圧発生回路４の回路規模を小さくすることができる。さらに、書込基準電圧ＶＲＥＦの極性を反転する際における、基準電圧供給線８の有する容量性負荷の充放電による消費電力を低減することができる。
【０１４２】
図８は、実施の形態１に従う液晶表示装置１ａの表示輝度の変動を説明するための概念図である。
【０１４３】
図８（ａ）には、本発明の実施の形態に従う液晶表示装置１ａにおける表示輝度の変動が、図８（ｂ）においては、従来の液晶表示装置における表示輝度の変動が示される。
【０１４４】
図８（ａ）を参照して、本実施の形態に従う液晶表示装置１ａにおいては、表示フレームレートが低い場合であっても、リフレッシュ・サブフレームにおいてリフレッシュ（更新）された画像を、ホールド・サブフレームにおいて繰返し再書込するので、表示輝度のリップル（フリッカ）周波数を、従来の液晶表示装置よりも高くすることが可能である。これにより、表示輝度のリップルΔＬａが抑制される。特に、人間の視覚的特性を考慮すれば、サブフレームの周波数をおよそ６０Ｈｚ程度またはそれ以上に設定するのが望ましい。また、表示フレームレートを下げた場合においても、各表示フレーム内における液晶表示素子の平均電圧は低下することがないので、表示コントラストも低下することがない。
【０１４５】
これに比べて、図８（ｂ）に示す従来の液晶表示装置においては、低消費電力化を図るために表示フレーム期間を長くとって、表示フレームレートを低くすると、表示輝度のリップルΔＬｂは、大きくなってしまう。また、各表示フレーム期間内において、液晶表示素子の平均電圧が低下するので、表示コントラストも低下してしまう。
【０１４６】
図９は、液晶表示装置１ａにおける列ドライバ回路１７の消費電力を示す概念図である。
【０１４７】
既に説明したように、ホールド・サブフレームにおける液晶電圧の再書込は、各サブドットに設けられたデータ保持回路３１ａの保持するデータ電圧に基づいて実行されるので、各ホールド・サブフレームにおいては、列ドライバ回路１７を停止させることができる。
【０１４８】
図９を参照して、このように列ドライバ回路１７をリフレッシュ・サブフレームのみ動作するような間欠駆動を行って、ホールド・サブフレームにおいては、列ドライバ回路１７の動的に電力を消費する部分の動作を停止させることができる。
【０１４９】
すなわち、１つの表示フレームを、Ｎ個（Ｎ：自然数）のサブフレームから構成する場合において、列ドライバ回路の消費電力Ｗａｒは、下式で示される。
【０１５０】
Ｗａｒ＝（１／Ｎ）×Ｗｒ＋（（Ｎ−１）／Ｎ）×Ｗｈ
ここで、Ｗｒは、リフレッシュ・サブフレーム期間における平均消費電力、すなわち動的消費電力と静的消費電力の和の平均を示し、Ｗｈは、ホールド・サブフレームにおける平均消費電力、すなわち静的消費電力の平均値を示すものとする。
【０１５１】
列ドライバ回路１７をＣＭＯＳ回路で構成すれば、静的消費電力は極めて小さくすることができるので、Ｗａｒ≒（１／Ｎ）×Ｗｒとなる。すなわち、列ドライバ回路１７の間欠駆動を行なわない従来の液晶表示装置に比べて、列ドライバ回路の消費電力を、ほぼ１／Ｎに低減することができる。
【０１５２】
列ドライバ回路１７の駆動周波数は、行ドライバ回路１３の駆動周波数に比べるとはるかに高く、たとえば液晶表示部の水平画素数を１００程度としても、前者が後者の約１００倍に達する。このため、列ドライバ回路１７の消費電力も、行ドライバ回路１３に比べてはるかに高くなる。我々の実験によれば、縦横各１００画素程度の場合において、液晶表示装置全体の消費電力の約５０％程度が列ドライバ回路で消費されていることがわかっている。
【０１５３】
したがって、液晶表示装置１ａのように、列ドライバ回路１７を間欠駆動してその消費電力を低減することは、液晶表示装置全体の低消費電力化に大きな効果をもたらす。なお、実施の形態１においては、各表示フレームを１つのリフレッシュ・サブフレームと３つのホールド・サブフレームから構成して、合計４個（Ｎ＝４）のサブフレームから構成するようにしたが、１つの表示フレームに含まれるホールド・サブフレームの個数は、各データ保持回路３１ａにおいてデータ保持ノードＮ１の保持電圧が、電圧印加回路３１ｂ内のｎ型ＴＦＴ３４もしくはｐ型ＴＦＴ３５のしきい値電圧を超えないように維持可能な範囲で任意に設定することが可能である。
【０１５４】
［液晶表示装置内における電源供給］
図１０は、実施の形態１に従う液晶表示装置１ａにおける行ドライバ回路１３および列ドライバ回路１７の消費電流を示す概念図である。
【０１５５】
上述したように、リフレッシュ・サブフレームにおいては、行ドライバ回路１３および列ドライバ回路１７の両方が動的な、すなわち周期的な動作を実行するのに対し、ホールド・サブフレームにおいては、液晶表示素子に対して画素電圧の再書込を実行するにも関わらず、列ドライバ回路１７の動的な動作を停止することができる。
【０１５６】
リフレッシュ・サブフレームにおける消費電流ｉｒ＋ｉｃは、行ドライバ回路１３の動的および静的消費電流の和と、列ドライバ回路１７の動的消費電流および静的消費電流の和との総和に相当する。一方、ホールド・サブフレームにおいては、列ドライバ回路１７の動的な動作部分は停止するので、消費電流ｉｒは、行ドライバ回路１３における動的諸費電流および静的消費電流の和と、列ドライバ回路１７の静的消費電流の和との総和に相当する。列ドライバ回路１７の動作周波数は、行ドライバ回路１３の動作周波数よりも高く、さらに列ドライバ回路１７の素子数は、行ドライバ回路１３よりも多いため、列ドライバ回路の動的消費電流は、行ドライバの動的消費電流の数十倍程度となる。また、すでに説明したように、それぞれのドライバ回路をＣＭＯＳ回路で構成すれば、静的消費電流は、動的消費電流に比較して、極めて小さな値に抑制される。
【０１５７】
このように、行ドライバ回路１３および列ドライバ回路１７の消費電流の合計は、表示フレーム期間内で大きく変動する。したがって、これらのドライバ回路に対する動作電源、すなわち動作電流を供給するための電源回路の設計が、液晶表示装置全体の低消費電力化において重要となる。
【０１５８】
従来の技術で説明したように、低消費電力化が要求される携帯機器用の電源として用いられるチャージポンプ回路について、リフレッシュ・サブフレームにおけるドライバ回路の消費電流に合せて能力設計を行うと、消費電流の小さいホールド・サブフレームにおいても自己消費電力の大きなチャージポンプ回路によって電源供給が実行されるため、電源効率の低下を招いて、液晶表示装置の消費電力が増大してしまう。
【０１５９】
一方、ホールド・サブフレームにおけるドライバ回路の消費電流または表示フレーム期間内におけるドライバ回路の平均消費電流に基づいてチャージポンプ回路の能力設定を行なうと、チャージポンプ回路の自己消費電力を抑制することができるものの、リフレッシュ・サブフレームにおける消費電流を十分に供給しきれず、動作電源電圧の低下や変動が生じてドライバ回路の動作が不安定になってしまうおそれがある。
【０１６０】
したがって、実施の形態１に従う液晶表示装置１ａにおける電源供給は、各表示フレーム期間内において、ドライバ回路の消費電流が大きく変化することに対応して設計される。
【０１６１】
再び図１を参照して、液晶表示装置１ａは、電源制御回路２３と、電源回路２４とをさらに備える。電源制御回路２３は、表示モード切替回路３ａからモード識別信号ＳＲＨを受けて、電源回路２４の動作を制御する。電源回路２４は、外部電源から入力電源電圧Ｖｉを受けて、行ドライバ回路１３および列ドライバ回路１７の動作電源電圧Ｖｏｐを電源ノード２５に生成する。行ドライバ回路１３および列ドライバ回路１７は、電源ノード２５に供給される動作電源電圧Ｖｏｐの供給を受けて動作する。行ドライバ回路１３および列ドライバ回路１７における消費電流、すなわちそれぞれの動作電流は、ｉｖおよびｉｈで示される。
【０１６２】
図１１は、電源回路２４の構成を示すブロック図である。
図１１を参照して、電源回路２４は、スイッチング制御回路５０と、正電圧を生成するためのｋ個（ｋ：自然数）のチャージポンプ回路５１−１〜５１−ｋおよびレギュレータ回路５２−１〜５２−ｋと、負電圧を出力するための（ｋ＋１）個のチャージポンプ回路５３−０〜５３−ｋおよびレギュレータ回路５４−０〜５４−ｋとを有する。
【０１６３】
チャージポンプ回路５１−１〜５１−ｋは、ｋ段縦続接続されている。以降においては、正電圧を生成するためのチャージポンプ回路５１−１〜５１−ｋを総称して、単にチャージポンプ回路５１とも称する。各チャージポンプ回路５１は、入力電圧の約２倍の電圧を出力する。
【０１６４】
初段のチャージポンプ回路５１−１は、入力電源電圧Ｖｉを受けて、約２倍の出力電圧＋２・Ｖｉを生成する。２段目のチャージポンプ回路５１−２は、チャージポンプ回路５１−１が出力する出力電圧＋２・Ｖｉを受けて、＋４・Ｖｉを出力する。以降のチャージポンプ回路も同様に動作し、ｋ段目のチャージポンプ回路５１−ｋが出力する出力電圧は２k・Ｖｉになる。
【０１６５】
レギュレータ回路５２−１〜５２−ｋは、チャージポンプ回路５１−１〜５１−ｋに対応してそれぞれ配置される。レギュレータ回路５２−１〜５２−ｋは、対応するチャージポンプ回路の出力電圧を必要に応じて降圧し、安定した動作電源電圧として出力する。レギュレータ回路５２−１〜５２−ｋがそれぞれ出力する動作電源電圧は、＋Ｖｏ１〜＋Ｖｏｋでそれぞれ示される。
【０１６６】
各チャージポンプ回路５１には、スイッチング制御回路５０からスイッチングパルスＰａ，Ｐｂと、それぞれの反転パルス／Ｐａおよび／Ｐｂが与えられる。
【０１６７】
図１２は、正電圧を出力するためのチャージポンプ回路５１の構成を示す回路図である。
【０１６８】
図１２を参照して、チャージポンプ回路５１は２つのチャージポンプユニット６０ａおよび６０ｂと、スイッチ７１とを有する。
【０１６９】
チャージポンプ６０ａは、図２３（ａ）において説明したチャージポンプ回路３００ａと同様の構成を有し、コンデンサ６１ａ，６２ａと、ｐチャネルトランジスタ６３ａ，６４ａ，６５ａと、ｎチャネルトランジスタ６６ａと、パルスドライバ６７ａ，６８ａ，６９ａ，７０ａとを有する。チャージポンプ回路５１への入力電圧Ｖｎｉは、初段のチャージポンプ回路５１−１においては入力電源電圧Ｖｉであり、以降のチャージポンプ回路においては、前段のチャージポンプ回路の出力電圧に相当する。
【０１７０】
ｐチャネルトランジスタ６３ａおよび６４ａは、入力電圧Ｖｎｉが入力されるノードＮ３と、チャージポンプユニット６０ａの出力ノードに相当するノードＮ４との間に直列に接続される。
【０１７１】
ｐチャネルトランジスタ６５ａおよびｎチャネルトランジスタ６６ａは、ノードＮ３と接地電圧ＧＮＤを供給する接地ノードＮ５との間に直列に結合される。パルスドライバ６７ａ、６９ａおよび７０ａは、スイッチング制御回路５０からのスイッチングパルスＰａを、ｐチャネルトランジスタ６３ａ、６４ａおよびｎチャネルトランジスタ６６ａのゲートにそれぞれ伝達する。
【０１７２】
パルスドライバ６８ａは、スイッチングパルスＰａの位相を反転させたスイッチングパルス／Ｐａをｐチャネルトランジスタ６４ａのゲートに伝達する。コンデンサ６１ａは、ｐチャネルトランジスタ６４ａおよび６５ａと並列に接続される。コンデンサ６２ａは、ノードＮ３とノードＮ４との間に結合される。
【０１７３】
チャージポンプユニット６０ａにおいては、スイッチングパルスＰａおよびその反転パルス／Ｐａに基づいて、スイッチングパルスＰａがＨレベルに設定される、スイッチング周期の前半期間においては、パルスドライバ６７ａ〜７０ａを介して、ｐチャネルトランジスタ６４ａおよびｎチャネルトランジスタ６６ａがオンし、ｐチャネルトランジスタ６３ａおよび５５ａがオフされる。これに伴い、コンデンサ６１ａは、入力電圧Ｖｎｉまで充電される。また、スイッチングパルスＰａがＬレベルに設定される、スイッチング周期の後半期間においては、ｐチャネルトランジスタ６４ａおよびｎチャネルトランジスタ６６ａがオフされて、ｐチャネルトランジスタ６３ａおよび６５ａがオンする。これに応じて、コンデンサ６１ａに充電された電圧は、入力電圧Ｖｎｉだけシフトし、コンデンサ６１ａに充電された電荷がコンデンサ６２ａに移動する。
【０１７４】
このようなスイッチング動作を繰返すことによって、ノードＮ４には、ノードＮ３に入力される入力電圧Ｖｎｉの概ね２倍の出力電圧２・Ｖｎｉが生成される。
【０１７５】
チャージポンプユニット６０ｂは、チャージポンプユニット６０ａと同様の構成を有し、トランジスタ６３ａ〜６６ａにそれぞれ相当するトランジスタ６３ｂ〜６６ｂと、コンデンサ６１ａおよび６２ａにそれぞれ相当するコンデンサ６１ｂおよび６２ｂと、パルスドライバ６７ａ〜７０ａにそれぞれ相当するパルスドライバ６７ｂ〜７０ｂとを有する。
【０１７６】
チャージポンプユニット６０ｂは、スイッチング制御回路５０からのスイッチングパルスＰｂおよびその反転パルス／Ｐｂに基いてチャージポンプユニット６０ａと同様のスイッチング動作を実行して、入力電圧Ｖｎｉの概ね２倍の出力電圧２・ＶｎｉをノードＮ６に生成出力する。
【０１７７】
チャージポンプユニット６０ａにおいては、リフレッシュ・サブフレームにおける大きな消費電流（ｉｒ＋ｉｃ）に対応した電流供給能力を考慮して、十分低いオン抵抗となるように、トランジスタ６３ａ〜６６ａのトランジスタサイズを比較的大きく設計する。一方、チャージポンプユニット６０ｂにおいては、ホールド・サブフレームにおける小さな消費電流ｉｃを供給するのに十分な程度の比較的高いオン抵抗となるように、トランジスタ６３ｂ〜６６ｂのトランジスタサイズは、トランジスタ６３ａ〜６６ａと比較して、小さく設計される。この結果、チャージポンプユニット６０ａは、十分な電流供給能力をもつ一方で自己消費電力がこれに応じて比較的大きくなる。一方、チャージポンプユニット６０ｂは、電流供給能力は小さいものの自己消費電力もこれに応じて抑制される。
【０１７８】
スイッチング制御回路５０は、モード識別信号ＳＲＨに基づいて、表示モードがリフレッシュ・モードおよびホールド・モードのいずれであるかを判断して、スイッチングパルスＰａおよびＰｂとそれぞれの反転パルス／Ｐａおよび／Ｐｂを生成する。
【０１７９】
スイッチ７１は、スイッチ切替信号ＳＣＰのレベルに応じて、ノードＮ４およびＮ６のいずれか一方を、チャージポンプ回路５１の出力ノードＮｐ１と選択的に結合する。
【０１８０】
図１３は、スイッチング制御回路によるスイッチングパルスの生成を説明するタイミングチャートである。
【０１８１】
スイッチング制御回路５０は、モード識別信号ＳＲＨに基づいて、リフレッシュ・サブフレームにおいては、液晶パネルの表示タイミングと同期した１００ｋＨｚ程度の内部クロックＣＬＫに基づいて、スイッチングパルスＰａおよび／Ｐａを生成する。一方、スイッチングパルスＰｂおよびその反転パルス／Ｐｂの生成は停止されて、これらのクロックの信号レベルは、ＨレベルおよびＬレベルにそれぞれ固定される。この結果、チャージポンプユニット６０ａにおけるスイッチング動作が実行されて、ノードＮ４に出力電圧２・Ｖｎｉが生成される一方で、チャージポンプユニット６０ｂの動作は停止される。
【０１８２】
一方、ホールド・サブフレームにおいては、スイッチング制御回路５０は、内部クロックＣＬＫに基づいて、スイッチングパルスＰｂおよび／Ｐｂを生成する。一方、スイッチングパルスＰａおよびその反転パルス／Ｐａの生成は停止されて、これらのクロックの信号レベルは、ＨレベルおよびＬレベルにそれぞれ固定される。この結果、チャージポンプユニット６０ｂにおけるスイッチング動作が実行されて、ノードＮ６に出力電圧２・Ｖｎｉが生成される一方で、チャージポンプユニット６０ａの動作は停止される。
【０１８３】
また、電源制御回路２３によって出力されるスイッチ切替信号ＳＣＰは、リフレッシュ・サブフレームにおいてはＨレベルに設定され、ホールド・サブフレームにおいては、Ｌレベルに設定される。
【０１８４】
再び図１２を参照して、スイッチ７１は、スイッチ切替信号ＳＣＰがＨレベルに設定されるリフレッシュ・サブフレームにおいては、ノードＮ４を出力ノードＮｐ１と接続し、ホールド・サブフレームにおいては、ノードＮ６と出力ノードＮｐ１とを接続する。
【０１８５】
リフレッシュ・サブフレームにおいては、チャージポンプユニット６０ａ中の低いオン抵抗を有するトランジスタ６３ａ〜６６ａのスイッチング動作によって、出力ノードＮｐ１に出力電圧２・Ｖｎｉが生成される。したがって、リフレッシュ・サブフレームにおける比較的大きな消費電流を高い電源効率で供給できる。
【０１８６】
これに対して、ホールド・サブフレームにおいては、チャージポンプユニット６０ｂ中のトランジスタサイズが小さくゲート容量が抑制されたトランジスタ６３ｂ〜６６ｂのスイッチング動作によって、出力ノードＮｐ１に出力電圧２・Ｖｎｉが生成される。したがって、チャージポンプユニット６０ａの自己消費電力はほとんど無視できるレベルとなる。
【０１８７】
このように、必要な動作電流が異なるリフレッシュ・サブフレームとホールド・サブフレームのそれぞれにおいて、動作電流に応じたオン抵抗を有するトランジスタのスイッチング動作によって、動作電源を供給する構成とするので、それぞれのサブフレームにおいて必要な動作電流を十分に供給して動作電源電圧Ｖｏｐの変動を防止するとともに、チャージポンプ回路５１全体でのにおける自己消費電力を抑制することができる。これにより、液晶表示装置全体の消費電力の低減が可能となる。
【０１８８】
再び図１１を参照して、電源回路２４は、外部電源から入力された入力電源電圧Ｖｉを反転するためのチャージポンプ回路５３−０と、チャージポンプ回路５１−１〜５１−ｋの出力電圧をそれぞれ反転して負電圧を生成するためのチャージポンプ回路５３−１〜５３−ｋと、チャージポンプ回路５３−０〜５３−ｋにそれぞれ対応して設けられるレギュレータ回路５４−０〜５４−ｋをさらに含む。以降においては、負電圧を生成するためのチャージポンプ回路５３−０〜５３−ｋを総称して、単にチャージポンプ回路５３とも称する。各チャージポンプ回路５１は、入力電圧の約−１倍の電圧を出力する。
【０１８９】
チャージポンプ回路５３−１は、チャージポンプ回路５１−１の出力電圧＋２・Ｖｉを反転して、−２・Ｖｉを生成する。また、チャージポンプ回路５３−ｋは、チャージポンプ回路５１−ｋの出力電圧である２k・Ｖｉを反転して、−２k・Ｖｉを出力する。
【０１９０】
レギュレータ回路５４−０〜５４−ｋは、チャージポンプ回路５３−０〜５３−ｋに対応してそれぞれ設けられ、対応するチャージポンプ回路５３が出力する負電圧に基づいて、安定的な負電圧の動作電源電圧−Ｖｏ０〜−Ｖｏｋをそれぞれ出力する。すなわち、レギュレータ回路５２−１〜５２−ｋおよび５４−０〜５４−ｋのそれぞれが出力する動作電源電圧のうちのいずれかを、行ドライバ回路１３および列ドライバ回路１７の動作電源電圧Ｖｏｐとして、図１に示した電源ノード２５に供給する。
【０１９１】
図１４は、負電圧を供給するチャージポンプ回路５３の構成を示す回路図である。
【０１９２】
図１４を参照して、チャージポンプ回路５３は、チャージポンプユニット８０ａおよび８０ｂと、スイッチ９１とを有する。
【０１９３】
チャージポンプユニット８０ａは、図２３（ｂ）において説明したチャージポンプ回路３００ｂと同様の構成を有し、コンデンサ８１ａ，８２ａと、ｐチャネルトランジスタ８３ａと、ｎチャネルトランジスタ８４ａ，８５ａ，８６と、パルスドライバ８７ａ，８８ａ，８９ａ，９０ａとを有する。チャージポンプ回路５３への入力電圧Ｖｎｉは、初段のチャージポンプ回路５３−０においては入力電源電圧Ｖｉであり、以降のチャージポンプ回路５３−１〜５３−ｋにおいては、チャージポンプ回路５１−１〜５３−ｋのそれぞれの出力電圧に相当する。
【０１９４】
ｐチャネルトランジスタ８３ａおよびｎチャネルトランジスタ８４ａは、入力電圧Ｖｎｉが入力されるノードＮ７と、接地ノードＮ８との間に直列に接続される。ｎチャネルトランジスタ８５ａおよび８６ａは、接地ノードＮ８とチャージポンプユニット８０ａの出力ノードに相当するノードＮ９との間に直列に結合される。
【０１９５】
パルスドライバ８７ａおよび８９ａは、スイッチング制御回路５０からのスイッチングパルスＰａを、ｐチャネルトランジスタ８３ａおよびｎチャネルトランジスタ８５ａのゲートにそれぞれ伝達する。パルスドライバ８８ａおよび９０ａは、スイッチングパルスＰａの位相を反転させたスイッチングパルス／Ｐａをｎチャネルトランジスタ８４ａおよび８６ａのゲートにそれぞれ伝達する。コンデンサ８１ａは、ｎチャネルトランジスタ８４ａおよび８５ａと並列に接続される。コンデンサ６２ａは、接地ノードＮ８とノードＮ９との間に結合される。
【０１９６】
チャージポンプユニット８０ａにおいては、スイッチングパルスＰａおよびその反転パルス／Ｐａに基づいて、スイッチングパルスＰａがＨレベルに設定される、スイッチング周期の前半期間においては、パルスドライバ８７ａ〜９０ａを介して、ｐチャネルトランジスタ８３ａおよびｎチャネルトランジスタ８５ａがオンし、ｎチャネルトランジスタ８４ａおよび８６ａがオフされる。これに伴い、コンデンサ８１ａは、入力電圧Ｖｎｉまで充電される。
【０１９７】
また、スイッチングパルスＰａがＬレベルに設定される、スイッチング周期の後半期間においては、ｐチャネルトランジスタ８３ａおよびｎチャネルトランジスタ８５ａがオフされて、ｎチャネルトランジスタ８４ａおよび８６ａがオンする。これに応じて、コンデンサ６１ａに充電された電圧は、−Ｖｎｉだけシフトし、コンデンサ８１ａに充電された電荷がコンデンサ８２ａに移動する。
【０１９８】
このようなスイッチング動作を繰り返すことによって、入力電圧Ｖｎｉの概ね−１倍の出力電圧−ＶｎｉがノードＮ９に生成される。
【０１９９】
チャージポンプユニット８０ｂは、チャージポンプユニット８０ａと同様の構成を有し、トランジスタ８３ａ〜８６ａにそれぞれ相当するトランジスタ８３ｂ〜８６ｂと、コンデンサ８１ａおよび８２ａにそれぞれ相当するコンデンサ８１ｂおよび８２ｂと、パルスドライバ８７ａ〜９０ａにそれぞれ相当するパルスドライバ８７ｂ〜９０ｂとを有する。
【０２００】
チャージポンプユニット８０ｂは、スイッチングパルスＰｂおよびその反転パルス／Ｐｂに基いてチャージポンプユニット８０ａと同様のスイッチング動作を実行して、入力電圧Ｖｎｉの概ね−１倍の出力電圧−ＶｎｉをノードＮ１０に生成出力する。
【０２０１】
スイッチ９１は、スイッチ７１と同様に動作して、スイッチ切替信号ＳＣＰのレベルに応じて、ノードＮ９およびＮ１０いずれか一方を、チャージポンプ回路５３の出力ノードＮｐ２と選択的に結合する。
【０２０２】
スイッチングパルスＰａ，Ｐｂ、反転パルス／Ｐａ，／Ｐｂおよびスイッチ切替信号ＳＣＰは、チャージポンプユニット６０ａおよび６０ｂと共通であるので、詳細な説明は繰り返さない。
【０２０３】
チャージポンプユニット８０ａにおいては、チャージポンプユニット６０ａと同様に、トランジスタ８３ａ〜８６ａのトランジスタサイズは比較的大きく設計される。一方、チャージポンプユニット８０ｂにおいては、チャージポンプユニット６０ｂと同様に、トランジスタ８３ｂ〜８６ｂのトランジスタサイズは、トランジスタ８３ａ〜８６ａと比較して小さく設計される。この結果、チャージポンプユニット８０ａは、十分な電流供給能力をもつ一方で自己消費電力がこれに応じて比較的大きくなる。一方、チャージポンプユニット６０ｂは、電流供給能力は小さいものの自己消費電力もこれに応じて抑制される。
【０２０４】
このような構成とすることにより、必要な動作電流が異なるリフレッシュ・サブフレームとホールド・サブフレームのそれぞれにおいて、動作電流に応じたオン抵抗を有するトランジスタのスイッチング動作によって動作電源を供給することができる。したがって、負電圧の供給についても、それぞれのサブフレームにおいて必要な動作電流を十分に供給して動作電源電圧Ｖｏｐの変動を防止するとともに、チャージポンプ回路５３全体での自己消費電力を抑制することができる。
【０２０５】
このようにして、単一の入力電源電圧Ｖｉに基づいて、さまざまなレベルの動作電圧を生成することができる。さらに、動作電流の大きいリフレッシュ・サブフレームと、動作電流の小さいホールド・サブフレームとのそれぞれにおいて、電流供給能力は高いが自己消費電力も大きいチャージポンプユニット６０ａおよび８０ａと、電流供給能力は低いが自己消費電力は小さいチャージポンプユニット６０ｂおよび８０ｂとを切替えて動作させることによって、電源回路２４の自己消費電力を抑制することができ、液晶表示装置全体の低消費電力化を図ることができる。
【０２０６】
なお、図１１においては、ｋ段に縦続接続されたチャージポンプ回路５１−１〜５１−ｋのそれぞれに対応して、レギュレータ回路５２−１〜５２−ｋを配する構成を示したが、液晶表示装置１ａの内部回路に対して、動作電圧として供給する必要がない範囲の電圧レベルに対応する部分については、レギュレータ回路を設けることは不要である。
【０２０７】
また、動作電源電圧の安定性がそれほど要求されない内部回路に対しては、レギュレータ回路の設置を省略して、チャージポンプ回路の出力を直接供給することもできる。同様に、チャージポンプ回路５３−０〜５３−ｋおよび対応するレギュレータ回路５４−０〜５４−ｋの配置についても、液晶表示装置内で必要とされる動作電源電圧のレベルに応じて、適宜その配置を省略することが可能である。
【０２０８】
さらに、サブフレームの種類に応じて、スイッチング動作が停止されるチャージポンプユニット中のトランジスタを強制的に押させて、これらによるリーク電流が極めて低く設定できる場合には、スイッチ７１の構成を削除することができる。図１４に示した負電圧を発生するためのチャージポンプ回路５３の構成においても同様である。
【０２０９】
また、電源回路２４において、各レギュレータ回路を、チャージポンプ回路の後段に接続する構成を示したが、レギュレータ回路をチャージポンプ回路の前段に接続する構成とすることも可能である。
【０２１０】
［実施の形態１の変形例］
図１５は、実施の形態１の変形例に従うチャージポンプ回路の構成を示す回路図である。図１５においては、正電圧を発生するためのチャージポンプ回路の構成が代表的に示される。
【０２１１】
図１５を参照して、実施の形態１の変形例に従うチャージポンプ回路５１´は、図１２に示した実施の形態１に従うチャージポンプ回路５１の構成と比較して、スイッチ７１の配置が省略される点で異なる。したがって、出力ノードＮｐ１は、チャージポンプユニット６０ａの出力ノードＮ４およびチャージポンプユニット６０ｂの出力ノードＮ６の両方と直接接続される。チャージポンプ回路５１´のその他の部分の構成は、実施の形態１に従うチャージポンプ回路５１と同様である。さらに、実施の形態１の変形例においては、スイッチング制御回路５０によるスイッチングパルスの生成が、実施の形態１と異なる。
【０２１２】
図１６は、実施の形態１の変形例に従うスイッチングパルスの生成を示すタイミングチャートである。
【０２１３】
図１６を参照して、リフレッシュ・サブフレームにおいては、スイッチング制御回路５０は、スイッチングパルスＰａおよびＰｂの両方を、内部クロックＣＬＫに基づく一定周期で生成する。
【０２１４】
一方、ホールド・サブフレームにおいては、スイッチング制御回路５０は、チャージポンプユニット６０ｂに供給されるスイッチングパルスＰｂのみを生成して、チャージポンプユニット６０ａに供給されるスイッチングパルスＰａの生成を停止する。
【０２１５】
したがって、リフレッシュ・サブフレームにおいては、チャージポンプユニット６０ａおよび６０ｂの両方がスイッチング動作を実行して、出力電圧２・Ｖｎｉを生成する。一方、ホールド・サブフレームにおいては、チャージポンプユニット６０ｂのみが出力電圧２・Ｖｎｉを生成して、チャージポンプユニット６０ａにおけるスイッチング動作は停止される。
【０２１６】
チャージポンプユニット６０ｂを構成するトランジスタ６３ｂ〜６６ｂのオン抵抗、すなわちトランジスタサイズは、ホールド・サブフレームにおける消費電流（図１０におけるドライバ回路の消費電流ｉｃ）に対応して設計される。一方、チャージポンプユニット６０ａを構成するトランジスタ６３ａ〜６６ａのオン抵抗、すなわちトランジスタサイズは、リフレッシュ・サブフレームにおける消費電流とホールド・サブフレームにおける消費電流との差、すなわち図１０における消費電流ｉｒに対応して設計される。
【０２１７】
負電圧を出力するためのチャージポンプ回路の各々についても、図１４の構成において、スイッチ９１を省略するとともに、図１６に示されるスイッチングパルスＰａおよびＰｂを用いて、チャージポンプユニット８０ａおよび８０ｂをそれぞれ動作させる構成とすることにより、図１５に示される正電圧を生成するためのチャージポンプ回路の各々と同様の動作を実行することができる。
【０２１８】
このような構成とすることにより、実施の形態１と同様に、消費電流が異なるリフレッシュ・サブフレームとホールド・サブフレームとのそれぞれにおいて、消費電流に応じた適正な量の動作電流を供給するとともに、チャージポンプ回路における自己消費電力を、必要とされる動作電流レベルに合せて抑制することができる。したがって、実施の形態１の場合と同様に、電源回路２４の自己消費電力を抑制して、液晶表示装置１ａ全体の消費電力の低消費電力化が可能となる。
【０２１９】
［実施の形態２］
実施の形態１およびその変形においては、リフレッシュ・サブフレームとホールド・サブフレームとのいずれであるかを指定するモード識別信号ＳＲＨに基づいて、電源回路２４中における各チャージポンプ回路の動作をフィードフォワード的に制御した。
【０２２０】
実施の形態２においては、電源回路２４によって生成される動作電源電圧の変動や、動作電流の変動に応じて、電源回路２４の動作をフィードバック制御する構成について説明する。
【０２２１】
図１７は、実施の形態２に従うチャージポンプ回路の構成を示す回路図である。図１７には、正電圧を発生するためのチャージポンプ回路の構成が代表的に示される。
【０２２２】
図１７を参照して、実施の形態２に従うチャージポンプ回路５１″は、図１２に示される実施の形態１に従うチャージポンプ回路５１の構成と比較して、出力ノードＮｐ１の電圧を検出するための検出部９５をさらに備える点で異なる。
【０２２３】
検出部９５は、出力ノードＮｐ１の電圧について、基準（２・Ｖｎｉ）からの所定レベル以上の上昇および所定レベル以上の下降を検出する。たとえば、検出部９５は、出力ノードＮｐ１の電圧レベルが所定レベル以上上昇した場合には検出信号Ｄｒを活性化し、出力ノードＮｐ１の電圧レベルが所定レベル以上下降した場合には検出信号Ｄｄを活性化する。チャージポンプ回路５１″のその他の部分の構成は、実施の形態１に従うチャージポンプ回路５１と同様である。
【０２２４】
電源制御回路２３は、検出部９５の検出結果、すなわち検出信号ＤｒおよびＤｄに基づいて、スイッチ切替信号ＳＣＰを設定するとともに、スイッチング制御回路５０におけるスイッチングパルスＰａおよびＰｂの生成パターンの切替を指示する。
【０２２５】
具体的には、電源制御回路２３は、検出部９５によって、出力ノードＮｐ１の電圧レベルが所定レベルを超えて上昇したことを示す検出信号Ｄｒが活性化された場合には、切替信号ＳＣＰの生成およびスイッチングパルスＰａおよびＰｂの生成の指示を、図１３におけるホールド・サブフレームに対応するパターンに強制的に設定する。これは、チャージポンプ回路の供給電流に比較して消費電流が小さいため、出力電圧が上昇している現象を回避するためである。
【０２２６】
一方、検出部９５によって、出力ノードＮｐ１の電圧レベルが所定レベルを超えて下降したことを示す検出信号Ｄｄが活性化された場合には、切替信号ＳＣＰの生成およびスイッチングパルスＰａおよびＰｂの生成の指示を、図１３におけるリフレッシュ・サブフレームに対応するパターンに強制的に設定する。これは、消費電流に比較してチャージポンプ回路の供給電流が不足しているため、出力電圧が下降している現象を回避するためである。
【０２２７】
検出信号ＤｒおよびＤｄが活性化されていない状態、すなわち出力電圧が所定範囲内に収まっている場合には、検出部９５は、現状における、切替信号ＳＣＰおよびスイッチングパルスＰａおよびＰｂの生成パターンを維持する。
【０２２８】
このような構成とすることにより、各チャージポンプ回路の供給電流が、ドライバ回路の消費電流と比較して過大もしくは過小となっていないかを検出することによって、適正な供給電流量を設定するとともに、自己消費電力を抑制することができる。
【０２２９】
なお、検出部９５においては出力電圧の検出のみを実行して、検出信号Ｄｒ，Ｄｄの活性化を判断する機能部分は、スイッチング制御回路５０および電源制御回路２３に配置する構成とすることも可能である。
【０２３０】
図１７においては、正電圧を生成するためのチャージポンプ回路の構成について説明したが、図１４に示される負電圧を発生するためのチャージポンプ回路に対しても、同様の検出部９５を、出力ノードＮｐ２に対応して配置し、電源制御回路２３の動作を同様に設定することによって、負電圧の供給に関しても、同様の電流供給を実行することが可能である。
【０２３１】
また、図１６に示した実施の形態１の変形例に従うチャージポンプ回路の構成に対しても、同様の検出部９５を設けることにより、各チャージポンプ回路の出力電圧をフィードバックして、チャージポンプユニットの動作切替を実行する構成とすることもできる。
【０２３２】
［実施の形態２の変形例]
図１８は、実施の形態２の変形例に従う液晶表示装置１ｂの全体構成を示す概略ブロック図である。
【０２３３】
図１８を参照して、実施の形態２の変形例に従う液晶表示装置１ｂは、図１に示される実施の形態１に従う液晶表示装置１ａの構成と比較して、行ドライバ回路１３および列ドライバ回路１７に対して、動作電源電圧Ｖｏｐを供給するための電源ノード２５の電圧もしくは電流を検出するための検出部９７をさらに備える点で異なる。検出部９７は、図１７に示した検出部９５と同様の機能を有する。その他の部分の構成については、液晶表示装置１ａと同様であるので詳細な説明は繰返さない。
【０２３４】
このように、電源ノード２５に対して検出部９７を設けることにより、ドライバ回路の動作電流に相当する消費電流（ｉｈ＋ｉｖ）、もしくは消費電流による動作電源電圧Ｖｏｐの変動を直接検出して、検出結果に応じて電源回路２４の電流供給能力および自己消費電力を、実施の形態１もしくはその変形例に従って、消費電流の大・小に対応して適切に設定することができる。
【０２３５】
［実施の形態３］
以上述べたように、実施の形態１、２およびこれらの変形例に従う液晶表示装置は、表示品位を低下させることなく低消費電力動作が可能である。したがって、このような液晶表示装置は、携帯電話機や携帯情報端末機器等のバッテリ駆動機器に適している。
【０２３６】
図１９は、本発明の実施の形態３に従う携帯電話機１００の構成を示す概念図である。
【０２３７】
図１９を参照して、携帯電話機１００は、実施の形態１に従う液晶表示装置１ａの液晶表示部５を表示画面として備える。液晶表示装置１ａの構成の詳細については既に説明したとおりであるので繰返さない。これにより、表示品位の低下を防止して、低消費電力動作が可能な液晶表示装置を、電源回路の自己消費電力を抑制して駆動することができるので、携帯電話機に要求される高品位表示化と低消費電力化とにマッチした構成とすることができる。
【０２３８】
図２０は、本発明の実施の形態３に従う携帯情報端末機器１１０の構成を示す概念図である。
【０２３９】
図２０を参照して、携帯情報端末機器１１０は、実施の形態１に従う液晶表示装置１ａの液晶表示部５を表示画面として備える。これにより、携帯情報端末機器１１０は、携帯電話機１００と同様に、高品位表示化と低消費電力化とを図ることが可能となる。
【０２４０】
また、これらの携帯電話機１００および携帯情報端末機器１１０の液晶表示部として、実施の形態１の変形例、実施の形態２および実施の形態２の変形例に従う構成の液晶表示装置を適用することも可能である。
【０２４１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０２４２】
【発明の効果】
請求項１、２および９に記載の液晶表示装置は、第２の表示モードにおいて、一旦データ保持回路に取込まれて保持された表示データに基づいて、電位印加回路によって書込基準電位もしくは共通電位のいずれを画素電極に対して再書込みできるので、表示品位を低下させることなく、第２のドライブ回路を間欠駆動して低消費電力化を図ることができる。さらに、第１および第２の表示モードのそれぞれにおいて、第１および第２のドライバ回路で必要な動作電流に応じた適正な電流供給能力および自己消費電力のチャージポンプユニットを選択的に動作させて電源供給を実行できるので、電源回路の自己消費電力を抑制して、液晶表示装置全体の消費電力をさらに抑制できる。
【０２４３】
請求項３および４に記載の液晶表示装置は、第１および第２の表示モードの切替に応じてフィードフォワード的にチャージポンプユニットの選択を制御して、請求項１記載の液晶表示装置が奏する効果を享受することができる。
【０２４４】
請求項５から８に記載の液晶表示装置は、電源回路から供給される動作電源電圧もしくは動作電流をフィードバックしてチャージポンプユニットの選択を制御することによって、請求項１記載の液晶表示装置が奏する効果を享受することができる。
【０２４５】
請求項１０および１１記載の液晶表示装置は、請求項１記載の液晶表示装置が奏する効果に加えて、階調表示に基づいてカラー画像を表示することができる。
【０２４６】
請求項１２記載の携帯電話機は、第２の表示モードにおいて、一旦データ保持回路に取込まれて保持された表示データに基づいて、電位印加回路によって書込基準電位もしくは共通電位のいずれを画素電極に対して再書込みを実行することにより、第２のドライブ回路を間欠駆動が可能な液晶表示装置によって画面表示を実行する。また、第１および第２の表示モードのそれぞれにおいて、第１および第２のドライバ回路で必要な動作電流に応じた適正な電流供給能力および自己消費電力のチャージポンプユニットを選択的に動作させて電源供給を実行できるので、電源回路の自己消費電力を抑制して、液晶表示装置の消費電力をさらに抑制できるので、高品位表示化と低消費電力化とを図ることができる。
【０２４７】
請求項１３記載の携帯情報端末機器は、第２の表示モードにおいて、一旦データ保持回路に取込まれて保持された表示データに基づいて、電位印加回路によって書込基準電位もしくは共通電位のいずれを画素電極に対して再書込みを実行することにより、第２のドライブ回路を間欠駆動が可能な液晶表示装置によって画面表示を実行する。また、第１および第２の表示モードのそれぞれにおいて、第１および第２のドライバ回路で必要な動作電流に応じた適正な電流供給能力および自己消費電力のチャージポンプユニットを選択的に動作させて電源供給を実行できるので、電源回路の自己消費電力を抑制して、液晶表示装置の消費電力をさらに抑制できるので、高品位表示化と低消費電力化とを図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に従う液晶表示装置の全体構成を示す概略ブロック図である。
【図２】 各画素の構成を説明する概念図である。
【図３】 各サブドットに対応して設けられる液晶駆動回路の構成を示す回路図である。
【図４】 液晶表示素子に印加される液晶電圧と反射光強度との関係を示す概念図である。
【図５】 実施の形態１に従う液晶表示装置のリフレッシュ・モードにおける全体動作を説明するタイミングチャートである。
【図６】 実施の形態１に従う液晶表示装置のホールド・モードにおける全体動作を説明するタイミングチャートである。
【図７】 書込基準電圧ＶＲＥＦの極性を説明する概念図である。
【図８】 実施の形態１に従う液晶表示装置における表示輝度の変動を説明するための概念図である。
【図９】 実施の形態１に従う液晶表示装置における列ドライバ回路の消費電力を示す概念図である。
【図１０】 実施の形態１に従う液晶表示装置における行ドライバ回路および列ドライバ回路の消費電流を示す概念図である。
【図１１】 図１に示される電源回路の構成を示すブロック図である。
【図１２】 正電圧を出力するためのチャージポンプ回路の構成を示す回路図である。
【図１３】 スイッチング制御回路によるスイッチングパルスの生成を説明するタイミングチャートである。
【図１４】 負電圧を出力するチャージポンプ回路５３の構成を示す回路図である。
【図１５】 実施の形態１の変形例に従うチャージポンプ回路の構成を示す回路図である。
【図１６】 実施の形態１の変形例に従うスイッチングパルスの生成を示すタイミングチャートである。
【図１７】 実施の形態２に従うチャージポンプ回路の構成を示す回路図である。
【図１８】 実施の形態２の変形例に従う液晶表示装置の全体構成を示す概略ブロック図である。
【図１９】 本発明の実施の形態３に従う携帯電話機の構成を示す概念図である。
【図２０】 本発明の実施の形態３に従う携帯情報端末機器の構成を示す概念図である。
【図２１】 従来の液晶表示装置の構成を説明する概略ブロック図である。
【図２２】 図２１に示される各ドットごとに配置される液晶駆動回路の構成を示す回路図である。
【図２３】 チャージポンプ回路の構成例を説明する回路図である。
【符号の説明】
３ａ 表示モード切替回路、３ｂ ドライバ制御回路、４ 基準電圧発生回路、５ 液晶表示部、６ 画素、７ データ線、８ 基準電圧供給線、９ 第１の走査線、１０ 第２の走査線、１１ 共通電圧供給線、１２，７１，９１ スイッチ、１３ 行ドライバ回路、１７ 列ドライバ回路、２３ 電源制御回路、２４ 電源回路、２５ 電源ノード、３０ 液晶駆動回路、３１ａ データ保持回路、３１ｂ 電圧印加回路、３７ 液晶表示素子、５０ スイッチング制御回路、５１，５１´，５１″，５３ チャージポンプ回路、５２，５４ レギュレータ回路、６０ａ，６０ｂ，８０ａ，８０ｂ チャージポンプユニット、９５，９７ 検出部、Ｐａ，Ｐｂ スイッチングパルス、Ｎｌｃ 画素電極ノード、Ｎｐ対向電極ノード、ＳＲＨ モード識別信号、ＶＣＯＭ 共通電圧、ＶＲＥＦ 書込基準電圧、Ｖｃ 対向電極電圧。
【発明の属する技術分野】
この発明は、液晶表示装置に関し、より特定的には、低消費電力動作が可能な液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器に関する。
【０００２】
【従来の技術】
近年、高精細表示、低消費電力動作および省スペース化を実現可能なフラットパネル型表示装置（ＦＰＤ：Flat Panel Display）として、液晶表示装置（ＬＣＤ：Liquid Crystal Display）が盛んに開発されている。特に、携帯電話機や電子手帳などの携帯情報端末機器の表示装置としては、消費電力の面から液晶表示装置が一般的に搭載されている。
【０００３】
図２１は、従来の液晶表示装置の構成を説明する概略ブロック図である。
図２１を参照して、従来の液晶表示装置２０００は、画像信号処理回路２００と、ドライバ制御回路２０１と、液晶表示部２０２と、行ドライバ回路２０７と、列ドライバ回路２１０とを備える。
【０００４】
画像信号処理回路２００は、入力された画像信号を受けて、所定のタイミングにおけるＲ（赤）表示データＲ［１..０］、Ｇ（緑）表示データＧ［１..０］およびＢ（青）表示データＢ［１..０］を、列ドライバ回路２１０に対して出力する。Ｒ（赤）表示データＲ［１..０］、Ｇ（緑）表示データＧ［１..０］およびＢ（青）表示データＢ［１..０］を、単に「ＲＧＢ表示データ」とも総称する。
【０００５】
ドライバ制御回路２０１は、入力される同期信号に基づいて、行ドライバ回路２０７および列ドライバ回路２１０を制御するための行ドライバ制御信号および列ドライバ制御信号を生成する。
【０００６】
液晶表示部２０２は、マトリックス状に配された複数の画素２０３を有する。各画素２０３は、Ｒ（赤）、Ｇ（緑）およびＢ（青）をそれぞれ表示するための複数のドットに分割される。したがって、液晶表示部２０２においては、複数のドットがマトリックス状に配置されている。液晶表示部２０２においては、ドットの列ごとにデータ線２０４が配置され、ドットの行ごとに走査線２０５および共通電圧供給線２０６が配置される。
【０００７】
データ線２０４は、各ドットにおける画像表示のためのアナログ信号である画像表示信号を供給する。走査線１０５は、画素２０３のライン走査に用いられる。共通電圧供給線２０６は、各画素２０３（各ドット）に対して、共通電圧ＶＣＯＭを供給する。
【０００８】
行ドライバ回路２０７は、シフトレジスタ回路２０８およびバッファ回路２０９を有する。シフトレジスタ回路２０８は、ドライバ制御回路２０１からの行ドライバ制御信号に基づいて、各走査線２０５を順次活性化するための制御信号を生成する。バッファ回路２０９は、シフトレジスタ回路によって生成された制御信号に応じて、ライン走査の対象となった走査線２０５の電圧を、たとえばハイレベルに駆動する。なお、以下本明細書においては、２値的に設定される、信号のレベルおよび信号線の電圧レベルのハイレベルおよびローレベルのそれぞれを、「Ｈレベル」および「Ｌレベル」と称することとする。
【０００９】
列ドライバ回路２１０は、シフトレジスタ回路２１１と、ラッチ回路２１２および２１３と、Ｄ／Ａ変換回路２１４と、バッファ回路２１５とを有する。列ドライバ回路２１０は、走査の対象となったラインに含まれる各ドットに対して、表示データに基づく画像表示信号をデータ線２０４を介して供給する。
【００１０】
なお、ＲＧＢ表示データの各々は２ビットのデジタルデータであり、データ線２０４に供給される画像表示信号は、２ビットのＲＧＢ表示データに応じて定められる４段階の電圧レベルを有するアナログ信号であるものとする。
【００１１】
画像信号は、画像信号処理回路２００に入力され、所定のタイミングにおける表示データＲ［１..０］、Ｇ［１..０］およびＢ［１..０］として、列ドライバ回路１１０へ出力される。ドライバ制御回路２０１は、入力される同期信号に基づいて、行ドライバ回路１０７および列ドライバ回路１１０を制御するための列ドライバ制御信号ＳＴＨ，ＣＬＫＨ，ＬＰおよび行ドライバ制御信号ＳＴＶ，ＣＬＫＶを生成する。
【００１２】
列ドライバ回路２１０においては、まず、シフトレジスタ回路２１１が、ドライバ制御回路２０１から与えられる列ドライバ制御信号に応答して、シフトパルスを発生する。ラッチ回路２１２は、１ライン分のＲＧＢ表示データを、シフトレジスタ回路２１１からのシフトパルスに応答して順次ラッチする。これにより、１ライン分のＲＧＢ表示データが、ラッチ回路１１２によって展開される。
【００１３】
ラッチ回路２１２でラッチされたＲＧＢ表示データは、ラッチ回路２１３において共通のラッチパルスＬＰに基づいてさらにラッチされる。Ｄ／Ａ変換回路２１４は、ラッチ回路２１３にラッチされたＲＧＢ表示データをアナログ信号である画像表示信号に変換する。画像表示信号は、バッファ回路１１５を介して各データ線２０４に伝達される。
【００１４】
一方、行ドライバ回路２０７においては、シフトレジスタ回路２０８が、ドライバ制御回路２０１から与えられる行ドライバ制御信号に応答して、順次シフトパルスを生成する。シフトレジスタ回路２０８によって生成されたシフトパルスは、バッファ回路２０９を介して走査線２０５のそれぞれに伝達される。これに基づいて、各走査線２０５は、一定間隔で順次走査の対象となって、Ｈレベル電圧へ活性化される。
【００１５】
図２２は、画素２０３を構成するＲＧＢの各ドットごとに配置される液晶駆動回路を示す回路図である。
【００１６】
図２２を参照して、液晶表示素子２２１は、各ドットごとに配置される。液晶表示素子２２１は、図示しない反射電極および対向電極によって挟まれている。反射電極は画素電極ノードＮｌｃと結合され、対向電極は、所定電圧と結合されている。一般的に、対向電極に印加される所定電圧は、共通電圧ＶＣＯＭと同一の電圧に設定される。
【００１７】
液晶駆動回路は、画素電極ノードＮｌｃとデータ線２０４との間に設けられるＴＦＴ（Thin Film Transistor）２２０および画素電極ノードＮｌｃの電圧を保持するためのコンデンサ２２２を含む。
【００１８】
ＴＦＴ２２０は、走査線２０５の活性化（Ｈレベル）に応答してオンして、データ線２０４と画素電極ノードＮｌｃとを電気的に結合する。コンデンサ２２２は、画素電極ノードＮｌｃと共通電圧供給線２０６との間に接続されて、画素電極ノードＮｌｃの共通電圧ＶＣＯＭに対する電圧差を保持する。
【００１９】
対応する走査線２０５が行ドライバ回路２０７によって走査されると、ＴＦＴ２２０が導通状態となる。一方、列ドライバ回路２１０によって、各データ線２０４に出力される当該ドットに対応する画像表示信号は、ＴＦＴ２２０を介して、液晶表示素子２２１およびコンデンサ２２０に印加される。
【００２０】
これに応じて、液晶表示素子２２１には、ＴＦＴ２２０を介して印加された画素表示信号の電圧と、対向電極の電圧との電圧差に応じた電圧が印加される。液晶表示素子２２１は、この電圧差に応じた光学応答を示す。この結果、各画素のＲＧＢドットの反射率が、画像信号処理回路２００に入力された画像信号に基いたＲＧＢ表示データに応じて変化する。このようにして、液晶表示部１０２において、画像信号に基づく画像表示が実行される。
【００２１】
【発明が解決しようとする課題】
液晶表示装置の消費電力は、次式により示される。
【００２２】
Ｗｔ＝（Ｗｄｃ＋Ｗａｃ）
ここで、Ｗｔは、液晶表示装置全体の消費電力を示し、Ｗｄｃは駆動周波数Ｆｄに比例しない直流（静的な）消費電力を示し、Ｗａｃは、駆動周波数Ｆｄに比例して交流（動的な）消費電力を示している。
【００２３】
駆動周波数Ｆｄは、液晶表示部の画素数が一定である場合には、表示フレーム周波数（表示フレームレート）にほぼ比例して増大する。このことから、消費電力を低減するためには、表示フレーム周波数を低下させることにより、等価的に駆動周波数を低下させて、交流分消費電力Ｗａｃを低減させることが有効である。
【００２４】
しかしながら、従来の液晶表示装置においては、消費電力を低減するために、表示フレーム周波数を小さくすると、各液晶表示素子に電圧が印加されて画素表示信号が書込まれ、再び書込まれるまでの期間（すなわち１フレーム周期）が長くなる。このため、液晶表示素子の両極板間に存在する有限の抵抗率や、ＴＦＴのリーク等によって、液晶表示素子とコンデンサの有する静電容量によって、本来維持されるべき画素電極の電圧が、時間的に大きく変化するようになる。
【００２５】
この結果、液晶表示素子が透過型の場合には透過率が、また反射型の場合には反射率が時間的に変化して、表示輝度のリップルが増大して、いわゆるフリッカが視認されてしまう。また、画素電極の平均電圧も低下するために、十分なコントラストが得られないなど、表示品位が低下するという問題点があった。
【００２６】
一方、低消費電力化が要求される携帯機器用の表示装置においては、電源回路として、たとえば特開２０００−３３３４４４公報に開示されるようなチャージポンプ回路が用いられていた。
【００２７】
図２３は、チャージポンプ回路の構成例を説明する回路図である。
図２３を参照して、図２３（ａ）においては、入力電圧Ｖｉに対して２倍の出力電圧２・Ｖｉを発生するチャージポンプ回路３００ａが示されており、図２３（ｂ）においては、入力電圧Ｖｉを極性反転して出力電圧−Ｖｉを発生するチャージポンプ回路３００ｂが示される。
【００２８】
図２３（ａ）を参照して、チャージポンプ回路３００ａは、チャージポンプクロックＰＣＬＫおよびその反転クロック／ＰＣＬＫを生成するスイッチング制御回路３０１と、ｐチャネルトランジスタ３０３〜３０５と、ｎチャネルトランジスタ３０６と、トランジスタ３０３〜３０６に対応してそれぞれ配置されるクロックドライバ３０７〜３１０と、コンデンサ３０２ａおよび３０２ｂとを備える。
【００２９】
ｐチャネルトランジスタ３０３および３０４は、出力ノードＮｏ１と入力ノードＮｉ１との間に直列に結合される。ｐチャネルトランジスタ３０５およびｎチャネルトランジスタ３０６は、入力ノードＮｉ１と接地ノードＮｇとの間に直列に結合される。
【００３０】
クロックドライバ３０７、３０９および３１０は、スイッチング制御回路３０１からのチャージポンプクロックＰＣＬＫを、トランジスタ３０３、３０５および３０６のゲートにそれぞれ伝達する。クロックドライバ３０８は、反転クロック／ＰＣＬＫを、トランジスタ３０４のゲートに伝達する。
【００３１】
コンデンサ３０２ａは、ｐチャネルトランジスタ３０４および３０５と並列に結合される。コンデンサ３０２ｂは、入力ノードＮｉ１および出力ノードＮｏ１との間に結合される。
【００３２】
チャージポンプクロックＰＣＬＫがＨレベルに設定され、反転クロック／ＰＣＬＫがＬレベルに設定されるスイッチング周期の前半においては、ｐチャネルトランジスタ３０４およびｎチャネルトランジスタ３０６がオンし、ｐチャネルトランジスタ３０３および３０５がオフされる。これに応じて、コンデンサ３０２ａは、接地ノードＮｇと入力ノードＮｉ１との電圧差、すなわち入力電圧Ｖｉまで充電される。
【００３３】
チャージポンプクロックＰＣＬＫがＬレベルに設定され、反転クロック／ＰＣＬＫがＨレベルに設定されるスイッチング周期の後半においては、ｐチャネルトランジスタ３０４およびｎチャネルトランジスタ３０６がオフされて、ｐチャネルトランジスタ３０３および３０５がオンされる。これに応じて、コンデンサ３０２ａの充電電圧は、入力電圧Ｖｉだけシフトする。そして、コンデンサ３０２ａに充電された電荷は、コンデンサ３０２ｂに移動する。
【００３４】
このようなスイッチング動作を複数のスイッチング区間にわたって繰返すことにより、入力ノードＮｉ１と接地ノードＮｇとの電圧差の概ね２倍の出力電圧２・Ｖｉが出力ノードＮｏ１に出力される。
【００３５】
このようなチャージポンプ回路を多段接続することによって、ドライバ回路等で必要とされる動作電源電圧を入力電圧Ｖｉから得ることができる。
【００３６】
図２３（ｂ）を参照して、チャージポンプ回路３００ｂは、チャージポンプクロックＰＣＬＫおよびその反転クロック／ＰＣＬＫを生成するスイッチング制御回路３２０と、ｐチャネルトランジスタ３２３と、ｎチャネルトランジスタ３２４〜３２６と、クロックドライバ３２７〜３３０と、コンデンサ３２１ａ，３２１ｂとを有する。
【００３７】
ｎチャネルトランジスタ３２３およびｐチャネルトランジスタ３２４は、入力ノードＮｉ２と接地ノードＮｇとの間に直列に結合される。ｐチャネルトランジスタ３２５および３２６は、接地ノードＮｇと出力ノードＮｏ２との間に直列に結合される。クロックドライバ３２７、３２８および３３０は、スイッチング制御回路３２０からの反転クロック／ＰＣＬＫを、トランジスタ３２３、３２４および３２６のゲートにそれぞれ伝達する。クロックドライバ３２９は、スイッチング制御回路３２０からのチャージポンプクロックＰＣＬＫをトランジスタ３２５のゲートに伝達する。
【００３８】
コンデンサ３２１ａは、ｎチャネルトランジスタ３２４および３２５と並列に接続される。コンデンサ３２１ｂは、出力ノードＮｏ２と接地ノードＮｇとの間に結合される。
【００３９】
したがって、スイッチング周期の前半においては、ｐチャネルトランジスタ３２３およびｎチャネルトランジスタ３２５がオンされ、ｎチャネルトランジスタ３２４および３２６がオフされる。これに応じて、コンデンサ３２１ａは、接地ノードＮｇと入力ノードＮｉ２との電圧差、すなわち入力電圧Ｖｉまで充電される。
【００４０】
また、スイッチング周期の後半においては、ｐチャネルトランジスタ３２３およびｎチャネルトランジスタ３２５がオフされ、ｎチャネルトランジスタ３２４および３２６がオンされる。これに応じて、コンデンサ３２１ａの充電電圧は、−Ｖｉだけシフトされる。そして、コンデンサ３２１ａに充電された電荷は、コンデンサ３２１ｂに移動する。
【００４１】
このような動作を複数のスイッチング区間にわたって繰返すことにより、入力電圧Ｖｉの概ね−１倍の出力電圧−Ｖｉが出力ノードＮｏ２に生成される。このようなチャージポンプ回路３００ｂと、直列に結合されたチャージポンプ回路３００ａとを組合せることによって、負の動作電源電圧についても入力電圧Ｖｉから得ることができる。
【００４２】
ここで、チャージポンプ回路の自己消費電力について考える。たとえば、特開２０００−３３３４４４公報に記載されるように、電源の負荷電流が大きいときには、電源の出力インピーダンスを下げるために、トランジスタのオン抵抗をできるだけ小さくする場合がある。ＭＯＳトランジスタのゲート幅をＷ、ゲート長さをＬとすると、オン抵抗は、トランジスタサイズと呼ばれる定数（Ｗ／Ｌ）に比例して小さくなる。
【００４３】
しかしながら、オン抵抗を下げるためにゲート幅Ｗを大きく設計すると、ゲート電極層と下層のチャネル層との間の容量であるゲート容量が大きくなってしまう。このため、各トランジスタにおいて、スイッチング動作に応答したゲート容量での充放電量が増大するので、チャージポンプ回路の自己消費電力が増大してしまう。
【００４４】
したがって、チャージポンプ回路の設計については、負荷電流を十分考慮しないとチャージポンプ回路の自己消費電力の増大による電源効率の低下を招き、装置の消費電力が増大してしまうおそれがある。特に、携帯電話機等の低消費電力機器に用いられる液晶表示装置の電源回路においては、供給電力がミリワットオーダーであるので、電源回路中のチャージポンプ回路の自己消費電力が、電源効率に与える影響が大きい。
【００４５】
この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、表示品位を損なうことなく低消費電力化が可能な液晶表示装置ならびにそれを用いた携帯電話機および携帯情報端末機器を提供することである。
【００４６】
【課題を解決するための手段】
請求項１記載の液晶表示装置は、表示フレームごとに画面の表示を更新可能な液晶表示装置であって、マトリクス状に配置される複数の単位表示ドット画素を有する液晶表示部を備え、複数の単位表示ドットの各々は、印加される電圧に応じて光学応答が変化する液晶表示素子を有し、複数の単位表示ドットを走査するための第１のドライブ回路と、複数の単位表示ドットのうちの、第１のドライブ回路によって走査の対象となった少なくとも１つの単位表示ドットに対して、画面に対応する表示データを供給するための第２のドライブ回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第１の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、第２のドライブ回路から供給される表示データを受けて保持するための複数のデータ保持回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、少なくとも第２の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、データ保持回路に保持された表示データに応じて、第１および第２の所定電圧のいずれか一方を対応する液晶表示素子に印加するための複数の電圧印加回路と、第１および第２のドライブ回路に動作電圧を供給するための、電流供給能力がそれぞれ異なる複数のチャージポンプユニットを含む電源回路と、表示モードに応じて、複数のチャージポンプユニットを選択的に動作させるための電源制御回路とをさらに備える。表示フレームは、第１の表示モードで画面表示を実行する第１のサブフレームと、第２の表示モードで画面表示を実行する第２のサブフレームとから構成され、各チャージポンプユニットの自己消費電力は、電流供給能力の増加に応じて増大する。
【００４７】
請求項２記載の液晶表示装置は、請求項１記載の液晶表示装置であって、電源制御回路は、表示モードが第１および第２の表示モードのいずれであるかに基づいて、複数のチャージポンプユニットのうちの動作対象となる少なくとも１つに対して、所定周波数の動作クロックを供給する。
【００４８】
請求項３記載の液晶表示装置は、請求項１記載の液晶表示装置であって、電源回路は、第１の表示モードにおける消費電流に対応する電流供給能力を有する第１のチャージポンプユニットと、第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、電源制御回路に指示されて、第１および第２のチャージポンプユニットの一方と動作電圧を供給するノードとを結合するためのスイッチ回路とを有し、電源制御回路は、第１および第２の表示モードのそれぞれにおいて、第１および第２のチャージポンプユニットのそれぞれを相補的に動作させる。
【００４９】
請求項４記載の液晶表示装置は、請求項１記載の液晶表示装置であって、電源回路は、第１および第２の表示モードのそれぞれにおける消費電流の差に対応した電流供給能力を有する第１のチャージポンプユニットと、第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、第１および第２のチャージポンプユニットの出力を受けて、動作電圧を供給する出力ノードとを有し、電源制御回路は、第１の表示モードにおいて第１および第２のチャージポンプユニットの両方を動作させるとともに、第２の表示モードにおいて第２のチャージポンプユニットのみを動作させる。
【００５０】
請求項５記載の液晶表示装置は、請求項１記載の液晶表示装置であって、電源回路が出力する動作電圧を検出するための検出部をさらに備える。電源制御回路は、検出部による検出結果に基づいて、複数のチャージポンプユニットのうちの動作対象となる少なくとも１つに対して、所定周波数を有する動作クロックを供給する。
【００５１】
請求項６記載の液晶表示装置は、請求項１記載の液晶表示装置であって、電源回路から供給される動作電流を検出するための検出部をさらに備える。電源制御回路は、検出部による検出結果に基づいて、複数のチャージポンプユニットのうちの動作対象となる少なくとも１つに対して、所定周波数を有する動作クロックを供給する。
【００５２】
請求項７記載の液晶表示装置は、請求項５または６記載の液晶表示装置であって、電源回路は、第１の表示モードにおける消費電流に対応する電流供給能力を有する第１のチャージポンプユニットと、第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、電源制御回路に指示されて、第１および第２のチャージポンプユニットの一方と動作電圧を供給するノードとを結合するためのスイッチ回路とを有し、電源制御回路は、第１および第２のチャージポンプユニットのうちの検出結果に応じた一方に対して動作クロックを供給する。
【００５３】
請求項８記載の液晶表示装置は、請求項５または６記載の液晶表示装置であって、電源回路は、第１および第２の表示モードのそれぞれにおける消費電流の差に対応した電流供給能力を有する第１のチャージポンプユニットと、第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、第１および第２のチャージポンプユニットの出力を受けて、動作電圧を供給する出力ノードとを有し、電源制御回路は、検出結果に応じて、第１および第２のチャージポンプユニットの両方もしくは、第２のチャージポンプユニットのみに対して、動作クロックを供給する。
【００５４】
請求項９記載の液晶表示装置は、請求項１記載の液晶表示装置であって、液晶表示素子は、第１および第２の所定電圧がそれぞれ印加された場合において、最大輝度および最小輝度をそれぞれ表示する。
【００５５】
請求項１０記載の液晶表示装置は、請求項１記載の液晶表示装置であって、液晶表示部は、行列状に配置される、各々が所定数の単位表示ドットによって構成される複数の画素を含み、複数の画素の各々は、３原色のぞれぞれを階調表示するための３つの原色ドットを有し、各原色ドットは、同数ずつの単位表示ドットによって構成される。
【００５６】
請求項１１記載の液晶表示装置は、請求項１０記載の液晶表示装置であって、同数ずつの単位表示ドットのそれぞれは、異なる表示面積を有する。
【００５７】
請求項１２記載の携帯電話機は、液晶表示画面を備える携帯電話機であって、表示フレームごとに液晶表示画面の表示を更新可能な液晶表示装置を備える。液晶表示装置は、マトリクス状に配置されて液晶表示画面を構成する複数の単位表示ドット有する液晶表示部を含み、複数の単位表示ドットの各々は、印加される電圧に応じて光学応答が変化する液晶表示素子を有する。液晶表示装置は、さらに、複数の単位表示ドットを走査するための第１のドライブ回路と、複数の単位表示ドットのうちの、第１のドライブ回路によって走査の対象となった少なくとも１つの単位表示ドットに対して、画面に対応する表示データを供給するための第２のドライブ回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第１の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、第２のドライブ回路から供給される表示データを受けて保持するための複数のデータ保持回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第２の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、データ保持回路に保持された表示データに応じて、第１および第２の所定電圧のいずれか一方を対応する液晶表示素子に印加するための複数の電圧印加回路と、第１および第２のドライブ回路に動作電圧を供給するための、電流供給能力がそれぞれ異なる複数のチャージポンプユニットを含む電源回路と、表示モードに応じて、複数のチャージポンプユニットを選択的に動作させるための電源制御回路とを含む。表示フレームは、第１の表示モードで画面表示を実行する第１のサブフレームと、第２の表示モードで画面表示を実行する第２のサブフレームとから構成される。各チャージポンプユニットの自己消費電力は、電流供給能力の増加に応じて増大する。
【００５８】
請求項１３記載の携帯情報端末機器は、液晶表示画面を備える携帯情報端末機器であって、表示フレームごとに液晶表示画面の表示を更新可能な液晶表示装置を備える。液晶表示装置は、マトリクス状に配置されて液晶表示画面を構成する複数の単位表示ドット有する液晶表示部を含み、複数の単位表示ドットの各々は、印加される電圧に応じて光学応答が変化する液晶表示素子を有する。液晶表示装置は、さらに、複数の単位表示ドットを走査するための第１のドライブ回路と、複数の単位表示ドットのうちの、第１のドライブ回路によって走査の対象となった少なくとも１つの単位表示ドットに対して、画面に対応する表示データを供給するための第２のドライブ回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第１の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、第２のドライブ回路から供給される表示データを受けて保持するための複数のデータ保持回路と、複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第２の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、データ保持回路に保持された表示データに応じて、第１および第２の所定電圧のいずれか一方を対応する液晶表示素子に印加するための複数の電圧印加回路と、第１および第２のドライブ回路に動作電圧を供給するための、電流供給能力がそれぞれ異なる複数のチャージポンプユニットを含む電源回路と、表示モードに応じて、複数のチャージポンプユニットを選択的に動作させるための電源制御回路とを含む。表示フレームは、第１の表示モードで画面表示を実行する第１のサブフレームと、第２の表示モードで画面表示を実行する第２のサブフレームとから構成される。各チャージポンプユニットの自己消費電力は、電流供給能力の増加に応じて増大する。
【００５９】
【発明の実施の形態】
以下において、本発明の実施の形態を図面を参照して詳細に説明する。なお、以下の説明において、同一または相当部分については同一の参照符号を付すものとする。
【００６０】
［実施の形態１］
［低消費電力で画像表示を実行するための構成］
図１は、本発明の実施の形態１に従う液晶表示装置の全体構成を示す概略ブロック図である。
【００６１】
図１を参照して、実施の形態１に従う液晶表示装置１ａは、画像信号処理回路２と、表示モード切替回路３ａと、ドライバ制御回路３ｂと、基準電圧発生回路４と、液晶表示部５とを備える。
【００６２】
画像信号処理回路２は、液晶表示装置１ａに入力される画像信号を受けて、所定のタイミングにおける３原色のそれぞれの表示データである、Ｒ表示データＲ［１..０］、Ｇ表示データＧ［１..０］およびＢ表示データＢ［１..０］を生成する。
【００６３】
表示モード切替回路３ａは、入力される同期信号に基づいて、液晶表示部５における表示モードを切替えるためのモード識別信号ＳＲＨを生成する。表示モードの切替については、後程詳細に説明する。ドライバ制御回路３ｂは、同期信号に基づいて、行ドライバ回路１３および列ドライバ回路１７を制御するための列ドライバ制御信号および行ドライバ制御信号を生成する。行ドライバ制御信号は、行ドライバ回路１３に供給されるスタートパルスＳＴＶおよびシフトクロックＣＬＫＶを含む。列ドライバ制御信号は、列ドライバ回路１７に供給されるスタートパルスＳＴＨおよびシフトクロックＣＬＫＨを含む。ドライバ制御回路３ｂは、さらに、内部クロックＣＬＫを生成する。
【００６４】
同期信号は、画像信号の水平および垂直タイミングをそれぞれ示すための水平同期信号および垂直同期信号、ならびに画像信号の有効期間を表わす画像信号イネーブル信号等の総称である。さらに、液晶表示部の表示階調数をたとえば各色４階調とし、入力される画像信号のデータ、すなわちＲＧＢ表示データの各々のビット幅を上記階調数に対応して、各色２ビットずつとする。
【００６５】
基準電圧発生回路４は、同期信号に基づいたタイミングに従って、書込基準電圧ＶＲＥＦを生成する。
【００６６】
液晶表示部５は、マトリックス状に配置された画素６を有する。液晶表示部５全体においては、行方向にｍ個（ｍ：自然数）および列方向にｎ個（ｎ：自然数）の画素が配置されているものとする。
【００６７】
図２は、各画素の構成を説明する概念図である。
図２を参照して、画素６の各々は、Ｒ（赤）、Ｇ（緑）およびＢ（青）をそれぞれ表示するための複数のドットから構成される。各ドットは、さらに複数のサブドットに分割される。すなわち、Ｒ（赤）を表示するためのドットは、サブドット４０および４１から構成され、Ｇ（緑）を表示するためのドットは、サブドット４２および４３から構成され、Ｂ（青）を表示するためのドットは、サブドット４４および４５から構成される。
【００６８】
以降においては、液晶表示部５中の第ｘ行−第ｙ列に位置する画素６中のサブドットを、Ｒ（ｘ，ｙ）ａ、Ｒ（ｘ，ｙ）ｂ、Ｇ（ｘ，ｙ）ａ、Ｇ（ｘ，ｙ）ｂ、Ｂ（ｘ，ｙ）ａ、Ｂ（ｘ，ｙ）ｂとも称することとする。ここでｘは、１以上ｎ以下の自然数であり、ｙは、１以上ｍ以下の自然数である。
【００６９】
このように、１つの画素６は、２×３＝６個のサブドットから構成される。さらに、各ドットを構成する２個のサブドットの面積比は、概ね２：１となるように分割されているものとする。たとえば、サブドットＲ（ｘ，ｙ）ａとＲ（ｘ，ｙ）ｂとの面積比は、概ね２：１に設定される。このように、添字ａが付されたサブドットＲ（ｘ，ｙ）ａ、Ｇ（ｘ，ｙ）ａおよびＢ（ｘ，ｙ）ａの各々の面積は、添字ｂが付されたサブドットＲ（ｘ，ｙ）ｂ、Ｇ（ｘ，ｙ）ｂおよびＢ（ｘ，ｙ）ｂの各々の面積の２倍である。また、以下においては、サブドットＲ（ｘ，ｙ）ａ、Ｇ（ｘ，ｙ）ａおよびＢ（ｘ，ｙ）ａを総称する場合にはサブドットａと表記し、サブドットＲ（ｘ，ｙ）ｂ、Ｇ（ｘ，ｙ）ｂおよびＢ（ｘ，ｙ）ｂを総称する場合にはサブドットｂと表記するものとする。
【００７０】
なお、各ドットにおけるサブドット数を２個ずつとしたのは例示に過ぎない。すなわち、各ドットをＲＧＢ表示データのビット幅に対応した任意の数のサブドットに分割して、画像表示を行なうことが可能である。
【００７１】
再び図１を参照して、液晶表示部５においては、このようなサブドットが（２×ｍ）行−（３×ｎ）列にマトリクス状に配置されることになる。後程詳細に説明するが、液晶表示素子は、各ドットごとに配置される。
【００７２】
液晶表示部５においては、各サブドットにデータを供給するためのデータ線７と、各サブドット中の液晶表示素子に印加するための書込基準電圧ＶＲＥＦを伝達するための基準電圧供給線８と、各画素（サブドット）をライン走査するための第１および第２の走査線９および１０と、各サブドットに共通電圧ＶＣＯＭを供給するための共通電圧供給線１１とが配置される。
【００７３】
データ線７は、サブドットの列ごとに配置され、液晶表示部５全体では、３×ｎ本配置される。
【００７４】
基準電圧供給線８は、サブドットの行ごとに配置される。したがって、液晶表示部５全体においては、電圧供給線ＬＶＲ１ａ，ＬＶＲ１ｂ〜ＬＶＲｍａ，ＬＶＲｍｂの２×ｍ本が配置される。なお、以下においては、電圧供給線ＬＶＲ１ａ，ＬＶＲ１ｂ〜ＬＶＲｍａ，ＬＶＲｍｂを総称する場合に、符号８を用いることとする。
【００７５】
第１の走査線９および第２の走査線１０は、サブドットの行ごとに配置される。したがって、液晶表示部５全体においては、第１の走査線ＬＡ１ａ，ＬＡ１ｂ〜ＬＡｍａ，ＬＡｍｂの２×ｍ本が配置される。なお、以下においては、第１の走査線ＬＡ１ａ，ＬＡ１ｂ〜ＬＡｍａ，ＬＡｍｂを総称する場合に、符号９を用いることとする。
【００７６】
同様に、液晶表示部５全体においては、第２の走査線ＬＢ１ａ，ＬＢ１ｂ〜ＬＢｍａ，ＬＢｍｂの２×ｍ本が配置される。なお、以下においては、第２の走査線ＬＢ１ａ，ＬＢ１ｂ〜ＬＢｍａ，ＬＢｍｂを総称する場合に、符号１０を用いることとする。
【００７７】
書込基準電圧ＶＲＥＦを発生する基準電圧発生回路４と、電圧供給線ＬＶＲ１ａ，ＬＶＲ１ｂ〜ＬＶＲｍａ，ＬＶＲｍｂの各々との間には、スイッチ１２が配置される。
【００７８】
行ドライバ回路１３は、サブドット、すなわち画素のライン走査するために、第１および第２の走査線９，１０の電圧およびスイッチ１２のオン・オフを制御する。行ドライバ回路１３は、シフトレジスタ回路１４と、制御信号発生回路１５と、バッファ回路１６とを含む。
【００７９】
シフトレジスタ回路１４は、スタートパルスＳＴＶおよびシフトクロックＣＬＫＶに基づいて、順次シフトパルスを生成する。制御信号発生回路１５は、シフトレジスタ回路１４が出力するシフトパルスに基づいて、第１の走査線９、第２の走査線１０およびスイッチ１２のそれぞれを制御するための制御信号を生成する。バッファ回路１６は、制御信号発生回路１５が発生する制御信号に基づいて、第１および第２の走査線９，１０と、スイッチ１２のオン・オフを制御する信号とを駆動する。
【００８０】
この結果、行ドライバ回路１３によるライン走査に対応して、第１の走査線９、第２の走査線１０が選択的にＨレベルに活性化されるとともに、スイッチ１２がオンされる。これにより、選択的にオンされたスイッチ１２に対応する基準電圧供給線８に対して、書込基準電圧ＶＲＥＦが供給される。スイッチ１２は、対応する第２の走査線１０の活性化期間中においてオンされる。
【００８１】
列ドライバ回路１７は、液晶表示部５に配置されたデータ線７を駆動して、行ドライバ回路１３によって走査されたサブドットに対して、ＲＧＢ表示データを供給する。列ドライバ回路１７は、シフトレジスタ回路１８と、ラッチ回路１９および２０と、パラレル／シリアル変換回路２１と、バッファ回路２２とを有する。
【００８２】
シフトレジスタ回路１８は、スタートパルスＳＴＨおよびシフトクロックＣＬＫＨに基づいてシフトパルスを発生する。ラッチ回路１９は、１ライン分のＲＧＢ表示データＲ［１..０］、Ｇ［１..０］およびＢ［１..０］をシフトレジスタ回路１８からのシフトパルスに基づいて順次ラッチすることによって、１ライン分の表示データを展開する。
【００８３】
ラッチ回路２０は、共通のラッチパルスＬＰによって、ラッチ回路１９によってラッチされたＲＧＢ表示データをさらにラッチする。パラレル−シリアル変換回路２１は、ラッチ回路２０によってラッチされた２ビットのＲＧＢ表示データの各々を、１ビットずつのシリアルデータに変換する。バッファ回路２２は、パラレル／シリアル変換回路によって１ビットずつのシリアルデータに変換されたＲＧＢ表示データＤＲ１，ＤＧ１，ＤＢ１〜ＤＲｎ，ＤＧｎ，ＤＢｎを、対応するデータ線７に駆動する。
【００８４】
なお、本実施の形態においては、ラインごとに走査されて、１ライン分のＲＧＢ表示データが一括してデータ線７のそれぞれに駆動される構成を示したが、いわゆる点順次駆動方式に従って、行ドライバ回路１３および列ドライバ回路１７を構成することも可能である。
【００８５】
図３は、各サブドットに対応して設けられる液晶駆動回路の構成を示す回路図である。
【００８６】
図３を参照して、液晶駆動回路３０は、データ保持回路３１ａと、電圧印加回路３１ｂと、コンデンサ３８とを有する。また、液晶表示素子３７は、各サブドットごとに配置される。液晶表示部５が反射光により表示を行なう反射型の液晶表示装置である場合には、液晶駆動回路は、液晶表示素子３７を一旦透過した光を反射するための反射電極（図示せず）の背面に設けることができる。また、液晶表示素子３７は、メモリセルを有しないたとえばＴＮ（Twisted Nematic）液晶を用いることとする。
【００８７】
データ保持回路３１ａは、データ線７とデータ保持ノードＮ１との間に電気的に結合されるｎ型ＴＦＴ３２と、共通電圧ＶＣＯＭを供給する共通電圧供給線１１とデータ保持ノードＮ１の間に接続されるコンデンサ３３とを有する。ｎ型ＴＦＴ３２のゲートは第１の走査線９と結合される。
【００８８】
電圧印加回路３１ｂは、書込基準電圧ＶＲＥＦを供給する基準電圧供給線８とノードＮ２との間に電気的に結合されるｎ型ＴＦＴ３４と、共通電圧供給線１１とノードＮ２との間に電気的に結合されるｐ型ＴＦＴ３５と、ノードＮ２と画素電極ノードＮｌｃとの間に電気的に結合されるｎ型ＴＦＴ３６とを有する。
【００８９】
ｎ型ＴＦＴ３４およびｐ型ＴＦＴ３５のゲートは、データ保持ノードＮ１と結合される。ｎ型ＴＦＴ３６のゲートは第２の走査線１０と結合される。
【００９０】
コンデンサ３８は、画素電極ノードＮｌｃの電圧を保持するために、画素電極ノードＮｌｃと共通電圧供給線１１との間に接続される。
【００９１】
液晶表示素子３７は、対向電極と結合される対向電極ノードＮｐと画素電極ノードＮｌｃとの間の電圧差Ｖｌｃ（以下、液晶電圧Ｖｌｃとも称する）に応じた光学応答を示す。したがって、液晶表示素子３７が反射型の場合には、液晶電圧Ｖｌｃに応じて反射率が変化する。また、液晶表示素子３７が透過型の場合には、液晶電圧Ｖｌｃに応じて透過率が変化する。
【００９２】
データ線７は、同一の列に属するサブドットにそれぞれ対応する複数の液晶駆動回路に共通に接続される。また、第１の走査線９、第２の走査線１０、基準電圧供給線８および共通電圧供給線１１は、同一の行（ライン）に属するサブドットに対応してそれぞれ設けられる複数の液晶駆動回路に共通に接続される。
【００９３】
行ドライバ回路１３によって、第１の走査線９が走査されてＨレベル電圧に活性化されると、ｎ型ＴＦＴ３２はオンする。反対に、対応する第１の走査線９は、走査の対象でない場合にはＬレベル電圧に非活性化されるので、ｎ型ＴＦＴ３２はオフする。したがって、ｎ型ＴＦＴ３２は、第１の走査線９の活性化に応じてオンするスイッチング素子として機能する。
【００９４】
ｎ型ＴＦＴ３２がオンすると、列ドライバ回路１７によってデータ線７に供給された表示データのレベルに応じてコンデンサ３３が充放電される。一方、ｎ型ＴＦＴ３２がオフされると、データ保持ノードＮ１の電圧レベルが保持される。
【００９５】
この結果、データ保持回路３１ａは、データ保持ノードＮ１の電圧を、第１の走査線９が活性化された場合にはデータ線７の電圧に応じて設定し、第１の走査線９が非活性化された場合にはコンデンサ３３によって保持された電圧に設定する。このように、データ保持回路３１ａは、データ線７に供給される表示データのデータレベルを保持する一種のＤＲＡＭ（Dynamic Random Access Memory）として動作する。
【００９６】
ｎ型ＴＦＴ３４およびｐ型ＴＦＴ３５は、データ保持回路３１ａが設定するデータ保持ノードＮ１の電圧に応じて、相補的にオン・オフするスイッチング素子として動作する。この結果、ノードＮ２は、データ保持ノードＮ１の電圧に応じて、基準電圧供給線８および共通電圧供給線１１のいずれか一方と電気的に結合される。
【００９７】
ｎ型ＴＦＴ３６のゲートは第２の走査線１０に接続されており、第２の走査線１０が行ドライバ回路１３によって走査されて、Ｈレベル電圧に活性化された場合にオンする。反対に、第２の走査線１０が走査されておらず、Ｌレベル電圧に非活性化される場合には、ｎ型ＴＦＴ３６はオフする。したがって、ｎ型ＴＦＴ３６は、第２の走査線１０の活性化に応答してオンするスイッチング素子として動作する。
【００９８】
第２の走査線１０が活性化されると、データ保持ノードＮ１の電圧が、表示データ“１”に対応するＨレベルであるときには、ｎ型ＴＦＴ３４および３６を介して、画素電極ノードＮｌｃは、基準電圧供給線８と結合されて書込基準電圧ＶＲＥＦが印加される。一方、データ保持ノードＮ１の電圧が、表示データ“０”に対応するＬレベルであるときには、画素電極ノードＮｌｃは、共通電圧供給線１１と結合されて、共通電圧ＶＣＯＭが印加される。
【００９９】
液晶表示素子３７の対向電極（図示せず）には、所定の対向電極電圧Ｖｃが印加される。一般的に、対向電極電圧Ｖｃは、共通電圧ＶＣＯＭに相当する。したがって、液晶表示素子３７に印加される液晶電圧Ｖｌｃは、データ保持ノードの電圧レベルに応じて、Ｖｌｃ＝（ＶＲＥＦ−Ｖｃ）あるいはＶｌｃ＝（ＶＣＯＭ−Ｖｃ）のいずれかに設定される。
【０１００】
このように、ｎ型ＴＦＴ３４，３６およびｐ型ＴＦＴ３５から構成される電圧印加回路３１ｂは、データ保持回路３１ａに保持されるデータレベルに応じた液晶電圧Ｖｌｃを液晶表示素子３７に印加する。
【０１０１】
図４は、液晶表示素子に印加される液晶電圧と反射光強度との関係を示す概念図である。
【０１０２】
図４を参照して、液晶表示素子３７は、ノーマリ・ブラック・モードの液晶表示を実行するものとする。また、表示コントラストが大きくなるように、液晶電圧ＶｌｃがＶｍａｘ＝｜（ＶＲＥＦ−Ｖｃ）｜のときに概ね最大輝度Ｌｍａｘを表示し、Ｖｍｉｎ＝｜（ＶＣＯＭ−Ｖｃ）｜のときに概ね最小輝度Ｌｍｉｎが得られるように各電圧を設定しておく。
【０１０３】
図２に示したように、各色を表示するためのドットを、面積比が概ね２：１に設定された２個のサブドットを用いて構成することにより、各ドットにおける反射輝度は２個のサブドットの反射輝度の組合せとなり、２ビットの画像信号による２ビットの階調表現に対応して、Ｌｍｉｎ、（１／３）Ｌｍａｘ、（２／３）ＬｍａｘおよびＬｍａｘの４段階のいずれかに設定することができる。
【０１０４】
さらに、列ドライバ回路１７に入力される２ビットの画像信号の上位ビット（Ｒ１、Ｇ１、Ｂ１）のデータを、面積が広い方のサブドットに対応させ、下位ビット（Ｒ０、Ｇ０、Ｂ０）のデータを面積が狭い方のサブドットにそれぞれ対応することにより、各色において２ビット＝４段階の階調表示を行なって、各画素ごとに６４色表示が可能となる。
【０１０５】
ここでは、各色の表示単位であるドットを面積比が概ね２：１である２個のサブドットによって構成するため、２ビットの画像信号が表現する４段階の階調レベルに対して、表示輝度のレベルがほぼ直線で対応付けられる。しかし、各ドットを構成するサブドットの面積比を適切に設定することにより、画像信号によって指定される階調レベルに対する表示輝度レベルの特性、すなわちγ特性を所望の特性に設定することも可能である。
【０１０６】
このように、液晶表示素子３７に液晶電圧を印加して表示を行なう場合において、各画面の表示フレームを２つの表示モードから構成することができる。第１の表示モードは、第１の走査線９および第２の走査線１０によってデータ保持回路３１ａおよび電圧印加回路３１ｂを走査して、液晶表示素子３７の表示状態を更新する表示モード（以降、リフレッシュ・モードとも称する）である。
【０１０７】
第２の表示モードは、第２の走査線１０によってサブドットの電圧印加回路３１ｂのみを走査して、データ保持回路３１ａの保持するデータ電圧を更新することなく、リフレッシュ・モードにおいてデータ保持回路３１ａに伝達された表示データのレベルに基づいた電圧を、電圧印加回路３１ｂを介して電圧を画素電極ノードＮｌｃに印加して、リフレッシュ・モードで指定された液晶表示素子３７の表示状態を更新することなく保持するモード（以降、ホールド・モードとも称する）である。
【０１０８】
次に、図５および図６を用いて本実施の形態に従う液晶表示装置１ａの全体動作について説明する。
【０１０９】
図５は、リフレッシュ・モードにおける液晶表示装置１ａの全体動作を説明するタイミングチャートである。
【０１１０】
図５を参照して、入力されたＲ、ＧおよびＢの画像信号は、画像信号処理回路２に送られる。第ｉ番目（ｉ＝自然数）入力画像フレーム（ｉ）に入力された画像信号は、画像信号処理回路２で時間軸が圧縮されて、入力画像フレーム（ｉ）に対応する表示フレーム（ｉ）のリフレッシュ・サブフレーム（ｉ）の期間に所定のタイミングで、列ドライバ回路１７に対して入力される。
【０１１１】
このように、液晶表示部５の１画面分の表示に対応する表示フレーム（１画面表示の単位期間）と、入力画像信号の１画面分に対応する入力画像フレーム（１画面入力の単位期間）とは同じ長さとする。そして、入力画像信号は、その入力画像フレームより１フレーム分遅れた表示フレームで、液晶表示部５に表示される。
【０１１２】
さらに、１表示フレームは、入力画像信号に応じて液晶表示部５の表示をリフレッシュ（更新）するためのリフレッシュ・サブフレームと、液晶表示部５の表示をホールド（保持）するためのホールド・サブフレームとによって構成される。リフレッシュ・サブフレームにおいては、画素６の各サブドットに対応して設けられた液晶駆動回路が、上述のリフレッシュ・モードで動作し、ホールド・サブフレームにおいては、上述のホールド・モードで動作する。
【０１１３】
図５に示されるように、１つの表示フレームは、１つのリフレッシュ・サブフレームと、１つ以上のホールド・サブフレームによって構成される。ここでは、１つの表示フレーム内に３つのホールド・サブフレームが含まれるものとする。
【０１１４】
そして、表示モード切替回路３ａは、入力される同期信号から、入力画像フレーム期間を４つのサブフレーム期間に分割し、先頭のサブフレームをリフレッシュ・サブフレームに、残りの３つのサブフレームをホールド・サブフレームに設定し、リフレッシュ・サブフレームかホールド・サブフレームかを示すモード識別信号ＳＲＨを出力する。
【０１１５】
画像信号処理回路２は、モード識別信号ＳＲＨがリフレッシュ・サブフレームを示す場合には、時間軸方向に圧縮された入力画像フレーム（ｉ）の画像信号は、表示フレーム（ｉ）のリフレッシュ・サブフレーム（ｉ）において、所定のタイミングで列ドライバ回路１７中のラッチ回路１９へ入力される。
【０１１６】
また、ドライバ制御回路３ｂはモード識別信号ＳＲＨがリフレッシュ・サブフレームを示す場合において、列ドライバ制御信号を列ドライバ回路１７に対して出力する。すなわち、列ドライバ回路１７のシフトレジスタ回路１８には、ドライバ制御回路３ｂから図５（ｆ），（ｇ）に示すタイミングでスタートパルスＳＴＨおよびシフトクロックＣＬＫＨが入力される。
【０１１７】
シフトクロックＣＬＫＨが入力されるごとに、順次シフトパルスがラッチパルスとしてラッチ回路１９に対して出力される。ラッチ回路１９においては、シフトレジスタ回路１８からのラッチパルスに基づいて、画像信号処理回路２から出力される表示データＲ［１..０］、Ｇ［１..０］およびＢ［１..０］をラッチすることにより、１ライン分のデータを、ライン方向（表示の横方向）に展開する。ライン方向に展開されたデータは、さらに後段のラッチ回路２０において、ドライバ制御回路３ｂから出力されるラッチパルスＬＰ（図５（ｈ））によって、共通のタイミングでラッチされる。
【０１１８】
ラッチ回路２０にラッチされた表示データは、パラレル／シリアル変換回路２１によって、上位ビットおよび下位ビットの順番でシリアル信号に変換される。変換されたシリアル信号は、バッファ回路２２を介して、液晶表示部５の各データ線７に入力される。このようにして、各データ線の信号ＤＲ１，ＤＧ１，ＤＢ１〜ＤＲｎ，ＤＧｎ，ＤＢｎは、図５（ｉ）に示すように、ラッチ回路２０でラッチされた信号をライン期間の前半で上位ビット（Ｒ１，Ｇ１，Ｂ１）、後半で下位ビット（Ｒ０，Ｇ０，Ｂ０）の順に時間分割したデータとなる。
【０１１９】
ドライバ制御回路３ｂからは、モード識別信号ＳＲＨの内容にかかわらず、行ドライバ信号が行ドライバ回路１３に対して出力される。すなわち、行ドライバ回路１３中のシフトレジスタ回路１４に対しては、図５（ｄ），（ｅ）に示されるようなタイミングで、スタートパルスＳＴＶおよびシフトクロックＣＬＫＶが入力される。
【０１２０】
制御信号発生回路１５は、表示モード切替回路３ａからのモード識別信号ＳＲＨがリフレッシュ・サブフレームを示す場合には、シフトレジスタ回路１４の出力するシフトパルスに基づいて、以下に説明するような、スイッチ１２、第１の走査線９および第２の走査線１０を駆動するための制御信号を発生する。これらの制御信号は、バッファ回路１６を介して、スイッチ１２、第１の走査線９、第２の走査線１０を駆動する。
【０１２１】
たとえば、第１ライン期間の前半においては、図５（ｍ）に示すように、バッファ回路１６は、第１ラインのサブドットａに対応する第１の走査線ＬＡ１ａおよび第２の走査線ＬＢ１ａに対して、Ｈレベル電圧の駆動パルスを出力する。同様に、第１ライン期間の後半においては、図５（ｎ）に示すように、第１ラインのサブドットｂに対応する第１の走査線ＬＡ１ｂおよび第２の走査線ＬＢ１ｂに対して、Ｈレベル電圧の駆動パルスがバッファ回路１６から出力される。
【０１２２】
さらに、リフレッシュ・サブフレームにおいては、既に説明したように、ライン期間の前半においては上位ビットに対応したデータが、ライン期間の後半においては下位ビットに対応したデータが、列ドライバ回路１７からそれぞれ出力されている。
【０１２３】
このように、第１ライン期間の前半においては、第１ラインのサブドットａに設けられた液晶駆動回路が、図３をもとに説明したリフレッシュ・モードで動作する。すなわち、サブドットａに対応するデータ保持回路３１ａおよび電圧発生回路３１ｂが、第１の走査線ＬＡ１ａおよび第２の走査線ＬＢ１ａによってそれぞれ走査され、第１ラインに対応する画像信号の上位ビットに応じた電圧が、データ保持回路３１ａによって保持される。さらに、電圧印加回路３１ｂは、データ保持回路３１ａによってデータ保持ノードＮ１に保持される電圧（すなわち表示データのＨレベル／Ｌレベル）に応じて、電圧供給線ＬＶＲ１ａに供給される書込基準電圧ＶＲＥＦもしくは共通電圧供給線１１に供給される共通電圧ＶＣＯＭを、サブドットａの液晶表示素子に印加する。
【０１２４】
同様に、第１ライン期間の後半においては、第１ラインのサブドットｂに設けられた液晶駆動回路がリフレッシュ・モードで動作して、第１ラインに対応する下位ビットのデータレベルに応じた電圧が、サブドットｂの液晶表示素子に印加される。
【０１２５】
第２ライン以降も同様にして、各ライン期間の前半において、画像信号の上位ビットに応じたデータがデータ線７に伝達される。さらに、サブドットａに設けられたデータ保持回路３１ａおよび電圧印加回路３１ｂが、第１の走査線９および第２の走査線１０によってそれぞれ走査されて、データ線７に伝達されたデータがデータ保持回路３１ａに保持されるとともに、当該データのＨレベル／Ｌレベルに応じて、書込基準電圧ＶＲＥＦもしくは共通電圧ＶＣＯＭが、電圧印加回路３１ｂによって、サブドットａに対応する液晶表示素子３７に印加される。
【０１２６】
また、各ライン期間の後半において、画像信号の下位ビットに応じたデータがデータ線７に伝達される。さらに、サブドットｂに設けられたデータ保持回路３１ａおよび電圧印加回路３１ｂが、第１の走査線９および第２の走査線１０によってそれぞれ走査されて、データ線７に伝達されたデータがデータ保持回路３１ａに保持されるとともに、当該データのＨレベル／Ｌレベルに応じて、書込基準電圧ＶＲＥＦもしくは共通電圧ＶＣＯＭが、電圧印加回路３１ｂによって、サブドットｂに対応する液晶表示素子３７に印加される。
【０１２７】
このようにして、液晶表示部５を構成するすべてのサブドットに対応する液晶表示素子に対して、画像信号に応じた電圧が書込まれる。
【０１２８】
すなわち、リフレッシュ・サブフレームにおいては、第１の走査線９および第２の走査線１０を順に活性化して、データ保持回路３１ａおよび電圧印加回路３１ｂを順次走査して、データ保持を行なうとともに、保持されたデータ（データ電圧）に基づいて液晶表示素子に電圧を印加できるので、１回のサブドット走査によって表示画像を更新することができ、表示画像データが別の画像に変化したときにも、表示画像を即座に切替えることができる。
【０１２９】
次に、ホールド・サブフレームの動作について説明する。
図６は、ホールド・モードにおける液晶表示装置１ａの全体動作を説明するタイミングチャートである。
【０１３０】
図６を参照して、ホールド・サブフレームにおいて、モード識別信号ＳＲＨがホールド・サブフレームを示し、これに基づいて列ドライバ回路１７に対しては、画像信号処理回路２からのＲＧＢ表示データおよびドライバ制御回路３ｂからの列ドライバ制御信号の供給が、図６に示すように停止される。すなわち、列ドライバ回路１７は停止状態となり、各データ線７には、常時Ｌレベル電圧が出力される。
【０１３１】
一方、行ドライバ回路１３に対しては、リフレッシュ・サブフレームと同様に、スタートパルスＳＴＶおよびシフトクロックＣＬＫＶが入力される。制御信号発生回路１５は、シフトレジスタ回路１４が出力するシフトパルスに基づいて、スイッチ１２、第１の走査線９および第２の走査線１０を駆動するための制御信号を発生し、バッファ回路１６を介してスイッチ１２、第１の走査線９および第２の走査線１０に対してそれぞれ伝達する。
【０１３２】
ホールド・サブフレームにおいては、第１ラインのサブドットａの走査線ＬＢ１ａ、サブドットｂの走査線ＬＢ１ｂ、…、と、第２の走査線１０が順に活性化されて、サブドットの各ラインが順次走査される。一方、それぞれのラインに対応する第１の走査線９の各々は、Ｌレベル電圧に設定される。さらに、第２の走査線１０の各々の活性化期間において、対応するスイッチ１２が導通して、走査されたラインに対応する基準電圧供給線８に書込基準電圧ＶＲＥＦが順次供給される。
【０１３３】
このように、第１ライン期間の前半において、第１ラインのサブドットａに設けられた液晶駆動回路がホールド・モードで動作する。すなわち、データ保持回路３１ａは、第１の走査線９によって走査されることはない。一方、電圧印加回路３１ｂは、第２の走査線１０によって走査され、データ保持回路３１ａによって保持されたデータ電圧、すなわち第１ラインの画像信号の上位ビットに応じた表示データのＨレベル／Ｌレベルに応じて、基準電圧供給線８に供給される書込基準電圧ＶＲＥＦもしくは共通電圧供給線１１に供給される共通電圧ＶＣＯＭを、サブドットａの液晶表示素子３７に再度印加して、再書込を実行する。
【０１３４】
同様に、第１ライン期間の後半においては、第１ラインのサブドットｂに対応して設けられた液晶駆動回路がホールド・モードで動作して、サブドットｂの液晶表示素子に対して再書込を実行する。
【０１３５】
第２ライン以降に対しても同様にして、各ライン期間の前半において、サブドットａに設けられた回路がホールド・モードで動作する。すなわち、データ保持回路３１ａは、第１の走査線９によって走査されることなく、電圧印加回路３１ｂが第２の走査線１０によって走査される。電圧印加回路３１ｂは、データ保持回路３１ａに保持されたデータ電圧、すなわち画像信号の上位ビットのレベルに応じて書込基準電圧ＶＲＥＦもしくは共通電圧ＶＣＯＭをサブドットａの液晶表示装置３８に再度印加して、再書込を実行する。
【０１３６】
また、各ライン期間の後半において、サブドットｂに対応して設けられた液晶駆動回路が、ホールド・モードで動作して、サブドットｂの液晶表示素子に対して再書込を実行する。
【０１３７】
このようにして、ホールド・サブフレームにおいては、リフレッシュ・サブフレームにおいて、データ保持回路３１ａに取り込まれ、かつ保持されたデータ電圧に基づいて、液晶表示素子に対して再書込が実行される。これにより、リフレッシュ・サブフレームに書込まれた液晶表示素子の光学状態は、各ホールド・サブフレームにおいて保持される。後続のホールド・サブフレームにおいても、同様に以上述べたホールド・サブフレームにおける動作が繰返し実行される。
【０１３８】
図７は、書込基準電圧ＶＲＥＦの極性を説明する概念図である。
図７を参照して、基準電圧発生回路４が生成する書込基準電圧ＶＲＥＦの極性は、各サブフレーム内の各表示ラインごとに反転され、さらに、同一サブフレーム内において各ラインの極性は反転される。これにより、ラインごとに液晶表示素子の電圧の極性を分散することができる。
【０１３９】
したがって、サブフレームの切替わりに起因する表示輝度のリップル、すなわちフリッカがさらに低減される。図７においては、対向電極の電圧Ｖｃに対して、書込基準電圧ＶＲＥＦを正にとる場合をプラス（＋）、負にとる場合をマイナス（−）と表記している。なお、プラス（＋）で表示された期間とマイナス（−）で表示された期間の各々において、書込基準電圧ＶＲＥＦと対向電極電圧Ｖｃとの電圧差は常に等しい。
【０１４０】
このように、書込基準電圧ＶＲＥＦの対向電極電圧Ｖｃに対する極性を各サブフレーム内における各表示ラインごとに反転させるとともに、サブフレーム間で各ライン間の極性を反転させる場合であっても、各基準電圧供給線８に対応して設けられたスイッチ１２が、各ラインにおける画素電圧の書込を行なう期間、すなわち第２の走査線１０の活性化期間を含む前後期間に導通して、書込基準電圧ＶＲＥＦを基準電圧供給線８に供給する。
【０１４１】
このように、書込基準電圧ＶＲＥＦをスイッチ１２を介して各基準電圧供給線８に供給することにより、スイッチ１２を設けずに基準電圧発生回路４から基準電圧供給線８の各々に書込基準電圧ＶＲＥＦを供給する場合に比べて、基準電圧発生回路４の容量性負荷が小さくなり、基準電圧発生回路４の回路規模を小さくすることができる。さらに、書込基準電圧ＶＲＥＦの極性を反転する際における、基準電圧供給線８の有する容量性負荷の充放電による消費電力を低減することができる。
【０１４２】
図８は、実施の形態１に従う液晶表示装置１ａの表示輝度の変動を説明するための概念図である。
【０１４３】
図８（ａ）には、本発明の実施の形態に従う液晶表示装置１ａにおける表示輝度の変動が、図８（ｂ）においては、従来の液晶表示装置における表示輝度の変動が示される。
【０１４４】
図８（ａ）を参照して、本実施の形態に従う液晶表示装置１ａにおいては、表示フレームレートが低い場合であっても、リフレッシュ・サブフレームにおいてリフレッシュ（更新）された画像を、ホールド・サブフレームにおいて繰返し再書込するので、表示輝度のリップル（フリッカ）周波数を、従来の液晶表示装置よりも高くすることが可能である。これにより、表示輝度のリップルΔＬａが抑制される。特に、人間の視覚的特性を考慮すれば、サブフレームの周波数をおよそ６０Ｈｚ程度またはそれ以上に設定するのが望ましい。また、表示フレームレートを下げた場合においても、各表示フレーム内における液晶表示素子の平均電圧は低下することがないので、表示コントラストも低下することがない。
【０１４５】
これに比べて、図８（ｂ）に示す従来の液晶表示装置においては、低消費電力化を図るために表示フレーム期間を長くとって、表示フレームレートを低くすると、表示輝度のリップルΔＬｂは、大きくなってしまう。また、各表示フレーム期間内において、液晶表示素子の平均電圧が低下するので、表示コントラストも低下してしまう。
【０１４６】
図９は、液晶表示装置１ａにおける列ドライバ回路１７の消費電力を示す概念図である。
【０１４７】
既に説明したように、ホールド・サブフレームにおける液晶電圧の再書込は、各サブドットに設けられたデータ保持回路３１ａの保持するデータ電圧に基づいて実行されるので、各ホールド・サブフレームにおいては、列ドライバ回路１７を停止させることができる。
【０１４８】
図９を参照して、このように列ドライバ回路１７をリフレッシュ・サブフレームのみ動作するような間欠駆動を行って、ホールド・サブフレームにおいては、列ドライバ回路１７の動的に電力を消費する部分の動作を停止させることができる。
【０１４９】
すなわち、１つの表示フレームを、Ｎ個（Ｎ：自然数）のサブフレームから構成する場合において、列ドライバ回路の消費電力Ｗａｒは、下式で示される。
【０１５０】
Ｗａｒ＝（１／Ｎ）×Ｗｒ＋（（Ｎ−１）／Ｎ）×Ｗｈ
ここで、Ｗｒは、リフレッシュ・サブフレーム期間における平均消費電力、すなわち動的消費電力と静的消費電力の和の平均を示し、Ｗｈは、ホールド・サブフレームにおける平均消費電力、すなわち静的消費電力の平均値を示すものとする。
【０１５１】
列ドライバ回路１７をＣＭＯＳ回路で構成すれば、静的消費電力は極めて小さくすることができるので、Ｗａｒ≒（１／Ｎ）×Ｗｒとなる。すなわち、列ドライバ回路１７の間欠駆動を行なわない従来の液晶表示装置に比べて、列ドライバ回路の消費電力を、ほぼ１／Ｎに低減することができる。
【０１５２】
列ドライバ回路１７の駆動周波数は、行ドライバ回路１３の駆動周波数に比べるとはるかに高く、たとえば液晶表示部の水平画素数を１００程度としても、前者が後者の約１００倍に達する。このため、列ドライバ回路１７の消費電力も、行ドライバ回路１３に比べてはるかに高くなる。我々の実験によれば、縦横各１００画素程度の場合において、液晶表示装置全体の消費電力の約５０％程度が列ドライバ回路で消費されていることがわかっている。
【０１５３】
したがって、液晶表示装置１ａのように、列ドライバ回路１７を間欠駆動してその消費電力を低減することは、液晶表示装置全体の低消費電力化に大きな効果をもたらす。なお、実施の形態１においては、各表示フレームを１つのリフレッシュ・サブフレームと３つのホールド・サブフレームから構成して、合計４個（Ｎ＝４）のサブフレームから構成するようにしたが、１つの表示フレームに含まれるホールド・サブフレームの個数は、各データ保持回路３１ａにおいてデータ保持ノードＮ１の保持電圧が、電圧印加回路３１ｂ内のｎ型ＴＦＴ３４もしくはｐ型ＴＦＴ３５のしきい値電圧を超えないように維持可能な範囲で任意に設定することが可能である。
【０１５４】
［液晶表示装置内における電源供給］
図１０は、実施の形態１に従う液晶表示装置１ａにおける行ドライバ回路１３および列ドライバ回路１７の消費電流を示す概念図である。
【０１５５】
上述したように、リフレッシュ・サブフレームにおいては、行ドライバ回路１３および列ドライバ回路１７の両方が動的な、すなわち周期的な動作を実行するのに対し、ホールド・サブフレームにおいては、液晶表示素子に対して画素電圧の再書込を実行するにも関わらず、列ドライバ回路１７の動的な動作を停止することができる。
【０１５６】
リフレッシュ・サブフレームにおける消費電流ｉｒ＋ｉｃは、行ドライバ回路１３の動的および静的消費電流の和と、列ドライバ回路１７の動的消費電流および静的消費電流の和との総和に相当する。一方、ホールド・サブフレームにおいては、列ドライバ回路１７の動的な動作部分は停止するので、消費電流ｉｒは、行ドライバ回路１３における動的諸費電流および静的消費電流の和と、列ドライバ回路１７の静的消費電流の和との総和に相当する。列ドライバ回路１７の動作周波数は、行ドライバ回路１３の動作周波数よりも高く、さらに列ドライバ回路１７の素子数は、行ドライバ回路１３よりも多いため、列ドライバ回路の動的消費電流は、行ドライバの動的消費電流の数十倍程度となる。また、すでに説明したように、それぞれのドライバ回路をＣＭＯＳ回路で構成すれば、静的消費電流は、動的消費電流に比較して、極めて小さな値に抑制される。
【０１５７】
このように、行ドライバ回路１３および列ドライバ回路１７の消費電流の合計は、表示フレーム期間内で大きく変動する。したがって、これらのドライバ回路に対する動作電源、すなわち動作電流を供給するための電源回路の設計が、液晶表示装置全体の低消費電力化において重要となる。
【０１５８】
従来の技術で説明したように、低消費電力化が要求される携帯機器用の電源として用いられるチャージポンプ回路について、リフレッシュ・サブフレームにおけるドライバ回路の消費電流に合せて能力設計を行うと、消費電流の小さいホールド・サブフレームにおいても自己消費電力の大きなチャージポンプ回路によって電源供給が実行されるため、電源効率の低下を招いて、液晶表示装置の消費電力が増大してしまう。
【０１５９】
一方、ホールド・サブフレームにおけるドライバ回路の消費電流または表示フレーム期間内におけるドライバ回路の平均消費電流に基づいてチャージポンプ回路の能力設定を行なうと、チャージポンプ回路の自己消費電力を抑制することができるものの、リフレッシュ・サブフレームにおける消費電流を十分に供給しきれず、動作電源電圧の低下や変動が生じてドライバ回路の動作が不安定になってしまうおそれがある。
【０１６０】
したがって、実施の形態１に従う液晶表示装置１ａにおける電源供給は、各表示フレーム期間内において、ドライバ回路の消費電流が大きく変化することに対応して設計される。
【０１６１】
再び図１を参照して、液晶表示装置１ａは、電源制御回路２３と、電源回路２４とをさらに備える。電源制御回路２３は、表示モード切替回路３ａからモード識別信号ＳＲＨを受けて、電源回路２４の動作を制御する。電源回路２４は、外部電源から入力電源電圧Ｖｉを受けて、行ドライバ回路１３および列ドライバ回路１７の動作電源電圧Ｖｏｐを電源ノード２５に生成する。行ドライバ回路１３および列ドライバ回路１７は、電源ノード２５に供給される動作電源電圧Ｖｏｐの供給を受けて動作する。行ドライバ回路１３および列ドライバ回路１７における消費電流、すなわちそれぞれの動作電流は、ｉｖおよびｉｈで示される。
【０１６２】
図１１は、電源回路２４の構成を示すブロック図である。
図１１を参照して、電源回路２４は、スイッチング制御回路５０と、正電圧を生成するためのｋ個（ｋ：自然数）のチャージポンプ回路５１−１〜５１−ｋおよびレギュレータ回路５２−１〜５２−ｋと、負電圧を出力するための（ｋ＋１）個のチャージポンプ回路５３−０〜５３−ｋおよびレギュレータ回路５４−０〜５４−ｋとを有する。
【０１６３】
チャージポンプ回路５１−１〜５１−ｋは、ｋ段縦続接続されている。以降においては、正電圧を生成するためのチャージポンプ回路５１−１〜５１−ｋを総称して、単にチャージポンプ回路５１とも称する。各チャージポンプ回路５１は、入力電圧の約２倍の電圧を出力する。
【０１６４】
初段のチャージポンプ回路５１−１は、入力電源電圧Ｖｉを受けて、約２倍の出力電圧＋２・Ｖｉを生成する。２段目のチャージポンプ回路５１−２は、チャージポンプ回路５１−１が出力する出力電圧＋２・Ｖｉを受けて、＋４・Ｖｉを出力する。以降のチャージポンプ回路も同様に動作し、ｋ段目のチャージポンプ回路５１−ｋが出力する出力電圧は２k・Ｖｉになる。
【０１６５】
レギュレータ回路５２−１〜５２−ｋは、チャージポンプ回路５１−１〜５１−ｋに対応してそれぞれ配置される。レギュレータ回路５２−１〜５２−ｋは、対応するチャージポンプ回路の出力電圧を必要に応じて降圧し、安定した動作電源電圧として出力する。レギュレータ回路５２−１〜５２−ｋがそれぞれ出力する動作電源電圧は、＋Ｖｏ１〜＋Ｖｏｋでそれぞれ示される。
【０１６６】
各チャージポンプ回路５１には、スイッチング制御回路５０からスイッチングパルスＰａ，Ｐｂと、それぞれの反転パルス／Ｐａおよび／Ｐｂが与えられる。
【０１６７】
図１２は、正電圧を出力するためのチャージポンプ回路５１の構成を示す回路図である。
【０１６８】
図１２を参照して、チャージポンプ回路５１は２つのチャージポンプユニット６０ａおよび６０ｂと、スイッチ７１とを有する。
【０１６９】
チャージポンプ６０ａは、図２３（ａ）において説明したチャージポンプ回路３００ａと同様の構成を有し、コンデンサ６１ａ，６２ａと、ｐチャネルトランジスタ６３ａ，６４ａ，６５ａと、ｎチャネルトランジスタ６６ａと、パルスドライバ６７ａ，６８ａ，６９ａ，７０ａとを有する。チャージポンプ回路５１への入力電圧Ｖｎｉは、初段のチャージポンプ回路５１−１においては入力電源電圧Ｖｉであり、以降のチャージポンプ回路においては、前段のチャージポンプ回路の出力電圧に相当する。
【０１７０】
ｐチャネルトランジスタ６３ａおよび６４ａは、入力電圧Ｖｎｉが入力されるノードＮ３と、チャージポンプユニット６０ａの出力ノードに相当するノードＮ４との間に直列に接続される。
【０１７１】
ｐチャネルトランジスタ６５ａおよびｎチャネルトランジスタ６６ａは、ノードＮ３と接地電圧ＧＮＤを供給する接地ノードＮ５との間に直列に結合される。パルスドライバ６７ａ、６９ａおよび７０ａは、スイッチング制御回路５０からのスイッチングパルスＰａを、ｐチャネルトランジスタ６３ａ、６４ａおよびｎチャネルトランジスタ６６ａのゲートにそれぞれ伝達する。
【０１７２】
パルスドライバ６８ａは、スイッチングパルスＰａの位相を反転させたスイッチングパルス／Ｐａをｐチャネルトランジスタ６４ａのゲートに伝達する。コンデンサ６１ａは、ｐチャネルトランジスタ６４ａおよび６５ａと並列に接続される。コンデンサ６２ａは、ノードＮ３とノードＮ４との間に結合される。
【０１７３】
チャージポンプユニット６０ａにおいては、スイッチングパルスＰａおよびその反転パルス／Ｐａに基づいて、スイッチングパルスＰａがＨレベルに設定される、スイッチング周期の前半期間においては、パルスドライバ６７ａ〜７０ａを介して、ｐチャネルトランジスタ６４ａおよびｎチャネルトランジスタ６６ａがオンし、ｐチャネルトランジスタ６３ａおよび５５ａがオフされる。これに伴い、コンデンサ６１ａは、入力電圧Ｖｎｉまで充電される。また、スイッチングパルスＰａがＬレベルに設定される、スイッチング周期の後半期間においては、ｐチャネルトランジスタ６４ａおよびｎチャネルトランジスタ６６ａがオフされて、ｐチャネルトランジスタ６３ａおよび６５ａがオンする。これに応じて、コンデンサ６１ａに充電された電圧は、入力電圧Ｖｎｉだけシフトし、コンデンサ６１ａに充電された電荷がコンデンサ６２ａに移動する。
【０１７４】
このようなスイッチング動作を繰返すことによって、ノードＮ４には、ノードＮ３に入力される入力電圧Ｖｎｉの概ね２倍の出力電圧２・Ｖｎｉが生成される。
【０１７５】
チャージポンプユニット６０ｂは、チャージポンプユニット６０ａと同様の構成を有し、トランジスタ６３ａ〜６６ａにそれぞれ相当するトランジスタ６３ｂ〜６６ｂと、コンデンサ６１ａおよび６２ａにそれぞれ相当するコンデンサ６１ｂおよび６２ｂと、パルスドライバ６７ａ〜７０ａにそれぞれ相当するパルスドライバ６７ｂ〜７０ｂとを有する。
【０１７６】
チャージポンプユニット６０ｂは、スイッチング制御回路５０からのスイッチングパルスＰｂおよびその反転パルス／Ｐｂに基いてチャージポンプユニット６０ａと同様のスイッチング動作を実行して、入力電圧Ｖｎｉの概ね２倍の出力電圧２・ＶｎｉをノードＮ６に生成出力する。
【０１７７】
チャージポンプユニット６０ａにおいては、リフレッシュ・サブフレームにおける大きな消費電流（ｉｒ＋ｉｃ）に対応した電流供給能力を考慮して、十分低いオン抵抗となるように、トランジスタ６３ａ〜６６ａのトランジスタサイズを比較的大きく設計する。一方、チャージポンプユニット６０ｂにおいては、ホールド・サブフレームにおける小さな消費電流ｉｃを供給するのに十分な程度の比較的高いオン抵抗となるように、トランジスタ６３ｂ〜６６ｂのトランジスタサイズは、トランジスタ６３ａ〜６６ａと比較して、小さく設計される。この結果、チャージポンプユニット６０ａは、十分な電流供給能力をもつ一方で自己消費電力がこれに応じて比較的大きくなる。一方、チャージポンプユニット６０ｂは、電流供給能力は小さいものの自己消費電力もこれに応じて抑制される。
【０１７８】
スイッチング制御回路５０は、モード識別信号ＳＲＨに基づいて、表示モードがリフレッシュ・モードおよびホールド・モードのいずれであるかを判断して、スイッチングパルスＰａおよびＰｂとそれぞれの反転パルス／Ｐａおよび／Ｐｂを生成する。
【０１７９】
スイッチ７１は、スイッチ切替信号ＳＣＰのレベルに応じて、ノードＮ４およびＮ６のいずれか一方を、チャージポンプ回路５１の出力ノードＮｐ１と選択的に結合する。
【０１８０】
図１３は、スイッチング制御回路によるスイッチングパルスの生成を説明するタイミングチャートである。
【０１８１】
スイッチング制御回路５０は、モード識別信号ＳＲＨに基づいて、リフレッシュ・サブフレームにおいては、液晶パネルの表示タイミングと同期した１００ｋＨｚ程度の内部クロックＣＬＫに基づいて、スイッチングパルスＰａおよび／Ｐａを生成する。一方、スイッチングパルスＰｂおよびその反転パルス／Ｐｂの生成は停止されて、これらのクロックの信号レベルは、ＨレベルおよびＬレベルにそれぞれ固定される。この結果、チャージポンプユニット６０ａにおけるスイッチング動作が実行されて、ノードＮ４に出力電圧２・Ｖｎｉが生成される一方で、チャージポンプユニット６０ｂの動作は停止される。
【０１８２】
一方、ホールド・サブフレームにおいては、スイッチング制御回路５０は、内部クロックＣＬＫに基づいて、スイッチングパルスＰｂおよび／Ｐｂを生成する。一方、スイッチングパルスＰａおよびその反転パルス／Ｐａの生成は停止されて、これらのクロックの信号レベルは、ＨレベルおよびＬレベルにそれぞれ固定される。この結果、チャージポンプユニット６０ｂにおけるスイッチング動作が実行されて、ノードＮ６に出力電圧２・Ｖｎｉが生成される一方で、チャージポンプユニット６０ａの動作は停止される。
【０１８３】
また、電源制御回路２３によって出力されるスイッチ切替信号ＳＣＰは、リフレッシュ・サブフレームにおいてはＨレベルに設定され、ホールド・サブフレームにおいては、Ｌレベルに設定される。
【０１８４】
再び図１２を参照して、スイッチ７１は、スイッチ切替信号ＳＣＰがＨレベルに設定されるリフレッシュ・サブフレームにおいては、ノードＮ４を出力ノードＮｐ１と接続し、ホールド・サブフレームにおいては、ノードＮ６と出力ノードＮｐ１とを接続する。
【０１８５】
リフレッシュ・サブフレームにおいては、チャージポンプユニット６０ａ中の低いオン抵抗を有するトランジスタ６３ａ〜６６ａのスイッチング動作によって、出力ノードＮｐ１に出力電圧２・Ｖｎｉが生成される。したがって、リフレッシュ・サブフレームにおける比較的大きな消費電流を高い電源効率で供給できる。
【０１８６】
これに対して、ホールド・サブフレームにおいては、チャージポンプユニット６０ｂ中のトランジスタサイズが小さくゲート容量が抑制されたトランジスタ６３ｂ〜６６ｂのスイッチング動作によって、出力ノードＮｐ１に出力電圧２・Ｖｎｉが生成される。したがって、チャージポンプユニット６０ａの自己消費電力はほとんど無視できるレベルとなる。
【０１８７】
このように、必要な動作電流が異なるリフレッシュ・サブフレームとホールド・サブフレームのそれぞれにおいて、動作電流に応じたオン抵抗を有するトランジスタのスイッチング動作によって、動作電源を供給する構成とするので、それぞれのサブフレームにおいて必要な動作電流を十分に供給して動作電源電圧Ｖｏｐの変動を防止するとともに、チャージポンプ回路５１全体でのにおける自己消費電力を抑制することができる。これにより、液晶表示装置全体の消費電力の低減が可能となる。
【０１８８】
再び図１１を参照して、電源回路２４は、外部電源から入力された入力電源電圧Ｖｉを反転するためのチャージポンプ回路５３−０と、チャージポンプ回路５１−１〜５１−ｋの出力電圧をそれぞれ反転して負電圧を生成するためのチャージポンプ回路５３−１〜５３−ｋと、チャージポンプ回路５３−０〜５３−ｋにそれぞれ対応して設けられるレギュレータ回路５４−０〜５４−ｋをさらに含む。以降においては、負電圧を生成するためのチャージポンプ回路５３−０〜５３−ｋを総称して、単にチャージポンプ回路５３とも称する。各チャージポンプ回路５１は、入力電圧の約−１倍の電圧を出力する。
【０１８９】
チャージポンプ回路５３−１は、チャージポンプ回路５１−１の出力電圧＋２・Ｖｉを反転して、−２・Ｖｉを生成する。また、チャージポンプ回路５３−ｋは、チャージポンプ回路５１−ｋの出力電圧である２k・Ｖｉを反転して、−２k・Ｖｉを出力する。
【０１９０】
レギュレータ回路５４−０〜５４−ｋは、チャージポンプ回路５３−０〜５３−ｋに対応してそれぞれ設けられ、対応するチャージポンプ回路５３が出力する負電圧に基づいて、安定的な負電圧の動作電源電圧−Ｖｏ０〜−Ｖｏｋをそれぞれ出力する。すなわち、レギュレータ回路５２−１〜５２−ｋおよび５４−０〜５４−ｋのそれぞれが出力する動作電源電圧のうちのいずれかを、行ドライバ回路１３および列ドライバ回路１７の動作電源電圧Ｖｏｐとして、図１に示した電源ノード２５に供給する。
【０１９１】
図１４は、負電圧を供給するチャージポンプ回路５３の構成を示す回路図である。
【０１９２】
図１４を参照して、チャージポンプ回路５３は、チャージポンプユニット８０ａおよび８０ｂと、スイッチ９１とを有する。
【０１９３】
チャージポンプユニット８０ａは、図２３（ｂ）において説明したチャージポンプ回路３００ｂと同様の構成を有し、コンデンサ８１ａ，８２ａと、ｐチャネルトランジスタ８３ａと、ｎチャネルトランジスタ８４ａ，８５ａ，８６と、パルスドライバ８７ａ，８８ａ，８９ａ，９０ａとを有する。チャージポンプ回路５３への入力電圧Ｖｎｉは、初段のチャージポンプ回路５３−０においては入力電源電圧Ｖｉであり、以降のチャージポンプ回路５３−１〜５３−ｋにおいては、チャージポンプ回路５１−１〜５３−ｋのそれぞれの出力電圧に相当する。
【０１９４】
ｐチャネルトランジスタ８３ａおよびｎチャネルトランジスタ８４ａは、入力電圧Ｖｎｉが入力されるノードＮ７と、接地ノードＮ８との間に直列に接続される。ｎチャネルトランジスタ８５ａおよび８６ａは、接地ノードＮ８とチャージポンプユニット８０ａの出力ノードに相当するノードＮ９との間に直列に結合される。
【０１９５】
パルスドライバ８７ａおよび８９ａは、スイッチング制御回路５０からのスイッチングパルスＰａを、ｐチャネルトランジスタ８３ａおよびｎチャネルトランジスタ８５ａのゲートにそれぞれ伝達する。パルスドライバ８８ａおよび９０ａは、スイッチングパルスＰａの位相を反転させたスイッチングパルス／Ｐａをｎチャネルトランジスタ８４ａおよび８６ａのゲートにそれぞれ伝達する。コンデンサ８１ａは、ｎチャネルトランジスタ８４ａおよび８５ａと並列に接続される。コンデンサ６２ａは、接地ノードＮ８とノードＮ９との間に結合される。
【０１９６】
チャージポンプユニット８０ａにおいては、スイッチングパルスＰａおよびその反転パルス／Ｐａに基づいて、スイッチングパルスＰａがＨレベルに設定される、スイッチング周期の前半期間においては、パルスドライバ８７ａ〜９０ａを介して、ｐチャネルトランジスタ８３ａおよびｎチャネルトランジスタ８５ａがオンし、ｎチャネルトランジスタ８４ａおよび８６ａがオフされる。これに伴い、コンデンサ８１ａは、入力電圧Ｖｎｉまで充電される。
【０１９７】
また、スイッチングパルスＰａがＬレベルに設定される、スイッチング周期の後半期間においては、ｐチャネルトランジスタ８３ａおよびｎチャネルトランジスタ８５ａがオフされて、ｎチャネルトランジスタ８４ａおよび８６ａがオンする。これに応じて、コンデンサ６１ａに充電された電圧は、−Ｖｎｉだけシフトし、コンデンサ８１ａに充電された電荷がコンデンサ８２ａに移動する。
【０１９８】
このようなスイッチング動作を繰り返すことによって、入力電圧Ｖｎｉの概ね−１倍の出力電圧−ＶｎｉがノードＮ９に生成される。
【０１９９】
チャージポンプユニット８０ｂは、チャージポンプユニット８０ａと同様の構成を有し、トランジスタ８３ａ〜８６ａにそれぞれ相当するトランジスタ８３ｂ〜８６ｂと、コンデンサ８１ａおよび８２ａにそれぞれ相当するコンデンサ８１ｂおよび８２ｂと、パルスドライバ８７ａ〜９０ａにそれぞれ相当するパルスドライバ８７ｂ〜９０ｂとを有する。
【０２００】
チャージポンプユニット８０ｂは、スイッチングパルスＰｂおよびその反転パルス／Ｐｂに基いてチャージポンプユニット８０ａと同様のスイッチング動作を実行して、入力電圧Ｖｎｉの概ね−１倍の出力電圧−ＶｎｉをノードＮ１０に生成出力する。
【０２０１】
スイッチ９１は、スイッチ７１と同様に動作して、スイッチ切替信号ＳＣＰのレベルに応じて、ノードＮ９およびＮ１０いずれか一方を、チャージポンプ回路５３の出力ノードＮｐ２と選択的に結合する。
【０２０２】
スイッチングパルスＰａ，Ｐｂ、反転パルス／Ｐａ，／Ｐｂおよびスイッチ切替信号ＳＣＰは、チャージポンプユニット６０ａおよび６０ｂと共通であるので、詳細な説明は繰り返さない。
【０２０３】
チャージポンプユニット８０ａにおいては、チャージポンプユニット６０ａと同様に、トランジスタ８３ａ〜８６ａのトランジスタサイズは比較的大きく設計される。一方、チャージポンプユニット８０ｂにおいては、チャージポンプユニット６０ｂと同様に、トランジスタ８３ｂ〜８６ｂのトランジスタサイズは、トランジスタ８３ａ〜８６ａと比較して小さく設計される。この結果、チャージポンプユニット８０ａは、十分な電流供給能力をもつ一方で自己消費電力がこれに応じて比較的大きくなる。一方、チャージポンプユニット６０ｂは、電流供給能力は小さいものの自己消費電力もこれに応じて抑制される。
【０２０４】
このような構成とすることにより、必要な動作電流が異なるリフレッシュ・サブフレームとホールド・サブフレームのそれぞれにおいて、動作電流に応じたオン抵抗を有するトランジスタのスイッチング動作によって動作電源を供給することができる。したがって、負電圧の供給についても、それぞれのサブフレームにおいて必要な動作電流を十分に供給して動作電源電圧Ｖｏｐの変動を防止するとともに、チャージポンプ回路５３全体での自己消費電力を抑制することができる。
【０２０５】
このようにして、単一の入力電源電圧Ｖｉに基づいて、さまざまなレベルの動作電圧を生成することができる。さらに、動作電流の大きいリフレッシュ・サブフレームと、動作電流の小さいホールド・サブフレームとのそれぞれにおいて、電流供給能力は高いが自己消費電力も大きいチャージポンプユニット６０ａおよび８０ａと、電流供給能力は低いが自己消費電力は小さいチャージポンプユニット６０ｂおよび８０ｂとを切替えて動作させることによって、電源回路２４の自己消費電力を抑制することができ、液晶表示装置全体の低消費電力化を図ることができる。
【０２０６】
なお、図１１においては、ｋ段に縦続接続されたチャージポンプ回路５１−１〜５１−ｋのそれぞれに対応して、レギュレータ回路５２−１〜５２−ｋを配する構成を示したが、液晶表示装置１ａの内部回路に対して、動作電圧として供給する必要がない範囲の電圧レベルに対応する部分については、レギュレータ回路を設けることは不要である。
【０２０７】
また、動作電源電圧の安定性がそれほど要求されない内部回路に対しては、レギュレータ回路の設置を省略して、チャージポンプ回路の出力を直接供給することもできる。同様に、チャージポンプ回路５３−０〜５３−ｋおよび対応するレギュレータ回路５４−０〜５４−ｋの配置についても、液晶表示装置内で必要とされる動作電源電圧のレベルに応じて、適宜その配置を省略することが可能である。
【０２０８】
さらに、サブフレームの種類に応じて、スイッチング動作が停止されるチャージポンプユニット中のトランジスタを強制的に押させて、これらによるリーク電流が極めて低く設定できる場合には、スイッチ７１の構成を削除することができる。図１４に示した負電圧を発生するためのチャージポンプ回路５３の構成においても同様である。
【０２０９】
また、電源回路２４において、各レギュレータ回路を、チャージポンプ回路の後段に接続する構成を示したが、レギュレータ回路をチャージポンプ回路の前段に接続する構成とすることも可能である。
【０２１０】
［実施の形態１の変形例］
図１５は、実施の形態１の変形例に従うチャージポンプ回路の構成を示す回路図である。図１５においては、正電圧を発生するためのチャージポンプ回路の構成が代表的に示される。
【０２１１】
図１５を参照して、実施の形態１の変形例に従うチャージポンプ回路５１´は、図１２に示した実施の形態１に従うチャージポンプ回路５１の構成と比較して、スイッチ７１の配置が省略される点で異なる。したがって、出力ノードＮｐ１は、チャージポンプユニット６０ａの出力ノードＮ４およびチャージポンプユニット６０ｂの出力ノードＮ６の両方と直接接続される。チャージポンプ回路５１´のその他の部分の構成は、実施の形態１に従うチャージポンプ回路５１と同様である。さらに、実施の形態１の変形例においては、スイッチング制御回路５０によるスイッチングパルスの生成が、実施の形態１と異なる。
【０２１２】
図１６は、実施の形態１の変形例に従うスイッチングパルスの生成を示すタイミングチャートである。
【０２１３】
図１６を参照して、リフレッシュ・サブフレームにおいては、スイッチング制御回路５０は、スイッチングパルスＰａおよびＰｂの両方を、内部クロックＣＬＫに基づく一定周期で生成する。
【０２１４】
一方、ホールド・サブフレームにおいては、スイッチング制御回路５０は、チャージポンプユニット６０ｂに供給されるスイッチングパルスＰｂのみを生成して、チャージポンプユニット６０ａに供給されるスイッチングパルスＰａの生成を停止する。
【０２１５】
したがって、リフレッシュ・サブフレームにおいては、チャージポンプユニット６０ａおよび６０ｂの両方がスイッチング動作を実行して、出力電圧２・Ｖｎｉを生成する。一方、ホールド・サブフレームにおいては、チャージポンプユニット６０ｂのみが出力電圧２・Ｖｎｉを生成して、チャージポンプユニット６０ａにおけるスイッチング動作は停止される。
【０２１６】
チャージポンプユニット６０ｂを構成するトランジスタ６３ｂ〜６６ｂのオン抵抗、すなわちトランジスタサイズは、ホールド・サブフレームにおける消費電流（図１０におけるドライバ回路の消費電流ｉｃ）に対応して設計される。一方、チャージポンプユニット６０ａを構成するトランジスタ６３ａ〜６６ａのオン抵抗、すなわちトランジスタサイズは、リフレッシュ・サブフレームにおける消費電流とホールド・サブフレームにおける消費電流との差、すなわち図１０における消費電流ｉｒに対応して設計される。
【０２１７】
負電圧を出力するためのチャージポンプ回路の各々についても、図１４の構成において、スイッチ９１を省略するとともに、図１６に示されるスイッチングパルスＰａおよびＰｂを用いて、チャージポンプユニット８０ａおよび８０ｂをそれぞれ動作させる構成とすることにより、図１５に示される正電圧を生成するためのチャージポンプ回路の各々と同様の動作を実行することができる。
【０２１８】
このような構成とすることにより、実施の形態１と同様に、消費電流が異なるリフレッシュ・サブフレームとホールド・サブフレームとのそれぞれにおいて、消費電流に応じた適正な量の動作電流を供給するとともに、チャージポンプ回路における自己消費電力を、必要とされる動作電流レベルに合せて抑制することができる。したがって、実施の形態１の場合と同様に、電源回路２４の自己消費電力を抑制して、液晶表示装置１ａ全体の消費電力の低消費電力化が可能となる。
【０２１９】
［実施の形態２］
実施の形態１およびその変形においては、リフレッシュ・サブフレームとホールド・サブフレームとのいずれであるかを指定するモード識別信号ＳＲＨに基づいて、電源回路２４中における各チャージポンプ回路の動作をフィードフォワード的に制御した。
【０２２０】
実施の形態２においては、電源回路２４によって生成される動作電源電圧の変動や、動作電流の変動に応じて、電源回路２４の動作をフィードバック制御する構成について説明する。
【０２２１】
図１７は、実施の形態２に従うチャージポンプ回路の構成を示す回路図である。図１７には、正電圧を発生するためのチャージポンプ回路の構成が代表的に示される。
【０２２２】
図１７を参照して、実施の形態２に従うチャージポンプ回路５１″は、図１２に示される実施の形態１に従うチャージポンプ回路５１の構成と比較して、出力ノードＮｐ１の電圧を検出するための検出部９５をさらに備える点で異なる。
【０２２３】
検出部９５は、出力ノードＮｐ１の電圧について、基準（２・Ｖｎｉ）からの所定レベル以上の上昇および所定レベル以上の下降を検出する。たとえば、検出部９５は、出力ノードＮｐ１の電圧レベルが所定レベル以上上昇した場合には検出信号Ｄｒを活性化し、出力ノードＮｐ１の電圧レベルが所定レベル以上下降した場合には検出信号Ｄｄを活性化する。チャージポンプ回路５１″のその他の部分の構成は、実施の形態１に従うチャージポンプ回路５１と同様である。
【０２２４】
電源制御回路２３は、検出部９５の検出結果、すなわち検出信号ＤｒおよびＤｄに基づいて、スイッチ切替信号ＳＣＰを設定するとともに、スイッチング制御回路５０におけるスイッチングパルスＰａおよびＰｂの生成パターンの切替を指示する。
【０２２５】
具体的には、電源制御回路２３は、検出部９５によって、出力ノードＮｐ１の電圧レベルが所定レベルを超えて上昇したことを示す検出信号Ｄｒが活性化された場合には、切替信号ＳＣＰの生成およびスイッチングパルスＰａおよびＰｂの生成の指示を、図１３におけるホールド・サブフレームに対応するパターンに強制的に設定する。これは、チャージポンプ回路の供給電流に比較して消費電流が小さいため、出力電圧が上昇している現象を回避するためである。
【０２２６】
一方、検出部９５によって、出力ノードＮｐ１の電圧レベルが所定レベルを超えて下降したことを示す検出信号Ｄｄが活性化された場合には、切替信号ＳＣＰの生成およびスイッチングパルスＰａおよびＰｂの生成の指示を、図１３におけるリフレッシュ・サブフレームに対応するパターンに強制的に設定する。これは、消費電流に比較してチャージポンプ回路の供給電流が不足しているため、出力電圧が下降している現象を回避するためである。
【０２２７】
検出信号ＤｒおよびＤｄが活性化されていない状態、すなわち出力電圧が所定範囲内に収まっている場合には、検出部９５は、現状における、切替信号ＳＣＰおよびスイッチングパルスＰａおよびＰｂの生成パターンを維持する。
【０２２８】
このような構成とすることにより、各チャージポンプ回路の供給電流が、ドライバ回路の消費電流と比較して過大もしくは過小となっていないかを検出することによって、適正な供給電流量を設定するとともに、自己消費電力を抑制することができる。
【０２２９】
なお、検出部９５においては出力電圧の検出のみを実行して、検出信号Ｄｒ，Ｄｄの活性化を判断する機能部分は、スイッチング制御回路５０および電源制御回路２３に配置する構成とすることも可能である。
【０２３０】
図１７においては、正電圧を生成するためのチャージポンプ回路の構成について説明したが、図１４に示される負電圧を発生するためのチャージポンプ回路に対しても、同様の検出部９５を、出力ノードＮｐ２に対応して配置し、電源制御回路２３の動作を同様に設定することによって、負電圧の供給に関しても、同様の電流供給を実行することが可能である。
【０２３１】
また、図１６に示した実施の形態１の変形例に従うチャージポンプ回路の構成に対しても、同様の検出部９５を設けることにより、各チャージポンプ回路の出力電圧をフィードバックして、チャージポンプユニットの動作切替を実行する構成とすることもできる。
【０２３２】
［実施の形態２の変形例]
図１８は、実施の形態２の変形例に従う液晶表示装置１ｂの全体構成を示す概略ブロック図である。
【０２３３】
図１８を参照して、実施の形態２の変形例に従う液晶表示装置１ｂは、図１に示される実施の形態１に従う液晶表示装置１ａの構成と比較して、行ドライバ回路１３および列ドライバ回路１７に対して、動作電源電圧Ｖｏｐを供給するための電源ノード２５の電圧もしくは電流を検出するための検出部９７をさらに備える点で異なる。検出部９７は、図１７に示した検出部９５と同様の機能を有する。その他の部分の構成については、液晶表示装置１ａと同様であるので詳細な説明は繰返さない。
【０２３４】
このように、電源ノード２５に対して検出部９７を設けることにより、ドライバ回路の動作電流に相当する消費電流（ｉｈ＋ｉｖ）、もしくは消費電流による動作電源電圧Ｖｏｐの変動を直接検出して、検出結果に応じて電源回路２４の電流供給能力および自己消費電力を、実施の形態１もしくはその変形例に従って、消費電流の大・小に対応して適切に設定することができる。
【０２３５】
［実施の形態３］
以上述べたように、実施の形態１、２およびこれらの変形例に従う液晶表示装置は、表示品位を低下させることなく低消費電力動作が可能である。したがって、このような液晶表示装置は、携帯電話機や携帯情報端末機器等のバッテリ駆動機器に適している。
【０２３６】
図１９は、本発明の実施の形態３に従う携帯電話機１００の構成を示す概念図である。
【０２３７】
図１９を参照して、携帯電話機１００は、実施の形態１に従う液晶表示装置１ａの液晶表示部５を表示画面として備える。液晶表示装置１ａの構成の詳細については既に説明したとおりであるので繰返さない。これにより、表示品位の低下を防止して、低消費電力動作が可能な液晶表示装置を、電源回路の自己消費電力を抑制して駆動することができるので、携帯電話機に要求される高品位表示化と低消費電力化とにマッチした構成とすることができる。
【０２３８】
図２０は、本発明の実施の形態３に従う携帯情報端末機器１１０の構成を示す概念図である。
【０２３９】
図２０を参照して、携帯情報端末機器１１０は、実施の形態１に従う液晶表示装置１ａの液晶表示部５を表示画面として備える。これにより、携帯情報端末機器１１０は、携帯電話機１００と同様に、高品位表示化と低消費電力化とを図ることが可能となる。
【０２４０】
また、これらの携帯電話機１００および携帯情報端末機器１１０の液晶表示部として、実施の形態１の変形例、実施の形態２および実施の形態２の変形例に従う構成の液晶表示装置を適用することも可能である。
【０２４１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０２４２】
【発明の効果】
請求項１、２および９に記載の液晶表示装置は、第２の表示モードにおいて、一旦データ保持回路に取込まれて保持された表示データに基づいて、電位印加回路によって書込基準電位もしくは共通電位のいずれを画素電極に対して再書込みできるので、表示品位を低下させることなく、第２のドライブ回路を間欠駆動して低消費電力化を図ることができる。さらに、第１および第２の表示モードのそれぞれにおいて、第１および第２のドライバ回路で必要な動作電流に応じた適正な電流供給能力および自己消費電力のチャージポンプユニットを選択的に動作させて電源供給を実行できるので、電源回路の自己消費電力を抑制して、液晶表示装置全体の消費電力をさらに抑制できる。
【０２４３】
請求項３および４に記載の液晶表示装置は、第１および第２の表示モードの切替に応じてフィードフォワード的にチャージポンプユニットの選択を制御して、請求項１記載の液晶表示装置が奏する効果を享受することができる。
【０２４４】
請求項５から８に記載の液晶表示装置は、電源回路から供給される動作電源電圧もしくは動作電流をフィードバックしてチャージポンプユニットの選択を制御することによって、請求項１記載の液晶表示装置が奏する効果を享受することができる。
【０２４５】
請求項１０および１１記載の液晶表示装置は、請求項１記載の液晶表示装置が奏する効果に加えて、階調表示に基づいてカラー画像を表示することができる。
【０２４６】
請求項１２記載の携帯電話機は、第２の表示モードにおいて、一旦データ保持回路に取込まれて保持された表示データに基づいて、電位印加回路によって書込基準電位もしくは共通電位のいずれを画素電極に対して再書込みを実行することにより、第２のドライブ回路を間欠駆動が可能な液晶表示装置によって画面表示を実行する。また、第１および第２の表示モードのそれぞれにおいて、第１および第２のドライバ回路で必要な動作電流に応じた適正な電流供給能力および自己消費電力のチャージポンプユニットを選択的に動作させて電源供給を実行できるので、電源回路の自己消費電力を抑制して、液晶表示装置の消費電力をさらに抑制できるので、高品位表示化と低消費電力化とを図ることができる。
【０２４７】
請求項１３記載の携帯情報端末機器は、第２の表示モードにおいて、一旦データ保持回路に取込まれて保持された表示データに基づいて、電位印加回路によって書込基準電位もしくは共通電位のいずれを画素電極に対して再書込みを実行することにより、第２のドライブ回路を間欠駆動が可能な液晶表示装置によって画面表示を実行する。また、第１および第２の表示モードのそれぞれにおいて、第１および第２のドライバ回路で必要な動作電流に応じた適正な電流供給能力および自己消費電力のチャージポンプユニットを選択的に動作させて電源供給を実行できるので、電源回路の自己消費電力を抑制して、液晶表示装置の消費電力をさらに抑制できるので、高品位表示化と低消費電力化とを図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に従う液晶表示装置の全体構成を示す概略ブロック図である。
【図２】 各画素の構成を説明する概念図である。
【図３】 各サブドットに対応して設けられる液晶駆動回路の構成を示す回路図である。
【図４】 液晶表示素子に印加される液晶電圧と反射光強度との関係を示す概念図である。
【図５】 実施の形態１に従う液晶表示装置のリフレッシュ・モードにおける全体動作を説明するタイミングチャートである。
【図６】 実施の形態１に従う液晶表示装置のホールド・モードにおける全体動作を説明するタイミングチャートである。
【図７】 書込基準電圧ＶＲＥＦの極性を説明する概念図である。
【図８】 実施の形態１に従う液晶表示装置における表示輝度の変動を説明するための概念図である。
【図９】 実施の形態１に従う液晶表示装置における列ドライバ回路の消費電力を示す概念図である。
【図１０】 実施の形態１に従う液晶表示装置における行ドライバ回路および列ドライバ回路の消費電流を示す概念図である。
【図１１】 図１に示される電源回路の構成を示すブロック図である。
【図１２】 正電圧を出力するためのチャージポンプ回路の構成を示す回路図である。
【図１３】 スイッチング制御回路によるスイッチングパルスの生成を説明するタイミングチャートである。
【図１４】 負電圧を出力するチャージポンプ回路５３の構成を示す回路図である。
【図１５】 実施の形態１の変形例に従うチャージポンプ回路の構成を示す回路図である。
【図１６】 実施の形態１の変形例に従うスイッチングパルスの生成を示すタイミングチャートである。
【図１７】 実施の形態２に従うチャージポンプ回路の構成を示す回路図である。
【図１８】 実施の形態２の変形例に従う液晶表示装置の全体構成を示す概略ブロック図である。
【図１９】 本発明の実施の形態３に従う携帯電話機の構成を示す概念図である。
【図２０】 本発明の実施の形態３に従う携帯情報端末機器の構成を示す概念図である。
【図２１】 従来の液晶表示装置の構成を説明する概略ブロック図である。
【図２２】 図２１に示される各ドットごとに配置される液晶駆動回路の構成を示す回路図である。
【図２３】 チャージポンプ回路の構成例を説明する回路図である。
【符号の説明】
３ａ 表示モード切替回路、３ｂ ドライバ制御回路、４ 基準電圧発生回路、５ 液晶表示部、６ 画素、７ データ線、８ 基準電圧供給線、９ 第１の走査線、１０ 第２の走査線、１１ 共通電圧供給線、１２，７１，９１ スイッチ、１３ 行ドライバ回路、１７ 列ドライバ回路、２３ 電源制御回路、２４ 電源回路、２５ 電源ノード、３０ 液晶駆動回路、３１ａ データ保持回路、３１ｂ 電圧印加回路、３７ 液晶表示素子、５０ スイッチング制御回路、５１，５１´，５１″，５３ チャージポンプ回路、５２，５４ レギュレータ回路、６０ａ，６０ｂ，８０ａ，８０ｂ チャージポンプユニット、９５，９７ 検出部、Ｐａ，Ｐｂ スイッチングパルス、Ｎｌｃ 画素電極ノード、Ｎｐ対向電極ノード、ＳＲＨ モード識別信号、ＶＣＯＭ 共通電圧、ＶＲＥＦ 書込基準電圧、Ｖｃ 対向電極電圧。
Claims (13)
- 表示フレームごとに画面の表示を更新可能な液晶表示装置であって、
マトリクス状に配置される複数の単位表示ドット画素を有する液晶表示部を備え、
前記複数の単位表示ドットの各々は、印加される電圧に応じて光学応答が変化する液晶表示素子を有し、
前記複数の単位表示ドットを走査するための第１のドライブ回路と、
前記複数の単位表示ドットのうちの、前記第１のドライブ回路によって走査の対象となった少なくとも１つの単位表示ドットに対して、前記画面に対応する表示データを供給するための第２のドライブ回路と、
前記複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第１の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、前記第２のドライブ回路から供給される前記表示データを受けて保持するための複数のデータ保持回路と、
前記複数の単位表示ドットにそれぞれ対応して設けられ、各々が、前記第１の表示モードおよび第２の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、前記データ保持回路に保持された前記表示データに応じて、第１および第２の所定電圧のいずれか一方を対応する液晶表示素子に印加するための複数の電圧印加回路と、
前記第１および第２のドライブ回路に動作電圧を供給するための、電流供給能力がそれぞれ異なる複数のチャージポンプユニットを含む電源回路と、
表示モードに応じて、前記複数のチャージポンプユニットを選択的に動作させるための電源制御回路とをさらに備え、
前記表示フレームは、前記第１の表示モードで画面表示を実行する第１のサブフレームと、前記第２の表示モードで画面表示を実行する第２のサブフレームとから構成され、
各前記チャージポンプユニットの自己消費電力は、前記電流供給能力の増加に応じて増大する、液晶表示装置。 - 前記電源制御回路は、前記表示モードが前記第１および第２の表示モードのいずれであるかに基づいて、前記複数のチャージポンプユニットのうちの動作対象となる少なくとも１つに対して、所定周波数の動作クロックを供給する、請求項１記載の液晶表示装置。
- 前記電源回路は、
前記第１の表示モードにおける消費電流に対応する電流供給能力を有する第１のチャージポンプユニットと、
前記第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、
前記電源制御回路に指示されて、前記第１および第２のチャージポンプユニットの一方と前記動作電圧を供給するノードとを結合するためのスイッチ回路とを有し、
前記電源制御回路は、前記第１および第２の表示モードのそれぞれにおいて、前記第１および第２のチャージポンプユニットのそれぞれを相補的に動作させる、請求項１記載の液晶表示装置。 - 前記電源回路は、
前記第１および第２の表示モードのそれぞれにおける消費電流の差に対応した電流供給能力を有する第１のチャージポンプユニットと、
前記第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、
前記第１および第２のチャージポンプユニットの出力を受けて、動作電圧を供給する出力ノードとを有し、
前記電源制御回路は、前記第１の表示モードにおいて前記第１および第２のチャージポンプユニットの両方を動作させるとともに、前記第２の表示モードにおいて前記第２のチャージポンプユニットのみを動作させる、請求項１記載の液晶表示装置。 - 前記電源回路が出力する前記動作電圧を検出するための検出部をさらに備え、
前記電源制御回路は、前記検出部による検出結果に基づいて、前記複数のチャージポンプユニットのうちの動作対象となる少なくとも１つに対して、所定周波数を有する動作クロックを供給する、請求項１記載の液晶表示装置。 - 前記電源回路から供給される動作電流を検出するための検出部をさらに備え、
前記電源制御回路は、前記検出部による検出結果に基づいて、前記複数のチャージポンプユニットのうちの動作対象となる少なくとも１つに対して、所定周波数を有する動作クロックを供給する、請求項１記載の液晶表示装置。 - 前記電源回路は、
前記第１の表示モードにおける消費電流に対応する電流供給能力を有する第１のチャージポンプユニットと、
前記第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、
前記電源制御回路に指示されて、前記第１および第２のチャージポンプユニットの一方と前記動作電圧を供給するノードとを結合するためのスイッチ回路とを有し、
前記電源制御回路は、前記第１および第２のチャージポンプユニットのうちの前記検出結果に応じた一方に対して前記動作クロックを供給する、請求項５または６記載の液晶表示装置。 - 前記電源回路は、
前記第１および第２の表示モードのそれぞれにおける消費電流の差に対応した電流供給能力を有する第１のチャージポンプユニットと、
前記第２の表示モードにおける消費電流に対応する電流供給能力を有する第２のチャージポンプユニットと、
前記第１および第２のチャージポンプユニットの出力を受けて、動作電圧を供給する出力ノードとを有し、
前記電源制御回路は、前記検出結果に応じて、前記第１および第２のチャージポンプユニットの両方もしくは、前記第２のチャージポンプユニットのみに対して、前記動作クロックを供給する、請求項５または６記載の液晶表示装置。 - 前記液晶表示素子は、前記第１および第２の所定電圧がそれぞれ印加された場合において、最大輝度および最小輝度をそれぞれ表示する、請求項１記載の液晶表示装置。
- 前記液晶表示部は、行列状に配置される、各々が所定数の単位表示ドットによって構成される複数の画素を含み、
前記複数の画素の各々は、３原色のぞれぞれを階調表示するための３つの原色ドットを有し、
各前記原色ドットは、同数ずつの単位表示ドットによって構成される、請求項１記載の液晶表示装置。 - 前記同数ずつの単位表示ドットのそれぞれは、異なる表示面積を有する、請求項１０記載の液晶表示装置。
- 液晶表示画面を備える携帯電話機であって、
表示フレームごとに前記液晶表示画面の表示を更新可能な液晶表示装置を備え、
前記液晶表示装置は、
マトリクス状に配置されて前記液晶表示画面を構成する複数の単位表示ドット有する液晶表示部を含み、
前記複数の単位表示ドットの各々は、印加される電圧に応じて光学応答が変化する液晶表示素子を有し、
前記液晶表示装置は、さらに、
前記複数の単位表示ドットを走査するための第１のドライブ回路と、
前記複数の単位表示ドットのうちの、前記第１のドライブ回路によって走査の対象となった少なくとも１つの単位表示ドットに対して、前記画面に対応する表示データを供給するための第２のドライブ回路と、
前記複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第１の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、前記第２のドライブ回路から供給される前記表示データを受けて保持するための複数のデータ保持回路と、
前記複数の単位表示ドットにそれぞれ対応して設けられ、各々が、前記第１の表示モードおよび第２の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、前記データ保持回路に保持された前記表示データに応じて、第１および第２の所定電圧のいずれか一方を対応する液晶表示素子に印加するための複数の電圧印加回路と、
前記第１および第２のドライブ回路に動作電圧を供給するための、電流供給能力がそれぞれ異なる複数のチャージポンプユニットを含む電源回路と、
表示モードに応じて、前記複数のチャージポンプユニットを選択的に動作させるための電源制御回路とを含み、
前記表示フレームは、前記第１の表示モードで画面表示を実行する第１のサブフレームと、前記第２の表示モードで画面表示を実行する第２のサブフレームとから構成され、
各前記チャージポンプユニットの自己消費電力は、前記電流供給能力の増加に応じて増大する、携帯電話機。 - 液晶表示画面を備える携帯情報端末機器であって、
表示フレームごとに前記液晶表示画面の表示を更新可能な液晶表示装置を備え、
前記液晶表示装置は、
マトリクス状に配置されて前記液晶表示画面を構成する複数の単位表示ドット有する液晶表示部を含み、
前記複数の単位表示ドットの各々は、印加される電圧に応じて光学応答が変化する液晶表示素子を有し、
前記液晶表示装置は、さらに、
前記複数の単位表示ドットを走査するための第１のドライブ回路と、
前記複数の単位表示ドットのうちの、前記第１のドライブ回路によって走査の対象となった少なくとも１つの単位表示ドットに対して、前記画面に対応する表示データを供給するための第２のドライブ回路と、
前記複数の単位表示ドットにそれぞれ対応して設けられ、各々が、第１の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、前記第２のドライブ回路から供給される前記表示データを受けて保持するための複数のデータ保持回路と、
前記複数の単位表示ドットにそれぞれ対応して設けられ、各々が、前記第１の表示モードおよび第２の表示モードにおいて、対応する単位表示ドットが走査の対象となった場合に、前記データ保持回路に保持された前記表示データに応じて、第１および第２の所定電圧のいずれか一方を対応する液晶表示素子に印加するための複数の電圧印加回路と、
前記第１および第２のドライブ回路に動作電圧を供給するための、電流供給能力がそれぞれ異なる複数のチャージポンプユニットを含む電源回路と、
表示モードに応じて、前記複数のチャージポンプユニットを選択的に動作させるための電源制御回路とを含み、
前記表示フレームは、前記第１の表示モードで画面表示を実行する第１のサブフレームと、前記第２の表示モードで画面表示を実行する第２のサブフレームとから構成され、
各前記チャージポンプユニットの自己消費電力は、前記電流供給能力の増加に応じて増大する、携帯情報端末機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095207A JP4674985B2 (ja) | 2001-03-29 | 2001-03-29 | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095207A JP4674985B2 (ja) | 2001-03-29 | 2001-03-29 | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002297101A JP2002297101A (ja) | 2002-10-11 |
| JP4674985B2 true JP4674985B2 (ja) | 2011-04-20 |
Family
ID=18949293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001095207A Expired - Fee Related JP4674985B2 (ja) | 2001-03-29 | 2001-03-29 | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4674985B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510499B1 (ko) * | 2002-12-04 | 2005-08-26 | 삼성전자주식회사 | 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치 |
| WO2015186593A1 (ja) * | 2014-06-04 | 2015-12-10 | シャープ株式会社 | 表示装置 |
| JP6569234B2 (ja) * | 2015-02-17 | 2019-09-04 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
| JP6540073B2 (ja) * | 2015-02-17 | 2019-07-10 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6440857A (en) * | 1987-08-06 | 1989-02-13 | Minolta Camera Kk | Electrophotographic copying device |
| JPH0564429A (ja) * | 1991-09-04 | 1993-03-12 | Seiko Epson Corp | 半導体装置及び電子機器 |
| JP2901429B2 (ja) * | 1992-08-20 | 1999-06-07 | シャープ株式会社 | 表示装置 |
| JPH06118912A (ja) * | 1992-08-20 | 1994-04-28 | Sharp Corp | 表示装置 |
| JP3159586B2 (ja) * | 1993-12-09 | 2001-04-23 | 株式会社東芝 | 昇圧回路装置 |
| JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| JPH09243995A (ja) * | 1996-03-11 | 1997-09-19 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイと液晶表示装置及びその駆動方法 |
| JP3180898B2 (ja) * | 1997-11-14 | 2001-06-25 | 日本電気株式会社 | 昇圧回路 |
-
2001
- 2001-03-29 JP JP2001095207A patent/JP4674985B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002297101A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5019668B2 (ja) | 表示装置及びその制御方法 | |
| CN111489674B (zh) | 显示装置 | |
| US7123247B2 (en) | Display control circuit, electro-optical device, display device and display control method | |
| US7002568B2 (en) | Signal drive circuit, display device, electro-optical device, and signal drive method | |
| US6965365B2 (en) | Display apparatus and driving method thereof | |
| JP3807321B2 (ja) | 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法 | |
| US6911964B2 (en) | Frame buffer pixel circuit for liquid crystal display | |
| US7030869B2 (en) | Signal drive circuit, display device, electro-optical device, and signal drive method | |
| TW556144B (en) | Display device | |
| KR100447415B1 (ko) | 엑티브 매트릭스형 표시장치 및 액정표시장치 | |
| JP4285386B2 (ja) | ソースドライバ、電気光学装置及び電子機器 | |
| JP5734951B2 (ja) | 表示装置およびその駆動方法、ならびに液晶表示装置 | |
| WO2012057044A1 (ja) | 表示装置およびその表示方法、ならびに液晶表示装置 | |
| JP2004309669A (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
| JP4786897B2 (ja) | ソース駆動回路と駆動回路及び液晶ディスプレイ装置とその駆動方法 | |
| JP2002175040A (ja) | 表示装置及びその駆動方法 | |
| JP2002156954A (ja) | 液晶表示装置 | |
| WO2007069715A1 (ja) | 表示装置およびその駆動方法 | |
| JP2012088736A (ja) | 表示装置 | |
| KR101340989B1 (ko) | 전기영동 표시장치와 그 구동방법 | |
| JP2006343563A (ja) | 液晶表示装置 | |
| JP3883817B2 (ja) | 表示装置 | |
| KR100652382B1 (ko) | 플랫 패널 디스플레이를 구동하는 데 있어 감소된전력소모를 제공하는 드라이버 회로 및 방법 | |
| KR20020079599A (ko) | 액티브 매트릭스형 표시 장치 | |
| JP2002251160A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |