JP4667666B2 - チップアレイモジュール - Google Patents
チップアレイモジュール Download PDFInfo
- Publication number
- JP4667666B2 JP4667666B2 JP2001215263A JP2001215263A JP4667666B2 JP 4667666 B2 JP4667666 B2 JP 4667666B2 JP 2001215263 A JP2001215263 A JP 2001215263A JP 2001215263 A JP2001215263 A JP 2001215263A JP 4667666 B2 JP4667666 B2 JP 4667666B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- chip array
- array module
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 51
- 239000004020 conductor Substances 0.000 claims description 33
- 238000007789 sealing Methods 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 230000017525 heat dissipation Effects 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000012530 fluid Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000000191 radiation effect Effects 0.000 description 2
- 230000037237 body shape Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、複数の半導体チップと、これらの半導体チップが動作する際に発生する熱を放出する金属製の放熱板とが封止体により封止されているチップアレイモジュールに関する。
【０００２】
【従来の技術】
従来より、たとえばプリンタヘッドの駆動制御などに用いられるチップアレイモジュール（以下、単に「モジュール」という）では、半導体チップとしてトランジスタなどが使用されており、その動作の際には、半導体チップからジュール熱が発生する。この熱は、モジュールのパワーロスの要因となるため、このようなモジュールには、この熱を外部に放出するための放熱板が備えられているのが一般的である。このようなモジュールの一例を図７に示す。
【０００３】
このモジュール１００は、６個の半導体チップ１と、各半導体チップをそれぞれマウントした６個のダイパッド部１０５と、各半導体チップ１に対してそれぞれワイヤＷを介して接続された２つのリード部１０７と、金属製の放熱板１０２とを備えており、ダイパッド部１０５およびリード部１０７の一部と、各半導体チップ１と、放熱板１０２とは、封止体１０３により封止されている。
【０００４】
上記各半導体チップ１は、平面視矩形状を呈したトランジスタであって、エミッタ、コレクタおよびベースの３つの電極が設けられている。この従来例では、各半導体装置１は、その上面に２つの電極が形成されており、その裏面が残り１つの電極とされている。
【０００５】
上記各ダイパッド部１０５および各リード部１０７は、それぞれの一部が上記封止体１０３の外部に配置されるアウターリード部１０８ａおよびアウターリード部１０８ｂとされている。すなわち、上記各ダイパッド部１０５および各リード部１０７は、このモジュール１００における回路の配線および端子部として形成されている。このようなダイパッド部１０５およびリード部１０７は、金属製の薄板を打ち抜くなどして形成されたリードフレームの一部として形成される。
【０００６】
このようなリードフレーム１８０は、図８にその一例を示すように、所定の間隔を空けて互いに平行に伸びる一対のサイドフレーム１８０ｂ1，１８０ｂ2と、これら一対のサイドフレーム１８０ｂ1，１８０ｂ2間を掛け渡すように形成された縦フレーム１８０ｃとを有している。各ダイパッド部１０５および各リード部１０７は、サイドフレーム１８０ｂ2からサイドフレーム１８０ｂ1に向かって延びるように形成されており、それぞれ、アウターリード部１０８ａおよびアウターリード部１０８ｂがサイドフレーム１８０ｂ2に支持されている。これにより、各ダイパッド部１０５および各リード部１０７を所定の位置に配置することができる。
【０００７】
上記放熱板１０２は、図７に示すように、各ダイパッド部１０５の裏面に取り付けられており、各半導体チップ１で発生した熱は、各ダイパッド部１０５を介して放熱板１０２に伝導し、放熱板１０２の表面から外部に放射される。
【０００８】
上記封止体１０３は、たとえばエポキシ系樹脂などの絶縁体により形成されている。このような封止体１０３をリードフレーム１８０に対して形成する場合には、一般的に、トランスファーモールド法が採用される。この方法では、封止体１０３を形成するためのキャビティを有する一対の金型が用いられる。封止体１０３は、この一対の金型間に、放熱板１０２が取り付けられたリードフレーム１８０を挟み込んで、キャビティ内に樹脂を充填することにより得られる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記構成を有するモジュール１００においては、上記各ダイパッド部１０５および各リード部１０７は、上述したように、モジュール１００における回路の配線および端子部として形成されており、かつ、サイドフレーム１８０ｂ2に支持されることにより所定の位置に配置されているので、その形状が限定されてしまう。これに伴って、放熱板１０２の形状もまた限定されることとなる。したがって、モジュールのパワーロスに対応した放射熱量を任意に設定することができない。
【００１０】
また、上記封止体１０３は、上述したように、金型を用いて形成されているため、たとえば半導体チップ１の個数が異なるモジュールを製造するような場合など、封止体の形状が異なるモジュールを形成する際には、新たな金型を作成しなければならない。したがって、汎用性が乏しいという欠点を有している。
【００１１】
本願発明は、上記した事情のもとで考え出されたものであって、放射熱量を任意に設定することができるチップアレイモジュールを提供することをその課題とする。
【００１２】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１３】
すなわち、本願発明により提供されるチップアレイモジュールは、第１面およびその反対側の第２面を有する長手状のプリント配線基板と、このプリント配線基板の第１面上にその長手方向に沿って列状に実装された複数の半導体チップと、上記プリント配線基板の第１面における長手方向に延びる一側縁に沿って並ぶように各基端が接続され、対応する上記半導体チップごとにそれらと電気的に連携する複数の接続端子と、上記プリント配線基板の第１面上における上記複数の半導体チップを挟んで上記複数の接続端子と反対側において実装され、上記複数の半導体チップが動作する際に発生する熱を放出する金属製の放熱板とを有し、上記プリント配線基板、上記複数の半導体チップ、上記放熱板、および、上記複数の接続端子の各基端が封止体により封止されているチップアレイモジュールであって、上記各半導体チップは、上記プリント配線基板の第１面に形成された導体パターン上に実装されており、上記放熱板は、上記プリント配線基板の第１面において形成された上記導体パターンの延長部に半田付けされていることを特徴としている。
【００１５】
好ましい実施の形態においては、上記放熱板が上記各半導体チップのそれぞれに対応するように複数設けられている構成とすることができる。
【００１６】
好ましい実施の形態においてはさらに、上記複数の半導体チップには、トランジスタが含まれている構成とすることができる。
【００１７】
本願発明においては、上記チップアレイモジュールを製造する際には、プリント配線基板が用いられており、プリント配線基板では、放熱板を実装するための導体パターンを、その表面に予め形成した導体被膜をエッチングすることによって得ることができる。したがって、上記導体パターンは、従来のモジュールにおける、リードフレームに形成されたダイパッド部やリード部とは異なり、任意の形態に形成され、その形状や大きさあるいは配置が限定されない。これにより、上記導体パターンを上記放熱板に対応させて形成することができる。換言すれば、各放熱板を所望の形態で形成することができる。したがって、放熱板が放射する熱量を任意に設定することができる。
【００２１】
好ましい実施の形態においては、上記放熱板をＣｕまたはＮｉにより形成した構成とすることができる。ＣｕまたはＮｉは、一般に、半田付けに適した金属とされているので、上記放熱板を上記プリント配線基板に対して良好に半田付けすることができる。
【００２２】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００２３】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００２４】
図１は、本願発明に係るチップアレイモジュールの一例を示す概略斜視図、図２は、図１のＩＩ−ＩＩ線に沿う断面図である。なお、これらの図において、従来例を示す図７および図８に表された部材、部分等と同等のものにはそれぞれ同一の符号を付してある。
【００２５】
図１に表れているように、チップアレイモジュール（以下、単に「モジュール」という）Ａは、半導体チップ１としてトランジスタが使用されており、その動作の際には、半導体チップ１からジュール熱が発生する。そのため、このモジュールＡには、この熱を外部に放出するための金属製の放熱板２が備えられている。
【００２６】
このモジュールＡは、６個の半導体チップ１と、各半導体チップ１のそれぞれに対応する複数の放熱板２Ａとを備えており、これらは、プリント配線基板４Ａに実装されている。また、各半導体チップ１、各放熱板２Ａ、およびプリント配線基板４Ａは、封止体３により封止されている。
【００２７】
上記各半導体チップ１は、本実施形態では、平面視矩形状のトランジスタであって、その上面には、エミッタ、コレクタおよびベースの３つの電極（図示略）が形成されている。各半導体チップ１は、図１に示すように、上記プリント配線基板４Ａの上面４０ａに形成された導体パターン５上にマウントされている。また、各半導体チップ１は、プリント配線基板４Ａの上面４０ａに形成された配線パターン７に対してワイヤＷを介して接続されている。すなわち、導体パターン５および配線パターン７は、それぞれ、上記従来のモジュール１００におけるダイパッド部１０５およびリード部１０７のうちの、上記封止体１０３で封止されている部分に相当する。なお、このモジュールＡにおいて、従来のモジュール１００のアウターリード部１０８ａ，１０８ｂに相当する部材は、上記プリント配線基板４Ａに半田付けされた接続端子片８として備えられている。
【００２８】
上記プリント配線基板４Ａは、本実施形態では、たとえばガラスエポキシ樹脂などにより形成された基板４０に上記導体パターン５や配線パターン７などを形成したものである。導体パターン５および配線パターン７は、基板４０の上面全域に形成された導体被膜をエッチングすることによって形成される。導体被膜のエッチングには、たとえばフォトリソグラフィー法などが採用される。この方法によれば、まず、この導体被膜上にホトレジスト塗布し、このホトレジストに対して、上記導体パターン５および配線パターン７に対応する露光パターンが形成された露光用マスクを用いて露光する。次いで、露光されたホトレジストを現像することによって、上記導体被膜のうち、導体パターン５および配線パターン７となる部分のみがホトレジストによって覆われるようにする。次いで、上記導体被膜の露出部分、すなわち導体被膜の不必要部分を、溶融させるなどして除去する。そして、導体パターン５および配線パターン７となる部分からホトレジストを剥離する。
【００２９】
このように、導体パターン５および配線パターン７は、プリント配線基板４Ａ（基板４０）上に形成された導体被膜をエッチングすることにより形成されるので、上記従来のモジュール１００におけるダイパッド部１０５およびリード部１０７とは異なり、その形状や大きさあるいは配置が限定されない。すなわち、導体パターン５および配線パターン７を任意に形成することができる。
【００３０】
上記各放熱板２Ａは、半田付けに適したＣｕまたはＮｉなどにより形成されており、上記導体パターン５の延長部５１に半田付けされている。これにより、各半導体チップ１で発生した熱は、導体パターン５を介して放熱板２Ａに伝導し、放熱板２Ａの表面から外部に放射される。
【００３１】
上記したように、導体パターン５および配線パターン７は、その形状や大きさあるいは配置が任意とされるので、導体パターン５および配線パターン７を放熱板２Ａに対応させて形成することができる。これにより、各放熱板２Ａを所望の形状や大きさに形成することができ、かつ、放熱板２Ａをプリント回路基板４の所望の箇所に搭載することができる。換言すれば、このモジュールＡでは、放熱板２Ａの形状や大きさあるいは配置を任意に設定するために、プリント配線基板４Ａを用いているのである。したがって、このモジュールＡにおいては、放熱板２Ａが放射する熱量を任意に設定することができるので、各半導体チップ１の発熱に起因するモジュールのパワーロスを抑制することができる。
【００３２】
なお、このモジュールＡでは、図１に示すように、各半導体装置１のそれぞれに対して３個の放熱板２Ａが備えられているが、たとえば、図３に示すように、各半導体装置１のそれぞれに対して１個の放熱板２Ｂとしてもよく、また、従来のモジュール１００のように、１つのモジュールＡ全体に対して１個の放熱板１０２としてもよい。
【００３３】
また、図２に示すように、上記プリント配線基板４Ａの裏面には、ＣｕまたはＮｉなどにより形成された第２放熱板２０Ａが半田付けされている。この第２放熱板２０Ａは、プリント配線基板４Ａに形成した貫通孔４９の内部に充填された半田９などを介して放熱板２Ａあるいは上記導体パターン５に接続されている。したがって、このモジュール２Ａは、プリント配線基板４Ａの両面から熱を放出することができるので、プリント配線基板４Ａあるいは放熱板２Ａの面積を大としなくても、放熱効果を向上させることができる。その結果、モジュールＡを小型化することができる。また、この第２放熱板２０Ａについても、上記放熱板２Ａと同様に、その形状や大きさあるいは配置を任意とすることができる。
【００３４】
なお、上記放熱板２Ａおよび第２放熱板２０Ａをプリント配線基板４Ａに半田付けする際には、上記放熱板２Ａおよび第２放熱板２０Ａの実装面が、その一部で半田付けされるようにする（すなわち、全域で半田付けされない）ことが好ましい。この場合、上記放熱板２Ａおよび第２放熱板２０Ａの温度が高温となり熱膨張した際に、モジュールＡが歪んだりするのを抑制することができる。
【００３５】
上記封止体３は、たとえばエポキシ系樹脂などの絶縁体により形成されている。このモジュールＡは、従来のモジュール１００とは異なり、プリント回路基板４Ａを用いて製造されるので、上記封止体３を形成する際には、これを、いわゆる粉体塗装などとしてプリント配線基板４Ａに形成することができる。より詳細には、封止体３は、たとえば、粉末塗料を加熱溶融させたり溶剤に溶融させたりして流動状とし、これを収容した流動槽内に、上記プリント配線基板４Ａを浸漬させてから引き上げることによって、プリント配線基板４Ａに付着形成される。このように、このモジュールＡは、金型を用いなくとも封止体３を形成することができる。したがって、たとえば半導体チップ１の個数が異なるモジュールを製造するような場合など、封止体の形状が異なるモジュールを形成する際には、従来のモジュール１００のように、新たな金型を作成する必要がない。その結果、モジュールＡの汎用性を向上させることができる。
【００３６】
図３は、本願発明に係るチップアレイモジュールの参考例を示す概略斜視図、図４は、図３のＩＶ−ＩＶ線に沿う断面図である。なお、これらの図においては、上記実施形態と同一または類似の要素には、上記実施形態と同一符号を付している。
【００３７】
このチップアレイモジュールＢは、図３に示すように、各半導体チップ１を各放熱板４Ｂの表面にマウントしたことを特徴としており、この点が先のモジュールＡとはその構成が相違している。
【００３８】
上記構成を有するモジュールＢによれば、各半導体チップ１が放熱板２Ｂの表面にマウントされているので、プリント配線基板４Ｂに対して放熱板２Ｂが占有する割合を比較的大とすることができる。換言すれば、プリント配線基板４Ｂの平面視における面積を比較的小とすることができる。したがって、モジュールを平面視において小型化することができる。
【００３９】
なお、このモジュールＢにもまた、図４に示すように、モジュールＡと同様に、上記第２放熱板２０Ａに相当する第２放熱板２０Ｂがプリント配線基板４Ｂの裏面に備えられており、放熱効果が向上されている。この第２放熱板２０Ｂについてもまた、上記第２放熱板２０Ａと同様に、その形状や大きさあるいは配置を任意とすることができる。
【００４０】
図５は、本願発明に係るチップアレイモジュールの他の参考例を示す概略斜視図、図６は、図５のＶＩ−ＶＩ線に沿う断面図である。なお、これらの図においては、上記実施形態と同一または類似の要素には、上記実施形態と同一符号を付している。
【００４１】
このチップアレイモジュールＣにおいて、プリント配線基板４Ｃは、図５に示すように、上記基板４０に貫通形成された孔部４１を有しており、放熱板２Ｃは、図６に示すように、このプリント配線基板４Ｃの裏面側から孔部４１を塞ぐように半田付けされている。そして、各半導体チップ１は、孔部４１の内部に収容されるようにして、放熱板２Ｃの表面にマウントされている。このモジュールＣは、これらの点が先のモジュールＡとはその構成が相違している。
【００４２】
上記構成を有するモジュールＣは、各半導体チップ１が孔部４１の内部に収容されているので、各半導体チップ１（ワイヤＷを含む）におけるプリント配線基板４Ｃの上面からの高さ寸法を低くすることができる。したがって、モジュールをその厚み方向において小型化することができる。
【００４３】
なお、上記放熱板２Ｃは、上記放熱板２Ａと同様に、その形状や大きさあるいは配置を任意とすることができる。
【００４４】
また、このモジュールＣには、図５に示すように、上記第２放熱板２０Ａ，２０Ｂに相当する第２放熱板２０Ｃがプリント配線基板４Ｃの上面に備えられており、放熱効果が向上されている。この第２放熱板２０Ｃについてもまた、上記第２放熱板２０Ａ，２０Ｂと同様に、その形状や大きさあるいは配置を任意とすることができる。
【００４５】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記モジュールＡにおいて、各半導体チップ１は、上面側に３つの電極が形成されているが、下面を１つの電極とし、かつ上面に２つの電極を形成したタイプのものでもよい。このように、下面が電極とされている半導体チップを用いる場合、プリント配線基板４Ａにおける半導体チップを実装する部位（上記導体パターン５あるいは放熱板２Ａの一部）にＡｕメッキなどを形成しておき、導体パターン５を上記接続端子片８と導通するように形成しておけば、半導体チップ１の電気的な接続を達成することができる。
【００４６】
また、たとえば、上記モジュールＡにおいて、各半導体チップ１は、トランジスタとされているがこれに限らず、これを他の半導体チップとすることもできる。
【図面の簡単な説明】
【図１】 本願発明に係るチップアレイモジュールの一例を示す概略斜視図である。
【図２】 図１のＩＩ−ＩＩ線に沿う断面図である。
【図３】 本願発明に係るチップアレイモジュールの参考例を示す概略斜視図である。
【図４】 図３のＩＶ−ＩＶ線に沿う断面図である。
【図５】 本願発明に係るチップアレイモジュールの他の参考例を示す概略斜視図である。
【図６】 図５のＶＩ−ＶＩ線に沿う断面図である。
【図７】 従来のチップアレイモジュールの一例を示す概略斜視図である。
【図８】 図７のチップアレイモジュールを製造するためのリードフレームを示す平面図である。
【符号の説明】
１ 半導体チップ
２Ａ，２Ｂ，２Ｃ 放熱板
３ 封止体
４Ａ，４Ｂ，４Ｃ プリント配線基板
５ 導体パターン
４１ 孔部
Ａ，Ｂ，Ｃ チップアレイモジュール
【発明の属する技術分野】
本願発明は、複数の半導体チップと、これらの半導体チップが動作する際に発生する熱を放出する金属製の放熱板とが封止体により封止されているチップアレイモジュールに関する。
【０００２】
【従来の技術】
従来より、たとえばプリンタヘッドの駆動制御などに用いられるチップアレイモジュール（以下、単に「モジュール」という）では、半導体チップとしてトランジスタなどが使用されており、その動作の際には、半導体チップからジュール熱が発生する。この熱は、モジュールのパワーロスの要因となるため、このようなモジュールには、この熱を外部に放出するための放熱板が備えられているのが一般的である。このようなモジュールの一例を図７に示す。
【０００３】
このモジュール１００は、６個の半導体チップ１と、各半導体チップをそれぞれマウントした６個のダイパッド部１０５と、各半導体チップ１に対してそれぞれワイヤＷを介して接続された２つのリード部１０７と、金属製の放熱板１０２とを備えており、ダイパッド部１０５およびリード部１０７の一部と、各半導体チップ１と、放熱板１０２とは、封止体１０３により封止されている。
【０００４】
上記各半導体チップ１は、平面視矩形状を呈したトランジスタであって、エミッタ、コレクタおよびベースの３つの電極が設けられている。この従来例では、各半導体装置１は、その上面に２つの電極が形成されており、その裏面が残り１つの電極とされている。
【０００５】
上記各ダイパッド部１０５および各リード部１０７は、それぞれの一部が上記封止体１０３の外部に配置されるアウターリード部１０８ａおよびアウターリード部１０８ｂとされている。すなわち、上記各ダイパッド部１０５および各リード部１０７は、このモジュール１００における回路の配線および端子部として形成されている。このようなダイパッド部１０５およびリード部１０７は、金属製の薄板を打ち抜くなどして形成されたリードフレームの一部として形成される。
【０００６】
このようなリードフレーム１８０は、図８にその一例を示すように、所定の間隔を空けて互いに平行に伸びる一対のサイドフレーム１８０ｂ1，１８０ｂ2と、これら一対のサイドフレーム１８０ｂ1，１８０ｂ2間を掛け渡すように形成された縦フレーム１８０ｃとを有している。各ダイパッド部１０５および各リード部１０７は、サイドフレーム１８０ｂ2からサイドフレーム１８０ｂ1に向かって延びるように形成されており、それぞれ、アウターリード部１０８ａおよびアウターリード部１０８ｂがサイドフレーム１８０ｂ2に支持されている。これにより、各ダイパッド部１０５および各リード部１０７を所定の位置に配置することができる。
【０００７】
上記放熱板１０２は、図７に示すように、各ダイパッド部１０５の裏面に取り付けられており、各半導体チップ１で発生した熱は、各ダイパッド部１０５を介して放熱板１０２に伝導し、放熱板１０２の表面から外部に放射される。
【０００８】
上記封止体１０３は、たとえばエポキシ系樹脂などの絶縁体により形成されている。このような封止体１０３をリードフレーム１８０に対して形成する場合には、一般的に、トランスファーモールド法が採用される。この方法では、封止体１０３を形成するためのキャビティを有する一対の金型が用いられる。封止体１０３は、この一対の金型間に、放熱板１０２が取り付けられたリードフレーム１８０を挟み込んで、キャビティ内に樹脂を充填することにより得られる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記構成を有するモジュール１００においては、上記各ダイパッド部１０５および各リード部１０７は、上述したように、モジュール１００における回路の配線および端子部として形成されており、かつ、サイドフレーム１８０ｂ2に支持されることにより所定の位置に配置されているので、その形状が限定されてしまう。これに伴って、放熱板１０２の形状もまた限定されることとなる。したがって、モジュールのパワーロスに対応した放射熱量を任意に設定することができない。
【００１０】
また、上記封止体１０３は、上述したように、金型を用いて形成されているため、たとえば半導体チップ１の個数が異なるモジュールを製造するような場合など、封止体の形状が異なるモジュールを形成する際には、新たな金型を作成しなければならない。したがって、汎用性が乏しいという欠点を有している。
【００１１】
本願発明は、上記した事情のもとで考え出されたものであって、放射熱量を任意に設定することができるチップアレイモジュールを提供することをその課題とする。
【００１２】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１３】
すなわち、本願発明により提供されるチップアレイモジュールは、第１面およびその反対側の第２面を有する長手状のプリント配線基板と、このプリント配線基板の第１面上にその長手方向に沿って列状に実装された複数の半導体チップと、上記プリント配線基板の第１面における長手方向に延びる一側縁に沿って並ぶように各基端が接続され、対応する上記半導体チップごとにそれらと電気的に連携する複数の接続端子と、上記プリント配線基板の第１面上における上記複数の半導体チップを挟んで上記複数の接続端子と反対側において実装され、上記複数の半導体チップが動作する際に発生する熱を放出する金属製の放熱板とを有し、上記プリント配線基板、上記複数の半導体チップ、上記放熱板、および、上記複数の接続端子の各基端が封止体により封止されているチップアレイモジュールであって、上記各半導体チップは、上記プリント配線基板の第１面に形成された導体パターン上に実装されており、上記放熱板は、上記プリント配線基板の第１面において形成された上記導体パターンの延長部に半田付けされていることを特徴としている。
【００１５】
好ましい実施の形態においては、上記放熱板が上記各半導体チップのそれぞれに対応するように複数設けられている構成とすることができる。
【００１６】
好ましい実施の形態においてはさらに、上記複数の半導体チップには、トランジスタが含まれている構成とすることができる。
【００１７】
本願発明においては、上記チップアレイモジュールを製造する際には、プリント配線基板が用いられており、プリント配線基板では、放熱板を実装するための導体パターンを、その表面に予め形成した導体被膜をエッチングすることによって得ることができる。したがって、上記導体パターンは、従来のモジュールにおける、リードフレームに形成されたダイパッド部やリード部とは異なり、任意の形態に形成され、その形状や大きさあるいは配置が限定されない。これにより、上記導体パターンを上記放熱板に対応させて形成することができる。換言すれば、各放熱板を所望の形態で形成することができる。したがって、放熱板が放射する熱量を任意に設定することができる。
【００２１】
好ましい実施の形態においては、上記放熱板をＣｕまたはＮｉにより形成した構成とすることができる。ＣｕまたはＮｉは、一般に、半田付けに適した金属とされているので、上記放熱板を上記プリント配線基板に対して良好に半田付けすることができる。
【００２２】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００２３】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００２４】
図１は、本願発明に係るチップアレイモジュールの一例を示す概略斜視図、図２は、図１のＩＩ−ＩＩ線に沿う断面図である。なお、これらの図において、従来例を示す図７および図８に表された部材、部分等と同等のものにはそれぞれ同一の符号を付してある。
【００２５】
図１に表れているように、チップアレイモジュール（以下、単に「モジュール」という）Ａは、半導体チップ１としてトランジスタが使用されており、その動作の際には、半導体チップ１からジュール熱が発生する。そのため、このモジュールＡには、この熱を外部に放出するための金属製の放熱板２が備えられている。
【００２６】
このモジュールＡは、６個の半導体チップ１と、各半導体チップ１のそれぞれに対応する複数の放熱板２Ａとを備えており、これらは、プリント配線基板４Ａに実装されている。また、各半導体チップ１、各放熱板２Ａ、およびプリント配線基板４Ａは、封止体３により封止されている。
【００２７】
上記各半導体チップ１は、本実施形態では、平面視矩形状のトランジスタであって、その上面には、エミッタ、コレクタおよびベースの３つの電極（図示略）が形成されている。各半導体チップ１は、図１に示すように、上記プリント配線基板４Ａの上面４０ａに形成された導体パターン５上にマウントされている。また、各半導体チップ１は、プリント配線基板４Ａの上面４０ａに形成された配線パターン７に対してワイヤＷを介して接続されている。すなわち、導体パターン５および配線パターン７は、それぞれ、上記従来のモジュール１００におけるダイパッド部１０５およびリード部１０７のうちの、上記封止体１０３で封止されている部分に相当する。なお、このモジュールＡにおいて、従来のモジュール１００のアウターリード部１０８ａ，１０８ｂに相当する部材は、上記プリント配線基板４Ａに半田付けされた接続端子片８として備えられている。
【００２８】
上記プリント配線基板４Ａは、本実施形態では、たとえばガラスエポキシ樹脂などにより形成された基板４０に上記導体パターン５や配線パターン７などを形成したものである。導体パターン５および配線パターン７は、基板４０の上面全域に形成された導体被膜をエッチングすることによって形成される。導体被膜のエッチングには、たとえばフォトリソグラフィー法などが採用される。この方法によれば、まず、この導体被膜上にホトレジスト塗布し、このホトレジストに対して、上記導体パターン５および配線パターン７に対応する露光パターンが形成された露光用マスクを用いて露光する。次いで、露光されたホトレジストを現像することによって、上記導体被膜のうち、導体パターン５および配線パターン７となる部分のみがホトレジストによって覆われるようにする。次いで、上記導体被膜の露出部分、すなわち導体被膜の不必要部分を、溶融させるなどして除去する。そして、導体パターン５および配線パターン７となる部分からホトレジストを剥離する。
【００２９】
このように、導体パターン５および配線パターン７は、プリント配線基板４Ａ（基板４０）上に形成された導体被膜をエッチングすることにより形成されるので、上記従来のモジュール１００におけるダイパッド部１０５およびリード部１０７とは異なり、その形状や大きさあるいは配置が限定されない。すなわち、導体パターン５および配線パターン７を任意に形成することができる。
【００３０】
上記各放熱板２Ａは、半田付けに適したＣｕまたはＮｉなどにより形成されており、上記導体パターン５の延長部５１に半田付けされている。これにより、各半導体チップ１で発生した熱は、導体パターン５を介して放熱板２Ａに伝導し、放熱板２Ａの表面から外部に放射される。
【００３１】
上記したように、導体パターン５および配線パターン７は、その形状や大きさあるいは配置が任意とされるので、導体パターン５および配線パターン７を放熱板２Ａに対応させて形成することができる。これにより、各放熱板２Ａを所望の形状や大きさに形成することができ、かつ、放熱板２Ａをプリント回路基板４の所望の箇所に搭載することができる。換言すれば、このモジュールＡでは、放熱板２Ａの形状や大きさあるいは配置を任意に設定するために、プリント配線基板４Ａを用いているのである。したがって、このモジュールＡにおいては、放熱板２Ａが放射する熱量を任意に設定することができるので、各半導体チップ１の発熱に起因するモジュールのパワーロスを抑制することができる。
【００３２】
なお、このモジュールＡでは、図１に示すように、各半導体装置１のそれぞれに対して３個の放熱板２Ａが備えられているが、たとえば、図３に示すように、各半導体装置１のそれぞれに対して１個の放熱板２Ｂとしてもよく、また、従来のモジュール１００のように、１つのモジュールＡ全体に対して１個の放熱板１０２としてもよい。
【００３３】
また、図２に示すように、上記プリント配線基板４Ａの裏面には、ＣｕまたはＮｉなどにより形成された第２放熱板２０Ａが半田付けされている。この第２放熱板２０Ａは、プリント配線基板４Ａに形成した貫通孔４９の内部に充填された半田９などを介して放熱板２Ａあるいは上記導体パターン５に接続されている。したがって、このモジュール２Ａは、プリント配線基板４Ａの両面から熱を放出することができるので、プリント配線基板４Ａあるいは放熱板２Ａの面積を大としなくても、放熱効果を向上させることができる。その結果、モジュールＡを小型化することができる。また、この第２放熱板２０Ａについても、上記放熱板２Ａと同様に、その形状や大きさあるいは配置を任意とすることができる。
【００３４】
なお、上記放熱板２Ａおよび第２放熱板２０Ａをプリント配線基板４Ａに半田付けする際には、上記放熱板２Ａおよび第２放熱板２０Ａの実装面が、その一部で半田付けされるようにする（すなわち、全域で半田付けされない）ことが好ましい。この場合、上記放熱板２Ａおよび第２放熱板２０Ａの温度が高温となり熱膨張した際に、モジュールＡが歪んだりするのを抑制することができる。
【００３５】
上記封止体３は、たとえばエポキシ系樹脂などの絶縁体により形成されている。このモジュールＡは、従来のモジュール１００とは異なり、プリント回路基板４Ａを用いて製造されるので、上記封止体３を形成する際には、これを、いわゆる粉体塗装などとしてプリント配線基板４Ａに形成することができる。より詳細には、封止体３は、たとえば、粉末塗料を加熱溶融させたり溶剤に溶融させたりして流動状とし、これを収容した流動槽内に、上記プリント配線基板４Ａを浸漬させてから引き上げることによって、プリント配線基板４Ａに付着形成される。このように、このモジュールＡは、金型を用いなくとも封止体３を形成することができる。したがって、たとえば半導体チップ１の個数が異なるモジュールを製造するような場合など、封止体の形状が異なるモジュールを形成する際には、従来のモジュール１００のように、新たな金型を作成する必要がない。その結果、モジュールＡの汎用性を向上させることができる。
【００３６】
図３は、本願発明に係るチップアレイモジュールの参考例を示す概略斜視図、図４は、図３のＩＶ−ＩＶ線に沿う断面図である。なお、これらの図においては、上記実施形態と同一または類似の要素には、上記実施形態と同一符号を付している。
【００３７】
このチップアレイモジュールＢは、図３に示すように、各半導体チップ１を各放熱板４Ｂの表面にマウントしたことを特徴としており、この点が先のモジュールＡとはその構成が相違している。
【００３８】
上記構成を有するモジュールＢによれば、各半導体チップ１が放熱板２Ｂの表面にマウントされているので、プリント配線基板４Ｂに対して放熱板２Ｂが占有する割合を比較的大とすることができる。換言すれば、プリント配線基板４Ｂの平面視における面積を比較的小とすることができる。したがって、モジュールを平面視において小型化することができる。
【００３９】
なお、このモジュールＢにもまた、図４に示すように、モジュールＡと同様に、上記第２放熱板２０Ａに相当する第２放熱板２０Ｂがプリント配線基板４Ｂの裏面に備えられており、放熱効果が向上されている。この第２放熱板２０Ｂについてもまた、上記第２放熱板２０Ａと同様に、その形状や大きさあるいは配置を任意とすることができる。
【００４０】
図５は、本願発明に係るチップアレイモジュールの他の参考例を示す概略斜視図、図６は、図５のＶＩ−ＶＩ線に沿う断面図である。なお、これらの図においては、上記実施形態と同一または類似の要素には、上記実施形態と同一符号を付している。
【００４１】
このチップアレイモジュールＣにおいて、プリント配線基板４Ｃは、図５に示すように、上記基板４０に貫通形成された孔部４１を有しており、放熱板２Ｃは、図６に示すように、このプリント配線基板４Ｃの裏面側から孔部４１を塞ぐように半田付けされている。そして、各半導体チップ１は、孔部４１の内部に収容されるようにして、放熱板２Ｃの表面にマウントされている。このモジュールＣは、これらの点が先のモジュールＡとはその構成が相違している。
【００４２】
上記構成を有するモジュールＣは、各半導体チップ１が孔部４１の内部に収容されているので、各半導体チップ１（ワイヤＷを含む）におけるプリント配線基板４Ｃの上面からの高さ寸法を低くすることができる。したがって、モジュールをその厚み方向において小型化することができる。
【００４３】
なお、上記放熱板２Ｃは、上記放熱板２Ａと同様に、その形状や大きさあるいは配置を任意とすることができる。
【００４４】
また、このモジュールＣには、図５に示すように、上記第２放熱板２０Ａ，２０Ｂに相当する第２放熱板２０Ｃがプリント配線基板４Ｃの上面に備えられており、放熱効果が向上されている。この第２放熱板２０Ｃについてもまた、上記第２放熱板２０Ａ，２０Ｂと同様に、その形状や大きさあるいは配置を任意とすることができる。
【００４５】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記モジュールＡにおいて、各半導体チップ１は、上面側に３つの電極が形成されているが、下面を１つの電極とし、かつ上面に２つの電極を形成したタイプのものでもよい。このように、下面が電極とされている半導体チップを用いる場合、プリント配線基板４Ａにおける半導体チップを実装する部位（上記導体パターン５あるいは放熱板２Ａの一部）にＡｕメッキなどを形成しておき、導体パターン５を上記接続端子片８と導通するように形成しておけば、半導体チップ１の電気的な接続を達成することができる。
【００４６】
また、たとえば、上記モジュールＡにおいて、各半導体チップ１は、トランジスタとされているがこれに限らず、これを他の半導体チップとすることもできる。
【図面の簡単な説明】
【図１】 本願発明に係るチップアレイモジュールの一例を示す概略斜視図である。
【図２】 図１のＩＩ−ＩＩ線に沿う断面図である。
【図３】 本願発明に係るチップアレイモジュールの参考例を示す概略斜視図である。
【図４】 図３のＩＶ−ＩＶ線に沿う断面図である。
【図５】 本願発明に係るチップアレイモジュールの他の参考例を示す概略斜視図である。
【図６】 図５のＶＩ−ＶＩ線に沿う断面図である。
【図７】 従来のチップアレイモジュールの一例を示す概略斜視図である。
【図８】 図７のチップアレイモジュールを製造するためのリードフレームを示す平面図である。
【符号の説明】
１ 半導体チップ
２Ａ，２Ｂ，２Ｃ 放熱板
３ 封止体
４Ａ，４Ｂ，４Ｃ プリント配線基板
５ 導体パターン
４１ 孔部
Ａ，Ｂ，Ｃ チップアレイモジュール
Claims (5)
- 第１面およびその反対側の第２面を有する長手状のプリント配線基板と、このプリント配線基板の第１面上にその長手方向に沿って列状に実装された複数の半導体チップと、上記プリント配線基板の第１面における長手方向に延びる一側縁に沿って並ぶように各基端が接続され、対応する上記半導体チップごとにそれらと電気的に連携する複数の接続端子と、上記プリント配線基板の第１面上における上記複数の半導体チップを挟んで上記複数の接続端子と反対側において実装され、上記複数の半導体チップが動作する際に発生する熱を放出する金属製の放熱板とを有し、上記プリント配線基板、上記複数の半導体チップ、上記放熱板、および、上記複数の接続端子の各基端が封止体により封止されているチップアレイモジュールであって、
上記各半導体チップは、上記プリント配線基板の第１面に形成された導体パターン上に実装されており、上記放熱板は、上記プリント配線基板の第１面において形成された上記導体パターンの延長部に半田付けされていることを特徴とする、チップアレイモジュール。 - 上記プリント配線基板の第２面には、金属製の追加の放熱板が実装されているとともに、当該追加の放熱板は、上記プリント配線基板をその厚み方向に貫通する導体を介して上記第１面に実装された放熱板と接続されており、上記封止体は、上記追加の放熱板をも封止している、請求項１に記載のチップアレイモジュール。
- 上記放熱板は、ＣｕまたはＮｉにより形成されている、請求項１または２に記載のチップアレイモジュール。
- 上記放熱板は、上記各半導体チップのそれぞれに対応するように複数設けられている、請求項１ないし３のいずれかに記載のチップアレイモジュール。
- 上記複数の半導体チップには、トランジスタが含まれている、請求項１ないし４のいずれかに記載のチップアレイモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001215263A JP4667666B2 (ja) | 2001-07-16 | 2001-07-16 | チップアレイモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001215263A JP4667666B2 (ja) | 2001-07-16 | 2001-07-16 | チップアレイモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031742A JP2003031742A (ja) | 2003-01-31 |
| JP4667666B2 true JP4667666B2 (ja) | 2011-04-13 |
Family
ID=19049940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001215263A Expired - Fee Related JP4667666B2 (ja) | 2001-07-16 | 2001-07-16 | チップアレイモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4667666B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016096190A (ja) * | 2014-11-12 | 2016-05-26 | 株式会社デンソー | 電子装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5233338B2 (ja) * | 2008-03-17 | 2013-07-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5233337B2 (ja) * | 2008-03-17 | 2013-07-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5233340B2 (ja) * | 2008-03-17 | 2013-07-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5233336B2 (ja) * | 2008-03-17 | 2013-07-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5326481B2 (ja) * | 2008-10-14 | 2013-10-30 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2013110287A (ja) | 2011-11-22 | 2013-06-06 | Yazaki Corp | 電子部品モジュール |
| US10123460B2 (en) * | 2015-11-13 | 2018-11-06 | Covidien LLP | System and method for thermal management of electronic devices |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59201449A (ja) * | 1983-03-09 | 1984-11-15 | プリンテツド・サ−キツツ・インタ−ナシヨナル・インコ−ポレイテツド | ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法 |
| JPH02150051A (ja) * | 1988-11-30 | 1990-06-08 | Oki Electric Ind Co Ltd | 半導体モジュール |
| JPH08255868A (ja) * | 1995-03-15 | 1996-10-01 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JPH09172112A (ja) * | 1995-12-19 | 1997-06-30 | Unisia Jecs Corp | 発熱性素子の放熱装置 |
| JPH09307031A (ja) * | 1996-05-13 | 1997-11-28 | Niles Parts Co Ltd | パワーモジュール |
| JPH10178028A (ja) * | 1996-12-13 | 1998-06-30 | Internatl Business Mach Corp <Ibm> | 再加工可能な直接チップ取付けアセンブリ |
-
2001
- 2001-07-16 JP JP2001215263A patent/JP4667666B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59201449A (ja) * | 1983-03-09 | 1984-11-15 | プリンテツド・サ−キツツ・インタ−ナシヨナル・インコ−ポレイテツド | ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法 |
| JPH02150051A (ja) * | 1988-11-30 | 1990-06-08 | Oki Electric Ind Co Ltd | 半導体モジュール |
| JPH08255868A (ja) * | 1995-03-15 | 1996-10-01 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JPH09172112A (ja) * | 1995-12-19 | 1997-06-30 | Unisia Jecs Corp | 発熱性素子の放熱装置 |
| JPH09307031A (ja) * | 1996-05-13 | 1997-11-28 | Niles Parts Co Ltd | パワーモジュール |
| JPH10178028A (ja) * | 1996-12-13 | 1998-06-30 | Internatl Business Mach Corp <Ibm> | 再加工可能な直接チップ取付けアセンブリ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016096190A (ja) * | 2014-11-12 | 2016-05-26 | 株式会社デンソー | 電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003031742A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101204107B1 (ko) | 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법 | |
| US6833609B1 (en) | Integrated circuit device packages and substrates for making the packages | |
| US6331451B1 (en) | Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages | |
| KR101388328B1 (ko) | 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
| JP3541491B2 (ja) | 電子部品 | |
| US6392308B2 (en) | Semiconductor device having bumper portions integral with a heat sink | |
| TW200845350A (en) | Dual or multiple row package | |
| JP2010238693A (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| JP4667666B2 (ja) | チップアレイモジュール | |
| KR0156622B1 (ko) | 반도체 패키지,리드프레임 및 제조방법 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| CN110931447B (zh) | 控制用模块及印刷基板 | |
| CN210958965U (zh) | 印刷电路板 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP6899250B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JPH0888295A (ja) | 半導体装置 | |
| JP5289921B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JP3863816B2 (ja) | 回路装置 | |
| JPH0358455A (ja) | 半導体パッケージ | |
| JPH07183425A (ja) | 半導体装置とその製造方法 | |
| JP2009088418A (ja) | 半導体装置および半導体モジュールならびに半導体装置の製造方法 | |
| JP2002076215A (ja) | 半導体装置パッケージ及びその作製方法 | |
| JP3192087B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |