JP4645190B2

JP4645190B2 - 液晶表示素子

Info

Publication number: JP4645190B2
Application number: JP2004375020A
Authority: JP
Inventors: 稔山口
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2004-12-24
Filing date: 2004-12-24
Publication date: 2011-03-09
Anticipated expiration: 2024-12-24
Also published as: JP2006184336A

Description

この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）をアクティブ素子とした垂直配向型のアクティブマトリックス液晶表示素子に関する。

垂直配向型のアクティブマトリックス液晶表示素子は、予め定めた間隙を存して対向する一対の基板と、前記一対の基板の互いに対向する内面のうち、一方の基板の内面に設けられ、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記一方の基板の内面に前記複数の画素電極の一端縁にそれぞれ対応させて設けられ、対応する画素電極にそれぞれ接続された複数のＴＦＴと、前記一方の基板の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列の前記ＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線と、他方の基板の内面に設けられ、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、前記一対の基板の内面にそれぞれ前記電極を覆って設けられた第１と第２の垂直配向膜と、前記一対の基板間の間隙に封入された負の誘電異方性を有する液晶層とからなっている（特許文献１参照）。
特許第２５６５６３９号公報

垂直配向型の液晶表示素子は、複数の画素電極と対向電極とが互いに対向する領域からなる複数の画素毎に、前記電極間への書込み電圧の印加により液晶分子を垂直配向状態から倒れ配向させて画像を表示する。

しかし、従来の垂直配向型液晶表示素子は、各画素の書込み電圧の印加による液晶分子の倒れ配向が不安定で、良好な品質の表示が得られない。

なお、液晶表示素子は、高精細化のために、複数の画素電極を細長形状に形成し、画素密度を高くすることが望まれているが、従来の垂直配向型液晶表示素子は、画素電極を細長形状に形成すると、各画素の書込み電圧の印加による液晶分子の倒れ配向がさらに不安定になり、表示品質がさらに低下する。

この発明は、各画素の液晶分子を書込み電圧の印加により安定に倒れ配向させ、良好な品質の画像を表示することができる垂直配向型のアクティブマトリックス液晶表示素子を提供することを目的としたものである。

請求項１に記載の発明は、第１の基板と第２の基板との間に誘電率異方性が負の液晶分子からなる液晶層が設けられ、前記第１の基板に画素電極が設けられているとともに前記画素電極を覆うように第１の配向膜が設けられ、前記画素電極が互いに平行に延伸する第１の辺及び第２の辺並びに前記第１の辺に直交する方向に延伸する第３の辺及び第４の辺を有している液晶表示素子であって、ソース電極及びドレイン電極のうちの何れか一方が前記画素電極に接続された薄膜トランジスタと、前記第１の辺に平行に配置されるとともに、前記薄膜トランジスタのゲート電極に接続されたゲート配線と、を備え、前記画素電極は、前記第１の辺が前記ゲート電極と重なるように配置され、前記第１の基板は、前記第１の配向膜が前記第２の辺から前記ゲート配線に向かうように且つ前記第３の辺に対して平行な方向にラビング処理されていることを特徴とする。

請求項２に記載の発明は、請求項１に記載の液晶表示素子において、前記第２の基板に第２の配向膜が設けられ、前記第２の配向膜は、前記第１の配向膜とは逆の方向にラビング処理されていることを特徴とする。
請求項３に記載の発明は、請求項２に記載の液晶表示素子において、前記第２の基板に前記第２の配向膜に覆われた対向電極が設けられていることを特徴とする。
請求項４に記載の発明は、請求項１から３の何れかに記載の液晶表示素子において、前記ゲート配線と同一の層として形成されるとともに前記第３の辺に重なるように且つ前記第３の辺に沿うように配置されることによって前記画素電極との間に補償容量を形成する補助容量電極を備えていることを特徴とする。

本発明によれば、各画素の液晶分子を書込み電圧の印加により安定に倒れ配向させ、良好な品質の画像を表示することができる。

図１〜図５はこの発明の一実施例を示しており、図１は液晶表示素子の一方の基板の一部分の平面図、図２及び図３は図１のII−II線及びIII−III線に沿う液晶表示素子の断面図である。

この液晶表示素子は、ＴＦＴをアクティブ素子とした垂直配向型のアクティブマトリックス液晶表示素子であり、図１〜図３に示したように、予め定めた間隙を存して対向する一対の透明基板１，２と、これらの基板１，２の互いに対向する内面のうち、一方の基板、例えば表示の観察側とは反対側の基板（以下、後基板という）１の内面に設けられ、行方向及び列方向にマトリックス状に配列する複数の透明な画素電極３と、前記後基板１の内面に前記複数の画素電極３の一端縁にそれぞれ対応させて設けられ、対応する画素電極３にそれぞれ接続された複数のＴＦＴ４と、前記後基板１の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列のＴＦＴ４にゲート信号及びデータ信号を供給する複数のゲート配線１０及びデータ配線１１と、他方の基板、つまり観察側の基板（以下、前基板という）２の内面に設けられ、前記複数の画素電極３とそれぞれ対向する領域により複数の画素を形成する一枚膜状の透明な対向電極１５と、前記一対の基板１，２の内面にそれぞれ設けられた第１及び第２の垂直配向膜１４，１８と、前記一対の基板１，２間の間隙に封入された負の誘電異方性を有する液晶層１９とからなっている。

前記複数のＴＦＴ４は、前記後基板１の基板面に形成されたゲート電極５と、前記ゲート電極５を覆って前記画素電極３の配列領域の全域に形成された透明なゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７の一側部と他側部の上に図示しないｎ型半導体膜を介して形成されたドレイン電極８及びソース電極９とからなっている。

なお、前記ゲート配線１０は、前記後基板１の基板面に前記ＴＦＴ４のゲート電極５と一体に形成されており、前記データ配線１１は、前記ゲート絶縁膜６の上に前記ＴＦＴ４のドレイン電極８と一体に形成されている。

そして、前記複数の画素電極３は、前記ゲート絶縁膜６の上に、その一端縁を前記ゲート配線１０の前記画素電極３に隣接する側縁部に重ねて設けられており、前記ＴＦＴ４のソース電極９は、そのＴＦＴ４に対応する画素電極３の端縁の一側部に接続されている。

この実施例では、画素密度を高くして液晶表示素子を高精細化するために、前記複数の画素電極３を、前記ゲート配線１０に沿う方向の幅を通常の画素電極幅よりも狭くした細長形状に形成し、その長手方向の一端縁を前記ゲート配線１０の側縁部に重ねて設けている。

さらに、前記後基板１の基板面には、各行の画素電極３にそれぞれ対応させて、前記画素電極３との間に前記ゲート絶縁膜６を誘電体層とする補償容量を形成する補償容量電極１３が設けられている。

なお、この実施例では、補償容量電極１３を、各行の画素電極３のＴＦＴ隣接側とは反対側の端縁部対応させて設けているが、この補償容量電極１３は、前記画素電極３のＴＦＴ隣接側とは反対側の端縁部及び両側縁部に対応させて設けてもよい。

そして、前記各行の画素電極３にそれぞれ対応する補償容量電極１３は、前記複数の画素電極３の配列領域の外側の一端または両端に前記データ配線１２と平行に設けられた図示しない容量電極接続配線に共通接続されている。

また、前記後基板１の内面には、前記複数の画素電極３に対応する部分を除いて、前記複数のＴＦＴ４及びデータ配線１１を覆うオーバーコート絶縁膜１２が設けられており、その上に、前記複数の画素電極３を覆って第１の垂直配向膜１４が形成されている。

一方、前記前基板２の内面には、前記後基板１の内面に設けられた複数の画素電極３にそれぞれ対応する複数の画素の間の領域に対向する格子膜状のブラックマスク１６と、前記複数の画素にそれぞれ対応する赤、緑、青の３色のカラーフィルタ１７Ｒ，１７Ｇ，１７Ｂが設けられており、前記カラーフィルタ１７Ｒ，１７Ｇ，１７Ｂの上に前記対向電極１５が形成され、その上に第２の垂直配向膜１８が形成されている。

そして、前記後基板１の内面の第１の垂直配向膜１４は、前記画素電極３の前記ゲート配線１０に隣接する側とは反対側の端縁から前記ゲート配線１０に隣接する端縁に向かう方向にラビング処理され、前記前基板２の内面の第２の垂直配向膜１８は、前記第１の垂直配向膜１４のラビング方向とは逆方向にラビング処理されている。図１及び図２において、矢印１ａは後基板１の第１の垂直配向膜１４のラビング方向、矢印２ａは前基板２の第２の垂直配向膜１８のラビング方向を示している。

前記後基板１と前基板２は、前記複数の画素電極３の配列領域を囲む図示しない枠状のシール材を介して接合されている。

また、前記後基板１は、図示しないが、その行方向の一端と列方向の一端とにそれぞれ、前基板２の外方に突出する張出部を有しており、その行方向の張出部に複数のゲート側ドライバ接続端子が配列形成され、列方向の張出部に複数のデータ側ドライバ接続端子が配列形成されている。

そして、前記複数のゲート配線１０は、前記行方向の張出部に導出されて前記複数のゲート側ドライバ接続端子にそれぞれ接続され、前記複数のデータ配線１１は、前記列方向の張出部に導出されて前記複数のデータ側ドライバ接続端子にそれぞれ接続されており、前記各行の画素電極３にそれぞれ対応する補償容量電極１３が共通接続された図示しない容量電極接続配線は、前記行方向と列方向の張出部の一方または両方に導出され、その張出部の複数のドライバ接続端子のうちの基準電位端子に接続されている。

また、前記液晶層１９は、前記後基板１と前基板２の間の前記シール材で囲まれた領域に封入されており、この液晶層１９の液晶分子１９ａは、両基板１，２の内面にそれぞれ設けられた垂直配向膜１４，１８の垂直配向性により、基板１，２面に対して前記垂直配向膜１４，１８のラビング方向に僅かにチルトした状態で実質的に垂直に配向している。

また、前記後基板１と前基板２の外面にはそれぞれ、偏光板２０，２１がその透過軸を予め定めた方向に向けて配置されている。なお、この実施例では、前記偏光板２０，２１をそれぞれの透過軸を実質的に互いに直交させて配置し、液晶表示素子にノーマリーブラックモードの表示を行なわせるようにしている。

この液晶表示素子は、複数の画素毎に、前記画素電極３と対向電極１５との間への書込み電圧の印加により液晶分子１９ａを垂直配向状態から倒れ配向させて画像を表示するものであり、前記液晶分子１９ａは、前記書込み電圧が印加されない画素間領域では実質的に垂直に配向しており、各画素毎に、前記書込み電圧の電圧値に応じて倒れ配向する。

この液晶表示素子は、複数の画素電極３をそれぞれ、その一端縁をゲート配線１０の前記画素電極３に隣接する側縁部に重ねて設け、複数の画素電極３が設けられた後基板１の内面の第１の垂直配向膜１４を、前記画素電極３のゲート配線１０に隣接する側とは反対側の端縁から前記ゲート配線１０に隣接する端縁に向かう方向にラビング処理し、対向電極１５が設けられた前基板２の内面の第２の垂直配向膜１８を、前記第１の垂直配向膜１４のラビング方向とは逆方向にラビング処理しているため、各画素の液晶分子１９ａが、前記画素電極３と対向電極１５との間への書込み電圧の印加により、前記ゲート配線１０に対応する部分の前記ゲート配線１０と対向電極１５との間の電界による液晶分子１９ａの倒れ配向方向に誘引され、前記垂直配向膜１４，１９のラビング方向１ａ，２ａにより規定される方向に倒れ配向する。

図４及び図５は、上記実施例の液晶表示素子の１つの画素の書込み電圧印加時の液晶分子配向状態を模式的に示す平面図及び断面図、図６及び図７は、画素電極３をゲート配線１０から離間させて設けた比較素子の１つの画素の書込み電圧印加時の液晶分子配向状態を模式的に示す平面図及び断面図である。

まず、前記比較素子の書込み電圧の印加による液晶分子１９ａの倒れ配向状態を説明すると、この比較素子では、図６及び図７のように、各画素の液晶分子１９ａが、書込み電圧の印加により、画素の周縁部から画素電極３が設けられた後基板の第１の垂直配向膜１４のラビング方向１ａに倒れ込むように配向するが、前記画素のゲート配線１０に隣接する端部側の液晶分子１９ａは、前記ゲート配線１０と画素電極３の端縁との間に発生するゲート信号に応じた強い横電界を受けてその横電界の方向、つまり前記第１の垂直配向膜１４のラビング方向１ａとは逆方向に倒れ込むように配向する。

そのため、この比較素子は、各画素の書込み電圧の印加による液晶分子１９ａの倒れ配向が不安定で、良好な品質の表示が得られず、特に、液晶表示素子を高精細化するために画素電極３を細長形状に形成すると、各画素の書込み電圧の印加による液晶分子１９ａの倒れ配向がさらに不安定になり、表示品質がさらに低下する。

それに対し、上記実施例の液晶表示素子は、画素電極３の一端縁をゲート配線１０の前記画素電極３に隣接する側縁部に重ねているため、前記ゲート配線１０と画素電極３の端縁との間に前記横電界が発生することは無い。

一方、前記ゲート配線１０に対応する部分の液晶分子１９ａは、前記ゲート配線１０と対向電極１５との間に発生するゲート信号に応じた−１５Ｖ程度の強い電界により、倒れるように配向する。

また、上記実施例の液晶表示素子は、画素電極３が設けられた後基板１の内面の第１の垂直配向膜１４を、前記画素電極３のゲート配線１０に隣接する側とは反対側の端縁から前記ゲート配線１０に隣接する端縁に向かう方向にラビング処理しているため、前記ゲート配線１０に対応する部分のゲート配線１０と対向電極１５との間に発生する電界による液晶分子１９ａの倒れ込み方向と前記画素電極３上の前記ゲート配線に重なる縁部における液晶分子１９ａの倒れ込み方向は一致する。

そのため、前記画素の液晶分子１９ａは、図４及び図５のように、書込み電圧の印加により、ゲート配線１０に対応する部分の前記ゲート配線１０と対向電極１５との間の電界による液晶分子１９ａの倒れ配向方向に誘引され、画素の全域にわたって、前記第１の垂直配向膜１４のラビング方向１ａに倒れ込むように倒れ配向する。

したがって、この液晶表示素子によれば、各画素の液晶分子１９ａを前記書込み電圧の印加により安定に倒れ配向させ、良好な品質の画像を表示することができる。

また、上記実施例の液晶表示素子は、複数の画素電極３を、液晶表示素子の高精細化のために細長形状に形成しているが、前記画素電極３の長手方向の一端縁をゲート配線１０の側縁部に重ねて設け、複数の画素電極３が設けられた後基板１の内面の第１の垂直配向膜１４を、前記画素電極３の長手方向に沿わせて、前記画素電極３のゲート配線１０に隣接する側とは反対側の端縁から前記ゲート配線１０に隣接する端縁に向かう方向にラビング処理し、対向電極１５が設けられた前基板２の内面の第２の垂直配向膜１８を、前記第１の垂直配向膜１４のラビング方向とは逆方向にラビング処理しているため、画素電極３が細長形状であっても、各画素の液晶分子を前記書込み電圧の印加により安定に倒れ配向させ、良好な品質の画像を表示することができる。

この発明の一実施例を示す液晶表示素子の一方の基板の一部分の平面図。図１のII−II線に沿う液晶表示素子の断面図。図１のIII−III線に沿う液晶表示素子の断面図。前記液晶表示素子の１つの画素の書込み電圧印加時の液晶分子配向状態を模式的に示す平面図。前記液晶表示素子の１つの画素の書込み電圧印加時の液晶分子配向状態を模式的に示す断面図。画素電極をゲート配線から離間させて設けた比較素子の１つの画素の書込み電圧印加時の液晶分子配向状態を模式的に示す平面図。及び断面図である。前記比較素子の１つの画素の書込み電圧印加時の液晶分子配向状態を模式的に示す断面図。

符号の説明

１，２…基板、３…画素電極、４…ＴＦＴ、１０…ゲート配線、１１…データ配線、１３…補償容量電極、１４…垂直配向膜、１５…対向電極、１６…ブラックマスク、１７Ｒ，１７Ｇ，１７Ｂ…カラーフィルタ、１８…垂直配向膜、１９…液晶層、１９ａ…液晶分子、２０，２１…偏光板。

Claims

第１の基板と第２の基板との間に誘電率異方性が負の液晶分子からなる液晶層が設けられ、
前記第１の基板に画素電極が設けられているとともに前記画素電極を覆うように第１の配向膜が設けられ、
前記画素電極が互いに平行に延伸する第１の辺及び第２の辺並びに前記第１の辺に直交する方向に延伸する第３の辺及び第４の辺を有している液晶表示素子であって、
ソース電極及びドレイン電極のうちの何れか一方が前記画素電極に接続された薄膜トランジスタと、
前記第１の辺に平行に配置されるとともに、前記薄膜トランジスタのゲート電極に接続されたゲート配線と、
を備え、
前記画素電極は、前記第１の辺が前記ゲート電極と重なるように配置され、
前記第１の基板は、前記第１の配向膜が前記第２の辺から前記ゲート配線に向かうように且つ前記第３の辺に対して平行な方向にラビング処理されていることを特徴とする液晶表示素子。
前記第２の基板に第２の配向膜が設けられ、
前記第２の配向膜は、前記第１の配向膜とは逆の方向にラビング処理されていることを特徴とする請求項１に記載の液晶表示素子。
前記第２の基板に前記第２の配向膜に覆われた対向電極が設けられていることを特徴とする請求項２に記載の液晶表示素子。
前記ゲート配線と同一の層として形成されるとともに前記第３の辺に重なるように且つ前記第３の辺に沿うように配置されることによって前記画素電極との間に補償容量を形成する補助容量電極を備えていることを特徴とする請求項１から３の何れかに記載の液晶表示素子。