JP4637503B2 - Manufacturing method of nitride semiconductor laser device - Google Patents
Manufacturing method of nitride semiconductor laser device Download PDFInfo
- Publication number
- JP4637503B2 JP4637503B2 JP2004139815A JP2004139815A JP4637503B2 JP 4637503 B2 JP4637503 B2 JP 4637503B2 JP 2004139815 A JP2004139815 A JP 2004139815A JP 2004139815 A JP2004139815 A JP 2004139815A JP 4637503 B2 JP4637503 B2 JP 4637503B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- protective film
- substrate
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 488
- 150000004767 nitrides Chemical class 0.000 title claims description 478
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 228
- 239000013078 crystal Substances 0.000 claims description 127
- 230000007547 defect Effects 0.000 claims description 125
- 239000012535 impurity Substances 0.000 claims description 26
- 239000010408 film Substances 0.000 description 269
- 230000001681 protective effect Effects 0.000 description 205
- 238000000034 method Methods 0.000 description 97
- 229910052594 sapphire Inorganic materials 0.000 description 55
- 239000010980 sapphire Substances 0.000 description 55
- 238000005253 cladding Methods 0.000 description 44
- 238000006243 chemical reaction Methods 0.000 description 26
- 239000007789 gas Substances 0.000 description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 229910052596 spinel Inorganic materials 0.000 description 12
- 239000011029 spinel Substances 0.000 description 12
- 230000002265 prevention Effects 0.000 description 11
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000010030 laminating Methods 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910005267 GaCl3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical group [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- UPWPDUACHOATKO-UHFFFAOYSA-K gallium trichloride Chemical compound Cl[Ga](Cl)Cl UPWPDUACHOATKO-UHFFFAOYSA-K 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は窒化物半導体(InXAlYGa1-X-YN、0≦X、0≦Y、X+Y≦1)を用いた窒化物半導体レーザ素子に関する。 The present invention relates to a nitride semiconductor laser device using a nitride semiconductor (In X Al Y Ga 1-XY N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1).
一般に半導体を基板上に成長させる際、成長させる半導体と格子整合した基板を用いると半導体の結晶欠陥が少なくなって結晶性が向上することが知られている。しかし、窒化物半導体は格子整合する基板が現在世の中に存在しないことから、一般にサファイア、スピネル、炭化ケイ素のような窒化物半導体と格子整合しない異種基板の上に成長されている。 In general, when a semiconductor is grown on a substrate, it is known that if a substrate lattice-matched with the semiconductor to be grown is used, the crystal defects of the semiconductor are reduced and the crystallinity is improved. However, nitride semiconductors are generally grown on heterogeneous substrates that do not lattice match with nitride semiconductors such as sapphire, spinel, and silicon carbide because there is no lattice-matched substrate in the world.
一方、窒化物半導体と格子整合するGaNバルク結晶を作製する試みは、様々な研究機関において成されているが、未だに数ミリ程度のものしか得られたという報告しかされておらず、実用化には程遠い状態である。 On the other hand, attempts to fabricate a GaN bulk crystal that is lattice-matched with a nitride semiconductor have been made by various research institutions, but only a few millimeters have been reported so far. Is far away.
GaN基板を作製する技術として、例えば特開平7−202265号公報、特開平7−165498号に、サファイア基板の上にZnOよりなるバッファ層を形成して、そのバッファ層の上に窒化物半導体を成長させた後、バッファ層を溶解除去する技術が記載されている。しかしながらサファイア基板の上に成長されるZnOバッファ層の結晶性は悪く、そのバッファ層の上に窒化物半導体を成長させても良質の窒化物半導体結晶を得ることは難しい。さらに、薄膜のZnOよりなるバッファ層の上に、基板となるような厚膜の窒化物半導体を連続して成長させることも難しい。 As a technique for producing a GaN substrate, for example, in JP-A-7-202265 and JP-A-7-165498, a buffer layer made of ZnO is formed on a sapphire substrate, and a nitride semiconductor is formed on the buffer layer. A technique for dissolving and removing the buffer layer after growth is described. However, the crystallinity of the ZnO buffer layer grown on the sapphire substrate is poor, and it is difficult to obtain a good quality nitride semiconductor crystal even if a nitride semiconductor is grown on the buffer layer. Furthermore, it is difficult to continuously grow a nitride semiconductor having a thick film as a substrate on a buffer layer made of thin ZnO.
LD素子を作製する際、窒化物半導体よりなる基板を作製することができれば、その基板の上に新たな窒化物半導体を成長させて、格子欠陥が少ない窒化物半導体が成長できるので、それら素子の結晶性が飛躍的に良くなり、従来実現されていなかった素子が実現できるようになる。
従って本発明の目的とするところは、そのような結晶性の良い窒化物半導体を成長可能な成長方法に基づき、新たな窒化物半導体レーザ素子の製造方法を提供することにある。
If a substrate made of a nitride semiconductor can be manufactured when manufacturing an LD element, a new nitride semiconductor can be grown on the substrate, and a nitride semiconductor with few lattice defects can be grown. Crystallinity is dramatically improved, and an element that has not been realized can be realized.
Accordingly, an object of the present invention is to provide a new method for manufacturing a nitride semiconductor laser device based on a growth method capable of growing a nitride semiconductor having good crystallinity.
即ち、本件発明に係る窒化物半導体レーザ素子の製造方法は、オフ角で1°以下にオフアングルした主面を有する異種基板上にn型不純物がドープされた窒化物半導体層を横方向に成長させ、前記窒化物半導体層を70〜500μmに成長した後に、前記異種基板を除去することにより窒化物半導体基板を形成し、前記窒化物半導体基板上にリッジストライプを有し、前記リッジストライプの表面全面にp電極を形成したレーザ素子構造を、前記窒化物半導体層の(11−00)面が共振面となるように形成し、前記窒化物半導体基板の裏面に電極を形成し、前記レーザ素子構造の共振面に誘電体膜を形成することを特徴とする。
That is, in the method for manufacturing a nitride semiconductor laser device according to the present invention, a nitride semiconductor layer doped with an n-type impurity is laterally grown on a heterogeneous substrate having a main surface with an off angle of 1 ° or less. The nitride semiconductor layer is grown to 70 to 500 μm, and then the heterogeneous substrate is removed to form a nitride semiconductor substrate. The nitride semiconductor substrate has a ridge stripe, and the surface of the ridge stripe A laser device structure in which a p-electrode is formed on the entire surface is formed so that a (11-00) plane of the nitride semiconductor layer becomes a resonance surface, an electrode is formed on the back surface of the nitride semiconductor substrate, and the laser device A dielectric film is formed on the resonance surface of the structure.
本発明の窒化物半導体素子は、横方向成長により得られる結晶欠陥の少ない第1の窒化物半導体上に素子構造となる窒化物半導体を積層することにより形成されているので、素子構造の結晶性が向上し良好な性能を有する窒化物半導体レーザ素子となる。 Since the nitride semiconductor device of the present invention is formed by laminating a nitride semiconductor serving as a device structure on a first nitride semiconductor with few crystal defects obtained by lateral growth , the crystallinity of the device structure As a result, a nitride semiconductor laser device having good performance is obtained.
これまで窒化物半導体は理想の半導体として現在評価されているにもかかわらず、窒化物半導体基板が存在しないために、異種基板の上に成長された格子欠陥の多い窒化物半導体デバイスで実用化されていた。そのためレーザ素子のような結晶欠陥が即寿命に影響するデバイスを実現すると、数十時間で素子がダメになっていた。ところが、本発明によると、従来成長できなかった窒化物半導体基板を横方向成長によって実現し、この窒化物半導体基板の上に、素子構造となる窒化物半導体層を積層するため、格子欠陥の非常に少ない窒化物半導体レーザ素子が実現でき、ほぼ実用化レベルまで達した素子ができる。このように従来できなかった窒化物半導体レーザ素子が本発明により得られることは、非常に産業上の利用価値が大きい。 Previously nitride semiconductor Despite currently being evaluated as an ideal semiconductor, for the nitride semiconductor substrate is not present, is practiced in grown many lattice defects nitride semiconductor device on a foreign substrate was Tei. For this reason, when a device such as a laser element in which crystal defects immediately affect the lifetime is realized, the element is damaged in several tens of hours. However, according to this onset bright, for realizing a nitride semiconductor substrate that could not be conventionally grown by lateral growth, on the nitride semiconductor substrate, laminating a nitride semiconductor layer made of an element structure, lattice defects Thus, a nitride semiconductor laser device with a very small amount can be realized , and a device that has almost reached a practical level can be obtained. Thus, the fact that the nitride semiconductor laser element which has not been conventionally possible can be obtained by the present invention has a great industrial utility value.
図13に、本発明の窒化物半導体レーザ素子の一実施の形態を具体的に示してある。図13に示すように、本件発明に係る窒化物半導体レーザ素子は、窒化物半導体基板4と、窒化物半導体基板4上に形成された、リッジストライプを有するレーザ素子構造43−49と、窒化物半導体基板4の裏面に形成された電極53と、レーザ素子構造の共振面に形成された誘電体膜とを有する窒化物半導体レーザ素子であって、窒化物半導体基板4は、異種基板上を横方向に成長しながら形成された窒化物半導体層を有し、窒化物半導体層の(11−00)面が共振面とされている。 FIG. 13 specifically shows an embodiment of the nitride semiconductor laser element of the present invention. As shown in FIG. 13, the nitride semiconductor laser device according to the present invention includes a
本実施の形態において、レーザ素子構造を形成するための窒化物半導体基板に関して、特に下記の(1)〜(8)の構成を有することが好ましい。 In the present embodiment, the nitride semiconductor substrate for forming the laser element structure preferably has the following configurations (1) to (8).
(1) 窒化物半導体と異なる材料よりなる異種基板上に成長された窒化物半導体の上に、第1の保護膜が部分的に形成されており、その第1の保護膜の上に第1の窒化物半導体が成長され、その第1の窒化物半導体の上に素子構造となる窒化物半導体が積層されてなること。(1) A first protective film is partially formed on a nitride semiconductor grown on a different substrate made of a material different from that of the nitride semiconductor, and the first protective film is formed on the first protective film. The nitride semiconductor is grown, and the nitride semiconductor that forms the device structure is stacked on the first nitride semiconductor.
(2) 前記第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成されること。(2) The first protective film is formed to have a surface area larger than the surface area of the portion where the first protective film is not formed.
(3) 窒化物半導体と異なる材料よりなる異種基板の上に、第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して部分的に形成されており、その第1の保護膜の上に第1の窒化物半導体が成長され、その第1の窒化物半導体の上に素子構造となる窒化物半導体が積層されてなること。(3) A first protective film is partially formed on a dissimilar substrate made of a material different from a nitride semiconductor and has a surface area larger than a surface area of a portion where the first protective film is not formed. A first nitride semiconductor is grown on the first protective film, and a nitride semiconductor that forms an element structure is stacked on the first nitride semiconductor.
(4) 前記第1の窒化物半導体が、総膜厚70μm以上の膜厚を有し、前記異種基板が除去されてなること。(4) The first nitride semiconductor has a total film thickness of 70 μm or more, and the heterogeneous substrate is removed.
(5) 前記第1の窒化物半導体が、窓部の幅が5μm以下のストライプ状の形状の第1の保護膜を形成した上に成長されたものであること。(5) The first nitride semiconductor is grown on a first protective film having a stripe shape with a window width of 5 μm or less.
(6) 上記素子構造となる窒化物半導体が、超格子構造を有するn側窒化物半導体を有していること。(6) The nitride semiconductor having the element structure has an n-side nitride semiconductor having a superlattice structure.
(7) 前記超格子構造を有するn側窒化物半導体にn電極が形成されていること。(7) An n-electrode is formed on the n-side nitride semiconductor having the superlattice structure.
(8) 前記窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwが、1〜20であること。(8) The ratio Ws / Ww of the width (Ww) of the window and the width (Ws) of the protective film is 1 to 20.
第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成された第1の窒化物半導体上に素子構造を積層されたものであると、第1の窒化物半導体の表面に現れている結晶欠陥が少ないので更に良好な性能を有する窒化物半導体レーザ素子を得ることができ好ましい。 When the first protective film is formed by laminating the element structure on the first nitride semiconductor formed having a surface area larger than the surface area of the portion where the first protective film is not formed, Since there are few crystal defects appearing on the surface of the first nitride semiconductor, a nitride semiconductor laser device having even better performance can be obtained, which is preferable.
更に、第1の保護膜が、窓部の幅が5μm以下のストライプ状であると、第1の窒化物半導体の結晶欠陥がより少なくなり、素子性能が更に向上し好ましい。また、素子構造となる窒化物半導体として、超格子構造を有するn側窒化物半導体が形成され、またこの超格子構造のn側窒化物半導体にn電極が形成され、また窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwが1〜20であると本発明の効果をより良好に得られ易くなる。 Furthermore, it is preferable that the first protective film has a stripe shape with a window portion having a width of 5 μm or less because crystal defects of the first nitride semiconductor are further reduced, and device performance is further improved. In addition, an n-side nitride semiconductor having a superlattice structure is formed as a nitride semiconductor serving as an element structure, an n-electrode is formed on the n-side nitride semiconductor having the superlattice structure, and the width of the window (Ww ) And the protective film width (Ws) ratio Ws / Ww is 1 to 20, the effect of the present invention can be more easily obtained.
また、本実施の形態に係る窒化物半導体レーザ素子は、窒化物半導体基板4上に下記の構造を有する。 The nitride semiconductor laser element according to the present embodiment has the following structure on
(バッファ層3)(Buffer layer 3)
後述する横方向成長方法で製造された第2の窒化物半導体層4をサファイア基板から研磨除去し、第2の窒化物半導体層4(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、サファイア基板1等を除去して露出した面とは反対の面上に、SiをドープしたGaNよりなる第3のバッファ層41が成長させてある。この第3のバッファ層41は膜厚100オングストローム以下、さらに好ましくは70オングストローム以下、最も好ましくは50オングストローム以下の互いに組成が異なる窒化物半導体を積層してなる歪超格子層とすることが好ましい。歪超格子層とすると、単一窒化物半導体層の結晶性が良くなるため、高出力なレーザ素子が実現できる。 The second
(クラック防止層42)(Crack prevention layer 42)
次にSiをドープしたInGaNよりなるクラック防止層42を成長させてある。このクラック防止層42はInを含むn型の窒化物半導体、好ましくはInGaNで成長させることにより、Alを含む窒化物半導体層中にクラックが入るのを防止することができる。クラック防止層は100オングストローム以上、0.5μm以下の膜厚で成長させることが好ましい。100オングストロームよりも薄いと前記のようにクラック防止として作用しにくく、0.5μmよりも厚いと、結晶自体が黒変する傾向にある。なお、このクラック防止層42は省略することもできる。 Next, a crack prevention layer 42 made of InGaN doped with Si is grown. The crack prevention layer 42 can be prevented from being cracked in the nitride semiconductor layer containing Al by growing it with an n-type nitride semiconductor containing In, preferably InGaN. The crack prevention layer is preferably grown with a film thickness of 100 Å or more and 0.5 μm or less. If it is thinner than 100 angstroms, it is difficult to act as a crack prevention as described above, and if it is thicker than 0.5 μm, the crystal itself tends to turn black. The crack prevention layer 42 can be omitted.
(n側クラッド層43)(N-side cladding layer 43)
次に、n側クラッド層43は、キャリア閉じ込め層、及び光閉じ込め層として作用し、Alを含む窒化物半導体、好ましくはAlGaNを含む超格子層とすることが望ましい。超格子層全体の膜厚を100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。超格子層にするとクラックのない結晶性の良いキャリア閉じ込め層が形成できる。 Next, the n-side cladding layer 43 functions as a carrier confinement layer and an optical confinement layer, and is preferably a nitride semiconductor containing Al, preferably a superlattice layer containing AlGaN. It is desirable to grow the entire superlattice layer with a thickness of 100 Å or more and 2 μm or less, more preferably 500 Å or more and 1 μm or less. When the superlattice layer is used, a carrier confinement layer having good crystallinity without cracks can be formed.
(n側光ガイド層44)(N-side light guide layer 44)
次に、Siをドープしたn型GaNよりなるn型光ガイド層44を成長させてある。このn側光ガイド層44は、活性層の光ガイド層として作用し、GaN、InGaNを成長させることが望ましく、通常100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることが望ましい。このn側光ガイド層44は通常はSi、Ge等のn型不純物をドープしてn型の導電型とするが、特にアンドープにすることもできる。超格子とする場合には第1の層及び第2の層の少なくとも一方にn型不純物をドープしてもよいし、またアンドープでも良い。 Next, an n-type light guide layer 44 made of n-type GaN doped with Si is grown. The n-side light guide layer 44 acts as a light guide layer of the active layer, and it is desirable to grow GaN and InGaN. Usually, the n-side light guide layer 44 is grown to a thickness of 100 Å to 5 μm, more preferably 200 Å to 1 μm. desirable. The n-side light guide layer 44 is usually doped with an n-type impurity such as Si or Ge so as to have an n-type conductivity type, but can be particularly undoped. In the case of a superlattice, at least one of the first layer and the second layer may be doped with an n-type impurity or may be undoped.
(活性層45)(Active layer 45)
次に、アンドープのIn Next, undoped In
0.20.2
GaGa
0.80.8
Nよりなる井戸層、25オングストロームと、アンドープInN well layer, 25 Å, and undoped In
0.010.01
GaGa
0.950.95
Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層45を成長させてある。また、井戸層及び/または障壁層にSiをドープしてもよく、Siをドープするとしきい値が低下し好ましい。An active layer 45 of a multiple quantum well structure (MQW) having a total film thickness of 175 Å formed by alternately laminating N barrier layers and 50 Å is grown. The well layer and / or the barrier layer may be doped with Si, and doping with Si is preferable because the threshold value is lowered.
(p側キャップ層46)(P-side cap layer 46)
次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層45よりも大きい、Mgをドープしたp型Al Next, Mg-doped p-type Al having a band gap energy larger than that of the p-side light guide layer 47 and larger than that of the active layer 45.
0.30.3
GaGa
0.90.9
Nよりなるp側キャップ層46を成長させてある。このp側キャップ層46はp型としたが、膜厚が薄いため、n型不純物をドープしてキャリアが補償されたi型、若しくはアンドープとしても良く、最も好ましくはp型不純物をドープした層とする。p側キャップ層17の膜厚は0.1μm以下、さらに好ましくは500オングストローム以下、最も好ましくは300オングストローム以下に調整する。0.1μmより厚い膜厚で成長させると、p型キャップ層46中にクラックが入りやすくなり、結晶性の良い窒化物半導体層が成長しにくいからである。Alの組成比が大きいAlGaN程薄く形成するとLD素子は発振しやすくなる。例えば、Y値が0.2以上のAlA p-side cap layer 46 made of N is grown. The p-side cap layer 46 is p-type, but since it is thin, it may be i-type in which carriers are compensated by doping n-type impurities, or undoped, and most preferably a layer doped with p-type impurities. And The film thickness of the p-side cap layer 17 is adjusted to 0.1 μm or less, more preferably 500 angstroms or less, and most preferably 300 angstroms or less. This is because if the film is grown to a thickness greater than 0.1 μm, cracks are likely to occur in the p-type cap layer 46, and a nitride semiconductor layer with good crystallinity is difficult to grow. When the AlGaN having a larger Al composition ratio is formed thinner, the LD element tends to oscillate. For example, Al with a Y value of 0.2 or more
YY
GaGa
1-Y1-Y
Nであれば500オングストローム以下に調整することが望ましい。p側キャップ層46の膜厚の下限は特に限定しないが、10オングストローム以上の膜厚で形成することが望ましい。If N, it is desirable to adjust to 500 angstroms or less. Although the lower limit of the film thickness of the p-side cap layer 46 is not particularly limited, it is desirable to form the p-side cap layer 46 with a film thickness of 10 angstroms or more.
(p側光ガイド層47)(P-side light guide layer 47)
次に、バンドギャップエネルギーがp側キャップ層46より小さい、Mgをドープしたp型GaNよりなるp側光ガイド層47を成長させてある。この層は、活性層の光ガイド層として作用し、n側光ガイド層44と同じくGaN、InGaNで成長させることが望ましい。また、この層はp側クラッド層48を成長させる際のバッファ層としても作用し、100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることにより、好ましい光ガイド層として作用する。このp側光ガイド層は通常はMg等のp型不純物をドープしてp型の導電型とするが、特に不純物をドープしなくても良い。なお、このp型光ガイド層を超格子層とすることもできる。超格子層とする場合には第1の層及び第2の層の少なくとも一方にp型不純物をドープしてもよいし、またアンドープでも良い。 Next, a p-side light guide layer 47 made of p-type GaN doped with Mg having a band gap energy smaller than that of the p-side cap layer 46 is grown. This layer acts as a light guide layer of the active layer, and is preferably grown of GaN and InGaN as with the n-side light guide layer 44. This layer also functions as a buffer layer when the p-side cladding layer 48 is grown, and functions as a preferable light guide layer by growing it at a film thickness of 100 angstroms to 5 μm, more preferably 200 angstroms to 1 μm. . This p-side light guide layer is usually doped with a p-type impurity such as Mg to have a p-type conductivity, but it is not particularly necessary to dope the impurity. The p-type light guide layer can be a superlattice layer. In the case of a superlattice layer, at least one of the first layer and the second layer may be doped with a p-type impurity or may be undoped.
(p側クラッド層48)(P-side cladding layer 48)
次に、超格子層よりなるp側クラッド層48を形成する。この層はn側クラッド層43と同じくキャリア閉じ込め層として作用し、超格子構造とすることによりp型層側の抵抗率を低下させるための層として作用する。このp側クラッド層48の膜厚も特に限定しないが、100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。なおここでは超格子層をn側クラッド層側にも設けたが、n側クラッド層側よりもp側層側に超格子層を設けた方が、p層の抵抗値が減少する傾向にあるため、Vfを低下させる上で好ましい。 Next, a p-side cladding layer 48 made of a superlattice layer is formed. This layer acts as a carrier confinement layer like the n-side cladding layer 43, and acts as a layer for reducing the resistivity on the p-type layer side by adopting a superlattice structure. The film thickness of the p-side cladding layer 48 is not particularly limited, but it is desirable that the p-side cladding layer 48 be grown at a thickness of 100 angstroms to 2 μm, more preferably 500 angstroms to 1 μm. Although the superlattice layer is also provided on the n-side cladding layer side here, the resistance value of the p-layer tends to decrease when the superlattice layer is provided on the p-side layer side rather than the n-side cladding layer side. Therefore, it is preferable in reducing Vf.
量子構造の井戸層を有する活性層45を有するダブルへテロ構造の窒化物半導体素子の場合、活性層45に接して、活性層45よりもバンドギャップエネルギーが大きい膜厚0.1μm以下のAlを含む窒化物半導体よりなるキャップ層46を設け、そのキャップ層46よりも活性層から離れた位置に、キャップ層46よりもバッドギャップエネルギーが小さいp側光ガイド層47を設け、そのp側光ガイド層47よりも活性層から離れた位置に、p側光ガイド層47よりもバンドギャップが大きいAlを含む窒化物半導体を含む超格子層よりなるp側クラッド層48を設けることは非常に好ましい。しかもp側キャップ層46のバンドギャップエネルギーが大きくしてある、n層から注入された電子がこのキャップ層46で阻止されるため、電子が活性層をオーバーフローしないために、素子のリーク電流が少なくなる。 In the case of a nitride semiconductor element having a double hetero structure having an active layer 45 having a quantum well layer, Al having a film thickness of 0.1 μm or less having a band gap energy larger than that of the active layer 45 is in contact with the active layer 45. A cap layer 46 made of a nitride semiconductor is provided, and a p-side light guide layer 47 having a bad gap energy smaller than that of the cap layer 46 is provided at a position farther from the active layer than the cap layer 46. The p-side light guide It is very preferable to provide a p-side cladding layer 48 made of a superlattice layer containing a nitride semiconductor containing Al having a band gap larger than that of the p-side light guide layer 47 at a position farther from the active layer than the layer 47. In addition, since the electrons injected from the n layer, which has a large band gap energy of the p-side cap layer 46, are blocked by the cap layer 46, the electrons do not overflow the active layer, so that the leakage current of the element is small. Become.
(p側コンタクト層49)(P-side contact layer 49)
最後に、Mgをドープしたp型GaNよりなるp側コンタクト層49を成長させてある。p側コンタクト層は500オングストローム以下、さらに好ましくは400オングストローム以下、20オングストローム以上に膜厚を調整する。 Finally, a p-side contact layer 49 made of p-type GaN doped with Mg is grown. The thickness of the p-side contact layer is adjusted to 500 angstroms or less, more preferably 400 angstroms or less, and 20 angstroms or more.
図13に示すように、最上層のp型コンタクト層20と、p型クラッド層19とをエッチングして、4μmのストライプ幅を有するリッジ形状としてあり、リッジ表面の全面にNi/Auよりなるp電極51を形成してある。また、図13に示すようにp電極51を除くp側クラッド層48、コンタクト層49の表面にSiO2よりなる絶縁膜50を形成し、この絶縁膜50を介してp電極51と電気的に接続したpパッド電極52を形成してある。 As shown in FIG. 13, the uppermost p-type contact layer 20 and the p-type cladding layer 19 are etched to form a ridge shape having a stripe width of 4 μm. An
また、ウェーハのサファイア基板1等を研磨、除去し露出された素子構造を有していない第2の窒化物半導体層4の表面全面に、Ti/Alよりなるn電極53を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/Snよりなる薄膜を形成してある。 Further, an n-electrode 53 made of Ti / Al is formed to a thickness of 0.5 μm on the entire surface of the second
そして、n電極側53からスクライブし、第2の窒化物半導体層4のM面(11−00、図9の六角柱の側面に相当する面)で第2の窒化物半導体層4を劈開し、共振面を作製してある。共振面にはSiO Then, scribing is performed from the n-electrode side 53, and the second
尚、本発明の窒化物半導体素子の素子構造は、図13に示した層構成、形状、電極等、特に限定されず、いずれのものを組み合わせて用いてもよい。素子構造のn側窒化物半導体として超格子構造を有するn側窒化物半導体が形成されていることが好ましい。このように超格子層とすると、素子性能を向上させることができ好ましい。また、n電極を超格子層に形成することが好ましく、n電極との接触抵抗を低下させるために超格子層にn型不純物をドープしても、超格子層とすると結晶性がよくなる等の点で好ましい。 The element structure of the nitride semiconductor element of the present invention is not particularly limited, such as the layer configuration, shape, electrode, etc. shown in FIG. 13, and any of these may be used in combination. It is preferable that an n-side nitride semiconductor having a superlattice structure is formed as the n-side nitride semiconductor of the element structure. Such a superlattice layer is preferable because the device performance can be improved. In addition, it is preferable to form the n electrode in the superlattice layer, and even if the superlattice layer is doped with an n-type impurity to reduce the contact resistance with the n electrode, the superlattice layer improves the crystallinity. This is preferable.
更に、窒化物半導体素子を構成する素子の好ましい層構成として、例えばInを含む量子井戸構造の活性層、バンドギャップエネルギーの異なるクラッド層に挟まれた活性層を有することが発光効率、寿命特性など素子の性能を向上させる点で好ましい。 Furthermore, as a preferable layer structure of the element constituting the nitride semiconductor element, for example, having an active layer having a quantum well structure containing In, an active layer sandwiched between cladding layers having different band gap energies, luminous efficiency, lifetime characteristics, etc. This is preferable in terms of improving the performance of the element.
このような層構成を有する素子構造を、横方向成長方法により得られる結晶欠陥の少ない窒化物半導体上に形成すると素子性能がより向上し好ましい。 An element structure having such a layer structure is preferably formed on a nitride semiconductor with few crystal defects obtained by a lateral growth method, because the element performance is further improved.
次に、本件発明のレーザ素子において、窒化物半導体層を横方向に成長させた窒化物半導体基板を得るには、下記の(1)〜(13)の構成によることが好ましい。 Next, in the laser device of the present invention, in order to obtain a nitride semiconductor substrate in which a nitride semiconductor layer is grown in the lateral direction, the following configurations (1) to (13) are preferable.
(1) 窒化物半導体と異なる材料よりなる異種基板上に成長された窒化物半導体の上に、第1の保護膜を部分的に形成する第1の工程と、 (1) a first step of partially forming a first protective film on a nitride semiconductor grown on a different substrate made of a material different from that of the nitride semiconductor;
第1の工程後、第1の窒化物半導体を、前記窒化物半導体の上に成長させると共に、第1の保護膜の上にまで成長させる第2の工程とを含むことを特徴とする窒化物半導体の成長方法。 After the first step, the first nitride semiconductor is grown on the nitride semiconductor, and includes a second step of growing the first nitride semiconductor onto the first protective film. Semiconductor growth method.
(2) 前記第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成されることを特徴とする前記(1)に記載の窒化物半導体の成長方法。 (2) The nitride semiconductor according to (1), wherein the first protective film has a surface area larger than a surface area of a portion where the first protective film is not formed. Growth method.
(3) 窒化物半導体と異なる材料よりなる異種基板の上に、第1の保護膜を、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して部分的に形成する第1の工程と、 (3) A first protective film is partially formed on a dissimilar substrate made of a material different from that of a nitride semiconductor, with a surface area larger than a surface area of a portion where the first protective film is not formed. A first step;
第1の工程後、第1の窒化物半導体を、前記異種基板の上に成長させると共に、第1の保護膜の上にまで成長させる第2の工程とを含むことを特徴とする窒化物半導体の成長方法。 And a second step of growing a first nitride semiconductor on the heterogeneous substrate and growing on the first protective film after the first step. Growth method.
(4) 前記第1の保護膜が、ストライプ状であり、更に隣接するストライプ状の第1の保護膜の形成されていない部分(窓部)の幅が5μm以下として形成されていることを特徴とする前記(1)〜(3)のいずれか1項に記載の窒化物半導体の成長方法。 (4) The first protective film has a stripe shape, and a width of a portion (window portion) where the adjacent stripe-shaped first protective film is not formed is 5 μm or less. The method for growing a nitride semiconductor according to any one of (1) to (3) above.
(5) 前記窓部の幅(Ww)とストライプ状の第1の保護膜の幅(Ws)の比Ws/Wwが、1〜20であることを特徴とする前記(1)〜(4)のいずれか1項に記載の窒化物半導体の成長方法。 (5) The ratio (Ws / Ww) between the width (Ww) of the window portion and the width (Ws) of the stripe-shaped first protective film is 1 to 20, wherein (1) to (4) The method for growing a nitride semiconductor according to any one of the above.
(6) 前記異種基板はその基板の主面からオフアングルした主面を有することを特徴とする前記(1)〜(5)のいずれか1項に記載の窒化物半導体の成長方法。 (6) The method for growing a nitride semiconductor according to any one of (1) to (5), wherein the heterogeneous substrate has a main surface that is off-angled from a main surface of the substrate.
(7) 前記異種基板はステップ状にオフアングルしていることを特徴とする前記(6)に記載の窒化物半導体の成長方法。 (7) The method for growing a nitride semiconductor according to (6), wherein the heterogeneous substrate is off-angled stepwise.
(8) 前記異種基板が(0001)面=(C面)を主面とするサファイアであり、前記第1の保護膜はそのサファイアの(112−0)面=(A面)に対して垂直なストライプ形状を有することを特徴とする前記(1)〜(7)のいずれか1項に記載の窒化物半導体の成長方法。 (8) The heterogeneous substrate is sapphire whose principal surface is (0001) plane = (C plane), and the first protective film is perpendicular to the (112-0) plane = (A plane) of the sapphire. The method for growing a nitride semiconductor according to any one of (1) to (7), wherein the nitride semiconductor has a stripe shape.
(9) 前記異種基板が(112−0)面=(A面)を主面とするサファイアであり、前記第1の保護膜はそのサファイアの(11−02)面=(R面)に対して垂直なストライプ形状を有することを特徴とする前記(1)〜(7)のいずれか1項に記載の窒化物半導体の成長方法。 (9) The heterogeneous substrate is sapphire whose principal surface is (112-0) plane = (A plane), and the first protective film is (11-02) plane = (R plane) of the sapphire. The nitride semiconductor growth method according to any one of (1) to (7), wherein the nitride semiconductor has a vertical stripe shape.
(10) 前記異種基板が(111)面を主面とするスピネルであり、前記第1の保護膜は、そのスピネルの(110)面に対して垂直なストライプ形状を有することを特徴とする前記(1)〜(7)のいずれか1項に記載の窒化物半導体の成長方法。 (10) The heterogeneous substrate is a spinel having a (111) plane as a main surface, and the first protective film has a stripe shape perpendicular to the (110) plane of the spinel. The method for growing a nitride semiconductor according to any one of (1) to (7).
(11) 前記第2の工程後、第1の窒化物半導体の上に第2の保護膜を部分的に形成する第3の工程と、 (11) After the second step, a third step of partially forming a second protective film on the first nitride semiconductor;
第3の工程後、第2の窒化物半導体を前記第1の窒化物半導体の上に成長させると共に、第2の保護膜の上にまで成長させる第4の工程とを含むことを特徴とする前記(1)〜(10)のいずれ1項に記載の窒化物半導体の成長方法。 And a fourth step of growing a second nitride semiconductor on the first nitride semiconductor and growing on the second protective film after the third step. The method for growing a nitride semiconductor according to any one of (1) to (10).
(12) 前記第2の保護膜は、第1の窒化物半導体の表面に現れた結晶欠陥上に形成されることを特徴とする前記(11)に記載の窒化物半導体の成長方法。 (12) The method for growing a nitride semiconductor according to (11), wherein the second protective film is formed on a crystal defect appearing on a surface of the first nitride semiconductor.
(13) 前記第2の保護膜は、前記第1の保護膜と平行なストライプ形状を有することを特徴とする前記(11)または(12)に記載の窒化物半導体の成長方法。 (13) The method for growing a nitride semiconductor according to (11) or (12), wherein the second protective film has a stripe shape parallel to the first protective film.
異種基板上に成長された窒化物半導体の上に第1の保護膜を形成し(第1の形態の方法)、第1の窒化物半導体を成長させることにより、結晶欠陥の少ない結晶性の良好な窒化物半導体を得ることができる。更に、窒化物半導体の上に成長される第1の保護膜が、第1の保護膜が形成されていない部分(窓部)の表面積より大きいの表面積を有して形成されることにより、より結晶欠陥が少なくなり、さらに第1の窒化物半導体が成長し易くなり好ましい。 A first protective film is formed on a nitride semiconductor grown on a different substrate (the method of the first embodiment), and the first nitride semiconductor is grown, so that crystallinity with few crystal defects is good. A nitride semiconductor can be obtained. Furthermore, the first protective film grown on the nitride semiconductor is formed to have a surface area larger than the surface area of the portion (window part) where the first protective film is not formed. This is preferable because crystal defects are reduced and the first nitride semiconductor is easily grown.
また、その他の成長方法は、異種基板の上に、第1の保護膜を形成し(第2の形態の方法)、且つ第1の保護膜の表面積が保護膜が形成されていない窓部の表面積より大きい表面積を有し、この第1の保護膜上に第1の窒化物半導体を成長させることにより、結晶欠陥の少ない結晶性の良好な窒化物半導体を得ることができる。この成長方法において、異種基板上に直接第1の保護膜を形成し、露出している異種基板面(保護膜の形成されていない窓部)から第1の窒化物半導体層を成長させると比較的多くの結晶欠陥が発生するが、第1の保護膜の表面積と窓部の表面積とを調整することにより結晶欠陥の少ない第1の窒化物半導体層を得ることができる。更に表面積を調整すると第1の窒化物半導体が良好に窓部に選択成長を始める。 In another growth method, a first protective film is formed on a heterogeneous substrate (the method of the second embodiment), and the surface area of the first protective film is a window portion where the protective film is not formed. By growing the first nitride semiconductor on the first protective film having a surface area larger than the surface area, a nitride semiconductor with good crystallinity with few crystal defects can be obtained. In this growth method, the first protective film is formed directly on the different substrate, and the first nitride semiconductor layer is grown from the exposed different substrate surface (window portion where the protective film is not formed). Although many crystal defects are generated, the first nitride semiconductor layer with few crystal defects can be obtained by adjusting the surface area of the first protective film and the surface area of the window portion. When the surface area is further adjusted, the first nitride semiconductor starts to selectively grow on the window portion.
更に、異種基板が、その異種基板の主面からオフアングル(傾斜)した主面を有することにより、結晶欠陥の数の少ない窒化物半導体が得られやすくなり、更にオフアングルが連続的に形成されているよりも、ステップ状に形成されているほうが結晶欠陥が少なくなり好ましい。 Furthermore, the dissimilar substrate has a main surface that is off-angled (inclined) from the main surface of the dissimilar substrate, so that it is easy to obtain a nitride semiconductor with a small number of crystal defects, and the off-angle is continuously formed. It is preferable to form in a step shape rather than to reduce crystal defects.
更に、異種基板の面方位及び/又は第1の保護膜の形状などを特定して行うことにより、結晶欠陥の数をより減少させることができ好ましい。 Furthermore, it is preferable that the number of crystal defects can be further reduced by specifying the plane orientation of the heterogeneous substrate and / or the shape of the first protective film.
更に、第1の保護膜が、窓部の幅(保護膜と保護膜との距離)が5μm以下のストライプ状として形成されていると、異種基板と窒化物半導体との界面で発生する結晶欠陥が第1の窒化物半導体の表面方向に転位しにくくなり、第1の窒化物半導体の表面に現れる結晶欠陥が少なくなり好ましい。更に窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwを、1〜20となるように調整することにより、結晶欠陥の転位がさらに減少する傾向が見られ、第1の窒化物半導体の表面に現れる結晶欠陥がより減少し好ましい。 Furthermore, if the first protective film is formed in a stripe shape with a window width (distance between the protective film and the protective film) of 5 μm or less, crystal defects generated at the interface between the heterogeneous substrate and the nitride semiconductor However, dislocation is less likely to occur in the surface direction of the first nitride semiconductor, and crystal defects appearing on the surface of the first nitride semiconductor are preferably reduced. Furthermore, by adjusting the ratio Ws / Ww of the width (Ww) of the window portion and the width (Ws) of the protective film to be 1 to 20, a tendency to further reduce dislocations of crystal defects is observed. The crystal defects appearing on the surface of the nitride semiconductor are preferably reduced.
また、好ましくは、前記第2の工程後、第1の窒化物半導体の上に第2の保護膜を部分的に形成し、この上に第2の窒化物半導体を第2の保護膜の上にまで成長させることにより、結晶欠陥の転位を更に良好に抑えられ、第2の窒化物半導体の表面に現れる結晶欠陥がより一層減少し好ましい。更に、第2の保護膜が、第1の窒化物半導体の表面に現れた結晶欠陥上に、結晶欠陥を覆うように形成されると、結晶欠陥の転位をさらに良好に防止でき好ましい。 Preferably, after the second step, a second protective film is partially formed on the first nitride semiconductor, and the second nitride semiconductor is formed thereon on the second protective film. It is preferable that the crystal defect dislocation is suppressed more satisfactorily and the crystal defects appearing on the surface of the second nitride semiconductor are further reduced. Furthermore, it is preferable that the second protective film is formed on the crystal defects appearing on the surface of the first nitride semiconductor so as to cover the crystal defects, so that dislocation of the crystal defects can be further prevented.
さらにまた、第2の保護膜が、第1の保護膜と平行なストライプ形状を有して形成されていると、本発明の効果を得るのに好ましい。これは、例えば第1の保護膜をサファイアA面に対して垂直な方向に設けた場合、サファイアR面に対して垂直な方向で設けた場合、及びスピネル(110)面に対して垂直な方向で設けた場合、第1の保護膜のストライプと、第2の保護膜のストライプとが、同じ平行方向で設けられていることを意味する。 Furthermore, it is preferable that the second protective film has a stripe shape parallel to the first protective film in order to obtain the effects of the present invention. This is because, for example, when the first protective film is provided in a direction perpendicular to the sapphire A surface, in a direction perpendicular to the sapphire R surface, and in a direction perpendicular to the spinel (110) surface. Means that the stripes of the first protective film and the stripes of the second protective film are provided in the same parallel direction.
以下に本発明に用いる横方向成長方法の第1の形態の具体的な模式図を例にとって、本発明で用いる成長方法について更に詳細に説明する。
本発明に用いる横方向成長方法の第1の形態の成長方法と、第2の形態の成長方法とは、第1の工程で第1の保護膜の形成面が、異種基板上に窒化物半導体層(例えばバッファ層、GaN層等)を成長させた面(第1の形態)であるか、異種基板面(第2の形態)であるかが異なり、更に、第2の形態で異種基板面に保護膜を形成する場合には第1の窒化物半導体層が成長し易いように、予め第1の保護膜の表面積と窓部の表面積の大きさを調整して行う点が相違するが、他はほぼ同様である。第1の形態においても、第1の保護膜の表面積と窓部の幅を調整して行うとより良好に第1の窒化物半導体が成長できる。
まず、本発明に用いる横方向成長方法の第1の形態について説明し、次に第2の形態の成長方法について説明する。
For the first example the specific schematic diagram in the form of a lateral growth method used in the present invention will be described in more detail the growth method used in the present invention.
The growth method according to the first mode and the growth method according to the second mode of the lateral growth method used in the present invention are such that the surface on which the first protective film is formed in the first step is a nitride semiconductor on a different substrate. It is different whether the surface is a surface (first form) on which a layer (for example, a buffer layer, a GaN layer, etc.) is grown or a heterogeneous substrate surface (second form). In the case of forming a protective film, the difference is that the surface area of the first protective film and the surface area of the window portion are adjusted in advance so that the first nitride semiconductor layer is easy to grow. Others are almost the same. Also in the first embodiment, the first nitride semiconductor can be grown better by adjusting the surface area of the first protective film and the width of the window.
First, description will be given of a first embodiment of the lateral growth method used in the present invention, a description will be given of a second embodiment of the growth method in the following.
図1乃至図6は、本発明に用いる横方向成長方法の第1の形態の各工程において得られる窒化物半導体ウェーハの構造を示す模式的な断面図である。なお図において、1は異種基板、2は窒化物半導体層、3は第1の窒化物半導体層、4は第2の窒化物半導体層、11は第1の保護膜、12は第2の保護膜を示す。 1 to 6 are schematic cross-sectional views showing the structure of a nitride semiconductor wafer obtained in each step of the first mode of the lateral growth method used in the present invention . In the figure, 1 is a heterogeneous substrate, 2 is a nitride semiconductor layer, 3 is a first nitride semiconductor layer, 4 is a second nitride semiconductor layer, 11 is a first protective film, and 12 is a second protective film. The membrane is shown.
本発明に用いる横方向成長方法の第1の形態では、第1の工程において、図1に示すように異種基板1上に成長させたバッファ層の上に、窒化物半導体層2を成長させ、この窒化物半導体層2上に第1の保護膜11を部分的に形成する。
本発明で用いることのできる異種基板1としては、窒化物半導体と異なる材料よりなる基板であればどのようなものでも良く、例えば、サファイアC面の他、R面、A面を主面とするサファイア、スピネル(MgA12O4)のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si、及び窒化物半導体と格子整合する酸化物基板等、従来知られている窒化物半導体と異なる基板材料を用いることができる。
さらに前記基板材料の主面をオフアングルさせた基板、さらに好ましくはステップ状にオフアングルさせた基板を用いることもできる。このように異種基板の主面がオフアングルされていると結晶欠陥がより少なくなり好ましい。
In the first mode of the lateral growth method used in the present invention , in the first step, the
The
Furthermore, a substrate in which the main surface of the substrate material is off-angle, more preferably a substrate in which the main surface is off-angled in a step shape can be used. Thus, it is preferable that the main surface of the different substrate is off-angle because crystal defects are reduced.
図1に示される異種基板1上に形成されているバッファ層2としては、例えばAlN、GaN、AlGaN、InGaN等を900℃以下の温度で、膜厚数十オングストローム〜数百オングストロームで成長させてなるものである。このバッファ層は、異種基板1と窒化物半導体層2との格子定数不正を緩和するために形成されるが、窒化物半導体の成長方法、基板の種類等によっては省略することも可能である。またバッファ層は、異種基板と窒化物半導体層2との格子定数不正を緩和し結晶欠陥の発生を防止するのに好ましい。
As the
本発明に用いる横方向成長方法の第1の形態において、第1の工程後に成長される窒化物半導体層2としては、アンドープ(不純物をドープしない状態、undope)のGaN、n型不純物をドープしたGaN、またSiをドープしたGaNを用いることができる。
また窒化物半導体2は、高温、具体的には900℃〜1100℃、好ましくは1050℃で異種基板上に成長され、膜厚は特に限定されないが、例えば1〜20μm、好ましくは2〜10μmである。窒化物半導体層2の膜厚が上記範囲であると窒化物半導体層2と第1の窒化物半導体の総膜厚が抑えられウエハの反り(異種基板を有する状態での反り)が防止でき好ましい。
In the first embodiment of the lateral growth method used in the present invention, the
The
第1の保護膜11の材料としては、保護膜表面に窒化物半導体が成長しないか、若しくは成長しにくい性質を有する材料を好ましく選択し、例えば酸化ケイ素(SiOX)、窒化ケイ素(SiXNY)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化物、またこれらの多層膜の他、1200℃以上の融点を有する金属等を用いることができる。これらの保護膜材料は、窒化物半導体の成長温度600℃〜1100℃の温度にも耐え、その表面に窒化物半導体が成長しないか、成長しにくい性質を有している。保護膜材料を窒化物半導体表面に形成するには、例えば蒸着、スパッタ、CVD等の気相製膜技術を用いることができる。また、部分的(選択的)に形成するためには、フォトリソグラフィー技術を用いて、所定の形状を有するフォトマスクを作製し、そのフォトマスクを介して、前記材料を気相製膜することにより、所定の形状を有する第1の保護膜11を形成できる。第1の保護膜11の形状は特に問うものではなく、例えばドット、ストライプ、碁盤面状の形状で形成できるが、後に述べるように、ストライプ状の形状で特定の面方位に形成することが望ましい。また第1の保護膜11の表面積は窓部の表面積よりも大きくした方が格子欠陥の少ない第1の窒化物半導体3が得られ易くなり好ましい。
As the material of the first
第1の保護膜の表面積が、第1の保護膜が形成されていない部分(窓部)の表面積より大きくなるように、第1の保護膜11が形成されることが好ましい。このように第1の保護膜の表面積を大きくすると、異種基板と窒化物半導体の界面で生じる結晶欠陥の転位が第1の保護膜により抑制され、更に窓部から転位した結晶欠陥が途中で転位を中断しやすくなり好ましい。第1の保護膜の表面積及び窓部の表面積の調整は、保護膜の形状によっても異なるが、例えば保護膜がストライプ状の形状の場合、保護膜のストライプの幅と窓部の幅を調整することにより行うことができる。
第1の保護膜11の大きさは特に限定しないが、例えばストライプで形成した場合、好ましいストライプ幅は0.5〜100μm、さらに好ましくは1μm〜50μm程度の幅で形成することが望ましく、またストライプピッチは、ストライプ幅よりも狭くすることが望ましい。つまり保護膜の表面積を窓よりも大きくする方が、結晶欠陥の少ない窒化物半導体層が得られる。
It is preferable that the first
The size of the first
更に、保護膜と窓部の表面積を調整する好ましい形態としては、第1の保護膜11をストライプ状とし、窓部の幅を5μm以下に調整することが好ましく、さらに好ましくは窓部の幅(Ww)とストライプ状の第1の保護膜の幅(Ws)の比、Ws/Wwを1〜20となるように調整して行う。このように第1の保護膜11と窓部の幅やWs/Wwを調整して第1の窒化物半導体を成長させると、非常に結晶欠陥の少ない結晶性の良好な窒化物半導体を得ることができる。
窓部の幅の好ましい値は、3μm以下であり、より好ましくは、1μm以下であり、下限値は0.1μm以上である。このように窓部の幅を調整すると、より結晶欠陥の少ない窒化物半導体層が得られる。
ストライプ状の保護膜の幅は、上記範囲があげられるが特に窓部の幅を5μm以下とする場合は、2〜30μmであり、好ましくは5〜20μmであり、より好ましくは5〜15μmである。この範囲であると結晶欠陥の少ない窒化物半導体層が得られ好ましい。また、ストライプ状の保護膜の膜厚は、特に限定されないが、例えば0.01〜5μmであり、好ましくは0.1〜3μmであり、より好ましくは0.1〜2μmである。この範囲であると効果を得るのに好ましい。また、窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwは、1〜20であり、好ましくは1〜10である。1以下であると窓部と保護膜上に結晶欠陥が発生し易くなり、20以上であると保護膜上に成長する第1の窒化物半導体が完全にくっつかず保護膜上に空洞部ができ易くなる。
Furthermore, as a preferable form for adjusting the surface area of the protective film and the window part, the first
The preferable value of the width of the window is 3 μm or less, more preferably 1 μm or less, and the lower limit is 0.1 μm or more. By adjusting the window width in this way, a nitride semiconductor layer with fewer crystal defects can be obtained.
The width of the stripe-shaped protective film is within the above range, but is particularly 2 to 30 μm, preferably 5 to 20 μm, more preferably 5 to 15 μm when the width of the window portion is 5 μm or less. . Within this range, a nitride semiconductor layer with few crystal defects is obtained, which is preferable. The thickness of the stripe-shaped protective film is not particularly limited, but is, for example, 0.01 to 5 μm, preferably 0.1 to 3 μm, and more preferably 0.1 to 2 μm. This range is preferable for obtaining the effect. Moreover, ratio Ws / Ww of the width | variety (Ww) of a window part, and the width | variety (Ws) of a protective film is 1-20, Preferably it is 1-10. If it is 1 or less, crystal defects are likely to occur on the window portion and the protective film, and if it is 20 or more, the first nitride semiconductor grown on the protective film does not completely stick to it and a cavity is formed on the protective film. It becomes easy.
次に、第2の工程では、図2に示すように、第1の保護膜11を形成した窒化物半導体層2上に第1の窒化物半導体3を成長させる。
窒化物半導体層2の上に成長させる第1の窒化物半導体3としては、特に限定されないが、好ましくはアンドープ(不純物をドープしない状態、undope)のGaN、若しくはn型不純物をドープしたGaNが挙げられる。
Next, in the second step, as shown in FIG. 2, the
The
図2に示すように、第1の保護膜11を形成した窒化物半導体層2の上に第1の窒化物半導体層3を成長させると、第1の保護膜11の上には第1の窒化物半導体層3が成長せず、露出した窒化物半導体層2上に、第1の窒化物半導体層3が選択成長される。さらに成長を続けると、第1の窒化物半導体層3が第1の保護膜11の上で横方向に成長し、隣接した第1の窒化物半導体層3同士でつながって、図3に示すように、あたかも第1の保護膜11の上に第1の窒化物半導体層3が成長したかのような状態となる。
As shown in FIG. 2, when the first
このように成長した第1の窒化物半導体層3の表面に現れる結晶欠陥(貫通転位)は、従来のものに比べ非常に少なくなる。しかし、第1の窒化物半導体層3の成長初期における窓部の上部と第1の保護膜11の上部のそれぞれの結晶欠陥の数は著しく異なる。つまり、異種基板1上部の第1の保護膜11が形成されていない部分(窓部)に成長されている成長初期の第1の窒化物半導体層3には、異種基板1と窒化物半導体層(例えば図2の場合はバッファ層)との界面から結晶欠陥が発生し縦方向に転位し易い傾向があるが、第1の保護膜11の上部に成長されている成長初期の第1の窒化物半導体層3には、縦方向へ転位している結晶欠陥はほとんどない。
The crystal defects (threading dislocations) appearing on the surface of the first
例えば、図3に示すウエハの窒化物半導体結晶の結晶欠陥による貫通転位の模式的な図のように、異種基板1から第1の窒化物半導体層3の表面方向に向かう複数の細線により示されるような結晶欠陥が発生、転位していると考えられる。図3に示される窓部の結晶欠陥は、異種基板1と窒化物半導体との格子定数のミスマッチにより、異種基板1と窒化物半導体との界面に、非常に多く発生する。そして、この窓部の結晶欠陥のほとんどは、第1の窒化物半導体層3を成長中、異種基板1と窒化物半導体との界面から表面方向に向かって転位をする。しかし、この窓部から発生した結晶欠陥は、図3に示すように、第1の窒化物半導体層3の成長初期には転位し続けているが、第1の窒化物半導体層3が成長を続けるうちに、途中で表面方向に転位する結晶欠陥の数が激減する傾向にあり、第1の窒化物半導体層3の表面まで転位する結晶欠陥が非常に少なくなる。また、第1の保護膜11上部に形成された第1の窒化物半導体層3は、異種基板1から成長したものではなく隣接する第1の窒化物半導体層3が成長中につながったものであるため、基板から成長した窒化物半導体層2上部に成長した第1の窒化物半導体層3の部分に比べて、成長のはじめから結晶欠陥が非常に少ない。この結果、成長終了後の第1の窒化物半導体層3の表面(保護膜上部及び窓部上部)には、転位した結晶欠陥が非常に少なく、あるいは透過型電子顕微鏡観察によると保護膜上部にはほとんど見られなくなる。この結晶欠陥の非常に少ない第1の窒化物半導体層3を、素子構造となる窒化物半導体の成長基板に用いることにより、従来よりも結晶性に優れた窒化物半導体素子を実現できる。また、上記のような本発明のGaNの成長による結晶欠陥の発生や、転位の傾向が見られることから、窓部の表面積を保護膜の表面積に比較して小さくすることが好ましい。
For example, as shown in a schematic diagram of threading dislocations due to crystal defects of the nitride semiconductor crystal of the wafer shown in FIG. 3, it is indicated by a plurality of thin lines from the
また、第1の窒化物半導体層3の表面の窓部及び保護膜の上部共に結晶欠陥が少なくなるが、成長初期に結晶欠陥が多かった窓部の上部に成長した第1の窒化物半導体層3の表面には、保護膜上部に成長したものに比べやや結晶欠陥が多い傾向がある。このことは、恐らく第1の窒化物半導体層3の成長の途中で、多くの結晶欠陥の転位が止まったものの、わずかに転位を続ける結晶欠陥が窓部のほぼ直上部に転位し易い傾向があるのではないかと考えられる。
In addition, the first nitride semiconductor layer grown on the upper part of the window part having a large number of crystal defects in the initial stage of growth, although the crystal defect is reduced in both the window part on the surface of the first
このような結晶欠陥の転位の違いによる結晶欠陥の数を断面TEMにより観察すると、窓部上部のみに転位が観測され保護膜上部にはほとんど欠陥が見られなくなる。好ましい形態においては、窓部上部の結晶欠陥密度が、ほぼ106個/cm2以下、好ましい条件においては105個/cm2以下であり、保護膜上部では、ほぼ105個/cm2以下、好ましい条件においては104個/cm2以下である。結晶欠陥は、例えば窒化物半導体をドライエッチングした際、そのエッチング面に表出するエッチピットの数を計測することにより測定できる。 When the number of crystal defects due to the difference in dislocations of such crystal defects is observed by a cross-sectional TEM, dislocations are observed only in the upper part of the window and almost no defects are observed in the upper part of the protective film. In a preferred form, the crystal defect density of the window top, approximately 10 6 / cm 2 or less, in a preferred condition is 10 5 / cm 2 or less, the protective film upper, approximately 10 5 cells / cm 2 or less The preferable condition is 10 4 pieces / cm 2 or less. Crystal defects can be measured, for example, by measuring the number of etch pits that appear on the etched surface when a nitride semiconductor is dry etched.
第1の窒化物半導体層3の膜厚としては、先に形成した第1の保護膜の膜厚、大きさによっても異なるが、保護膜の表面を覆うように第1の窒化物半導体層を成長させるために、保護膜の膜厚に対して少なくとも10倍以上、さらに好ましくは50倍以上の膜厚で成長させることが望ましい。更に、第1の窒化物半導体の膜厚は、前記したように結晶欠陥の転位が第1の窒化物半導体の成長の途中で激減する傾向があるので、結晶欠陥の転位が減少し易い膜厚以上に調整することが好ましい。
また更に、第1の窒化物半導体は、この上に素子構造となる窒化物半導体を成長させるための基板となるが、素子構造を形成するには異種基板や保護膜等を予め除去して第1の窒化物半導体のみとしてから行う場合と、異種基板等を残して行う場合がある。また異種基板などの除去は素子構造を形成した後に除去してもよい。第1の窒化物半導体上に素子構造を形成する際に、異種基板の有無により第1の窒化物半導体の膜厚が素子構造の形成のし易さに影響を与えることから、第1の窒化物半導体の膜厚は、第1の保護膜を覆い、結晶欠陥の転位を減らすことに、さらに異種基板等を除去してまたは除去せずに素子構造を形成する等の製造工程の違い等を加味して調整されることが望ましい。
Although the film thickness of the first
Furthermore, the first nitride semiconductor serves as a substrate for growing a nitride semiconductor having an element structure thereon. In order to form the element structure, the dissimilar substrate, the protective film, etc. are removed in advance. There are cases where the process is performed after only one nitride semiconductor is used, and cases where the process is performed while leaving a heterogeneous substrate or the like. Further, the removal of the heterogeneous substrate or the like may be performed after the element structure is formed. When forming an element structure on the first nitride semiconductor, the thickness of the first nitride semiconductor affects the ease of forming the element structure depending on the presence or absence of a heterogeneous substrate. The thickness of the physical semiconductor covers the first protective film, reduces dislocations of crystal defects, and further differs in manufacturing processes such as forming an element structure with or without removing a heterogeneous substrate. It is desirable to adjust in consideration of the above.
異種基板や保護膜等を除去する場合、第1の窒化物半導体の膜厚は50μmより厚く1mm以下程度の膜厚に成長され、例えば、好ましくは70〜500μm、より好ましくは100〜300μm、更に好ましくは100〜250μmである。この範囲であると素子構造となる窒化物半導体の成長の点で好ましく、また研磨して下地層及び保護膜を除去しても、第1の窒化物半導体にクラックが入りにくくハンドリングが容易となり好ましい。また、異種基板を除去すると、素子構造を形成する際に窒化物半導体基板に反りがなくなり、結晶性の良好な素子構造が得られ易くなり好ましい。
また異種基板や保護膜等を残して行う場合、第1の窒化物半導体の膜厚は1〜50μm、好ましくは2〜40μm、より好ましくは5〜30μm、もっとも好ましくは10〜20μmである。この範囲であると異種基板と窒化物半導体の熱膨張係数差によるウエハの反りが防止でき、更に素子基板となる第1の窒化物半導体の上に素子構造となる窒化物半導体を良好に成長させることができる。
When removing a heterogeneous substrate, a protective film, etc., the first nitride semiconductor is grown to a thickness of more than 50 μm and about 1 mm or less, for example, preferably 70 to 500 μm, more preferably 100 to 300 μm, Preferably it is 100-250 micrometers. Within this range, it is preferable in terms of the growth of the nitride semiconductor to be an element structure, and even if the underlying layer and the protective film are removed by polishing, the first nitride semiconductor is not easily cracked and is easy to handle. . Further, it is preferable to remove the heterogeneous substrate because the nitride semiconductor substrate is not warped when the element structure is formed, and an element structure with good crystallinity is easily obtained.
When the heterogeneous substrate or the protective film is left, the thickness of the first nitride semiconductor is 1 to 50 μm, preferably 2 to 40 μm, more preferably 5 to 30 μm, and most preferably 10 to 20 μm. Within this range, the wafer can be prevented from warping due to the difference in thermal expansion coefficient between the dissimilar substrate and the nitride semiconductor, and the nitride semiconductor as the element structure can be satisfactorily grown on the first nitride semiconductor as the element substrate. be able to.
異種基板上に窒化物半導体を成長させると、異種基板の種類によっても異なるが、異種基板との熱膨張係数差により、成長後にウェーハ全体が反り易くなり、その反りは窒化物半導体を厚膜で成長させるほど大きくなる傾向にある。異種基板を有するウェーハの窒化物半導体層に数々の加工を施して、動作する構造とする際に、ウェーハが反ってしまった状態では、窒化物半導体を加工するのは難しい傾向にある。従って、異種基板を有する窒化物半導体素子とする場合、第1の窒化物半導体層の膜厚は、ウェーハが反り返っても異種基板をつけたままで加工し易い膜厚、即ち50μm以下の膜厚が望ましい。なお、1μmは保護膜の上に窒化物半導体が成長できる限界値を示している。異種基板をそのまま残して素子構造を形成してなる窒化物半導体素子の場合、保護膜上に成長させる第1の窒化物半導体層は1×1016/cm3〜5×1019/cm3の範囲でn型不純物をドープしたGaNとすることが最も好ましい。 When a nitride semiconductor is grown on a heterogeneous substrate, it differs depending on the type of the heterogeneous substrate, but due to the difference in thermal expansion coefficient with the heterogeneous substrate, the entire wafer tends to warp after growth, and the warpage is caused by thickening the nitride semiconductor It tends to grow as it grows. When a nitride semiconductor layer of a wafer having a different kind of substrate is subjected to various processes to obtain an operating structure, it is difficult to process the nitride semiconductor when the wafer is warped. Therefore, when a nitride semiconductor device having a different substrate is used, the first nitride semiconductor layer has a film thickness that is easy to process with the different substrate attached even if the wafer is warped, that is, a film thickness of 50 μm or less. desirable. 1 μm indicates a limit value at which a nitride semiconductor can be grown on the protective film. In the case of a nitride semiconductor element formed by leaving the heterogeneous substrate as it is and forming an element structure, the first nitride semiconductor layer grown on the protective film is 1 × 10 16 / cm 3 to 5 × 10 19 / cm 3 . Most preferred is GaN doped with n-type impurities.
異種基板を除去してなる窒化物半導体素子の場合、異種基板の除去の際の第1の窒化物半導体への割れや欠け等の発生の防止、及びデバイス工程でのハンドリング性の向上のために、第1の窒化物半導体層の膜厚は、50μmより大きい膜厚であることが好ましい。このような膜厚を第1の窒化物半導体が有していると、上記したようにウエハの反りが大きくなる傾向がより強くなるので、異種基板を除去してから第1の窒化物半導体層上に素子構造を形成することが好ましい。このように異種基板を除去すると、素子構造を形成するための基板となる第1の窒化物半導体の反りがなくなり、素子構造となる窒化物半導体を良好に形成し易くなる。また、第1の窒化物半導体層の膜厚の上限は、特に限定されないが、あまりにも厚過ぎると、成長時間がかかり過ぎる等の点から1mm以下の膜厚が好ましい。
異種基板等を除去してなる窒化物半導体素子において、異種基板の除去は、第1の窒化物半導体上に素子構造を形成する前でも形成した後でもよく、好ましくは、異種基板を除去して第1の窒化物半導体層を窒化物半導体基板(GaN基板)として素子構造を形成する。異種基板を除去する方法としては、研磨、エッチング等が用いられる。また、第2の保護膜を形成する場合には、異種基板を除去する際に第2の保護膜までを除去して第2の窒化物半導体のみとしてこの第2の窒化物半導体上に素子構造を形成してもよく、また第2の保護膜を除去せずに、第1の窒化物半導体及び第2の窒化物半導体をGaN基板として素子構造を形成してもよい。また、異種基板等を除去された窒化物半導体基板に素子構造となる窒化物半導体を成長させる際に、異種基板などを除去して露出された面とは反対側の面に素子構造を成長させることが結晶性のよい素子を得ることができ好ましい。
In the case of a nitride semiconductor element obtained by removing a different substrate, in order to prevent the first nitride semiconductor from being cracked or chipped when the different substrate is removed, and to improve handling in the device process. The film thickness of the first nitride semiconductor layer is preferably greater than 50 μm. If the first nitride semiconductor has such a film thickness, the warpage of the wafer tends to increase as described above. Therefore, the first nitride semiconductor layer is removed after removing the dissimilar substrate. It is preferable to form an element structure on top. When the heterogeneous substrate is removed as described above, the warp of the first nitride semiconductor that becomes the substrate for forming the element structure is eliminated, and the nitride semiconductor that becomes the element structure is easily formed easily. Moreover, the upper limit of the film thickness of the first nitride semiconductor layer is not particularly limited, but if it is too thick, a film thickness of 1 mm or less is preferable from the viewpoint of taking too much growth time.
In a nitride semiconductor device formed by removing a heterogeneous substrate or the like, the heterogeneous substrate may be removed before or after the device structure is formed on the first nitride semiconductor, and preferably, the heterogeneous substrate is removed. An element structure is formed using the first nitride semiconductor layer as a nitride semiconductor substrate (GaN substrate). As a method for removing the heterogeneous substrate, polishing, etching, or the like is used. Further, when the second protective film is formed, the element structure is formed on the second nitride semiconductor by removing only the second protective film and removing only the second nitride semiconductor when removing the heterogeneous substrate. Alternatively, the element structure may be formed using the first nitride semiconductor and the second nitride semiconductor as a GaN substrate without removing the second protective film. Further, when growing a nitride semiconductor to be an element structure on a nitride semiconductor substrate from which a heterogeneous substrate or the like has been removed, the element structure is grown on a surface opposite to the surface exposed by removing the heterogeneous substrate or the like. It is preferable that an element with good crystallinity can be obtained.
また、本発明において、第1の窒化物半導体層の膜厚は、図6や図8に示す第1の窒化物半導体層3単独層の膜厚、若しくは第1の窒化物半導体層3及び第2の窒化物半導体層4の総膜厚を指す。即ち、基板上部に最初に成長された第1の保護膜11上に成長されている窒化物半導体層の膜厚を指すものとする。
In the present invention, the thickness of the first nitride semiconductor layer is the same as the thickness of the first
次に、好ましい工程として、第2の工程後に、第3の工程及び第4の工程を行うことにより素子構造の窒化物半導体基板を結晶性よく得ることができる。
まず、本発明の第3の工程において、図4に示すように、第1の窒化物半導体層3の表面に結晶欠陥が現れ易いと思われる部分、例えば窓部の上部に、また表面に現れた結晶欠陥を覆うように、新たな保護膜(第2の保護膜12)を設ける。本発明において、第2の保護膜12の形成位置は特に限定されず、第1の窒化物半導体層3の表面に部分的に、好ましくは第1の窒化物半導体層3の表面に現れている結晶欠陥を覆うように形成され、更に好ましくは第1の窒化物半導体層3の成長初期に結晶欠陥が存在する窓部の上部である。
このように第2の保護膜12を設けると、第1の窒化物半導体層3の表面まで転位した結晶欠陥の更なる転位が防止でき、更に素子構造を形成した後で窓部上部の転位を中断した結晶欠陥がレーザ素子等を作動中に活性層等へ再転位する恐れが考えられるがこれを防止でき好ましい。
Next, as a preferable step, the nitride semiconductor substrate having an element structure can be obtained with good crystallinity by performing the third step and the fourth step after the second step.
First, in the third step of the present invention, as shown in FIG. 4, a crystal defect is likely to appear on the surface of the first
Providing the second
なお、図4では図3で成長させた第1の窒化物半導体層3表面の凹凸を少なくするため、研磨してフラットな面としているが、特に研磨せず、そのまま第1の窒化物半導体層3の表面に第2の保護膜12を形成しても良い。
In FIG. 4, the first
好ましくは第2の保護膜12の表面積は特に問われないが、第2の保護膜で第1の窒化物半導体の表面に現れている結晶欠陥を覆うように形成されていることが望ましい。例えば第1の保護膜11がストライプ状のとき、窓部の幅より大きい幅のストライプ状の第2の保護膜12を窓部上部に形成する。第2の保護膜12の材料としては、第1の保護膜と同様のものを用いることができる。
Preferably, the surface area of the second
次に、本発明の第4の工程において、第2の保護膜12が形成された第1の窒化物半導体層3上に第2の窒化物半導体層4を成長させる。図5に示すように、最初は第1の窒化物半導体層3の場合と同様に、第2の保護膜12の上には第2の窒化物半導体層4は成長せず、第1の窒化物半導体層3の上にのみ選択成長する。そして、第1の窒化物半導体層3の上に成長させる第2の窒化物半導体層4は、同じ窒化物半導体であり、しかも結晶欠陥の少ない第1の窒化物半導体層3の上に成長させているので、格子定数のミスマッチによる結晶欠陥が発生しにくい。さらに、第2の窒化物半導体層4の下地層となる第1の窒化物半導体層3には結晶欠陥が少ないため、第2の窒化物半導体層4の成長初期において転位する結晶欠陥も少なくなる。
Next, in the fourth step of the present invention, the second
さらに成長を続けていくと、図6に示すように、隣接する第2の窒化物半導体層4同士が第2の保護膜12の上部でつながり、第2の保護膜12を覆うように成長する。このように成長する第2の窒化物半導体層4は、結晶欠陥の少ない第1の窒化物半導体層3を下地層として成長するので、結晶欠陥の非常に少ない窒化物半導体となる。この第2の窒化物半導体4を素子構造となる窒化物半導体の成長基板に用いることにより、非常に結晶性に優れた窒化物半導体素子を実現できる。
第2の保護膜12は、第1の窒化物半導体3の表面に現れた結晶欠陥を覆うように形成されているので結晶欠陥の転位を抑えることができる。また、仮にわずかな結晶欠陥が第2の窒化物半導体4の成長の初期に転位を続けたとしても、第1の窒化物半導体3の成長の場合と同様に、第2の窒化物半導体4の成長を続けるうちに結晶欠陥の転位が止まる傾向があり、第2の窒化物半導体4の表面に現れる結晶欠陥が少なくなる。
このようにして得られた第2の窒化物半導体層4は第1の窒化物半導体層3より結晶欠陥が少なくなるので、第2の窒化物半導体層4上に素子構造を形成すると結晶性の良い素子がより得られやすくなる。
As the growth continues further, as shown in FIG. 6, adjacent second
Since the second
Since the second
次に、本発明に用いる横方向成長方法の第2の形態について説明する。図7、図8は本発明に用いる横方向成長方法の第2の形態による一部の工程のウェーハの構造を示す模式的な断面図である。 Next, a second embodiment of the lateral growth method used in the present invention will be described. 7 and 8 are schematic cross-sectional views showing the structure of a wafer in a part of the process according to the second embodiment of the lateral growth method used in the present invention.
本発明に用いる横方向成長方法の第2の形態は、図7に示すように、第1の工程で、異種基板1上に、第1の保護膜11を、第1の保護膜11の形成されていない部分(窓部)の表面積よりも大きい表面積を有して部分的に形成し、続いて第2の工程で、窓部の露出している異種基板1上にバッファ層を形成し、この上から図8に示すように第1の窒化物半導体層3を成長させる。第2の形態の成長方法において、バッファ層は場合によっては省略してもよい。
第2の形態の成長方法において、第1の窒化物半導体層3は、前記第1の形態の成長方法と同様に、窓部から成長を選択的にはじめ、第1の保護膜11上を覆っていき、図8に示すように第1の窒化物半導体層3が形成される。また、図8に示すように、異種基板1と窒化物半導体(上記第2の形態の成長方法においてはバッファ層)との界面で発生した結晶欠陥は、前記第1の形態の成長方法と同様に、窓部から転位するが、第1の窒化物半導体層3の成長を続けるうちに転位が激減し、更に第1の保護膜11上部にはほとんど結晶欠陥が発生せず、成長された第1の窒化物半導体層3の表面には結晶欠陥が少なくなる。
更に第2の形態の成長方法において、第1の形態の成長方法の場合と同様に、保護膜の幅と窓部の幅の調整や異種基板の面方位などを特定すると、より良好な第1の窒化物半導体が得られる。
第2の形態の成長方法で用いられる異種基板、保護膜、バッファ層、第1の窒化物半導体層3は、前記第1の形態の成長方法で用いられるものと同様のものが挙げられる。
As shown in FIG. 7, the second mode of the lateral growth method used in the present invention is to form a first
In the growth method of the second mode, the first
Further, in the growth method of the second embodiment, as in the case of the growth method of the first embodiment, if the adjustment of the width of the protective film and the width of the window portion, the plane orientation of the different substrate, etc. are specified, the better first This nitride semiconductor is obtained.
Examples of the heterogeneous substrate, the protective film, the buffer layer, and the first
なお、本発明に用いる横方向成長方法の第2の形態においては、バッファ層、及びバッファ層の上に成長させる第1の窒化物半導体層3も、第1の窒化物半導体層という。つまり、請求項3の第2の工程において、異種基板1の表面と連続して、若しくは異種基板の上に成長させた窒化物半導体と連続して成長させて、第1の保護膜11上部にまで成長させる窒化物半導体は全て第1の窒化物半導体層3と定義する。
In the second embodiment of the lateral growth method used in the present invention, the buffer layer and the first
更に、本発明に用いる横方向成長方法の第2の形態において、好ましくは、前記第1の形態の成長方法の場合と同様に、第3の工程として、第1の窒化物半導体層3の表面に現れた結晶欠陥を覆うように、結晶欠陥が現れやすい部分に、また第1の窒化物半導体層3の成長の初期に結晶欠陥が転位している窓部の上部等に、第2の保護膜12を形成し、続いて第4の工程として、第2の保護膜12を形成した第1の窒化物半導体層3の上に第2の窒化物半導体層4を成長させる。
このように第2の保護膜12を形成すると、第1の形態の成長方法と同様に、第1の窒化物半導体層3の表面に現れている結晶欠陥の更なる転位の抑制、転位の中断した結晶欠陥の再転位の防止等が可能となり、結晶性の良好な信頼性の高い素子を形成できる窒化物半導体基板として、第2の窒化物半導体4を得ることができる。例えば、図8に示すように、第1の窒化物半導体層3の成長初期に結晶欠陥が転位している窓部上部に第2の保護膜を形成すると、転位の中断した結晶欠陥の再転位が生じても第2の保護膜12で第2の窒化物半導体層4への転位が防止できる。
Furthermore, in the second mode of the lateral growth method used in the present invention, preferably, as in the case of the growth method of the first mode, as the third step, the surface of the first
When the second
なお、本発明の第1の形態、及び第2の形態の成長方法において、第3の工程と、第4の工程とは繰り返して行うこともできる。即ち、結晶欠陥の表出している窒化物半導体層の部分に、さらに新たな保護膜を形成し、その保護膜の上に、新たな窒化物半導体を成長させることが好ましい。 In the growth methods of the first and second embodiments of the present invention, the third step and the fourth step can be repeated. That is, it is preferable to form a new protective film on the portion of the nitride semiconductor layer where crystal defects are exposed, and to grow a new nitride semiconductor on the protective film.
次に、本発明で用いられる異種基板の好ましい形態について説明する。
図9は窒化物半導体の結晶構造を示すユニットセル図である。窒化物半導体は正確には菱面体構造であるが、このように六方晶系で近似できる。本発明の方法では、好ましくはC面=(0001)面を主面とするサファイアを用い、第1の保護膜はサファイアA面=(112−0)面に対して垂直なストライプ形状とする。例えば、図10は主面側のサファイア基板の平面図である。この図はサファイアC面を主面とし、オリエンテーションフラット(オリフラ)面をA面としている。この図に示すように第1の保護膜のストライプをA面に対して垂直方向で、互いに平行なストライプを形成する。図10に示すように、サファイアC面上に窒化物半導体を選択成長させた場合、窒化物半導体は面内ではA面に対して平行な方向で成長しやすく、垂直な方向では成長しにくい傾向にある。従ってA面に対して垂直な方向でストライプを設けると、ストライプとストライプの間の窒化物半導体がつながって成長しやすくなり、図2〜図8等に示したような結晶成長が容易に可能となる。
Next, a preferable embodiment of the different type substrate used in the present invention will be described.
FIG. 9 is a unit cell diagram showing a crystal structure of a nitride semiconductor. Although a nitride semiconductor has a rhombohedral structure precisely, it can be approximated in a hexagonal system in this way. In the method of the present invention, sapphire having a C-plane = (0001) plane as a main surface is preferably used, and the first protective film has a stripe shape perpendicular to the sapphire A-plane = (112-0) plane. For example, FIG. 10 is a plan view of a sapphire substrate on the main surface side. In this figure, the sapphire C surface is the main surface, and the orientation flat (orientation flat) surface is the A surface. As shown in this figure, stripes of the first protective film are formed in a direction perpendicular to the A plane and parallel to each other. As shown in FIG. 10, when a nitride semiconductor is selectively grown on the sapphire C surface, the nitride semiconductor tends to grow in a direction parallel to the A plane in the plane and hardly grow in a vertical direction. It is in. Therefore, if a stripe is provided in a direction perpendicular to the A plane, the nitride semiconductor between the stripes is connected and easily grown, and crystal growth as shown in FIGS. Become.
同様に、A面を主面とするサファイア基板を用いた場合についても、例えばオリフラ面をR面=(11−02)面とすると、R面に垂直方向に対して、互いに平行なストライプを形成することにより、ストライプ幅方向に対して窒化物半導体が成長しやすい傾向にあるため、結晶欠陥の少ない窒化物半導体層を成長させることができる。 Similarly, in the case of using a sapphire substrate having the A plane as the main surface, for example, when the orientation flat surface is the R plane = (11-02) plane, stripes parallel to each other are formed in the direction perpendicular to the R plane. By doing so, since the nitride semiconductor tends to grow in the stripe width direction, a nitride semiconductor layer with few crystal defects can be grown.
またスピネル(MgAl2O4)に対しても、窒化物半導体の成長は異方性がああり、窒化物半導体の成長面を(111)面とし、オリフラ面を(110)面とすると、窒化物半導体は(110)面に対して平行方向に成長しやすい傾向があある。従って(110)面に対して垂直は方向にストライプを形成すると窒化物半導体層と隣接する窒化物半導体同士が保護膜の上部でつながって、結晶欠陥の少ない結晶を成長できる。上記説明は第1の保護膜についてであるが、第2の保護膜を形成する場合も同様に、第1の保護膜と平行方向のストライプを第2の窒化物半導体層表面に形成することが望ましい。なおスピネルは四方晶であるため特に図示していない。 Also, spinel (MgAl 2 O 4 ) has anisotropy in the growth of the nitride semiconductor. If the growth surface of the nitride semiconductor is the (111) plane and the orientation flat surface is the (110) plane, the nitride semiconductor is nitrided. A physical semiconductor tends to grow in a direction parallel to the (110) plane. Accordingly, when a stripe is formed in a direction perpendicular to the (110) plane, the nitride semiconductor layer and the adjacent nitride semiconductor are connected to each other at the upper portion of the protective film, so that a crystal with few crystal defects can be grown. The above description is about the first protective film. Similarly, when the second protective film is formed, a stripe parallel to the first protective film may be formed on the surface of the second nitride semiconductor layer. desirable. Spinel is not particularly shown because it is tetragonal.
次に、異種基板の主面からオフアングルした主面を有する異種基板について図15を用いて説明する。図15はこのサファイア基板の断面を拡大して示す模式図である。図15に示すステップ状にオフアングルした基板は、ほぼ水平なテラス部分Aと、段差部分Bとを有している。テラス部分Aの表面凹凸は平均でおよそ0.5オングストローム、最大でおよそ2オングストローム程度に調整され、ほぼ規則正しく形成されている。一方、段差部分の高さはおよそ15オングストローム程度に調整されている。なおオフ角θは誇張して示しているが、成長面の水平面に対して、0.13゜しか傾斜していない。このようなオフ角を有するステップ状部分は、基板全体に渡って連続して形成されていることが望ましいが、特に部分的に形成されていても良い。オフ角θとは、図15に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を指すものとする。ステップ段差は30オングストローム以下、さらに好ましくは25オングストローム以下、最も好ましくは20オングストローム以下にする。下限は2オングストローム以上が望ましい。特に基板にサファイアC面を用いた場合、C面からのオフ角θは1度以内、好ましくは0.8度以下、さらに好ましくは0.6度以下に調整する。なお本実施例ではステップ状のオフ基板を用いたが、特にステップ状でなくても、通常のオフ基板でも良い。適当にオフアングルした異種基板を用いることにより、窒化物半導体と異種基板との原子間距離が接近して、さらに結晶欠陥の少ないGaN基板が得られる。 Next, a heterogeneous substrate having a main surface off-angled from the main surface of the heterogeneous substrate will be described with reference to FIG. FIG. 15 is a schematic view showing an enlarged cross section of the sapphire substrate. The substrate off-angled in a step shape shown in FIG. 15 has a substantially horizontal terrace portion A and a stepped portion B. The surface unevenness of the terrace portion A is adjusted to about 0.5 angstroms on average and about 2 angstroms at maximum, and is formed almost regularly. On the other hand, the height of the step portion is adjusted to about 15 angstroms. Although the off angle θ is exaggerated, it is inclined only 0.13 ° with respect to the horizontal plane of the growth surface. Such a step-like portion having an off angle is desirably formed continuously over the entire substrate, but may be formed partially in particular. As shown in FIG. 15, the off angle θ refers to an angle between a straight line connecting the bottoms of a plurality of steps and a horizontal plane of the uppermost step. The step difference is 30 angstroms or less, more preferably 25 angstroms or less, and most preferably 20 angstroms or less. The lower limit is preferably 2 angstroms or more. In particular, when a sapphire C-plane is used for the substrate, the off-angle θ from the C-plane is adjusted to within 1 degree, preferably 0.8 degrees or less, and more preferably 0.6 degrees or less. In this embodiment, a step-like off-substrate is used, but a normal off-substrate may be used instead of a step-like substrate. By using an appropriately off-angled dissimilar substrate, the interatomic distance between the nitride semiconductor and the dissimilar substrate approaches, and a GaN substrate with fewer crystal defects can be obtained.
尚、本発明において、窒化物半導体を成長させる方法は、特に限定されないがMOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。好ましい成長方法は、MOVPE法であり、結晶をきれいに成長させることができる。しかし、MOVPE法は時間がかかるため、膜厚が厚い場合には時間の短い方法で行うことが好ましい。 In the present invention, a method for growing a nitride semiconductor is not particularly limited, but MOVPE (metal organic vapor phase epitaxy), HVPE (halide vapor phase epitaxy), MBE (molecular beam vapor phase epitaxy), etc. All methods known to grow physical semiconductors can be applied. A preferred growth method is the MOVPE method, which allows crystals to grow neatly. However, since the MOVPE method takes time, when the film thickness is thick, it is preferable to perform the method using a short time.
[窒化物半導体基板の成長に関する実施例1](第1の形態の成長方法)
本実施例はMOVPE(有機金属気相成長法)について示すものであるが、MOVPE法に限るものではなく、例えばHVPE(ハライド気相成長法)、MBE(分子線気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。
[Example 1 regarding growth of nitride semiconductor substrate ] (Growth Method of First Mode)
The present embodiment shows MOVPE (metal organic vapor phase epitaxy), but is not limited to the M OVPE method, for example, HVPE (halide vapor phase epitaxy), MBE (molecular beam vapor phase epitaxy), etc. All known methods for growing nitride semiconductors can be applied.
図1〜6は第1の形態を示す各工程のウェーハの模式断面図である。C面を主面とし、オリフラ面をA面とするサファイア基板1を反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板1上にGaNよりなるバッファ層を200オングストロームの膜厚で成長させる。バッファ層成長後、TMGのみ止めて、温度を1050℃まで上昇させ、1050℃になったら、原料ガスにTMG、アンモニア、シランガスを用い、アンドープGaN層2を5μmの膜厚で成長させる。バッファ層とGaN層2とを積層したウェーハの、そのGaN層2の上にストライプ状のフォトマスクを形成し、CVD装置によりストライプ幅10μm、窓部8μmのSiO2よりなる第1の保護膜11を0.1μmの膜厚で形成する(図1)。なお、第1の保護膜11のストライプ方向はサファイアA面に対して垂直な方向とする。
1 to 6 are schematic cross-sectional views of a wafer in each step showing the first embodiment. A
第1の保護膜11形成後、ウェーハを反応容器に移し、1050℃にて、原料ガスにTMG、アンモニアを用い、アンドープGaNよりなる第1の窒化物半導体層を100μmの膜厚で成長させる(図2、図3)。
After the formation of the first
次に、ウェーハを反応容器から取り出し、第1の窒化物半導体層3の表面をラッピングして鏡面状とし、第1の保護膜11の形成と同様にして、第1の窒化物半導体層3の表面に、ストライプ幅12μm、間隔6μmのSi3N4よりなる第2の保護膜12を0.1μmの膜厚で、結晶欠陥を覆うように形成する(図4)。
Next, the wafer is taken out of the reaction vessel, and the surface of the first
第2の保護膜12形成後、再度ウェーハを反応容器に戻し、原料ガスにTMG、アンモニアを用い、アンドープのGaNよりなる第2の窒化物半導体層4を150μmの膜厚で成長させる。第2の窒化物半導体層4成長後、ウエハを反応容器から取り出し、表面を鏡面研磨した。
After the second
(比較例)
一方、比較のため、C面を主面としA面をオリフラ面とするサファイア基板上に、第1の保護膜11を形成せず、直接200オングストロームのGaNバッファ層を成長させ、その上にSiを1×1018/cm3ドープしたGaNを100μm成長させる。
(Comparative example)
On the other hand, for comparison, a GaN buffer layer of 200 angstroms is directly grown on a sapphire substrate having a C surface as a main surface and an A surface as an orientation flat surface, without forming the first
上記実施例1で得られた第2の窒化物半導体層4と、比較例で得られたGaN層の単位面積当たりの格子欠陥の数を断面TEMにより観察し比較すると、本発明の窒化物半導体は比較例のものと比べて1/200以下に減少していた。
また、第2の保護膜12及び第2の窒化物半導体層4を成長させない状態で、第1の窒化物半導体層3の表面を鏡面研磨して結晶欠陥の数を観測したところ、第1の窒化物半導体層3の結晶欠陥の数は、比較例のGaN層の結晶欠陥の数に対して1/100以下に減少していた。
When the number of lattice defects per unit area of the second
Further, when the surface of the first
[窒化物半導体基板の成長に関する実施例2](第2の形態の成長方法)
2インチφ、C面を主面とし、オリフラ面をA面とするサファイア基板1上にストライプ状のフォトマスクを形成し、CVD装置によりストライプ幅10μm、ストライプ間隔(窓部)6μmのSiO2よりなる第1の保護膜11を0.1μmの膜厚で形成する(図7)。なお、ストライプ方向は図10に示すように、オリフラ面に対して垂直な方向で形成する。
[Example 2 regarding growth of nitride semiconductor substrate ] (Growth Method of Second Embodiment)
A striped photomask is formed on a
保護膜形成後、基板を反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、第1の保護膜11を形成した基板1上にGaNよりなるバッファ層を約200オングストロームの膜厚で成長させる。(図7)
After forming the protective film, the substrate is set in the reaction vessel, the temperature is set to 510 ° C., hydrogen is used as the carrier gas, ammonia and TMG (trimethylgallium) are used as the source gas, and the first
バッファ層成長後、TMGのみ止めて、温度を1050℃まで上昇させる。1050℃になったら、原料ガスにTMG、アンモニア、シランガスを用い、Siを1×1018/cm3ドープしたGaNよりなる第1の窒化物半導体層3を100μmの膜厚で成長させる(図8参照)。
After growing the buffer layer, only TMG is stopped and the temperature is raised to 1050 ° C. When the temperature reaches 1050 ° C., the first
第1の窒化物半導体層3成長後、ウェーハを反応容器から取り出し、第1の窒化物半導体層3の表面をラッピングして鏡面状とし、SiドープGaNよりなる窒化物半導体基板を得る。
After the growth of the first
実施例2で得られたGaN層と、前記実施例1で示した比較例で得られたGaN層の単位面積当たりの格子欠陥の数を断面TEMにより観察、比較すると、本発明の窒化物半導体層は比較例のものと比べて1/10以下に減少していた。 The number of lattice defects per unit area of the GaN layer obtained in Example 2 and the GaN layer obtained in the comparative example shown in Example 1 was observed and compared with a cross-sectional TEM. The layer was reduced to 1/10 or less as compared with the comparative example.
[窒化物半導体基板の成長に関する実施例3]
実施例2で得られた第1の窒化物半導体層3の表面に、ストライプ状のマスクを形成し、CVD装置によりストライプ幅10μm、窓部6μmのSi3N4よりなる第2の保護膜12を0.1μmの膜厚で形成する(図8)。なお、第2の保護膜12の位置は、図8に示すように、結晶欠陥を覆うように結晶欠陥上に、第2の保護膜12の10μmのストライプがくるようにマスク合わせをしていると共に、第1の保護膜11と平行なストライプを形成している。
第2の保護膜12形成後、再度ウェーハを反応容器に戻し、原料ガスにTMG、アンモニア、シランガスを用い、Siを1×1018/cm3ドープしたGaNよりなる第2の窒化物半導体層4を150μmの膜厚で成長させる(図8)。第2の窒化物半導体層4成長後、ウェーハを反応容器から取り出し、実施例2と同様にして、表面を鏡面研磨して、単位面積あたりの格子欠陥の数を、前記比較例のGaN層と比較したところ、本発明のものは1/100以下に減少していた。
[Example 3 regarding growth of nitride semiconductor substrate ]
A striped mask is formed on the surface of the first
After the second
[窒化物半導体基板の成長に関する実施例4]
実施例2において、基板1にA面を主面とし、オリフラ面をR面とするサファイアを用いる。このサファイア基板1の上に実施例2と同一の第1の保護膜11を形成する。なお、第1の保護膜11の形状はR面に対して垂直なストライプとする。後は実施例2と同様にしてSiドープGaNよりなる第1の窒化物半導体層3を100μmの膜厚で成長させたところ、実施例2とほぼ同等の結晶欠陥を有する窒化物半導体層が成長できた。
[Example 4 regarding growth of nitride semiconductor substrate ]
In Example 2, sapphire having an A plane as a main surface and an orientation flat surface as an R plane is used for the
[窒化物半導体基板の成長に関する実施例5]
実施例5はHVPE法により第1の窒化物半導体層3を成長させる。まず、(111)面を主面とし、オリフラ面を(110)面とする、1インチφのスピネルよりなる基板1を用意する。このスピネル基板1の表面に実施例2と同様にして、フォトマスクを形成し、SiO2よりなる第1の保護膜11を、オリフラ面に対して垂直なストライプ形状で形成する。なおストライプ幅は12μm、ストライプ間隔は6μmとする。
[Example 5 regarding growth of nitride semiconductor substrate ]
In Example 5, the first
HVPE装置では、石英よりなる反応容器管の内部にGaメタルを入れた石英ボートを設置する。さらに石英ボートから離れた位置に、斜めに傾けた前述の基板1を設置する。なお、反応容器内のGaメタルに接近した位置にはハロゲンガス供給管が設けられ、ハロゲンガス供給管とは別に、基板に接近した位置にはN源供給管が設けられている。
In the HVPE apparatus, a quartz boat containing Ga metal is installed inside a reaction vessel tube made of quartz. Further, the above-described
ハロゲンガス管より窒素キャリアガスと主に、HClガスを導入する。この際Gaメタルのボートは900℃に加熱し、スピネル基板側は1050℃に加熱してある。そして、HClガスとGaを反応させてGaCl3を生成させ、スピネル基板側に接近したN源供給管からはアンモニアガスを同じく窒素キャリアガスと主に供給し、さらに、ハロゲンガスと共にシランガスを供給し、成長速度50μm/hrで3時間成長を行い、厚さ150μmのSiを1×1018/cm3ドープしたGaNを成長させる。 Nitrogen carrier gas and mainly HCl gas are introduced from the halogen gas pipe. At this time, the Ga metal boat is heated to 900 ° C., and the spinel substrate side is heated to 1050 ° C. Then, HCl gas and Ga are reacted to generate GaCl3, and from the N source supply pipe close to the spinel substrate side, ammonia gas is supplied mainly with nitrogen carrier gas, and further, silane gas is supplied together with halogen gas, Growth is carried out for 3 hours at a growth rate of 50 μm / hr to grow GaN doped with 1 × 10 18 / cm 3 of Si having a thickness of 150 μm.
成長後、ウェーハを反応容器から取り出し、GaN層をラッピングして表面の凹凸を除去し、格子欠陥を測定したところ、実施例2のものとほぼ同等の窒化物半導体層が得られた。 After the growth, the wafer was taken out of the reaction vessel, the GaN layer was lapped to remove the surface irregularities, and the lattice defects were measured. As a result, a nitride semiconductor layer substantially equivalent to that of Example 2 was obtained.
[窒化物半導体基板の成長に関する実施例6]
実施例2において、サファイア基板1上にストライプ幅10μm、ストライプ間隔(窓部)5μmのSiO2よりなる保護膜11を1μmの膜厚で形成する他は同様にして、Siを1×1018/cm3ドープしたGaNよりなる第1の窒化物半導体層3を100μmの膜厚で成長させる。第1の窒化物半導体層3成長後、ウェーハを反応容器から取り出し、第1の窒化物半導体層3の表面をラッピングして鏡面状とし、SiドープGaNよりなる窒化物半導体基板を得る。
[Example 6 regarding growth of nitride semiconductor substrate ]
In Example 2, the stripe width 10μm on a
実施例6で得られたGaN層と、前記実施例1で示した比較例で得られたGaN層のウエハ上に10×15μmの範囲を任意に9箇所選び、単位面積あたりの結晶欠陥の数を断面TEMにより観察し、結晶欠陥の数を測定した。なお、結晶欠陥の測定方法は、まず上記GaN基板をドライエッチングにより約1μmエッチングし、その後断面TEMにより観察を行い結晶欠陥を数える。
その結果、本発明は、結晶欠陥の数が約1.3×106個/cm2であり、前記比較例は約2.4×107個/cm2であり、本発明のものは比較例に比べ1/10以下に減少していた。また、実施例2と比較すると結晶欠陥の数がさらに減少した。
On the wafer of the GaN layer obtained in Example 6 and the GaN layer obtained in the comparative example shown in Example 1 above, a range of 10 × 15 μm is arbitrarily selected at nine locations, and the number of crystal defects per unit area Was observed with a cross-sectional TEM, and the number of crystal defects was measured. The crystal defect is measured by first etching the GaN substrate by about 1 μm by dry etching, and then observing the cross-sectional TEM to count the crystal defects.
As a result, in the present invention, the number of crystal defects is about 1.3 × 10 6 pieces / cm 2 , the comparative example is about 2.4 × 10 7 pieces / cm 2 , Compared to the example, it was reduced to 1/10 or less. In addition, the number of crystal defects was further reduced as compared with Example 2.
[窒化物半導体基板の成長に関する実施例7]
実施例1において、アンドープGaN層2上にストライプ幅10μm、窓部3μmのSiO2よりなる保護膜11を1μmの膜厚で形成する他は同様にして第1の窒化物半導体層3を100μmの膜厚で成長させる。第1の窒化物半導体層3成長後、ウェーハを反応容器から取り出し、第1の窒化物半導体層3の裏面をラッピングしてサファイア基板を除去して鏡面状とし、SiドープGaNよりなる窒化物半導体基板を得る。
実施例6と同様に単位面積当たりの結晶欠陥の数を測定したところ、実施例6よりすくなく1×103個/cm2であり、結晶欠陥のほとんどない非常に良好な結晶性を有する素子基板となる窒化物半導体基板を得ることができた。
また、本実施例7は、実施例1の第1の窒化物半導体層3と比較しても、結晶欠陥の数がさらに減少していた。
[Example 7 regarding growth of nitride semiconductor substrate ]
In the first embodiment, the first
The number of crystal defects per unit area was measured in the same manner as in Example 6. As a result, the number of crystal defects was 1 × 10 3 / cm 2 compared to Example 6, and the element substrate had very good crystallinity with almost no crystal defects. As a result, a nitride semiconductor substrate was obtained.
In addition, the number of crystal defects in Example 7 was further reduced as compared with the first
[窒化物半導体基板の成長に関する実施例8]
実施例6において、基板1にA面を主面とし、オリフラ面をR面とするサファイアを用いる他は同様にして、サファイア基板1の上に第1の保護膜11を形成し、続いて、SiドープGaNよりなる第1の窒化物半導体層3を100μmの膜厚で成長させる。なお、第1の保護膜11の形状はR面に対して垂直なストライプとする。この結果、実施例6とほぼ同等の結晶欠陥の非常に少ない窒化物半導体層が成長できた。
[Embodiment 8 regarding growth of nitride semiconductor substrate ]
In Example 6, the first
[窒化物半導体基板の成長に関する実施例9]
実施例5において、SiO2よりなる第1の保護膜11を、ストライプ幅を10μm、窓部を3μm、厚みを1μmとして形成する他は同様にして、厚さ150μmのSiを1×1018/cm3ドープしたGaNを成長させる。成長後、ウェーハを反応容器から取り出し、スピネル基板をラッピングして除去し、結晶欠陥の数を測定したところ、実施例5のものとほぼ同等あるいはそれ以上の結晶欠陥の非常に少ない窒化物半導体層が得られた。
[Example 9 regarding growth of nitride semiconductor substrate ]
In Example 5, the first
[実施例10:参考例]
図11は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図である。以下、図11を元に実施例10について説明する。
[Example 10: Reference example ]
FIG. 11 is a schematic cross-sectional view showing the structure of one LED element using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate. Hereinafter, Example 10 is demonstrated based on FIG.
実施例2で得られたウエハのサファイア基板1、バッファ層、第1の保護膜11、一部の第1の窒化物半導体層3を研磨、除去し、第1の窒化物半導体層3の表面を露出させ第1の窒化物半導体層3のみにする。第1の窒化物半導体層3(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、1050℃でこの第1の窒化物半導体層3の異種基板1等を除去して露出した面とは反対の面上に、Siを1×1018/cm3ドープしたGaNよりなる第2のバッファ層31を成長させる。この第2のバッファ層31は通常900℃以上の高温で成長させる窒化物半導体単結晶層であり、先の基板との格子不整合を緩和するための低温で成長させるバッファ層2とは区別される。
The surface of the first
さらに、第2のバッファ層31の上に膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層32、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層33、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層34を順に成長させる。
Further, an
素子構造となる第2のバッファ層31〜p側コンタクト層34成長後、ウェーハを反応容器から取出し、窒素雰囲気中で600℃アニーリングして、p側クラッド層33、p側コンタクト層34を低抵抗にする。その後、p側コンタクト層34側からエッチングを行い、第1の窒化物半導体層3の表面を露出させる。このように、活性層から下の窒化物半導体層をエッチングにより露出させ、チップ切断時の「切りしろ」を設けることにより、切断時にp−n接合面に衝撃を与えにくくなるため、歩留も向上し、信頼性の高い素子が得られる。
After the growth of the
エッチング後、p側コンタクト層34の表面のほぼ全面にNi/Auよりなる透光性のp電極35を200オングストロームの膜厚で形成し、そのp電極35の上に、ボンディング用のパッド電極36を0.5μmの膜厚で形成する。p電極形成後のチップの平面図(パッド電極36側から見た図)を図12に示す。
After the etching, a light-transmitting p-
p側の電極形成後、サファイア基板1等を除去して露出した第1の窒化物半導体層3層の表面全面に、n電極37を0.5μmの膜厚で形成する。
After forming the p-side electrode, an n-
その後、n電極側からスクライブし、第1の窒化物半導体層3のM面(101−0)と、そのM面に垂直な面で劈開し、300μm角のLEDチップを得る。このLEDは20mAにおいて、520nmの緑色発光を示し、出力は従来のサファイア基板上に窒化物半導体素子構造を成長されたものに比較して2倍以上、静電耐圧も2倍以上と、非常に優れた特性を示した。
Thereafter, scribing is performed from the n-electrode side, and cleavage is performed at the M plane (101-0) of the first
[実施例11:本件実施例]
図13は本発明の一レーザ素子の構造を示す模式断面図である。以下、図13を元に実施例11について説明する。
[Example 11: Example of the present case ]
FIG. 13 is a schematic cross-sectional view showing the structure of one laser device of the present invention. Hereinafter, Example 11 is demonstrated based on FIG.
実施例3で得られたウエハのサファイア基板1、バッファ層、第1の保護膜11、第1の窒化物半導体層3、第2の保護膜12、第2の窒化物半導体層4の一部を研磨除去し、第2の窒化物半導体層4(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、1050℃でこの第2の窒化物半導体層のサファイア基板1等を除去して露出した面とは反対の面上に、Siを1×1018/cm3ドープしたGaNよりなる第3のバッファ層41を成長させる。第3のバッファ層41は実施例10と同じく、900℃以上の高温で成長させる窒化物半導体単結晶層であり、従来より成長される基板と窒化物半導体との格子不整合を緩和するための低温で成長させるバッファ層とは区別される。レーザ素子を作製する場合、この第3のバッファ層41は膜厚100オングストローム以下、さらに好ましくは70オングストローム以下、最も好ましくは50オングストローム以下の互いに組成が異なる窒化物半導体を積層してなる歪超格子層とすることが好ましい。歪超格子層とすると、単一窒化物半導体層の結晶性が良くなるため、高出力なレーザ素子が実現できる。またLED素子のクラッド層に歪超格子層を適用しても良い。
Part of the
(クラック防止層42)
次にSiを5×1018/cm3ドープしたIn0.1Ga0.9Nよりなるクラック防止層42を500オングストロームの膜厚で成長させる。このクラック防止層42はInを含むn型の窒化物半導体、好ましくはInGaNで成長させることにより、Alを含む窒化物半導体層中にクラックが入るのを防止することができる。クラック防止層は100オングストローム以上、0.5μm以下の膜厚で成長させることが好ましい。100オングストロームよりも薄いと前記のようにクラック防止として作用しにくく、0.5μmよりも厚いと、結晶自体が黒変する傾向にある。なお、このクラック防止層42は省略することもできる。
(Crack prevention layer 42)
Next, a crack preventing layer 42 made of In 0.1 Ga 0.9 N doped with 5 × 10 18 / cm 3 of Si is grown to a thickness of 500 Å. The crack prevention layer 42 can be prevented from being cracked in the nitride semiconductor layer containing Al by growing it with an n-type nitride semiconductor containing In, preferably InGaN. The crack prevention layer is preferably grown with a film thickness of 100 Å or more and 0.5 μm or less. If it is thinner than 100 angstroms, it is difficult to act as a crack prevention as described above, and if it is thicker than 0.5 μm, the crystal itself tends to turn black. The crack prevention layer 42 can be omitted.
(n側クラッド層43)
次に、Siを5×1018/cm3ドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。n側クラッド層43はキャリア閉じ込め層、及び光閉じ込め層として作用し、Alを含む窒化物半導体、好ましくはAlGaNを含む超格子層とすることが望ましく、超格子層全体の膜厚を100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。超格子層にするとクラックのない結晶性の良いキャリア閉じ込め層が形成できる。
(N-side cladding layer 43)
Next, a first layer made of n-type Al 0.2 Ga 0.8 N doped with Si 5 × 10 18 / cm 3 , 20 angstroms, and a second layer made of undoped GaN, alternating with 20 angstroms A superlattice structure having a total film thickness of 0.4 μm is formed by laminating 100 layers. The n-side cladding layer 43 functions as a carrier confinement layer and an optical confinement layer, and is desirably a nitride semiconductor containing Al, preferably a superlattice layer containing AlGaN, and the total thickness of the superlattice layer is 100 angstroms or more. It is desirable to grow at 2 μm or less, more preferably 500 Å or more and 1 μm or less. When the superlattice layer is used, a carrier confinement layer having good crystallinity without cracks can be formed.
(n側光ガイド層44)
続いて、Siを5×1018/cm3ドープしたn型GaNよりなるn型光ガイド層44を0.1μmの膜厚で成長させる。このn側光ガイド層44は、活性層の光ガイド層として作用し、GaN、InGaNを成長させることが望ましく、通常100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることが望ましい。このn側光ガイド層44は通常はSi、Ge等のn型不純物をドープしてn型の導電型とするが、特にアンドープにすることもできる。超格子とする場合には第1の層及び第2の層の少なくとも一方にn型不純物をドープしてもよいし、またアンドープでも良い。
(N-side light guide layer 44)
Subsequently, an n-type light guide layer 44 made of n-type GaN doped with Si at 5 × 10 18 / cm 3 is grown to a thickness of 0.1 μm. The n-side light guide layer 44 acts as a light guide layer of the active layer, and it is desirable to grow GaN and InGaN. Usually, the n-side light guide layer 44 is grown to a thickness of 100 Å to 5 μm, more preferably 200 Å to 1 μm. desirable. The n-side light guide layer 44 is usually doped with an n-type impurity such as Si or Ge so as to have an n-type conductivity type, but can be particularly undoped. In the case of a superlattice, at least one of the first layer and the second layer may be doped with an n-type impurity or may be undoped.
(活性層45)
次に、アンドープのIn0.2Ga0.8Nよりなる井戸層、25オングストロームと、アンドープIn0.01Ga0.95Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層45を成長させる。また、井戸層及び/または障壁層にSiをドープしてもよく、Siをドープするとしきい値が低下し好ましい。
(Active layer 45)
Next, a well layer made of undoped In 0.2 Ga 0.8 N, 25 Å, a barrier layer made of undoped In 0.01 Ga 0.95 N, and a multi-quantum well structure having a total thickness of 175 Å formed by alternately stacking 50 Å The active layer 45 of MQW) is grown. The well layer and / or the barrier layer may be doped with Si. Doping with Si is preferable because the threshold value is lowered.
(p側キャップ層46)
次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層45よりも大きい、Mgを1×1020/cm3ドープしたp型Al0.3Ga0.9Nよりなるp側キャップ層46を300オングストロームの膜厚で成長させる。このp側キャップ層46はp型としたが、膜厚が薄いため、n型不純物をドープしてキャリアが補償されたi型、若しくはアンドープとしても良く、最も好ましくはp型不純物をドープした層とする。p側キャップ層17の膜厚は0.1μm以下、さらに好ましくは500オングストローム以下、最も好ましくは300オングストローム以下に調整する。0.1μmより厚い膜厚で成長させると、p型キャップ層46中にクラックが入りやすくなり、結晶性の良い窒化物半導体層が成長しにくいからである。Alの組成比が大きいAlGaN程薄く形成するとLD素子は発振しやすくなる。例えば、Y値が0.2以上のAlYGa1-YNであれば500オングストローム以下に調整することが望ましい。p側キャップ層46の膜厚の下限は特に限定しないが、10オングストローム以上の膜厚で形成することが望ましい。
(P-side cap layer 46)
Next, the p-side cap layer 46 made of p-type Al 0.3 Ga 0.9 N doped with 1 × 10 20 / cm 3 of Mg and having a band gap energy larger than that of the p-side light guide layer 47 and larger than that of the active layer 45. Is grown to a film thickness of 300 Å. The p-side cap layer 46 is p-type, but since it is thin, it may be i-type in which carriers are compensated by doping n-type impurities, or undoped, and most preferably a layer doped with p-type impurities. And The film thickness of the p-side cap layer 17 is adjusted to 0.1 μm or less, more preferably 500 angstroms or less, and most preferably 300 angstroms or less. This is because if the film is grown to a thickness greater than 0.1 μm, cracks are likely to occur in the p-type cap layer 46, and a nitride semiconductor layer with good crystallinity is difficult to grow. When the AlGaN having a larger Al composition ratio is formed thinner, the LD element tends to oscillate. For example, if the Y value is Al Y Ga 1-Y N of 0.2 or more, it is desirable to adjust it to 500 angstroms or less. Although the lower limit of the film thickness of the p-side cap layer 46 is not particularly limited, it is desirable to form the p-side cap layer 46 with a film thickness of 10 angstroms or more.
(p側光ガイド層47)
次に、バンドギャップエネルギーがp側キャップ層46より小さい、Mgを1×1020/cm3ドープしたp型GaNよりなるp側光ガイド層47を0.1μmの膜厚で成長させる。この層は、活性層の光ガイド層として作用し、n側光ガイド層44と同じくGaN、InGaNで成長させることが望ましい。また、この層はp側クラッド層48を成長させる際のバッファ層としても作用し、100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることにより、好ましい光ガイド層として作用する。このp側光ガイド層は通常はMg等のp型不純物をドープしてp型の導電型とするが、特に不純物をドープしなくても良い。なお、このp型光ガイド層を超格子層とすることもできる。超格子層とする場合には第1の層及び第2の層の少なくとも一方にp型不純物をドープしてもよいし、またアンドープでも良い。
(P-side light guide layer 47)
Next, a p-side light guide layer 47 made of p-type GaN doped with Mg at 1 × 10 20 / cm 3 and having a band gap energy smaller than that of the p-side cap layer 46 is grown to a thickness of 0.1 μm. This layer acts as a light guide layer of the active layer, and is preferably grown of GaN and InGaN as with the n-side light guide layer 44. This layer also functions as a buffer layer when the p-side cladding layer 48 is grown, and functions as a preferable light guide layer by growing it at a film thickness of 100 angstroms to 5 μm, more preferably 200 angstroms to 1 μm. . This p-side light guide layer is usually doped with a p-type impurity such as Mg to have a p-type conductivity, but it is not particularly necessary to dope the impurity. The p-type light guide layer can be a superlattice layer. In the case of a superlattice layer, at least one of the first layer and the second layer may be doped with a p-type impurity or may be undoped.
(p側クラッド層48)
次に、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、Mgを1×1020/cm3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μmの超格子層よりなるp側クラッド層48を形成する。この層はn側クラッド層43と同じくキャリア閉じ込め層として作用し、超格子構造とすることによりp型層側の抵抗率を低下させるための層として作用する。このp側クラッド層48の膜厚も特に限定しないが、100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。なお本実施例では超格子層をn側クラッド層側にも設けたが、n側クラッド層側よりもp側層側に超格子層を設けた方が、p層の抵抗値が減少する傾向にあるため、Vfを低下させる上で好ましい。
(P-side cladding layer 48)
Next, a first layer made of p-type Al 0.2 Ga 0.8 N doped with
量子構造の井戸層を有する活性層45を有するダブルへテロ構造の窒化物半導体素子の場合、活性層45に接して、活性層45よりもバンドギャップエネルギーが大きい膜厚0.1μm以下のAlを含む窒化物半導体よりなるキャップ層46を設け、そのキャップ層46よりも活性層から離れた位置に、キャップ層46よりもバッドギャップエネルギーが小さいp側光ガイド層47を設け、そのp側光ガイド層47よりも活性層から離れた位置に、p側光ガイド層47よりもバンドギャップが大きいAlを含む窒化物半導体を含む超格子層よりなるp側クラッド層48を設けることは非常に好ましい。しかもp側キャップ層46のバンドギャップエネルギーが大きくしてある、n層から注入された電子がこのキャップ層46で阻止されるため、電子が活性層をオーバーフローしないために、素子のリーク電流が少なくなる。 In the case of a nitride semiconductor element having a double hetero structure having an active layer 45 having a quantum well layer, Al having a film thickness of 0.1 μm or less having a band gap energy larger than that of the active layer 45 is in contact with the active layer 45. A cap layer 46 made of a nitride semiconductor is provided, and a p-side light guide layer 47 having a bad gap energy smaller than that of the cap layer 46 is provided at a position farther from the active layer than the cap layer 46. The p-side light guide It is very preferable to provide a p-side cladding layer 48 made of a superlattice layer containing a nitride semiconductor containing Al having a band gap larger than that of the p-side light guide layer 47 at a position farther from the active layer than the layer 47. In addition, since the electrons injected from the n layer, which has a large band gap energy of the p-side cap layer 46, are blocked by the cap layer 46, the electrons do not overflow the active layer, so that the leakage current of the element is small. Become.
(p側コンタクト層49)
最後に、Mgを2×1020/cm3ドープしたp型GaNよりなるp側コンタクト層49を150オングストロームの膜厚で成長させる。p側コンタクト層は500オングストローム以下、さらに好ましくは400オングストローム以下、20オングストローム以上に膜厚を調整する。
(P-side contact layer 49)
Finally, a p-side contact layer 49 made of p-type GaN doped with 2 × 10 20 / cm 3 of Mg is grown to a thickness of 150 Å. The thickness of the p-side contact layer is adjusted to 500 angstroms or less, more preferably 400 angstroms or less, and 20 angstroms or more.
反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p型層をさらに低抵抗化する。アニーリング後、ウェーハを反応容器から取り出し、図13に示すように、RIE装置により最上層のp型コンタクト層20と、p型クラッド層19とをエッチングして、4μmのストライプ幅を有するリッジ形状とし、リッジ表面の全面にNi/Auよりなるp電極51を形成する。次に、図13に示すようにp電極51を除くp側クラッド層48、コンタクト層49の表面にSiO2よりなる絶縁膜50を形成し、この絶縁膜50を介してp電極51と電気的に接続したpパッド電極52を形成する。
After the completion of the reaction, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer. After annealing, the wafer is taken out of the reaction vessel, and as shown in FIG. 13, the uppermost p-type contact layer 20 and p-type cladding layer 19 are etched by an RIE apparatus to form a ridge shape having a stripe width of 4 μm. Then, a p-
p側電極形成後、ウェーハのサファイア基板1等を研磨、除去し露出された素子構造を有していない第2の窒化物半導体層4の表面全面に、Ti/Alよりなるn電極53を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/Snよりなる薄膜を形成する。
After the formation of the p-side electrode, the n-electrode 53 made of Ti / Al is formed on the entire surface of the second
その後、n電極側53からスクライブし、第2の窒化物半導体層4のM面(11−00、図9の六角柱の側面に相当する面)で第2の窒化物半導体層4を劈開し、共振面を作製する。共振面にSiO2とTiO2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断してレーザチップとした。次にチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電極52をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度2.0kA/cm2、閾値電圧4.0Vで、発振波長405nmの連続発振が確認され、1000時間以上の寿命を示した。
Thereafter, scribing is performed from the n-electrode side 53, and the second
[実施例12:参考例]
図14は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図であり、第2の窒化物半導体層4よりなる基板より上の素子構造としては、実施例10のLED素子と同様の構造を有する。
また、実施例12のLED素子の窒化物半導体基板としては、実施例3においてSiをドープしたGaNよりなる第1の窒化物半導体層3の膜厚を25μm、第2の窒化物半導体層4をアンドープのGaNとしての膜厚を25μmとした他は同様にして形成されたものを用いる。
このようにして得られたアンドープGaNよりなる第2の窒化物半導体層4の上に、Siを1×1018/cm3ドープしたGaNよりなる第2のバッファ層31、膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層32、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層33、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層34が順に積層された構造を有しており、p側コンタクト層34のほぼ全面には透光性のp電極35と、そのp電極35の上に、ボンディング用のパッド電極36が形成されている。
なお、基板1、バッファ層2、第1の窒化物半導体層3、第1の保護膜11、第2の保護膜12の全て、及び第2の窒化物半導体層4の一部は実施例10と同様にして除去して、本実施例のように同一面側にn電極とp電極とを設けた構造とすることもできる。
[Example 12: Reference example ]
FIG. 14 is a schematic cross-sectional view showing the structure of one LED device using the nitride semiconductor layer obtained by the growth method of the present invention as a substrate, and as an element structure above the substrate made of the second
As the nitride semiconductor substrate of the LED element of Example 12, the film thickness of the first
On the second
Note that all of the
この素子が実施例10の素子と異なる点は、実施例10で窒化物半導体基板として用いられる第1の窒化物半導体層3よりも結晶性の良い第2の窒化物半導体層4の上に素子構造が形成されており、さらに同一面側にp電極35と負電極37とを設けていることである。
アンドープのGaNよりなる第2の窒化物半導体層4の上に、n型不純物をドープした窒化物半導体層(第2のバッファ層31)を積層した構造の窒化物半導体素子においてn型層側にn電極を設ける場合、n型不純物をドープした窒化物半導体層の方にn電極を設ける方が、Vfが低く、発光効率の高いLED素子が得られやすい傾向にある。なお、このLED素子は実施例10のLED素子に比較して、出力は約1.5倍、静電耐圧も約1.5倍に向上した。
This element is different from the element of Example 10 in that the element is formed on the second
In the nitride semiconductor device having a structure in which a nitride semiconductor layer doped with an n-type impurity (second buffer layer 31) is stacked on the second
[実施例13:参考例]
実施例1と同様に、サファイアC面を主面として、オリフラ面をA面とするサファイア基板上にGaNよりなるバッファ層を200オングストロームと、アンドープGaN層2を4μm成長させたウェーハを用意し、CVD装置を用いて、このアンドープGaN層2の上にストライプ幅20μm、窓部5μmのSiO2よりなる第1の保護膜を0.1μmの膜厚で形成してなるウェーハを、MOVPE装置に移送し、アンドープGaN層2及び第1の保護膜の上に、Siを1×1019/cm3ドープしたGaNよりなる第1の窒化物半導体層を15μmの膜厚で成長させ、素子構造を成長させるための窒化物半導体基板を形成する。
[Example 13: Reference example ]
As in Example 1, a wafer was prepared by growing a buffer layer made of GaN on a sapphire substrate having a sapphire C surface as a main surface and an orientation flat surface as an A surface, and an
後は実施例12と同様にして、第1の窒化物半導体層の上に、Siを1×1018/cm3ドープしたGaNよりなる第2のバッファ層、膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層を順に積層する。そしてp層側からエッチングを行い不純物濃度の大きい第1の窒化物半導体層3の表面を露出させてn電極を形成し、一方p側コンタクト層のほぼ全面には透光性のp電極と、そのp電極の上に、ボンディング用のパッド電極を形成し、図14に示すような同一面側からn電極とp電極とを設けた構造とする。最後にサファイア基板の厚さを50μm程度まで研磨して薄くした後、研磨面側をスクライブして350μm角の素子とする。このLED素子は、第1の保護膜がGaN層上に形成され、更に第1の保護膜の窓部を5μmとして第1の窒化物半導体層が形成されており、異種基板上に第1の保護膜を形成して窓部を6μmとして第1の窒化物半導体層を形成して行った実施例10のLED素子に比べ、より良好な特性を示した。
Thereafter, in the same manner as in Example 12, a second buffer layer made of GaN doped with Si at 1 × 10 18 / cm 3 on the first nitride semiconductor layer, a film thickness of 20 Å, a single quantum well An active layer made of In 0.4 Ga 0.6 N, a p-side cladding layer made of Mg-doped Al 0.2 Ga 0.8 N with a thickness of 0.3 μm, and a p-side contact layer made of Mg-doped GaN with a thickness of 0.5 μm are sequentially stacked. To do. Etching is performed from the p-layer side to expose the surface of the first
[実施例14:参考例]
C面からのオフアングル角θ=0.13゜、ステップ段差およそ15オングストローム、テラス幅Wおよそ56オングストロームのステップを有し、オリフラ面をA面とする2インチφのサファイア基板を用意する。図15はこのサファイア基板の断面を拡大して示す模式図である。図15に示すステップ状にオフアングルした基板は、ほぼ水平なテラス部分Aと、段差部分Bとを有している。テラス部分Aの表面凹凸は平均でおよそ0.5オングストローム、最大でおよそ2オングストローム程度に調整され、ほぼ規則正しく形成されている。一方、段差部分の高さはおよそ15オングストローム程度に調整されている。なおオフ角θは誇張して示しているが、成長面の水平面に対して、0.13゜しか傾斜していない。このようなオフ角を有するステップ状部分は、基板全体に渡って連続して形成されていることが望ましいが、特に部分的に形成されていても良い。オフ角θとは、図15に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を指すものとする。ステップ段差は30オングストローム以下、さらに好ましくは25オングストローム以下、最も好ましくは20オングストローム以下にする。下限は2オングストローム以上が望ましい。特に基板にサファイアC面を用いた場合、C面からのオフ角θは1度以内、好ましくは0.8度以下、さらに好ましくは0.6度以下に調整する。なお本実施例ではステップ状のオフ基板を用いたが、特にステップ状でなくても、通常のオフ基板でも良い。適当にオフアングルした異種基板を用いることにより、窒化物半導体と異種基板との原子間距離が接近し、ステップ成長が可能となり、より一層結晶欠陥の少ないGaN基板が得られる。
[Example 14: Reference example ]
A 2-inch φ sapphire substrate having an off-angle angle θ = 0.13 ° from the C-plane, a step of about 15 Å, a terrace width W of about 56 Å, and an orientation flat surface as the A-plane is prepared. FIG. 15 is a schematic view showing an enlarged cross section of the sapphire substrate. The substrate off-angled in a step shape shown in FIG. 15 has a substantially horizontal terrace portion A and a stepped portion B. The surface unevenness of the terrace portion A is adjusted to about 0.5 angstroms on average and about 2 angstroms at maximum, and is formed almost regularly. On the other hand, the height of the step portion is adjusted to about 15 angstroms. Although the off angle θ is exaggerated, it is inclined only 0.13 ° with respect to the horizontal plane of the growth surface. Such a step-like portion having an off angle is desirably formed continuously over the entire substrate, but may be formed partially in particular. As shown in FIG. 15, the off angle θ refers to an angle between a straight line connecting the bottoms of a plurality of steps and a horizontal plane of the uppermost step. The step difference is 30 angstroms or less, more preferably 25 angstroms or less, and most preferably 20 angstroms or less. The lower limit is preferably 2 angstroms or more. In particular, when a sapphire C-plane is used for the substrate, the off-angle θ from the C-plane is adjusted to within 1 degree, preferably 0.8 degrees or less, and more preferably 0.6 degrees or less. In this embodiment, a step-like off-substrate is used, but a normal off-substrate may be used instead of a step-like substrate. By using an appropriately off-angled heterogeneous substrate, the interatomic distance between the nitride semiconductor and the heterogeneous substrate becomes close, step growth is possible, and a GaN substrate with fewer crystal defects can be obtained.
前記サファイア基板のオフアングル面に実施例13と同様に、GaNよりなるバッファ層を200オングストロームと、アンドープGaN層を4μm成長させた後、CVD装置を用いて、このアンドープGaN層の上にストライプ幅25μm、窓部5μmのSiO2よりなる第1の保護膜を0.1μmの膜厚で形成する。同様に第1の保護膜のストライプ方向はA面に対して垂直とする。
As in Example 13, a GaN buffer layer was grown to 200 Å and an undoped GaN layer was grown to 4 μm on the off-angle surface of the sapphire substrate, and then a stripe width was formed on the undoped GaN layer using a CVD apparatus. A first protective film made of
次に、このウェーハをMOVPE装置に移送し、アンドープGaN層及び第1の保護膜の上に、Siを1×1019/cm3ドープしたGaNよりなる第1の窒化物半導体層を10μmの膜厚で成長させ、その第1の窒化物半導体層の上に、Siを1×1018/cm3ドープしたGaNよりなる第2のバッファ層、膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層を順に積層する。後は実施例13と同様にして、エッチングにより第1の窒化物半導体層の表面を露出させて、図14に示すような同一面側からn電極とp電極とを設けた構造とする。そして、サファイア基板の厚さを50μm程度まで研磨して薄くした後、350μm角の素子とする。このLED素子は実施例13のLED素子と比較して、出力でおよそ5%向上した。 Next, this wafer is transferred to a MOVPE apparatus, and a first nitride semiconductor layer made of GaN doped with Si at 1 × 10 19 / cm 3 is formed on the undoped GaN layer and the first protective film with a thickness of 10 μm. A second buffer layer made of GaN doped with Si at 1 × 10 18 / cm 3 , having a thickness of 20 Å, and having a single quantum well structure, In 0.4 is grown on the first nitride semiconductor layer. An active layer made of Ga 0.6 N, a p-side cladding layer made of Mg-doped Al 0.2 Ga 0.8 N with a thickness of 0.3 μm, and a p-side contact layer made of Mg-doped GaN with a thickness of 0.5 μm are laminated in this order. Thereafter, in the same manner as in Example 13, the surface of the first nitride semiconductor layer is exposed by etching, and an n electrode and a p electrode are provided from the same side as shown in FIG. Then, after the thickness of the sapphire substrate is polished down to about 50 μm and thinned, a 350 μm square element is obtained. This LED element was improved by about 5% in output compared with the LED element of Example 13.
[実施例15:参考例]
実施例13において、Siを1×1019/cm3ドープしたGaNよりなる第1の窒化物半導体層10μm成長後、ウェーハを反応容器から取り出し、その第1の保護膜の窓部に相当する位置に、ストライプ幅15μmの第2の保護膜を0.1μmの厚さで形成する。そして再度ウェーハをMOVPE装置に移送し、第1の窒化物半導体層と、第2の保護膜の上に、Siを1×1019/cm3ドープしたGaNよりなる第2の窒化物半導体層を15μmの膜厚で成長させる。
[Example 15: Reference example ]
In Example 13, after growing the first nitride semiconductor layer 10 μm of GaN doped with Si at 1 × 10 19 / cm 3 , the wafer is taken out of the reaction vessel, and the position corresponding to the window portion of the first protective film Then, a second protective film having a stripe width of 15 μm is formed to a thickness of 0.1 μm. Then, the wafer is transferred again to the MOVPE apparatus, and a second nitride semiconductor layer made of GaN doped with Si at 1 × 10 19 / cm 3 is formed on the first nitride semiconductor layer and the second protective film. Growing with a film thickness of 15 μm.
後は実施例13と同様にして、第2の窒化物半導体層の上に、Siを1×1018/cm3ドープしたGaNよりなる第2のバッファ層、膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層を順に積層し、第2の窒化物半導体層の表面を露出させてn電極を形成し、p側コンタクト層のほぼ全面には透光性のp電極、パッド電極を形成し、同一面側からn電極とp電極とを設けた構造とする。最後にサファイア基板の厚さを50μm程度まで研磨して薄くした後、研磨面側をスクライブして350μm角の素子とする。このLED素子は実施例12のLED素子より良好の特性を示した。 Thereafter, in the same manner as in Example 13, on the second nitride semiconductor layer, a second buffer layer made of GaN doped with Si at 1 × 10 18 / cm 3 , a film thickness of 20 Å, a single quantum well An active layer made of In 0.4 Ga 0.6 N, a p-side cladding layer made of Mg-doped Al 0.2 Ga 0.8 N with a thickness of 0.3 μm, and a p-side contact layer made of Mg-doped GaN with a thickness of 0.5 μm are sequentially stacked. Then, an n-electrode is formed by exposing the surface of the second nitride semiconductor layer, a translucent p-electrode and a pad electrode are formed on almost the entire surface of the p-side contact layer, and an n-electrode is formed from the same surface side. A p-electrode is provided. Finally, the thickness of the sapphire substrate is polished to about 50 μm and thinned, and then the polished surface side is scribed to form a 350 μm square element. This LED element showed better characteristics than the LED element of Example 12.
[実施例16:参考例]
実施例10において、素子構造を形成する窒化物半導体基板を、実施例6と同様にして第1の窒化物半導体層3を成長させ、このウェーハのサファイア基板1、バッファ層、保護膜11等を研磨、除去し、第1の窒化物半導体層3の表面を露出させ、第1の窒化物半導体層3のみにして窒化物半導体基板とする他は同様にしてLEDチップを得る。
このLEDは、実施例10と同様に非常に優れた特性を示したが、本発明の実施例10と比較すると実施例16のほうがより良好であった。
[Example 16: Reference example ]
In Example 10, the first
This LED showed very good characteristics as in Example 10, but Example 16 was better than Example 10 of the present invention.
[実施例17:本件実施例]
以下、図16を元に実施例17について説明する。図16は本発明の成長方法により得られた窒化物半導体層を基板とする一レーザ素子の構造を示す模式断面図である。
[Example 17: Example of the present case ]
Hereinafter, Example 17 is demonstrated based on FIG. FIG. 16 is a schematic cross-sectional view showing the structure of one laser device using the nitride semiconductor layer obtained by the growth method of the present invention as a substrate.
実施例6で得られたウェーハのサファイア基板1、バッファ層2、保護膜11を研磨、除去し、第1の窒化物半導体層3の表面を露出させ、第1の窒化物半導体層3のみにする。
The
次に、第1の窒化物半導体層3(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、この第1の窒化物半導体層3の異種基板等を除去して露出された面とは反対の面上に下記各層を形成する。
Next, a wafer having the first nitride semiconductor layer 3 (Si-doped GaN) as a main surface is set in a reaction vessel of the MOVPE apparatus, and the heterogeneous substrate of the first
(n側クラッド層43)
次に、Siを1×1019/cm3ドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。
(N-side cladding layer 43)
Next, a first layer made of n-type Al 0.2 Ga 0.8 N doped with Si of 1 × 10 19 / cm 3 , 20 angstroms, and a second layer made of undoped GaN, alternating with 20 angstroms A superlattice structure having a total film thickness of 0.4 μm is formed by laminating 100 layers.
(n側光ガイド層44)
続いて、Siを1×1017/cm3ドープしたn型GaNよりなるn型光ガイド層44を0.1μmの膜厚で成長させる。
(N-side light guide layer 44)
Subsequently, an n-type light guide layer 44 made of n-type GaN doped with Si at 1 × 10 17 / cm 3 is grown to a thickness of 0.1 μm.
(活性層45)
次に、Siを1×1017/cm3ドープのIn0.2Ga0.8Nよりなる井戸層、25オングストロームと、Siを1×1017/cm3ドープのIn0.01Ga0.95Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層45を成長させる。
(Active layer 45)
Next, a well layer made of In 0.2 Ga 0.8 N doped with Si of 1 × 10 17 / cm 3 , 25 Å, and a barrier layer made of In 0.01 Ga 0.95 N doped with Si of 1 × 10 17 / cm 3 , 50 An active layer 45 of a multiple quantum well structure (MQW) having a total film thickness of 175 Å formed by alternately stacking angstroms is grown.
(p側キャップ層46)
次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層45よりも大きい、Mgを1×1020/cm3ドープしたp型Al0.3Ga0.9Nよりなるp側キャップ層46を300オングストロームの膜厚で成長させる。
(P-side cap layer 46)
Next, the p-side cap layer 46 made of p-type Al 0.3 Ga 0.9 N doped with 1 × 10 20 / cm 3 of Mg and having a band gap energy larger than that of the p-side light guide layer 47 and larger than that of the active layer 45. Is grown to a film thickness of 300 Å.
(p側光ガイド層47)
次に、バンドギャップエネルギーがp側キャップ層46より小さい、Mgを1×1018/cm3ドープしたp型GaNよりなるp側光ガイド層47を0.1μmの膜厚で成長させる。
(P-side light guide layer 47)
Next, a p-side light guide layer 47 made of p-type GaN doped with Mg at 1 × 10 18 / cm 3 and having a band gap energy smaller than that of the p-side cap layer 46 is grown to a thickness of 0.1 μm.
(p側クラッド層48)
次に、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、Mgを1×1020/cm3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μmの超格子層よりなるp側クラッド層48を形成する。
(P-side cladding layer 48)
Next, a first layer made of p-type Al 0.2 Ga 0.8 N doped with
(p側コンタクト層49)
最後に、Mgを2×1020/cm3ドープしたp型GaNよりなるp側コンタクト層49を150オングストロームの膜厚で成長させる。
(P-side contact layer 49)
Finally, a p-side contact layer 49 made of p-type GaN doped with 2 × 10 20 / cm 3 of Mg is grown to a thickness of 150 Å.
反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p型層をさらに低抵抗化する。アニーリング後、ウェーハを反応容器から取り出し、図16に示すように、RIE装置により最上層のp型コンタクト層20と、p型クラッド層19とをエッチングして、4μmのストライプ幅を有するリッジ形状とし、リッジ表面の全面にNi/Auよりなるp電極51を形成する。次に、図16に示すようにp電極51を除くp側クラッド層48、コンタクト層49の表面にSiO2よりなる絶縁膜50を形成し、この絶縁膜50を介してp電極51と電気的に接続したpパッド電極52を形成する。
After the completion of the reaction, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer. After annealing, the wafer is taken out of the reaction vessel, and as shown in FIG. 16, the uppermost p-type contact layer 20 and p-type cladding layer 19 are etched by an RIE apparatus to form a ridge shape having a stripe width of 4 μm. Then, a p-
p側電極形成後、第1の窒化物半導体層3の素子構造が形成されていない表面全面に、Ti/Alよりなるn電極53を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/Snよりなる薄膜を形成する。
After forming the p-side electrode, an n-electrode 53 made of Ti / Al is formed to a thickness of 0.5 μm on the entire surface of the first
その後、n電極側53からスクライブし、第1の窒化物半導体層3のM面(11−00、図9の六角柱の側面に相当する面)で第1の窒化物半導体層3を劈開し、共振面を作製する。共振面の両方あるいはどちらか一方にSiO2とTiO2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断してレーザチップとした。次にチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電極52をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度2.0kA/cm2、閾値電圧4.0Vで、発振波長405nmの連続発振が確認され、1000時間以上の寿命を示した。
Thereafter, scribing is performed from the n-electrode side 53, and the first
[実施例18:参考例]
図17は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図である。活性層32から上の素子構造としては、実施例16のLED素子と同様の構造を有する。また実施例18のLED素子の窒化物半導体基板としては、実施例7と同様にしてアンドープのGaNよりなる第1の窒化物半導体層3成長させ、このウエハのサファイア基板1、バッファ層、窒化物半導体層2、第1の保護膜11等を除去して第1の窒化物半導体層3のみにしたものを用いる。この第1の窒化物半導体層3のサファイア基板1や第1の保護膜11を除去して露出された面とは反対側の面上に、下記の超格子層を有するn側クラッド層51を成長させる。
(n側クラッド層51)
Siを1×1019/cm3ドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。超格子層にするとクラックのない結晶性の良いキャリア閉じ込めのクラッド層が形成できる。
[Example 18: Reference example ]
FIG. 17 is a schematic cross-sectional view showing the structure of one LED device using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate. The element structure above the
(N-side cladding layer 51)
100 first alternating layers of n-type Al 0.2 Ga 0.8 N doped with 1 × 10 19 / cm 3 of Si, 20 angstroms, and second layer of undoped GaN, 20 angstroms A superlattice structure having a total thickness of 0.4 μm is formed. By using a superlattice layer, a carrier confinement clad layer having good crystallinity without cracks can be formed.
次に、形成されたクラッド層51上に、実施例16と同様の、活性層32、p側クラッド層33、p側コンタクト層34が順に積層された構造を有する。そしてp層側からエッチングを行い不純物濃度の大きいn側クラッド層51の表面を露出させてn電極を形成し、一方p側コンタクト層のほぼ全面には透光性のp電極と、そのp電極の上に、ボンディング用のパッド電極を形成し、図17に示すような同一面側からn電極とp電極とを設けた構造とする。最後にサファイア基板の厚さを50μm程度まで研磨して薄くした後、研磨面側をスクライブして350μm角の素子とする。
Next, the
得られたLED素子は、良好な特性を示し、更に実施例16のLED素子に比較して、出力が約1.5倍、静電耐圧も約1.5倍に向上した。 The obtained LED element showed good characteristics, and further, the output was improved about 1.5 times and the electrostatic withstand voltage was about 1.5 times compared with the LED element of Example 16.
[実施例19:参考例]
実施例7において、アンドープのGaNよりなる第1の窒化物半導体層3の膜厚を15μmとする他は同様にして窒化物半導体基板となる第1の窒化物半導体層3を成長させる。この第1の窒化物半導体層3の上に、実施例18と同様にして素子構造を形成し、LED素子を得る。
得られたLED素子は、実施例18のLED素子と同様に、良好な特性を示した。
[Example 19: Reference example ]
In Example 7, the first
The obtained LED element showed the favorable characteristic similarly to the LED element of Example 18.
[実施例20:参考例]
実施例19において、異種基板として、実施例14と同様にステップ状にオフアングルしているサファイア基板を用いる他は同様にしてLED素子を得る。
このLED素子は実施例19のLED素子と比較して、出力でおよそ5%向上した。
[Example 20: Reference example ]
In Example 19, an LED element is obtained in the same manner as in Example 14 except that a sapphire substrate that is off-angled stepwise is used as in the case of Example 14.
This LED element improved by about 5% in output compared with the LED element of Example 19.
[窒化物半導体基板の成長に関する実施例21]
実施例7において窓部の幅を5μm、3μm、1μmにして行った他は同様にして3種類の窒化物半導体基板を形成し、実施例7と同様にして結晶欠陥の数を測定し相対的にその数を比較した結果、窓部の幅が5μmである場合に比べ、3μm、及び1μmである場合のほうが結晶欠陥の数が約2割り減少した。
[Example 21 regarding growth of nitride semiconductor substrate ]
Three types of nitride semiconductor substrates were formed in the same manner as in Example 7, except that the width of the window was set to 5 μm, 3 μm, and 1 μm. As a result, the number of crystal defects was reduced by about 20% when the width of the window portion was 5 μm and when the width was 3 μm and 1 μm.
1・・・・基板
2・・・・バッファ層
3・・・・第1の窒化物半導体層
4・・・・第2の窒化物半導体層
11・・・・第1の保護膜
12・・・・第2の保護膜
DESCRIPTION OF
Claims (3)
前記窒化物半導体基板上にリッジストライプを有し、前記リッジストライプの表面全面にp電極を形成したレーザ素子構造を、前記窒化物半導体層の(11−00)面が共振面となるように形成し、
前記窒化物半導体基板の裏面に電極を形成し、
前記レーザ素子構造の共振面に誘電体膜を形成する窒化物半導体レーザ素子の製造方法。 After a nitride semiconductor layer doped with an n-type impurity is laterally grown on a heterogeneous substrate having a main surface with an off angle of 1 ° or less at an off angle , the nitride semiconductor layer is grown to 70 to 500 μm, Forming the nitride semiconductor substrate by removing the heterogeneous substrate ;
A laser element structure having a ridge stripe on the nitride semiconductor substrate and having a p-electrode formed on the entire surface of the ridge stripe is formed so that the (11-00) plane of the nitride semiconductor layer becomes a resonance plane. And
Forming an electrode on the back surface of the nitride semiconductor substrate;
A method of manufacturing a nitride semiconductor laser element, wherein a dielectric film is formed on a resonance surface of the laser element structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139815A JP4637503B2 (en) | 1997-04-11 | 2004-05-10 | Manufacturing method of nitride semiconductor laser device |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9331597 | 1997-04-11 | ||
JP18107197 | 1997-07-07 | ||
JP20147797 | 1997-07-28 | ||
JP29009597 | 1997-10-22 | ||
JP29009797 | 1997-10-22 | ||
JP2004139815A JP4637503B2 (en) | 1997-04-11 | 2004-05-10 | Manufacturing method of nitride semiconductor laser device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7724598A Division JPH11191657A (en) | 1997-04-11 | 1998-03-25 | Growing method of nitride semiconductor and nitride semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007219841A Division JP2008034862A (en) | 1997-04-11 | 2007-08-27 | Nitride semiconductor growth method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004253817A JP2004253817A (en) | 2004-09-09 |
JP2004253817A5 JP2004253817A5 (en) | 2005-07-21 |
JP4637503B2 true JP4637503B2 (en) | 2011-02-23 |
Family
ID=33033354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004139815A Expired - Fee Related JP4637503B2 (en) | 1997-04-11 | 2004-05-10 | Manufacturing method of nitride semiconductor laser device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4637503B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI408264B (en) * | 2005-12-15 | 2013-09-11 | Saint Gobain Cristaux & Detecteurs | New process for growth of low dislocation density gan |
JP4807081B2 (en) * | 2006-01-16 | 2011-11-02 | ソニー株式会社 | Method for forming underlayer made of GaN-based compound semiconductor, and method for manufacturing GaN-based semiconductor light-emitting device |
JP5095653B2 (en) * | 2009-03-23 | 2012-12-12 | 日本電信電話株式会社 | Nitride semiconductor structure |
JP5451796B2 (en) * | 2012-03-06 | 2014-03-26 | 日本電信電話株式会社 | Nitride semiconductor structure |
JP6321455B2 (en) * | 2014-05-21 | 2018-05-09 | 東京応化工業株式会社 | Method for producing gallium nitride |
KR102712118B1 (en) * | 2021-11-26 | 2024-09-30 | 웨이브로드 주식회사 | Method of manufacturing a non emitting iii-nitride semiconductor stacked structure |
-
2004
- 2004-05-10 JP JP2004139815A patent/JP4637503B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004253817A (en) | 2004-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3436128B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
JP3491538B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
JP3876518B2 (en) | Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate | |
JPH11191657A (en) | Growing method of nitride semiconductor and nitride semiconductor device | |
JP4288743B2 (en) | Nitride semiconductor growth method | |
JP3669848B2 (en) | Nitride semiconductor laser device | |
JP3791246B2 (en) | Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method | |
JP4005275B2 (en) | Nitride semiconductor device | |
JP4304750B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
JP3456413B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
JP2001007447A (en) | Nitride semiconductor laser element | |
JP3460581B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
JP3551751B2 (en) | Method for growing nitride semiconductor | |
JP3395631B2 (en) | Nitride semiconductor device and method of manufacturing nitride semiconductor device | |
JP4043087B2 (en) | Nitride semiconductor device manufacturing method and nitride semiconductor device | |
JP4337132B2 (en) | Nitride semiconductor substrate and nitride semiconductor device using the same | |
JP2008034862A (en) | Nitride semiconductor growth method | |
JP3678061B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
JPH11191637A (en) | Nitride semiconductor device | |
JP4165040B2 (en) | Manufacturing method of nitride semiconductor substrate | |
JP4637503B2 (en) | Manufacturing method of nitride semiconductor laser device | |
JP3847000B2 (en) | Nitride semiconductor device having nitride semiconductor layer with active layer on nitride semiconductor substrate and method for growing the same | |
JP3557894B2 (en) | Nitride semiconductor substrate and nitride semiconductor device | |
JP2001044570A (en) | Nitride semiconductor laser element | |
JP3528814B2 (en) | Method for manufacturing single substrate made of nitride semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060531 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060531 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081216 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |