JP3557894B2 - Nitride semiconductor substrate and nitride semiconductor device - Google Patents
Nitride semiconductor substrate and nitride semiconductor device Download PDFInfo
- Publication number
- JP3557894B2 JP3557894B2 JP6755398A JP6755398A JP3557894B2 JP 3557894 B2 JP3557894 B2 JP 3557894B2 JP 6755398 A JP6755398 A JP 6755398A JP 6755398 A JP6755398 A JP 6755398A JP 3557894 B2 JP3557894 B2 JP 3557894B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- type impurity
- main surface
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 165
- 150000004767 nitrides Chemical class 0.000 title claims description 152
- 239000000758 substrate Substances 0.000 title claims description 121
- 239000012535 impurity Substances 0.000 claims description 57
- 239000013078 crystal Substances 0.000 claims description 42
- 230000007547 defect Effects 0.000 claims description 38
- 230000007423 decrease Effects 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 229910052717 sulfur Inorganic materials 0.000 claims description 3
- 238000013459 approach Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 description 17
- 238000005253 cladding Methods 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000002265 prevention Effects 0.000 description 6
- 238000003776 cleavage reaction Methods 0.000 description 5
- 230000007017 scission Effects 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- UPWPDUACHOATKO-UHFFFAOYSA-K gallium trichloride Chemical compound Cl[Ga](Cl)Cl UPWPDUACHOATKO-UHFFFAOYSA-K 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】
【産業上の利用分野】
本発明は窒化物半導体(例えばInXAlYGa1−X−YN、0≦X、0≦Y、X+Y≦1)よりなる基板と、その基板の上に窒化物半導体を積層して得られた、LED、LD、太陽電池、受光素子等の電子デバイスに使用される窒化物半導体素子に関する。
【0002】
【従来の技術】
一般に半導体を基板上に成長させる際、成長させる半導体と格子整合した基板を用いると半導体の結晶欠陥が少なくなって結晶性が向上することが知られている。しかし、窒化物半導体は格子整合する基板が現在世の中に存在しないことから、一般にサファイア、スピネル、炭化ケイ素のような窒化物半導体と格子整合しない異種基板の上に成長されている。
【0003】
一方、完全に格子整合する窒化物半導体基板を得るため、GaNバルク結晶を作製する試みが、様々な研究機関において成されているが、未だに数ミリ程度のものしか得られたという報告しかされておらず、実用化には程遠い状態である。
【0004】
窒化物半導体基板を作製する技術として、例えば特開平7−202265号、特開平7−165498号に、サファイア基板の上にZnOよりなるバッファ層を形成して、そのバッファ層の上に窒化物半導体を成長させた後、バッファ層を溶解除去する技術が記載されている。しかしながらサファイア基板の上に成長されるZnOバッファ層の結晶性は悪く、そのバッファ層の上に厚膜で窒化物半導体を成長させても、結晶全体の結晶欠陥が108個/cm2以上もあり、良質の窒化物半導体基板を得ることはほとんど不可能である。さらに、薄膜のZnOよりなるバッファ層の上に、基板となるような厚膜の窒化物半導体を連続して成長させることも、成長途中でZnOが分解するため非常に難しい。
【0005】
本出願人は、サファイア基板上に窒化物半導体が成長しにくい性質を有する保護膜をストライプ状に形成して、この保護膜の上に横方向に成長させたアンドープGaNを基板としたレーザ素子を発表した(ICNS’97 予稿集,October 27−31,1997,P444−446、及びJpn.J.Appl.Phys.Vol.36(1997)pp.L1568−1571,Part2,No.12A,1 December 1997)。この横方向の窒化物半導体の成長によると、従来の成長方法による窒化物半導体基板に比べて結晶欠陥が少ないGaN基板が得られやすい傾向にある。このレーザ素子はアンドープGaN基板の上にSiドープGaNよりなるn側コンタクト層が積層され、そのコンタクト層の上に分離閉じ込め型のレーザ素子構造が形成された構造を有する。
【0006】
【発明が解決しようとする課題】
しかし、アンドープのGaN基板は結晶欠陥が非常に少ないという利点はあるものの、抵抗率が高く、十分なキャリア濃度が得られないという欠点がある。そのため、前記レーザ素子のようにアンドープGaN基板の上にSiをドープした高キャリア濃度のGaN層をコンタクト層として設けている。
【0007】
窒化物半導体を基板として用いる場合、基板の結晶欠陥を少なくすることと、基板に電極を設けるために十分なキャリア濃度を付与すること、および窒化物半導体基板を用いた場合にその上に積層する窒化物半導体の結晶欠陥を少なくするることは非常に重要である。従って、本発明はこのような事情を鑑みて成されたものであって、その目的とするところは、結晶欠陥が少なく、かつ電極を形成するのに十分なキャリア濃度を有する窒化物半導体基板と、その基板を有して、結晶欠陥が少なく窒化物半導体を積層できる新規な窒化物半導体素子の構造を提供することにある。
【0008】
【課題を解決するための手段】
本発明の窒化物半導体基板は、第1の主面と第2の主面とを有し、n型不純物を含有してなる窒化物半導体を有し、かつ少なくとも一方の主面側に窒化物半導体が露出している窒化物半導体基板であって、該窒化物半導体基板には、前記第1の主面、若しくは第2の主面のいずれか一方に接近するに従って、n型不純物濃度が少なくとも3層以上にステップ状に小さくなっている濃度勾配領域を有し、且つ前記n型不純物濃度が小さい主面側の結晶欠陥が1×105個/cm2以下であることを特徴とする。なお、第1の主面および第2の主面は両方とも窒化物半導体が露出していなくても良く、窒化物半導体はいずれか一方の面が露出した状態でも請求項1の範囲内である。例えば、サファイアのような異種基板上に窒化物半導体が厚膜で成長されて、異種基板が除去されずに残っている窒化物半導体基板では、サファイア側が一方の主面、窒化物半導体側がもう一方の主面となる。好ましくは異種基板を除去した状態で、窒化物半導体の主面が両方に露出している窒化物半導体を基板とする。
【0009】
さらに、前記第1の主面および第2の主面に窒化物半導体が露出しており、さらに前記濃度勾配領域が、一方の主面から、もう一方の主面に渡って形成されていることを特徴とする。
【0010】
また本発明の窒化物半導体基板ではn型不純物濃度が小さい主面側は、次の半導体の成長面とされている。次の半導体とは、この基板を用いて、例えばレーザ素子、LED素子等発光デバイス、太陽電池、受光素子等の受光デバイス等の電子デバイスの構造となる半導体層を指す。
【0011】
前記n型不純物濃度が小さくなっている領域のn型不純物濃度は、アンドープ〜5×1018/cm3の範囲にある。さらに、好ましくは前記n型不純物濃度が小さい主面側の表面から5μm以内の領域のn型不純物濃度は、アンドープ〜5×1018/cm3の範囲にある。これはn型不純物濃度が小さくなっている側の主面を次の半導体成長面とする場合に、その主面表面のn型不純物濃度が前記範囲内に調整されていると、結晶欠陥が少なくなって、その上に成長する半導体層に結晶欠陥が転位しにくくなるからである。前記n型不純物としては、Si、Ge、Sn、S、Oから成る群より選ばれる少なくとも1つである。
【0012】
本発明の窒化物半導体素子は、第1の主面と第2の主面とを有し、n型不純物を含有してなる窒化物半導体を有し、かつ少なくとも一方の主面側に窒化物半導体が露出している窒化物半導体基板の上に、素子構造となる窒化物半導体層が積層成長された窒化物半導体素子であって、前記窒化物半導体基板は、第1の主面、若しくは第2の主面のいずれか一方に接近するに従って、n型不純物濃度が小さくなっている濃度勾配領域を有し、少なくともn型不純物濃度の小さい主面は低結晶欠陥領域であって、該主面側の窒化物半導体基板の上にInGaN層を介在させて前記窒化物半導体層が積層成長されており、n型不純物濃度が大きい主面はオーミック接触したn電極を有してなる。なお素子構造とは、少なくともn層とp層とが積層されて活性領域を有する構造を指すものとする。前記窒化物半導体基板におけるn型不純物濃度が小さい主面側の結晶欠陥は1×105個/cm2以下であることが好ましい。前記n型不純物濃度が小さくなっている領域のn型不純物濃度は、アンドープ〜5×1018/cm3の範囲にあることが好ましい。
【0013】
【発明の実施の形態】
本発明の窒化物半導体基板において、窒化物半導体の組成は特に問わないが、Al、Inを実質的に含まないGaNとすると、最も結晶欠陥の少ない基板となる。但し、窒化物半導体基板中に例えばバッファ層としてInGaN層を介在させることも本発明の窒化物半導体基板の範疇に含まれる。InGaNは結晶欠陥を吸収する作用がある。窒化物半導体基板にドープするn型不純物としては、Si、Ge、Sn、S、O等のIV族、VI族元素が用いられるが、その中でもSi、Snが窒化物半導体層中での活性化率が高く、高キャリア濃度が得られる。
【0014】
本発明の窒化物半導体基板では、第1若しくは第2の主面のいずれか一方の主面に接近するに従って、n型不純物濃度が小さくなるように調整された濃度勾配領域を有する。濃度勾配領域は、不純物濃度が主面に近づくに従って小さくなるようにしてあれば、連続的(グラデーション)でもステップ状でも良い。例えば、ある一定の膜厚まではほぼ一定の不純物濃度を保ち、ある境界を超えると急激にn型不純物濃度が減少するような濃度分布を有していても、本発明の範囲内である。好ましくは連続的、あるいは例えば少なくとも3層以上にステップ状に細かく不純物濃度が減少するようにされていることが望ましい。なぜなら、窒化物半導体基板から電極を取り出す際に、主面側に積層された半導体層に対して、基板にn電極を設ける際、濃度勾配領域において、どの基板面を露出させても、その基板面はn+となり、基板面から素子構造側の基板のキャリア濃度がn−となるため、n+側に電極を形成すると、n電極とオーミック接触が得られすく、しかもキャリアが均一に拡散しやすくなって、素子の効率が向上するからである。さらに、n型不純物濃度が主面側に接近するに従って小さくなるように調整してあれば、窒化物半導体の結晶性が良くなり、結晶欠陥が減少する傾向にある。また本発明の濃度勾配領域は窒化物半導体基板全体に渡って設けられているわけではなく、部分的に形成されていても良い。
【0015】
好ましい態様として、第1の主面および第2の主面に窒化物半導体が露出した窒化物半導体基板において、濃度勾配領域が一方の主面から、もう一方の主面に渡って形成されている。即ち、一方の主面側のn型不純物濃度が大きく、もう一方の主面のn型不純物濃度が小さくなるように調整されている。この窒化物半導体基板であれば、n型不純物濃度の小さい方に素子構造となる窒化物半導体を成長させ、基板側から電極を取り出す構造とすれば、同一面側にn電極とp電極とを露出させる構造、およびn電極とp電極とが対向した構造において、n電極をいずれの基板面を露出させても、該露出面は高キャリア濃度となり、n電極とオーミックが取りやすくなる。また、抵抗率が低抵抗から高抵抗へと変わっているので、キャリアが素子側に拡散しやすくなり、素子の効率が向上する。
【0016】
n型不純物濃度が小さくなっている側の主面は、その主面表面から5μm以内の領域のn型不純物濃度が、アンドープ〜5×1018/cm3の範囲とすることが望ましい。その範囲に調整することにより、例えば主面から5μm以内の結晶欠陥が1×105/cm2以下となり非常に好ましい。好ましくは1×1018/cm3以下、最も好ましくは8×1017/cm3以下にする。5×1018/cm3を超えると結晶欠陥が多くなって、その上に素子構造を作製した場合に素子の寿命が短くなりやすい傾向にあるからである。アンドープにする場合にはアンドープの領域は1μm以下、さらに好ましくは0.5μm以下、最も好ましくは0.2μm以下とする。アンドープの領域が1μmを超えると、直列方向の動作電圧が高くなって動作電圧が上昇しやすい傾向にある。なお素子寿命が短くなると言っても、従来のサファイア基板上に直接素子構造を成長させたものと比較すれば、圧倒的に本発明の方が長いことは言うまでもない。
【0017】
【実施例】
[実施例1]
図1(a)〜(e)は窒化物半導体基板の製造方法の各工程において得られるそれぞれのウェーハの構造を模式的に示す断面図である。また、図2は本発明の一実施例に係るレーザ素子の構造を示す模式断面図である。以下、これらの図面を元に本発明を詳説する。なお、窒化物半導体基板の製造方法は、最も好ましい態様を示すものであって、本発明の窒化物半導体基板は必ずしもこの方法に限定されるものではない。
【0018】
MOVPE(有機金属気相成長法)装置の反応容器内に2インチφのサファイアよりなる異種基板1のウェーハを設置し、図1(a)に示すように、その異種基板1の上に500℃においてGaNよりなるバッファ層(図示せず)を200オングストローム成長させ、その上に下地層よりも高温(例えば1050℃)でアンドープGaNよりなる下地層2を6μmの膜厚で成長させる。
【0019】
異種基板1は窒化物半導体と異なる材料よりなる基板であればどのようなものでも良く、例えば、サファイアC面の他、R面、A面を主面とするサファイア、スピネル(MgA12O4)のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si、及び窒化物半導体と格子整合する酸化物基板等、従来知られている窒化物半導体と異なる基板材料を用いることができる。さらに前記基板材料の主面をオフアングルさせた基板も用いることもできる。また、下地層2の成長方法は特に問うものではなく、MOVPE、MBE(分子線気相成長法)、HVPE(ハイドライド気相成長法)等、窒化物半導体を成長させるのに知られている従来の方法で成長できる。この下地層2は異種基板1と材料が異なるために、結晶欠陥が非常に多く、通常108個/cm2以上あり、いくら厚膜で成長させても、異種基板と窒化物半導体との格子不整合、熱膨張係数等の要因による結晶欠陥が、窒化物半導体と異種基板との界面から縦方向に伸びるため、窒化物半導体基板とはならない。下地層にはアンドープのGaNを成長させることが最も好ましい。なお本発明における結晶欠陥の数はTEM観察において、写真上で計測できる結晶欠陥の数を指すものとする。
【0020】
下地層2成長後、ウェーハを反応容器から取り出し、RIE(反応性イオンエッチング)装置を用い、図1(b)に示すように下地層2をストライプ状の凹凸を有する形状でエッチングする。ストライプの凹部の幅は5μm、凸部の幅は5μmとする。このエッチングは凹部が窒化物半導体面が露出するようにしたが、凹部は異種基板の表面が露出するまでエッチングして形成しても良い。図1(b)はストライプに垂直な方向での断面図を示している。
【0021】
凹凸形成後、図1(c)に示すように、凸部の最表面と凹部の底部とにSiO2よりなる保護膜3を0.1μmの膜厚で形成して、凹凸の側面にある窒化物半導体層が露出するようにする。保護膜はその表面に窒化物半導体が成長しないか、若しくは成長しにくい性質を有する材料を選択し、例えば酸化ケイ素(SiOX)、窒化ケイ素(SiXNY)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化物、またこれらの多層膜の他、1200℃以上の融点を有する金属等を用いることができる。これらの保護膜材料は、窒化物半導体の成長温度600℃〜1100℃の温度にも耐え、その表面に窒化物半導体が成長しないか、成長しにくい性質を有している。このように窒化物半導体の表面に部分的に保護膜を形成して、その保護膜の上に横方向に窒化物半導体を成長するようにすると、窒化物半導体の結晶欠陥が縦方向に伸びなくなって、保護膜上に成長される窒化物半導体の結晶欠陥が激減し、窒化物半導体基板が成長できる。特に、本実施例にように異種基板上に成長させた窒化物半導体層の上面に保護膜を形成して、側面を露出させ、その側面から成長を行うことにより、結晶欠陥が1×105個/cm2以下の窒化物半導体基板が得られる。
【0022】
保護膜3形成後、ウェーハを再度MOVPEの反応容器内にセットし、温度を1050℃にして、図1(d)に示すように、アンドープGaNよりなる第1の窒化物半導体層4を20μmの膜厚で成長させる。この第1の窒化物半導体層は4は凹凸が設けられた下地層2の側面から成長しだし、保護膜の上においては横方向に成長しながら縦方向に成長する。下地層2には異種基板との格子不整合に起因する結晶欠陥が多数発生しているが、保護膜3の上に横方向に成長させる第1の窒化物半導体は結晶欠陥が表面まで貫通しにくく、例えば結晶欠陥が1×105個/cm2以下、好ましい条件においては1×104個/cm2以下の窒化物半導体基板となる。
【0023】
さらに第1の窒化物半導体4成長後、ウェーハをHVPE装置に移送し、原料ガスに塩化ガリウム、アンモニア、不純物ガスとしてシランガス(SiH4)を用い、最初にSiを1×1020/cm3ドープしたGaNを50オングストローム成長させる。n側不純物を最初に高濃度にドープする場合、n型不純物濃度は1×1017/cm3以上、5×1021/cm3以下、好ましくは1×1018/cm3〜1×1021/cm3に調整することが望ましい。5×1021/cm3よりも多いと結晶性が悪くなり、逆にn型不純物により結晶欠陥が増加し、その結晶欠陥が転位しやすい傾向にある。また1×1017/cm2よりも少ないと、十分なキャリア濃度が得られずに、n電極とのオーミック性が悪くなる傾向にある。Siを高濃度で成長させた後、徐々にシランガスの流量を少なくしていき、Si濃度が異種基板から離れるに従って、少なくなくなって行くような濃度勾配を有するSiドープGaNよりなる第2の窒化物半導体層4’を300μmの膜厚で成長させ、その300μmの内の少なくとも最後の5μm部分のSi濃度を1×1018/cm3以下とし、最終の0.1μm部分をアンドープとする。
【0024】
第2の窒化物半導体層成長後、異種基板1、下地層2、保護膜3、第1の窒化物半導体層4、および第2の窒化物半導体層4’の一部を異種基板側から研磨して除去し、膜厚200μmの窒化物半導体基板とする。
【0025】
このように、異種基板1上に直接成長させた窒化物半導体よりなる下地層2の表面に凹凸を形成して、その下地層の側面を露出させ、さらに凸部の表面に保護膜3を形成して、側面から保護膜の上部に至るまで第1の窒化物半導体層4を成長させ、その上にn型不純物をドープした第2の窒化物半導体層4’を成長させて、濃度勾配を有する窒化物半導体基板を得ることは、結晶欠陥の少ない窒化物半導体基板を得る上で非常に重要である。さらに第1の窒化物半導体層をMOVPE、その上に成長させる第2の窒化物半導体層をHVPEで成長させ、MOVPEで成長させた第1の窒化物半導体層4よりも第2の窒化物半導体層4’の膜厚を厚膜で成長させることにより、結晶欠陥が非常に少ない窒化物半導体基板が得られる。なお、前記方法により得られた第2の窒化物半導体層の表面から5μm以内の結晶欠陥をTEMで観察したところ、1×104個/cm2以下と、非常に良好な基板が得られていることが判明した。
【0026】
この窒化物半導体基板4’をMOVPE装置に移送し、アンドープGaN(拡散によりSiが微量含まれている。)層の上に、以下のようにして、図2に示す構造を有するレーザ素子を作製する。
【0027】
(クラック防止層22)
TMG、TMI(トリメチルインジウム)、アンモニアを用い、温度を800℃にしてSiを1×1018/cm3ドープしたIn0.06Ga0.94Nよりなるクラック防止層22を0.15μmの膜厚で成長させる。クラック防止層はInGaN若しくはGaN層で形成でき、この層にn型不純物をドープして、0.1〜3μmの膜厚で形成することが望ましい。なおこのクラック防止層は省略可能である。
【0028】
(n側クラッド層23)
続いて、1050℃でTMA、TMG、アンモニアを用い、アンドープAl0.16Ga0.84Nよりなる層を25オングストロームの膜厚で成長させ、続いてTMAを止めて、シランガスを流し、Siを1×1018/cm3ドープしたn型GaNよりなる層を25オングストロームの膜厚で成長させる。それらの層を交互に積層して超格子層を構成し、総膜厚1.2μmの超格子よりなるn側クラッド層23を成長させる。超格子層のn型不純物はGaN、AlGaNいずれか一方、若しくはその両方にドープすることができる。
【0029】
(n側光ガイド層24)
続いて、シランガスを止め、1050℃でアンドープGaNよりなるn側光ガイド層8を0.1μmの膜厚で成長させる。またこのn側光ガイド層24にn型不純物をドープしても良い。
【0030】
(活性層25)
次に、温度を800℃にして、Siを5×1018/cm3ドープしたIn0.01Ga0.95Nよりなる障壁層を100オングストロームの膜厚で成長させ、続いて同一温度で、アンドープIn0.2Ga0.8Nよりなる井戸層を40オングストロームの膜厚で成長させる。障壁層と井戸層とを2回交互に積層し、最後に障壁層で終わり、総膜厚380オングストロームの多重量子井戸構造(MQW)の活性層を成長させる。活性層は本実施例のようにアンドープでもよいし、またn型不純物及び/又はp型不純物をドープしても良い。不純物は井戸層、障壁層両方にドープしても良く、いずれか一方にドープしてもよい。さらに積層順としては、井戸層から積層して井戸層で終わっても、井戸層から積層して障壁層で終わっても、あるいは障壁層から積層して井戸層で終わっても良い。
【0031】
(p側キャップ層26)
次に、温度を1050℃に上げ、TMG、TMA、アンモニア、Cp2Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1020/cm3ドープしたp型Al0.3Ga0.7Nよりなるp側キャップ層26を300オングストロームの膜厚で成長させる。
【0032】
(p側光ガイド層27)
Cp2Mg、TMAを止め、Mgを5×1016/cm3ドープしたGaNよりなるp側光ガイド層27を0.1μmの膜厚で成長させる。
【0033】
(p側クラッド層28)
続いて、アンドープAl0.16Ga0.84Nよりなる層を25オングストロームの膜厚で成長させ、続いてMgを1×1019/cm3ドープしたGaNよりなる層を25オングストロームの膜厚で成長させ、それらを交互に積層し、総膜厚0.6μmの超格子層よりなるp側クラッド層28を成長させる。
【0034】
(p側コンタクト層29)
最後に、Mgを1×1020/cm3ドープしたp型GaNよりなるp側コンタクト層29を150オングストロームの膜厚で成長させる。
【0035】
以上のようにして窒化物半導体基板の上に、レーザ素子構造となる窒化物半導体層を積層成長させたウェーハを反応容器から取り出し、最上層のp側コンタクト層29の表面にSiO2よりなる保護膜を形成して、p側コンタクト層29、およびp側クラッド層28をエッチングして、1.5μmの幅を有するリッジストライプを形成後、リッジの側面にZrO2よりなる絶縁膜30を形成する。
【0036】
次に、図2に示すように、その絶縁膜30を介してp側コンタクト層29とオーミック接触するp電極31を形成し、さらにp電極31のほぼ全面にボンディング用のpパッド電極32を形成する。そして、p電極と対向した面にある窒化物半導体基板側にn電極33を形成する。
【0037】
最後に、窒化物半導体基板を劈開してその劈開面にレーザ素子の共振面を形成する。レーザ素子の劈開面は窒化物半導体基板を(11−00)面、即ち窒化物半導体の結晶構造を六角柱で表した際に、その側面(M面)に相当する部分とする。劈開後、一方の劈開面にのみミラーとなる誘電体多層膜を形成し、共振面の反射率を変え、ミラーを形成していない方をレーザ光の出射面とする。最後にチップ状に分離して、窒化物半導体基板側をヒートシンクに設置し、レーザ素子としたところ、室温でレーザ発振を示し、閾値電流密度1.5kA/cm2において室温連続発振を示し、20mWの出力において1000時間以上の寿命を示した。
【0038】
窒化物半導体基板を用いてp層側にストライプ状のリッジを有するレーザ素子を作製する場合、最上層にあるp側コンタクト層にオーミック用のp電極を設ける必要がある。そのp電極のほぼ全面に、図2に示すように、ボンディング用のpパッド電極を形成することにより放熱性が高まる。さらにそのpパッド電極の上にワイヤーボンディングする際、ボンディング位置をリッジストライプと重ならないようにすることにより、レーザ素子の信頼性が向上する。これはボンディング時に、応力が直接リッジ部に係らないようになるので、リッジ下部にある活性層に衝撃が加わらないようになり、素子が痛みにくくなって信頼性が向上すると推察される。
【0039】
このように本発明の窒化物半導体基板を用いて、素子構造を作製すると、異種基板を除去した際に、どこの面が露出しても、その面が常に高キャリア濃度となる。そのため、この露出面にn電極を設けると、基板全体にキャリアが広がりやすくなって、閾値が低下し、出力が向上する。さらにまた、n電極を形成すべき基板面側からイオンインプランテーションによりn型不純物を打ち込んで、打ち込み深さ分だけ高キャリア濃度とすることもできる。
【0040】
[実施例2]
実施例1において、第2の窒化物半導体層4’を成長させる際、アンドープGaNを30μmの膜厚で成長させる。続いて、Siを1×1019/cm3ドープしたGaN層を80μmの膜厚で成長させ、次にSiを5×1018/cm3ドープしたGaN層を20μmの膜厚で成長させ、次にSiを1×1018/cm3ドープしたGaN層を20μmの膜厚で成長させ、最後にSiを5×1017/cm3ドープしたGaN層を2μmの膜厚で成長させる。成長後、異種基板を研磨する際に、第2の窒化物半導体4’のアンドープGaN層まで研磨して除去し、Siが1×1019/cm3ドープされているGaN面を露出させて、窒化物半導体基板とする。その他は実施例1と同様にしてレーザ素子を作製したところ、実施例1とほぼ同等の特性を有するレーザ素子が得られた。
【0041】
[実施例3]
図3は本発明の他の実施例に係るレーザ素子の構造を示す模式断面図である。以下、図3を元に実施例3を詳説する。
【0042】
実施例1において、第1の窒化物半導体層4を20μmの膜厚で成長させた後、実施例1と同様にHVPE装置を用いて、Siを1×1019/cm3ドープしたGaN層を150オングストローム成長させる。そして徐々にSiガスの量を少なくして、SiドープGaN層を150μmの膜厚で成長させ、150μmの最後の2μmを、Siを1×1017/cm3ドープしたGaNとして、300μmの膜厚を有する第2の窒化物半導体層4’を成長させる。
【0043】
反応終了後、異種基板、下地層、保護膜、第1の窒化物半導体層の一部を除去し、窒化物半導体基板とする。後は、実施例1と同様にして続いて、ウェーハをMOVPE装置に設置し、同様にして、クラック防止層22〜p側コンタクト層29までを積層してレーザ素子構造とする。
【0044】
成長後、ウェーハを反応容器から取り出し、最上層のp側コンタクト層29の表面にマスクを形成して、図3に示すように、第2の窒化物半導体層4’のSiを1×1019/cm3ドープしたGaN層を露出させて、この層をコンタクト層とする。
【0045】
次に、p側コンタクト層29に所定の形状のマスクをかけ、p側コンタクト層29、およびp側クラッド層28をエッチングして、1μmの幅を有するリッジストライプを形成後、リッジ側面にZrO2よりなる絶縁膜30を形成し、その絶縁膜30を介して、p側コンタクト層29とオーミック接触したp電極31と、p電極と電気的に接続したpパッド電極32を形成し、先ほど露出させたn側のコンタクト層の表面にはオーミック接触したn電極33を形成する。
【0046】
以上のようにして、n電極とp電極とを形成した後、実施例1と同様に劈開して、窒化物半導体の劈開面にレーザ素子の共振面を形成する。劈開後、チップ状に分離して、図3に示すようなレーザ素子としたところ、実施例1とほぼ同等の特性を有するレーザ素子が得られた。
【0047】
なお、図3に示すように同一面側にn電極とp電極とを形成したレーザ素子においても、pパッド電極を形成して、ボンディング位置をリッジからずらすことにより、素子が長寿命となりやすい。さらに、p層側にリッジを有し、同一面側からn電極と、p電極とを取り出したレーザ素子では、図3のように、リッジを中央部からn電極に接近にした位置にした方が閾値が低下しやすい。
【0048】
[実施例4]
図4は本発明の他の実施例に係るLED素子の構造を示す模式断面図である。以下、図4を元に実施例4を説明する。
【0049】
実施例1において、第1の窒化物半導体層4を20μmの膜厚で成長させた後、同じくMOVPE装置を用いて、Siを1×1019/cm3ドープしたGaN層を20オングストローム成長させる。そして徐々にSiガスの量を少なくして、SiドープGaN層を20μmの膜厚で成長させ、その20μmの最後の1μmを、Siを1×1017/cm3ドープしたGaN層として、40μmの膜厚を有する第2の窒化物半導体層4’とし、異種基板上に、成長面主面から5μm以内の結晶欠陥が1×105/cm2以下の窒化物半導体層を有する窒化物半導体基板を得る。
【0050】
(バッファ層41)
続いて、ウェーハを反応容器においたまま、Siを1×1017/cm3ドープしたIn0.01Ga0.99Nよりなるバッファ層41を0.1μmの膜厚で成長させる。このバッファ層はクラック防止層と同じ作用をし、活性層の上に成長させるAlGaN層にクラックを入りにくくして結晶性良く成長させ、素子の出力を向上させる。なおこのバッファ層はGaNでも良く、またアンドープにしても良い。アンドープにする場合には、その膜厚を1μm以下、好ましくは0.5μm以下にする。
【0051】
(活性層42)
次に、150オングストロームのGaNよりなる障壁層と、30オングストロームのIn0.4Ga0.6Nよりなる井戸層とをそれぞれ3層づつ積層し、最後に障壁層を積層した、多重量子井戸構造の活性層を成長させる。
【0052】
(p側クラッド層43)
次に、Mgを5×1019/cm3ドープしたp型Al0.1Ga0.9Nよりなるp側クラッド層を500オングストロームの膜厚で成長させる。
【0053】
(p側コンタクト層44)
最後にMg1×1020/cm3ドープしたGaNよりなるp側コンタクト層を0.1μmの膜厚で成長させる。
【0054】
反応終了後、最上層のp側コンタクト層44の表面に所定の形状のマスクを形成し、図4に示すように第2の窒化物半導体層4’のSiを1×1019/cm3ドープしたGaN層を露出させて、この層をコンタクト層とする。
【0055】
エッチング後、最上層にあるp側コンタクト層のほぼ全面に膜厚200オングストロームのNiとAuを含む透光性のp電極45と、そのp電極45の上にボンディング用のAuよりなるpパッド電極46を0.5μmの膜厚で形成する。一方、n側コンタクト層4の表面にはWとAlを含むn電極47を形成してLED素子とする。
【0056】
このLED素子は順方向電圧20mAにおいて、520nmの純緑色発光を示し、Vfは3.2Vと従来のLEDよりも低く、さらに逆方向の耐圧が2倍以上向上していた。逆方向の耐圧が向上したのは結晶欠陥が少ない窒化物半導体基板の上にLED素子を成長させたことによるものである。
【0057】
【発明の効果】
以上説明したように、本発明の窒化物半導体基板を用いると、どこの層においてもn電極を形成することができるため、窒化物半導体基板上にLED素子、LD素子等の素子構造を形成すると、非常にn電極形成用基板として非常に有用である。また異種基板を除去して窒化物半導体基板のみにすることにより、例えば発光素子のような発熱を伴う素子において、基板からの放熱性が良くなり、寿命が長くなって信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の窒化物半導体基板を得るための製造方法において、それぞれの工程において得られるウェーハの構造を順に説明する模式断面図。
【図2】本発明の一実施例に係るレーザ素子の構造を示す模式断面図。
【図3】本発明の他の実施例に係るレーザ素子の構造を示す模式断面図。
【図4】本発明の他の実施例に係るLED素子の構造を示す模式断面図。
【符号の説明】
1・・・異種基板
2・・・下地層
3・・・保護膜
4・・・第1の窒化物半導体層
4’・・第2の窒化物半導体層
22、41・・・クラック防止層(バッファ層)
23・・・n側クラッド層
24・・・n側光ガイド層
25、42・・・活性層
26・・・p側キャップ層
27・・・p側光ガイド層
28、43・・・p側クラッド層
29、44・・・p側コンタクト層
30・・・絶縁膜
31、45・・・p電極
32、46・・・pパッド電極
33、47・・・n電極[0001]
[Industrial applications]
The present invention relates to a nitride semiconductor (for example, In X Al Y Ga 1-XY N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1) and used for electronic devices such as LEDs, LDs, solar cells, light receiving elements, etc. obtained by laminating a nitride semiconductor on the substrate. To a nitride semiconductor device to be manufactured.
[0002]
[Prior art]
It is generally known that when a semiconductor is grown on a substrate, the use of a substrate lattice-matched with the semiconductor to be grown reduces the number of crystal defects in the semiconductor and improves the crystallinity. However, nitride semiconductors are generally grown on heterogeneous substrates that do not lattice match with nitride semiconductors, such as sapphire, spinel, and silicon carbide, because there is no substrate that lattice-matches in the world at present.
[0003]
On the other hand, various research institutes have attempted to fabricate a GaN bulk crystal to obtain a nitride semiconductor substrate that is completely lattice-matched, but only reports of a few millimeters have been obtained. No, it is far from practical use.
[0004]
As a technique for manufacturing a nitride semiconductor substrate, for example, JP-A-7-202265 and JP-A-7-165498 disclose that a buffer layer made of ZnO is formed on a sapphire substrate, and a nitride semiconductor is formed on the buffer layer. A technique for dissolving and removing the buffer layer after growing the GaN is described. However, the crystallinity of a ZnO buffer layer grown on a sapphire substrate is poor, and even if a nitride semiconductor is grown as a thick film on the buffer layer, crystal defects of the entire crystal are reduced by 10%. 8 Pieces / cm 2 As described above, it is almost impossible to obtain a high-quality nitride semiconductor substrate. Further, it is also very difficult to continuously grow a thick nitride semiconductor as a substrate on a thin buffer layer made of ZnO because ZnO is decomposed during the growth.
[0005]
The applicant of the present invention has formed a stripe-like protective film having a property that nitride semiconductors are unlikely to grow on a sapphire substrate, and has developed a laser device using undoped GaN as a substrate grown laterally on the protective film. Announced (ICNS'97 Proceedings, October 27-31, 1997, P444-446, and Jpn. J. Appl. Phys. Vol. 36 (1997) pp. L1568-1571,
[0006]
[Problems to be solved by the invention]
However, although the undoped GaN substrate has the advantage of having very few crystal defects, it has the drawback that the resistivity is high and a sufficient carrier concentration cannot be obtained. Therefore, a high carrier concentration GaN layer doped with Si is provided as a contact layer on an undoped GaN substrate like the laser element.
[0007]
When a nitride semiconductor is used as a substrate, crystal defects of the substrate are reduced, a sufficient carrier concentration is provided for providing an electrode on the substrate, and when a nitride semiconductor substrate is used, the substrate is stacked thereon. It is very important to reduce the crystal defects of the nitride semiconductor. Accordingly, the present invention has been made in view of such circumstances, and an object thereof is to provide a nitride semiconductor substrate having few crystal defects and having a sufficient carrier concentration to form an electrode. Another object of the present invention is to provide a novel nitride semiconductor device structure having the substrate and capable of stacking nitride semiconductors with few crystal defects.
[0008]
[Means for Solving the Problems]
A nitride semiconductor substrate according to the present invention has a first main surface and a second main surface, has a nitride semiconductor containing an n-type impurity, and has a nitride semiconductor on at least one main surface. A nitride semiconductor substrate in which a semiconductor is exposed, wherein the nitride semiconductor substrate has an n-type impurity concentration as approaching either the first main surface or the second main surface. At least three layers in steps A crystal defect on the main surface side having a small concentration gradient region and a low n-type impurity concentration is 1 × 10 Five Pieces / cm Two It is characterized by the following. It should be noted that both the first main surface and the second main surface do not need to have the nitride semiconductor exposed, and the nitride semiconductor is within the scope of
[0009]
Further, the nitride semiconductor is exposed on the first main surface and the second main surface, and the concentration gradient region is formed from one main surface to the other main surface. It is characterized by.
[0010]
Further, in the nitride semiconductor substrate of the present invention, the main surface side where the n-type impurity concentration is low is a growth surface of the next semiconductor. The next semiconductor refers to a semiconductor layer having a structure of an electronic device such as a light emitting device such as a laser element or an LED element, a light receiving device such as a solar cell or a light receiving element, using this substrate.
[0011]
The n-type impurity concentration in the region where the n-type impurity concentration is low is undoped to 5 × 10 18 /cm Three In the range. Further, preferably, the n-type impurity concentration in a region within 5 μm from the surface on the main surface side where the n-type impurity concentration is small is undoped to 5 × 10 18 /cm Three In the range. This is because, when the main surface on the side where the n-type impurity concentration is reduced is used as the next semiconductor growth surface and the n-type impurity concentration on the main surface is adjusted within the above range, crystal defects are reduced. This is because crystal defects are less likely to be dislocated in the semiconductor layer grown thereon. The n-type impurity is at least one selected from the group consisting of Si, Ge, Sn, S, and O.
[0012]
A nitride semiconductor device according to the present invention has a first main surface and a second main surface, has a nitride semiconductor containing an n-type impurity, and has a nitride semiconductor on at least one main surface. A nitride semiconductor device in which a nitride semiconductor layer having an element structure is grown on a nitride semiconductor substrate on which a semiconductor is exposed, wherein the nitride semiconductor substrate has a first main surface or a 2 has a concentration gradient region in which the n-type impurity concentration decreases as approaching any one of the main surfaces. At least the main surface having a low n-type impurity concentration is a low crystal defect region. On the side of the nitride semiconductor substrate With the InGaN layer interposed, A nitride semiconductor layer is stacked and grown, and a main surface having a high n-type impurity concentration has an ohmic contact n-electrode. Note that an element structure refers to a structure in which at least an n-layer and a p-layer are stacked to have an active region. The crystal defect on the main surface side of the nitride semiconductor substrate having a low n-type impurity concentration is 1 × 10 Five Pieces / cm Two The following is preferred. The n-type impurity concentration in the region where the n-type impurity concentration is low is undoped to 5 × 10 18 /cm Three Is preferably within the range.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
In the nitride semiconductor substrate of the present invention, the composition of the nitride semiconductor is not particularly limited, but when GaN substantially does not contain Al and In, the substrate has the least crystal defects. However, interposing an InGaN layer as a buffer layer in the nitride semiconductor substrate is also included in the category of the nitride semiconductor substrate of the present invention. InGaN has an effect of absorbing crystal defects. As the n-type impurity to be doped into the nitride semiconductor substrate, a group IV or group VI element such as Si, Ge, Sn, S, or O is used. Among them, Si and Sn are activated in the nitride semiconductor layer. High efficiency and high carrier concentration.
[0014]
The nitride semiconductor substrate of the present invention has a concentration gradient region adjusted so that the n-type impurity concentration decreases as approaching either one of the first or second main surface. The concentration gradient region may be continuous (gradation) or step-shaped as long as the impurity concentration decreases as it approaches the main surface. For example, it is within the scope of the present invention to have a concentration distribution in which a substantially constant impurity concentration is maintained up to a certain film thickness, and the n-type impurity concentration suddenly decreases when a certain boundary is exceeded. It is preferable that the impurity concentration be reduced continuously or in steps, for example, in at least three layers. This is because, when an electrode is taken out from the nitride semiconductor substrate, when the substrate is provided with an n-electrode with respect to the semiconductor layer laminated on the main surface side, no matter which substrate surface is exposed in the concentration gradient region, The surface becomes n +, and the carrier concentration of the substrate on the element structure side from the substrate surface becomes n−. Therefore, when an electrode is formed on the n + side, ohmic contact with the n electrode is easily obtained, and the carrier is easily diffused uniformly. This is because the efficiency of the element is improved. Furthermore, if the n-type impurity concentration is adjusted so as to become smaller as approaching the main surface, the crystallinity of the nitride semiconductor is improved, and the crystal defects tend to be reduced. Further, the concentration gradient region of the present invention is not necessarily provided over the entire nitride semiconductor substrate, but may be formed partially.
[0015]
As a preferred embodiment, in the nitride semiconductor substrate in which the nitride semiconductor is exposed on the first main surface and the second main surface, a concentration gradient region is formed from one main surface to another main surface. . That is, the adjustment is performed so that the n-type impurity concentration on one main surface side is high and the n-type impurity concentration on the other main surface is low. In the case of this nitride semiconductor substrate, if a nitride semiconductor having an element structure is grown on a side having a lower n-type impurity concentration and an electrode is taken out from the substrate side, an n-electrode and a p-electrode are provided on the same surface side. In the exposed structure and the structure in which the n-electrode and the p-electrode are opposed to each other, the exposed surface has a high carrier concentration and makes it easy to form ohmic contact with the n-electrode, regardless of which substrate surface is exposed. Further, since the resistivity has changed from low resistance to high resistance, carriers are easily diffused to the element side, and the efficiency of the element is improved.
[0016]
The main surface on the side where the n-type impurity concentration is low has an undoped to 5 × 10 5 n-type impurity concentration in a region within 5 μm from the main surface. 18 / Cm 3 It is desirable to be within the range. By adjusting to this range, for example, crystal defects within 5 μm from the main surface are 1 × 10 5 / Cm 2 The following is very preferable. Preferably 1 × 10 18 / Cm 3 Below, most preferably 8 × 10 17 / Cm 3 Do the following. 5 × 10 18 / Cm 3 This is because if the number exceeds the limit, the number of crystal defects increases, and when an element structure is formed thereon, the life of the element tends to be shortened. When undoped, the undoped region is 1 μm or less, more preferably 0.5 μm or less, and most preferably 0.2 μm or less. If the undoped region exceeds 1 μm, the operating voltage in the series direction tends to increase, and the operating voltage tends to increase. Even if the device life is shortened, it is needless to say that the present invention is much longer than a device in which a device structure is directly grown on a conventional sapphire substrate.
[0017]
【Example】
[Example 1]
FIGS. 1A to 1E are cross-sectional views schematically showing the structure of each wafer obtained in each step of the method for manufacturing a nitride semiconductor substrate. FIG. 2 is a schematic sectional view showing the structure of a laser device according to one embodiment of the present invention. Hereinafter, the present invention will be described in detail with reference to these drawings. Note that the method for manufacturing a nitride semiconductor substrate shows the most preferred embodiment, and the nitride semiconductor substrate of the present invention is not necessarily limited to this method.
[0018]
A wafer of a
[0019]
The
[0020]
After the
[0021]
After the formation of the concavities and convexities, as shown in FIG. 2 The
[0022]
After the formation of the
[0023]
Further, after the growth of the
[0024]
After the growth of the second nitride semiconductor layer, a portion of the
[0025]
As described above, irregularities are formed on the surface of the
[0026]
The nitride semiconductor substrate 4 'is transferred to an MOVPE apparatus, and a laser device having a structure shown in FIG. 2 is formed on an undoped GaN (a small amount of Si is contained by diffusion) layer as follows. I do.
[0027]
(Crack prevention layer 22)
Using TMG, TMI (trimethylindium), and ammonia at a temperature of 800 ° C., 1 × 10 18 / Cm 3 Doped In 0.06 Ga 0.94 A
[0028]
(N-side cladding layer 23)
Then, at 1050 ° C., using TMA, TMG and ammonia, undoped Al 0.16 Ga 0.84 A layer of N is grown to a thickness of 25 angstroms, followed by stopping TMA, flowing silane gas, and 18 / Cm 3 A layer made of doped n-type GaN is grown to a thickness of 25 Å. These layers are alternately stacked to form a superlattice layer, and an n-
[0029]
(N-side light guide layer 24)
Subsequently, the silane gas is stopped, and an n-side optical guide layer 8 made of undoped GaN is grown at 1050 ° C. to a thickness of 0.1 μm. The n-side
[0030]
(Active layer 25)
Next, the temperature was raised to 800 ° C., and 18 / Cm 3 Doped In 0.01 Ga 0.95 A barrier layer of N is grown to a thickness of 100 Å, followed by undoped In at the same temperature. 0.2 Ga 0.8 A well layer made of N is grown to a thickness of 40 Å. A barrier layer and a well layer are alternately laminated twice, and finally an active layer having a multiple quantum well structure (MQW) having a total film thickness of 380 Å is formed, ending with the barrier layer. The active layer may be undoped as in this embodiment, or may be doped with an n-type impurity and / or a p-type impurity. The impurity may be doped into both the well layer and the barrier layer, or may be doped into either one. Further, as the stacking order, the layers may be stacked from the well layer and terminated with the well layer, the layers may be stacked from the well layer and terminated with the barrier layer, or the layers may be stacked from the barrier layer and terminated with the well layer.
[0031]
(P-side cap layer 26)
Next, the temperature was increased to 1050 ° C., and TMG, TMA, ammonia, Cp2Mg (cyclopentadienyl magnesium) was used, and Mg was reduced to 1 × 10 5 20 / Cm 3 Doped p-type Al 0.3 Ga 0.7 A p-
[0032]
(P-side light guide layer 27)
Stop Cp2Mg, TMA, Mg 5 × 10 16 / Cm 3 A p-side
[0033]
(P-side cladding layer 28)
Then, undoped Al 0.16 Ga 0.84 A layer of N is grown to a thickness of 25 Å, followed by 1 × 10 19 / Cm 3 Layers made of doped GaN are grown to a thickness of 25 Å, and they are alternately laminated to grow a p-
[0034]
(P-side contact layer 29)
Finally, add 1 × 10 Mg 20 / Cm 3 A p-
[0035]
The wafer on which the nitride semiconductor layer for forming the laser element structure is stacked and grown on the nitride semiconductor substrate as described above is taken out of the reaction vessel, and the surface of the uppermost p-
[0036]
Next, as shown in FIG. 2, a p-
[0037]
Finally, the nitride semiconductor substrate is cleaved to form a resonance surface of the laser device on the cleaved surface. The cleavage plane of the laser element is a part corresponding to the side surface (M plane) when the nitride semiconductor substrate is represented by a (11-00) plane, that is, when the crystal structure of the nitride semiconductor is represented by a hexagonal prism. After the cleavage, a dielectric multilayer film serving as a mirror is formed only on one of the cleavage planes, the reflectance of the resonance surface is changed, and the side without the mirror is used as the laser light emission surface. Finally, the substrate was separated into chips, and the nitride semiconductor substrate side was placed on a heat sink to form a laser device. The device showed laser oscillation at room temperature and had a threshold current density of 1.5 kA / cm. 2 Showed continuous oscillation at room temperature and a life of 1000 hours or more at an output of 20 mW.
[0038]
When a laser element having a stripe-shaped ridge on the p-layer side is manufactured using a nitride semiconductor substrate, it is necessary to provide an ohmic p-electrode in the uppermost p-side contact layer. As shown in FIG. 2, by forming a p-pad electrode for bonding on almost the entire surface of the p-electrode, the heat dissipation is improved. Further, when wire bonding is performed on the p pad electrode, the reliability of the laser element is improved by preventing the bonding position from overlapping the ridge stripe. This is presumed that stress is not directly applied to the ridge portion during bonding, so that an impact is not applied to the active layer below the ridge, and the device is less likely to be painful and reliability is improved.
[0039]
As described above, when an element structure is manufactured using the nitride semiconductor substrate of the present invention, the surface always has a high carrier concentration regardless of which surface is exposed when the dissimilar substrate is removed. Therefore, when an n-electrode is provided on the exposed surface, carriers easily spread over the entire substrate, the threshold value is reduced, and the output is improved. Furthermore, an n-type impurity can be implanted from the substrate surface side on which the n-electrode is to be formed by ion implantation, so that the carrier concentration can be as high as the implantation depth.
[0040]
[Example 2]
In the first embodiment, when growing the second
[0041]
[Example 3]
FIG. 3 is a schematic sectional view showing the structure of a laser device according to another embodiment of the present invention. Hereinafter, the third embodiment will be described in detail with reference to FIG.
[0042]
In the first embodiment, after growing the first
[0043]
After completion of the reaction, the heterogeneous substrate, the underlayer, the protective film, and a part of the first nitride semiconductor layer are removed to obtain a nitride semiconductor substrate. Thereafter, the wafer is set in the MOVPE apparatus in the same manner as in the first embodiment, and the layers from the
[0044]
After the growth, the wafer is taken out of the reaction vessel, a mask is formed on the surface of the uppermost p-
[0045]
Next, a mask having a predetermined shape is applied to the p-
[0046]
After forming the n-electrode and the p-electrode as described above, the semiconductor device is cleaved in the same manner as in the first embodiment to form a resonance surface of the laser device on the cleavage surface of the nitride semiconductor. After cleavage, the resultant was separated into chips to obtain a laser device as shown in FIG. 3, and a laser device having substantially the same characteristics as in Example 1 was obtained.
[0047]
In the case of a laser device having an n-electrode and a p-electrode formed on the same surface as shown in FIG. 3, a p-pad electrode is formed and the bonding position is shifted from the ridge. Further, in a laser device having a ridge on the p-layer side and taking out the n-electrode and the p-electrode from the same surface side, as shown in FIG. 3, the ridge should be located closer to the n-electrode from the center. However, the threshold value tends to decrease.
[0048]
[Example 4]
FIG. 4 is a schematic sectional view showing the structure of an LED element according to another embodiment of the present invention. Hereinafter, a fourth embodiment will be described with reference to FIG.
[0049]
In Example 1, after growing the first
[0050]
(Buffer layer 41)
Subsequently, while the wafer was kept in the reaction vessel, 1 × 10 17 / Cm 3 Doped In 0.01 Ga 0.99 A
[0051]
(Active layer 42)
Next, a barrier layer made of 150 Å of GaN and 30 Å of In 0.4 Ga 0.6 An active layer having a multiple quantum well structure in which three well layers made of N are stacked, and finally a barrier layer is stacked, is grown.
[0052]
(P-side cladding layer 43)
Next, 5 × 10 19 / Cm 3 Doped p-type Al 0.1 Ga 0.9 A p-side cladding layer made of N is grown to a thickness of 500 Å.
[0053]
(P-side contact layer 44)
Finally Mg1 × 10 20 / Cm 3 A p-side contact layer made of doped GaN is grown to a thickness of 0.1 μm.
[0054]
After the completion of the reaction, a mask having a predetermined shape is formed on the surface of the uppermost p-
[0055]
After etching, almost 200 nm of a translucent p-
[0056]
This LED element emitted pure green light of 520 nm at a forward voltage of 20 mA, Vf was 3.2 V, which was lower than that of the conventional LED, and the withstand voltage in the reverse direction was more than doubled. The improvement in the reverse breakdown voltage is due to the growth of the LED element on the nitride semiconductor substrate having few crystal defects.
[0057]
【The invention's effect】
As described above, when the nitride semiconductor substrate of the present invention is used, an n-electrode can be formed in any layer. Therefore, when an element structure such as an LED element and an LD element is formed on the nitride semiconductor substrate, This is very useful as a substrate for forming an n-electrode. In addition, by removing a heterogeneous substrate and using only a nitride semiconductor substrate, for example, in a device that generates heat, such as a light-emitting device, heat dissipation from the substrate is improved, the life is extended, and the reliability is improved.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view for sequentially explaining the structure of a wafer obtained in each step in a manufacturing method for obtaining a nitride semiconductor substrate of the present invention.
FIG. 2 is a schematic sectional view showing the structure of a laser device according to one embodiment of the present invention.
FIG. 3 is a schematic sectional view showing the structure of a laser device according to another embodiment of the present invention.
FIG. 4 is a schematic sectional view showing the structure of an LED element according to another embodiment of the present invention.
[Explanation of symbols]
1 ... heterogeneous substrate
2 ... Underlayer
3 ... Protective film
4... First nitride semiconductor layer
4 ′ ··· Second nitride semiconductor layer
22, 41: crack prevention layer (buffer layer)
23 ... n-side cladding layer
24 ... n-side light guide layer
25, 42... Active layer
26 ... p-side cap layer
27 ... p-side light guide layer
28, 43 ... p-side cladding layer
29, 44... P-side contact layer
30 ... insulating film
31, 45 ... p electrode
32, 46 ... p pad electrode
33, 47 ... n electrode
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6755398A JP3557894B2 (en) | 1998-03-18 | 1998-03-18 | Nitride semiconductor substrate and nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6755398A JP3557894B2 (en) | 1998-03-18 | 1998-03-18 | Nitride semiconductor substrate and nitride semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002371821A Division JP4442093B2 (en) | 2002-12-24 | 2002-12-24 | Manufacturing method of nitride semiconductor laminated substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11266034A JPH11266034A (en) | 1999-09-28 |
JP3557894B2 true JP3557894B2 (en) | 2004-08-25 |
Family
ID=13348283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6755398A Expired - Fee Related JP3557894B2 (en) | 1998-03-18 | 1998-03-18 | Nitride semiconductor substrate and nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3557894B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105633235A (en) * | 2015-12-29 | 2016-06-01 | 山东浪潮华光光电子股份有限公司 | GaN-based LED epitaxial structure with n type GaN structure and growing method thereof |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4576674B2 (en) * | 2000-06-26 | 2010-11-10 | 豊田合成株式会社 | Group III nitride compound semiconductor device |
US6586762B2 (en) | 2000-07-07 | 2003-07-01 | Nichia Corporation | Nitride semiconductor device with improved lifetime and high output power |
JP5002976B2 (en) * | 2000-11-21 | 2012-08-15 | 日亜化学工業株式会社 | Nitride semiconductor device |
JP3956941B2 (en) * | 2001-06-15 | 2007-08-08 | 日亜化学工業株式会社 | Nitride semiconductor light emitting device and light emitting device using the same |
JP2006190803A (en) * | 2005-01-06 | 2006-07-20 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device |
KR100588377B1 (en) * | 2005-05-10 | 2006-06-09 | 삼성전기주식회사 | Vertical structure gallium nitride-based light emitting diode device and manufacturing method thereof |
JP2006093744A (en) * | 2005-12-22 | 2006-04-06 | Mitsubishi Cable Ind Ltd | Ultraviolet light emitting element |
JP2010157773A (en) * | 2010-04-13 | 2010-07-15 | ▲さん▼圓光電股▲ふん▼有限公司 | Method of manufacturing light emitting diode device |
-
1998
- 1998-03-18 JP JP6755398A patent/JP3557894B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105633235A (en) * | 2015-12-29 | 2016-06-01 | 山东浪潮华光光电子股份有限公司 | GaN-based LED epitaxial structure with n type GaN structure and growing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JPH11266034A (en) | 1999-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3835384B2 (en) | Nitride semiconductor device | |
JP3436128B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
CN1964094B (en) | Nitride semiconductor device | |
JP3876518B2 (en) | Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate | |
JP3346735B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
JP3491538B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
JP3456413B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
JP3460581B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
JP3446660B2 (en) | Nitride semiconductor light emitting device | |
JP3551751B2 (en) | Method for growing nitride semiconductor | |
JP3651260B2 (en) | Nitride semiconductor device | |
JP4291960B2 (en) | Nitride semiconductor device | |
JP3557894B2 (en) | Nitride semiconductor substrate and nitride semiconductor device | |
JPH11191637A (en) | Nitride semiconductor device | |
JP3951973B2 (en) | Nitride semiconductor device | |
JP4873116B2 (en) | Nitride semiconductor laser device and manufacturing method thereof | |
JP3794530B2 (en) | Nitride semiconductor laser device | |
JP3448196B2 (en) | Nitride semiconductor light emitting device | |
JP3847000B2 (en) | Nitride semiconductor device having nitride semiconductor layer with active layer on nitride semiconductor substrate and method for growing the same | |
JP4442093B2 (en) | Manufacturing method of nitride semiconductor laminated substrate | |
JP2008034862A (en) | Nitride semiconductor growth method | |
JP3525773B2 (en) | Nitride semiconductor substrate and nitride semiconductor device using the same | |
JP3496480B2 (en) | Nitride semiconductor device | |
JPH11330622A (en) | Nitride semiconductor element | |
JP4628651B2 (en) | Manufacturing method of nitride semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040219 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |