[go: up one dir, main page]

JP4634837B2 - 高周波パッケージ、送受信モジュールおよび無線装置 - Google Patents

高周波パッケージ、送受信モジュールおよび無線装置 Download PDF

Info

Publication number
JP4634837B2
JP4634837B2 JP2005083811A JP2005083811A JP4634837B2 JP 4634837 B2 JP4634837 B2 JP 4634837B2 JP 2005083811 A JP2005083811 A JP 2005083811A JP 2005083811 A JP2005083811 A JP 2005083811A JP 4634837 B2 JP4634837 B2 JP 4634837B2
Authority
JP
Japan
Prior art keywords
frequency
signal
inner layer
signal line
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005083811A
Other languages
English (en)
Other versions
JP2005311338A (ja
Inventor
浩一 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005083811A priority Critical patent/JP4634837B2/ja
Priority to EP05726991.2A priority patent/EP1729340B1/en
Priority to US10/555,651 priority patent/US7336221B2/en
Priority to PCT/JP2005/005432 priority patent/WO2005093828A1/ja
Publication of JP2005311338A publication Critical patent/JP2005311338A/ja
Application granted granted Critical
Publication of JP4634837B2 publication Critical patent/JP4634837B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、マイクロ波帯またはミリ波帯などの高周波帯で動作する高周波半導体を搭載する高周波パッケージ、該高周波パッケージを用いた送受信モジュールおよび無線装置に関し、さらに詳しくは高周波半導体から発生される高周波信号の外部への漏洩を抑止することが可能な高周波パッケージ、該高周波パッケージを用いた送受信モジュールおよび無線装置に関するものである。
従来の無線装置において、例えば車載ミリ波レーダでは、ミリ波帯の電磁波を使用し、前方の車両との距離、相対速度の検知によって、クルーズコントロールや衝突不可避時のドライバーへの被害軽減などの安全性対策に適用されている。このような車載ミリ波レーダでは、送信信号を得るために、低い周波数から逓倍する方式が多いが、この場合、多くの周波数成分がモジュール内に存在するため、所望のＥＭＩ特性を満足するのが非常に困難となっている。
車載ミリ波レーダにおいて、送受信モジュールは、通常、無線装置用の高周波半導体が搭載された高周波パッケージ、この高周波パッケージにバイアス信号および制御信号を供給する制御／インタフェース基板、および導波管プレートなどを備えて構成されるが、上記のＥＭＩ特性を満足させるために、従来は、送受信モジュール全体を金属カバーで覆うよう構成することが多い。
しかしながら、送受信モジュール全体を金属カバーで覆うように構成した場合、高価な筐体等が必要となるため、低コスト化のためにも、高周波パッケージ内で、上記のＥＭＩ特性を満足するような対策が望まれている。
特許文献１では、金属製のベース部材上に、高周波信号用集積回路部品および誘電体基板を実装し、誘電体基板上にマイクロスリップラインを形成し、これらを金属製のフレーム部材および蓋部材で覆うようにしており、ベース部材に実装される高周波信号用集積回路部品は、バイアス端子を介してバイアスが供給される。
特開２０００−３１８１２号公報
上記従来技術では、高周波パッケージを金属ベース、金属製フレーム部材、金属の蓋部材で囲むようにしているので、外部への高周波成分の漏洩はある程度は抑制されるが、バイアス端子を介して漏れる高周波成分に関しては、何の対策もされていない。このため、高周波パッケージ内の誘電体基板、バイアス端子に電磁結合した高周波信号がバイアス端子を介してそのまま外部に放射されてしまうという問題がある。
本発明は、上記に鑑みてなされたものであって、外部への高周波成分の漏洩を高周波パッケージ内で抑止するようにして、低コストで高周波シールド性能の高い高周波パッケージ、送受信モジュールおよび無線装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、前記多層誘電体基板に、前記高周波半導体のバイアス／制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、前記電磁シールド部材の外側に配設され、バイアス／制御信号用の外部端子に接続される第２の信号ビアと、第１の信号ビアと第２の信号ビアを接続する内層信号線路と、前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される内層接地導体と、前記内層接地導体上であって、前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される複数のグランドビアと備えるとともに、前記内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設けるようにしている。
この発明では、バイアス／制御信号用が伝送される内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設けるようにしているので、内層信号線路に結合した高周波信号を表皮効果により抵抗体で吸収させるとともに、バイアス電圧あるいは制御信号は電圧降下なく通過させる。
この発明によれば、バイアス／制御信号用が伝送される内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設けるようにしているので、内層信号線路に結合した高周波信号が表皮効果によって抵抗体で吸収されるとともに、バイアス電圧あるいは制御信号は電圧降下なく通過させることができ、これにより、安価な構成によって信号ビアあるいは内層信号線路、外部端子を経由して高周波信号が高周波パッケージの外部に放射されることを抑止することができる。
以下に、本発明にかかる高周波パッケージ、送受信モジュールおよび無線装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
図１〜図８に従って本発明の実施の形態１について説明する。図１は本発明を適用する無線装置を構成するレーダ装置１の機能ブロック図を示すものである。まず図１に従って、レーダ装置１の機能的な内部構成について説明する。
このレーダ装置１は、ミリ波帯（例えば７６ＧＨｚ）の電磁波を使用し、前方の目標物（車両など）との距離および相対速度を検知する機能を有するＦＭ−ＣＷレーダである。ＦＭ−ＣＷレーダは、周波数変調された高周波信号（送信信号）を目標に照射し、目標から反射した信号（受信信号）と送信信号の周波数の差を検出し、その周波数を使って目標までの距離および相対速度を算出するものである。
図１において、レーダ装置１は、高周波パッケージ２、高周波パッケージ２内の各種高周波半導体素子を駆動制御する制御回路３、変調回路４を含む送受信モジュール６と、送受信アンテナが形成されたアンテナ７と、外部機器と接続されて各種信号処理を行う信号処理基板８とを備えている。
信号処理基板８に搭載された各種半導体回路デバイスは、本レーダ装置１の全体の制御を行う機能を有するとともに、送受信モジュール６から得られるビデオ信号に基づいてＦＦＴ（高速フーリエ変換）等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。
変調回路４は、信号処理基板８からの制御信号にあわせ、送信用の周波数変調電圧を出力する。制御回路３は、入力される制御信号（同期クロックなど）に従って動作し、高周波パッケージ２に対しバイアス電圧、ＭＭＩＣ（Monolithic Microwave IC）の制御信号、変調信号などを出力する。
高周波パッケージ２は、電圧制御発振器（ＶＣＯ）３０と、電力分配器３２と、逓倍器３３と、増幅器３４と、導波管端子などで構成される送信端子３５と、受信端子３６と、低雑音増幅器（ＬＮＡ）３８と、ミクサ（ＭＩＸ）３９とを備えている。なお、高周波パッケージ２の大きさは、例えば、１０〜４０ｍｍ角である。
つぎに、動作について説明する。電圧制御発振器３０は周波数変調された高周波信号を出力する。電力分配器３２は、電圧制御発振器３０の出力を２方向に電力分配する。逓倍器３３は、この電力分配器３２の一方の出力を受け、その周波数をＮ倍（Ｎ≧２の整数）に逓倍し、出力する。増幅器３４は、逓倍器３３の出力を電力増幅し、送信端子３５に向けて送信信号を出力する。この送信信号は、例えば導波管などの導波路を介してアンテナ７の送信アンテナに送られ、空間に照射される。
アンテナ７の受信アンテナは、目標から反射してくる受信波を受信する。アンテナ７から出力された受信波は受信端子３６を介して増幅器３８に入力される。増幅器３８はアンテナ７からの出力を低雑音増幅する。ミクサ３９は、電力分配器３２から入力される高周波信号のＮ倍周波数の信号と増幅器３８の出力周波数の和及び差の周波数を有するビデオ信号を信号処理基板８に出力する。信号処理基板８は、ビデオ信号に基づいてＦＦＴ（高速フーリエ変換）等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。演算された目標物との距離及び相対速度は、外部機器に送信される。
レーダ装置１は、送受信モジュール６と、信号処理基板８と、信号処理基板８への電源供給線、入出力信号線などを含むケーブル１３などを備えている。
図２は、送受信モジュール６の構成を示す断面図である。送受信モジュール６は、図２に示すように、図１の送信端子３５，受信端子３６に接続される導波管１６が形成された導波管プレート１７を備える。導波管プレート１７の下面にはアンテナ７が接続される。また、送受信モジュール６は、導波管プレート１７の上面に搭載される高周波パッケージ２と、図１の制御回路３あるいは変調回路４などを構成する電子回路１９などが搭載されるモジュール制御基板（制御／インタフェース基板ともいう）２１とを備えている。図２においては、高周波パッケージ２の構成要素として、接地されている金属製のキャリア２２，多層誘電体基板２３およびシールリング２４、カバー２５などが示されている。
図３は高周波パッケージ２の斜視図、図４はカバーを外した状態での高周波パッケージ２の斜視図である。図において、多層誘電体基板２３の側面は棚段形状を成しており、棚段の上面には外部端子５１が形成されている。図４において、多層誘電体基板２３の上面側にはカバー２５の取り付け面Ｘ１が形成される。また、多層誘電体基板２３の上面に面してキャビティ（空洞）Ｘ２、Ｘ３が形成されている。このキャビティＸ２、Ｘ３内に、更に小さい凹形状のキャビティ４０が設けられている。キャビティ４０内には、ＭＭＩＣ３７が収容され、装着される。
つぎに、図５はカバー２５を除去した状態での高周波パッケージ２を示す平面図である。図２および図５に示すように、導波管１６が形成された導波管プレート１７上には、接地されている金属製のキャリア２２と、制御回路３および変調回路４などを構成する電子回路１９などが搭載されるモジュール制御基板２１とが搭載されている。キャリア２２にも導波管２７が形成され、キャリア２２は、フランジ２８に形成されたネジ孔２６ａにネジ２６を挿入することによって導波管プレート１７に固定されている。キャリア２２上には、多層誘電体基板２３が搭載されており、この多層誘電体基板２３の中央部には、１〜複数（この場合２個）の凹部、すなわちキャビティ４０が形成されている。
キャビティ４０の底面（上面）４１上には、図１の高周波パッケージ２内に含まれる復数の高周波半導体（ＭＭＩＣ）４３が収容されている。ここで云う高周波半導体４３は、図１の高周波パッケージ２内に含まれる電圧制御発振器（ＶＣＯ）３０、電力分配器３２、逓倍器３３、増幅器３４、低雑音増幅器（ＬＮＡ）３８、またはミクサ（ＭＩＸ）３９の総称である。
図５に示すように、一方の（図示上側）キャビティ４０には、低雑音増幅器（ＬＮＡ）３８、またはミクサ（ＭＩＸ）３９などの受信系高周波半導体が収容され、他方の（図示下側）キャビティ４０には、電圧制御発振器（ＶＣＯ）３０、電力分配器３２、逓倍器３３，増幅器３４などの送信系高周波半導体が収容されている。
多層誘電体基板２３上には、高周波半導体４３から外部への不要放射をシールドする金属製の枠形状のシールリング２４が搭載され、さらにシールリング２４上にはカバー２５が設けられている。シールリング２４およびカバー２５によって、多層誘電体基板２３の表層の一部および高周波半導体４３を覆う電磁シールド部材を構成している。
図５に示すように、２つのキャビティ４０を画成するためのシールリング２４´には、フィードスルー４２が設けられており、上側のキャビティ４０に収容されたミクサ（ＭＩＸ）３９と下側のキャビティ４０に収容された電力分配器３２との間はフィードスルー４２およびマイクロストリップ線路４５によって接続されている。フィードスルー４２は、信号ピンあるいはマイクロストリップ線路を誘電体で覆うように構成され、これにより各キャビティ４０では気密状態を保持したまま、２つのキャビティ４０間で高周波信号が伝送される。図５において、符号４６は、マイクロストリップ−導波管変換器である。
また、多層誘電体基板２３側には、高周波半導体４３にバイアス電圧を供給したり、あるいは高周波半導体４３との間で制御信号を入出力するための導体パッド（以下、バイアス／制御信号用パッドという）５０が設けられている。高周波半導体４３側にも、導体パッド（バイアス／制御信号用端子）４９が設けられている。バイアス／制御信号用パッド５０と高周波半導体４３の導体パッド４９との間、あるいは高周波半導体４３とマイクロストリップ線路４５との間などは、金などで構成されるワイヤ４４によってワイヤボンディング接続されている。なお、ワイヤ４４による接続に代えて、金属バンプあるいはリボンによってこれらの接続をとるようにしてもよい。
シールリング２４の外側の多層誘電体基板２３上には、外部端子５１が設けられている。外部端子５１は、図６に示すように、多層誘電体基板２３内に形成された信号ビア６５（信号スルーホール）及び内層信号線路６０を介してシールリング２４の内側の多層誘電体基板２３上に設けられたバイアス／制御信号用パッド５０と電気的に接続されている。これらの外部端子５１は、図２に示すように、ワイヤ４１を介してモジュール制御基板２１上に形成された外部端子５２などに接続されている。
ここで、図２に示すように、内層信号線路６０には、線路の上面または下面に抵抗膜８０が付着されており、この抵抗膜８０によって、内層信号線路６０を介した高周波信号（不要波）の外部への漏洩を抑制するようにしている。この抵抗膜８０に関しては、本発明の要部であり、後で詳述する。
図６は、高周波パッケージ２の多層誘電体基板２３内のビア構造（スルーホール構造）を詳細に示す図である。図６においては、バイアス／制御信号用ビア（以下信号ビアという）６５は、白抜きで示し、グランドビア７５はハッチング付きで示している。この場合、多層誘電体基板２３は、多層誘電体基板２３の第１層の中央部が削除されることによって、キャビティ４０が形成されている。キャビティ４０の底面、すなわち第３層の表面には、表層接地導体としてのグランド面５３が形成されており、このグランド面５３に半田または導電性接着剤５４を介して高周波半導体４３が搭載される。高周波半導体４３の下に配置されるグランド面５３には、グランド面５３およびキャリア２２間を接続する複数のグランドビア７５ａが設けられている。
キャビティ４０の側壁（多層誘電体基板２３の第１層の側壁面）５５は、この場合、誘電体が露出された状態にある。多層誘電体基板２３の第１層の表層（上面層）には、１〜複数のバイアス／制御信号用パッド５０が設けられているが、これらバイアス／制御信号用パッド５０の周囲の誘電体が露出された部分５６以外は、表層接地導体としてのグランドパターン５７が形成されており、表層を介して多層誘電体基板２３の内部に高周波信号が進入することを防止している。
多層誘電体基板２３の第１層におけるシールリング２４の直下近傍には、高周波半導体４３から発生する高周波成分をシールドするためのＲＦシールドビア７５ｂが設けられている。なお、ＲＦシールドビア７５ｂは、紙面に垂直な方向にも複数個並べられている。多層誘電体基板２３の第１層中で、キャビティ４０の側壁５５からＲＦシールドビア７５ｂが設けられている箇所までの領域をキャビティ側縁部７１と呼称する。また、キャビティ側縁部７１の表層に設けられるグランドパターン５７を側縁部表層グランドパターンと呼ぶこととする。ＲＦシールドビア７５ｂは、側縁部表層グランドパターン５７および多層誘電体基板２３の内層に形成された内層接地導体７０に接続されている。
シールリング２４の内側に配置されるバイアス／制御信号用パッド５０は、１〜複数の信号ビア６５および１〜複数の内層信号線路６０を介してシールリング２４の外側に配置される外部端子５１と接続されている。信号ビア６５の周囲には、誘電体を挟んで複数のグランドビア７５ｃが配されており、これら複数のグランドビア７５ｃによって信号ビア７５からの電界をシールドしている。
図６においては、内層接地導体７０を簡略化して示しているが、内層接地導体は７０は、基本的には、図７−１〜図７−４および図８に示すように、ベタグランド層として全ての層間に設けられている。
図７−１〜図７−４は、図６において左側に配置された２つの信号ビア６５の周辺の様子を各層間において示したものである。図７−１（面Ａ）は第１層と第２層との間の状況を示すもので、図７−２（面Ｂ）は第３層と第４層との間の状況を示すもので、図７−３（面Ｃ）は、第４層と第５層との間の状況を示すもので、図７−４（面Ｄ）は、第５層とキャリア２２との間の状況を示すものである。
図７−１（面Ａ）および図７−２（面Ｂ）においては、２つの信号ビア６５の周りには、誘電体６１を挟んで複数のグランドビア７５および内層接地導体７０が配置されている。図７−３（面Ｃ）においては、２つの信号ビア６５と、これら２つの信号ビア６５間を接続する内層信号線路６０とが配置されており、これら信号ビア６５および内層信号線路６０の周りには、誘電体６１を挟んで複数のグランドビア７５さらには内層接地導体７０が配置されている。さらに、内層信号線路６０には、外部への高周波成分の漏洩を抑制するための抵抗膜８０が付着されており、また内層信号線路６０には、先端開放線路８３が形成されている。図７−４（面Ｄ）においては、信号ビア６５および内層信号線路６０が配置されておらず、グランドビア７５および内層接地導体７０のみが配置されている。
図８は、任意の層の配線パターンの一例を示すものである。図８に示すように、信号ビア６５の周りには、誘電体６１を挟んで複数のグランドビア７５さらには内層接地導体７０が配置されている。また、内層信号線路６０が存在する箇所では、信号ビア６５に接続された内層信号線路６０の周囲には、誘電体６１を挟んで、複数のグランドビア７５さらには内層接地導体７０が配置されている。図８においても、内層信号線路６０には、外部への高周波成分の漏洩を抑制するための抵抗膜８０が付着されている。
ここで、図２〜図８に示す本高周波パッケージ２は、以下に示す２つの特徴的な構成（ａ）、（ｂ）を備えている。
（ａ）図２，図６〜図８に示すように、内層信号線路６０の上面および下面のうちの少なくとも一方の面に、抵抗膜８０を設ける。これにより、キャビティ４０の側壁５５あるいはバイアス／制御信号用パッド５０の周囲の誘電体５６を介して進入して信号ビア６５あるいは内層信号線路６０に結合した高周波信号を表皮効果により抵抗体で吸収させるとともに、バイアス用のＤＣ電圧あるいは制御信号用の低中周波信号は電圧降下なく通過させる。このような構成により、信号ビア６５あるいは内層信号線路６０、外部端子５１を経由して高周波信号が高周波パッケージ２の外部に放射されることを抑止する。
（ｂ）キャビティ側縁部７１における側壁５５の近傍に、複数のグランドビア（側壁グランドビアともいう）８１が側壁５５に沿った方向（図６の紙面に垂直な方向、以下、奥行き方向という）に並べられて形成される１列の側壁グランドビア列８２を設ける。そして、この側壁グランドビア列８２と、信号ビア６５を挟んで最短距離にあるＲＦシールドビア列８４（信号ビアから最短距離にあるＲＦシールドビア７５ｂからなるビア列）との間隔を、高周波パッケージ２内にて使用する高周波信号の実効波長λgの１／２未満の値として設定している。また、各グランドビア列８２，８４における各グランドビアの隣接間隔もλg／２未満の値として設定している。これにより、キャビティ４０の側壁５５への高周波信号の進入を抑圧するとともに、高周波信号の奥行き方向への通過を抑圧する。このため、キャビティ側縁部７１内に高周波成分が結合することを抑圧することができ、たとえバイアス／制御信号用パッド５０の周囲の誘電体５６さらにはキャビティ４０の側壁５５などを介して高周波信号が多層誘電体基板２３内に進入したとしても、奥行き方向への通過量が小さくなるため、信号ビア６５あるいは内層信号線路６０への高周波信号の結合を抑圧することができる。したがって、これら信号ビア６５、内層信号線路６０、外部端子５１を経由して高周波信号が高周波パッケージ２の外部に放射されることを抑止することができる。
なお、高周波パッケージ２は次のような特徴（ｃ）を兼ね備えていてもよい。
（ｃ）図６および図７−３に示すように、内層信号線路６０には、先端開放線路８３を設ける。このような先端開放線路８３を設けるようにしているので、キャビティ４０の側壁５５あるいはバイアス／制御信号用パッド５０の周囲の誘電体５６を介して信号ビア６５あるいは内層信号線路６０に結合した高周波信号を先端開放線路８３の箇所で反射することができ、これにより高周波信号が先端開放線路８３より先まで通過することを抑圧し、外部端子５１を介した外部への高周波成分の漏洩を抑止することができる。
このように、本高周波パッケージ２においては、上記した特徴的な構成（ａ）、（ｂ）を備えることにより、本高周波パッケージ２における高周波信号の外部への放射を抑制するようにしている。
つぎに、本発明の要部である上記した特徴的な構成（ａ）について、詳述する。多層誘電体基板２３内には、例えば、バイアス／制御信号用パッド５０の周囲の誘電体５６さらにはキャビティ４０の側壁５５などを介して高周波半導体４３からの高周波成分が進入して、信号ビア６５あるいは内層信号線路６０に電磁結合して、これら内層信号線路６０、信号ビア６５、外部端子５１を介して高周波パッケージ２の外部に出ようとする。
しかし、本高周波パッケージ２においては、図６〜図８に示すように、内層信号線路６０の上面のみ、あるいは下面のみ、あるいは両面に高抵抗の抵抗膜８０を塗布、付着するようにしている。したがって、信号ビア６５あるいは内層信号線路６０に高周波成分が電磁結合したとしても、これら高周波成分は表皮効果により、内層信号線路６０の表面側に形成された抵抗膜８０を流れ、抵抗膜８０で吸収される。したがって、内層信号線路６０に進入した高周波成分は、抵抗膜８０の先まで通過することができなくなり、これにより外部端子５１を介したパッケージ外部への高周波成分の漏洩を抑止することができる。なお、内層信号線路６０を通過させる必要があるバイアス用のＤＣ電圧あるいは制御信号用の低中周波信号は、内層信号線路６０の表層の抵抗膜８０を流れるわけではないので、内層信号線路６０を電圧降下なく通過させることができる。
このように、内層信号線路６０に抵抗膜８０を形成するようにしているので、高周波信号は表皮効果によって抵抗膜８０で吸収されるようになり、これにより高周波パッケージ単体で、高周波信号の放射レベルの抑圧を行うことができる。
なお、抵抗膜８０は、内層信号線路６０の全長に亘って形成するようにしてもよいし、図８に示すように、内層信号線路６０の信号入力側、あるいは信号出力側、あるいは信号入出力側などの一部に接着するようにしてもよい。
信号入力側とは、内層信号線路６０において、バイアス／制御信号用パッド５０側に接続された信号ビア６５に近い方の領域をいい、信号出力側とは、内層信号線路６０において、外部端子５１側に接続された信号ビア６５に近い方の領域をいっている。抵抗膜８０を信号入力側に配した場合は、高周波信号の外部への漏れを入口で抑えることができ、パッケージ内層への高周波信号の拡散を防ぐことができる。また、抵抗膜８０を信号出力側に配した場合は、高周波信号の外部への漏れを出口で抑えることができ、確実に高周波信号の漏れを抑えることができる。また、抵抗膜８０を一部に塗布する場合は、塗布材の削減効果があるとともに、塗布材と隣接線路との短絡を防ぐようにマスク処理したり、レジストを余計に塗布したり、線路間隔を精密に制御して配線パターンを作ったりする煩雑な手間を軽減することができるという効果もある。
このようにこの実施の形態１によれば、上記した特徴的な構成（ａ）、（ｂ）を備えるようにしており、高周波パッケージ２の内部で高周波成分のシールド処理を確実に行うことができ、これにより高周波パッケージの外部への高周波成分の漏洩を確実に抑圧する事ができる。したがって、低コストで高周波シールド性能の高い高周波パッケージ、送受信モジュールさらには無線装置を実現することができる。
なお、上記実施の形態１では、多層誘電体基板２３内に形成したキャビティ４０内に高周波半導体４３を収容する構成の高周波パッケージ２に本発明を適用するようにしたが、本発明は、キャビティ４０を持たない多層誘電体基板２３の表層に高周波半導体４３を搭載するような構成の高周波パッケージ２にも適用することができる。
実施の形態２．
この発明の実施の形態２を図９にしたがって説明する。実施の形態３は、フリップチップ実装の高周波半導体（ＭＭＩＣ）９０を搭載する高周波パッケージ９１に、本発明を適用するようにしている。
図９に示すフリップチップ実装の高周波半導体９０は、その底面に多数のバンプ９２を有しており、これらバンプ９２を介して高周波半導体９０と多層誘電体基板２３との間を接続する。９２ａは信号バンプ、９２ｂはグランドバンプである。
接地されたキャリア２２上には、多層誘電体基板２３が形成されている。多層誘電体基板２３上には、前述のシールリング２４およびカバー２５が形成されており、これらシールリング２４およびカバー２５によって高周波半導体９０がシールドされている。高周波半導体９０は、多層誘電体基板２３の表層に設けられた導体パッド９４にフリップチップ実装される。多層誘電体基板２３の各層には、実施の形態１で示した図６の高周波パッケージ２と同様、表層接地導体９３、内層接地導体７０および内層信号線路６０が適宜形成されており、内層接地導体７０、表層接地導体９３およびキャリア２２などの間をグランドビア７５で接続している。また信号バンプ９２ａと外部端子５１との間は、信号ビア６５および内層信号線路６０によって接続されている。
この実施の形態２においても、内層信号線路６０の信号入力側に抵抗膜８０ａを形成し、内層信号線路６０の信号出力側に抵抗膜８０ｂを形成するようにしており、高周波信号は表皮効果によって抵抗膜８０ａ，８０ｂで吸収される。したがって、信号ビア６５あるいは内層信号線路６０、外部端子５１を経由して高周波信号が高周波パッケージ２の外部に放射されることが抑止される。
以上のように、本発明にかかる高周波パッケージ、送受信モジュールおよび無線装置は、ミリ波帯、マイクロ波帯の電磁波を用いた無線装置に使用し、その低価格化に有用である。
この発明を適用するＦＭ−ＣＷレーダの機能ブロック図である。 送受信モジュールの構成を示す断面図である。 実施の形態１の高周波パッケージの斜視図である。 実施の形態１の高周波パッケージのカバーを外した状態の斜視図である。 実施の形態１の高周波パッケージの平面図である。 実施の形態１の高周波パッケージの多層誘電体基板のビア構造を詳細に示す断面図である。 図６の多層誘電体基板の面Ａの状態を示す図である。 図６の多層誘電体基板の面Ｂの状態を示す図である。 図６の多層誘電体基板の面Ｃの状態を示す図である。 図６の多層誘電体基板の面Ｄの状態を示す図である。 内層信号線路、内層接地導体、グランドビア、信号ビアなどの配置パターン例を示す平面図である。 実施の形態２の高周波パッケージを示す断面図である。
符号の説明
１ 無線装置
２，２´，９１ 高周波パッケージ
３ 制御回路
４ 変調回路
６ 送受信モジュール
７ アンテナ
８ 信号処理基板
１０ ケーシング
１２ レドーム
１３ ケーブル
１４ コネクタ
１６ 導波管
１７ 導波管プレート
２１ モジュール制御基板
２２ キャリア
２３ 多層誘電体基板
２４ シールリング
２５ カバー
２７ 導波管
３０ 電圧制御発振器
３２ 電力分配器
３３ 逓倍器
３５ 送信導波管端子
３６ 受信導波管端子
３７ ＭＭＩＣ
３９ ミクサ
４０ キャビティ
４１，４４ ワイヤ
４２ フィードスルー
４３，６６ 高周波半導体
４５ マイクロストリップ線路
５０ バイアス／制御信号用パッド
５１，５２ 外部端子
５３ グランド面
５５ 側壁
５６，６１ 誘電体
５７ 側縁部表層グランドパターン
６０ 内層信号線路
６５ 信号ビア
６５ 内層信号線路
７０ 内層接地導体
７１ キャビティ側縁部
８０，８０ａ，８０ｂ 抵抗膜
８１ 側壁グランドビア
８２ 側壁グランドビア列
８３ 先端開放線路
８４ グランドビア列（シールドビア列）
９０ 高周波半導体
９２ バンプ

Claims (7)

  1. 高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、
    前記多層誘電体基板に、
    前記高周波半導体のバイアス用または制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、
    前記電磁シールド部材の外側に配設され、バイアス用または制御信号用の外部端子に接続される第２の信号ビアと、
    第１の信号ビアと第２の信号ビアを接続する内層信号線路と、
    前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される内層接地導体と、
    前記内層接地導体上であって、前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される複数のグランドビアと、
    を備えるとともに、
    前記内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設けるようにしたことを特徴とする高周波パッケージ。
  2. 前記抵抗膜は、内層信号線路における第１の信号ビア側の近傍に設けることを特徴とする請求項１に記載の高周波パッケージ。
  3. 前記抵抗膜は、内層信号線路における第２の信号ビア側の近傍に設けることを特徴とする請求項１に記載の高周波パッケージ。
  4. 前記多層誘電体基板は、底面に接地導体が形成されてこの底面に高周波半導体が載置されるキャビティを有し、
    前記第１の信号ビアは導体パッドに接続され、この導体パッドが前記高周波半導体の前記バイアス用または制御信号用端子にワイヤで接続され、
    前記バイアス用または制御信号用の外部端子は、外部基板とワイヤで接続されていることを特徴とする請求項１〜３のいずれか一つに記載の高周波パッケージ。
  5. 前記複数のグランドビアの隣接間隔は、前記高周波半導体で使用する高周波信号の実効波長の略１／２未満であることを特徴とする請求項１〜４のいずれか一つに記載の高周波パッケージ。
  6. 請求項１〜５のいずれか一つに記載の高周波パッケージであって、前記高周波半導体は、周波数変調された送信波を送信処理する送信系回路および目標から反射してくる受信波を受信処理する受信系回路を備える高周波パッケージと、
    高周波パッケージとの前記高周波半導体との間で送信波および受信波を入出力する導波管端子と、
    高周波パッケージの高周波半導体にバイアス信号を供給し、高周波半導体との間で制御信号を授受し、高周波半導体から出力される送信波を変調制御する外部基板と、
    を備えることを特徴とする送受信モジュール。
  7. 請求項６に記載の送受信モジュールと、
    前記送受信モジュールの導波管端子を介して入出力される高周波信号を送受信するアンテナと、
    前記高周波パッケージの受信系回路の出力を低周波信号に変換する電子回路と、
    該電子回路で変換された低周波信号に基づいて目標までの距離、相対速度を演算する信号処理基板と、
    を備える無線装置。
JP2005083811A 2004-03-26 2005-03-23 高周波パッケージ、送受信モジュールおよび無線装置 Expired - Lifetime JP4634837B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005083811A JP4634837B2 (ja) 2004-03-26 2005-03-23 高周波パッケージ、送受信モジュールおよび無線装置
EP05726991.2A EP1729340B1 (en) 2004-03-26 2005-03-24 High frequency package, transmitting and receiving module and wireless equipment
US10/555,651 US7336221B2 (en) 2004-03-26 2005-03-24 High frequency package, transmitting and receiving module and wireless equipment
PCT/JP2005/005432 WO2005093828A1 (ja) 2004-03-26 2005-03-24 高周波パッケージ、送受信モジュールおよび無線装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004092044 2004-03-26
JP2005083811A JP4634837B2 (ja) 2004-03-26 2005-03-23 高周波パッケージ、送受信モジュールおよび無線装置

Publications (2)

Publication Number Publication Date
JP2005311338A JP2005311338A (ja) 2005-11-04
JP4634837B2 true JP4634837B2 (ja) 2011-02-16

Family

ID=35439686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005083811A Expired - Lifetime JP4634837B2 (ja) 2004-03-26 2005-03-23 高周波パッケージ、送受信モジュールおよび無線装置

Country Status (1)

Country Link
JP (1) JP4634837B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022092787A1 (ko) * 2020-10-30 2022-05-05 주식회사 아모센스 도파관

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786579B2 (ja) * 2007-03-29 2011-10-05 三菱電機株式会社 高周波モジュール
KR100870134B1 (ko) 2007-10-05 2008-11-24 한국전자통신연구원 초고주파 단일 집적회로용 초광대역 밀봉 표면 실장 패키지
JP4942776B2 (ja) * 2009-01-23 2012-05-30 日立オートモティブシステムズ株式会社 電子デバイスパッケージ構造及びそれが用いられた電子回路モジュール
JP5093137B2 (ja) * 2009-02-02 2012-12-05 三菱電機株式会社 高周波モジュール
JP6400108B2 (ja) * 2014-08-26 2018-10-03 三菱電機株式会社 高周波モジュール
JP6828576B2 (ja) * 2017-04-26 2021-02-10 富士通株式会社 高周波モジュール、無線装置、及び高周波モジュールの製造方法
JP7278233B2 (ja) * 2020-03-19 2023-05-19 株式会社ソニー・インタラクティブエンタテインメント 電子機器
CN118120049A (zh) * 2021-10-13 2024-05-31 三菱电机株式会社 高频半导体封装

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299906A (ja) * 1992-04-21 1993-11-12 Matsushita Electric Ind Co Ltd 高周波多層集積回路
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
JP2003133471A (ja) * 2001-10-26 2003-05-09 Sumitomo Metal Ind Ltd 高周波信号用の配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299906A (ja) * 1992-04-21 1993-11-12 Matsushita Electric Ind Co Ltd 高周波多層集積回路
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
JP2003133471A (ja) * 2001-10-26 2003-05-09 Sumitomo Metal Ind Ltd 高周波信号用の配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022092787A1 (ko) * 2020-10-30 2022-05-05 주식회사 아모센스 도파관

Also Published As

Publication number Publication date
JP2005311338A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
US7336221B2 (en) High frequency package, transmitting and receiving module and wireless equipment
JP5371997B2 (ja) 高周波回路パッケージおよびセンサモジュール
EP3252866B1 (en) Transmission line substrate and semiconductor package
JP4990353B2 (ja) 高周波パッケージ
JP4634836B2 (ja) 高周波パッケージ、送受信モジュールおよび無線装置
JP2008244289A (ja) 電磁シールド構造
JP4634837B2 (ja) 高周波パッケージ、送受信モジュールおよび無線装置
JP4516101B2 (ja) 伝送線路基板および半導体パッケージ
JP2004342948A (ja) 電子部品モジュール
JPH1117063A (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
JP2004071772A (ja) 高周波パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101119

R150 Certificate of patent or registration of utility model

Ref document number: 4634837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250