JP4634836B2 - High frequency package, transceiver module and radio apparatus - Google Patents
High frequency package, transceiver module and radio apparatus Download PDFInfo
- Publication number
- JP4634836B2 JP4634836B2 JP2005083810A JP2005083810A JP4634836B2 JP 4634836 B2 JP4634836 B2 JP 4634836B2 JP 2005083810 A JP2005083810 A JP 2005083810A JP 2005083810 A JP2005083810 A JP 2005083810A JP 4634836 B2 JP4634836 B2 JP 4634836B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- ground
- frequency semiconductor
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 239000004020 conductor Substances 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims description 117
- 230000005540 biological transmission Effects 0.000 claims description 33
- 239000002344 surface layer Substances 0.000 claims description 33
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、マイクロ波帯またはミリ波帯などの高周波帯で動作する高周波半導体を搭載する高周波パッケージ、該高周波パッケージを用いた送受信モジュールおよび無線装置に関し、さらに詳しくは高周波半導体から発生される高周波信号の外部への漏洩を抑止することが可能な高周波パッケージ、該高周波パッケージを用いた送受信モジュールおよび無線装置に関するものである。 The present invention relates to a high-frequency package including a high-frequency semiconductor that operates in a high-frequency band such as a microwave band or a millimeter-wave band, a transmission / reception module and a wireless device using the high-frequency package, and more particularly, a high-frequency signal generated from the high-frequency semiconductor. The present invention relates to a high-frequency package capable of suppressing leakage to the outside, a transmission / reception module and a wireless device using the high-frequency package.
従来の無線装置において、例えば車載ミリ波レーダでは、ミリ波帯の電磁波を使用し、前方の車両との距離、相対速度の検知によって、クルーズコントロールや衝突不可避時のドライバーへの被害軽減などの安全性対策に適用されている。このような車載ミリ波レーダでは、ミリ波帯の高周波送信信号を得るために、そのN分の1の周波数(Nは2以上の整数)から逓倍する方式が多いが、この場合、多くの周波数成分がモジュール内に存在するため、所望のEMI特性を満足するのが非常に困難となっている。 In conventional wireless devices, for example, in-vehicle millimeter-wave radar uses millimeter-wave electromagnetic waves and detects distance to the vehicle ahead and relative speed, thereby ensuring safety such as cruise control and mitigating damage to drivers when collisions are inevitable. It is applied to sex measures. In such an in-vehicle millimeter wave radar, in order to obtain a high frequency transmission signal in the millimeter wave band, there are many methods of multiplying from 1 / N frequency (N is an integer of 2 or more). Since the components are present in the module, it is very difficult to satisfy the desired EMI characteristics.
車載ミリ波レーダにおいて、送受信モジュールは、通常、レーダ装置用の高周波半導体が搭載された高周波パッケージ、この高周波パッケージにバイアス信号および制御信号を供給する制御/インタフェース基板、および導波管などを備えて構成されるが、上記のEMI特性を満足させるために、従来は、送受信モジュール全体を金属カバーで覆うように構成することが多い。 In an in-vehicle millimeter-wave radar, a transmission / reception module usually includes a high-frequency package on which a high-frequency semiconductor for a radar device is mounted, a control / interface board that supplies a bias signal and a control signal to the high-frequency package, a waveguide, and the like. Although configured, in order to satisfy the above-mentioned EMI characteristics, conventionally, the entire transmission / reception module is often configured to be covered with a metal cover.
しかしながら、送受信モジュール全体を金属カバーで覆うように構成した場合、高価な筐体等が必要となるため、低コスト化のためにも、高周波パッケージ内で対策が望まれている。 However, when the entire transmission / reception module is configured to be covered with a metal cover, an expensive housing or the like is required. Therefore, countermeasures are desired in the high-frequency package for cost reduction.
特許文献1では、金属製のベース部材上に、高周波信号用集積回路部品および誘電体基板を実装し、誘電体基板上にマイクロスリップラインを形成し、これらを金属製のフレーム部材および蓋部材で覆うようにしており、ベース部材に実装される高周波信号用集積回路部品は、バイアス端子を介してバイアスが供給される。
In
上記従来技術では、高周波パッケージを金属ベース、金属製フレーム部材、金属の蓋部材で囲むようにしているので、外部への高周波成分の漏洩はある程度は抑制されるが、バイアス端子を介して漏れる高周波成分に関しては、何の対策もされていない。このため、高周波パッケージ内の誘電体基板、バイアス端子に電磁結合した不要波である高周波成分がバイアス端子を介してそのまま外部に放射されてしまうという問題がある。 In the above prior art, since the high frequency package is surrounded by the metal base, the metal frame member, and the metal lid member, the leakage of the high frequency component to the outside is suppressed to some extent, but the high frequency component leaking through the bias terminal is limited. No measures have been taken. For this reason, there is a problem that a high frequency component which is an unnecessary wave electromagnetically coupled to the dielectric substrate and the bias terminal in the high frequency package is directly radiated to the outside through the bias terminal.
本発明は、上記に鑑みてなされたものであって、外部への高周波成分の漏洩を高周波パッケージ内で抑止するようにして、低コストで高周波シールド性能の高い高周波パッケージ、送受信モジュールおよび無線装置を得ることを目的とする。 The present invention has been made in view of the above, and a high-frequency package, a transmission / reception module, and a radio apparatus that are low-cost and high in high-frequency shielding performance by suppressing leakage of high-frequency components to the outside in the high-frequency package. The purpose is to obtain.
上述した課題を解決し、目的を達成するために、本発明は、高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、前記多層誘電体基板に、前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビアと、前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ビアと、第1の信号ビアと第2の信号ビアを接続する内層信号線路と、前記第1の信号ビア、第2の信号ビアおよび内層信号線路の周囲に配される内層接地導体と、前記内層接地導体上であって、前記第1の信号ビア、第2の信号ビアおよび内層信号線路の周囲に配される複数のグランドビアとを備えるとともに、前記内層信号線路に、前記高周波半導体で使用する高周波信号の実効波長の略1/4の長さを有する先端開放線路を設けるようにしている。 In order to solve the above-described problems and achieve the object, the present invention provides a high-frequency semiconductor, a multilayer dielectric substrate on which the high-frequency semiconductor is mounted on a surface ground conductor, a part of the surface layer of the multilayer dielectric substrate, and A high frequency package comprising an electromagnetic shield member covering the high frequency semiconductor, wherein the multilayer dielectric substrate is connected to a bias / control signal terminal of the high frequency semiconductor, and is disposed inside the electromagnetic shield member. A signal via, a second signal via disposed outside the electromagnetic shield member and connected to an external terminal for a bias / control signal, and an inner layer signal connecting the first signal via and the second signal via A line, an inner layer ground conductor disposed around the first signal via, the second signal via, and the inner layer signal line, and the first signal via and the second signal on the inner layer ground conductor. And a plurality of ground vias disposed around the inner layer signal line, and the inner layer signal line has a length of about 1/4 of an effective wavelength of a high frequency signal used in the high frequency semiconductor. Is provided.
この発明では、バイアス/制御信号用の内層信号線路に、高周波半導体で使用する高周波信号の実効波長の略1/4の長さを有する先端開放線路を設けるようにしており、これにより多層誘電体基板の表層の誘電体層などから高周波成分が多層誘電体基板に進入してバイアス/制御信号用の信号ビアあるいは内層信号線路に電磁結合したとしても、この高周波成分は、先端開放線路の箇所で反射され、外部端子まで通過することを抑止することができる。 In the present invention, the inner layer signal line for the bias / control signal is provided with an open-ended line having a length that is approximately ¼ of the effective wavelength of the high-frequency signal used in the high-frequency semiconductor. Even if a high-frequency component enters the multilayer dielectric substrate from the dielectric layer on the surface layer of the substrate and is electromagnetically coupled to the signal via for the bias / control signal or the inner-layer signal line, this high-frequency component is It is possible to suppress reflection and passage to the external terminal.
つぎの発明では、高周波半導体と、この高周波半導体を表層接地導体に載置するとともに前記表層接地導体に接続される内層接地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、前記多層誘電体基板に、前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビアと、前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ビアと、第1の信号ビアと第2の信号ビアを接続する内層信号線路と、前記第1の信号ビアよりも高周波半導体に近い側に配設され、前記内層接地導体に接続される複数のグランドビアからなる第1のグランドビア列と、前記第1の信号ビアと前記第2の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなる第2のグランドビア列とを備え、前記第1のグランドビア列と第2のグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とするとともに、前記第1および第2のグランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とするようにしている。 In the next invention, a multi-layer dielectric substrate having a high-frequency semiconductor, an inner-layer ground conductor placed on the surface-layer ground conductor and connected to the surface-layer ground conductor, and a part of the surface layer of the multi-layer dielectric substrate And a high-frequency package comprising an electromagnetic shield member covering the high-frequency semiconductor, wherein the multilayer dielectric substrate is connected to a bias / control signal terminal of the high-frequency semiconductor, and is disposed inside the electromagnetic shield member. Signal vias, a second signal via disposed outside the electromagnetic shield member and connected to an external terminal for a bias / control signal, and an inner layer connecting the first signal via and the second signal via A first ground consisting of a signal line and a plurality of ground vias disposed closer to the high-frequency semiconductor than the first signal via and connected to the inner layer ground conductor And a second ground via row that is arranged between the first signal via and the second signal via and includes a plurality of ground vias connected to the inner-layer ground conductor, The interval between the first ground via row and the second ground via row is less than half of the effective wavelength of the high frequency signal used in the high frequency semiconductor, and each of the first and second ground via rows The interval between adjacent ground vias is set to be less than ½ of the effective wavelength of the high-frequency signal used in the high-frequency semiconductor.
この発明によれば、第1のグランドビア列と第2のグランドビア列との間隔を高周波半導体で使用する高周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドビア列に沿った方向への高周波成分の進入を抑圧する。また、第1および第2のグランドビア列における各グランドビアの隣接間隔を、高周波半導体で使用する高周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドビア列に垂直な方向への高周波成分の進入を抑圧する。 According to the present invention, the distance between the first ground via row and the second ground via row is set to be less than half of the effective wavelength of the high frequency signal used in the high frequency semiconductor. Suppresses the entry of high-frequency components in the direction along the ground via row. Further, by setting the adjacent interval between the ground vias in the first and second ground via rows to be less than ½ of the effective wavelength of the high-frequency signal used in the high-frequency semiconductor, the ground via row in the multilayer dielectric substrate Suppresses the entry of high-frequency components in the direction perpendicular to.
この発明によれば、バイアス/制御信号用の内層信号線路に、高周波半導体で使用する高周波信号の実効波長の略1/4の長さを有する先端開放線路を設けるようにしており、多層誘電体基板内に進入した高周波成分は、先端開放線路の箇所で反射され、外部端子まで通過することを抑止することができるので、高周波成分の高周波パッケージ外部への漏洩を確実に抑止することができる。このように、高周波パッケージ内部で、高周波成分の高周波パッケージ外部への漏洩を抑止することができるので、製造コストを低減することができる。 According to the present invention, an open-ended line having a length substantially ¼ of the effective wavelength of a high-frequency signal used in a high-frequency semiconductor is provided on the inner-layer signal line for bias / control signals, and a multilayer dielectric Since the high frequency component that has entered the substrate is reflected at the position of the open-ended line and can be prevented from passing to the external terminal, leakage of the high frequency component to the outside of the high frequency package can be reliably suppressed. Thus, since the leakage of the high frequency component to the outside of the high frequency package can be suppressed inside the high frequency package, the manufacturing cost can be reduced.
次の発明によれば、第1のグランドビア列と第2のグランドビア列との間隔を高周波半導体で使用する高周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドビア列に沿った方向への高周波成分の進入を抑圧するとともに、第1および第2のグランドビア列における各グランドビアの隣接間隔を、高周波半導体で使用する高周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドビア列に垂直な方向への高周波成分の進入を抑圧するようにしている。これにより、この発明によれば、多層誘電体基板内の信号ビアあるいは内層信号線路への高周波信号の結合を抑圧することができ、これら信号ビア、内層信号線路、外部端子を経由して不要波が高周波パッケージの外部に放射されることを抑止することができる。 According to the next invention, the distance between the first ground via row and the second ground via row is less than half of the effective wavelength of the high-frequency signal used in the high-frequency semiconductor. Of the high-frequency component in the direction along the ground via row of the first and second ground via rows, and the adjacent interval between the ground vias in the first and second ground via rows is 1 / of the effective wavelength of the high-frequency signal used in the high-frequency semiconductor. By setting it to less than 2, the entry of high frequency components in the direction perpendicular to the ground via row in the multilayer dielectric substrate is suppressed. Thus, according to the present invention, it is possible to suppress the coupling of high-frequency signals to signal vias or inner-layer signal lines in the multilayer dielectric substrate, and unnecessary waves are transmitted via these signal vias, inner-layer signal lines, and external terminals. Can be prevented from being emitted outside the high-frequency package.
以下に、本発明にかかる高周波パッケージ、送受信モジュールおよびレーダ装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Hereinafter, embodiments of a high-frequency package, a transmission / reception module, and a radar apparatus according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態1.
図1〜図18に従って本発明の実施の形態1について説明する。図1は本発明を適用する無線装置を構成するレーダ装置1の機能ブロック図を示すものである。まず図1に従って、レーダ装置1の機能的な内部構成について説明する。
A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a functional block diagram of a
このレーダ装置1は、ミリ波帯(例えば76GHz)の電磁波を使用し、前方の目標物(車両など)との距離および相対速度を検知する機能を有するFM−CWレーダである。FM−CWレーダは、周波数変調された高周波信号(送信信号)を目標に照射し、目標から反射した信号(受信信号)と送信信号の周波数の差を検出し、その周波数を使って目標までの距離および相対速度を算出するものである。
The
図1において、レーダ装置1は、高周波パッケージ2、高周波パッケージ2内の各種高周波半導体素子を駆動制御する制御回路3、変調回路4を含む送受信モジュール6と、送受信アンテナが形成されたアンテナ7と、外部機器と接続されて各種信号処理を行う信号処理基板8とを備えている。
In FIG. 1, a
信号処理基板8は、本レーダ装置1の全体の制御を行う機能を有するとともに、送受信モジュール6から得られるビデオ信号に基づいてFFT(高速フーリエ変換)等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。
The signal processing board 8 has a function of controlling the
変調回路4は、信号処理基板8からの制御信号にあわせ、送信用の周波数変調電圧を出力する。制御回路3は、入力される制御信号(同期クロックなど)に従って動作し、パッケージ2に対しバイアス電圧、MMIC(Monolithic Microwave IC)の制御信号、変調信号などを出力する。
The
高周波パッケージ2は、電圧制御発振器(VCO)30と、電力分配器32と、逓倍器33と、増幅器34と、導波管端子などで構成される送信端子35と、受信端子36と、低雑音増幅器(LNA)38と、ミクサ(MIX)39とを備えている。なお、高周波パッケージ2の大きさは、例えば、10〜40mm角である。
The
つぎに、動作について説明する。電圧制御発振器30は周波数変調された高周波信号を出力する。電力分配器32は、電圧制御発振器30の出力を2方向に電力分配する。逓倍器33は、この電力分配器32の一方の出力を受け、その周波数をN倍(N≧2の整数)に逓倍し、出力する。増幅器34は、逓倍器33の出力を電力増幅し、送信端子35に向けて送信信号を出力する。この送信信号は、例えば導波管などの導波路を介してアンテナ7に送られ、空間に照射される。
Next, the operation will be described. The voltage controlled
アンテナ7は、目標から反射してくる受信波を受信する。アンテナ7から出力された受信波は受信端子36を介して増幅器38に入力される。増幅器38はアンテナ7からの出力を低雑音増幅する。ミクサ39は、電力分配器32から入力される高周波信号のN倍周波数の信号と増幅器38の出力周波数の和及び差の周波数を有するビデオ信号を信号処理基板8に出力する。信号処理基板8はビデオ信号に基づいてFFT(高速フーリエ変換)等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。演算された目標物との距離及び相対速度は、外部機器に送信される。
The antenna 7 receives the received wave reflected from the target. The received wave output from the antenna 7 is input to the
レーダ装置1は、送受信モジュール6と、信号処理基板8と、信号処理基板8への電源供給線、入出力信号線などを含むケーブル13などを備えている。
The
図2は、送受信モジュール6の構成を示す断面図である。送受信モジュール6は、図2に示すように、図1の送信端子35,受信端子36に接続される導波管16が形成された導波管プレート17を備える。導波管プレート17の下面にはアンテナ7が接続される。また、送受信モジュール6は、導波管プレート17の上面に搭載される高周波パッケージ2と、図1の制御回路3あるいは変調回路4などを構成する電子回路19などが搭載されるモジュール制御基板(制御/インタフェース基板ともいう)21とを備えている。図2においては、高周波パッケージ2の構成要素として、接地されている金属製のキャリア22,多層誘電体基板23およびシールリング24、カバー25などが示されている。
FIG. 2 is a cross-sectional view showing the configuration of the transmission / reception module 6. As shown in FIG. 2, the transmission / reception module 6 includes a
図3は高周波パッケージ2の斜視図、図4はカバーを外した状態での高周波パッケージ2の斜視図である。図において、多層誘電体基板23の側面は棚段形状を成しており、棚段の上面には外部端子51が形成されている。図4において、多層誘電体基板23の上面側にはカバー25の取り付け面X1が形成される。また、多層誘電体基板23の上面に面してキャビティ(空洞)X2、X3が形成されている。このキャビティX2、X3内に、更に小さい凹形状のキャビティ40が設けられている。キャビティ40内には、MMIC37が収容され、装着される。
FIG. 3 is a perspective view of the high-
つぎに、図5はカバー25を除去した状態での高周波パッケージ2を示す平面図である。図2および図5に示すように、導波管16が形成された導波管プレート17上には、接地されている金属製のキャリア22と、制御回路3および変調回路4などを構成する電子回路19などが搭載されるモジュール制御基板21とが搭載されている。キャリア22にも導波管27が形成され、キャリア22は、フランジ28に形成されたネジ孔26aにネジ26を挿入することによって導波管プレート17に固定されている。キャリア22上には、多層誘電体基板23が搭載されており、この多層誘電体基板23の中央部には、1〜複数(この場合2個)の凹部、すなわちキャビティ40が形成されている。
Next, FIG. 5 is a plan view showing the high-
キャビティ40の底面(上面)41上には、図1の高周波パッケージ2内に含まれる復数の高周波半導体(MMIC)43が収容されている。ここで云う高周波半導体43は、図1の高周波パッケージ2内に含まれる電圧制御発振器(VCO)30、電力分配器32、逓倍器33、増幅器34、低雑音増幅器(LNA)38、またはミクサ(MIX)39の総称である。
A repetitive high frequency semiconductor (MMIC) 43 contained in the
図5に示すように、一方の(図示上側)キャビティ40には、低雑音増幅器(LNA)38、またはミクサ(MIX)39などの受信系高周波半導体が収容され、他方の(図示下側)キャビティ40には、電圧制御発振器(VCO)30、電力分配器32、逓倍器33,増幅器34などの送信系高周波半導体が収容されている。
As shown in FIG. 5, one (upper side in the drawing)
多層誘電体基板23上には、高周波半導体43から外部への不要放射をシールドする金属製の枠形状のシールリング24が搭載され、さらにシールリング24上にはカバー25が設けられている。シールリング24およびカバー25によって、多層誘電体基板23の表層の一部および高周波半導体43を覆う電磁シールド部材を構成している。
A metal frame-shaped
図5に示すように、2つのキャビティ40を画成するためのシールリング24´には、フィードスルー42が設けられており、上側のキャビティ40に収容されたミクサ(MIX)39と下側のキャビティ40に収容された電力分配器32との間はフィードスルー42およびマイクロストリップ線路45によって接続されている。フィードスルー42は、信号ピンあるいはマイクロストリップ線路を誘電体で覆うように構成され、これにより各キャビティ40では気密状態を保持したまま、2つのキャビティ40間で高周波信号が伝送される。図5において、符号46は、マイクロストリップ−導波管変換器である。
As shown in FIG. 5, the
また、多層誘電体基板23側には、高周波半導体43にバイアス電圧を供給したり、あるいは高周波半導体43との間で制御信号を入出力するための導体パッド(以下、バイアス/制御信号用パッドという)50が設けられている。高周波半導体43側にも、導体パッド(バイアス/制御信号用端子)49が設けられている。バイアス/制御信号用パッド50と高周波半導体43の導体パッド49との間、あるいは高周波半導体43とマイクロストリップ線路45との間などは、金などで構成されるワイヤ44によってワイヤボンディング接続されている。なお、ワイヤ44による接続に代えて、金属バンプあるいはリボンによってこれらの接続をとるようにしてもよい。
Further, a conductor pad (hereinafter referred to as a bias / control signal pad) for supplying a bias voltage to the
シールリング24の外側の多層誘電体基板23上には、外部端子51が設けられている。外部端子51は、図6に示すように、多層誘電体基板23内に形成された信号ビア65(信号スルーホール)及び内層信号線路60を介してシールリング24の内側の多層誘電体基板23上に設けられたバイアス/制御信号用パッド50と電気的に接続されている。これらの外部端子51は、図2に示すように、ワイヤ41を介してモジュール制御基板21上に形成された外部端子52などに接続されている。図2に示すように、内層信号線路60には、抵抗膜80が付着されており、この抵抗膜80によって、内層信号線路60を介した高周波成分(不要波)の外部への漏洩を抑制するようにしている。この抵抗膜80に関しては、後で詳述する。
An
図6は、高周波パッケージ2の多層誘電体基板23内のビア構造(スルーホール構造)を詳細に示す図である。図6においては、バイアス/制御信号用ビア(以下信号ビアという)65は、白抜きで示し、グランドビア75はハッチング付きで示している。この場合、多層誘電体基板23は、多層誘電体基板23の第1層の中央部が削除されることによって、キャビティ40が形成されている。キャビティ40の底面、すなわち第3層の表面には、表層接地導体としてのグランド面53が形成されており、このグランド面53に半田または導電性接着剤54を介して高周波半導体43が搭載される。高周波半導体43の下に配置されるグランド面53には、グランド面53およびキャリア22間を接続する複数のグランドビア75aが設けられている。
FIG. 6 is a diagram showing in detail the via structure (through-hole structure) in the
キャビティ40の側壁(多層誘電体基板23の第1層の側壁面)55は、この場合、誘電体が露出された状態にある。多層誘電体基板23の第1層の表層(上面層)には、1〜複数のバイアス/制御信号用パッド50が設けられているが、これらバイアス/制御信号用パッド50の周囲の誘電体が露出された部分56以外は、表層接地導体としてのグランドパターン57が形成されており、表層を介して多層誘電体基板23の内部に高周波信号が進入することを防止している。
In this case, the side wall 55 (the side wall surface of the first layer of the multilayer dielectric substrate 23) 55 of the
多層誘電体基板23の第1層におけるシールリング24の直下近傍には、高周波半導体43から発生する高周波成分をシールドするためのRFシールドビア75bが設けられている。なお、RFシールドビア75bは、紙面に垂直な方向にも複数個並べられている。多層誘電体基板23の第1層中で、キャビティ40の側壁55からRFシールドビア75bが設けられている箇所までの領域をキャビティ側縁部71と呼称する。また、キャビティ側縁部71の表層に設けられるグランドパターン57を側縁部表層グランドパターンと呼ぶこととする。RFシールドビア75bは、側縁部表層グランドパターン57および多層誘電体基板23の内層に形成された内層接地導体70に接続されている。
An RF shield via 75 b for shielding a high frequency component generated from the
シールリング24の内側に配置されるバイアス/制御信号用パッド50は、1〜複数の信号ビア65および1〜複数の内層信号線路60を介してシールリング24の外側に配置される外部端子51と接続されている。信号ビア65の周囲には、誘電体を挟んで複数のグランドビア75cが配されており、これら複数のグランドビア75cによって信号ビア75からの電界をシールドしている。
The bias /
図6においては、内層接地導体70を簡略化して示しているが、内層接地導体は70は、基本的には、図7−1〜図7−4および図8に示すように、ベタグランド層として全ての層間に設けられている。
In FIG. 6, the inner
図7−1〜図7−4は、図6において左側に配置された2つの信号ビア65の周辺の様子を各層間において示したものである。図7−1(面A)は第1層と第2層との間の状況を示すもので、図7−2(面B)は第3層と第4層との間の状況を示すもので、図7−3(面C)は、第4層と第5層との間の状況を示すもので、図7−4(面D)は、第5層とキャリア22との間の状況を示すものである。
FIGS. 7-1 to 7-4 show the situation around the two
図7−1(面A)および図7−2(面B)においては、2つの信号ビア65の周りには、誘電体61を挟んで複数のグランドビア75および内層接地導体70が配置されている。図7−3(面C)においては、2つの信号ビア65と、これら2つの信号ビア65間を接続する内層信号線路60とが配置されており、これら信号ビア65および内層信号線路60の周りには、誘電体61を挟んで複数のグランドビア75さらには内層接地導体70が配置されている。さらに、内層信号線路60には、外部への高周波成分の漏洩を抑制するための抵抗膜80が付着されており、また内層信号線路60には、先端開放線路83が形成されている。図7−4(面D)においては、信号ビア65および内層信号線路60が配置されておらず、グランドビア75および内層接地導体70のみが配置されている。
In FIG. 7-1 (surface A) and FIG. 7-2 (surface B), a plurality of ground vias 75 and inner-
図8は、任意の層の配線パターンの一例を示すものである。図8に示すように、信号ビア65の周りには、誘電体61を挟んで複数のグランドビア75さらには内層接地導体70が配置されている。また、内層信号線路60が存在する箇所では、信号ビア65に接続された内層信号線路60の周囲には、誘電体61を挟んで、複数のグランドビア75さらには内層接地導体70が配置されている。図8においても、内層信号線路60には、外部への高周波成分の漏洩を抑制するための抵抗膜80が付着されている。
FIG. 8 shows an example of a wiring pattern of an arbitrary layer. As shown in FIG. 8, a plurality of ground vias 75 and an inner
ここで、図2〜図8に示す本高周波パッケージ2は、以下に示す3つの特徴的な構成(a)〜(c)を備えている。
Here, the
(a)図2,図6〜図8に示すように、内層信号線路60の上面および下面のうちの少なくとも一方の面に、抵抗膜80を設ける。これにより、キャビティ40の側壁55あるいはバイアス/制御信号用パッド50の周囲の誘電体56を介して進入して信号ビア65あるいは内層信号線路60に結合した高周波信号を表皮効果により抵抗体で吸収させるとともに、バイアス用のDC電圧あるいは制御信号用の低中周波信号は電圧降下なく通過させる。このような構成により、信号ビア65あるいは内層信号線路60、外部端子51を経由して高周波信号が高周波パッケージ2の外部に放射されることを抑止する。
(A) As shown in FIGS. 2 and 6 to 8, a
(b)キャビティ側縁部71における側壁55の近傍に、複数のグランドビア(側壁グランドビアともいう)81が側壁55に沿った方向(図6の紙面に垂直な方向、以下、奥行き方向という)に並べられて形成される1列の側壁グランドビア列82を設ける。そして、この側壁グランドビア列82と、信号ビア65を挟んで最短距離にあるRFシールドビア列84(信号ビアから最短距離にあるRFシールドビア75bからなるビア列)との間隔を、高周波パッケージ2内にて使用する高周波信号の実効波長λgの1/2未満の値として設定している。また、各グランドビア列82,84における各グランドビアの隣接間隔もλg/2未満の値として設定している。これにより、キャビティ40の側壁55への高周波信号の進入を抑圧するとともに、高周波信号の奥行き方向への通過を抑圧する。このため、キャビティ側縁部71内に高周波成分が結合することを抑圧することができ、たとえバイアス/制御信号用パッド50の周囲の誘電体56さらにはキャビティ40の側壁55などを介して高周波信号が多層誘電体基板23内に進入したとしても、奥行き方向への通過量が小さくなるため、信号ビア65あるいは内層信号線路60への高周波信号の結合を抑圧することができる。したがって、これら信号ビア65、内層信号線路60、外部端子51を経由して高周波信号が高周波パッケージ2の外部に放射されることを抑止することができる。
(B) A direction in which a plurality of ground vias (also referred to as side wall ground vias) 81 are along the
(c)図6および図7−3に示すように、内層信号線路60には、高周波パッケージ2内にて使用する高周波信号の実効波長λgの1/4±10%の長さを有する先端開放線路83を設ける。このような先端開放線路83を設けるようにしているので、キャビティ40の側壁55あるいはバイアス/制御信号用パッド50の周囲の誘電体56を介して信号ビア65あるいは内層信号線路60に結合した高周波信号を先端開放線路83の箇所で反射することができ、これにより高周波信号が先端開放線路83より先まで通過することを抑圧し、外部端子51を介した外部への高周波成分の漏洩を抑止することができる。
(C) As shown in FIGS. 6 and 7-3, the inner
このように本高周波パッケージ2においては、上記した特徴的な構成(a)〜(c)を備えることにより、本高周波パッケージ2における不要波の外部への放射を抑制するようにしている。
As described above, the high-
以下、図9〜図18を用いて、本発明の要部である上記特徴的な構成(b)(c)について詳述する。図9は、図3〜図5に示した高周波パッケージ2を簡単化して示したものであり、図4,図5に示した2つのキャビティ40のうちの一方のキャビティ40を有する高周波パッケージ2を示している。図10は、図19のA−A線で切断した状態を示したものである。図9では、カバー25を取り去った状態を示している。
The characteristic configurations (b) and (c), which are the main parts of the present invention, will be described in detail below with reference to FIGS. FIG. 9 shows a simplified high-
図9において、高周波パッケージ2は、前述したように、接地されている金属製のキャリア22、多層誘電体基板23、シールリング24、キャビティ40、フィードスルー42、高周波半導体43、ワイヤ44、マイクロストリップ線路45、バイアス/制御信号用パッド50、外部端子51、バイアス/制御信号用パッド50の周囲の誘電体56、多層誘電体基板23の表面に形成されたグランド57などを備えている。
In FIG. 9, the high-
高周波パッケージ2には外部端子51が設けられ、外部端子51は信号ビア65及び内層信号線路60を経由して、バイアス/制御信号用パッド50と電気的に接続されている。高周波パッケージ2の表層においては、マイクロストリップ線路45、バイアス/制御信号用パッド50及びその周囲の誘電体56以外は、バイアスまたは制御信号に、高周波信号が結合するのを抑圧するため、グランドパターン(図9では、側縁部表層グランドパターン57のみが示されている)を設けている。側縁部表層グランドパターン57は、グランドビア81,75bなどを介して内層接地導体70(図6参照)に接続されている。ここで、この高周波パッケージ2においては、前述したように、キャビティ40の側壁55は、多層誘電体基板23の誘電体が露出されている。
The
高周波半導体43で使用された高周波信号は、例えばワイヤ44によってマイクロストリップ線路45に接続され、フィードスルー42等によって他のキャビティ40内の高周波半導体43に伝送される。高周波半導体43を駆動あるいは制御するためのバイアス/制御信号は、外部端子51から信号ビア65及び内層信号線路60を経由してバイアス/制御信号用パッド50を通り、このバイアス/制御信号用パッド50からワイヤ44を経由して高周波半導体43に印加される。高周波パッケージ2に設けられたグランドパターンやグランドビアは、高周波半導体43あるいはマイクロストリップ線路45から空間に放射される高周波信号成分が、バイアス/制御信号に結合するのを抑圧する。
The high-frequency signal used in the high-
つぎに、上述した特徴的な構成(b)について詳述する。図10および図11に示すように、多層誘電体基板23内におけるキャビティ40の側壁55の近傍に、複数の側壁グランドビア81が奥行き方向Kに並べられている1列の側壁グランドビア列82を設ける。そして、この側壁グランドビア列82と、信号ビア65を挟んで側壁グランドビア列82から最短距離にある複数のグランドビア75bで構成されるグランドビア列84との間隔を、高周波パッケージ2内にて使用する高周波信号の実効波長λgの1/2未満の値として設定している。また、各グランドビア列82,84における隣接するグランドビアの間隔tもλg/2未満の値として設定している。
Next, the characteristic configuration (b) described above will be described in detail. As shown in FIGS. 10 and 11, a side wall ground via
これに対し、図12は、キャビティ40を構成する側壁55の付近に側壁グランドビア列82を設けない場合の構成を示すものである。図12のように、側壁グランドビア列82を設けない場合、側壁55が高周波的には磁気壁として動作するため、磁気壁を最大電界値の対称軸とした図12に示したような電界分布が発生する。ここで、側壁55からグランドビア列84までの距離をLaとすると、半波長が2La以下の波長成分は奥行き方向Kに通過可能となり、半波長が2Laより長い波長成分のみ奥行き方向Kに通過不可能となる。
On the other hand, FIG. 12 shows a configuration in the case where the side wall ground via
したがって、図12のように、La≧λg/4である場合は、実効波長λgの高周波成分は奥行き方向Kに通過可能となる。このため、図12に示すように、側壁55の付近に側壁グランドビア列82を設けずかつ側壁55からグランドビア列84までの距離が、上記実効波長λgの1/4以上ある場合は、側壁55あるいはバイアス/制御信号用パッド50の周囲の誘電体56などを介して進入した高周波成分がキャビティ側縁部71内で結合し、これが奥行き方向Kに通過してバイアス/制御信号に結合し、信号ビア65、内層信号線路60、外部端子51を介して漏洩することになる。
Therefore, as shown in FIG. 12, when La ≧ λg / 4, the high frequency component of the effective wavelength λg can pass in the depth direction K. For this reason, as shown in FIG. 12, when the side wall ground via
しかし、図10および図11に示す構成では、まずグランドビア列82,84における隣接するグランドビアの間隔tをλg/2未満の値として設定している。これにより、隣接するグランドビア81,81(あるいは75b,75b)がそれぞれカットオフ導波管として働き、側壁55からの高周波成分の進入を抑制することができる。
However, in the configuration shown in FIGS. 10 and 11, first, the interval t between adjacent ground vias in the ground via
さらに、図10および図11に示す構成では、側壁グランドビア列82とグランドビア列84との間隔を、上記実効波長λgの1/2未満の値として設定している。このため、側壁グランドビア列82とグランドビア列84との間の部分がカットオフ導波管として働き、その通過特性は、図13の曲線bで示すように、ハイパスフィルタのような特性を示し、周波数f0の付近およびf0より低い周波数領域での通過量を少なくすることができる。
Further, in the configuration shown in FIGS. 10 and 11, the interval between the sidewall ground via
図13は、図11の構成において、側壁グランドビア列82とグランドビア列84との間隔を高周波信号の実効波長λgの1/2未満の値とした場合と、1/2以上にした場合、さらに図12に示すように、側壁グランドビア列82を配設しない場合であってかつLa≧λg/4である場合と、La<λg/4とした場合における、キャビティ側縁部71での奥行き方向Kへの高周波信号成分の通過特性を示すものである。破線で示す曲線aは、図11の構成において側壁グランドビア列82とグランドビア列84との間隔を実効波長λgの1/2以上にした場合、あるいは図12に示すように側壁グランドビア列82を配設しない場合であってかつLa≧λg/4である場合に対応している。実線で示す曲線bは、図11の構成において、側壁グランドビア列82とグランドビア列84との間隔を高周波信号の実効波長λgの1/2未満の値とした場合、あるいは図12に示すように側壁グランドビア列82を配設しない場合であってかつLa<λg/4である場合(図22に示す構成)に対応している。
FIG. 13 shows a case where the interval between the side wall ground via
図13において、f0は高周波パッケージ2内にて使用する高周波信号の実効波長λgに対応する周波数であり、レーダ装置1から送信される送信波の周波数が76GHzであるとすると、f0=76GHzである。図13の曲線aに示すように、側壁グランドビア列82を配設せずかつLa≧λg/4である場合、あるいは図11に示すように側壁グランドビア列82を配設するが側壁グランドビア列82とグランドビア列84との間隔が実効波長λgの1/2以上ある場合は、高周波信号の実効波長λgに対応する周波数f0での奥行き方向Kへの通過量は大きい。
In FIG. 13, f0 is a frequency corresponding to the effective wavelength λg of the high-frequency signal used in the high-
しかし、図10あるいは図11に示すように、側壁グランドビア列82とグランドビア列84との間隔を高周波信号の実効波長λgの1/2未満の値とした場合は、前述したように、その奥行き方向Kへの通過特性は、図13の曲線bで示すように、ハイパスフィルタのような特性を示し、周波数f0の付近およびf0より低周波領域での通過量が少なくすることができる。したがって、バイアス/制御信号用パッド50の周囲の誘電体56さらにはキャビティ40の側壁55などを介して不要波が多層誘電体基板23内に進入したとしても、キャビティ側縁部71での奥行き方向への通過量が小さくなるため、信号ビア65あるいは内層信号線路60への高周波信号の結合量を抑圧することができる。よって、これら信号ビア65、内層信号線路60、外部端子51を経由して高周波パッケージ2の外部に放射される不要波を抑圧することができる。因みに、図11には、側壁グランドビア列82を配設した場合の、電界分布を示している。
However, as shown in FIG. 10 or FIG. 11, when the interval between the sidewall ground via
また、この種のレーダ装置においては、発振信号を逓倍して送信信号を作ることが多いため、送信周波数が76GHzの場合は、38GHz、19GHz、…などの周波数成分が混在しているが、これらの周波数成分を含めて信号ビア65あるいは内層信号線路60への結合を抑制することができる。
Further, in this type of radar apparatus, since the transmission signal is often generated by multiplying the oscillation signal, when the transmission frequency is 76 GHz, frequency components such as 38 GHz, 19 GHz,... Thus, the coupling to the signal via 65 or the inner
なお、図11に示すように、バイアス/制御信号用パッド50の周囲には、誘電体56が露出されているが、この露出箇所における側壁55側に近い箇所には、側縁部表層グランドパターン57および側壁グランドビア81を形成しないようにしている。これは、この箇所に側縁部表層グランドパターン57および側壁グランドビア81を形成した場合、バイアス/制御信号用パッド50へのワイヤ44のワイヤボンディングの際、誤ってワイヤ44がこれらのグランドに接触する可能性があるためである。勿論、このような点を考慮しない場合は、バイアス/制御信号用パッド50の全周囲を側縁部表層グランドパターン57で覆いかつ側壁グランドビア81を設けるようにしたほうが、高周波成分の外部漏洩を抑制する面では好ましい。
As shown in FIG. 11, the dielectric 56 is exposed around the bias /
また、図9に示す高周波パッケージ2においては、奥行き方向Kに延びるマイクロストリップ線路45が設けられており、マイクロストリップ線路45の両側に位置するキャビティ側縁部71aでは、奥行き方向Kに垂直なJ方向への高周波成分の通過量を抑制する必要がある。この場合、マイクロストリップ線路45の両側には、グランドビア列74を形成することによって、J方向への高周波成分の漏れを抑えるようにしているので、キャビティ側縁部71aのK方向についての長さdを、実効波長λgによって特に規定する必要はない。
Further, in the
(特徴的な構成(b)の変形態様1)
図14は図11の構成の変形態様1を示すものである。図14においては、複数の側壁グランドビア81は、縦に半割りしたような形状を呈し、キャビティ40を構成する側壁55に接して配置されている。
(
FIG. 14 shows a
図14の場合においても、複数の側壁グランドビア81から成る側壁グランドビア列82と、グランドビア列84との間隔を、上記実効波長λgの1/2未満の値として設定し、かつ各グランドビア列82,84における隣接するグランドビアの間隔tもλg/2未満の値として設定している。したがって、この図14の構成においても、キャビティ40の側壁55への不要波の進入を抑圧するとともに、不要波の奥行き方向Kへの通過を抑圧することができ、たとえバイアス/制御信号用パッド50の周囲の誘電体56さらにはキャビティ40の側壁55などを介して不要波がキャビティ側縁部71内に進入したとしても信号ビア65あるいは内層信号線路60への高周波信号の結合を抑圧できる。このため、これら信号ビア65、内層信号線路60、外部端子51を経由して不要波が高周波パッケージ2の外部に放射されることを抑圧することができる。
Also in the case of FIG. 14, the interval between the side wall ground via
(特徴的な構成(b)の変形態様2)
図15は図10の構成の変形態様2を示すものである。この図15の構成においては、キャビティ40を構成する側壁55をグランドパターン85で全面メタライズするようにしている。また、このグランドパターン85とグランドビア列84との間隔を、上記実効波長λgの1/2未満の値として設定し、かつ各グランドビア列84における隣接するグランドビアの間隔tをλg/2未満の値として設定している。したがって、この図15に示す構成においては、キャビティ40の側壁55への不要波の進入を完全に抑圧することができる。また、バイアス/制御信号用パッド50の周囲の誘電体56などを介して不要波が多層誘電体基板23内に進入したとしても信号ビア65あるいは内層信号線路60への高周波信号の結合量を抑圧でき、これら信号ビア65、内層信号線路60、外部端子51を経由して不要波が高周波パッケージ2の外部に放射されることを抑圧することができる。
(
FIG. 15 shows a
つぎに、上述した特徴的な構成(c)について詳述する。図10および図16に示すように、バイアス/制御信号用パッド50に接続される内層信号線路60には、上記実効波長λgの1/4±10%の長さを有する先端開放線路83を設けるようにしている。このような先端開放線路83を設けることにより、キャビティ40の側壁55あるいはバイアス/制御信号用パッド50の周囲の誘電体56などを介して信号ビア65あるいは内層信号線路60に結合した高周波線分が先端開放線路83より先の内層信号線路60まで通過することを抑圧し、これにより外部端子51を介した外部への高周波成分の漏洩を抑圧する。
Next, the characteristic configuration (c) described above will be described in detail. As shown in FIGS. 10 and 16, the inner
これに対し、図17に示すように、内層信号線路60に先端開放線路83を設けないようにした場合、信号ビア65あるいは内層信号線路60に結合した高周波線分が内層信号線路60を通過して外部端子51から外部へ漏洩することになる。
On the other hand, as shown in FIG. 17, when the inner
図18は、バイアス/制御信号用パッド50〜外部端子51間における高周波成分の通過特性を示しており、曲線cが図17のように先端開放線路83を設けない場合を、曲線dが図16に示すように実効波長λgの1/4±10%の長さを有する先端開放線路83を設ける場合を示している。図18の曲線cからも判るように、先端開放線路83を設けない場合は、全周波数帯域亘って通過量が多くなるため、信号ビア65あるいは内層信号線路60に高周波成分が結合した場合、外部までその高周波成分が漏洩する事になる。
FIG. 18 shows the high-frequency component passing characteristics between the bias /
これに対し、実効波長λgの1/4±10%の長さを有する先端開放線路83を設けた場合は、図18の曲線dからも判るように、バンドストップフィルタの機能が働き、高周波信号の実効波長λgに対応する周波数f0の近傍帯域において、通過量を極端に減らすことができる。このため、信号ビア65あるいは内層信号線路60に結合した高周波線分が先端開放線路83より先の内層信号線路60まで通過することを抑止することができ、これにより外部への高周波成分の漏洩を抑圧する事が可能となる。
On the other hand, when the open-ended
このようにこの実施の形態1によれば、上記した特徴的な構成(a)〜(c)を備えるようにしているので、高周波パッケージ2の内部で高周波成分のシールド処理を行うことができ、これにより高周波パッケージの外部への高周波成分の漏洩を抑圧する事ができる。したがって、低コストで高周波シールド性能の高い高周波パッケージ、送受信モジュールさらには無線装置を実現することができる。
As described above, according to the first embodiment, since the above-described characteristic configurations (a) to (c) are provided, the high-frequency component can be shielded inside the high-
なお、上記実施の形態1では、多層誘電体基板23内に形成したキャビティ40内に高周波半導体43を収容する構成の高周波パッケージ2に本発明を適用するようにしたが、上記した特徴的な構成(a)〜(c)は、キャビティ40を持たない多層誘電体基板23の表層に高周波半導体43を搭載するような構成の高周波パッケージ2にも適用することができる。
In the first embodiment, the present invention is applied to the high-
実施の形態2.
この発明の実施の形態2を図19にしたがって説明する。実施の形態2においては、実施の形態1で用いた先端開放線路83を、複数の先端開放線路の組み合わせから成る低域通過フィルタ(ローパスフィルタ)86に変更している。図20は、この低域通過フィルタ86の通過特性を示すものであり、この低域通過フィルタ86によれば、高周波信号の実効波長λgに対応する周波数f0より低い所定の周波数f1以上の周波数成分をカットするようにしている。この低域通過フィルタ86は、実効波長λgに近い値の複数の波長成分が多く存在する場合に有効である。
A second embodiment of the present invention will be described with reference to FIG. In the second embodiment, the open-ended
この実施の形態2によれば、内層信号線路60に低域通過フィルタ86を設けるようにしているので、信号ビア65あるいは内層信号線路60に結合した高周波線分が低域通過フィルタ86より先の内層信号線路60まで通過することを抑圧することができ、これにより外部への高周波成分の漏洩を抑圧する事が可能となる。
According to the second embodiment, since the low-
実施の形態3.
この発明の実施の形態3を図21および図22にしたがって説明する。図21は実施の形態3の高周波パッケージ2´を示すものであり、この高周波パッケージ2´においては、先の図6に示した高周波パッケージ2の構成要素と同じ機能を達成する構成要素に関しては、同一符号を付しており、重複する説明は省略する。
A third embodiment of the present invention will be described with reference to FIGS. FIG. 21 shows a high-
図21に示す高周波パッケージ2´は、両面実装を行っており、多層誘電体基板23の裏面にも高周波半導体(または高周波半導体に関連する電子回路部品)66を搭載している。高周波半導体66は、キャリア22および裏面カバー67によってシールドされている。
The high-
この実施の形態3の高周波パッケージ2´においては、キャビティ40を構成する側壁55の近傍には、図11に示した側壁グランドビア81あるいは図15に示したグランドパターン85を設けてはおらず、側壁55は誘電体が露出された非接地状態にある。そして、実施の形態3の高周波パッケージ2´においては、図21及び図22に示すように、側壁55と、信号ビア65を挟んで側壁55から最短距離にある複数のグランドビア75bで構成されるグランドビア列84との間隔を、高周波パッケージ2内にて使用する高周波信号の実効波長λgの1/4未満の値として設定している。
In the
この構成の場合、側壁55は、先の図12の場合と同様、磁気壁として動作し、図12に示したものと同様の電界分布をもつ。しかし、この構成の場合、側壁55とグランドビア列84との間隔Lbを、上記実効波長λgの1/4未満として設定しているので、実効波長λgの高周波成分は奥行き方向Kには通過不可能となる。すなわち、実効波長λgの高周波信号については、先の図13にも示したように、奥行き方向Kにカットオフとなる。
In the case of this configuration, the
このように、この実施の形態3においては、高周波信号は側壁55を介して多層誘電体基板23内に進入することはできるが、奥行き方向Kへの通過は抑制することができる。このため、信号ビア65あるいは内層信号線路60への高周波信号の結合量を抑圧することができ、信号ビア65、内層信号線路60、外部端子51を経由して不要波が高周波パッケージ2の外部に放射されることを抑圧することができる。
As described above, in the third embodiment, the high-frequency signal can enter the
実施の形態4.
この発明の実施の形態4を図23にしたがって説明する。この実施の形態4は、先の実施の形態3の変形であり、多層誘電体基板23のキャビティ側縁部71の上面に形成した側縁部表層グランドパターン57の一部を抜き、このグランド抜き部分87では誘電体を露出するようにした点のみが実施の形態3と異なる。誘電体が露出された側壁55とグランドビア列84との間隔Lbは、実効波長λgの1/4未満として設定されている。
グランド抜き部分87を設けるようにしているので、キャビティ側縁部71の内部で結合した高周波成分をグランド抜き部分87を介してシールリング24およびカバー25で囲まれた内部空間に放出することができる。すなわち、この場合はキャビティ側縁部71の内部に進入してきた高周波成分をグランド抜き部分87を介して上に抜くようにしている。このように、実施の形態4では、キャビティ側縁部71の内部で結合した高周波成分を内部空間に放出することが可能となるため、バイアスまたは制御信号への結合量をさらに減少させることができる。したがって、不要波が高周波パッケージの外部に放射されることをさらに抑圧することができる。
Since the
なお、グランド抜き部分87を先の実施の形態1の高周波パッケージ2のキャビティ側縁部71に設けるようにしてもよい。
In addition, you may make it provide the
実施の形態5.
この発明の実施の形態5を図24、図25−1〜図25−4にしたがって説明する。実施の形態5は、フリップチップ実装の高周波半導体(MMIC)90を搭載する高周波パッケージ91に、実施の形態1で説明した特徴的な構成(b)の発明を適用するようにしている。
Embodiment 5. FIG.
A fifth embodiment of the present invention will be described with reference to FIGS. 24 and 25-1 to 25-4. In the fifth embodiment, the invention having the characteristic configuration (b) described in the first embodiment is applied to a high-
図24に示すフリップチップ実装の高周波半導体90は、その底面に多数のバンプ92を有しており、これらバンプ92を介して高周波半導体90と多層誘電体基板23との間を接続する。図25−1は、高周波半導体90の裏面すなわちバンプ92の配列例を示すもので、この場合、白抜きで示す信号バンプ92aの周りに黒塗りで示すグランドバンプ92bが配置されている。
The flip-chip mounted
接地されたキャリア22上には、多層誘電体基板23が形成されている。多層誘電体基板23上には、前述のシールリング24およびカバー25が形成されており、これらシールリング24およびカバー25によって高周波半導体90がシールドされている。高周波半導体90は、多層誘電体基板23表層に設けられた導体パッド94にフリップチップ実装される。多層誘電体基板23の各層には、実施の形態1で示した図6の高周波パッケージ2と同様、表層接地導体93、内層接地導体70および内層信号線路60が適宜形成されており、内層接地導体70、表層接地導体93およびキャリア22などの間をグランドビア75で接続している。また信号バンプ92aと外部端子51との間は、信号ビア65および内層信号線路60によって接続されている。
A
図25−2(面A)は、高周波半導体90の直下における第1層表層のビア構造の一部を示すもので、信号バンプ92aおよびグランドバンプ92bの配置に対応して信号ビア65およびグランドビア75が配置されている。図25−3(面B)は、高周波半導体90の直下における第2層表層のビア構造の一部を示すもので、また図25−4(面C)は、高周波半導体90の直下における第3層表層のビア構造の一部を示すもので、面Cとして示す第3層表層には、内層信号線路60が形成されている。
FIG. 25-2 (Surface A) shows a part of the via structure of the first layer immediately below the high-
このような高周波半導体90を実装するに当たっては、図24および図25−2に示すように、信号ビア65を挟んだグランドビア75(グランドビア列)間の間隔D1,D2が、高周波パッケージ91に搭載される高周波半導体90の実効波長λgの1/2未満となるように設定している。
When mounting such a high-
これにより、実施の形態5においては、信号ビア65さらには内層信号線路60に高周波成分が結合することを抑圧することができ、信号ビア65、内層信号線路60、外部端子51を経由して高周波成分が高周波パッケージ2の外部に放射されることを抑止することができる。
Thereby, in the fifth embodiment, it is possible to suppress the high frequency component from being coupled to the signal via 65 and further to the inner
なお、フリップチップ実装の高周波パッケージに、上記した特徴的な構成(a)、(c)を適用するようにしてもよい。 Note that the above-described characteristic configurations (a) and (c) may be applied to a flip-chip mounted high-frequency package.
以上のように、本発明にかかる高周波パッケージ、送受信モジュールおよびレーダ装置は、ミリ波帯、マイクロ波帯の電磁波を使用した無線装置に使用し、その低価格化に有用である。 As described above, the high-frequency package, the transmission / reception module, and the radar device according to the present invention are useful for reducing the price of the radio device using electromagnetic waves in the millimeter wave band and the microwave band.
1 レーダ装置
2,2´,91 高周波パッケージ
3 制御回路
4 変調回路
6 送受信モジュール
7 アンテナ
8 信号処理基板
10 ケーシング
12 レドーム
13 ケーブル
14 コネクタ
16 導波管
17 導波管プレート
19 電子回路
21 モジュール制御基板
22 キャリア
23 多層誘電体基板
24 シールリング
25 カバー
30 発振器
32 電力分配器
33 逓倍器
35 送信導波管端子
36 受信導波管端子
37 MMIC
39 ミクサ
40 キャビティ
42 フィードスルー
43,66,90 高周波半導体
41,44 ワイヤ
45 マイクロストリップ線路
50 バイアス/制御信号用パッド
51,52 外部端子
53 グランド面
55 側壁
56,61 誘電体
57 側縁部表層グランドパターン
60 内層信号線路
65 信号ビア
70 内層接地導体
71,71a キャビティ側縁部
75,75a,75b,75c グランドビア
80 抵抗膜
81 側壁グランドビア
82 側壁グランドビア列
83 先端開放線路
84 グランドビア列(シールドビア列)
85 グランドパターン
86 低域通過フィルタ
87 グランド抜き部分
92 バンプ
92a 信号バンプ
92b グランドバンプ
93 表層接地導体
94 導体パッド
λg 実効波長
DESCRIPTION OF
39
Claims (12)
前記多層誘電体基板に、
前記高周波半導体のバイアス用または制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビアと、
前記電磁シールド部材の外側に配設され、バイアス用または制御信号用の外部端子に接続される第2の信号ビアと、
第1の信号ビアと第2の信号ビアを接続する内層信号線路と、
前記第1の信号ビア、第2の信号ビアおよび内層信号線路の周囲に配される内層接地導体と、
前記内層接地導体上であって、前記第1の信号ビア、第2の信号ビアおよび内層信号線路の周囲に配される複数のグランドビアと、
を備えるとともに、
前記内層信号線路に、前記高周波半導体で使用する高周波信号の実効波長の略1/4の長さを有する先端開放線路を設けるようにしたことを特徴とする高周波パッケージ。 In a high-frequency package comprising a high-frequency semiconductor, a multilayer dielectric substrate on which the high-frequency semiconductor is placed on a surface ground conductor, and a part of the surface layer of the multilayer dielectric substrate and an electromagnetic shield member that covers the high-frequency semiconductor,
The multilayer dielectric substrate;
A first signal via connected to the bias or control signal terminal of the high-frequency semiconductor and disposed inside the electromagnetic shield member;
A second signal via disposed outside the electromagnetic shield member and connected to an external terminal for bias or control signal;
An inner signal line connecting the first signal via and the second signal via;
An inner layer ground conductor disposed around the first signal via, the second signal via, and the inner layer signal line;
A plurality of ground vias on the inner layer ground conductor and disposed around the first signal via, the second signal via and the inner layer signal line;
With
A high-frequency package characterized in that an open-ended line having a length substantially ¼ of an effective wavelength of a high-frequency signal used in the high-frequency semiconductor is provided in the inner layer signal line.
前記多層誘電体基板に、
前記高周波半導体のバイアス用または制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビアと、
前記電磁シールド部材の外側に配設され、バイアス用または制御信号用の外部端子に接続される第2の信号ビアと、
第1の信号ビアと第2の信号ビアを接続する内層信号線路と、
前記第1の信号ビア、第2の信号ビアおよび内層信号線路の周囲に配される内層接地導体と、
前記内層接地導体上であって、前記第1の信号ビア、第2の信号ビアおよび内層信号線路の周囲に配される複数のグランドビアと、
を備えるとともに、
前記内層信号線路に、前記高周波半導体で使用する高周波信号の通過を抑えるローパスフィルタを設けるようにしたことを特徴とする高周波パッケージ。 In a high-frequency package comprising a high-frequency semiconductor, a multilayer dielectric substrate on which the high-frequency semiconductor is placed on a surface ground conductor, and a part of the surface layer of the multilayer dielectric substrate and an electromagnetic shield member that covers the high-frequency semiconductor,
The multilayer dielectric substrate;
A first signal via connected to the bias or control signal terminal of the high-frequency semiconductor and disposed inside the electromagnetic shield member;
A second signal via disposed outside the electromagnetic shield member and connected to an external terminal for bias or control signal;
An inner signal line connecting the first signal via and the second signal via;
An inner layer ground conductor disposed around the first signal via, the second signal via, and the inner layer signal line;
A plurality of ground vias on the inner layer ground conductor and disposed around the first signal via, the second signal via and the inner layer signal line;
With
A high-frequency package characterized in that a low-pass filter for suppressing passage of a high-frequency signal used in the high-frequency semiconductor is provided in the inner layer signal line.
前記多層誘電体基板に、
前記高周波半導体のバイアス用または制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビアと、
前記電磁シールド部材の外側に配設され、バイアス用または制御信号用の外部端子に接続される第2の信号ビアと、
第1の信号ビアと第2の信号ビアを接続する内層信号線路と、
前記第1の信号ビアよりも高周波半導体に近い側に配設され、前記内層接地導体に接続される複数のグランドビアからなる第1のグランドビア列と、
前記第1の信号ビアと前記第2の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなる第2のグランドビア列と、
を備え、
前記第1のグランドビア列と第2のグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とするとともに、
前記第1および第2のグランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とすることを特徴とする高周波パッケージ。 A multilayer dielectric substrate having a high-frequency semiconductor, an inner-layer ground conductor mounted on the surface-layer ground conductor and connected to the surface-layer ground conductor, a part of the surface layer of the multilayer dielectric substrate, and the high-frequency semiconductor In a high frequency package comprising an electromagnetic shielding member to cover,
The multilayer dielectric substrate;
A first signal via connected to the bias or control signal terminal of the high-frequency semiconductor and disposed inside the electromagnetic shield member;
A second signal via disposed outside the electromagnetic shield member and connected to an external terminal for bias or control signal;
An inner signal line connecting the first signal via and the second signal via;
A first ground via row, which is disposed closer to the high-frequency semiconductor than the first signal via, and includes a plurality of ground vias connected to the inner-layer ground conductor;
A second ground via row that is arranged between the first signal via and the second signal via and is composed of a plurality of ground vias connected to the inner-layer ground conductor;
With
The interval between the first ground via row and the second ground via row is less than ½ of the effective wavelength of the high frequency signal used in the high frequency semiconductor,
A high-frequency package characterized in that an interval between adjacent ground vias in the first and second ground via rows is less than ½ of an effective wavelength of a high-frequency signal used in the high-frequency semiconductor.
前記多層誘電体基板に、
前記高周波半導体のバイアス用または制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビアと、
前記電磁シールド部材の外側に配設され、バイアス用または制御信号用の外部端子に接続される第2の信号ビアと、
第1の信号ビアと第2の信号ビアを接続する内層信号線路と、
前記第1の信号ビアよりも高周波半導体に近い側であってかつ前記キャビティを形成する前記多層誘電体基板の側壁近傍に配設され、前記内層接地導体に接続される複数のグランドビアからなる第1のグランドビア列と、
前記第1の信号ビアと前記第2の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなる第2のグランドビア列と、
を備え、
前記第1のグランドビア列と第2のグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とするとともに、
前記第1および第2のグランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とすることを特徴とする高周波パッケージ。 A high-frequency semiconductor and a cavity are formed, and the high-frequency semiconductor is placed on a surface ground conductor formed on the bottom surface of the cavity and has an inner-layer ground conductor connected to the surface ground conductor, and a sidewall that forms the cavity In a high frequency package comprising a multilayer dielectric substrate that is non-grounded, and an electromagnetic shielding member that covers a portion of the surface layer of the multilayer dielectric substrate and the high frequency semiconductor,
The multilayer dielectric substrate;
A first signal via connected to the bias or control signal terminal of the high-frequency semiconductor and disposed inside the electromagnetic shield member;
A second signal via disposed outside the electromagnetic shield member and connected to an external terminal for bias or control signal;
An inner signal line connecting the first signal via and the second signal via;
The first signal via is formed on a side closer to the high-frequency semiconductor than the first signal via and in the vicinity of the side wall of the multilayer dielectric substrate forming the cavity, and includes a plurality of ground vias connected to the inner-layer ground conductor. 1 ground via row,
A second ground via row that is arranged between the first signal via and the second signal via and is composed of a plurality of ground vias connected to the inner-layer ground conductor;
With
The interval between the first ground via row and the second ground via row is less than ½ of the effective wavelength of the high frequency signal used in the high frequency semiconductor,
A high-frequency package characterized in that an interval between adjacent ground vias in the first and second ground via rows is less than ½ of an effective wavelength of a high-frequency signal used in the high-frequency semiconductor.
前記多層誘電体基板に、
前記高周波半導体のバイアス用または制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビアと、
前記電磁シールド部材の外側に配設され、バイアス用または制御信号用の外部端子に接続される第2の信号ビアと、
第1の信号ビアと第2の信号ビアを接続する内層信号線路と、
前記キャビティを形成する多層誘電体基板の側壁に形成される側壁グランドパターンと、
前記第1の信号ビアと前記第2の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなるグランドビア列と、
を備え、
前記側壁グランドパターンとグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とするとともに、
前記グランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とすることを特徴とする高周波パッケージ。 A multilayer dielectric substrate having a high-frequency semiconductor, a cavity formed, and placing the high-frequency semiconductor on a surface ground conductor formed on a bottom surface of the cavity and having an inner ground conductor connected to the surface ground conductor, and the multilayer dielectric In a high frequency package comprising a part of a surface layer of a body substrate and an electromagnetic shield member covering the high frequency semiconductor,
The multilayer dielectric substrate;
A first signal via connected to the bias or control signal terminal of the high-frequency semiconductor and disposed inside the electromagnetic shield member;
A second signal via disposed outside the electromagnetic shield member and connected to an external terminal for bias or control signal;
An inner signal line connecting the first signal via and the second signal via;
A sidewall ground pattern formed on the sidewall of the multilayer dielectric substrate forming the cavity;
A ground via row comprising a plurality of ground vias disposed between the first signal via and the second signal via and connected to the inner layer ground conductor;
With
The interval between the side wall ground pattern and the ground via row is less than ½ of the effective wavelength of the high-frequency signal used in the high-frequency semiconductor,
A high frequency package characterized in that an interval between adjacent ground vias in the ground via row is less than ½ of an effective wavelength of a high frequency signal used in the high frequency semiconductor.
前記高周波半導体のバイアス用または制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビアと、
前記電磁シールド部材の外側に配設され、バイアス用または制御信号用の外部端子に接続される第2の信号ビアと、
第1の信号ビアと第2の信号ビアを接続する内層信号線路と、
前記第1の信号ビアと前記第2の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなるグランドビア列と、
を備え、
前記側壁とグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/4未満とするとともに、
前記グランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とすることを特徴とする高周波パッケージ。 A high-frequency semiconductor and a cavity are formed, and the high-frequency semiconductor is placed on a surface ground conductor formed on the bottom surface of the cavity and has an inner-layer ground conductor connected to the surface ground conductor, and a sidewall that forms the cavity In a high frequency package comprising a multilayer dielectric substrate that is non-grounded, and an electromagnetic shielding member that covers a portion of the surface layer of the multilayer dielectric substrate and the high frequency semiconductor,
A first signal via connected to the bias or control signal terminal of the high-frequency semiconductor and disposed inside the electromagnetic shield member;
A second signal via disposed outside the electromagnetic shield member and connected to an external terminal for bias or control signal;
An inner signal line connecting the first signal via and the second signal via;
A ground via row comprising a plurality of ground vias disposed between the first signal via and the second signal via and connected to the inner layer ground conductor;
With
The interval between the side wall and the ground via row is less than ¼ of the effective wavelength of the high frequency signal used in the high frequency semiconductor,
A high frequency package characterized in that an interval between adjacent ground vias in the ground via row is less than ½ of an effective wavelength of a high frequency signal used in the high frequency semiconductor.
高周波パッケージとの前記高周波半導体との間で送信信号および受信信号を入出力する導波管端子と、
高周波パッケージの高周波半導体にバイアス信号を供給し、高周波半導体との間で制御信号を授受し、高周波半導体から出力される送信波を変調制御する制御回路と、
を備えることを特徴とする送受信モジュール。 A high-frequency package according to any one of claims 1-10, wherein the high-frequency semiconductor receives a reception signal reflected from the transmitting circuit and the target is irradiated toward the frequency-modulated high-frequency signal to the target A high-frequency package including a receiving system circuit;
A waveguide terminal for inputting and outputting a transmission signal and a reception signal between the high-frequency semiconductor and a high-frequency package;
A control circuit that supplies a bias signal to a high-frequency semiconductor of a high-frequency package, transmits and receives a control signal to and from the high-frequency semiconductor, and modulates and controls a transmission wave output from the high-frequency semiconductor;
A transmission / reception module comprising:
前記送受信モジュールの導波管端子を介して入出力される高周波信号を送受信するアンテナと、
前記高周波パッケージの受信系回路の出力を低周波信号に変換する電子回路と、
該電子回路で変換された低周波信号に基づいて目標までの距離、相対速度を演算する信号処理基板と、
を備えることを特徴とする無線装置。 The transceiver module according to claim 11 ;
An antenna for transmitting and receiving a high-frequency signal input and output via the waveguide terminal of the transceiver module;
An electronic circuit for converting the output of the receiving system circuit of the high-frequency package into a low-frequency signal;
A signal processing board for calculating the distance to the target and the relative speed based on the low-frequency signal converted by the electronic circuit;
A wireless device comprising:
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005083810A JP4634836B2 (en) | 2004-03-26 | 2005-03-23 | High frequency package, transceiver module and radio apparatus |
PCT/JP2005/005432 WO2005093828A1 (en) | 2004-03-26 | 2005-03-24 | High frequency package, transmitting and receiving module and wireless equipment |
EP05726991.2A EP1729340B1 (en) | 2004-03-26 | 2005-03-24 | High frequency package, transmitting and receiving module and wireless equipment |
US10/555,651 US7336221B2 (en) | 2004-03-26 | 2005-03-24 | High frequency package, transmitting and receiving module and wireless equipment |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092043 | 2004-03-26 | ||
JP2005083810A JP4634836B2 (en) | 2004-03-26 | 2005-03-23 | High frequency package, transceiver module and radio apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311337A JP2005311337A (en) | 2005-11-04 |
JP4634836B2 true JP4634836B2 (en) | 2011-02-16 |
Family
ID=35439685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005083810A Expired - Fee Related JP4634836B2 (en) | 2004-03-26 | 2005-03-23 | High frequency package, transceiver module and radio apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4634836B2 (en) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4653005B2 (en) * | 2006-04-17 | 2011-03-16 | 富士通株式会社 | Electronic component package |
DE112008000985T5 (en) | 2007-04-13 | 2010-02-04 | Kyocera Corp. | High-frequency circuit board, high-frequency switching module and radar device |
DE112009000784B4 (en) | 2008-03-31 | 2014-12-04 | Kyocera Corporation | Radio frequency module and method for its manufacture and transmitter, receiver, transceiver and radar device comprising the radio frequency module |
DE112009000911B4 (en) | 2008-03-31 | 2015-06-18 | Kyocera Corp. | Radio frequency module and method for its manufacture and transmitter, receiver, transceiver and radar device comprising the radio frequency module |
CN102027590B (en) * | 2008-05-12 | 2013-09-25 | 三菱电机株式会社 | High frequency storing case and high frequency module |
US9070961B2 (en) * | 2008-09-05 | 2015-06-30 | Mitsubishi Electric Corporation | High-frequency circuit package and sensor module |
JP5611784B2 (en) * | 2010-11-18 | 2014-10-22 | 日本電波工業株式会社 | Piezoelectric oscillator |
JP7208032B2 (en) * | 2019-01-28 | 2023-01-18 | キヤノン株式会社 | semiconductor equipment |
KR20210020667A (en) | 2019-08-16 | 2021-02-24 | 삼성전자주식회사 | Printed circuit board and apparatus for comprising printed circuit board embedded filter with via group pattern |
WO2021255963A1 (en) | 2020-06-17 | 2021-12-23 | 株式会社フジクラ | Wireless module |
CN112838366B (en) * | 2020-12-31 | 2024-02-20 | 中国电子科技集团公司第四十三研究所 | Multichannel surface-mounted T/R assembly |
JP7245947B1 (en) | 2022-08-15 | 2023-03-24 | Fcnt株式会社 | Printed wiring boards and wireless communication terminals |
CN115642148B (en) * | 2022-12-22 | 2024-04-12 | 北京智芯微电子科技有限公司 | Magnetic shielding device, method for preparing magnetic shielding device, and MRAM chip |
WO2025009273A1 (en) * | 2023-07-04 | 2025-01-09 | 株式会社フジクラ | Ic-mounted substrate |
CN118248670B (en) * | 2024-04-08 | 2025-04-01 | 中国电子科技集团公司第二十六研究所 | Three-dimensional stacking module and preparation method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299906A (en) * | 1992-04-21 | 1993-11-12 | Matsushita Electric Ind Co Ltd | High frequency multi-layer integrated circuit |
JP2003133471A (en) * | 2001-10-26 | 2003-05-09 | Sumitomo Metal Ind Ltd | Wiring board for high frequency signals |
JP2003133801A (en) * | 2001-10-25 | 2003-05-09 | Hitachi Ltd | High frequency circuit module |
-
2005
- 2005-03-23 JP JP2005083810A patent/JP4634836B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299906A (en) * | 1992-04-21 | 1993-11-12 | Matsushita Electric Ind Co Ltd | High frequency multi-layer integrated circuit |
JP2003133801A (en) * | 2001-10-25 | 2003-05-09 | Hitachi Ltd | High frequency circuit module |
JP2003133471A (en) * | 2001-10-26 | 2003-05-09 | Sumitomo Metal Ind Ltd | Wiring board for high frequency signals |
Also Published As
Publication number | Publication date |
---|---|
JP2005311337A (en) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7336221B2 (en) | High frequency package, transmitting and receiving module and wireless equipment | |
JP5960886B2 (en) | High frequency circuit package and sensor module | |
EP2463952B1 (en) | Transmission line substrate and semiconductor package | |
JP4634836B2 (en) | High frequency package, transceiver module and radio apparatus | |
EP1775765B1 (en) | Multilayer dielectric substrate and semiconductor package | |
JP4990353B2 (en) | High frequency package | |
JP4516101B2 (en) | Transmission line substrate and semiconductor package | |
JP4634837B2 (en) | High frequency package, transceiver module and radio apparatus | |
JP5334686B2 (en) | Multi-layer high frequency package substrate | |
JP5495619B2 (en) | Multi-layer high frequency package substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4634836 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |