JP4632833B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4632833B2 JP4632833B2 JP2005088527A JP2005088527A JP4632833B2 JP 4632833 B2 JP4632833 B2 JP 4632833B2 JP 2005088527 A JP2005088527 A JP 2005088527A JP 2005088527 A JP2005088527 A JP 2005088527A JP 4632833 B2 JP4632833 B2 JP 4632833B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- output
- switch
- output power
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 133
- 230000002441 reversible effect Effects 0.000 claims description 112
- 230000003287 optical effect Effects 0.000 claims description 53
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 238000013459 approach Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 42
- 238000000034 method Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 18
- 241001125929 Trisopterus luscus Species 0.000 description 16
- 238000012545 processing Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/0625—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in multi-section lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/0601—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium comprising an absorbing region
- H01S5/0602—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium comprising an absorbing region which is an umpumped part of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/50—Amplifier structures not provided for in groups H01S5/02 - H01S5/30
- H01S5/5009—Amplifier structures not provided for in groups H01S5/02 - H01S5/30 the arrangement being polarisation-insensitive
- H01S5/5018—Amplifier structures not provided for in groups H01S5/02 - H01S5/30 the arrangement being polarisation-insensitive using two or more amplifiers or multiple passes through the same amplifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/50—Amplifier structures not provided for in groups H01S5/02 - H01S5/30
- H01S5/5027—Concatenated amplifiers, i.e. amplifiers in series or cascaded
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
- Amplifiers (AREA)
Description
本発明は、例えば光通信システムにおいて用いられる半導体光増幅装置に用いて好適の半導体装置に関する。
近年の通信需要の飛躍的な増大に伴い、波長の異なる複数の信号光を多重化することによって、一本の光ファイバで大容量伝送を可能とする波長分割多重通信システム（ＷＤＭ通信システム）の開発が進められている。
このような光通信システムにおいて用いられる光増幅器としては、広い波長帯域を有し、小型で低消費電力動作が可能である半導体光増幅器(ＳＯＡ:Semiconductor Optical Amplifier)が有望視されている。
このような光通信システムにおいて用いられる光増幅器としては、広い波長帯域を有し、小型で低消費電力動作が可能である半導体光増幅器(ＳＯＡ:Semiconductor Optical Amplifier)が有望視されている。
一方、近年、大容量で高速なフォトニックネットワークの適用範囲は加入者に身近なメトロ・アクセス系へも広がっている。メトロ・アクセス系に適用されるフォトニックネットワークは、光アドドロップマルチプレクサ(ＯＡＤＭ：Optical Add Drop Multiplexer)等を用いた柔軟なネットワーク構成となっている。
このようなネットワークにおいて用いられる光増幅装置では、多重される波長の数の変動や入力される光の強度の変動に対して、自動利得制御（ＡＧＣ；Automatic Gain Control）や自動パワー制御（ＡＰＣ；Automatic Power Control）を行なえるようにすることが求められる。
このようなネットワークにおいて用いられる光増幅装置では、多重される波長の数の変動や入力される光の強度の変動に対して、自動利得制御（ＡＧＣ；Automatic Gain Control）や自動パワー制御（ＡＰＣ；Automatic Power Control）を行なえるようにすることが求められる。
なお、非特許文献１，２には、光増幅領域（ＳＯＡ）と電界吸収領域（ＥＡ；electro-absorber）を設け、ＳＯＡは順バイアスで用い、ＥＡは逆バイアスで用いることが開示されている。
L. J. Christiansen et al. "2R Regeneration in Concatenated Semiconductor Optical Amplifiers and Electroabsorbers." European Conference on Optical Communications, September 2004 Filip Ohman et al. "Semiconductor Devices for All-Optical Regeneration" ICTON 2003, We.B.4, p.41-46
L. J. Christiansen et al. "2R Regeneration in Concatenated Semiconductor Optical Amplifiers and Electroabsorbers." European Conference on Optical Communications, September 2004 Filip Ohman et al. "Semiconductor Devices for All-Optical Regeneration" ICTON 2003, We.B.4, p.41-46
ところで、自動利得制御や自動パワー制御を行なうためには、可変減衰器やパワーモニタが必要になるが、これらを個別部品として用意し、これらの個別部品と光増幅器とを光ファイバにより接続することとすると、コストが高くなる。
そこで、低コスト化を図るべく、半導体光増幅器に自動利得・出力パワー制御を実現するための素子を集積化することが考えられる。
そこで、低コスト化を図るべく、半導体光増幅器に自動利得・出力パワー制御を実現するための素子を集積化することが考えられる。
まず、例えば図８に示すように、半導体光増幅器１００と半導体レーザ１０１を集積化することが考えられる。つまり、例えば図８に示すように、半導体光増幅器１００と、半導体レーザ１０１と、入力信号光を半導体光増幅器１００へ導くための入力光導波路１０２と、半導体レーザ１０１から出力された利得制御用レーザ発振光を半導体光増幅器１００へ導くための制御光導波路１０３、及び、入力光導波路１０２と制御光導波路１０３とを接続するカプラ１０４とを集積化する。これにより、入力信号光を増幅する半導体光増幅器１００に利得制御用レーザ発振光を入れ、この利得制御用レーザ発振光による誘導放出によって利得飽和を生じさせることで、利得を減少させることが可能になる。つまり、利得制御用レーザ発振光のパワーを制御することで、利得及びパワーを制御できることになる（以下、第１の方法という）。
また、例えば図９に示すように、半導体光増幅器１１０と強度変調器１１１を集積化することが考えられる。つまり、例えば図９に示すように、半導体光増幅器１１０の入力側及び出力側のそれぞれに強度変調器１１１を設けることが考えられる。これにより、半導体光増幅器１１０による利得が固定であっても、強度変調器１１１による光の吸収量を変化させることによって、全体の利得及びパワーを制御できることになる（以下、第２の方法という）。
しかしながら、上述の第１及び第２の方法では、低コスト化を図ることができるものの、入力信号光が光増幅器に到達する前に、入力信号光に損失が生じてしまい、この損失を低減するのは困難である。例えば、上述の第１の方法では、光導波路やカプラによる損失によって入力信号光にパワー損失が生じてしまうことになる。また、上述の第２の方法では、強度変調器への挿入損失によって入力信号光にパワー損失が生じてしまうことになる。
このように、集積化によってコストの低減を図ることができるものの、入力信号光の損失は増大してしまうため、雑音指数の増大を招き、雑音特性が劣化してしまうことになる。
また、上述の第１及び第２の方法では、集積化する素子は固定的であるため、利得制御やパワー制御を行なえるとしても、入力信号光のパワーが大きく変化してしまう場合に対応するのは難しい。
また、上述の第１及び第２の方法では、集積化する素子は固定的であるため、利得制御やパワー制御を行なえるとしても、入力信号光のパワーが大きく変化してしまう場合に対応するのは難しい。
同様に、上述の非特許文献１，２に記載されているものでも、順バイアスで用いる光増幅領域（ＳＯＡ）、及び、逆バイアスで用いる電界吸収領域（ＥＡ）は固定的であるため、入力信号光のパワーが大きく変化してしまう場合に、これに応じて利得制御やパワー制御を行なうのは難しい。例えば、ＳＯＡに印加される順バイアス電圧を大きく変化させると、波形歪みが生じてしまうことになる。また、ＥＡに印加される逆バイアス電圧を変化させてしまうと、減衰量が変わる前に波形歪みが生じてしまうことになる。このため、バイアス電圧を変化させることによる利得制御やパワー制御は、波形歪みが生じない範囲でしか行なうことができず、実用上、十分であるとは言えない。
特に、入力信号光のパワーが小さくなった場合に、利得制御やパワー制御が十分でないと、雑音特性が劣化してしまうことになる。一方、入力信号光のパワーが大きくなった場合に、利得制御やパワー制御が十分でないと、波形歪みが生じてしまうことになる。
本発明は、このような課題に鑑み創案されたもので、波形歪みや雑音特性の劣化を招くことなく、半導体光増幅器と自動利得制御や自動パワー制御に用いる素子を集積化できるようにしながら、入力信号光のパワーの変化に対応して自動利得制御や自動パワー制御を行なえるようにした、半導体装置を提供することも目的とする。
本発明は、このような課題に鑑み創案されたもので、波形歪みや雑音特性の劣化を招くことなく、半導体光増幅器と自動利得制御や自動パワー制御に用いる素子を集積化できるようにしながら、入力信号光のパワーの変化に対応して自動利得制御や自動パワー制御を行なえるようにした、半導体装置を提供することも目的とする。
このため、本発明の半導体装置は、ｐ型半導体層とｎ型半導体層とで活性層を挟み込んで構成され、活性層に沿って複数の領域を有する半導体積層体と、ｐ型半導体層又はｎ型半導体層上に設けられ、複数の領域のそれぞれに１つずつ設けられる複数の電極と、複数の電極の少なくとも１つの電極に接続され、バイアス電圧印加方向を切り替えるスイッチとを備え、スイッチが一側に切り替えられた場合、電極を介して順バイアス電圧が印加され、増幅領域となり、スイッチが他側に切り替えられた場合、電極を介して逆バイアス電圧が印加され、減衰領域となるように構成されることを特徴としている。
したがって、本発明の半導体装置によれば、波形歪みや雑音特性の劣化を招くことなく、半導体光増幅器と自動利得制御や自動パワー制御に用いる素子を集積化できるようになり、また、入力信号光のパワーの変化に対応して自動利得制御や自動パワー制御を行なえるようになるという利点がある。
以下、図面により、本発明の実施の形態にかかる半導体装置について、図１〜図７を参照しながら説明する。
本実施形態にかかる半導体装置（半導体光増幅装置）は、図１に示すように、ｎ型半導体層１０，活性層１１，ｐ型半導体層１２を含む半導体積層体１と、半導体積層体１の表面上に形成される複数のｐ側電極（離散電極）２及びｎ側電極（共通電極）３と、複数のｐ側電極２のそれぞれに接続される複数のスイッチ４と、複数のスイッチ４に接続される順バイアス電源５及び逆バイアス電源６と、入力信号光（入力光）のパワー（入力パワー）をモニタする入力パワーモニタ７と、出力信号光（出力光）のパワー（出力パワー）をモニタする出力パワーモニタ８と、自動利得制御及び自動パワー制御を行なう制御回路（利得制御回路，出力パワー制御回路）９とを備えるものとして構成される。
本実施形態にかかる半導体装置（半導体光増幅装置）は、図１に示すように、ｎ型半導体層１０，活性層１１，ｐ型半導体層１２を含む半導体積層体１と、半導体積層体１の表面上に形成される複数のｐ側電極（離散電極）２及びｎ側電極（共通電極）３と、複数のｐ側電極２のそれぞれに接続される複数のスイッチ４と、複数のスイッチ４に接続される順バイアス電源５及び逆バイアス電源６と、入力信号光（入力光）のパワー（入力パワー）をモニタする入力パワーモニタ７と、出力信号光（出力光）のパワー（出力パワー）をモニタする出力パワーモニタ８と、自動利得制御及び自動パワー制御を行なう制御回路（利得制御回路，出力パワー制御回路）９とを備えるものとして構成される。
ここで、半導体積層体１は、図２に示すように、ｎ型半導体層１０（例えばｎ型半導体基板やｎ型半導体バッファ層）とｐ型半導体層１２（例えばｐ型半導体クラッド層）とで活性層１１（例えばアンドープ半導体活性層）を挟み込んだ構造になっている。ここでは、ｐ型半導体層１２上に形成されたｐ型半導体層１３（例えばｐ型半導体クラッド層やｐ型半導体コンタクト層）を含むものとして構成されている。なお、半導体積層体１の構造（リッジ型構造）はこれに限られるものではなく、埋込型やハイメサ型であっても良い。
この半導体積層体１は、光導波路としての機能も有する。つまり、ｐ型半導体層１２及びｐ型半導体層１３，ｎ型半導体層１０，活性層１１は、それぞれ、上側クラッド層，下側クラッド層，導波路コア層として機能しうるように構成されている。なお、半導体積層体１の両端面には、例えば無反射コート，斜め端面，窓構造等の反射低減構造が設けられている。
このように構成される半導体積層体１に順バイアスがかけられると、活性層１１に電流が注入され、利得が生じるようになり、活性層１１に入射された信号光は増幅されることになる。つまり、半導体積層体１に順バイアスをかけた場合は、増幅器として機能することになる。
一方、半導体積層体１に逆バイアスがかけられると、活性層１１に入射された信号光は吸収されることになる。つまり、半導体積層体１に逆バイアスをかけた場合は、減衰器として機能することになる。
一方、半導体積層体１に逆バイアスがかけられると、活性層１１に入射された信号光は吸収されることになる。つまり、半導体積層体１に逆バイアスをかけた場合は、減衰器として機能することになる。
そして、ｐ型半導体層１３上にｐ側電極２が設けられており、ｎ型半導体層１０の裏面側（ｎ型半導体基板の裏面側）にｎ側電極３が設けられている。
特に、本実施形態では、一方の電極（ここではｐ側電極２）を多電極構造とし、半導体積層体１上に活性層１１に沿って直列に複数のｐ側電極２を設けるようにしている。これにより、半導体積層体１は活性層１１に沿って直列に複数の領域１４に分けられることになる。つまり、本実施形態では、半導体積層体１の複数の領域１４のそれぞれに１つずつｐ側電極２が設けられている。そして、複数の領域１４のそれぞれに独立して順バイアス電圧Ｖf又は逆バイアス電圧−Ｖbを印加することができるようになっている。
特に、本実施形態では、一方の電極（ここではｐ側電極２）を多電極構造とし、半導体積層体１上に活性層１１に沿って直列に複数のｐ側電極２を設けるようにしている。これにより、半導体積層体１は活性層１１に沿って直列に複数の領域１４に分けられることになる。つまり、本実施形態では、半導体積層体１の複数の領域１４のそれぞれに１つずつｐ側電極２が設けられている。そして、複数の領域１４のそれぞれに独立して順バイアス電圧Ｖf又は逆バイアス電圧−Ｖbを印加することができるようになっている。
スイッチ４は、複数のｐ側電極２のそれぞれに接続されており、半導体積層体１のそれぞれの領域１４に印加する電圧の印加方向（順方向バイアス又は逆方向バイアス）を切り替える機能を有するものである。例えばトランジスタにより構成される。
ここでは、各スイッチ４は、一方の入力端子が順バイアス電源５に接続されており、他方の入力端子が逆バイアス電源６に接続されており、出力端子がｐ側電極２に接続されている。つまり、スイッチ４によって、順バイアス電源５及び逆バイアス電源６のいずれか一方を選択できるようになっている。また、複数のスイッチ４は、いずれも共通の順バイアス電源５及び逆バイアス電源６に接続されている。
ここでは、各スイッチ４は、一方の入力端子が順バイアス電源５に接続されており、他方の入力端子が逆バイアス電源６に接続されており、出力端子がｐ側電極２に接続されている。つまり、スイッチ４によって、順バイアス電源５及び逆バイアス電源６のいずれか一方を選択できるようになっている。また、複数のスイッチ４は、いずれも共通の順バイアス電源５及び逆バイアス電源６に接続されている。
そして、スイッチ４が一方の入力端子側に切り替えられた場合、ｐ側電極２を介して、半導体積層体１を構成する一の領域１４に順バイアス電圧Ｖfが印加されることになる。このようにして順バイアスがかけられた領域１４では、利得が生じ、信号光が増幅されることになり、増幅器として機能することになる。なお、ｐ側電極２に順バイアス電圧Ｖfが印加される場合、順バイアス電極２Ａという。また、増幅器として機能する領域を増幅領域１４Ａという。
一方、スイッチ４が他方の入力端子側に切り替えられた場合、ｐ側電極２を介して、半導体積層体１を構成する一の領域１４に逆バイアス電圧−Ｖbが印加されることになる。このようにして逆バイアスがかけられた領域１４では、電界吸収効果によって信号光が吸収され、減衰することになり、減衰器として機能することになる。なお、ｐ側電極２に逆バイアス電圧−Ｖbが印加される場合、逆バイアス電極２Ｂという。また、減衰器として機能する領域を減衰領域１４Ｂという。
なお、図１では、図中、最も右側から５つ目までのスイッチ４が逆バイアス電源６側に切り替えられており、６つ目以降のスイッチ４が順バイアス電源５側に切り替えられている状態を示している。
このように構成されるため、スイッチ４を切り替えることで、一部の電極２Ｂを介して半導体積層体１の一部の領域１４Ｂに逆バイアスをかけ、その一部の領域１４Ｂを減衰器として用い、残りの電極２Ａを介して半導体積層体１の残りの領域１４Ａに順バイアスをかけ、その残りの領域１４Ａを増幅器として用いることができるようになる。
このように構成されるため、スイッチ４を切り替えることで、一部の電極２Ｂを介して半導体積層体１の一部の領域１４Ｂに逆バイアスをかけ、その一部の領域１４Ｂを減衰器として用い、残りの電極２Ａを介して半導体積層体１の残りの領域１４Ａに順バイアスをかけ、その残りの領域１４Ａを増幅器として用いることができるようになる。
特に、スイッチ４を切り替えることで、逆バイアス電極２Ｂの数（又は順バイアス電極２Ａの数）を任意に増減させることができるため、利得の大きさや出力パワーを段階的に変化させることができるようになる。つまり、スイッチ４を切り替えることで、バイアス方向を変化させ、減衰量（又は増幅量）を変化させることができるため、利得の大きさや出力パワーを段階的に変化させることができるようになる。これは、モノリシックに集積された増幅器１４Ａと減衰器１４Ｂの集積パターンを動的に変更できることを意味する。
例えば、図３に示すように、全てを順バイアス電極２Ａにして増幅器１４Ａとして用いることができる一方、全てを逆バイアス電極２Ｂにして減衰器１４Ｂとして用いることもできる。また、一部を逆バイアス電極２Ｂとし、残りを順バイアス電極２Ａとして、減衰器１４Ｂと増幅器１４Ａとを集積化したものとして用いることもできる。それぞれの電極パターンの切り替えは動的に行なうことができる。
ここで、電極パターンの切り替えは任意に行なうことができる。バイアス方向切替パターンのバリエーションとしては、例えば、以下のような方法がある。
例えば、逆バイアス電極２Ｂの数を増やす場合、図３に示すように、入力側から順番に逆バイアス電極２Ｂにしていく方法がある。また、図４（Ａ）に示すように、１つおきに逆バイアス電極２Ｂにしていくようにしても良い。また、図４（Ｂ）に示すように、２つおきに逆バイアス電極２Ｂにしていくようにしたり、図４（Ｃ）に示すように、３つおきに逆バイアス電極２Ｂにしていくようにしたりしても良い。また、図４（Ｄ），（Ｅ）に示すように、任意の位置から逆バイアス電極２Ｂにしていくようにしても良いし、逆バイアス電極２Ｂの数を増やすときに逆バイアス電極２Ｂの位置を変えるようにしても良い。
例えば、逆バイアス電極２Ｂの数を増やす場合、図３に示すように、入力側から順番に逆バイアス電極２Ｂにしていく方法がある。また、図４（Ａ）に示すように、１つおきに逆バイアス電極２Ｂにしていくようにしても良い。また、図４（Ｂ）に示すように、２つおきに逆バイアス電極２Ｂにしていくようにしたり、図４（Ｃ）に示すように、３つおきに逆バイアス電極２Ｂにしていくようにしたりしても良い。また、図４（Ｄ），（Ｅ）に示すように、任意の位置から逆バイアス電極２Ｂにしていくようにしても良いし、逆バイアス電極２Ｂの数を増やすときに逆バイアス電極２Ｂの位置を変えるようにしても良い。
但し、逆バイアス電極２Ｂを増やしすぎて、信号光のパワーが下がりすぎてしまうと、雑音特性の劣化を招くことになる。一方、逆バイアス電極２Ｂが少なすぎて（順バイアス電極が多すぎて）、信号光のパワーが上がりすぎてしまうと、波形歪みが生じてしまうことになる。このため、雑音特性の劣化や波形歪みが生じないようなバイアス方向切替パターンにする必要がある。
例えば、逆バイアス電極２Ｂが連続していると、その部分で一時的に信号光のパワーが下がりすぎてしまう場合があり、これにより、雑音特性が劣化してしまう場合がある。このため、逆バイアス電極２Ｂが過度に連続しないようにするのが好ましい。一方、例えば、順バイアス電極２Ａが連続していると、その部分で一時的に信号光のパワーが上がりすぎてしまう場合があり、これにより、波形歪みが生じてしまう場合がある。このため、順バイアス電極２Ａが過度に連続しないようにするのが好ましい。例えば、１つの領域における増幅量と減衰量とが同じ場合には、スイッチ４が交互に逆側に切り替えられた状態にして、逆バイアス電極２Ｂを１つおきに配置するようにすれば、信号光のパワーはジグザグ状に変化するようになり、信号光のパワーが上がりすぎたり、下がりすぎたりするのを防止することができる。
特に、例えば入力信号光のパワーが所定値よりも小さい場合には、半導体積層体１の最も入力側の領域に設けられる電極を順バイアス電極２Ａにして増幅器１４Ａとして用いるようにすれば良い。これにより、入力信号光がパワー損失を受ける前に増幅されるようにすることができ、増幅器１４Ａと減衰器１４Ｂを集積化する場合に雑音特性が劣化しないようにすることができる。これにより、雑音特性の劣化を招くことなく、半導体光増幅器１４Ａと自動利得制御や自動パワー制御に用いる素子（ここでは減衰器１４Ｂ）を集積化できることになる。
一方、例えば入力信号光のパワーが所定値よりも大きい場合には、逆バイアス電極２Ｂの数を増やすようにすれば、波形歪みが生じてしまうのを防止することができる。
このため、入力信号光のパワーの大きさとして、広範囲のものを許容できるようになり、入力パワーのダイナミックレンジが広くなる。
本実施形態では、順バイアス電源５は、バイアス電圧を可変制御しうる可変電圧電源として構成される。これにより、スイッチ４の切り替えによって逆バイアス電極２Ｂの数を変えて順バイアス電圧Ｖfが印加される領域の長さを段階的に変えた後、順バイアス電圧Ｖfの大きさを連続的に変化させることができるようにしている。つまり、順バイアス電圧Ｖfを変化させることで電流注入量を連続的に変化させて、電極数を変えるだけでは調整不可能な利得や出力パワーの微調整を行なうようにしている。これは、順バイアス電圧Ｖfを大きく変化させると、波形歪みが生じてしまうためである。
このため、入力信号光のパワーの大きさとして、広範囲のものを許容できるようになり、入力パワーのダイナミックレンジが広くなる。
本実施形態では、順バイアス電源５は、バイアス電圧を可変制御しうる可変電圧電源として構成される。これにより、スイッチ４の切り替えによって逆バイアス電極２Ｂの数を変えて順バイアス電圧Ｖfが印加される領域の長さを段階的に変えた後、順バイアス電圧Ｖfの大きさを連続的に変化させることができるようにしている。つまり、順バイアス電圧Ｖfを変化させることで電流注入量を連続的に変化させて、電極数を変えるだけでは調整不可能な利得や出力パワーの微調整を行なうようにしている。これは、順バイアス電圧Ｖfを大きく変化させると、波形歪みが生じてしまうためである。
一方、逆バイアス電源６は、バイアス電圧として固定電圧を供給しうる固定電圧電源として構成される。これは、逆バイアス電圧−Ｖbを変化させると、減衰量が変わる前に波形歪みが生じてしまうからである。
ところで、上述のようなスイッチの切替制御（バイアス方向制御）は、制御回路９から各スイッチ４への制御信号Ｃ1，Ｃ2・・・ＣNに基づいて行なわれるようになっている。また、制御回路９は、順バイアス電源５から出力される順バイアス電圧Ｖfの可変制御（順バイアス電圧制御）も行なうようになっている。つまり、本実施形態では、制御回路９によって自動利得制御（ＡＧＣ制御モード）及び自動パワー制御（ＡＰＣ制御モード）が行なわれるようになっている。なお、自動利得制御及び自動パワー制御の詳細は後述する。
ところで、上述のようなスイッチの切替制御（バイアス方向制御）は、制御回路９から各スイッチ４への制御信号Ｃ1，Ｃ2・・・ＣNに基づいて行なわれるようになっている。また、制御回路９は、順バイアス電源５から出力される順バイアス電圧Ｖfの可変制御（順バイアス電圧制御）も行なうようになっている。つまり、本実施形態では、制御回路９によって自動利得制御（ＡＧＣ制御モード）及び自動パワー制御（ＡＰＣ制御モード）が行なわれるようになっている。なお、自動利得制御及び自動パワー制御の詳細は後述する。
このため、制御回路９には、入力パワーモニタ７によってモニタされた入力パワーＰinが入力されるようになっている。また、制御回路９には、出力パワーモニタ８によってモニタされた出力パワーＰoutも入力されるようになっている。そして、制御回路９は、出力パワーＰoutに基づいて、自動パワー制御を行なうようになっている。また、制御回路は、出力パワーＰout及び入力パワーＰinに基づいて、自動利得制御を行なうようになっている。なお、制御回路９には、ＡＰＣ制御モードにおいて用いられる目標出力パワーＰout,set、及び、ＡＧＣ制御モードにおいて用いられる目標利得Ｇsetが設定値として入力されている。
ここで、入力パワーモニタ７及び出力パワーモニタ８は、例えばフォトディテクタを含むものとして構成される。
ここでは、光増幅器１４Ａ又は光減衰器１４Ｂとして機能する半導体積層体１へ入力される入力信号光の一部をカプラ１５Ａによって分岐し、入力パワーモニタ７によって入力パワーを測定するようになっている。つまり、入力パワーモニタ７を構成するフォトディテクタによって入力光（モニタ光）の強度を検出し、これに基づいて入力パワーを測定するようになっている。
ここでは、光増幅器１４Ａ又は光減衰器１４Ｂとして機能する半導体積層体１へ入力される入力信号光の一部をカプラ１５Ａによって分岐し、入力パワーモニタ７によって入力パワーを測定するようになっている。つまり、入力パワーモニタ７を構成するフォトディテクタによって入力光（モニタ光）の強度を検出し、これに基づいて入力パワーを測定するようになっている。
また、光増幅器１４Ａ又は光減衰器１４Ｂとして機能する半導体積層体１から出力される出力信号光の一部をカプラ１５Ｂによって分岐し、出力パワーモニタ８によって出力パワーを測定するようになっている。つまり、出力パワーモニタ８を構成するフォトディテクタによって出力光（モニタ光）の強度を検出し、これに基づいて出力パワーを測定するようになっている。
なお、カプラ１５Ａ，１５Ｂを設けずに、光導波路上にフォトディテクタ（例えばフォトダイオード）を集積化しても良い。そして、制御回路９は、フォトディテクタによって検出された光の強度に基づいて、自動利得制御及び自動パワー制御を行なうように構成しても良い。この場合、フォトディテクタ及び制御回路９がパワーモニタ（入力パワーモニタ，出力パワーモニタ）として機能することになる。
次に、本実施形態にかかる半導体装置における起動時の自動パワー制御（ＡＰＣ）について、図５のフローチャートを参照しながら説明する。なお、ここでは、図３に示すようにバイアス電圧を切り替える場合を例に説明する。
まず、図５に示すように、制御回路９は、初期化を行なう（ステップＳ１０）。
具体的には、順バイアス電源５から出力される順バイアス電圧Ｖfを初期値Ｖf,initに設定する（Ｖf＝Ｖf,init）。また、逆バイアス電源６側に切り替えるスイッチ４の数（逆バイアス側スイッチ数，逆バイアス電極数）Ｓcntを初期値Ｓcnt,initに設定する（Ｓcnt＝Ｓcnt,init）。ここでは、初期状態として、最も右側から５つ目までのスイッチ４を逆バイアス電源６側に切り替えるために、初期値Ｓcnt,initとして「５」という値が設定される。さらに、スイッチ番号（電極番号）ｉの値は「１」に設定する（ｉ＝１）。
まず、図５に示すように、制御回路９は、初期化を行なう（ステップＳ１０）。
具体的には、順バイアス電源５から出力される順バイアス電圧Ｖfを初期値Ｖf,initに設定する（Ｖf＝Ｖf,init）。また、逆バイアス電源６側に切り替えるスイッチ４の数（逆バイアス側スイッチ数，逆バイアス電極数）Ｓcntを初期値Ｓcnt,initに設定する（Ｓcnt＝Ｓcnt,init）。ここでは、初期状態として、最も右側から５つ目までのスイッチ４を逆バイアス電源６側に切り替えるために、初期値Ｓcnt,initとして「５」という値が設定される。さらに、スイッチ番号（電極番号）ｉの値は「１」に設定する（ｉ＝１）。
次に、制御回路９は、スイッチ４を初期状態に切り替える制御を行なう（ステップＳ２０〜Ｓ５０）。
具体的には、まず、制御回路９は、制御信号Ｃiを「１」に設定する（Ｃi＝１）（ステップＳ２０）。なお、制御信号Ｃiが「１」に設定されると、制御回路９は、スイッチ番号ｉのスイッチ４に対して、逆バイアス電源６側に切り替えるための制御信号を出力することになる。一方、制御信号Ｃiが「０」に設定されると、制御回路９は、スイッチ番号ｉのスイッチ４に対して、順バイアス電源５側に切り替えるための制御信号を出力することになる。
具体的には、まず、制御回路９は、制御信号Ｃiを「１」に設定する（Ｃi＝１）（ステップＳ２０）。なお、制御信号Ｃiが「１」に設定されると、制御回路９は、スイッチ番号ｉのスイッチ４に対して、逆バイアス電源６側に切り替えるための制御信号を出力することになる。一方、制御信号Ｃiが「０」に設定されると、制御回路９は、スイッチ番号ｉのスイッチ４に対して、順バイアス電源５側に切り替えるための制御信号を出力することになる。
ここでは、上記ステップＳ１０でスイッチ番号ｉの値が「１」に設定されているため、制御信号Ｃ1が「１」に設定され（Ｃ1＝１）、スイッチ番号１のスイッチ４（図１中、最も右側のスイッチ）が逆バイアス電源６側に切り替えられることになる。
その後、制御回路９は、スイッチ番号ｉの値をインクリメントする（ｉ＝ｉ＋１）（ステップＳ２０）。この結果、スイッチ番号ｉの値は「２」になる。
その後、制御回路９は、スイッチ番号ｉの値をインクリメントする（ｉ＝ｉ＋１）（ステップＳ２０）。この結果、スイッチ番号ｉの値は「２」になる。
次に、制御回路９は、スイッチ番号ｉの値が逆バイアス側スイッチ数Ｓcntよりも大きいか否かを判定する（ｉ＞Ｓcnt）（ステップＳ３０）。そして、スイッチ番号ｉの値が逆バイアス側スイッチ数Ｓcntよりも大きいと判定した場合「Ｙｅｓ」は、ステップＳ４０へ進む。一方、スイッチ番号ｉの値が逆バイアス側スイッチ数Ｓcnt以下であると判定した場合「Ｎｏ」は、ステップＳ２０へ戻り、以降、スイッチ番号ｉの値が逆バイアス側スイッチ数Ｓcntよりも大きくなるまで、ステップＳ２０，Ｓ３０の処理を繰り返す。
現時点ではスイッチ番号ｉの値は「２」であり、Ｓcnt,initは「５」であるため、判定結果は「Ｎｏ」になり、ステップＳ２０へ戻る。ステップＳ２０では、スイッチ番号ｉの値が「２」であるため、制御信号Ｃ2が「１」に設定され（Ｃ2＝１）、スイッチ番号２のスイッチ４（図１中、右側から２つ目のスイッチ）が逆バイアス電源６側に切り替えられることになる。そして、スイッチ番号ｉの値がインクリメントされて「３」になる。依然として、ステップＳ３０の判定結果は「Ｎｏ」になり、ステップＳ２０へ戻る。
以降、同様の処理が繰り返されて、スイッチ番号５のスイッチ４（図１中、右側から５つ目のスイッチ）までが逆バイアス電源６側に切り替えられることになる。
その後、ステップＳ２０でスイッチ番号ｉの値がインクリメントされて「６」になると、ステップＳ３０の判定結果が「Ｙｅｓ」になる。この場合、ステップＳ４０へ進む。
そして、ステップＳ４０では、スイッチ番号ｉの値は「６」であるため、制御回路９によって、制御信号Ｃ6が「０」に設定され（Ｃ6＝０）、スイッチ番号６のスイッチ４（図１中、右側から６つ目のスイッチ）が順バイアス電源５側に切り替えられることになる。
その後、ステップＳ２０でスイッチ番号ｉの値がインクリメントされて「６」になると、ステップＳ３０の判定結果が「Ｙｅｓ」になる。この場合、ステップＳ４０へ進む。
そして、ステップＳ４０では、スイッチ番号ｉの値は「６」であるため、制御回路９によって、制御信号Ｃ6が「０」に設定され（Ｃ6＝０）、スイッチ番号６のスイッチ４（図１中、右側から６つ目のスイッチ）が順バイアス電源５側に切り替えられることになる。
その後、制御回路９は、スイッチ番号ｉの値をインクリメントする（ｉ＝ｉ＋１）（ステップＳ４０）。この結果、スイッチ番号ｉの値は「７」になる。
次に、制御回路９は、スイッチ番号ｉの値が全スイッチ数（全電極数）Ｎ（ここでは１５にしている）よりも大きいか否かを判定する（ｉ＞Ｎ）（ステップＳ５０）。この結果、スイッチ番号ｉの値が全スイッチ数Ｎよりも大きいと判定した場合「Ｙｅｓ」は、ステップＳ６０へ進む。一方、スイッチ番号ｉの値が全スイッチ数Ｎ以下であると判定した場合「Ｎｏ」は、ステップＳ４０へ戻り、以降、スイッチ番号ｉの値が全スイッチ数Ｎよりも大きくなるまで、ステップＳ４０，Ｓ５０の処理を繰り返す。
次に、制御回路９は、スイッチ番号ｉの値が全スイッチ数（全電極数）Ｎ（ここでは１５にしている）よりも大きいか否かを判定する（ｉ＞Ｎ）（ステップＳ５０）。この結果、スイッチ番号ｉの値が全スイッチ数Ｎよりも大きいと判定した場合「Ｙｅｓ」は、ステップＳ６０へ進む。一方、スイッチ番号ｉの値が全スイッチ数Ｎ以下であると判定した場合「Ｎｏ」は、ステップＳ４０へ戻り、以降、スイッチ番号ｉの値が全スイッチ数Ｎよりも大きくなるまで、ステップＳ４０，Ｓ５０の処理を繰り返す。
現時点ではスイッチ番号ｉの値は「７」であり、全スイッチ数Ｎは「１５」であるため、判定結果は「Ｎｏ」になり、ステップＳ４０へ戻る。ステップＳ４０では、スイッチ番号ｉの値が「７」であるため、制御信号Ｃ7が「０」に設定され（Ｃ7＝０）、スイッチ番号７のスイッチ４（図１中、右側から７つ目のスイッチ）が順バイアス電源５側に切り替えられることになる。そして、スイッチ番号ｉの値がインクリメントされて「８」になる。依然として、ステップＳ５０の判定結果は「Ｎｏ」になり、ステップＳ４０へ戻る。
以降、同様の処理が繰り返されて、スイッチ番号１５のスイッチ４まで（図１中、右側から６つ目以降の全スイッチ）が順バイアス電源５側に切り替えられることになる。
その後、ステップＳ４０でスイッチ番号ｉの値がインクリメントされて「１６」になると、ステップＳ５０の判定結果が「Ｙｅｓ」になる。これにより、スイッチ４を初期状態に切り替える制御が終了する。
その後、ステップＳ４０でスイッチ番号ｉの値がインクリメントされて「１６」になると、ステップＳ５０の判定結果が「Ｙｅｓ」になる。これにより、スイッチ４を初期状態に切り替える制御が終了する。
次に、制御回路９は出力パワー制御を行なう。
ここでは、まず、スイッチ４の切替制御（バイアス方向制御）による段階的な出力パワー制御を行なって、おおまかに出力パワーＰoutを目標出力パワーＰout,setに近づけた後、順バイアス電源５の出力電圧制御による連続的な出力パワー制御を行なって、出力パワーＰoutが目標出力パワーＰout,setに一致するように微調整を行なう。
ここでは、まず、スイッチ４の切替制御（バイアス方向制御）による段階的な出力パワー制御を行なって、おおまかに出力パワーＰoutを目標出力パワーＰout,setに近づけた後、順バイアス電源５の出力電圧制御による連続的な出力パワー制御を行なって、出力パワーＰoutが目標出力パワーＰout,setに一致するように微調整を行なう。
まず、制御回路９は、スイッチ４の切替制御（バイアス方向制御）による段階的な出力パワー制御を行なう（ステップＳ６０〜Ｓ７０）。
具体的には、まず、制御回路９は、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜の大きさが所定値ΔＰoutよりも大きく（｜Ｐout−Ｐout,set｜＞ΔＰout）、かつ、逆バイアス側スイッチ数Ｓcntが「１」以上、「１５」以下であるか（１５≧Ｓcnt≧１）を判定する（ステップＳ６０）。なお、このステップでは、出力パワーＰoutと目標出力パワーＰout,setとの差の符号がプラスかマイナスかも判定する。
具体的には、まず、制御回路９は、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜の大きさが所定値ΔＰoutよりも大きく（｜Ｐout−Ｐout,set｜＞ΔＰout）、かつ、逆バイアス側スイッチ数Ｓcntが「１」以上、「１５」以下であるか（１５≧Ｓcnt≧１）を判定する（ステップＳ６０）。なお、このステップでは、出力パワーＰoutと目標出力パワーＰout,setとの差の符号がプラスかマイナスかも判定する。
この結果、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜の大きさが所定値ΔＰoutよりも大きく（出力パワーＰoutの方が値が小さく、差をとったときに符号がマイナスになる場合）、かつ、逆バイアス側スイッチ数Ｓcntが「１」以上であると判定した場合「Ｙｅｓ」は、ステップＳ７０へ進む。
そして、ステップＳ７０で、制御回路９は、制御信号ＣScntを「０」に設定する（ＣScnt＝０）。ここでは、逆バイアス側スイッチ数Ｓcntが「５」であるため、制御信号Ｃ5が「０」に設定され（Ｃ5＝０）、スイッチ番号５のスイッチ４（図１中、右側から５つ目のスイッチ）が順バイアス電源５側に切り替えられることになる。これにより、順バイアスがかかる増幅領域１４Ａが増え、出力パワーＰoutが上がることになる。
そして、ステップＳ７０で、制御回路９は、制御信号ＣScntを「０」に設定する（ＣScnt＝０）。ここでは、逆バイアス側スイッチ数Ｓcntが「５」であるため、制御信号Ｃ5が「０」に設定され（Ｃ5＝０）、スイッチ番号５のスイッチ４（図１中、右側から５つ目のスイッチ）が順バイアス電源５側に切り替えられることになる。これにより、順バイアスがかかる増幅領域１４Ａが増え、出力パワーＰoutが上がることになる。
このように、上述のようにして設定されたスイッチ４の切替パターン（右側から５つ目までは逆バイアス電源６側にし、６つ目以降は順バイアス電源５側にした切替パターン）では、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜の大きさが所定値ΔＰoutよりも大きく、出力パワーＰoutの方が値が小さい場合、逆バイアス電源６側になっているスイッチ４のうちの１つを順バイアス電源５側に切り替えて、順バイアスがかかる増幅領域１４Ａを増やし、出力パワーＰoutを上げる出力パワー制御が行なわれることになる。
その後、制御回路９は、逆バイアス側スイッチ数Ｓcntをデクリメントする（Ｓcnt＝Ｓcnt−１）（ステップＳ７０）。この結果、逆バイアス側スイッチ数Ｓcntは「４」になる。
以降、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜の大きさが所定値ΔＰout以下になるか、又は、逆バイアス側スイッチ数Ｓcntが「１」よりも小さくなるまで、ステップＳ６０，Ｓ７０の処理を繰り返す。
以降、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜の大きさが所定値ΔＰout以下になるか、又は、逆バイアス側スイッチ数Ｓcntが「１」よりも小さくなるまで、ステップＳ６０，Ｓ７０の処理を繰り返す。
一方、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜の大きさが所定値ΔＰoutよりも大きく（出力パワーＰoutの方が値が大きく、差をとったときに符号がプラスになる場合）、かつ、逆バイアス側スイッチ数Ｓcntが「１５」以下であると判定した場合「Ｙｅｓ」は、ステップＳ７５へ進む。
そして、ステップＳ７５で、制御回路９は、制御信号ＣScnt+1を「１」に設定する（ＣScnt+1＝１）。ここでは、逆バイアス側スイッチ数Ｓcntが「５」であるため、制御信号Ｃ6が「１」に設定され（Ｃ6＝１）、スイッチ番号６のスイッチ４（図１中、右側から６つ目のスイッチ）が逆バイアス電源６側に切り替えられることになる。これにより、逆バイアスがかかる減衰領域１４Ｂが増え、出力パワーＰoutが下がることになる。
そして、ステップＳ７５で、制御回路９は、制御信号ＣScnt+1を「１」に設定する（ＣScnt+1＝１）。ここでは、逆バイアス側スイッチ数Ｓcntが「５」であるため、制御信号Ｃ6が「１」に設定され（Ｃ6＝１）、スイッチ番号６のスイッチ４（図１中、右側から６つ目のスイッチ）が逆バイアス電源６側に切り替えられることになる。これにより、逆バイアスがかかる減衰領域１４Ｂが増え、出力パワーＰoutが下がることになる。
このように、上述のようにして設定されたスイッチ４の切替パターン（右側から５つ目までは逆バイアス電源６側にし、６つ目以降は順バイアス電源５側にした切替パターン）では、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜の大きさが所定値ΔＰoutよりも大きく、出力パワーＰoutの方が値が大きい場合、順バイアス電源５側になっているスイッチ４のうちの１つを逆バイアス電源６側に切り替えて、逆バイアスがかかる減衰領域１４Ｂを増やし、出力パワーＰoutを下げる出力パワー制御が行なわれることになる。
その後、制御回路９は、逆バイアス側スイッチ数Ｓcntをインクリメントする（Ｓcnt＝Ｓcnt＋１）（ステップＳ７５）。この結果、逆バイアス側スイッチ数Ｓcntは「６」になる。
以降、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜の大きさが所定値ΔＰout以下になるか、又は、逆バイアス側スイッチ数Ｓcntが「１５」よりも大きくなるまで、ステップＳ６０，Ｓ７５の処理を繰り返す。
以降、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜の大きさが所定値ΔＰout以下になるか、又は、逆バイアス側スイッチ数Ｓcntが「１５」よりも大きくなるまで、ステップＳ６０，Ｓ７５の処理を繰り返す。
その後、ステップＳ７０で逆バイアス側スイッチ数Ｓcntがデクリメントされて「０」になるか、又は、ステップＳ７５で逆バイアス側スイッチ数Ｓcntがインクリメントされて「１６」になると、ステップＳ６０の判定結果が「Ｎｏ」になる。これにより、スイッチ４の切替制御（バイアス方向制御）による出力パワー制御を終了する。
これは、逆バイアス側スイッチ数Ｓcntがデクリメントされて「０」になった場合、全てのスイッチ４が順バイアス電源５側に切り替えられており、もはやスイッチ４の切替制御による出力パワー制御を行なえないからである。一方、逆バイアス側スイッチ数Ｓcntがインクリメントされて「１６」になった場合、全てのスイッチ４が逆バイアス電源６側に切り替えられており、もはやスイッチ４の切替制御による出力パワー制御を行なえないからである。
これは、逆バイアス側スイッチ数Ｓcntがデクリメントされて「０」になった場合、全てのスイッチ４が順バイアス電源５側に切り替えられており、もはやスイッチ４の切替制御による出力パワー制御を行なえないからである。一方、逆バイアス側スイッチ数Ｓcntがインクリメントされて「１６」になった場合、全てのスイッチ４が逆バイアス電源６側に切り替えられており、もはやスイッチ４の切替制御による出力パワー制御を行なえないからである。
一方、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜の大きさが所定値ΔＰout以下になった場合も、ステップＳ６０の判定結果が「Ｎｏ」になる。これにより、スイッチ４の切替制御（バイアス方向制御）による出力パワー制御を終了する。
このようにして、スイッチ４の切替制御（バイアス方向制御）による段階的な出力パワー制御を行なうことで、出力パワーＰoutが段階的に制御され、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜が所定範囲内となり、出力パワーＰoutが目標出力パワーＰout,setに近づくことになる。
このようにして、スイッチ４の切替制御（バイアス方向制御）による段階的な出力パワー制御を行なうことで、出力パワーＰoutが段階的に制御され、出力パワーＰoutと目標出力パワーＰout,setとの差｜Ｐout−Ｐout,set｜が所定範囲内となり、出力パワーＰoutが目標出力パワーＰout,setに近づくことになる。
次いで、制御回路９は、順バイアス電源５の出力電圧制御による連続的な出力パワー制御を行なう（ステップＳ８０〜Ｓ１２０）。
具体的には、まず、制御回路９は、出力パワーＰoutが目標出力パワーＰout,setよりも大きいか（Ｐout＞Ｐout,set）を判定する（ステップＳ８０）。この結果、出力パワーＰoutが目標出力パワーＰout,setよりも大きいと判定した場合「Ｙｅｓ」は、ステップＳ９０へ進む。
具体的には、まず、制御回路９は、出力パワーＰoutが目標出力パワーＰout,setよりも大きいか（Ｐout＞Ｐout,set）を判定する（ステップＳ８０）。この結果、出力パワーＰoutが目標出力パワーＰout,setよりも大きいと判定した場合「Ｙｅｓ」は、ステップＳ９０へ進む。
そして、ステップＳ９０で、制御回路９は、順バイアス電源５から出力される順バイアス電圧Ｖfの値から所定量ΔＶを減算する（Ｖf＝Ｖf−ΔＶ）。最初は、順バイアス電源５から出力される順バイアス電圧Ｖfの値は初期値Ｖf,initに設定されているため、この初期値Ｖf,initから所定量ΔＶを減算することになる。
以降、出力パワーＰoutが目標出力パワーＰout,set以下になるまで、ステップＳ８０，Ｓ９０の処理を繰り返す。
以降、出力パワーＰoutが目標出力パワーＰout,set以下になるまで、ステップＳ８０，Ｓ９０の処理を繰り返す。
その後、出力パワーＰoutが目標出力パワーＰout,set以下になった場合、ステップＳ８０の判定結果が「Ｎｏ」になる。この場合、ステップＳ１００へ進む。
そして、ステップＳ１００で、制御回路９は、出力パワーＰoutが目標出力パワーＰout,setよりも小さいか（Ｐout＜Ｐout,set）を判定する。
この結果、出力パワーＰoutが目標出力パワーＰout,setよりも小さいと判定した場合「Ｙｅｓ」は、ステップＳ１１０へ進み、制御回路９は、順バイアス電源５から出力される順バイアス電圧Ｖfの値に所定量ΔＶを加算する（Ｖf＝Ｖf＋ΔＶ）。
そして、ステップＳ１００で、制御回路９は、出力パワーＰoutが目標出力パワーＰout,setよりも小さいか（Ｐout＜Ｐout,set）を判定する。
この結果、出力パワーＰoutが目標出力パワーＰout,setよりも小さいと判定した場合「Ｙｅｓ」は、ステップＳ１１０へ進み、制御回路９は、順バイアス電源５から出力される順バイアス電圧Ｖfの値に所定量ΔＶを加算する（Ｖf＝Ｖf＋ΔＶ）。
次に、制御回路９は、ステップＳ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,maxよりも大きいかを判定する（Ｖf＞Ｖf,max）（ステップＳ１２０）。この結果、ステップＳ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,max以下であると判定した場合「Ｎｏ」は、ステップＳ１００へ戻り、再度、出力パワーＰoutが目標出力パワーＰout,setよりも小さいか（Ｐout＜Ｐout,set）を判定する。
この結果、出力パワーＰoutが目標出力パワーＰout,setよりも小さいと判定した場合「Ｙｅｓ」は、ステップＳ１１０へ進み、同様の処理を繰り返す。一方、出力パワーＰoutが目標出力パワーＰout,set以上であると判定した場合「Ｎｏ」は、ステップＳ８０へ戻り、同様の処理を繰り返す。
なお、ステップＳ８０〜ステップＳ１２０の処理中、出力パワーＰoutと目標出力パワーＰout,setとが同じであると判定した場合には、順バイアス電源５の出力電圧制御は行なわれない。
なお、ステップＳ８０〜ステップＳ１２０の処理中、出力パワーＰoutと目標出力パワーＰout,setとが同じであると判定した場合には、順バイアス電源５の出力電圧制御は行なわれない。
このようにして、順バイアス電源５の出力電圧制御による出力パワー制御を行なうことで、出力パワーＰoutが連続的に制御され、出力パワーＰoutが目標出力パワーＰout,setに一致するように微調整が行なわれることになる。
その後、制御回路９が、ステップＳ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,maxよりも大きくなった場合には、ステップＳ１２０の判定結果が「Ｙｅｓ」になる。これにより、順バイアス電源５の出力電圧制御による連続的な出力パワー制御を終了する。これは、ステップＳ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,maxよりも大きくなった場合、もはや順バイアス電源５の出力電圧制御による出力パワー制御を行なえないからである。この場合、ステップＳ１０へ戻り、上述の処理が繰り返されることになる。
その後、制御回路９が、ステップＳ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,maxよりも大きくなった場合には、ステップＳ１２０の判定結果が「Ｙｅｓ」になる。これにより、順バイアス電源５の出力電圧制御による連続的な出力パワー制御を終了する。これは、ステップＳ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,maxよりも大きくなった場合、もはや順バイアス電源５の出力電圧制御による出力パワー制御を行なえないからである。この場合、ステップＳ１０へ戻り、上述の処理が繰り返されることになる。
なお、ここでは、逆バイアス側スイッチ数Ｓcntの初期値Ｓcnt,initを「５」としているため、逆バイアス電極の数を増やす制御（ステップＳ７５）と減らす制御（ステップＳ７０）の双方を行なうようにしているが、例えば、最初に、全てを逆バイアス電極にしておくか、又は、全てを順バイアス電極にしておくことで、いずれか一方の制御を省略することもできる。
次に、本実施形態にかかる半導体装置における起動時の自動利得制御（ＡＧＣ）について、図６のフローチャートを参照しながら説明する。なお、ここでは、図３に示すようにバイアス電圧を切り替える場合を例に説明する。
まず、図６に示すように、制御回路９は、初期化を行なう（ステップＡ１０）。具体的には、上述の自動パワー制御の場合（ステップＳ１０参照）と同じである。
まず、図６に示すように、制御回路９は、初期化を行なう（ステップＡ１０）。具体的には、上述の自動パワー制御の場合（ステップＳ１０参照）と同じである。
次に、制御回路９は、スイッチ４を初期状態に切り替える制御を行なう（ステップＡ２０〜Ａ５０）。具体的には、上述の自動パワー制御の場合（ステップＳ２０〜Ｓ５０参照）と同じである。
次に、制御回路９は利得制御を行なう。
ここでは、まず、スイッチ４の切替制御（バイアス方向制御）による段階的な利得制御を行なって、おおまかに実利得Ｐout／Ｐinを目標利得Ｇsetに近づけた後、順バイアス電源５の出力電圧制御による連続的な利得制御を行なって、実利得Ｐout／Ｐinが目標利得Ｇsetに一致するように微調整を行なう。
次に、制御回路９は利得制御を行なう。
ここでは、まず、スイッチ４の切替制御（バイアス方向制御）による段階的な利得制御を行なって、おおまかに実利得Ｐout／Ｐinを目標利得Ｇsetに近づけた後、順バイアス電源５の出力電圧制御による連続的な利得制御を行なって、実利得Ｐout／Ｐinが目標利得Ｇsetに一致するように微調整を行なう。
まず、制御回路９は、スイッチ４の切替制御（バイアス方向制御）による段階的な利得制御を行なう（ステップＡ６０〜Ａ７０）。
具体的には、まず、制御回路９は、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜の大きさが所定値ΔＧよりも大きく（｜（Ｐout／Ｐin）−Ｇset｜＞ΔＧ）、かつ、逆バイアス側スイッチ数Ｓcntが「１」以上、「１５」以下であるか（１５≧Ｓcnt≧１）を判定する（ステップＡ６０）。なお、このステップでは、実利得Ｐout／Ｐinと目標利得Ｇsetとの差の符号がプラスかマイナスかも判定する。
具体的には、まず、制御回路９は、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜の大きさが所定値ΔＧよりも大きく（｜（Ｐout／Ｐin）−Ｇset｜＞ΔＧ）、かつ、逆バイアス側スイッチ数Ｓcntが「１」以上、「１５」以下であるか（１５≧Ｓcnt≧１）を判定する（ステップＡ６０）。なお、このステップでは、実利得Ｐout／Ｐinと目標利得Ｇsetとの差の符号がプラスかマイナスかも判定する。
この結果、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜の大きさが所定値ΔＧよりも大きく（実利得Ｐout／Ｐinの方が値が小さく、差をとったときに符号がマイナスになる場合）、かつ、逆バイアス側スイッチ数Ｓcntが「１」以上であると判定した場合「Ｙｅｓ」は、ステップＳ７０へ進む。
そして、ステップＡ７０で、制御回路９は、制御信号ＣScntを「０」に設定する（ＣScnt＝０）。ここでは、逆バイアス側スイッチ数Ｓcntが「５」であるため、制御信号Ｃ5が「０」に設定され（Ｃ5＝０）、スイッチ番号５のスイッチ４（図１中、右側から５つ目のスイッチ）が順バイアス電源５側に切り替えられることになる。これにより、順バイアスがかかる増幅領域１４Ａが増え、実利得Ｐout／Ｐinが上がることになる。
そして、ステップＡ７０で、制御回路９は、制御信号ＣScntを「０」に設定する（ＣScnt＝０）。ここでは、逆バイアス側スイッチ数Ｓcntが「５」であるため、制御信号Ｃ5が「０」に設定され（Ｃ5＝０）、スイッチ番号５のスイッチ４（図１中、右側から５つ目のスイッチ）が順バイアス電源５側に切り替えられることになる。これにより、順バイアスがかかる増幅領域１４Ａが増え、実利得Ｐout／Ｐinが上がることになる。
このように、上述のようにして設定されたスイッチ４の切替パターン（右側から５つ目までは逆バイアス電源６側にし、６つ目以降は順バイアス電源５側にした切替パターン）では、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜の大きさが所定値ΔＧよりも大きく、実利得Ｐout／Ｐinの方が値が小さい場合、逆バイアス電源６側になっているスイッチ４のうちの１つを順バイアス電源５側に切り替えて、順バイアスがかかる増幅領域１４Ａを増やし、実利得Ｐout／Ｐinを上げる利得制御が行なわれることになる。
その後、制御回路９は、逆バイアス側スイッチ数Ｓcntをデクリメントする（Ｓcnt＝Ｓcnt−１）（ステップＡ７０）。この結果、逆バイアス側スイッチ数Ｓcntは「４」になる。
以降、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜の大きさが所定値ΔＧ以下になるか、又は、逆バイアス側スイッチ数Ｓcntが「１」よりも小さくなるまで、ステップＡ６０，Ａ７０の処理を繰り返す。
以降、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜の大きさが所定値ΔＧ以下になるか、又は、逆バイアス側スイッチ数Ｓcntが「１」よりも小さくなるまで、ステップＡ６０，Ａ７０の処理を繰り返す。
一方、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜の大きさが所定値ΔＧよりも大きく（実利得Ｐout／Ｐinの方が値が大きく、差をとったときに符号がプラスになる場合）、かつ、逆バイアス側スイッチ数Ｓcntが「１５」以下であると判定した場合「Ｙｅｓ」は、ステップＡ７５へ進む。
そして、ステップＡ７５で、制御回路９は、制御信号ＣScnt+1を「１」に設定する（ＣScnt+1＝１）。ここでは、逆バイアス側スイッチ数Ｓcntが「５」であるため、制御信号Ｃ6が「１」に設定され（Ｃ6＝１）、スイッチ番号６のスイッチ４（図１中、右側から６つ目のスイッチ）が逆バイアス電源６側に切り替えられることになる。これにより、逆バイアスがかかる減衰領域１４Ｂが増え、実利得Ｐout／Ｐinが下がることになる。
そして、ステップＡ７５で、制御回路９は、制御信号ＣScnt+1を「１」に設定する（ＣScnt+1＝１）。ここでは、逆バイアス側スイッチ数Ｓcntが「５」であるため、制御信号Ｃ6が「１」に設定され（Ｃ6＝１）、スイッチ番号６のスイッチ４（図１中、右側から６つ目のスイッチ）が逆バイアス電源６側に切り替えられることになる。これにより、逆バイアスがかかる減衰領域１４Ｂが増え、実利得Ｐout／Ｐinが下がることになる。
このように、上述のようにして設定されたスイッチ４の切替パターン（右側から５つ目までは逆バイアス電源６側にし、６つ目以降は順バイアス電源５側にした切替パターン）では、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜の大きさが所定値ΔＧよりも大きく、実利得Ｐout／Ｐinの方が値が大きい場合、順バイアス電源５側になっているスイッチ４のうちの１つを逆バイアス電源６側に切り替えて、逆バイアスがかかる減衰領域１４Ｂを増やし、実利得Ｐout／Ｐinを下げる利得制御が行なわれることになる。
その後、制御回路９は、逆バイアス側スイッチ数Ｓcntをインクリメントする（Ｓcnt＝Ｓcnt＋１）（ステップＡ７５）。この結果、逆バイアス側スイッチ数Ｓcntは「６」になる。
以降、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜の大きさが所定値ΔＧ以下になるか、又は、逆バイアス側スイッチ数Ｓcntが「１５」よりも大きくなるまで、ステップＡ６０，Ａ７５の処理を繰り返す。
以降、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜の大きさが所定値ΔＧ以下になるか、又は、逆バイアス側スイッチ数Ｓcntが「１５」よりも大きくなるまで、ステップＡ６０，Ａ７５の処理を繰り返す。
その後、ステップＡ７０で逆バイアス側スイッチ数Ｓcntがデクリメントされて「０」になるか、又は、ステップＡ７５で逆バイアス側スイッチ数Ｓcntがインクリメントされて「１６」になると、ステップＡ６０の判定結果が「Ｎｏ」になる。これにより、スイッチ４の切替制御（バイアス方向制御）による利得制御を終了する。
これは、逆バイアス側スイッチ数Ｓcntがデクリメントされて「０」になった場合、全てのスイッチ４が順バイアス電源５側に切り替えられており、もはやスイッチ４の切替制御による利得制御を行なえないからである。一方、逆バイアス側スイッチ数Ｓcntがインクリメントされて「１６」になった場合、全てのスイッチ４が逆バイアス電源６側に切り替えられており、もはやスイッチ４の切替制御による利得制御を行なえないからである。
これは、逆バイアス側スイッチ数Ｓcntがデクリメントされて「０」になった場合、全てのスイッチ４が順バイアス電源５側に切り替えられており、もはやスイッチ４の切替制御による利得制御を行なえないからである。一方、逆バイアス側スイッチ数Ｓcntがインクリメントされて「１６」になった場合、全てのスイッチ４が逆バイアス電源６側に切り替えられており、もはやスイッチ４の切替制御による利得制御を行なえないからである。
一方、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜の大きさが所定値ΔＧ以下になった場合も、ステップＡ６０の判定結果が「Ｎｏ」になる。これにより、スイッチ４の切替制御（バイアス方向制御）による利得制御を終了する。
このようにして、スイッチ４の切替制御（バイアス方向制御）による段階的な利得制御を行なうことで、実利得Ｐout／Ｐinが段階的に制御され、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜が所定範囲内となり、実利得Ｐout／Ｐinが目標利得Ｇsetに近づくことになる。
このようにして、スイッチ４の切替制御（バイアス方向制御）による段階的な利得制御を行なうことで、実利得Ｐout／Ｐinが段階的に制御され、実利得Ｐout／Ｐinと目標利得Ｇsetとの差｜（Ｐout／Ｐin）−Ｇset｜が所定範囲内となり、実利得Ｐout／Ｐinが目標利得Ｇsetに近づくことになる。
次いで、制御回路９は、順バイアス電源５の出力電圧制御による連続的な利得制御を行なう（ステップＡ８０〜Ａ１２０）。
具体的には、まず、制御回路９は、実利得Ｐout／Ｐinが目標利得Ｇsetよりも大きいか（Ｐout／Ｐin＞Ｇset）を判定する（ステップＡ８０）。この結果、実利得Ｐout／Ｐinが目標利得Ｇsetよりも大きいと判定した場合「Ｙｅｓ」は、ステップＡ９０へ進む。
具体的には、まず、制御回路９は、実利得Ｐout／Ｐinが目標利得Ｇsetよりも大きいか（Ｐout／Ｐin＞Ｇset）を判定する（ステップＡ８０）。この結果、実利得Ｐout／Ｐinが目標利得Ｇsetよりも大きいと判定した場合「Ｙｅｓ」は、ステップＡ９０へ進む。
そして、ステップＡ９０で、制御回路９は、順バイアス電源５から出力される順バイアス電圧Ｖfの値から所定量ΔＶを減算する（Ｖf＝Ｖf−ΔＶ）。最初は、順バイアス電源５から出力される順バイアス電圧Ｖfの値は初期値Ｖf,initに設定されているため、この初期値Ｖf,initから所定量ΔＶを減算することになる。
以降、実利得Ｐout／Ｐinが目標利得Ｇset以下になるまで、ステップＡ８０，Ａ９０の処理を繰り返す。
以降、実利得Ｐout／Ｐinが目標利得Ｇset以下になるまで、ステップＡ８０，Ａ９０の処理を繰り返す。
その後、実利得Ｐout／Ｐinが目標利得Ｇset以下になった場合、ステップＡ８０の判定結果が「Ｎｏ」になる。この場合、ステップＡ１００へ進む。
そして、ステップＡ１００で、制御回路９は、実利得Ｐout／Ｐinが目標利得Ｇsetよりも小さいか（Ｐout／Ｐin＜Ｇset）を判定する。
この結果、実利得Ｐout／Ｐinが目標利得Ｇsetよりも小さいと判定した場合「Ｙｅｓ」は、ステップＡ１１０へ進み、制御回路９は、順バイアス電源５から出力される順バイアス電圧Ｖfの値に所定量ΔＶを加算する（Ｖf＝Ｖf＋ΔＶ）。
そして、ステップＡ１００で、制御回路９は、実利得Ｐout／Ｐinが目標利得Ｇsetよりも小さいか（Ｐout／Ｐin＜Ｇset）を判定する。
この結果、実利得Ｐout／Ｐinが目標利得Ｇsetよりも小さいと判定した場合「Ｙｅｓ」は、ステップＡ１１０へ進み、制御回路９は、順バイアス電源５から出力される順バイアス電圧Ｖfの値に所定量ΔＶを加算する（Ｖf＝Ｖf＋ΔＶ）。
次に、制御回路９は、ステップＡ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,maxよりも大きいかを判定する（Ｖf＞Ｖf,max）（ステップＡ１２０）。この結果、ステップＡ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,max以下であると判定した場合「Ｎｏ」は、ステップＡ１００へ戻り、再度、実利得Ｐout／Ｐinが目標利得Ｇsetよりも小さいか（Ｐout／Ｐin＜Ｇset）を判定する。
この結果、実利得Ｐout／Ｐinが目標利得Ｇsetよりも小さいと判定した場合「Ｙｅｓ」は、ステップＡ１１０へ進み、同様の処理を繰り返す。一方、実利得Ｐout／Ｐinが目標利得Ｇset以上であると判定した場合「Ｎｏ」は、ステップＡ８０へ戻り、同様の処理を繰り返す。
なお、ステップＡ８０〜ステップＡ１２０の処理中、実利得Ｐout／Ｐinと目標利得Ｇsetとが同じであると判定した場合には、順バイアス電源５の出力電圧制御は行なわれない。
なお、ステップＡ８０〜ステップＡ１２０の処理中、実利得Ｐout／Ｐinと目標利得Ｇsetとが同じであると判定した場合には、順バイアス電源５の出力電圧制御は行なわれない。
このようにして、順バイアス電源５の出力電圧制御による利得制御を行なうことで、実利得Ｐout／Ｐinが連続的に制御され、実利得Ｐout／Ｐinが目標利得Ｇsetに一致するように微調整が行なわれることになる。
その後、制御回路９が、ステップＡ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,maxよりも大きくなった場合には、ステップＡ１２０の判定結果が「Ｙｅｓ」になる。これにより、順バイアス電源５の出力電圧制御による連続的な利得制御を終了する。これは、ステップＡ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,maxよりも大きくなった場合、もはや順バイアス電源５の出力電圧制御による利得制御を行なえないからである。この場合、ステップＡ１０へ戻り、上述の処理が繰り返されることになる。
その後、制御回路９が、ステップＡ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,maxよりも大きくなった場合には、ステップＡ１２０の判定結果が「Ｙｅｓ」になる。これにより、順バイアス電源５の出力電圧制御による連続的な利得制御を終了する。これは、ステップＡ１１０で設定された順バイアス電圧Ｖfの値が、順バイアス電源５の最大出力電圧Ｖf,maxよりも大きくなった場合、もはや順バイアス電源５の出力電圧制御による利得制御を行なえないからである。この場合、ステップＡ１０へ戻り、上述の処理が繰り返されることになる。
なお、ここでは、逆バイアス側スイッチ数Ｓcntの初期値Ｓcnt,initを「５」としているため、逆バイアス電極の数を増やす制御（ステップＡ７５）と減らす制御（ステップＡ７０）の双方を行なうようにしているが、例えば、最初に、全てを逆バイアス電極にしておくか、又は、全てを順バイアス電極にしておくことで、いずれか一方の制御を省略することもできる。
したがって、本実施形態にかかる半導体装置によれば、波形歪みや雑音特性の劣化を招くことなく、半導体光増幅器と自動利得制御や自動パワー制御に用いる素子を集積化できるようになり、また、入力信号光のパワーの変化に対応して自動利得制御や自動パワー制御を行なえるようになるという利点がある。
なお、上述の実施形態では、全てのｐ側電極２にスイッチ４を接続しているが、これに限られるものではなく、スイッチ４は複数のｐ側電極２の少なくとも１つの電極に接続されるようにすれば良い。
なお、上述の実施形態では、全てのｐ側電極２にスイッチ４を接続しているが、これに限られるものではなく、スイッチ４は複数のｐ側電極２の少なくとも１つの電極に接続されるようにすれば良い。
例えば、図７に示すように、一部のｐ側電極２のみにスイッチ４を設け、残りのｐ側電極２にはスイッチ４を設けないようにしても良い。そして、スイッチ４を有しないｐ側電極２は、そのまま順バイアス電源５に接続されるようにする。この場合、スイッチ４を有しないｐ側電極２には、常に順バイアス電圧が印加されることになる。なお、図７では図１と同一のものには同一の符号を付している。
図７に示すものでは、スイッチ４が接続されているｐ側電極２の間に、スイッチ４が接続されていないｐ側電極２を２つずつ配置するようにしているが、これに限られるものではなく、複数のｐ側電極２のうちの一部のものにスイッチ４が接続されるようにすれば良い。例えば、スイッチ４が接続されているｐ側電極２の間に、スイッチ４が接続されていないｐ側電極２を１つずつ配置するようにしても良い。また、スイッチ４が接続されているｐ側電極２の間に、スイッチ４が接続されていないｐ側電極２を２つ以上配置するようにしても良い。また、スイッチ４が接続されていないｐ側電極２の中に、スイッチ４が接続されているｐ側電極２が不規則に存在するようにしても良い。
また、上述の実施形態では、全てのスイッチ４に共通の順バイアス電源５及び逆バイアス電源６を接続し、全てのスイッチ４に同一の順バイアス電圧又は逆バイアス電圧が印加されるようにしているが、これに限られるものではない。例えば、複数の電極のそれぞれに印加される順バイアス電圧が異なるようにしても良い。また、複数の電極のそれぞれに印加される逆バイアス電圧が異なるようにしても良い。このためには、スイッチ毎に異なる順バイアス電源や逆バイアス電源を接続しても良いし、一部のスイッチに一の順バイアス電源や逆バイアス電源を接続し、残りのスイッチに他の順バイアス電源や逆バイアス電源を接続しても良い。また、共通の順バイアス電源や逆バイアス電源を用い、順バイアス電源や逆バイアス電源とスイッチとの間に変圧回路を設けるようにしても良い。
また、上述の実施形態では、自動利得制御及び自動パワー制御の双方を行なうようにしているが、これに限られるものではなく、いずれか一方の制御のみを行なうようにしても良い。
また、上述の実施形態では、ｐ側電極２を離散電極とし、ｎ側電極３を共通電極としているが、これに限られるものではなく、複数のｎ側電極３を設けて、ｎ側電極３を離散電極とし、ｐ側電極２を共通電極としても良い。もちろん、半導体積層体１はｎ型半導体基板上に形成しても良いし、ｐ型半導体基板上に形成しても良い。
また、上述の実施形態では、ｐ側電極２を離散電極とし、ｎ側電極３を共通電極としているが、これに限られるものではなく、複数のｎ側電極３を設けて、ｎ側電極３を離散電極とし、ｐ側電極２を共通電極としても良い。もちろん、半導体積層体１はｎ型半導体基板上に形成しても良いし、ｐ型半導体基板上に形成しても良い。
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。
（付記１）
ｐ型半導体層とｎ型半導体層とで活性層を挟み込んで構成され、前記活性層に沿って複数の領域を有する半導体積層体と、
前記ｐ型半導体層又は前記ｎ型半導体層上に設けられ、前記複数の領域のそれぞれに１つずつ設けられる複数の電極と、
前記複数の電極の少なくとも１つの電極に接続され、バイアス電圧印加方向を切り替えるスイッチとを備え、
前記スイッチが一側に切り替えられた場合、前記電極を介して順バイアス電圧が印加され、増幅領域となり、前記スイッチが他側に切り替えられた場合、前記電極を介して逆バイアス電圧が印加され、減衰領域となるように構成されることを特徴とする、半導体装置。
（付記１）
ｐ型半導体層とｎ型半導体層とで活性層を挟み込んで構成され、前記活性層に沿って複数の領域を有する半導体積層体と、
前記ｐ型半導体層又は前記ｎ型半導体層上に設けられ、前記複数の領域のそれぞれに１つずつ設けられる複数の電極と、
前記複数の電極の少なくとも１つの電極に接続され、バイアス電圧印加方向を切り替えるスイッチとを備え、
前記スイッチが一側に切り替えられた場合、前記電極を介して順バイアス電圧が印加され、増幅領域となり、前記スイッチが他側に切り替えられた場合、前記電極を介して逆バイアス電圧が印加され、減衰領域となるように構成されることを特徴とする、半導体装置。
（付記２）
出力光のパワーをモニタする出力パワーモニタと、
前記出力パワーモニタによってモニタされた光パワーに基づいて出力パワー制御を行なう出力パワー制御回路とを備えることを特徴とする、付記１記載の半導体装置。
（付記３）
前記出力パワー制御回路が、前記出力パワーモニタによってモニタされた出力パワーが目標出力パワーに近づくように前記スイッチの切替制御を行なうことを特徴とする、付記２記載の半導体装置。
出力光のパワーをモニタする出力パワーモニタと、
前記出力パワーモニタによってモニタされた光パワーに基づいて出力パワー制御を行なう出力パワー制御回路とを備えることを特徴とする、付記１記載の半導体装置。
（付記３）
前記出力パワー制御回路が、前記出力パワーモニタによってモニタされた出力パワーが目標出力パワーに近づくように前記スイッチの切替制御を行なうことを特徴とする、付記２記載の半導体装置。
（付記４）
前記スイッチを介して前記電極に接続される可変順バイアス電源を備え、
前記出力パワー制御回路が、前記出力パワーモニタによってモニタされた出力パワーが目標出力パワーに近づくように前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、付記２又は３記載の半導体装置。
前記スイッチを介して前記電極に接続される可変順バイアス電源を備え、
前記出力パワー制御回路が、前記出力パワーモニタによってモニタされた出力パワーが目標出力パワーに近づくように前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、付記２又は３記載の半導体装置。
（付記５）
前記スイッチを介して前記電極に接続される可変順バイアス電源を備え、
前記出力パワー制御回路が、前記出力パワーモニタによってモニタされた出力パワーと目標出力パワーとの差が所定値よりも大きい場合は、前記スイッチの切替制御を行ない、前記出力パワーと前記目標出力パワーとの差が所定値以下の場合は、前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、付記２記載の半導体装置。
前記スイッチを介して前記電極に接続される可変順バイアス電源を備え、
前記出力パワー制御回路が、前記出力パワーモニタによってモニタされた出力パワーと目標出力パワーとの差が所定値よりも大きい場合は、前記スイッチの切替制御を行ない、前記出力パワーと前記目標出力パワーとの差が所定値以下の場合は、前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、付記２記載の半導体装置。
（付記６）
光パワーをモニタするパワーモニタと、
前記パワーモニタによってモニタされた光パワーに基づいて利得制御を行なう利得制御回路とを備えることを特徴とする、付記１〜５のいずれか１項に記載の半導体装置。
（付記７）
前記利得制御回路が、前記パワーモニタによってモニタされた光パワーに基づいて求められる実利得が目標利得に近づくように前記スイッチの切替制御を行なうことを特徴とする、付記６記載の半導体装置。
光パワーをモニタするパワーモニタと、
前記パワーモニタによってモニタされた光パワーに基づいて利得制御を行なう利得制御回路とを備えることを特徴とする、付記１〜５のいずれか１項に記載の半導体装置。
（付記７）
前記利得制御回路が、前記パワーモニタによってモニタされた光パワーに基づいて求められる実利得が目標利得に近づくように前記スイッチの切替制御を行なうことを特徴とする、付記６記載の半導体装置。
（付記８）
前記スイッチを介して前記電極に接続される可変順バイアス電源を備え、
前記利得制御回路が、前記パワーモニタによってモニタされた光パワーに基づいて求められる実利得が目標利得に近づくように前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、付記６又は７記載の半導体装置。
前記スイッチを介して前記電極に接続される可変順バイアス電源を備え、
前記利得制御回路が、前記パワーモニタによってモニタされた光パワーに基づいて求められる実利得が目標利得に近づくように前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、付記６又は７記載の半導体装置。
（付記９）
前記スイッチを介して前記電極に接続される可変順バイアス電源を備え、
前記利得制御回路が、前記パワーモニタによってモニタされた光パワーに基づいて求められる実利得と目標利得との差が所定値よりも大きい場合は、前記スイッチの切替制御を行ない、前記実利得と前記目標利得との差が所定値以下の場合は、前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、付記６記載の半導体装置。
前記スイッチを介して前記電極に接続される可変順バイアス電源を備え、
前記利得制御回路が、前記パワーモニタによってモニタされた光パワーに基づいて求められる実利得と目標利得との差が所定値よりも大きい場合は、前記スイッチの切替制御を行ない、前記実利得と前記目標利得との差が所定値以下の場合は、前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、付記６記載の半導体装置。
（付記１０）
前記スイッチを介して前記電極に接続される固定逆バイアス電源を備えることを特徴とする、付記１〜９のいずれか１項に記載の半導体装置。
（付記１１）
前記スイッチが、前記半導体積層体の最も入力側の領域に設けられる電極に接続されており、
入力光のパワーをモニタする入力パワーモニタを備え、
前記入力パワーモニタによってモニタされた入力パワーが所定値よりも小さい場合、前記半導体積層体の最も入力側の領域が増幅器として機能するように、前記スイッチを前記一側に切り替える制御を行なう制御回路を備えることを特徴とする、付記１〜９のいずれか１項に記載の半導体装置。
前記スイッチを介して前記電極に接続される固定逆バイアス電源を備えることを特徴とする、付記１〜９のいずれか１項に記載の半導体装置。
（付記１１）
前記スイッチが、前記半導体積層体の最も入力側の領域に設けられる電極に接続されており、
入力光のパワーをモニタする入力パワーモニタを備え、
前記入力パワーモニタによってモニタされた入力パワーが所定値よりも小さい場合、前記半導体積層体の最も入力側の領域が増幅器として機能するように、前記スイッチを前記一側に切り替える制御を行なう制御回路を備えることを特徴とする、付記１〜９のいずれか１項に記載の半導体装置。
（付記１２）
前記スイッチとして、複数のスイッチを備え、
前記複数のスイッチが、前記複数の電極のそれぞれに一つずつ接続されていることを特徴とする、付記１〜１１のいずれか１項に記載の半導体装置。
（付記１３）
前記複数のスイッチが、交互に逆側に切り替えられていることを特徴とする、付記１２記載の半導体装置。
前記スイッチとして、複数のスイッチを備え、
前記複数のスイッチが、前記複数の電極のそれぞれに一つずつ接続されていることを特徴とする、付記１〜１１のいずれか１項に記載の半導体装置。
（付記１３）
前記複数のスイッチが、交互に逆側に切り替えられていることを特徴とする、付記１２記載の半導体装置。
（付記１４）
前記スイッチとして、複数のスイッチを備え、
前記複数のスイッチが、前記複数の電極のうちの一部の電極に接続されていることを特徴とする、付記１〜１１のいずれか１項に記載の半導体装置。
（付記１５）
前記複数の電極のそれぞれに印加される順バイアス電圧が異なることを特徴とする、付記１〜１４のいずれか１項に記載の半導体装置。
前記スイッチとして、複数のスイッチを備え、
前記複数のスイッチが、前記複数の電極のうちの一部の電極に接続されていることを特徴とする、付記１〜１１のいずれか１項に記載の半導体装置。
（付記１５）
前記複数の電極のそれぞれに印加される順バイアス電圧が異なることを特徴とする、付記１〜１４のいずれか１項に記載の半導体装置。
（付記１６）
前記複数の電極のそれぞれに印加される逆バイアス電圧が異なることを特徴とする、付記１〜１４のいずれか１項に記載の半導体装置。
前記複数の電極のそれぞれに印加される逆バイアス電圧が異なることを特徴とする、付記１〜１４のいずれか１項に記載の半導体装置。
１ 半導体積層体
２ ｐ側電極（離散電極）
２Ａ 順バイアス電極
２Ｂ 逆バイアス電極
３ ｎ側電極（共通電極）
４ スイッチ
５ 順バイアス電源
６ 逆バイアス電源
７ 入力パワーモニタ
８ 出力パワーモニタ
９ 制御回路
１０ ｎ型半導体層
１１ 活性層
１２，１３ ｐ型半導体層
１４ 領域
１４Ａ 光増幅器として機能する領域（光増幅器）
１４Ｂ 光減衰器として機能する領域（光減衰器）
１５Ａ，１５Ｂ カプラ
２ ｐ側電極（離散電極）
２Ａ 順バイアス電極
２Ｂ 逆バイアス電極
３ ｎ側電極（共通電極）
４ スイッチ
５ 順バイアス電源
６ 逆バイアス電源
７ 入力パワーモニタ
８ 出力パワーモニタ
９ 制御回路
１０ ｎ型半導体層
１１ 活性層
１２，１３ ｐ型半導体層
１４ 領域
１４Ａ 光増幅器として機能する領域（光増幅器）
１４Ｂ 光減衰器として機能する領域（光減衰器）
１５Ａ，１５Ｂ カプラ
Claims (10)
- ｐ型半導体層とｎ型半導体層とで活性層を挟み込んで構成され、前記活性層に沿って複数の領域を有する半導体積層体と、
前記ｐ型半導体層又は前記ｎ型半導体層上に設けられ、前記複数の領域のそれぞれに１つずつ設けられる複数の電極と、
前記複数の電極の少なくとも１つの電極に接続され、バイアス電圧印加方向を切り替えるスイッチとを備え、
前記スイッチが一側に切り替えられた場合、前記電極を介して順バイアス電圧が印加され、増幅領域となり、前記スイッチが他側に切り替えられた場合、前記電極を介して逆バイアス電圧が印加され、減衰領域となるように構成されることを特徴とする、半導体装置。 - 出力光のパワーをモニタする出力パワーモニタと、
前記出力パワーモニタによってモニタされた光パワーに基づいて出力パワー制御を行なう出力パワー制御回路とを備え、
前記出力パワー制御回路が、前記出力パワーモニタによってモニタされた出力パワーが目標出力パワーに近づくように前記スイッチの切替制御を行なうことを特徴とする、請求項１記載の半導体装置。 - 前記スイッチを介して前記電極に接続される可変順バイアス電源を備え、
前記出力パワー制御回路が、前記出力パワーモニタによってモニタされた出力パワーが目標出力パワーに近づくように前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、請求項２記載の半導体装置。 - 出力光のパワーをモニタする出力パワーモニタと、
前記出力パワーモニタによってモニタされた光パワーに基づいて出力パワー制御を行なう出力パワー制御回路と、
前記スイッチを介して前記電極に接続される可変順バイアス電源とを備え、
前記出力パワー制御回路が、前記出力パワーモニタによってモニタされた出力パワーと目標出力パワーとの差が第１所定値よりも大きい場合は、前記スイッチの切替制御を行ない、前記出力パワーと前記目標出力パワーとの差が前記第１所定値以下の場合は、前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、請求項１記載の半導体装置。 - 入力光のパワーをモニタする入力パワーモニタと、
出力光のパワーをモニタする出力パワーモニタと、
前記入力パワーモニタによってモニタされた入力光のパワー及び前記出力パワーモニタによってモニタされた出力光のパワーに基づいて利得制御を行なう利得制御回路とを備え、
前記利得制御回路が、前記入力パワーモニタによってモニタされた入力光のパワー及び前記出力パワーモニタによってモニタされた出力光のパワーに基づいて求められる実利得が目標利得に近づくように前記スイッチの切替制御を行なうことを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。 - 前記スイッチを介して前記電極に接続される可変順バイアス電源を備え、
前記利得制御回路が、前記入力パワーモニタによってモニタされた入力光のパワー及び前記出力パワーモニタによってモニタされた出力光のパワーに基づいて求められる実利得が目標利得に近づくように前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、請求項５記載の半導体装置。 - 入力光のパワーをモニタする入力パワーモニタと、
出力光のパワーをモニタする出力パワーモニタと、
前記入力パワーモニタによってモニタされた入力光のパワー及び前記出力パワーモニタによってモニタされた出力光のパワーに基づいて利得制御を行なう利得制御回路と、
前記スイッチを介して前記電極に接続される可変順バイアス電源とを備え、
前記利得制御回路が、前記入力パワーモニタによってモニタされた入力光のパワー及び前記出力パワーモニタによってモニタされた出力光のパワーに基づいて求められる実利得と目標利得との差が第２所定値よりも大きい場合は、前記スイッチの切替制御を行ない、前記実利得と前記目標利得との差が前記第２所定値以下の場合は、前記可変順バイアス電源の出力電圧制御を行なうことを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。 - 前記スイッチが、前記半導体積層体の最も入力側の領域に設けられる電極に接続されており、
入力光のパワーをモニタする入力パワーモニタを備え、
前記入力パワーモニタによってモニタされた入力パワーが第３所定値よりも小さい場合、前記半導体積層体の最も入力側の領域が増幅器として機能するように、前記スイッチを前記一側に切り替える制御を行なう制御回路を備えることを特徴とする、請求項１〜７のいずれか１項に記載の半導体装置。 - 前記スイッチとして、複数のスイッチを備え、
前記複数のスイッチが、前記複数の電極のそれぞれに一つずつ接続されていることを特徴とする、請求項１〜８のいずれか１項に記載の半導体装置。 - 前記スイッチとして、複数のスイッチを備え、
前記複数の電極のうちの一部の電極が前記複数のスイッチに接続されている電極であることを特徴とする、請求項１〜８のいずれか１項に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005088527A JP4632833B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体装置 |
| US11/230,629 US7280272B2 (en) | 2005-03-25 | 2005-09-21 | Bias control of SOA via switches |
| EP05256139A EP1705812B1 (en) | 2005-03-25 | 2005-09-30 | Semiconductor device |
| DE602005012797T DE602005012797D1 (de) | 2005-03-25 | 2005-09-30 | Halbleiterelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005088527A JP4632833B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006269926A JP2006269926A (ja) | 2006-10-05 |
| JP4632833B2 true JP4632833B2 (ja) | 2011-02-16 |
Family
ID=35764477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005088527A Expired - Lifetime JP4632833B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7280272B2 (ja) |
| EP (1) | EP1705812B1 (ja) |
| JP (1) | JP4632833B2 (ja) |
| DE (1) | DE602005012797D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008529316A (ja) * | 2005-02-02 | 2008-07-31 | コヴェガ・インコーポレーテッド | 不均一な注入電流密度を有する半導体光増幅器 |
| JP4632833B2 (ja) * | 2005-03-25 | 2011-02-16 | 富士通株式会社 | 半導体装置 |
| KR20070108422A (ko) * | 2006-01-09 | 2007-11-12 | 한국전자통신연구원 | 동적 전류 주입에 의한 하향 광신호를 재활용하는 반도체광 증폭기 및 그 구동장치 |
| JP4849915B2 (ja) * | 2006-03-15 | 2012-01-11 | 富士通株式会社 | 光集積素子及び光モジュール |
| US8644711B2 (en) | 2006-10-20 | 2014-02-04 | Electronics And Telecommunications Research Institute | Apparatus and method for OLT and ONU for wavelength agnostic wavelength-division multiplexed passive optical networks |
| US8594469B2 (en) * | 2008-12-22 | 2013-11-26 | Electronics And Telecommunications Research Institute | Optical amplifier |
| JP6414464B2 (ja) * | 2014-12-24 | 2018-10-31 | セイコーエプソン株式会社 | 発光装置およびプロジェクター |
| CN107238992B (zh) * | 2016-03-28 | 2021-05-25 | 上海诺基亚贝尔股份有限公司 | 一种半导体光放大器装置和操作方法 |
| EP3664233A1 (en) | 2018-12-04 | 2020-06-10 | Huawei Technologies Co., Ltd. | Optical amplifier with increased dynamic range |
| CN114843880A (zh) * | 2021-02-02 | 2022-08-02 | 华为技术有限公司 | 激光装置、光网络终端的功率调节方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10229385A (ja) * | 1997-02-13 | 1998-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 光双方向伝送システム |
| US20030067675A1 (en) * | 2001-10-04 | 2003-04-10 | Shih-Yuan Wang | Semiconductor optical amplifier with transverse laser cavity intersecting optical signal path and method of fabrication thereof |
| WO2003079100A1 (en) * | 2002-03-16 | 2003-09-25 | Intense Photonics Limited | Electro-absorption modulator with broad optical bandwidth |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2631716B2 (ja) * | 1988-09-20 | 1997-07-16 | 富士通株式会社 | 半導体発光装置 |
| GB2301708A (en) | 1995-06-03 | 1996-12-11 | Sharp Kk | Variable coherence light source |
| JP2937148B2 (ja) | 1996-11-06 | 1999-08-23 | 日本電気株式会社 | 半導体集積型偏波モード変換器 |
| JPH11168185A (ja) * | 1997-12-03 | 1999-06-22 | Rohm Co Ltd | 積層基板体および半導体装置 |
| JPH11274805A (ja) * | 1998-03-20 | 1999-10-08 | Ricoh Co Ltd | 高周波スイッチ並びに製造方法、及び集積化高周波スイッチアレイ |
| US6822787B1 (en) * | 1999-04-26 | 2004-11-23 | Finisar Corporation | Lasing semiconductor optical amplifier with optical signal power monitor |
| US6747793B1 (en) * | 1999-11-15 | 2004-06-08 | Axsun Technologies, Inc. | System with integrated semiconductor optical amplifier array and switching matrix |
| JP4743938B2 (ja) * | 2000-06-12 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP3839267B2 (ja) * | 2001-03-08 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体装置及びそれを用いた通信端末装置 |
| US6714344B2 (en) * | 2001-10-04 | 2004-03-30 | Gazillion Bits, Inc. | Reducing output noise in a ballast-powered semiconductor optical amplifier |
| AU2002361565A1 (en) | 2001-10-09 | 2003-04-22 | Infinera Corporation | Transmitter photonic integrated circuit (txpic) chip with enhanced power and yield without on-chip amplification |
| JP4729861B2 (ja) * | 2004-04-02 | 2011-07-20 | 株式会社日立製作所 | 半導体記憶装置 |
| JP4632833B2 (ja) * | 2005-03-25 | 2011-02-16 | 富士通株式会社 | 半導体装置 |
-
2005
- 2005-03-25 JP JP2005088527A patent/JP4632833B2/ja not_active Expired - Lifetime
- 2005-09-21 US US11/230,629 patent/US7280272B2/en active Active
- 2005-09-30 EP EP05256139A patent/EP1705812B1/en active Active
- 2005-09-30 DE DE602005012797T patent/DE602005012797D1/de active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10229385A (ja) * | 1997-02-13 | 1998-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 光双方向伝送システム |
| US20030067675A1 (en) * | 2001-10-04 | 2003-04-10 | Shih-Yuan Wang | Semiconductor optical amplifier with transverse laser cavity intersecting optical signal path and method of fabrication thereof |
| WO2003079100A1 (en) * | 2002-03-16 | 2003-09-25 | Intense Photonics Limited | Electro-absorption modulator with broad optical bandwidth |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060215255A1 (en) | 2006-09-28 |
| JP2006269926A (ja) | 2006-10-05 |
| DE602005012797D1 (de) | 2009-04-02 |
| EP1705812A1 (en) | 2006-09-27 |
| US7280272B2 (en) | 2007-10-09 |
| EP1705812B1 (en) | 2009-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10678074B2 (en) | Semiconductor optical amplifier, method for manufacturing same, and optical phase modulator | |
| WO2017135381A1 (ja) | 光送信器及び光強度モニタ方法 | |
| US7245644B2 (en) | Semiconductor monolithic integrated optical transmitter | |
| JP3985159B2 (ja) | 利得クランプ型半導体光増幅器 | |
| JP4632833B2 (ja) | 半導体装置 | |
| US20030067678A1 (en) | Optical amplifier | |
| JP6543188B2 (ja) | 波長多重光送信器及びその制御方法 | |
| JP4421951B2 (ja) | 光送信モジュール | |
| US7808698B2 (en) | Semiconductor device | |
| JPH114195A (ja) | 伝送されるパワーの動的補償を伴う光伝送システム | |
| US9601906B2 (en) | Wavelength-tunable light source and wavelength-tunable light source module | |
| JPH10333199A (ja) | 光波長変換装置 | |
| US7020168B2 (en) | High power multi-frequency laser | |
| JP2016149529A (ja) | 波長可変光源および波長可変光源モジュール | |
| CN115021823A (zh) | 调制放大器、光发射装置、光网络单元及光线路终端 | |
| JP2015065406A (ja) | 波長可変光源および波長可変光源モジュール | |
| US20080198444A1 (en) | Optical waveform reshaping device | |
| US6731427B1 (en) | Semiconductor optical amplifier systems | |
| Dorgeuille et al. | First array of 8 CG-SOA gates for large-scale WDM space switches | |
| JP6761391B2 (ja) | 半導体光集積素子 | |
| JP4653940B2 (ja) | 通信用光制御装置 | |
| JP2630052B2 (ja) | マトリクス光スイッチ | |
| JP2013251424A (ja) | 光集積素子 | |
| Zali et al. | Broadband Polarization Insensitive 1x8 WDM Multi-Cast Switch and Amplifier for Optical Networks | |
| JPH07294969A (ja) | 光集積素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4632833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |