JP4621432B2 - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4621432B2 JP4621432B2 JP2004028083A JP2004028083A JP4621432B2 JP 4621432 B2 JP4621432 B2 JP 4621432B2 JP 2004028083 A JP2004028083 A JP 2004028083A JP 2004028083 A JP2004028083 A JP 2004028083A JP 4621432 B2 JP4621432 B2 JP 4621432B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- metal layer
- layer
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
この発明は、プリント配線板およびその製造方法に関し、特に、金属製のバンプによって層間導通を得る構造のプリント配線板およびその製造方法に関するものである。 The present invention relates to a printed wiring board and a manufacturing method thereof, and more particularly to a printed wiring board having a structure in which interlayer conduction is obtained by a metal bump and a manufacturing method thereof.
従来、金属層上にエッチング等によって金属製のバンプ(突起)を形成し、この金属層のバンプ形成面に、層間絶縁層となる接着シートをバンプ頂部が露出するように接着し、層間絶縁層上にもう1枚の金属層を貼り合わせ、これら金属層をエッチング処理して両面に導体回路が形成され、前記バンプが層間導通部をなす構造のプリント配線板がある(例えば、特許文献1、2参照)。 Conventionally, a metal bump (protrusion) is formed on a metal layer by etching or the like, and an adhesive sheet to be an interlayer insulating layer is bonded to the bump forming surface of the metal layer so that the bump top portion is exposed. There is a printed wiring board having a structure in which another metal layer is bonded on top of each other, a conductive circuit is formed on both surfaces by etching these metal layers, and the bumps form interlayer conductive portions (for example, Patent Document 1, 2).
このようなプリント配線板は、ICチップ等をフリップチップ実装方式で両面実装が可能なものである。そして、導体回路と層間絶縁層(絶縁性ベース層)との密着性が高く、それにより、高密度実装に伴い微細化する導体回路がICチップ等を搭載実装されても絶縁性ベース層から剥離しないことが要求される。 Such a printed wiring board can be mounted on both sides of an IC chip or the like by a flip chip mounting method. In addition, the adhesiveness between the conductor circuit and the interlayer insulating layer (insulating base layer) is high. As a result, the conductor circuit that is miniaturized with high-density mounting is peeled off from the insulating base layer even if an IC chip or the like is mounted. It is required not to.
絶縁性ベース層と導体回路との密着性を高める方法としては、(1)接着剤を用いて導体回路と絶縁性ベース層とを接着する方法、(2)導体の絶縁性ベース層に対する接合表面を粗面化して、物理的なアンカ効果を利用する方法、および(3)導体の絶縁性ベース層に対する接合表面に有機皮膜を形成して、導体回路と絶縁性ベース層との化学的な結合力を得る方法、等がある。
しかしながら、従来の方法はいずれも問題がある。 However, all the conventional methods have problems.
すなわち、(1)接着剤を用いて接着する方法は、比較的低温範囲での使用に限られ、高温での処理工程がある場合には使用することができない。 That is, (1) the method of bonding using an adhesive is limited to use in a relatively low temperature range, and cannot be used when there is a processing step at a high temperature.
また、(2)導体表面を粗面化して物理的なアンカ効果を利用する方法は、粗化量を大きくすることで密着力は向上するが、ファイン回路(微細回路)形成には不利で、粗面化には限界があるうえ、プリント配線板の製造工程を増やすことになる。 In addition, (2) the method of using the physical anchor effect by roughening the conductor surface improves the adhesion by increasing the amount of roughening, but is disadvantageous for fine circuit (fine circuit) formation, Roughening has a limit and increases the number of manufacturing steps of the printed wiring board.
さらに、(3)導体表面に有機皮膜を形成して化学的な結合力を得る方法は、絶縁性ベース層の材料によって結合効果が期待できないものがあるうえ、プリント配線板の製造工程を増やすことになる。 Furthermore, (3) the method of obtaining an organic bonding force by forming an organic film on the surface of a conductor cannot be expected to have a bonding effect depending on the material of the insulating base layer, and increases the production process of the printed wiring board. become.
この発明の課題は、上記従来のもののもつ問題点を排除して、絶縁層(絶縁性ベース層)と導体回路との密着を補うことで、絶縁性ベース層と導体回路との密着性を高めることのできるプリント配線板およびその製造方法を提供することにある。 An object of the present invention is to improve the adhesion between the insulating base layer and the conductor circuit by eliminating the problems of the conventional one and supplementing the adhesion between the insulating layer (insulating base layer) and the conductor circuit. An object of the present invention is to provide a printed wiring board that can be used and a method for manufacturing the same.
この発明は上記課題を解決するものであって、請求項1に係る発明は、片面に複数個の導電性のバンプが形成された第1の金属層と、第2の金属層とが、各バンプを除く領域に配置された絶縁層を挟んで重ね合わされ、前記各バンプの頂部と前記第2の金属層とが結合されたプリント配線板において、1個以上の補強用バンプを備えているプリント配線板である。 This invention solves the said subject, The invention which concerns on Claim 1 is the 1st metal layer in which the several conductive bump was formed in the single side | surface, and the 2nd metal layer, A printed wiring board in which one or more reinforcing bumps are provided on a printed wiring board that is overlapped with an insulating layer disposed in a region excluding the bumps, and the top of each bump and the second metal layer are combined. It is a wiring board.
請求項2に係る発明は、請求項1記載の発明において、前記補強用バンプは、前記第1、第2いずれか一方の金属層に形成される回路から電気的に独立したランドになっているプリント配線板である。 The invention according to claim 2 is the invention according to claim 1, wherein the reinforcing bump is a land electrically independent from a circuit formed on one of the first and second metal layers. It is a printed wiring board.
請求項3に係る発明は、第1の金属層の片面に複数個の導電性のバンプを形成する工程と、前記第1の金属層のバンプ形成面に各バンプを除いて絶縁層を形成する工程と、第2の金属層を前記絶縁層を挟んで前記第1の金属層に重ね合わせ、前記各バンプの頂部と当該第2の金属層とを結合させる工程と、前記第1、第2の金属層に回路を形成する際、少なくとも1個の補強用バンプを形成する工程と、を有するプリント配線板の製造方法である。 The invention according to claim 3 is the step of forming a plurality of conductive bumps on one side of the first metal layer, and forming an insulating layer on the bump forming surface of the first metal layer except for each bump. A step of superimposing the second metal layer on the first metal layer with the insulating layer sandwiched therebetween, and bonding the top of each bump to the second metal layer; and the first and second layers Forming a circuit on the metal layer, forming at least one reinforcing bump.
請求項4に係る発明は、第1の金属層の片面に複数個の導電性のバンプを形成する工程と、前記第1の金属層のバンプ形成面の前記各バンプを除く領域に、前記各バンプの高さに相当する厚さの絶縁層を形成する工程と、第2の金属層を前記絶縁層を挟んで前記第1の金属層に重ね合わせ、前記各バンプの頂部と当該第2の金属層とを結合させる工程と、前記第1、第2の金属層に回路を形成する際、少なくとも1個の前記バンプを、前記第1、第2いずれか一方の金属層に形成される回路から電気的に独立したランドとして形成する工程と、を有するプリント配線板の製造方法である。 According to a fourth aspect of the present invention, in the step of forming a plurality of conductive bumps on one side of the first metal layer, and in the region excluding the bumps on the bump forming surface of the first metal layer, A step of forming an insulating layer having a thickness corresponding to the height of the bump, and a second metal layer superimposed on the first metal layer with the insulating layer interposed therebetween, and the top of each bump and the second metal layer A circuit in which at least one of the bumps is formed on one of the first and second metal layers when the circuit is formed on the first and second metal layers; Forming a land that is electrically independent of the printed wiring board.
この発明は以上のように、片面に複数個の導電性のバンプが形成された第1の金属層と、第2の金属層とが、各バンプを除く領域に配置された絶縁層を挟んで重ね合わされ、前記各バンプの頂部と前記第2の金属層とが結合されたプリント配線板において、1個以上の補強用バンプを備えた構成としたので、このような補強用バンプを、層間導通用のバンプとしてではなく、絶縁性ベース層と導体回路との密着を補うためのバンプとして利用することにより、絶縁性ベース層と導体回路との密着を補うことができ、その結果、絶縁性ベース層と導体回路との密着性を高めることができる効果がある。 As described above, according to the present invention, a first metal layer having a plurality of conductive bumps formed on one side and a second metal layer sandwich an insulating layer disposed in a region excluding each bump. Since the printed wiring board in which the tops of the bumps and the second metal layer are combined with each other has one or more reinforcing bumps, such reinforcing bumps are connected to the interlayer conductor. By using it as a bump to supplement the adhesion between the insulating base layer and the conductor circuit, not as a common bump, the adhesion between the insulating base layer and the conductor circuit can be compensated. There exists an effect which can improve the adhesiveness of a layer and a conductor circuit.
しかも、このような絶縁性ベース層と導体回路との密着を補うためのバンプは、層間導通用のバンプの形成工程で同時に形成することができるから、プリント配線板の製造工程を増やすことがないうえ、高温での処理工程がある場合にも、ファイン回路(微細回路)を形成する場合にも、絶縁層が化学的結合力に乏しい材料である場合にも、いずれも問題なく利用可能である。 In addition, since the bumps for supplementing the close contact between the insulating base layer and the conductor circuit can be formed at the same time in the bump forming process for interlayer conduction, the manufacturing process of the printed wiring board is not increased. Moreover, it can be used without any problems even when there is a processing step at high temperature, when forming a fine circuit (fine circuit), or when the insulating layer is a material with poor chemical bonding force. .
この発明によるプリント配線板およびその製造方法の一実施形態を、図1を参照して説明する。 An embodiment of a printed wiring board and a method for manufacturing the same according to the present invention will be described with reference to FIG.
まず、図1(a)に示すように、銅箔製の板状の第1の金属層(導体層)11と、ニッケル等によるエッチングバリア層12と、銅製のバンプ形成層13との3層材10を出発材として準備する。
First, as shown in FIG. 1A, three layers of a copper foil plate-shaped first metal layer (conductor layer) 11, an
図1(b)に示すように、3層材10のバンプ形成層13をエッチングし、層間導通を行うべき各位置に層間導通用のバンプ14を形成すると共に、導体の密着補強位置に密着補強用のバンプ15を形成する。バンプ14とバンプ15は、同一のエッチング工程によって形成することができる。なお、バンプ14とバンプ15は、第1の導体層11上に、銅めっきによって形成することもできる。
As shown in FIG. 1B, the
つぎに、図1(c)に示すように、第1の導体層11のバンプ形成面(詳細にはエッチングバリア層12の表面)における各バンプ14、15を除く領域に、絶縁層(絶縁性ベース層)16を形成する。
Next, as shown in FIG. 1C, an insulating layer (insulating property) is formed in a region excluding the
絶縁性ベース層16は、熱可塑性ポリイミドシートの貼り付け、熱可塑性ポリイミド前駆体の塗布等によって形成することができる。絶縁性ベース層16は、バンプ14、15の高さと同等の厚さを有し、図示されているように、バンプ14、15の頂面14A、15Aを覆うことなく、バンプ14、15の頂面14A、15Aが露出するように形成される。
The
つぎに、図1(d)に示すように、絶縁性ベース層16上に銅箔製の板状の第2の金属層(導体層)17を配置し、加熱加圧によるプレスキュアによって第2の導体層17を絶縁性ベース層16に貼り合わせる。すなわち、第2の導体層17とバンプ14、15の頂面14A、15Aとを結合させる。この結合方法は、プレス以外にめっきなどでも可能である。
Next, as shown in FIG. 1 (d), a plate-like second metal layer (conductor layer) 17 made of copper foil is disposed on the
これにより、バンプ配置部以外の部分に設けられた絶縁性ベース層16とバンプ14、15を挟んで第2の導体層17が形成される。
As a result, the
つぎに、図1(e)に示すように、第1の導体層11およびエッチングバリア層12をエッチングし、バンプ14、15と接続された導体回路18と、導体回路18より電気的に独立しバンプ15と接続された独立導体部19を形成する。また、第2の導体層17をエッチングし、バンプ14、15と接続された導体回路20と、導体回路20より電気的に独立しバンプ15と接続された独立導体部21を形成する。これにより、1枚のプリント配線板(両面配線板)30が完成する。
Next, as shown in FIG. 1 (e), the
このプリント配線板30では、バンプ14によって上面側の導体回路18と下面側の導体回路20とが導通接続され、バンプ14が層間導通導体をなす。バンプ14は、両端で導体回路18、20と結合しているため、優れた導通性を示す。
In the printed
一方、バンプ15が、絶縁性ベース層16の上面側に存在する独立導体部19と、絶縁性ベース層16の下面側に存在する導体回路20とに各々結合するか、または、絶縁性ベース層16の下面側に存在する独立導体部21と、絶縁性ベース層16の上面側に存在する導体回路18とに各々結合する。バンプ15は、導体回路18、20を短絡障害させない範囲で、自由なところに設置可能である。
On the other hand, the
これにより、バンプ15が、導体と絶縁性ベース層との密着補強用のバンプをなし、上面側の導体回路18は、下面側の独立導体部21と密着補強用のバンプ15とによって裏打ちされたような形態で、また、下面側の導体回路20は、上面側の独立導体部19と密着補強用のバンプ15とによって裏打ちされたような形態で、各々、絶縁性ベース層16に対する接合度を増す。
Thereby, the
これにより、絶縁性ベース層16に対する導体回路18、20の密着性が高められる。しかも、製造工程を増やすことなく、また、高温雰囲気や回路微細化に制限されることなく、また、化学的結合性が乏しい絶縁性ベース層16によるプリント配線板30にも適用可能で、有効である。
Thereby, the adhesiveness of the
図2は、プリント配線板30の導体回路18上に、はんだボール41によってICチップ42がフリップチップ実装されたプリント回路板40を示す。図3は、図2のプリント回路板の要部を示す概略的平面図である。
FIG. 2 shows a printed
10 3層材
11 第1の金属層(導体層)
12 エッチングバリア層
13 バンプ形成層
14、15 バンプ
16 絶縁層(絶縁性ベース層)
17 第2の金属層(導体層)
18 導体回路
19 独立導体部
20 導体回路
21 独立導体部
30 プリント配線板
40 プリント回路板
41 はんだボール
42 ICチップ
10 Three-
12
17 Second metal layer (conductor layer)
18
Claims (6)
前記第1の金属層が、1個以上の補強用バンプを備えており、該補強用バンプが、前記絶縁層と前記第1または第2の金属層との間の密着性を高めていることを特徴とするプリント配線板。 A first metal layer having a plurality of conductive bumps formed on one side and a second metal layer are overlapped with an insulating layer disposed in a region excluding the bumps, and the top of each bump. And a printed wiring board in which the second metal layer is bonded,
The first metal layer includes one or more reinforcing bumps, and the reinforcing bumps enhance adhesion between the insulating layer and the first or second metal layer . Printed wiring board characterized by
前記第1の金属層のバンプ形成面に各バンプの頂面が露出するように各バンプを除いて絶縁層を形成する工程と、
第2の金属層を前記絶縁層を挟んで前記第1の金属層に重ね合わせ、前記各バンプの頂部と当該第2の金属層とを結合させる工程と、
前記第1、第2の金属層に回路を形成する際、前記第1または第2の金属層と前記絶縁層との間の密着性を高めることができる少なくとも1個の補強用バンプを形成する工程と、
を有することを特徴とするプリント配線板の製造方法。 Forming a plurality of conductive bumps on one side of the first metal layer;
Forming an insulating layer excluding each bump so that the top surface of each bump is exposed on the bump forming surface of the first metal layer;
A step of superimposing a second metal layer on the first metal layer with the insulating layer in between, and bonding a top of each bump and the second metal layer;
When forming a circuit on the first and second metal layers, at least one reinforcing bump capable of enhancing adhesion between the first or second metal layer and the insulating layer is formed. Process,
A method for producing a printed wiring board, comprising:
前記第1の金属層のバンプ形成面の前記各バンプの頂面が露出するように各バンプを除く領域に、前記各バンプの高さに相当する厚さの絶縁層を形成する工程と、
第2の金属層を前記絶縁層を挟んで前記第1の金属層に重ね合わせ、前記各バンプの頂部と当該第2の金属層とを結合させる工程と、
前記第1、第2の金属層に回路を形成する際、少なくとも1個の前記バンプを、前記第1または第2の金属層と前記絶縁層との間の密着性を高めることができるランドとして形成する工程であって、前記補強用バンプは、前記第1、第2いずれか一方の金属層に形成される回路から電気的に独立するように形成する工程と、
を有することを特徴とするプリント配線板の製造方法。 Forming a plurality of conductive bumps on one side of the first metal layer;
Forming an insulating layer having a thickness corresponding to the height of each bump in a region excluding each bump so that a top surface of each bump of the bump forming surface of the first metal layer is exposed ;
A step of superimposing a second metal layer on the first metal layer with the insulating layer in between, and bonding a top of each bump and the second metal layer;
When a circuit is formed on the first and second metal layers, at least one of the bumps is used as a land that can enhance adhesion between the first or second metal layer and the insulating layer. A step of forming the reinforcing bump, the step of forming the reinforcing bump so as to be electrically independent from a circuit formed on one of the first and second metal layers;
A method for producing a printed wiring board, comprising:
該独立導体部と前記補強用バンプとが、該独立導体部とは前記絶縁層を挟んで反対側の金属層を裏打ちしている請求項1または請求項2に記載のプリント配線板。 The printed wiring board according to claim 1, wherein the independent conductor portion and the reinforcing bump line a metal layer opposite to the independent conductor portion with the insulating layer interposed therebetween.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028083A JP4621432B2 (en) | 2004-02-04 | 2004-02-04 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028083A JP4621432B2 (en) | 2004-02-04 | 2004-02-04 | Printed wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223056A JP2005223056A (en) | 2005-08-18 |
JP4621432B2 true JP4621432B2 (en) | 2011-01-26 |
Family
ID=34998468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004028083A Expired - Fee Related JP4621432B2 (en) | 2004-02-04 | 2004-02-04 | Printed wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4621432B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4960194B2 (en) * | 2007-10-22 | 2012-06-27 | 電気化学工業株式会社 | Method for manufacturing substrate for light emitting device package and light emitting device package |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190231A (en) * | 1996-12-26 | 1998-07-21 | Yamaichi Electron Co Ltd | Multilayer wiring board |
JPH1187932A (en) * | 1997-09-02 | 1999-03-30 | Toshiba Corp | Manufacture of multilayered wiring board |
JP2001326459A (en) * | 2000-05-16 | 2001-11-22 | North:Kk | Wiring circuit board and its manufacturing method |
JP2002368369A (en) * | 2001-06-06 | 2002-12-20 | Yamaichi Electronics Co Ltd | Flexible printed wiring board and method of manufacturing the same |
-
2004
- 2004-02-04 JP JP2004028083A patent/JP4621432B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190231A (en) * | 1996-12-26 | 1998-07-21 | Yamaichi Electron Co Ltd | Multilayer wiring board |
JPH1187932A (en) * | 1997-09-02 | 1999-03-30 | Toshiba Corp | Manufacture of multilayered wiring board |
JP2001326459A (en) * | 2000-05-16 | 2001-11-22 | North:Kk | Wiring circuit board and its manufacturing method |
JP2002368369A (en) * | 2001-06-06 | 2002-12-20 | Yamaichi Electronics Co Ltd | Flexible printed wiring board and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2005223056A (en) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3709882B2 (en) | Circuit module and manufacturing method thereof | |
US8178191B2 (en) | Multilayer wiring board and method of making the same | |
JP2004343030A (en) | Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board | |
US9445503B2 (en) | Carrier device, electrical device having a carrier device and method for producing same | |
JP2007506273A5 (en) | ||
JP4862871B2 (en) | Semiconductor device | |
JP2006165252A (en) | Method of manufacturing substrate with built-in chip | |
JP2007317740A (en) | Wiring substrate, manufacturing method thereof, and semiconductor device | |
JP2008181977A (en) | Package, method for manufacturing the package, semiconductor device using the package, and method for manufacturing semiconductor device using the package | |
JP4460341B2 (en) | Wiring board and manufacturing method thereof | |
KR101139084B1 (en) | Multilayer printed circuit board and method of making same | |
KR101701380B1 (en) | Device embedded flexible printed circuit board and manufacturing method thereof | |
US20170265299A1 (en) | Wiring board and method for manufacturing the same | |
JP2006253289A5 (en) | ||
JP2000068328A (en) | Wiring board for flip-chip mounting | |
JP2002151853A (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP4621432B2 (en) | Printed wiring board and manufacturing method thereof | |
JP2008182039A (en) | Multilayer wiring board and its manufacturing method | |
JP5072283B2 (en) | Circuit board | |
US9578747B2 (en) | Structure of via hole of electrical circuit board | |
JP5221682B2 (en) | Printed circuit board and manufacturing method thereof | |
US20140299363A1 (en) | Structure of via hole of electrical circuit board and manufacturing method thereof | |
JP2011091091A (en) | Structure and method for mounting electronic component | |
JP4429280B2 (en) | Manufacturing method of wiring board for mounting semiconductor, and manufacturing method of semiconductor device | |
JP4429281B2 (en) | Manufacturing method of wiring board for semiconductor mounting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070126 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100127 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |