[go: up one dir, main page]

JP4595989B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP4595989B2
JP4595989B2 JP2007282835A JP2007282835A JP4595989B2 JP 4595989 B2 JP4595989 B2 JP 4595989B2 JP 2007282835 A JP2007282835 A JP 2007282835A JP 2007282835 A JP2007282835 A JP 2007282835A JP 4595989 B2 JP4595989 B2 JP 4595989B2
Authority
JP
Japan
Prior art keywords
gas
film
tungsten
film forming
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007282835A
Other languages
English (en)
Other versions
JP2008060603A (ja
Inventor
光博 立花
富廣 米永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007282835A priority Critical patent/JP4595989B2/ja
Publication of JP2008060603A publication Critical patent/JP2008060603A/ja
Application granted granted Critical
Publication of JP4595989B2 publication Critical patent/JP4595989B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体ウエハ等の被処理体の表面にTi(チタン)膜やW(タングステン)膜を形成する成膜方法に関する。
一般に、半導体デバイスにあっては、最近の高密度化、高集積化の要請に応じて、回路構成を多層配線構造にする傾向にあり、この場合、下層デバイスと上層アルミ配線との接続部であるコンタクトホールや下層アルミ配線と上層アルミ配線との接続部であるビアホールなどの埋め込み技術が、両者の電気的な接続をはかるために重要になっている。
コンタクトホールやビアホール等の埋め込みには一般的には、スパッターアルミニウムやCVDタングステンが用いられるが、最近にあっては、埋め込み性能がより高い、という理由から主としてCVDタングステンが用いられる傾向にある。この場合、タングステン膜を、下層のシリコン層やアルミニウム配線上に直接形成するとこれらの境界部分においてフッ素によるアタックを受けてシリコン中に形成された拡散層が破壊されたり、上層との密着性が劣化するので、省電力化及び高速動作が要求されている現在の半導体デバイスにおいては好ましくない。また、タングステンを埋め込みに用いる場合には、このプロセスにて用いる処理ガスの1つであるWF ガスがSi基板側に侵入して電気的特性等を劣化させる傾向となり、この場合にも好ましくない。
そこで、上記現象を防止するためにコンタクトホールやスルーホール等をタングステンで埋め込む前にホール内の表面を含むウエハ表面全域に亘ってバリヤメタル層を薄く形成しておき、この上からタングステンでホールを埋め込むことが行なわれている。このバリヤ層の材料としては、Ti/TiN(チタンナイトライド)を用いるのが一般的である。このような先行技術としては特開平6−89873号公報、特開平10−106974号公報が開示され、本出願人も特願2000−351716号にて関連出願を行った。
ここで埋め込み穴への従来の埋め込み方法を図8を参照して説明すると、図中、符号2は被処理体としての半導体ウエハであり、3はコンタクトホールを形成するための絶縁膜である。このウエハ2の表面に埋め込み穴としてのコンタクトホール4が形成されている。そして、ホール底部の例えば拡散層との間で電気的導通を図るためにコンタクトホール4内にまず、図8(A)に示すようにオーミックコンタクトを図るために例えばTiCl ガスとH ガスとを用いてチタン膜6をP−CVD(Plasma Chemical Vapor Deposition)等により薄く形成する。次に、このウエハWを別の熱CVD装置へ移載し、図8(B)に示すようにTiCl ガスとNH ガスとを用いて熱CVDによりTiN(チタンナイトライド)膜8を薄く形成する。
次に、このウエハWを別の熱CVD装置へ移載し、図8(C)に示すようにWF ガスとSiH ガス或いはH ガス、またはこの両者のガスを用いてW(タングステン)膜10を形成し、コンタクトホール4内を埋め込む。
ところで、図8(C)に示すようにタングステン膜10を形成する際に用いるWF ガスはF(フッ素)を含むため、この未反応フッ素は非常に活性に富んでTiFxを形成する可能性があり、このプロセス温度である400〜450℃程度の温度範囲にてWF ガスのフッ素によりチタン膜6やその下層のシリコン層が損傷を受けるのを防止するために、TiN膜8を十分に厚く、例えば少なくとも200Å程度まで形成する必要があった。このため、このように十分な膜厚のTiN膜を効率的に形成する必要から、Ti膜6を形成したプラズマCVD装置からウエハを熱CVD装置へ移載する必要があった。
この結果、十分な膜厚のTiN膜8を形成する工程及びそのための専用の熱CVD装置も必要となり、工程数が多くなるばかりか、設備コストも増加してしまう、といった問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、低温のプロセス温度によるタングステン膜の形成工程を用いることで、バリヤ層として十分な膜厚を得るために従来行われた熱CVDによるTiN膜の形成工程を省略することが可能な成膜方法を提供することにある。
本発明者等は、タングステン膜を形成する際に、比較的低温のプロセス温度で成膜できるタングステン膜形成工程を用いることにより、TiN膜等のバリヤ層は比較的薄くでき、しかも、この比較的薄いバリヤ層は、Ti膜を形成した処理容器内でTi膜形成工程後にプラズマ窒化処理を連続的に施すことにより容易に形成できる、という知見を得ることにより本発明に至ったものである。
請求項1に規定する発明は、半導体基板にバリヤ膜とタングステン膜からなる積層膜を形成する方法において、前記半導体基板の表面におけるチタン膜を形成するチタン膜形成工程と、前記チタン膜の表面を窒化して前記バリヤ膜として所定の膜厚の窒化チタン膜を形成する窒化工程と、前記半導体基板に還元ガスとタングステン含有ガスとを供給すると共に前記還元ガスと前記タングステン含有ガスのうち少なくとも前記還元ガスを間欠的に複数回繰り返し供給し、前記チタン膜がダメージを受けないプロセス温度で第1のタングステン膜を形成する第1のタングステン膜形成工程と、前記半導体基板に還元ガスとWF ガスとを同時に供給し、第2のタングステン膜を形成する第2のタングステン膜形成工程とを有することを特徴とする成膜方法である。
このように、低温のプロセス温度によるタングステン膜の形成工程を用いることで、バリヤ層として十分な膜厚を得るために従来行われた熱CVDによるTiN膜の形成工程を省略することが可能となる。従って、スルーホールやコンタクトホール等の埋め込み穴の埋め込み操作の工程数を削減して、この効率化を図ることが可能となる。
この場合、例えば前記タングステン膜形成工程の後に、還元ガスとタングステン含有ガスとを同時に供給して前記タングステン膜形成工程よりも高いプロセス温度で第2のタングステン膜を形成する第2のタングステン膜形成工程を行うようにすれば、高いプロセス温度の分、成膜速度も速くなり、タングステン膜形成のための工程を効率的に行うことが可能となる。
例えば請求項2に規定するように、前記窒化工程では、前記半導体基板にNH ガス或いはN ガスを供給し、プラズマの存在下で前記チタン膜の表面をプラズマ窒化する。
また、例えば請求項3に規定するように、前記タングステン含有ガスはWF ガスであり、前記第1のタングステン膜形成工程では前記半導体基板に前記還元ガスと前記WF ガスとを交互に間欠的に複数回繰り返し供給する
また、例えば請求項4に規定するように、前記所定の膜厚に対応させて前記プロセス温度を設定する。
また、例えば請求項5に規定するように、前記プロセス温度は250〜350℃程度である
また、例えば請求項6に規定するように、前記所定の膜厚の下限値は50Å程度である。
また、例えば請求項7に規定するように、前記第1のタングステン膜形成工程では、最初と最後に前記半導体基板に還元ガスを供給する。
また、例えば請求項8に規定するように、前記タングステン含有ガスはフッ素を含まない有機金属ガスである。
また、例えば請求項9に規定するように、前記有機金属ガスはW(CO) ガスである。
また、例えば請求項10に規定するように、前記プロセス温度は350〜450℃程度である。
また、例えば請求項11に規定するように、前記所定の膜厚の下限は25Å程度である。
本発明の成膜方法によれば、次のように優れた作用効果を発揮することができる。
本発明によれば、低温のプロセス温度によるタングステン膜の形成工程を用いることで、バリヤ層として十分な膜厚を得るために従来行われた熱CVDによるTiN膜の形成工程を省略することが可能となる。従って、スルーホールやコンタクトホール等の埋め込み穴の埋め込み操作の工程数を削減して、この効率化を図ることができる。また、成膜工程数も減少した分、処理装置も少なくでき、設備コストを削減できる。
以下に、本発明に係る成膜方法の一実施例を添付図面に基づいて詳述する。
図1は本発明方法を実施するためのクラスタツール装置を示す概略構成図、図2は成膜の過程を示す工程図、図3は成膜工程を示すフローチャート、図4はタングステン膜の形成工程におけるガスの供給状態を示す図である。
図1に示すようにこのクラスタツール装置14は、被処理体としての半導体ウエハ2にチタン成膜処理とこの表面の窒化処理を連続的に行なう成膜プラズマ装置16と、その後に、タングステン成膜処理を熱CVDにより行なう成膜装置18を有しており、両装置16、18は、内部に屈伸及び旋回可能になされた搬送アーム20を備えた搬送室22にゲートバルブG1、G2を介して共通に接続されている。
この搬送室22には、同じく、ゲートバルブG3、G4を介して、第1及び第2のカセット室24、26が連結される。例えば第1のカセット室24内には、未処理の基板2を収容するカセットC1が収容され、第2のカセット室26内には、処理済みのウエハ2を収容するカセットC2が収容される。各装置間及び空間のウエハ2の受け渡しは、全て搬送アーム20を屈伸及び旋回させることで行なうようになっている。
ここで、上記成膜プラズマ装置16は、プラズマの存在下にてチタン膜の形成とこの表面の窒化処理を行うことから、例えば13.56MHzのプラズマ発生器28を有している。そして、この成膜プラズマ装置16の処理容器内へは、処理に必要なガスとして、例えば原料ガスとしてTiCl ガス、還元ガスとしてH ガスやNH ガス、キャリアガスやプラズマ化用のガスとしてArガスが、それぞれ必要に応じて選択的に且つ流量制御可能に供給できるようになっている。
また、成膜装置18は、上述のように熱CVDによりタングステン膜を形成するが、ウエハWの昇温速度を速めるために、ここでは加熱手段として加熱ランプ群30を用いており、この加熱ランプ群30によりウエハWを、例えば裏面側から急速に加熱昇温することになる。ここで加熱手段として加熱ランプ群30に代えて抵抗加熱ヒータを用いてもよい。
尚、このクラスタツール装置14は、本発明方法を実施するための装置として単に一例を示したに過ぎず、本発明方法を実施するために、この装置に限定されない。
次に、以上のように構成された装置例を用いて行なわれる本発明方法について図2乃至図4も参照して説明する。
まず、ウエハ2には、前工程でウエハ2上の例えば絶縁層3に、埋め込み穴として例えばコンタクトホール4等が形成されており、このような未処理のウエハ2は、真空状態になされている第1のカセット室24内のカセットC1内に多数枚収容されている。このような未処理のウエハ2は、搬送室22内の搬送アーム20により予め真空状態になされている搬送室22内に取り込まれ、ゲートバルブG3を閉じた後に、次に、ゲートバルブG1を開いて予め真空状態になされている成膜プラズマ装置16内へウエハ2を搬入し、これを載置台(図示せず)上に載置し、移載を完了する。
次に、チタン膜形成工程に移行する。すなわち、原料ガスとしてTiCl ガスを供給し、還元ガスとしてH ガスを供給する。この時、キャリアガスとしてプラズマ用ガスを兼ねたArガスも供給する。これと同時にプラズマ発生器28を駆動してプラズマを立て、これにより、図2(A)に示すように、コンタクトホール4の内面も含めたウエハ2の表面にチタン膜32を所定の厚さで形成する(S1)。尚、還元ガスとしてH ガスと共に、或いはこれに代えてNH ガスを用いてもよい。
上記チタン膜形成工程におけるプロセス温度は、例えば600〜650℃程度でプラズマを用い、プロセス圧力は500〜1000Pa程度である。また、各ガス流量については、TiCl ガスが5〜10sccm程度、H ガスが1000〜5000sccm程度、Arガスが500〜3000sccm程度である。この時のチタン膜32の厚さは、例えば100Å程度である。
このようにして、チタン膜形成工程が完了したならば、次に上記チタン膜32の表面を窒化処理する窒化工程に移行する。すなわち、ここではウエハWを他の処理装置へ移載することなく、この成膜プラズマ装置16内にて上記窒化処理を行う。具体的には、原料ガスであるTiCl ガスの供給と、還元ガスであるH ガスの供給を共に停止し、代わりにNH ガスを供給する。また、プラズマ用ガスとしてArガスも引き続いて供給し、そして、図2(B)に示すようにプラズマの存在下にて上記チタン膜32の表面をプラズマ窒化して、チタンナイトライド(TiN)膜34を形成する(S2)。尚、NH ガスに代えてN ガスを供給してもよい。
上記窒化工程におけるプロセス温度は、直前のチタン膜形成工程の場合と同じ、例えば600〜650℃程度、プロセス圧力は500〜1000Pa程度である。また、各ガス流量については、NH ガスが500〜3000sccm程度、Arガスが500〜3000sccm程度である。この時のチタンナイトライド膜34の厚さは、バリヤ層として機能する厚さ、例えば50Å程度である。このチタンナイトライド膜34の厚さの下限値は、後述する熱CVD処理によるタングステン膜の成膜時にバリヤ層として機能し得る最小の厚さであり、従来では例えば200Å程度である。上記厚さ50Åは、従来方法で必要とされた、例えば200Åよりも遥かに薄いので、上述のようにチタン膜32の表面の窒化処理により容易に、且つ短時間で形成することができる。
このようにして、チタン膜表面の窒化工程が完了したならば、次に、この成膜プラズマ装置16内のウエハWを、他方の熱CVD装置である成膜装置18へ移載し、タングステン膜形成工程へ移行する(S3)。ここで重要な点は、タングステン膜の成膜処理は、上記バリヤ層であるTiN膜34の膜厚に鑑みて比較的低温で行う、という点である。
このように、比較的低温でタングステン膜を形成するために、ここでは還元ガスとタングステン含有ガスとを交互に間欠的に1回或いは複数回繰り返して供給してタングステン膜36の成膜を行う(S4)。
具体的には、図4に示すように、還元ガスであるSiH ガスとタングステン含有ガスであるWF ガスとを短時間ずつ交互に間欠的に繰り返して供給する。この際、SiH ガスの1回の供給期間T1は例えば0.5〜5.0秒程度、WF ガスの1回の供給期間T2は例えば0.5〜5.0秒程度、間欠期間T3は例えば0.5〜3.0秒程度である。SiH ガスやWF ガスの供給時には、キャリアガスとして例えばAr、N 等も供給し、間欠期間にはキャリアガスを、或いは別のガスをパージガスとして流しておく。尚、上記各期間T1〜T3は単に一例を示したに過ぎず、これらに限定されない。
このように、SiH ガスとWF ガスとを交互に間欠的に繰り返して供給することにより、比較的低いプロセス温度でも非常に薄いタングステン膜を、供給を繰り返す毎に僅かずつ形成することができ、埋め込みが完了することになる。具体的には、このプロセス温度は、従来の一般的な熱CVD成膜時のプロセス温度である400〜450℃程度よりも遥かに低い250〜350℃程度であり、この温度でも成膜レートは若干劣るが十分に特性の良好なタングステン膜36が形成される。
また、プロセス圧力は100〜1000Pa程度である。そして、各ガス流量に関しては、SiH ガスは50〜100sccm程度、WF ガスは10〜30sccm程度である。尚、上記SiH ガスに代えて、H ガス、Si ガス、SiH Cl ガス等も用いることができる。
また、図4中においてSiH ガスの供給を開始したある時点から、次にSiH ガスの供給を開始する時点までの期間を1サイクルとすると、この1サイクルの間に形成されるタングステン膜36の厚さは、その時の各ガス流量にもよるが、比較的小さく、せいぜい3〜20Å程度であり、従って、必要とする膜厚になるまで、このサイクルを繰り返すことになる。
このように、250〜350℃程度の低いプロセス温度でタングステン膜36を形成して埋め込み操作を行うことができるので、前述したようにバリヤ層であるTiN膜34が50Å程度に薄くても、バリヤ層として十分に機能してこの下層にダメージを与えることがない。
また、この埋め込み穴4は、最終的にはタングステン膜36により埋め込まれてプラグされることになるが、TiN金属よりも遥かに電気抵抗が小さいW金属がプラグ金属の大部分を占めることになり、従って、微細化によって埋め込み穴径がより小さくなっても、プラグ金属の電気抵抗を低い状態に維持することができる。
上記実施例にあっては、上述のように、ガス供給の1サイクルで堆積する膜厚は非常に少なく、従って、例えば2000〜3000Å程度の厚さのタングステン膜を形成するには、かなり長いプロセス時間を必要として、スループットが低下してしまう。
そこで、このスループット低下を防止するために、タングステン膜を形成する工程において、上述したようなガス供給形態のサイクルを複数回繰り返した後に、ガス種を変え、且つプロセス温度も上昇させることによって成膜レートの高い第2のタングステン膜形成工程へ移行するようにしてもよい。
図5は、このような本発明の変形例の成膜の過程を示す工程図、図6は図5に示す成膜過程を説明するフローチャート、図7は本発明の変形例におけるタングステン膜の形成工程のガス供給形態を示す図である。
ここでは、図5(A)及び図5(B)は図2(A)及び図2(B)とそれぞれ同じであり、図6中のS1〜S4は、図3中のS1〜S4と同じなのでその説明を省略する。
このタングステン膜形成工程では、図7に示すように、最初は、SiH ガスとWF ガスとを交互に且つ間欠的に供給してタングステン膜36を形成する点は先に説明した場合と同じである。
そして、この変形例では、上記SiH ガスとWF ガスとを交互に且つ間欠的に供給するガス供給のサイクルを、複数回、例えば図7に示す場合には3サイクル行う。また、複数サイクルの最初と最後にはF(フッ素)のアタックと残留を極力抑制する目的のために、図7に示すようにSiH ガスを供給するのが好ましい。そして、複数回の処理が終了した時には、還元ガスであるSiH ガスをH ガスに切り換え、このH ガスとWF ガスとを同時に且つ連続的に供給する。この時、プロセス温度も、例えば400〜450℃程度まで昇温させることにより、第2のタングステン膜形成工程へ移行し(S5)、これにより高い成膜レートで第2のタングステン膜38を形成する。この時のプロセス圧力は、例えば2000〜20000Pa程度、WF ガスの流量は30〜300sccm程度、H ガスの流量は300〜3000sccm程度である。また、この時の成膜レートは1000〜5000Å/min程度である。尚、ここでもキャリアガスは供給されているのは勿論である。
この場合のタングステン膜の形成態様は、図5(C)に示すように、SiH ガスとWF ガスとを交互に供給するサイクルを3回繰り返すことにより、非常に薄いタングステン膜36が堆積され、次に、図5(D)に示すように第2のタングステン膜形成工程で堆積される第2のタングステン膜38により、埋め込み穴が完全に埋め込まれることになる。尚、上記ガス供給サイクルは3回に限定されないのは勿論である。
これによれば、タングステン膜の成膜レートを高くできるので、その分、スループットを向上させることができる。
また、この場合、第2のタングステン膜形成工程でプロセス温度を400〜450℃程度まで上昇させても、バリヤ層であるTiN膜34上にはすでに薄い膜ながら低温で堆積されたタングステン膜36(図5(C)参照)が形成されて保護されているので、下地のTi膜32やその下層にダメージを与える恐れもない。
上記各実施例においては、タングステン膜を形成する際には、タングステン含有ガスとして常にWF ガスを用いた場合を例にとって説明したが、これに限定されず、他のタングステン含有ガスとしてフッ素(F)を含まない有機金属ガス、例えばW(CO) (ヘキサカルボニルタングステン)、(C WH (ビスシクロペンタジエニルタングステン)、W[N(CH(ヘキサキスジメチルアミドジタングステン)等を用いることができる。
このようなフッ素を含まないタングステン含有ガスを用いた場合には、フッ素ガスのアタックによる下地層の損傷を考慮しないで済むので、バリヤ層であるTiN膜を前記各実施例で説明した場合と同等、或いはこれよりも更に薄くできるのでTiN膜の膜厚の下限値は、例えば25Å程度まで小さくすることができ、従来行われていた熱CVDによるTiN膜の形成工程を省略することが可能となる。
有機金属ガスとして、例えばW(CO) ガスを用いれば、プロセス温度が例えば350〜450℃程度で熱分解が生じ、これによってタングステン膜36を形成することができる。尚、この場合、図2(C)及び図5(C)において、WF /SiH の交互間欠供給の代わりに、W(CO) ガスを連続的に流す。この場合、プロセス条件としては、例えばW(CO) ガスの流量は3〜30sccm程度、プロセス圧力は例えば1〜100pa程度である。キャリアガスとしてはAr、He、H 等を用いることができる。このようなプロセス条件で熱CVDにより成膜処理を施せば、1〜3分程度で、膜厚が例えば25〜150Å程度のシード用のタングステン膜36を堆積させることができる。
尚、この場合、タングステンの成膜レートを上げようとすれば、前述した図6中のステップS5で示すように、WF ガスとH ガスを用いて高い成膜レートにて第2のタングステン膜38を堆積させることも可能である。
また、以上の実施例では被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ガラス基板、LCD基板等にも本発明を適用することができる。
本発明方法を実施するためのクラスタツール装置を示す概略構成図である。 成膜の過程を示す工程図である。 成膜工程を示すフローチャートである。 タングステン膜の形成工程におけるガスの供給状態を示す図である。 本発明の変形例の成膜の過程を示す工程図である。 図5に示す成膜過程を説明するフローチャートである。 本発明の変形例におけるタングステン膜の形成工程のガス供給形態を示す図である。 埋め込み穴に対する従来の埋め込み方法を説明するための図である。
符号の説明
2 半導体ウエハ(被処理体)
14 クラスタツール装置
16 成膜プラズマ装置
18 成膜装置
28 プラズマ発生器
30 加熱ランプ群
32 チタン膜
34 チタンナイトライド膜
36 タングステン膜
38 第2のタングステン膜

Claims (11)

  1. 半導体基板にバリヤ膜とタングステン膜からなる積層膜を形成する方法において、
    前記半導体基板の表面におけるチタン膜を形成するチタン膜形成工程と、
    前記チタン膜の表面を窒化して前記バリヤ膜として所定の膜厚の窒化チタン膜を形成する窒化工程と、
    前記半導体基板に還元ガスとタングステン含有ガスとを供給すると共に前記還元ガスと前記タングステン含有ガスのうち少なくとも前記還元ガスを間欠的に複数回繰り返し供給し、前記チタン膜がダメージを受けないプロセス温度で第1のタングステン膜を形成する第1のタングステン膜形成工程と、
    前記半導体基板に還元ガスとWF ガスとを同時に供給し、第2のタングステン膜を形成する第2のタングステン膜形成工程とを有することを特徴とする成膜方法。
  2. 前記窒化工程では、前記半導体基板にNH ガス或いはN ガスを供給し、プラズマの存在下で前記チタン膜の表面をプラズマ窒化することを特徴とする請求項1記載の成膜方法。
  3. 前記タングステン含有ガスはWF ガスであり、前記第1のタングステン膜形成工程では前記半導体基板に前記還元ガスと前記WF ガスとを交互に間欠的に複数回繰り返し供給することを特徴とする請求項1又は2記載の成膜方法。
  4. 前記所定の膜厚に対応させて前記プロセス温度を設定することを特徴とする請求項3記載の成膜方法。
  5. 前記プロセス温度は250〜350℃程度であることを特徴とする請求項4記載の成膜方法。
  6. 前記所定の膜厚の下限値は50Å程度であることを特徴とする請求項1乃至5のいずれかに記載の成膜方法。
  7. 前記第1のタングステン膜形成工程では、最初と最後に前記半導体基板に還元ガスを供給することを特徴とする請求項3乃至6のいずれかに記載の成膜方法。
  8. 前記タングステン含有ガスはフッ素を含まない有機金属ガスであることを特徴とする請求項1又は2記載の成膜方法。
  9. 前記有機金属ガスはW(CO) ガスであることを特徴とする請求項8記載の成膜方法。
  10. 前記プロセス温度は350〜450℃程度であることを特徴とする請求項9記載の成膜方法。
  11. 前記所定の膜厚の下限は25Å程度であることを特徴とする請求項9又は10記載の成膜方法。
JP2007282835A 2001-08-24 2007-10-31 成膜方法 Expired - Lifetime JP4595989B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007282835A JP4595989B2 (ja) 2001-08-24 2007-10-31 成膜方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001255265 2001-08-24
JP2007282835A JP4595989B2 (ja) 2001-08-24 2007-10-31 成膜方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002177191A Division JP4103461B2 (ja) 2001-08-24 2002-06-18 成膜方法

Publications (2)

Publication Number Publication Date
JP2008060603A JP2008060603A (ja) 2008-03-13
JP4595989B2 true JP4595989B2 (ja) 2010-12-08

Family

ID=39242907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007282835A Expired - Lifetime JP4595989B2 (ja) 2001-08-24 2007-10-31 成膜方法

Country Status (1)

Country Link
JP (1) JP4595989B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US8053365B2 (en) * 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
JP4993211B2 (ja) * 2008-03-26 2012-08-08 独立行政法人科学技術振興機構 真空搬送機構及びそれを備えたマルチチャンバシステム
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
WO2013148880A1 (en) 2012-03-27 2013-10-03 Novellus Systems, Inc. Tungsten feature fill
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
JP5864503B2 (ja) 2013-09-30 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
JP6865602B2 (ja) 2017-02-22 2021-04-28 東京エレクトロン株式会社 成膜方法
CN111095488A (zh) 2017-08-14 2020-05-01 朗姆研究公司 三维竖直nand字线的金属填充过程
CN111066124A (zh) * 2017-09-25 2020-04-24 株式会社国际电气 半导体装置的制造方法、基板处理装置及程序
JP2021523292A (ja) 2018-05-03 2021-09-02 ラム リサーチ コーポレーションLam Research Corporation 3d nand構造内にタングステンおよび他の金属を堆積させる方法
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
WO2020210260A1 (en) 2019-04-11 2020-10-15 Lam Research Corporation High step coverage tungsten deposition
JP2022533834A (ja) 2019-05-22 2022-07-26 ラム リサーチ コーポレーション 核生成のないタングステン堆積
KR20220047333A (ko) 2019-08-12 2022-04-15 램 리써치 코포레이션 텅스텐 증착
JP7295749B2 (ja) * 2019-09-13 2023-06-21 キオクシア株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633436A (ja) * 1986-06-23 1988-01-08 Nec Corp 半導体装置の製造方法
JPH05109860A (ja) * 1991-10-21 1993-04-30 Hitachi Ltd 反応ガス種のモニタの可能な半導体製造装置
JPH0689873A (ja) * 1992-07-24 1994-03-29 Nippon Steel Corp 化学気相成長による金属薄膜形成方法
JPH08124876A (ja) * 1994-10-27 1996-05-17 Sony Corp 高融点金属膜の成膜方法
JPH1032248A (ja) * 1996-07-12 1998-02-03 Yamaha Corp タングステン膜形成法
JPH10106974A (ja) * 1996-10-01 1998-04-24 Tokyo Electron Ltd チタン膜及びチタンナイトライド膜の連続成膜方法
WO2000070673A1 (en) * 1999-05-19 2000-11-23 Infineon Technologies North America Corp. Tungsten-filled deep trenches

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633436A (ja) * 1986-06-23 1988-01-08 Nec Corp 半導体装置の製造方法
JPH05109860A (ja) * 1991-10-21 1993-04-30 Hitachi Ltd 反応ガス種のモニタの可能な半導体製造装置
JPH0689873A (ja) * 1992-07-24 1994-03-29 Nippon Steel Corp 化学気相成長による金属薄膜形成方法
JPH08124876A (ja) * 1994-10-27 1996-05-17 Sony Corp 高融点金属膜の成膜方法
JPH1032248A (ja) * 1996-07-12 1998-02-03 Yamaha Corp タングステン膜形成法
JPH10106974A (ja) * 1996-10-01 1998-04-24 Tokyo Electron Ltd チタン膜及びチタンナイトライド膜の連続成膜方法
WO2000070673A1 (en) * 1999-05-19 2000-11-23 Infineon Technologies North America Corp. Tungsten-filled deep trenches

Also Published As

Publication number Publication date
JP2008060603A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
JP4595989B2 (ja) 成膜方法
US6841203B2 (en) Method of forming titanium film by CVD
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
KR100583637B1 (ko) 반도체 소자의 텅스텐 콘택 형성 방법 및 텅스텐 콘택형성 장비
US20060193980A1 (en) Method for forming film
JP4103461B2 (ja) 成膜方法
TWI791529B (zh) 包含鈦、矽及氮的多區域擴散阻障
US20090071404A1 (en) Method of forming titanium film by CVD
JP3085364B2 (ja) Cvd装置のクリーニング方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP2003142425A5 (ja)
JP3636866B2 (ja) CVD−Ti膜の成膜方法
JP2001110747A (ja) 半導体装置の製造方法
KR100390669B1 (ko) 다층막형성방법및도전층간의접속구조물형성방법
JP2003022985A (ja) 半導体装置の製造方法およびその製造装置
JP2006066642A (ja) 半導体装置の製造方法
JPH1032248A (ja) タングステン膜形成法
JP4947922B2 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
US6537621B1 (en) Method of forming a titanium film and a barrier film on a surface of a substrate through lamination
US7022601B2 (en) Method of manufacturing a semiconductor device
TW202407139A (zh) 具有熱蝕刻的間隙填充增強
US6451388B1 (en) Method of forming titanium film by chemical vapor deposition
JPH09260306A (ja) 薄膜形成方法
JP2001203171A (ja) 半導体デバイスのシリサイド形成方法
JP4198669B2 (ja) CVD−Ti膜の成膜方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100906

R150 Certificate of patent or registration of utility model

Ref document number: 4595989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term