[go: up one dir, main page]

JP4587593B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4587593B2
JP4587593B2 JP2001113454A JP2001113454A JP4587593B2 JP 4587593 B2 JP4587593 B2 JP 4587593B2 JP 2001113454 A JP2001113454 A JP 2001113454A JP 2001113454 A JP2001113454 A JP 2001113454A JP 4587593 B2 JP4587593 B2 JP 4587593B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
pads
reinforcing
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001113454A
Other languages
English (en)
Other versions
JP2002314003A5 (ja
JP2002314003A (ja
Inventor
武敏 鹿野
南木 森賀
剛彦 諏訪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2001113454A priority Critical patent/JP4587593B2/ja
Priority to US09/938,481 priority patent/US20020149121A1/en
Priority to DE10157887A priority patent/DE10157887A1/de
Priority to KR1020010073698A priority patent/KR20020080232A/ko
Publication of JP2002314003A publication Critical patent/JP2002314003A/ja
Priority to KR1020050031959A priority patent/KR100617530B1/ko
Publication of JP2002314003A5 publication Critical patent/JP2002314003A5/ja
Application granted granted Critical
Publication of JP4587593B2 publication Critical patent/JP4587593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に実装面に外部接続用端子を配置したベース配線基板を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＢＧＡ(Ball Grid Array)構造の半導体装置は、パッケージの実装面全体に端子を配置しているので、パッケージサイズを大きくせずに多ピン化を実現可能である。そのため、実装面積の縮小が要求される用途において急速に普及してきた。
【０００３】
ＢＧＡパッケージの構造設計としては、特開平９−６４２４４等に示されるように信頼性の観点から全端子を均等に配置した構造設計がなされてきた。
【０００４】
【発明が解決しようとする課題】
しかしながら、近年の電極パッド数の増加や電極パッド間ピッチの狭小化に伴い、電極パッド間を通る配線数とパッケージ外形サイズの制約から、ベース配線基板のたとえば中央部に電極パッドを設けられない場合がある。
【０００５】
また、信号遅延の観点から、ＩＣ(Integrated Circuit)チップとベース配線基板の接合方法によっては、パッケージ周縁部に電極パッドを配置した方が伝送特性上有利な場合もある。
【０００６】
そこで、ベース配線基板の周縁部に電極パッドを配置し、ベース配線基板中央部に電極パッドを配置しないパッケージ構造が用いられることがある。
【０００７】
ところが、このような半導体装置には次のような問題があった。図３に、従来の半導体装置の製造工程におけるトランスファモールド工程を示す。
【０００８】
図３に示すように、モールド金型１１間に形成されるキャビティ１２内に、ダイボンド材２を介してＩＣチップ３を実装した樹脂フレーム１９を配置し、この状態でＩＣチップ３の樹脂封止を行なう。
【０００９】
図３に示すように樹脂フレーム１９は、金線ワイヤ５を介してＩＣチップ３と接続され、電極パッド７、スルーホール９、ソルダーレジスト１０および導体部１７を有し、上記樹脂封止後に樹脂フレーム１９を分割することによりベース配線基板が形成される。
【００１０】
ところが図３に示すように樹脂フレーム１９の中央部に電極パッド７が存在しないので、樹脂封止の際、つまりトランスファモールド工程において、樹脂フレーム１９の中央部下に空隙部１３が存在することとなる。
【００１１】
トランスファモールド工程においてはモールド樹脂の射出圧（約６．９±０．５ＭＰａ）が樹脂フレーム１９およびＩＣチップ３に上方から作用するので、上記のような空隙部１３が存在することにより射出圧で樹脂フレーム１９が変形してしまう。そのため、ＩＣチップ３に局所歪み応力が発生し、チップダメージまたはチップ破壊が発生するという問題が生じる。
【００１２】
本発明は上記の課題を解決するためになされたものである。本発明の目的は、ベース配線基板上に半導体チップを実装した半導体装置において、トランスファモールド時の半導体チップへのダメージを抑制することにある。
【００２０】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、次の各工程を備える。配線部を有する基材と、基材の第１表面上に形成され、配線部と接続される複数の電極パッドと、基材の第１表面上に形成される複数の補強パッドと、基材の第１表面上に複数の補強パッドを覆うが複数の電極パッドは露出させる絶縁層と、電極パッド上に導電層とを有したベース配線基板を準備する。配線基板の第１表面に対向する第２表面上に半導体チップを実装する。モールド金型のキャビティ内にベース配線基板に実装された半導体チップを配置し、該キャビティ内に樹脂を射出して半導体チップを該樹脂で封止する。上記電極パッドは半導体チップと電気的接続がなされているが、補強パッドは半導体チップとの電気的接続はなされておらず、導電層を含む電極パッドの厚みと、補強パッドと絶縁層との厚みの合計とを等しくする。
【００３１】
【発明の実施の形態】
本発明では、トランスファモールド工程においてモールド樹脂の射出圧によりベース配線基板が変形するのを抑制するための補強構造をベース配線基板に設けたことを重要な特徴とする。以下、図１〜図１１を用いて、本発明の実施の形態について説明する。
（実施の形態１）
図１は本発明の実施の形態１における半導体装置（パッケージ）の断面図であり、図２は該半導体装置の実装面１４側から見た平面図である。
【００３２】
図１および図２に示すように、本実施の形態１における半導体装置は、面実装型の半導体装置であり、ベース配線基板１と、ＩＣチップ３と、モールド樹脂部４とを備える。
【００３３】
ベース配線基板１は、絶縁性材料よりなる基材と、実装面１４上に電極パッド７および補強パッド６と、スルーホール９と、配線部（ランドを含む）とを有する。
【００３４】
補強パッド６は、ベース配線基板１の実装面１４の中央部上にマトリックス状に配置され、銅等の金属により構成される。補強パッド６は、配線部とは電気的に接続されておらず、単独で存在する。
【００３５】
補強パッド６上にソルダーレジスト１０等の絶縁層を形成する。ソルダーレジスト１０は、各パッド間にも形成され、ソルダーレジスト１０の弾性率は、補強パッド６の弾性率よりも低い。
【００３６】
電極パッド７は、ベース配線基板１の実装面１４の周縁部上に形成され、図１に示す例では、銅等の金属層と、この上に形成されたハンダ層等の導電層との積層構造を有する。しかし、電極パッド７を金属層のみで構成してもよい。電極パッド７は、配線部と電気的に接続され、外部接続用端子の一部となる。
【００３７】
電極パッド７上にハンダボール８を形成する。図１に示す例では上記導電層上にハンダボール８を形成しているが、導電層を省略した場合には金属層上に直接ハンダボール８を形成してもよい。このハンダボール８を介して本発明の半導体装置と、実装基板とが接続される。つまり、ハンダボール８は、電極パッド７とともに外部接続用端子として機能する。
【００３８】
図７に、本発明の半導体装置が実装基板１５に実装された状態を示す。図７に示すように、実装基板１５上に形成されたランド１６と電極パッド７とがハンダボール８を介して接続される。このとき、補強パッド６は、実装基板１５上のランド１６と接続されない。
【００３９】
再び図１を参照して、スルーホール９内には導体部１７が形成される。この導体部１７は配線部の一部となる。配線部は、ベース配線基板１の実装面１４上のみならず、ベース配線基板１におけるＩＣチップ３の搭載面上にも形成される。
【００４０】
ＩＣチップ３の搭載面上にはワイヤ接続用ランド（図示せず）が形成され、このワイヤ接続用ランドとＩＣチップ３のボンディングパッド（図示せず）とが金線ワイヤ５を介して接続される。
【００４１】
ＩＣチップ３は、ダイボンド材２を介してベース配線基板１上に実装され、金線ワイヤ５を介して上記ワイヤ接続用ランドと接続される。ＩＣチップ３は、モールド樹脂部４によって封止される。
【００４２】
次に、図３〜図６を用いて、本発明の補強パッド６を設けることによる効果について説明する。
【００４３】
図３に示す従来例では、前述のように、キャビティ１２内に位置する樹脂フレーム１９の中央部下に空隙部１３が存在するので、トランスファモールド工程においてモールド樹脂の射出圧により樹脂フレーム１９が変形し、ＩＣチップ３にダメージが発生する。
【００４４】
図３に示す従来のトランスファモールド工程においてモールド樹脂の射出圧が樹脂フレーム１９に作用する状態を、梁１８に対し封入圧Ｐに相当する等分布荷重（全荷重ｐｌ）が作用する図５に示すモデルに近似することができる。
【００４５】
この場合、樹脂フレーム１９のたわみ量δ1は、（５ｐｌ4）／（２８ＥＩ）となる。ここで、Ｅは弾性率、Ｉは断面２次モーメントである。
【００４６】
それに対し、図４に示す本発明の場合には、キャビティ１２内に位置する樹脂フレーム１９の中央部に補強パッド６を設けたので、トランスファモールド工程において、樹脂フレーム１９の上記中央部を補強パッド６で支持することができる。
【００４７】
それにより、トランスファモールド工程においてモールド樹脂からの圧力が樹脂フレーム１９およびＩＣチップ３に作用した場合においても、樹脂フレーム１９の変形を抑制することができる。
【００４８】
図６に、本発明に対応するモデルを示す。図６に示すように、本発明の補強パッド６を設けることにより、樹脂フレーム１９をキャビティ１２内で支持する支点数を増加することができる。
【００４９】
図６に示す例では、スパンｌを４分割するように３つの支点を設けた場合を示しているが、たとえば最も内側の電極パッド７間に等間隔に３つの補強パッド６を設けることにより図６に示す状態を実現可能である。この場合には、各支点間のスパンｌ’が図５に示すスパンｌの１／４となり、樹脂フレーム１９のたわみ量δ2は、（５ｐｌ4）／（７１６８ＥＩ）となる。
【００５０】
したがって、樹脂フレーム１９のたわみ量を従来例よりも大幅に低減することができ、結果として樹脂フレーム１９を分割して形成されるベース配線基板１の変形を抑制することができる。それにより、ＩＣチップ３の歪みを低減することができ、ＩＣチップ３に対するダメージを効果的に抑制することができる。
【００５１】
なお、補強パッド６の形成位置や形状等は、射出圧と樹脂フレーム１９のたわみ量から容易に算出することができる。
【００５２】
次に、本発明のベース配線基板１の製造方法について図８を用いて説明する。
本発明のベース配線基板１の基材は、ガラス繊維もしくは有機繊維からなるクロスと熱硬化性樹脂とで構成される。熱硬化性樹脂としては、エポキシ樹脂、ビスマレイミド樹脂、トリアジン樹脂、ポリフェニレンエーテル樹脂、変性ポリイミド樹脂などから基板の要求物性に合わせて適宜選択する。
【００５３】
上記の材質よりなる基材（樹脂フレーム）を作製し、ＩＣチップ３の搭載面上および実装面１４上に配線パターンを形状する。次に、基材にスルーホール９を形成し、この内部に導体部１７を形成する。それにより、上記搭載面上の配線パターンと実装面１４上の配線パターンとを導体部１７を介して接続する。
【００５４】
次に、実装面１４上に銅等の金属層を形成し、これをパターニングする。それにより、補強パッド６と電極パッド７とを形成する。その後、上記搭載面上および実装面１４上にソルダーレジスト１０を形成し、電極パッド７上のソルダーレジスト１０を除去する。
【００５５】
ソルダーレジスト１０が除去された電極パッド７上に、図８に示すように、めっき法もしくはスクリーン印刷法にてハンダ層等の導電層を形成する。それにより、ハンダボール搭載電極端子を形成する。
【００５６】
なお、補強パッド６を電極パッド７形成後に形成してもよいが、電極パッド７と同時に形成することにより、補強パッド６の厚みを電極パッド７の厚みと同等にすることができ、簡便かつ安価に補強パッド６を形成することができる。また、補強パッド６を実装面１４上に貼付けてもよい。
【００５７】
次に、本発明の半導体装置の製造方法について図４を用いて説明する。
上記の手法で形成された樹脂フレーム１９（図４参照）上の所定位置に、ボンディングフィルムもしくはボンディングペースト等のダイボンド材２によりＩＣチップ３を接着固定する。
【００５８】
次に、ワイヤボンディングを行ない、金線ワイヤ５によりＩＣチップ３上のボンディングパッド（接合端子）と、ベース配線基板１上のランド（内部端子）とを電気的に接続する（図４参照）。
【００５９】
その後、図４に示すようにモールド金型１１を使用してトランスファモールドを行ない、ＩＣチップ３を樹脂封止する。このとき、図４に示すように電極パッド７と補強パッド６上のソルダーレジスト１０とがモールド金型１１の表面と均等に接することが重要である。
【００６０】
上記モールド後、ベーキングを行ない、電極パッド７上に図１に示すようなハンダボール８を実装する。そして、樹脂フレーム１９から個片化し、図１に示す半導体装置を形成する。
（実施の形態２）
次に、図９〜図１３を用いて、本発明の実施の形態２とその変形例について説明する。図９は、本実施の形態２の半導体装置を示す断面図である。図１０は、図９に示す半導体装置を実装面１４側から見た平面図である。
【００６１】
本実施の形態２では、図９および図１０に示すように、補強パッド６の形状を実施の形態１の場合と異ならせている。具体的には、一体の大きな格子状の補強パッド６を形成している。それ以外の構成については実施の形態１の場合と同様であるので、重複説明は省略する。
【００６２】
本実施の形態２の場合にも、トランスファモールド工程において補強パッド６により樹脂フレーム１９（ベース配線基板１）を支持することができ、モールド樹脂の射出圧により樹脂フレーム１９（ベース配線基板１）が変形するのを抑制することができる。
【００６３】
次に、本実施の形態２の変形例について、図１１〜図１３を用いて説明する。
図１１および図１２に示すように、補強パッド６をリング状とし、その内部にさらに補強パッド６を形成してもよい。この場合にも、トランスファモールド時に補強パッド６によって樹脂フレーム１９（ベース配線基板１）を支持することができる。
【００６４】
図１３に示すように、電極パッド７をベース配線基板１の中央部に配置し、ベース配線基板１の周縁部上に補強パッド６を配置してもよい。この場合にも、トランスファモールド時に補強パッド６によって樹脂フレーム１９（ベース配線基板１）を支持することができる。
【００６５】
特に、ＩＣチップ３が電極パッド７よりも外方に突出している場合に、図１３に示す補強パッド６は有用である。図１３に示す例では、一体の枠状の補強パッド６を設けているが、複数の補強パッド６をベース配線基板１の周縁部に沿って配置してもよい。
【００６６】
なお、補強パッド６の形状および材質は、トランスファモールド時に電極パッド７とともに樹脂フレーム１９（ベース配線基板１）を支持し、トランスファモールド時の樹脂フレーム１９（ベース配線基板１）の変形を抑制することができるものであれば、任意に選択可能である。
【００６７】
また、補強パッド６は、電極パッド７と異なる材質で構成されてもよいが、この場合には補強パッド６の弾性率と、電極パッド７の弾性率とが略等しくなるように補強パッド６の材質を選択することが好ましい。
【００６８】
さらに、本発明は、電極パッド７の厚みが５μｍ以上である半導体装置に有用である。
【００６９】
以上のように本発明の実施の形態について説明を行なったが、今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００７０】
【発明の効果】
本発明によれば、トランスファモールド時にベース配線基板（樹脂フレーム）が変形するのを抑制することができるので、ベース配線基板の変形により半導体チップにダメージが入ることを抑制することができる。それにより、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の断面図である。
【図２】図１に示す半導体装置の平面図である。
【図３】従来の半導体装置の製造工程におけるトランスファモールド工程を示す断面図である。
【図４】本発明の半導体装置の製造工程におけるトランスファモールド工程を示す断面図である。
【図５】従来の樹脂フレーム（ベース配線基板）の変形モデルを示す図である。
【図６】本発明の樹脂フレーム（ベース配線基板）の変形モデルを示す図である。
【図７】実施の形態１の半導体装置を実装基板上に実装した状態を示す断面図である。
【図８】本発明のベース配線基板の製造工程を説明するための図である。
【図９】本発明の実施の形態２における半導体装置の断面図である。
【図１０】図９に示す半導体装置の平面図である。
【図１１】実施の形態２の半導体装置の変形例の平面図である。
【図１２】実施の形態２の半導体装置の他の変形例の平面図である。
【図１３】実施の形態２の半導体装置のさらに他の変形例の平面図である。
【符号の説明】
１ ベース配線基板、２ ダイボンド材、３ ＩＣチップ、４ モールド樹脂部、５ 金線ワイヤ、６ 補強パッド、７ 電極パッド、８ ハンダボール、９スルーホール、１０ ソルダーレジスト、１１ モールド金型、１２ キャビティ、１３ 空隙部、１４ 実装面、１５ 実装基板、１６ ランド、１７ 導体部、１８ はり、１９ 樹脂フレーム。

Claims (6)

  1. 配線部を有する基材と、前記基材の第１表面上に形成され、前記配線部と接続される複数の電極パッドと、前記基材の第１表面上に形成される複数の補強パッドと、前記基材の第１表面上に前記複数の補強パッドを覆うが前記複数の電極パッドは露出させる絶縁層と、前記電極パッド上に導電層とを有したベース配線基板を準備する工程、
    前記配線基板の前記第１表面に対向する第２表面上に半導体チップを実装する工程、
    モールド金型のキャビティ内に前記ベース配線基板に実装された半導体チップを配置し、該キャビティ内に樹脂を射出して前記半導体チップを該樹脂で封止する工程、
    を備え、
    前記電極パッドは前記半導体チップと電気的接続がなされているが、前記補強パッドは前記半導体チップとの電気的接続はなされておらず、前記導電層を含む前記電極パッドの厚みと、前記補強パッドと前記絶縁層との厚みの合計とを等しくしたことを特徴とする半導体装置の製造方法。
  2. 前記樹脂を封止する工程の後に、前記複数の電極パッドにそれぞれ半田ボールを形成する工程を備えた、請求項１記載の半導体装置の製造方法。
  3. 前記複数の電極パッドと前記複数の補強パッドとは同じ材質である、請求項１記載の半導体装置の製造方法。
  4. 前記複数の電極パッドは、その中央部分を除いてマトリクス状に配置され、前記複数の補強パッドは、該中央部分内に配置される、請求項１記載の半導体装置の製造方法。
  5. 前記基材は樹脂を含み、前記絶縁層はソルダーレジストである、請求項１記載の半導体装置の製造方法。
  6. 前記モールド金型は第１の金型及び前記キャビティの形状をもつ第２の金型を有し、前記第１及び第２の金型で前記ベース配線基板を挟み込み、前記第１の金型は前記複数の補強パッドを覆う部分を含んだ前記絶縁層に当接させる、請求項１記載の半導体装置の製造方法。
JP2001113454A 2001-04-12 2001-04-12 半導体装置の製造方法 Expired - Fee Related JP4587593B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001113454A JP4587593B2 (ja) 2001-04-12 2001-04-12 半導体装置の製造方法
US09/938,481 US20020149121A1 (en) 2001-04-12 2001-08-27 Base interconnection substrate, manufacturing method thereof, semiconductor device and manfacturing method thereof
DE10157887A DE10157887A1 (de) 2001-04-12 2001-11-26 Basisverbindungssubstrat, Herstellungsverfahren davon, Halbleiteranordnung und Herstellungsverfahren davon
KR1020010073698A KR20020080232A (ko) 2001-04-12 2001-11-26 베이스 배선 기판 및 그 제조방법과 반도체 장치 및 그제조방법
KR1020050031959A KR100617530B1 (ko) 2001-04-12 2005-04-18 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001113454A JP4587593B2 (ja) 2001-04-12 2001-04-12 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2002314003A JP2002314003A (ja) 2002-10-25
JP2002314003A5 JP2002314003A5 (ja) 2008-05-22
JP4587593B2 true JP4587593B2 (ja) 2010-11-24

Family

ID=18964669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001113454A Expired - Fee Related JP4587593B2 (ja) 2001-04-12 2001-04-12 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20020149121A1 (ja)
JP (1) JP4587593B2 (ja)
KR (2) KR20020080232A (ja)
DE (1) DE10157887A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
DE102004010956B9 (de) * 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006344824A (ja) 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US20070144668A1 (en) * 2005-12-27 2007-06-28 Kabushiki Kaisha Toshiba Double-side mounting apparatus, and method of manufacturing electrical apparatus
JP4911495B2 (ja) * 2006-05-15 2012-04-04 ルネサスエレクトロニクス株式会社 半導体集積回路用ソケット
US7943433B2 (en) 2008-11-13 2011-05-17 Renesas Electronics Corporation Method of manufacturing semiconductor device
KR101120903B1 (ko) * 2009-10-28 2012-02-27 삼성전기주식회사 볼 그리드 어레이 기판, 반도체 칩 패키지 및 이들의 제조방법
JP2013222877A (ja) * 2012-04-18 2013-10-28 Sharp Corp 半導体モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260954A (ja) * 1998-01-09 1999-09-24 Citizen Watch Co Ltd 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260954A (ja) * 1998-01-09 1999-09-24 Citizen Watch Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20050052424A (ko) 2005-06-02
DE10157887A1 (de) 2002-10-24
KR20020080232A (ko) 2002-10-23
US20020149121A1 (en) 2002-10-17
KR100617530B1 (ko) 2006-09-01
JP2002314003A (ja) 2002-10-25

Similar Documents

Publication Publication Date Title
CN100382260C (zh) 半导体封装件的制造方法
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
USRE41722E1 (en) Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
US6861734B2 (en) Resin-molded semiconductor device
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JP2000323623A (ja) 半導体装置
JP4587593B2 (ja) 半導体装置の製造方法
JP4352365B2 (ja) 集積回路パッケージの製造方法および集積回路パッケージ
JP3478139B2 (ja) リードフレームの製造方法
US20040036154A1 (en) High performance thermally enhanced package and method of fabricating the same
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
TWI464852B (zh) 四方扁平無引腳封裝及適用於四方扁平無引腳封裝之線路板
JP3968321B2 (ja) 半導体装置およびその製造方法
JP4030363B2 (ja) 半導体装置
JP3090115B2 (ja) 半導体装置およびその製造方法
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP3908689B2 (ja) 半導体装置
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2568057B2 (ja) 集積回路装置
CN101447438B (zh) 半导体器件的制造方法
JP2000269376A (ja) 半導体装置
JP2003218290A (ja) 樹脂封止型半導体装置
KR20010069064A (ko) 칩 스케일 패키지 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees