JP4582347B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4582347B2 JP4582347B2 JP2007037618A JP2007037618A JP4582347B2 JP 4582347 B2 JP4582347 B2 JP 4582347B2 JP 2007037618 A JP2007037618 A JP 2007037618A JP 2007037618 A JP2007037618 A JP 2007037618A JP 4582347 B2 JP4582347 B2 JP 4582347B2
- Authority
- JP
- Japan
- Prior art keywords
- rectangle
- semiconductor device
- resin layer
- convex portion
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
能動面に形成された電極パッド及び樹脂層と、電極パッドの表面から樹脂層の表面にかけて配設された配線と、を備える半導体装置が知られている(特許文献1)。樹脂層とその表面の配線は外部端子を構成している。この外部端子は、ハンダボールで形成する外部端子よりも狭いピッチで形成することができ、樹脂層によって応力の吸収も可能である。図7に示すように、樹脂層900は、樹脂前駆体層を形成してこれを硬化して形成するが、特に、1つの樹脂層900に多数の配線を形成できるように長尺状に樹脂前駆体を形成した場合、これを硬化するとその両端部902が盛り上がっていた。このような盛り上がった端部902及びそれ以外の部分に配線を形成すると、外部端子の高さが不均一になってしまうという問題があった。これを避けるには、同じ高さの部分のみを使用しなければならず、樹脂層900の一部が無駄になっていた。
本発明の目的は、高さの不均一を解消した樹脂層を形成してその上に配線を形成することにある。 An object of the present invention is to form a resin layer in which unevenness in height is eliminated and form wiring thereon.
(1)本発明に係る半導体装置の製造方法は、
半導体基板の電極が形成された面に、熱硬化性の樹脂前駆体層を形成する工程と、
前記樹脂前駆体層に熱を加えて硬化させ、樹脂層を形成する工程と、
前記樹脂層上に、前記電極と電気的に接続する配線を形成する工程と、
を含み、
前記樹脂前駆体層は、前記半導体基板と向かい合う第1の面と、前記第1の面とは反対側の第2の面と、を含むように形成し、
前記第2の面の形状は、前記第2の面に内接する矩形と、前記矩形に接合される複数の端部を有する凸部と、に分けることができ、
前記矩形のいずれかの一辺の少なくとも両端に一対の前記端部が接合し、
前記凸部は、前記一対の端部が接合する前記辺の長さよりも狭い幅で前記辺から突出する。本発明によれば、樹脂層前駆体層には、矩形の一辺から狭い幅で突出するように凸部が形成されており、矩形の一辺から下がる側面よりも、凸部の側面の方が大きい。したがって、樹脂前駆体層を加熱するときに、単位体積当りの表面積が大きいため、熱量が増大するので、硬化前の一時的な軟化が一層進み、高さを低くすることができる。これにより、従来は高くなっていた樹脂層の端部を低くすることができるので、全体的にその高さの不均一を解消することができる。
(2)この半導体装置の製造方法において、
前記矩形は、長方形であって、前記長方形の短辺に前記端部が接合されてもよい。
(3)この半導体装置の製造方法において、
前記凸部は、分岐を形成してもよい。
(4)この半導体装置の製造方法において、
前記樹脂前駆体層を、貫通穴を有するように形成し、
前記凸部を、前記貫通穴の周囲に配置してもよい。
(5)本発明に係る半導体装置は、
集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に形成された樹脂層と、
前記電極に電気的に接続され、前記樹脂層上に形成された配線と、
を有し、
前記樹脂層は、前記半導体基板と向かい合う第1の面と、前記第1の面とは反対側の第2の面と、を含み、
前記第2の面の形状は、前記第2の面に内接する矩形と、前記矩形に接合される複数の端部を有する凸部と、に分けることができ、
前記矩形のいずれかの一辺の少なくとも両端に一対の前記端部が接合し、
前記凸部は、前記一対の端部が接合する前記辺の長さよりも狭い幅で前記辺から突出する。本発明によれば、樹脂層は、中間部と端部の高さが異なっているとしても、上面が矩形になった部分と、上面が矩形に接続される凸部である部分と、に明確に分けられるのでその区別が容易であり、上面が矩形になった部分の全体を、配線の支持層として利用することができる。
(6)この半導体装置において、
前記矩形は、長方形であって、前記長方形の短辺に前記端部が接合されてもよい。
(7)この半導体装置において、
前記凸部は、分岐を形成してもよい。
(8)この半導体装置において、
前記樹脂層は、貫通穴を有し、
前記凸部は、前記貫通穴の周囲に配置されてもよい。
(1) A method of manufacturing a semiconductor device according to the present invention includes:
Forming a thermosetting resin precursor layer on the surface of the semiconductor substrate on which the electrodes are formed;
A step of applying heat to the resin precursor layer to cure and forming a resin layer;
Forming a wiring electrically connected to the electrode on the resin layer;
Including
The resin precursor layer is formed to include a first surface facing the semiconductor substrate and a second surface opposite to the first surface,
The shape of the second surface can be divided into a rectangle inscribed in the second surface and a convex portion having a plurality of ends joined to the rectangle,
A pair of the end portions are joined to at least both ends of one side of the rectangle,
The convex portion protrudes from the side with a width narrower than the length of the side where the pair of end portions are joined. According to the present invention, the resin layer precursor layer has a convex portion that protrudes with a narrow width from one side of the rectangle, and the side surface of the convex portion is larger than the side surface that descends from one side of the rectangle. . Accordingly, since the surface area per unit volume is large when the resin precursor layer is heated, the amount of heat increases, so that temporary softening before curing further proceeds and the height can be lowered. Thereby, since the edge part of the resin layer which was conventionally high can be made low, the nonuniformity of the height can be eliminated as a whole.
(2) In this method of manufacturing a semiconductor device,
The rectangle may be a rectangle, and the end may be joined to a short side of the rectangle.
(3) In this method of manufacturing a semiconductor device,
The convex portion may form a branch.
(4) In this method of manufacturing a semiconductor device,
Forming the resin precursor layer to have a through hole;
The convex portion may be arranged around the through hole.
(5) A semiconductor device according to the present invention includes:
A semiconductor substrate having an electrode formed thereon and electrically connected to the integrated circuit;
A resin layer formed on the surface of the semiconductor substrate on which the electrodes are formed;
A wiring electrically connected to the electrode and formed on the resin layer;
Have
The resin layer includes a first surface facing the semiconductor substrate, and a second surface opposite to the first surface,
The shape of the second surface can be divided into a rectangle inscribed in the second surface and a convex portion having a plurality of ends joined to the rectangle,
A pair of the end portions are joined to at least both ends of one side of the rectangle,
The convex portion protrudes from the side with a width narrower than the length of the side where the pair of end portions are joined. According to the present invention, the resin layer is clearly divided into a portion where the top surface is rectangular and a portion where the top surface is a convex portion connected to the rectangle even if the height of the intermediate portion and the end portion are different. Therefore, the distinction is easy, and the entire portion having a rectangular upper surface can be used as a wiring support layer.
(6) In this semiconductor device,
The rectangle may be a rectangle, and the end may be joined to a short side of the rectangle.
(7) In this semiconductor device,
The convex portion may form a branch.
(8) In this semiconductor device,
The resin layer has a through hole,
The convex portion may be disposed around the through hole.
(第1の実施の形態)
図1(A)は、本発明の第1の実施の形態に係る半導体装置を示す平面図であり、図1(B)は、半導体装置の、図1(A)に示すIB−IB線断面の一部を示す拡大図である。半導体装置は、半導体基板10を有する。半導体基板10は、図1(A)に示す最終製品としての半導体装置においては半導体チップであるが、最終製品を得る前の段階では、半導体ウエハである。半導体ウエハを切断して半導体チップが得られる。半導体基板10には、集積回路12(半導体チップには1つの集積回路12/半導体ウエハには複数の集積回路12)が形成されている。半導体基板10は、内部配線(図示せず)を介して集積回路12に電気的に接続された電極14を有する。図1(A)の例では、半導体基板10が一方向に長い形状(平面形状が長方形)であって、長い方の辺に沿って、複数の電極14が配列されている。半導体基板10には、電極14の少なくとも一部が露出する様にパッシベーション膜16が形成されている。パッシベーション膜16は、例えば、SiO2やSiN等の無機材料のみで形成されていてもよい。
(First embodiment)
1A is a plan view showing a semiconductor device according to the first embodiment of the present invention, and FIG. 1B is a cross-sectional view of the semiconductor device taken along line IB-IB shown in FIG. It is an enlarged view which shows a part of. The semiconductor device has a
図2は、本発明の第1の実施の形態に係る半導体装置の樹脂層の一部を拡大した平面図である。半導体基板10の電極14が形成された面(パッシベーション膜16上)には、樹脂層20が形成されている。例えば樹脂層20の材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)、フェノール系樹脂等の樹脂を用いてもよい。樹脂層20の形状は、半導体基板10と向かい合う下面と、下面とは反対側の上面22と、を含む。上面22の形状は、上面22に内接する矩形24(例えば長方形)と、矩形24(例えば長方形の短辺)に接合される複数の端部26を有する凸部28と、に分けることができる。「上面22に内接する矩形24」とは、上面22の中心から輪郭に接するまで拡大して得られた矩形であって最大面積を有するものをいう。また、上面22の形状とは、図1(A)のように半導体基板10及び樹脂層20を平面図であらわした際の、樹脂層20の形状を指す。矩形24のいずれかの一辺(図2では左右端の縦辺)の少なくとも両端(図2は上下の両端)に一対の端部26が接合している。凸部28は分岐を形成している。凸部28は、一対の端部26が接合する辺(図2では矩形24の左右端の縦辺)の長さよりも狭い幅でその辺から突出する。
FIG. 2 is an enlarged plan view of a part of the resin layer of the semiconductor device according to the first embodiment of the present invention. A
樹脂層20上には配線30が形成されている。配線30は、電極14上で電極14に電気的に接続している。配線30と電極14は直接接触していてもよいし、両者間に導電膜(図示せず)が介在していてもよい。配線30は、電極14から樹脂層20上に延びている。配線30は、電極14と樹脂層20の間でパッシベーション膜16の表面に接触している。配線30は、樹脂層20の、電極14とは反対側の端部26を越えて、パッシベーション膜16上に至るように形成されていてもよい。
A
本実施の形態によれば、樹脂層20は、中間部(矩形24に対応する部分)と端部(凸部28に対応する部分)の高さが異なっているとしても、上面22が矩形24になった部分と、上面22が矩形24に接続される凸部28である部分と、に明確に分けられるのでその区別が容易であり、矩形24に対応する部分の全体を、配線30の支持層として利用することができる。
According to the present embodiment, even if the
図3(A)は、本発明の第1の実施の形態に係る樹脂前駆体層の形成工程を示す平面図であり、図3(B)は、樹脂前駆体層の、図3(A)に示すIIIB−IIIB線断面図である。 FIG. 3A is a plan view showing a resin precursor layer forming step according to the first embodiment of the present invention, and FIG. 3B is a diagram of the resin precursor layer shown in FIG. It is a IIIB-IIIB sectional view taken on the line.
半導体装置の製造方法では、半導体基板10の電極14が形成された面に、例えばポリイミド樹脂前駆体からなる熱硬化性の樹脂前駆体層40を形成する。樹脂前駆体層40は、半導体基板10と向かい合う下面と、下面とは反対側の上面42と、上面42に接続されるように立ち上がる側面43と、を含むように形成する。上面42の形状は、上面42に内接する矩形44(例えば長方形)と、矩形44(例えば長方形の短辺)に接合される複数の端部46を有する凸部48と、に分けることができる。矩形44のいずれかの一辺の少なくとも両端に一対の端部46が接合している。凸部48は、分岐を形成している。凸部48は、一対の端部46が接合する、矩形44の一辺の長さよりも狭い幅で辺から突出する。
In the method for manufacturing a semiconductor device, a thermosetting
図4は、図3(B)に示す樹脂前駆体層から形成された樹脂層を示す図である。樹脂前駆体層40を熱によって硬化して樹脂層20を形成する。樹脂前駆体が熱によって化学反応(重合反応・架橋反応)し、硬化して樹脂になる。樹脂前駆体は、硬化前には、熱によって一時的に軟化する。本実施の形態によれば、樹脂前駆体層40には、矩形44の一辺(短辺)から狭い幅で突出するように凸部48が形成されており、従来技術のような矩形44の一辺(短辺)から下がる側面よりも、凸部48の側面の方が大きい。したがって、樹脂前駆体層40を加熱するときに、単位体積当りの表面積が大きいために熱量が増大するので、硬化前の一時的な軟化が一層進み、高さを低くすることができる。これにより、従来は高くなっていた樹脂層20の端部26を、高くならないようにすることができるので、全体的にその高さの不均一を解消することができる。
FIG. 4 is a view showing a resin layer formed from the resin precursor layer shown in FIG. The
そして、図1(A)に示すように、電極14に電気的に接続するように樹脂層20上に配線30を形成する。その他の詳細は、上述した半導体装置の構造から自明な製造方法であるため説明を省略する。
Then, as shown in FIG. 1A, a
(第2の実施の形態)
図5は、本発明の第2の実施の形態に係る半導体装置を示す平面図であり、図6は、樹脂層の拡大図である。本実施の形態で、樹脂層60は、貫通穴62を有する。貫通穴62は、樹脂層60の端部に形成されている。樹脂層60の上面72の形状は、上面72に内接する矩形74と、矩形74に接合される複数の端部76を有する凸部78と、に分けることができる。矩形74は、貫通穴62に接する。凸部78は、貫通穴62の周囲に配置されている。構成について、その他の詳細は、第1の実施の形態で説明した内容が該当する。本実施の形態でも第1の実施の形態で説明した効果を達成することができる。
(Second Embodiment)
FIG. 5 is a plan view showing a semiconductor device according to the second embodiment of the present invention, and FIG. 6 is an enlarged view of a resin layer. In the present embodiment, the
本実施の形態に係る半導体装置の製造方法では、樹脂層60の形状に対応するように樹脂前駆体層を形成する。製造方法について、その他の詳細は、第1の実施の形態で説明した内容が該当する。本実施の形態でも第1の実施の形態で説明した効果を達成することができる。
In the semiconductor device manufacturing method according to the present embodiment, the resin precursor layer is formed so as to correspond to the shape of the
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that achieves the same effect as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
10…半導体基板、 12…集積回路、 14…電極、 16…パッシベーション膜、 20…樹脂層、 22…上面、 24…矩形、 26…端部、 28…凸部、 30…配線、 40…樹脂前駆体層、 42…上面、 44…矩形、 46…端部、 48…凸部、 60…樹脂層、 62…貫通穴、 72…上面、 74…矩形、 76…端部、 78…凸部
DESCRIPTION OF
Claims (8)
前記樹脂前駆体層に熱を加えて硬化させ、樹脂層を形成する工程と、
前記樹脂層上に、前記電極と電気的に接続する配線を形成する工程と、
を含み、
前記樹脂前駆体層は、前記半導体基板と向かい合う第1の面と、前記第1の面とは反対側の第2の面と、を含むように形成し、
前記第2の面の形状は、前記第2の面に内接する矩形と、前記矩形に接合される複数の端部を有する凸部と、に分けることができ、
前記矩形のいずれかの一辺の少なくとも両端に一対の前記端部が接合し、
前記凸部は、前記一対の端部が接合する前記辺の長さよりも狭い幅で前記辺から突出する半導体装置の製造方法。 Forming a thermosetting resin precursor layer on the surface of the semiconductor substrate on which the electrodes are formed;
A step of applying heat to the resin precursor layer to cure and forming a resin layer;
Forming a wiring electrically connected to the electrode on the resin layer;
Including
The resin precursor layer is formed to include a first surface facing the semiconductor substrate and a second surface opposite to the first surface,
The shape of the second surface can be divided into a rectangle inscribed in the second surface and a convex portion having a plurality of ends joined to the rectangle,
A pair of the end portions are joined to at least both ends of one side of the rectangle,
The method of manufacturing a semiconductor device, wherein the convex portion protrudes from the side with a width narrower than a length of the side to which the pair of end portions are joined.
前記矩形は、長方形であって、前記長方形の短辺に前記端部が接合されてなる半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the rectangle is a rectangle, and the end portion is bonded to a short side of the rectangle.
前記凸部は、分岐を形成してなる半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1 or 2,
The method of manufacturing a semiconductor device, wherein the convex portion forms a branch.
前記樹脂前駆体層を、貫通穴を有するように形成し、
前記凸部を、前記貫通穴の周囲に配置する半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1 or 2,
Forming the resin precursor layer to have a through hole;
The manufacturing method of the semiconductor device which arrange | positions the said convex part around the said through-hole.
前記半導体基板の前記電極が形成された面に形成された樹脂層と、
前記電極に電気的に接続され、前記樹脂層上に形成された配線と、
を有し、
前記樹脂層は、前記半導体基板と向かい合う第1の面と、前記第1の面とは反対側の第2の面と、を含み、
前記第2の面の形状は、前記第2の面に内接する矩形と、前記矩形に接合される複数の端部を有する凸部と、に分けることができ、
前記矩形のいずれかの一辺の少なくとも両端に一対の前記端部が接合し、
前記凸部は、前記一対の端部が接合する前記辺の長さよりも狭い幅で前記辺から突出する半導体装置。 A semiconductor substrate having an electrode formed thereon and electrically connected to the integrated circuit;
A resin layer formed on the surface of the semiconductor substrate on which the electrodes are formed;
A wiring electrically connected to the electrode and formed on the resin layer;
Have
The resin layer includes a first surface facing the semiconductor substrate, and a second surface opposite to the first surface,
The shape of the second surface can be divided into a rectangle inscribed in the second surface and a convex portion having a plurality of ends joined to the rectangle,
A pair of the end portions are joined to at least both ends of one side of the rectangle,
The convex portion is a semiconductor device that protrudes from the side with a width narrower than the length of the side to which the pair of end portions join.
前記矩形は、長方形であって、前記長方形の短辺に前記端部が接合されてなる半導体装置。 The semiconductor device according to claim 5,
The said rectangle is a rectangle, Comprising: The said edge part is joined to the short side of the said rectangle, The semiconductor device.
前記凸部は、分岐を形成してなる半導体装置。 The semiconductor device according to claim 5 or 6,
The convex portion is a semiconductor device formed by forming a branch.
前記樹脂層は、貫通穴を有し、
前記凸部は、前記貫通穴の周囲に配置されてなる半導体装置。 The semiconductor device according to claim 5 or 6,
The resin layer has a through hole,
The convex portion is a semiconductor device arranged around the through hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037618A JP4582347B2 (en) | 2007-02-19 | 2007-02-19 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037618A JP4582347B2 (en) | 2007-02-19 | 2007-02-19 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205076A JP2008205076A (en) | 2008-09-04 |
JP4582347B2 true JP4582347B2 (en) | 2010-11-17 |
Family
ID=39782296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007037618A Expired - Fee Related JP4582347B2 (en) | 2007-02-19 | 2007-02-19 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4582347B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005353983A (en) * | 2004-06-14 | 2005-12-22 | Seiko Epson Corp | Semiconductor device, circuit board, electro-optical device, and electronic apparatus |
JP2006191141A (en) * | 2006-03-08 | 2006-07-20 | Seiko Epson Corp | Semiconductor device |
JP2006196570A (en) * | 2005-01-12 | 2006-07-27 | Seiko Epson Corp | Semiconductor device manufacturing method, semiconductor device, circuit board, electro-optical device, and electronic apparatus |
JP2007027208A (en) * | 2005-07-12 | 2007-02-01 | Seiko Epson Corp | Method of manufacturing semiconductor device |
-
2007
- 2007-02-19 JP JP2007037618A patent/JP4582347B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005353983A (en) * | 2004-06-14 | 2005-12-22 | Seiko Epson Corp | Semiconductor device, circuit board, electro-optical device, and electronic apparatus |
JP2006196570A (en) * | 2005-01-12 | 2006-07-27 | Seiko Epson Corp | Semiconductor device manufacturing method, semiconductor device, circuit board, electro-optical device, and electronic apparatus |
JP2007027208A (en) * | 2005-07-12 | 2007-02-01 | Seiko Epson Corp | Method of manufacturing semiconductor device |
JP2006191141A (en) * | 2006-03-08 | 2006-07-20 | Seiko Epson Corp | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2008205076A (en) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102384863B1 (en) | Semiconductor chip package and method of manufacturing the same | |
US8304905B2 (en) | Semiconductor device | |
US20100230811A1 (en) | Semiconductor device having a conductive bump | |
US10008466B2 (en) | Semiconductor device and manufacturing method thereof | |
CN107204321B (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR20130030370A (en) | Package substrate and semiconductor package including the same | |
JP4147433B2 (en) | Semiconductor device and manufacturing method thereof | |
CN100454531C (en) | Semiconductor device and manufacturing method thereof | |
US9524944B2 (en) | Method for fabricating package structure | |
CN100438005C (en) | Semiconductor device | |
JP2008288481A (en) | Semiconductor device and manufacturing method thereof | |
JP4582347B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4273356B2 (en) | Manufacturing method of semiconductor device | |
JP2008227241A (en) | Electronic device and manufacturing method thereof | |
CN115332216A (en) | Interposer for chip packaging and chip packaging | |
JP4145902B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008060159A (en) | Semiconductor device and manufacturing method therefor | |
CN218918874U (en) | Circuit substrate and packaging structure | |
US20230197666A1 (en) | Chip packaging structure and method for preparing the same, and method for packaging semiconductor structure | |
TW201909367A (en) | Fan-out semiconductor device and method of manufacturing fan-out semiconductor device | |
JP5212595B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2009272382A (en) | Semiconductor device, wiring substrate, and manufacturing method thereof | |
JP4636283B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5077540B2 (en) | Manufacturing method of semiconductor device | |
CN107871724B (en) | Substrate structure and method of making the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4582347 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |