[go: up one dir, main page]

JP4579637B2 - 半導体記憶装置及びその製造方法 - Google Patents

半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP4579637B2
JP4579637B2 JP2004290768A JP2004290768A JP4579637B2 JP 4579637 B2 JP4579637 B2 JP 4579637B2 JP 2004290768 A JP2004290768 A JP 2004290768A JP 2004290768 A JP2004290768 A JP 2004290768A JP 4579637 B2 JP4579637 B2 JP 4579637B2
Authority
JP
Japan
Prior art keywords
insulating film
gas
semiconductor substrate
gate insulating
oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004290768A
Other languages
English (en)
Other versions
JP2006324264A (ja
Inventor
淳一 北川
成則 尾▲崎▼
章伸 寺本
忠弘 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004290768A priority Critical patent/JP4579637B2/ja
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Priority to TW094134323A priority patent/TWI397153B/zh
Priority to PCT/JP2005/018179 priority patent/WO2006038566A1/ja
Priority to EP05787588A priority patent/EP1811562A4/en
Priority to KR1020077002546A priority patent/KR100923715B1/ko
Priority to CNB2005800333121A priority patent/CN100559567C/zh
Priority to US11/576,499 priority patent/US8067809B2/en
Publication of JP2006324264A publication Critical patent/JP2006324264A/ja
Application granted granted Critical
Publication of JP4579637B2 publication Critical patent/JP4579637B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶素子（フラッシュメモリ、ＥＥＰＲＯＭ等）に関する。特に、半導体基板とゲート電極との間に配置されるゲート絶縁膜の形成方法の改良に関する。
半導体記憶装置の電気的特性（書込み・消去特性）に関し、ゲート絶縁膜の窒素濃度プロファイルが重要な意義を有する。従来では酸化膜に対して熱酸窒化処理を行なうことがあった。しかしながら、トランジスタ特性が劣化したり、酸化膜と基板界面にのみ窒素ピークが形成され、適切な窒素濃度プロファイルを形成するのが困難であった。すなわち、熱酸窒化処理の場合には、一定の位置に、一定の濃度の窒素ピークが形成され、これを制御するのが困難であった。
特開２００３−６０１９８には、窒素濃度プロファイルが改善されたゲート絶縁膜を有する半導体装置が示されている。
特開２００３−６０１９８
しかしながら、特開２００３−６０１９８に開示された発明は、半導体装置におけるゲートリークを抑制するものであり、フラッシュメモリ等の書込み・消去特性の改善は期待できない。
従って、本発明の目的は、ゲート絶縁膜における良好な窒素濃度プロファイルにより、電気的特性（書込み・消去特性）に優れた半導体記憶装置の製造方法を提供することにある。
また、ゲート絶縁膜における良好な窒素濃度プロファイルにより、電気的特性（書込み・消去特性）に優れた半導体記憶装置を提供することを他の目的とする。
上記目的を達成するために、本発明の第１の態様に係る半導体装置の製造方法は、半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造方法において、予めプラズマ励起用ガスを用いて希釈した酸窒化種をプラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する工程を含み、前記酸窒化種は、前記プラズマ処理装置内に導入される全ガス量に対して０．００００１〜０．０１％のＮＯガスを含有する構成を採用している。
本発明の第２の態様に係る半導体装置の製造方法は、半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造方法において、予めプラズマ励起用ガスを用いて希釈した酸窒化種をプラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する工程を含み、前記酸窒化種に含まれる酸素ガス量とＮＯガス量との比（Ｏ：ＮＯ）を、１：０．０００００３〜１：０．００３としている。
本発明の第３の態様に係る半導体装置の製造方法は、半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造方法において、予めプラズマ励起用ガスを用いて希釈した酸窒化種をプラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する工程を含み、前記酸窒化種に含有されるＮＯガスの絶対値流量を、０．０００１〜０．０１（ｓｃｃｍ）としている。
上記のような本発明の第１〜第３の態様に係る半導体記憶装置の製造方法において、好ましくは、前記ゲート絶縁膜の前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを形成する。
本発明の第４の態様に係る半導体記憶装置は、半導体基板と；前記半導体基板上に形成されたゲート電極と；前記半導体基板とゲート電極との間に形成されたゲート絶縁膜とを備え、前記ゲート絶縁膜は、前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを有する構成としている。
本発明の第５の態様に係るシステムは、半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造システムにおいて、前記半導体記憶装置が形成される半導体ウェハに対してプラズマ処理を施すプラズマ処理装置と；プラズマ処理に使用されるガスを前記プラズマ処理装置内に導入するガス供給手段と；少なくとも前記ガス供給手段におけるガス混合比を制御するコントローラとを備える。そして、前記コントローラによる制御の下、前記ガス供給手段により、予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し；前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する。また、前記コントローラによる制御の下、前記ガス供給手段は、前記酸窒化種が前記プラズマ処理装置内に導入される全ガス量に対して０．００００１〜０．０１％のＮＯガスを含有するように動作する。
本発明の第６の態様に係る記録媒体は、半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造に使用される方法を記録した記録媒体において、予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成させる設定と；前記酸窒化種が、前記プラズマ処理装置内に導入される全ガス量に対して０．００００１〜０．０１％のＮＯガスを含有させる条件設定とを記憶している。
本発明の第７の態様に係るシステムは、半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造システムにおいて、前記半導体記憶装置が形成される半導体ウェハに対してプラズマ処理を施すプラズマ処理装置と；プラズマ処理に使用されるガスを前記プラズマ処理装置内に導入するガス供給手段と；少なくとも前記ガス供給手段におけるガス混合比を制御するコントローラとを備える。そして、前記コントローラによる制御の下、前記ガス供給手段により、予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する構成である。また、前記コントローラによる制御の下、前記ガス供給手段は、前記酸窒化種に含まれる酸素ガス量とＮＯガス量との比（Ｏ：ＮＯ）が、１：０．０００００３〜１：０．００３となるように動作する。
本発明の第８の態様に係る記録媒体は、半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造に使用される方法を記録した記録媒体において、予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成させる設定と；前記酸窒化種に含まれる酸素ガス量とＮＯガス量との比（Ｏ：ＮＯ）を、１：０．０００００３〜１：０．００３とする条件設定とを記憶している。
本発明の第９の態様に係るシステムは、半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造システムにおいて、前記半導体記憶装置が形成される半導体ウェハに対してプラズマ処理を施すプラズマ処理装置と；プラズマ処理に使用されるガスを前記プラズマ処理装置内に導入するガス供給手段と；少なくとも前記ガス供給手段におけるガス混合比を制御するコントローラとを備えている。そして、前記コントローラによる制御の下、前記ガス供給手段により、予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する構成である。また、前記コントローラによる制御の下、前記ガス供給手段は、前記酸窒化種に含有されるＮＯガスの絶対値流量が、０．０００１〜０．０１（ｓｃｃｍ）となるように動作する。
本発明の第１０の態様に係る記録媒体は、半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造に使用される方法を記録した記録媒体において、予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成させる設定と；前記酸窒化種に含有されるＮＯガスの絶対値流量を、０．０００１〜０．０１（ｓｃｃｍ）とする条件設定とを記憶している。
酸化膜界面は一般的にＳｉ−Ｏ結合不良が存在し、この不良が電気特性を劣化させる要因となる。窒素はこの結合を補修する働きをすると考えられる。しかしながら、窒素濃度ピークが０．０２ atomic ％以下であると、上記のような補修が十分に行われない。一方、窒素濃度ピークが０．５ atomic ％以上であると、過度に窒素が入り、Ｓｉ−Ｏ結合不良を生成すると考えられる。
フラッシュメモリやＥＥＰＲＯＭのように、絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置においては、電荷受け渡しによる電気的ストレスは絶縁膜の基板側・表面側（ゲート電極側）双方向からかかる。このため、両界面に窒素ピークを有する絶縁膜によりＳＩＬＣ発生が抑制され（図８、図９参照）、半導体記憶素子の特性が改善される。本発明によれば、半導体記憶装置（フラッシュメモリ）のゲート絶縁膜の表面及び界面側に同時に窒素ピークを形成可能となる（図４参照）。ゲート絶縁膜の両界面に形成される窒素ピーク濃度を、０．５ atomic ％以下とすることにより、良好な電気的特性が得られる。
本発明は、絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置（フラッシュメモリ、ＥＥＰＲＯＭ等）に適用可能なものである。
図１は、本発明の適用例としてのフラッシュメモリの書込み及び消去動作の１例を示す説明図である。書込動作時には、シリコン基板から電荷がトンネル絶縁膜を介してゲート電極（ＦＧ）側に流れる。一方、消去動作時には、ゲート電極（ＦＧ）側からトンネル絶縁膜を介してシリコン基板に電荷が流れる。本発明の特徴は、トンネル絶縁膜（ゲート絶縁膜）の構造（窒素濃度プロファイル）にある。
ゲート絶縁膜のプラズマ処理には、ダメージを与えてはいけないという観点から、高密度だが低電子温度のプラズマが精製できるＲＬＳＡ（Radial Line Slot Antenna）マイクロ波プラズマ処理装置が用いられている。両界面（Ｓｉ基板側、ゲート電極側）に窒素ピーク０．０２〜０．５ａｔｏｍｉｃ％を有するゲート絶縁膜の形成方法として、マイク波を用いたＲＬＳＡ（ラジアル・ライン・スロット・アンテナ）プラズマ処理装置を用い、プラズマ処理装置に導入する位置でプラズマ励起用ガスによって（酸）窒化種を希釈する。
８インチ基板（ウエハ）に対して下記条件で処理を行う。
マイクロ波パワー：３５００Ｗまたは、２０００−４０００Ｗ
処理圧力：１Ｔｏｒｒまたは、５０ｍＴｏｒｒ−１０Ｔｏｒｒ
処理温度：４００℃または、常温〜５００℃
酸窒化種：ＮＯまたは、Ｈを含まないガス（Ｎ２Ｏ，ＮＯ２，Ｎ２等）
ガス流量：Ｋｒ：Ｏ２＝１０００：３０ｓｃｃｍ
ここで、ＮＯガスの量を以下の何れかとすることが重要である。
（１）処理装置に導入される全ガス量に対するＮＯガス混合率：
０．００００１〜０．０１％
更に好ましくは、ＮＯガス混合率を０．００１％以下とする。
（２）酸素ガスに対するＮＯガス混合比：
１：０．０００００３〜１：０．００３
（３）ＮＯガスの絶対値流量、０．０００１〜０．１ｓｃｃｍ
実際のプラズマ酸窒化処理に際しては、酸窒化種を予めプラズマ励起用ガスまたは希ガスで希釈し、装置に導入する。半導体基板を一気にプラズマ酸窒化処理して絶縁膜を形成する。低窒素ピーク制御性を高めるため、半導体基板を予め酸化しておき、次にプラズマ酸窒化処理して絶縁膜を形成する（２ステップ処理）ことも可能である。薄膜化手段としては、酸窒化種を希ガスのみで希釈して処理することもできる。
図２は、ゲート絶縁膜におけるＮＯガス混合比と酸窒化膜界面の窒素濃度との関係を示すグラフである。グラフより分かるように、２ステップ処理又はＮＯガス混合比（希釈率）が０．０００１％以下の時に、界面の窒素濃度が良好な値（０．５ atomic ％以下）を採る。
図３は、プラズマ処理装置に導入される全ガス量に対するＮＯ混合率毎の、窒素濃度の変化を示すグラフである。グラフより分かるように、２ステップ処理又はＮＯガス混合比（希釈率）が０．０００１％以下の時に、界面の窒素濃度が最も良好な値（０．５ atomic ％以下）を採る。
［表面側窒素ピーク０．５ atomic ％以下の補正］
上述した工程で形成した酸窒化膜に対し、再びＲＬＳＡプラズマ処理装置を用い、下記の条件で窒化処理を行う。
８インチ基板（ウエハ）を用いる。
マイクロ波パワー：１６００Ｗまたは、１０００−４０００Ｗ
処理圧力：９５０ｍＴｏｒｒまたは、５０ｍＴｏｒｒ−１０Ｔｏｒｒ
処理温度：４００℃または、常温〜５００℃
窒化種：Ｎ２または、Ｏ２を含まないガス（ＮＨ３等）
ガス流量：Ｘｅ：Ｎ２＝１０００：４０ｓｃｃｍ
図４は、本発明の作用を説明するための図であり、窒素濃度ピークの形成方法を段階的に示す。図において、ゲート絶縁膜に対してプラズマ酸窒化のみを行った場合（１）、半導体基板側に大きなピーク、ゲート電極側に小さなピークが形成される。ゲート絶縁膜に対して、プラズマ処理によってベース酸化膜を形成し、その後、プラズマ酸窒化を行った場合（２）にも、半導体基板側に大きなピーク、ゲート電極側に小さなピークが形成される。一方、（２）のケースに加え、更にプラズマ窒化処理を施した場合（３）には、ゲート電極側の窒素ピークを制御することが可能となる。
図５（Ａ），（Ｂ）は、各々基板注入ストレス（書込動作）とゲート注入ストレス（消去動作）を模式的に示す図である。図６は、書込動作時（基板注入ストレス）における注入電荷量とゲート電圧変動量との関係（トラップ特性）を示すグラフである。図７は、書込動作時（基板注入ストレス）における注入電荷量とリーク電流量との関係（ＳＩＬＣ特性）を示すグラフである。図８は、消去動作時（ゲート注入ストレス）における注入電荷量とリーク電流量との関係（ＳＩＬＣ特性）を示すグラフである。
［キャパシタ（ＭＯＳ−ＣＡＰ)による電気特性評価］（図６−図８参照）
（１）トラップ特性：図６に示すように、Ｈを含む酸窒化種（ＮＨ３）では電子トラップが増加し不適切であることが分かる。電子トラップは、フラッシュメモリの書込消去特性を劣化させる。一方、ＮＯガスの導入により電子トラップは低減し、ＮＯガスを希釈することで更に改善することがわかった。
（２）ＳＩＬＣ特性：ＳＩＬＣ（Stress Introduced Leakage Current）特性は、フラッシュメモリのデータ保持特性を表す電気的特性である。リーク電流が大きいと、蓄積電荷の漏洩が大きくなり、メモリ特性が劣化する。ＮＯガスの導入により、リーク電流は小さくなるが、図７及び図８に示すように、ＮＯガスを希釈することで双方向ストレスに対してリーク電流にさらなる改善が見られた。なお、Ｈを含む酸窒化処理では硝酸（ＨＮＯ３）が生成され、装置腐食を引き起こす可能性がある。
フラッシュメモリやＥＥＰＲＯＭのように、絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置においては、電荷受け渡しによる電気的ストレスは絶縁膜の基板側・表面側双方向からかかる。このため、両界面に窒素ピークを有する絶縁膜によりＳＩＬＣ発生が抑制され（図７、図８参照）、半導体記憶素子の特性が改善される。
本発明によれば、半導体記憶装置（フラッシュメモリ）のゲート絶縁膜の表面及び界面側に同時に窒素ピークを形成可能となる（図４参照）。この場合、予めプラズマ励起用ガスで希釈された酸窒化種を用いることが好ましい。ゲート絶縁膜の両界面に形成される窒素ピーク濃度を、０．５ atomic ％以下とすることにより、良好な電気的特性が得られる。また、Ｈを含まない系で処理することにより、電子捕獲特性が改善され、フラッシュメモリの書込消去特性が改善することも確認された。
図９は、本発明を実施するためのプラズマ処理システムの構成例を示す。プラズマ処理システム１０は、被処理基板としてのシリコンウエハＷを保持する基板保持台１２が備えられた処理容器１１を有する。処理容器１１内の気体（ガス）は排気ポート１１Ｂから図示されない排気ポンプを介して排気される。
処理容器１１の装置上方には、基板保持台１２上のシリコンウエハＷに対応して開口部が設けられている。この開口部は、石英やＡｌ２Ｏ３、ＡｌＮ，Ｓｉ３Ｎ４からなる誘電体板１３により塞がれている。誘電体板１３の上部（処理容器１１の外側）には、ＲＬＳＡ（ラジアル・ライン・スロット・アンテナ）１６が配置されている。このアンテナ１６には、導波管から供給された電磁波が透過するための複数のスロットが形成されている。アンテナ１６の更に上部（外側）には、導波管が配置されている。
処理容器１１の内部側壁には、プラズマ処理の際にガスを導入するためのガス供給口１１Ａが設けられている。このガス供給口１１Ａからは、ガス供給源２４において予め混合されたガスが導入される。図示しないが、導入されるガスの流量調整は、混合段階に流量調整弁などを用いて行うことができる。
本発明に用いられるプラズマ基板処理システム１０には、プラズマを励起するための数ギガヘルツの電磁波を発生するマイクロ波供給源２０（電磁波発生器）が備えられている。このマイクロ波供給源２０で発生したマイクロ波が、導波管を伝播し、アンテナ１６を介して処理容器１１に導入される。
マイクロ波供給源２０とガス供給源２４とは、コントローラ２７によって制御される。特に、ガス供給源２４においては、少なくとも、酸窒化種に含まれるＮＯガスの混合比又は絶対流量を上述した設定に従って調整している。例えば、ガス供給源２４は、酸素ガス量とＮＯガス量との比（Ｏ：ＮＯ）が、１：０．０００００３〜１：０．００３となるように動作する。又は、酸窒化種に含有されるＮＯガスの絶対値流量が、０．０００１〜０．０１（ｓｃｃｍ）となるように動作する。あるいは、プラズマ処理装容器１１内に導入される全ガス量に対して０．００００１〜０．０１％のＮＯガスを含有させるように動作する。
ガス供給源２４におけるＮＯガスの混合比又は絶対流量の制御は、コントローラ２２に記憶されたプログラム（設定）に従って実行することができる。なお、ガス流量、混合比等に関する制御プログラムについては、コントローラ２２の外部記憶装置に格納することもできる。例えば、当該プログラム（設定）を予めＣＤ−ＲＯＭ等の記録媒体に格納しておき、そこからプログラムをインストールし、あるいは、直接読み出すこともできる。プログラムの記録方式については、限定されず。光、磁気、光＋磁気等のあらゆる方式を採用することができる。
以上、本発明の実施例（実施形態、実施態様）について説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲に示された技術的思想の範疇において変更可能なものである。
図１は、本発明が適用される半導体記憶装置（フラッシュメモリ）の書込み及び消去動作を示す説明図である。 図２は、ゲート絶縁膜におけるＮＯガス混合比と酸窒化膜界面の窒素濃度との関係を示すグラフである。 図３は、全ガス量に対するＮＯ混合率毎の、窒素濃度の変化を示すグラフである。 図４は、本発明の作用を説明するための図であり、窒素濃度ピークの形成方法を段階的に示す。 図５（Ａ），（Ｂ）は、各々基板注入ストレス（書込動作）とゲート注入ストレス（消去動作）を模式的に示す図である。 図６は、電子注入時における注入電荷量とゲート電圧変動量との関係（トラップ特性）を示すグラフである。 図７は、書込動作時（基板注入ストレス）における注入電荷量とリーク電流量との関係（ＳＩＬＣ特性）を示すグラフである。 図８は、消去動作時（ゲート注入ストレス）における注入電荷量とリーク電流量との関係（ＳＩＬＣ特性）を示すグラフである。 図９は、本発明を実施するためのプラズマ処理システムの構成を示す説明図（断面＋ブロック）である。

Claims (40)

  1. 半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造方法において、
    予めプラズマ励起用ガスを用いて希釈した酸窒化種をプラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する工程を含み；
    前記酸窒化種は、前記プラズマ処理装置内に導入される全ガス量に対して０．００００１〜０．０１％のＮＯガスを含有することを特徴とする半導体記憶装置の製造方法。
  2. 前記ゲート絶縁膜は、前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを有することを特徴とする請求項１に記載の製造方法。
  3. 前記酸窒化種は、前記プラズマ処理装置内に導入される全ガス量に対して０．００００１〜０．０００１％のＮＯガスを含有することを特徴とする請求項１又は２に記載の製造方法。
  4. 前記酸窒化膜を形成する前に、前記半導体基板上に酸化膜を形成する工程を更に含むことを特徴とする請求項１，２又は３に記載の製造方法。
  5. 前記酸窒化膜を形成した後に、前記ゲート絶縁膜に対してプラズマ窒化処理を施す工程を更に含むことを特徴とする請求項１，２，３又は４に記載の製造方法。
  6. 半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造方法において、
    予めプラズマ励起用ガスを用いて希釈した酸窒化種をプラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する工程を含み；
    前記酸窒化種に含まれる酸素ガス量とＮＯガス量との比（Ｏ：ＮＯ）が、１：０．０００００３〜１：０．００３であることを特徴とする半導体記憶装置の製造方法。
  7. 前記ゲート絶縁膜は、前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを有することを特徴とする請求項６に記載の製造方法。
  8. 前記酸窒化膜を形成する前に、前記半導体基板上に酸化膜を形成する工程を更に含むことを特徴とする請求項６又は７に記載の製造方法。
  9. 前記酸窒化膜を形成した後に、前記ゲート絶縁膜に対してプラズマ窒化処理を施す工程を更に含むことを特徴とする請求項６，７又は８に記載の製造方法。
  10. 半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造方法において、
    予めプラズマ励起用ガスを用いて希釈した酸窒化種をプラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する工程を含み；
    前記酸窒化種に含有されるＮＯガスの絶対値流量が、０．０００１〜０．０１（ｓｃｃｍ）であることを特徴とする半導体記憶装置の製造方法。
  11. 前記ゲート絶縁膜は、前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを有することを特徴とする請求項１０に記載の製造方法。
  12. 前記酸窒化膜を形成する前に、前記半導体基板上に酸化膜を形成する工程を更に含むことを特徴とする請求項１０又は１１に記載の製造方法。
  13. 前記酸窒化膜を形成した後に、前記ゲート絶縁膜に対してプラズマ窒化処理を施す工程を更に含むことを特徴とする請求項１０，１１又は１２に記載の製造方法。
  14. 半導体基板と；前記半導体基板上に形成されたゲート電極と；前記半導体基板とゲート電極との間に形成されたゲート絶縁膜とを備え、
    前記ゲート絶縁膜は、前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを有することを特徴とする半導体記憶装置。
  15. 半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造システムにおいて、
    前記半導体記憶装置が形成される半導体ウェハに対してプラズマ処理を施すプラズマ処理装置と；
    プラズマ処理に使用されるガスを前記プラズマ処理装置内に導入するガス供給手段と；
    少なくとも前記ガス供給手段におけるガス混合比を制御するコントローラとを備え、
    前記コントローラによる制御の下、前記ガス供給手段により、予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し；前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する構成であり、
    前記コントローラによる制御の下、前記ガス供給手段は、前記酸窒化種が前記プラズマ処理装置内に導入される全ガス量に対して０．００００１〜０．０１％のＮＯガスを含有するように動作することを特徴とする半導体記憶装置の製造システム。
  16. 前記コントローラは、前記ゲート絶縁膜が、前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを有するような制御を行うことを特徴とする請求項１５に記載のシステム。
  17. 前記コントローラは、前記酸窒化種が、前記プラズマ処理装置内に導入される全ガス量に対して０．００００１〜０．０００１％のＮＯガスを含有するような制御を行うことを特徴とする請求項１５又は１６に記載のシステム。
  18. 前記コントローラは、前記酸窒化膜を形成する前に、前記半導体基板上に酸化膜を形成する制御を行うことを特徴とする請求項１５，１６又は１７に記載のシステム。
  19. 前記コントローラは、前記酸窒化膜を形成した後に、前記ゲート絶縁膜に対してプラズマ窒化処理を施す制御を行うことを特徴とする請求項１５，１６，１７又は１８に記載のシステム。
  20. 半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造に使用される方法を記録した記録媒体において、
    予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成させる設定と；
    前記酸窒化種が、前記プラズマ処理装置内に導入される全ガス量に対して０．００００１〜０．０１％のＮＯガスを含有させる条件設定とを記録したことを特徴とする記録媒体。
  21. 前記ゲート絶縁膜が、前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを有するような条件設定を記録したことを特徴とする請求項２０に記載の記録媒体。
  22. 前記酸窒化種が、前記プラズマ処理装置内に導入される全ガス量に対して０．００００１〜０．０００１％のＮＯガスを含有するような条件設定を記録したことを特徴とする請求項２０又は２１に記載の記録媒体。
  23. 前記酸窒化膜を形成する前に、前記半導体基板上に酸化膜を形成する設定を記録したことを特徴とする請求項２０，２１又は２２に記載の記録媒体。
  24. 前記酸窒化膜を形成した後に、前記ゲート絶縁膜に対してプラズマ窒化処理を施す設定を記録したことを特徴とする請求項２０，２１，２２又は２３に記載の記録媒体。
  25. 半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造システムにおいて、
    前記半導体記憶装置が形成される半導体ウェハに対してプラズマ処理を施すプラズマ処理装置と；
    プラズマ処理に使用されるガスを前記プラズマ処理装置内に導入するガス供給手段と；
    少なくとも前記ガス供給手段におけるガス混合比を制御するコントローラとを備え、
    前記コントローラによる制御の下、前記ガス供給手段により、予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する構成であり、
    前記コントローラによる制御の下、前記ガス供給手段は、前記酸窒化種に含まれる酸素ガス量とＮＯガス量との比（Ｏ：ＮＯ）が、１：０．０００００３〜１：０．００３となるように動作することを特徴とする半導体記憶装置の製造システム。
  26. 前記コントローラは、前記ゲート絶縁膜が、前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを有するような制御を行うことを特徴とする請求項２５に記載のシステム。
  27. 前記コントローラは、前記酸窒化膜を形成する前に、前記半導体基板上に酸化膜を形成する制御を行うことを特徴とする請求項２５又は２６に記載のシステム。
  28. 前記コントローラは、前記酸窒化膜を形成した後に、前記ゲート絶縁膜に対してプラズマ窒化処理を施す制御を行うことを特徴とする請求項２５，２６又は２７に記載のシステム。
  29. 半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造に使用される方法を記録した記録媒体において、
    予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成させる設定と；
    前記酸窒化種に含まれる酸素ガス量とＮＯガス量との比（Ｏ：ＮＯ）を、１：０．０００００３〜１：０．００３とする条件設定とを記録したことを特徴とする記録媒体。
  30. 前記ゲート絶縁膜が、前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを有するような条件設定を記録したことを特徴とする請求項２９に記載の記録媒体。
  31. 前記酸窒化膜を形成する前に、前記半導体基板上に酸化膜を形成する設定を記録したことを特徴とする請求項２９又は３０に記載の記録媒体。
  32. 前記酸窒化膜を形成した後に、前記ゲート絶縁膜に対してプラズマ窒化処理を施す設定を記録したことを特徴とする請求項２９，３０又は３１に記載の記録媒体。
  33. 半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造システムにおいて、
    前記半導体記憶装置が形成される半導体ウェハに対してプラズマ処理を施すプラズマ処理装置と；
    プラズマ処理に使用されるガスを前記プラズマ処理装置内に導入するガス供給手段と；
    少なくとも前記ガス供給手段におけるガス混合比を制御するコントローラとを備え、
    前記コントローラによる制御の下、前記ガス供給手段により、予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成する構成であり、
    前記コントローラによる制御の下、前記ガス供給手段は、前記酸窒化種に含有されるＮＯガスの絶対値流量が、０．０００１〜０．０１（ｓｃｃｍ）となるように動作することを特徴とする半導体記憶装置の製造システム。
  34. 前記コントローラは、前記ゲート絶縁膜が、前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを有するような制御を行うことを特徴とする請求項３３に記載のシステム。
  35. 前記コントローラは、前記酸窒化膜を形成する前に、前記半導体基板上に酸化膜を形成する制御を行うことを特徴とする請求項３３又は３４に記載のシステム。
  36. 前記コントローラは、前記酸窒化膜を形成した後に、前記ゲート絶縁膜に対してプラズマ窒化処理を施す制御を行うことを特徴とする請求項３３，３４又は３５に記載のシステム。
  37. 半導体基板とゲート電極との間に形成されるゲート絶縁膜を介して電荷の受け渡しを行うことで動作する半導体記憶装置の製造に使用される方法を記録した記録媒体において、
    予めプラズマ励起用ガスを用いて希釈した酸窒化種を前記プラズマ処理装置内に導入し、前記半導体基板上に前記ゲート絶縁膜として酸窒化膜を形成させる設定と；
    前記酸窒化種に含有されるＮＯガスの絶対値流量を、０．０００１〜０．０１（ｓｃｃｍ）とする条件設定とを記録したことを特徴とする記録媒体。
  38. 前記ゲート絶縁膜が、前記半導体基板との第１界面及び、前記ゲート電極との第２界面に、０．０２〜０．５ atomic％ の窒素ピークを有するような条件設定を記録したことを特徴とする請求項３７に記載の記録媒体。
  39. 前記酸窒化膜を形成する前に、前記半導体基板上に酸化膜を形成する設定を記録したことを特徴とする請求項３７又は３８に記載の記録媒体。
  40. 前記酸窒化膜を形成した後に、前記ゲート絶縁膜に対してプラズマ窒化処理を施す設定を記録したことを特徴とする請求項３７，３８又は３９に記載の記録媒体。
JP2004290768A 2004-10-01 2004-10-01 半導体記憶装置及びその製造方法 Expired - Fee Related JP4579637B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004290768A JP4579637B2 (ja) 2004-10-01 2004-10-01 半導体記憶装置及びその製造方法
PCT/JP2005/018179 WO2006038566A1 (ja) 2004-10-01 2005-09-30 半導体記憶装置及びその製造方法
EP05787588A EP1811562A4 (en) 2004-10-01 2005-09-30 SEMICONDUCTOR MEMBER COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
KR1020077002546A KR100923715B1 (ko) 2004-10-01 2005-09-30 반도체 기억 장치 및 그 제조 방법
TW094134323A TWI397153B (zh) 2004-10-01 2005-09-30 Semiconductor memory device and manufacturing method thereof
CNB2005800333121A CN100559567C (zh) 2004-10-01 2005-09-30 半导体存储装置及其制造方法
US11/576,499 US8067809B2 (en) 2004-10-01 2005-09-30 Semiconductor storage device including a gate insulating film with a favorable nitrogen concentration profile and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004290768A JP4579637B2 (ja) 2004-10-01 2004-10-01 半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006324264A JP2006324264A (ja) 2006-11-30
JP4579637B2 true JP4579637B2 (ja) 2010-11-10

Family

ID=36142640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004290768A Expired - Fee Related JP4579637B2 (ja) 2004-10-01 2004-10-01 半導体記憶装置及びその製造方法

Country Status (7)

Country Link
US (1) US8067809B2 (ja)
EP (1) EP1811562A4 (ja)
JP (1) JP4579637B2 (ja)
KR (1) KR100923715B1 (ja)
CN (1) CN100559567C (ja)
TW (1) TWI397153B (ja)
WO (1) WO2006038566A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5232425B2 (ja) * 2007-09-10 2013-07-10 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
US7855153B2 (en) 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102263021B (zh) * 2010-05-28 2013-06-19 中芯国际集成电路制造(上海)有限公司 一种低电压栅氧化层制备方法
JP5931611B2 (ja) * 2012-07-03 2016-06-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6086933B2 (ja) * 2015-01-06 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US20180305490A1 (en) * 2016-01-08 2018-10-25 Zeon Corporation Nitrile rubber composition, crosslinkable nitrile rubber composition and crosslinked rubber article

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070816A1 (ja) * 2003-02-06 2004-08-19 Tokyo Electron Limited プラズマ処理方法，半導体基板及びプラズマ処理装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3133480B2 (ja) 1992-04-15 2001-02-05 昭和シェル石油株式会社 光学活性ハロゲン含有アルコールの製造方法
JP3288796B2 (ja) 1993-03-15 2002-06-04 株式会社東芝 半導体装置
US5464792A (en) * 1993-06-07 1995-11-07 Motorola, Inc. Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3600326B2 (ja) * 1994-09-29 2004-12-15 旺宏電子股▲ふん▼有限公司 不揮発性半導体メモリ装置およびその製造方法
JP3222404B2 (ja) * 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
US6773999B2 (en) * 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma
JP2003060198A (ja) 2001-08-10 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6548422B1 (en) 2001-09-27 2003-04-15 Agere Systems, Inc. Method and structure for oxide/silicon nitride interface substructure improvements
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
KR100641762B1 (ko) * 2001-12-07 2006-11-06 동경 엘렉트론 주식회사 절연막의 질화 방법, 반도체 장치 및 반도체 장치의 제조방법, 기판 처리 장치 및 기판 처리 방법
TWI243422B (en) * 2002-03-26 2005-11-11 Hitachi Int Electric Inc Semiconductor device producing method and semiconductor producing device
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
US6716705B1 (en) * 2002-06-03 2004-04-06 Lattice Semiconductor Corporation EEPROM device having a retrograde program junction region and process for fabricating the device
DE10239429A1 (de) 2002-08-28 2004-03-11 Robert Bosch Gmbh Kraftstoffeinspritzeinrichtung für eine Brennkraftmaschine
KR100470941B1 (ko) 2002-12-26 2005-03-10 주식회사 하이닉스반도체 옥시나이트라이드막 형성방법
US6797650B1 (en) * 2003-01-14 2004-09-28 Advanced Micro Devices, Inc. Flash memory devices with oxynitride dielectric as the charge storage media

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070816A1 (ja) * 2003-02-06 2004-08-19 Tokyo Electron Limited プラズマ処理方法，半導体基板及びプラズマ処理装置

Also Published As

Publication number Publication date
CN101032020A (zh) 2007-09-05
TWI397153B (zh) 2013-05-21
EP1811562A4 (en) 2008-11-19
WO2006038566A1 (ja) 2006-04-13
US20090072327A1 (en) 2009-03-19
KR100923715B1 (ko) 2009-10-27
TW200629483A (en) 2006-08-16
US8067809B2 (en) 2011-11-29
CN100559567C (zh) 2009-11-11
EP1811562A1 (en) 2007-07-25
JP2006324264A (ja) 2006-11-30
KR20070088468A (ko) 2007-08-29

Similar Documents

Publication Publication Date Title
US8658522B2 (en) Methods and apparatus for incorporating nitrogen in oxide films
CN100552886C (zh) 非易失性存储器及其制造方法
JP4402044B2 (ja) プラズマ処理方法
US7736975B2 (en) Method for manufacturing non-volatile memory device having charge trap layer
US7767588B2 (en) Method for forming a deposited oxide layer
US20110281440A1 (en) Methods for nitridation and oxidation
JP2009545895A (ja) 希ガスを含有するダブルプラズマ窒化物形成によるＣＭＯＳＳｉＯＮゲート誘電性能の改善
JP4579637B2 (ja) 半導体記憶装置及びその製造方法
CN101640176A (zh) 在快闪存储器件中形成隧道绝缘层的方法
US8114735B2 (en) Method of manufacturing a non-volatile memory device
US7387972B2 (en) Reducing nitrogen concentration with in-situ steam generation
US7374997B2 (en) Method of manufacturing flash memory device
KR20080031538A (ko) 불휘발성 메모리 장치의 제조 방법
WO2006082718A1 (ja) 誘電体膜及びその形成方法
US20110045647A1 (en) Methods of forming non-volatile memory devices
US20080254644A1 (en) Method of Substrate Treatment, Computer-Readable Recording Medium, Substrate Treating Apparatus and Substrate Treating System
TW200524095A (en) Method for manufacturing flash memory cell
Roizin et al. ONO structures and oxynitrides in modern microelectronics: material science, characterization and application
CN101490808A (zh) 以含贵重气体的双等离子体氮化法增进cmos氮氧化硅栅介电层效能的方法
JP2005235792A (ja) 基板処理方法
CN100433271C (zh) 多晶硅间介电层的制造方法
KR20090074328A (ko) 플래시 메모리 소자의 터널 절연막 및 이의 형성 방법
KR20090010604A (ko) 불휘발성 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100826

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees