JP4570633B2

JP4570633B2 - Image display device

Info

Publication number: JP4570633B2
Application number: JP2007057603A
Authority: JP
Inventors: 勲野尻; 博之村井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-03-07
Filing date: 2007-03-07
Publication date: 2010-10-27
Anticipated expiration: 2023-03-07
Also published as: JP2007233391A

Description

この発明は画像表示装置に関し、特に、絶縁基板上に形成され、出荷前に検査される画像表示装置に関する。 The present invention relates to an image display device, and more particularly to an image display device formed on an insulating substrate and inspected before shipment.

近年、液晶パネルの高解像度化が進められ、ＬＣＤ（liquid crystal dispray）モジュールとＦＰＣ（flexible printed circuit board）を接続するための端子の数が増加している。また、ＬＣＤモジュールの小型化が進められ、端子のピッチが狭くなっている。液晶パネルの検査は、各端子にプローブを当てて行なうが、端子数の増加および端子ピッチの狭小化にともない検査装置のコストアップが生じている。 In recent years, the resolution of liquid crystal panels has been increased, and the number of terminals for connecting a liquid crystal dispray (LCD) module and a flexible printed circuit board (FPC) has increased. Further, the miniaturization of the LCD module has been promoted, and the pitch of the terminals has been narrowed. The liquid crystal panel is inspected by applying a probe to each terminal. However, as the number of terminals is increased and the terminal pitch is reduced, the cost of the inspection apparatus is increased.

検査装置のコストダウンを図る方法としては、液晶パネルの奇数番のデータ線を１つの検査端子に接続するとともに、偶数番のデータ線をもう１つの検査端子に接続し、２つの検査端子を用いて検査した後に２つの端子を除去する方法がある（たとえば特許文献１参照）。
特開平５−５８９７号公報 As a method for reducing the cost of the inspection apparatus, an odd numbered data line of the liquid crystal panel is connected to one inspection terminal, and an even numbered data line is connected to another inspection terminal, and two inspection terminals are used. There is a method of removing two terminals after inspection (see, for example, Patent Document 1).
JP-A-5-5897

このような２つの検査端子を複数の液晶パネルに共通に設ければ、さらに検査装置のコストダウンを図ることができるとも考えられる。しかし、単に複数の液晶パネルの奇数番のデータ線を１つの検査端子に接続するとともに偶数番のデータ線をもう１つの検査端子に接続しただけでは、各液晶パネルを個別に正確に検査することができない。 If such two inspection terminals are provided in common for a plurality of liquid crystal panels, it is considered that the cost of the inspection apparatus can be further reduced. However, simply connecting each odd-numbered data line of a plurality of liquid crystal panels to one inspection terminal and connecting an even-numbered data line to the other inspection terminal can accurately inspect each liquid crystal panel individually. I can't.

それゆえに、この発明の主たる目的は、検査を低コストで正確に行なうことが可能な画像表示装置を提供することである。 Therefore, a main object of the present invention is to provide an image display apparatus capable of accurately performing inspection at a low cost.

この発明に係る画像表示装置は、絶縁基板上に形成された画像表示装置であって、画像表示パネル、複数の検査トランジスタ、第１の検査端子、第２の検査端子、制御端子、および複数のデータ端子を備える。画像表示パネルは、複数行複数列に配置された複数の画素表示回路と、それぞれ複数行に対応して設けられた複数の走査線と、それぞれ複数列に対応して設けられた複数のデータ線とを含む。複数の検査トランジスタは、それらの第１の電極がそれぞれ複数のデータ線に接続され、画像表示パネルの通常動作時に非導通にされる。第１の検査端子は、複数の検査トランジスタのうちの各奇数番の検査トランジスタの第２の電極に接続される。第２の検査端子は、複数の検査トランジスタのうちの各偶数番の検査トランジスタの第２の電極に接続される。制御端子は、複数の検査トランジスタのゲートに接続され、画像表示パネルの検査時に複数の検査トランジスタを制御するための制御信号を受ける。複数のデータ端子は、それぞれ複数のデータ線に対応して設けられ、各々が通常動作時に画素表示回路に画素を表示させるための画素電位を受ける。ここで、第１の検査端子、第２の検査端子および制御端子の各々は、検査後に半導体チップが実装される領域に配置され、実装された半導体チップから通常動作時に複数の検査トランジスタを非導通にするための所定の電位を受ける。 An image display device according to the present invention is an image display device formed on an insulating substrate, the image display panel, a plurality of inspection transistors, a first inspection terminal, a second inspection terminal, a control terminal, and a plurality of A data terminal is provided. The image display panel includes a plurality of pixel display circuits arranged in a plurality of rows and a plurality of columns, a plurality of scanning lines provided corresponding to the plurality of rows, and a plurality of data lines provided corresponding to the plurality of columns, respectively. Including. The plurality of test transistors have their first electrodes connected to the plurality of data lines, respectively, and are turned off during normal operation of the image display panel. The first inspection terminal is connected to the second electrode of each odd-numbered inspection transistor among the plurality of inspection transistors. The second inspection terminal is connected to the second electrode of each even-numbered inspection transistor among the plurality of inspection transistors. The control terminal is connected to the gates of the plurality of inspection transistors and receives a control signal for controlling the plurality of inspection transistors when the image display panel is inspected. The plurality of data terminals are provided corresponding to the plurality of data lines, respectively, and each receives a pixel potential for causing the pixel display circuit to display a pixel during normal operation. Here, each of the first inspection terminal, the second inspection terminal, and the control terminal is disposed in a region where the semiconductor chip is mounted after the inspection, and the plurality of inspection transistors are not conducted from the mounted semiconductor chip during normal operation. To receive a predetermined potential.

この発明に係る画像表示装置では、第１の検査端子、第２の検査端子および第１の制御端子を検査装置に接続すれば検査できるので、検査に使用する端子が少なくて済み、検査装置のコストダウンを図ることができる。また、複数の画像表示装置の複数の第１の検査端子を互いに接続するとともに複数の第２の検査端子を互いに接続した場合でも、画像表示装置を１つずつ正確に検査することができる。また、検査後は、実装された半導体チップから与えられる所定の電位によって複数の検査トランジスタは非導通にされる。したがって、検査を低コストで正確に行なうことができる。 In the image display device according to the present invention, since the inspection can be performed by connecting the first inspection terminal, the second inspection terminal, and the first control terminal to the inspection device, fewer terminals are used for the inspection. Cost can be reduced. Further, even when a plurality of first inspection terminals of a plurality of image display devices are connected to each other and a plurality of second inspection terminals are connected to each other, the image display devices can be accurately inspected one by one. Further, after the inspection, the plurality of inspection transistors are made non-conductive by a predetermined potential supplied from the mounted semiconductor chip. Therefore, the inspection can be accurately performed at a low cost.

［実施の形態１］
図１は、この発明の実施の形態１によるカラー液晶表示装置の構成を示すブロック図である。図１において、このカラー液晶表示装置は、液晶パネル１、垂直走査回路７および水平走査回路８を備え、たとえば携帯電話機に設けられる。 [Embodiment 1]
FIG. 1 is a block diagram showing a configuration of a color liquid crystal display device according to Embodiment 1 of the present invention. In FIG. 1, the color liquid crystal display device includes a liquid crystal panel 1, a vertical scanning circuit 7, and a horizontal scanning circuit 8, and is provided, for example, in a mobile phone.

液晶パネル１は、複数行複数列に配置された複数の液晶セル２と、それぞれ複数行に対応して設けられた複数の走査線４と、それぞれ複数行に対応して設けられた複数の共通電位線５と、それぞれ複数列に対応して設けられた複数のデータ線６とを含む。複数の共通電位線５は、互いに接続されている。 The liquid crystal panel 1 includes a plurality of liquid crystal cells 2 arranged in a plurality of rows and a plurality of columns, a plurality of scanning lines 4 provided corresponding to the plurality of rows, and a plurality of common provided respectively corresponding to the plurality of rows. It includes a potential line 5 and a plurality of data lines 6 provided corresponding to a plurality of columns, respectively. The plurality of common potential lines 5 are connected to each other.

液晶セル２は、各行において３つずつ予めグループ化されている。各グループの３つの液晶セル２には、それぞれＲ，Ｇ，Ｂのカラーフィルタが設けられている。各グループの３つの液晶セル２は、１つの画素３を構成している。 Three liquid crystal cells 2 are grouped in advance in each row. The three liquid crystal cells 2 in each group are provided with R, G, and B color filters, respectively. The three liquid crystal cells 2 in each group constitute one pixel 3.

各液晶セル２には、図２に示すように、液晶駆動回路１０が設けられている。液晶駆動回路１０は、Ｎ型ＴＦＴ（薄膜トランジスタ）１１およびキャパシタ１２を含む。Ｎ型ＴＦＴ１１は、データ線６と液晶セル２の一方電極２ａとの間に接続され、そのゲートは走査線４に接続される。キャパシタ１２は、液晶セル２の一方電極２ａと共通電位線５との間に接続される。共通電位線５には、共通電位ＶＣＯＭが与えられる。液晶セル２の他方電極は、対向電極に接続される。対向電極には、一般には共通電位ＶＣＯＭと同電位が与えられる。 Each liquid crystal cell 2 is provided with a liquid crystal driving circuit 10 as shown in FIG. The liquid crystal driving circuit 10 includes an N-type TFT (thin film transistor) 11 and a capacitor 12. The N-type TFT 11 is connected between the data line 6 and the one electrode 2 a of the liquid crystal cell 2, and its gate is connected to the scanning line 4. The capacitor 12 is connected between the one electrode 2 a of the liquid crystal cell 2 and the common potential line 5. A common potential VCOM is applied to the common potential line 5. The other electrode of the liquid crystal cell 2 is connected to the counter electrode. The counter electrode is generally given the same potential as the common potential VCOM.

図１に戻って、垂直走査回路７は、画像信号に従って、複数の走査線４を所定時間ずつ順次選択し、選択した走査線４を選択レベルの「Ｈ」レベルにする。走査線４が選択レベルの「Ｈ」レベルにされると、図２のＮ型ＴＦＴ１１が導通し、その走査線４に対応する各液晶セル２の一方電極２ａとその液晶セル２に対応するデータ線６とが結合される。 Returning to FIG. 1, the vertical scanning circuit 7 sequentially selects the plurality of scanning lines 4 for each predetermined time according to the image signal, and sets the selected scanning lines 4 to the “H” level of the selection level. When the scanning line 4 is set to the selection level “H” level, the N-type TFT 11 of FIG. 2 is turned on, and the one electrode 2 a of each liquid crystal cell 2 corresponding to the scanning line 4 and the data corresponding to the liquid crystal cell 2. Line 6 is coupled.

水平走査回路８は、画像信号に従って、垂直走査回路７によって１本の走査線４が選択されている間に、各データ線６に階調電位ＶＧを与えるとともに共通電位線５に共通電位ＶＣＯＭを与える。液晶セル２の光透過率は、その電極間電圧に応じて変化する。 The horizontal scanning circuit 8 gives the gradation potential VG to each data line 6 and applies the common potential VCOM to the common potential line 5 while one scanning line 4 is selected by the vertical scanning circuit 7 according to the image signal. give. The light transmittance of the liquid crystal cell 2 changes according to the voltage between the electrodes.

垂直走査回路７および水平走査回路８によって液晶パネル１の全液晶セル２が走査されると、液晶パネル１に１つのカラー画像が表示される。 When all the liquid crystal cells 2 of the liquid crystal panel 1 are scanned by the vertical scanning circuit 7 and the horizontal scanning circuit 8, one color image is displayed on the liquid crystal panel 1.

図３は、図１および図２に示したカラー液晶表示装置の組立部品であるＬＣＤモジュールの構成を示す回路ブロック図である。図３において、このＬＣＤモジュールは、ガラス基板１５と、その表面に形成された液晶パネル１、垂直走査回路７、１：３デマルチプレクサ２０、検査用端子切換回路２５、複数（たとえば２４０）のデータ端子３０．１〜３０．４，…、Ｒ端子３１、Ｇ端子３２、Ｂ端子３３、制御端子３４、偶数データ端子３５、および奇数データ端子３６を備える。 FIG. 3 is a circuit block diagram showing a configuration of an LCD module which is an assembly part of the color liquid crystal display device shown in FIGS. 3, this LCD module includes a glass substrate 15, a liquid crystal panel 1, a vertical scanning circuit 7, a 1: 3 demultiplexer 20, a test terminal switching circuit 25, and a plurality (eg, 240) of data formed on the surface of the glass substrate 15. .., R terminal 31, G terminal 32, B terminal 33, control terminal 34, even data terminal 35, and odd data terminal 36.

端子３０．１〜３０．４，…，３１〜３６は、ガラス基板１５の１辺に沿って所定のピッチで配置される。検査時は、端子３１〜３６の各々はプローブを介して検査装置に接続される。検査後は、端子３０．１〜３０．４，…，３１〜３６はＦＰＣに接続される。データ端子３０．１〜３０．４，…の各々には、ＦＰＣから階調電位ＶＧが与えられる。Ｒ端子３１には、Ｒ用のデータ線６を選択するための信号φＲが与えられる。Ｇ端子３２には、Ｇ用のデータ線６を選択するための信号φＧが与えられる。Ｂ端子３３には、Ｂ用のデータ線６を選択するための信号φＢが与えられる。制御端子３４には、制御信号φＣが与えられる。偶数データ端子３５には、偶数データ信号ＤＥが与えられる。奇数データ端子３６には、奇数データ信号ＤＯが与えられる。 The terminals 30.1 to 30.4,..., 31 to 36 are arranged at a predetermined pitch along one side of the glass substrate 15. At the time of inspection, each of the terminals 31 to 36 is connected to an inspection apparatus via a probe. After the inspection, the terminals 30.1 to 30.4, ..., 31 to 36 are connected to the FPC. The gradation potential VG is applied from the FPC to each of the data terminals 30.1 to 30.4,. The R terminal 31 is supplied with a signal φR for selecting the R data line 6. The G terminal 32 is supplied with a signal φG for selecting the G data line 6. The B terminal 33 is supplied with a signal φB for selecting the B data line 6. A control signal φC is supplied to the control terminal 34. The even data signal DE is supplied to the even data terminal 35. The odd data terminal 36 is supplied with the odd data signal DO.

１：３デマルチプレクサ２０は、液晶パネル１の２４０組のＲ用データ線６、Ｇ用データ線６およびＢ用データ線６に対応して設けられた２４０組のＮ型ＴＦＴ２１〜２３を含む。Ｎ型ＴＦＴ２１〜２３は、それぞれ対応の組のＲ用データ線６、Ｇ用データ線６およびＢ用データ線６の一方端と対応のデータ端子（たとえば３０．１）との間に接続され、そのゲートはそれぞれＲ端子３１、Ｇ端子３２およびＢ端子３３に接続される。 The 1: 3 demultiplexer 20 includes 240 sets of N-type TFTs 21 to 23 provided corresponding to the 240 sets of R data lines 6, G data lines 6, and B data lines 6 of the liquid crystal panel 1. N-type TFTs 21 to 23 are respectively connected between one end of a corresponding set of R data line 6, G data line 6 and B data line 6 and a corresponding data terminal (for example, 30.1), The gates are connected to the R terminal 31, the G terminal 32, and the B terminal 33, respectively.

信号φＲ，φＧ，φＢのうちの信号φＲが「Ｈ」レベルにされると、各Ｎ型ＴＦＴ２１が導通し、各Ｒ用データ線６と対応のデータ端子とが結合される。信号φＲ，φＧ，φＢのうちの信号φＧが「Ｈ」レベルにされると、各Ｎ型ＴＦＴ２２が導通し、各Ｇ用データ線６と対応のデータ端子とが結合される。信号φＲ，φＧ，φＢのうちの信号φＢが「Ｈ」レベルにされると、各Ｎ型ＴＦＴ２３が導通し、各Ｂ用データ線６と対応のデータ端子とが結合される。 When signal φR among signals φR, φG, and φB is set to “H” level, each N-type TFT 21 is turned on, and each R data line 6 and the corresponding data terminal are coupled. When the signal φG among the signals φR, φG, and φB is set to “H” level, each N-type TFT 22 becomes conductive, and each G data line 6 and the corresponding data terminal are coupled. When the signal φB among the signals φR, φG, and φB is set to “H” level, each N-type TFT 23 is turned on, and each B data line 6 and the corresponding data terminal are coupled.

検査用端子切換回路２５は、２４０組のＲ用データ線６、Ｇ用データ線６およびＢ用データ線６のうちの各奇数番の組に対応して設けられたＮ型ＴＦＴ２６と、各偶数番の組に対応して設けられたＮ型ＴＦＴ２７とを含む。各Ｎ型ＴＦＴ２６は、対応のＮ型ＴＦＴ２１〜２３のドレインと奇数データ線３６との間に接続され、そのゲートは制御端子３４に接続される。各Ｎ型ＴＦＴ２７は、対応のＮ型ＴＦＴ２１〜２３のドレインと偶数データ端子３５との間に接続され、そのゲートは制御端子３４に接続される。 The inspection terminal switching circuit 25 includes an N-type TFT 26 provided corresponding to each odd-numbered group of the 240 sets of R data line 6, G data line 6 and B data line 6, and each even number. And an N-type TFT 27 provided corresponding to the set of numbers. Each N-type TFT 26 is connected between the drain of the corresponding N-type TFT 21 to 23 and the odd-numbered data line 36, and its gate is connected to the control terminal 34. Each N-type TFT 27 is connected between the drain of the corresponding N-type TFT 21 to 23 and the even data terminal 35, and its gate is connected to the control terminal 34.

制御信号φＣが「Ｈ」レベルにされると、Ｎ型ＴＦＴ２６，２７が導通し、奇数番目の組のＮ型ＴＦＴ２１〜２３のドレインと奇数データ端子３６が接続されるとともに、偶数番目の組のＮ型ＴＦＴ２１〜２３のドレインと偶数データ端子３５が接続される。 When the control signal φC is set to the “H” level, the N-type TFTs 26 and 27 become conductive, the drains of the odd-numbered N-type TFTs 21 to 23 and the odd-numbered data terminals 36 are connected, and The drains of the N-type TFTs 21 to 23 and the even data terminal 35 are connected.

図４は、図３に示したＬＣＤモジュールの検査方法を示すタイムチャートである。検査時は、端子３１〜３６の各々は、プローブを介して検査装置に接続される。ある時刻ｔ０において複数の走査線４のうちのいずれかの走査線４が選択され、その走査線４の電位ＶＨが「Ｈ」レベルに立上げられる。これにより、その走査線４に対応する各Ｎ型ＴＦＴ１１が導通し、各データ線６が導通したＮ型ＴＦＴ１１を介して液晶セル２に接続される。また時刻ｔ０において制御信号φＣが「Ｈ」レベルに立上げられてＮ型ＴＦＴ２６，２７が導通し、奇数番の組のＮ型ＴＦＴ２１〜２３のドレインがＮ型ＴＦＴ２６を介して奇数データ端子３６に接続されるとともに、偶数番の組のＮ型ＴＦＴ２１〜２３のドレインがＮ型ＴＦＴ２７を介して偶数データ端子３５に接続される。 FIG. 4 is a time chart showing an inspection method of the LCD module shown in FIG. At the time of inspection, each of the terminals 31 to 36 is connected to an inspection apparatus via a probe. At a certain time t0, one of the plurality of scanning lines 4 is selected, and the potential VH of the scanning line 4 is raised to the “H” level. Thereby, each N-type TFT 11 corresponding to the scanning line 4 is turned on, and each data line 6 is connected to the liquid crystal cell 2 through the turned-on N-type TFT 11. At time t 0, the control signal φC is raised to “H” level, and the N-type TFTs 26 and 27 are turned on, and the drains of the odd-numbered N-type TFTs 21 to 23 are connected to the odd data terminal 36 through the N-type TFT 26. The drains of the even-numbered N-type TFTs 21 to 23 are connected to the even-numbered data terminal 35 through the N-type TFT 27.

次いで時刻ｔ１において信号φＲが「Ｈ」レベルに立上げられて各Ｎ型ＴＦＴ２１が導通し、各奇数番のＲ用データ線６がＮ型ＴＦＴ２１，２６を介して奇数データ端子３６に接続されるとともに、各偶数番のＲ用データ線６がＮ型ＴＦＴ２１，２７を介して偶数データ端子３５に接続される。また時刻ｔ１において奇数データ信号ＤＯが「Ｌ」レベルに立下げられるとともに偶数データ信号ＤＥが「Ｈ」レベルに立上げられ、各奇数番のＲ用データ線６が「Ｌ」レベルにされるとともに各偶数番のＲ用データ線６が「Ｈ」レベルにされる。時刻ｔ１から所定時間経過後に信号φＲが「Ｌ」レベルに立下げられて各Ｎ型ＴＦＴ２１が非導通になり、選択された走査線４に対応する各Ｒ用液晶セル２へのデータ信号の書込が終了する。 Next, at time t 1, the signal φR is raised to “H” level to make each N-type TFT 21 conductive, and each odd-numbered R data line 6 is connected to the odd-numbered data terminal 36 through the N-type TFTs 21 and 26. At the same time, each even-numbered R data line 6 is connected to the even-numbered data terminal 35 via the N-type TFTs 21 and 27. At time t1, odd data signal DO is lowered to "L" level and even data signal DE is raised to "H" level, and each odd-numbered R data line 6 is brought to "L" level. Each even-numbered R data line 6 is set to the “H” level. After a predetermined time has elapsed from time t1, the signal φR falls to the “L” level, and each N-type TFT 21 becomes non-conductive, and the data signal is written to each R liquid crystal cell 2 corresponding to the selected scanning line 4. The process ends.

次に、時刻ｔ２において信号φＧが「Ｈ」レベルに立上げられて各Ｎ型ＴＦＴ２２が導通し、各奇数番のＧ用データ線６がＮ型ＴＦＴ２２，２６を介して奇数データ端子３６に接続されるとともに、各偶数番のＧ用データ線６がＮ型ＴＦＴ２２，２７を介して偶数データ端子３５に接続される。また時刻ｔ２において奇数データ信号ＤＯが「Ｈ」レベルに立上げられるとともに偶数データ信号ＤＥが「Ｌ」レベルに立下げられ、各奇数番のＧ用データ線６が「Ｈ」レベルにされるとともに各偶数番のＧ用データ線６が「Ｌ」レベルにされる。時刻ｔ２から所定時間経過後に信号φＧが「Ｌ」レベルに立下げられて各Ｎ型ＴＦＴ２２が非導通になり、選択された走査線４に対応する各Ｇ用液晶セル２へのデータ信号の書込が終了する。 Next, at time t 2, the signal φG is raised to “H” level to make each N-type TFT 22 conductive, and each odd-numbered G data line 6 is connected to the odd-numbered data terminal 36 via the N-type TFTs 22 and 26. At the same time, each even-numbered G data line 6 is connected to the even-numbered data terminal 35 via the N-type TFTs 22 and 27. At time t2, odd data signal DO is raised to “H” level and even data signal DE is lowered to “L” level, and each odd-numbered G data line 6 is brought to “H” level. Each even-numbered G data line 6 is set to the “L” level. After a predetermined time has elapsed from time t2, the signal φG falls to the “L” level, and each N-type TFT 22 becomes non-conductive, and the data signal is written to each G liquid crystal cell 2 corresponding to the selected scanning line 4. The process ends.

次いで時刻ｔ３において信号φＢが「Ｈ」レベルに立上げられて各Ｎ型ＴＦＴ２３が導通し、各奇数番のＢ用データ線６がＮ型ＴＦＴ２３，２６を介して奇数データ端子３６に接続されるとともに、各偶数番のＢ用データ線６がＮ型ＴＦＴ２３，２７を介して偶数データ端子３５に接続される。また時刻ｔ３において奇数データ信号ＤＯが「Ｌ」レベルに立下げられるとともに偶数データ信号ＤＥが「Ｈ」レベルに立下げられ、各奇数番のＢ用データ線６が「Ｌ」レベルにされるとともに各偶数番のＢ用データ線６が「Ｈ」レベルにされる。時刻ｔ３から所定時間経過後に信号φＢが「Ｌ」レベルに立下げられて各Ｎ型ＴＦＴ２３が非導通になり、選択された走査線４に対応する各Ｂ用液晶セル２へのデータ信号の書込が終了する。次に、時刻ｔ４において走査線４の電位ＶＨが「Ｌ」レベルに立下げられ、１本の走査線４に対応する各液晶セル２へのデータ信号の書込が終了する。 Next, at time t 3, the signal φB is raised to “H” level, and each N-type TFT 23 is turned on, and each odd-numbered B data line 6 is connected to the odd-numbered data terminal 36 via the N-type TFTs 23 and 26. At the same time, each even-numbered B data line 6 is connected to the even-numbered data terminal 35 via the N-type TFTs 23 and 27. At time t3, the odd data signal DO is lowered to the “L” level, the even data signal DE is lowered to the “H” level, and each odd-numbered B data line 6 is set to the “L” level. Each even-numbered B data line 6 is set to the “H” level. After a predetermined time has elapsed from time t 3, signal φB falls to “L” level, and each N-type TFT 23 becomes non-conductive, and the data signal is written to each B liquid crystal cell 2 corresponding to the selected scanning line 4. The process ends. Next, at time t4, the potential VH of the scanning line 4 falls to the “L” level, and the writing of the data signal to each liquid crystal cell 2 corresponding to one scanning line 4 is completed.

以上の動作を各走査線４ごとに行なうことにより、液晶パネル１の全液晶セル２に「Ｈ」レベルまたは「Ｌ」レベルのデータ信号を書込むことができる。液晶パネル１が正常か否かは、たとえば各液晶セル２の光透過率を検出することにより判定される。たとえば隣接する２本のデータ線６が短絡している場合は、それらのデータ線６に対応する各液晶セル２には、「Ｈ」レベルと「Ｌ」レベルの間の中間レベルの電位が書込まれ、その液晶セル２は正常なデータ線６に対応する液晶セル２と異なる光透過率を示す。したがって、液晶パネル１が正常が否かを容易に判定することができる。 By performing the above operation for each scanning line 4, a data signal of “H” level or “L” level can be written to all liquid crystal cells 2 of liquid crystal panel 1. Whether or not the liquid crystal panel 1 is normal is determined, for example, by detecting the light transmittance of each liquid crystal cell 2. For example, when two adjacent data lines 6 are short-circuited, a potential at an intermediate level between “H” level and “L” level is written in each liquid crystal cell 2 corresponding to the data lines 6. Thus, the liquid crystal cell 2 exhibits a light transmittance different from that of the liquid crystal cell 2 corresponding to the normal data line 6. Therefore, it can be easily determined whether or not the liquid crystal panel 1 is normal.

検査において正常と判定されたＬＣＤモジュールの端子３０．１〜３０．４，…，３１〜３６は、ＦＰＣに接続される。端子３４〜３６の各々は、ＦＰＣにより、Ｎ型ＴＦＴ２６，２７を非導通にするような電位（たとえば接地電位ＧＮＤ）に固定される。階調電位ＶＧの書込は、図４で示したデータ信号ＤＥ，ＤＯの書込と同様に行なわれる。すなわち、図４の時刻ｔ１〜ｔ２の間は、データ端子３０．１〜３０．４，…の各々にＲ用階調電位ＶＧが与えられ、Ｒ用液晶セル２の各々にＲ用階調電位ＶＧが書込まれる。時刻ｔ２〜ｔ３の間は、データ端子３０．１〜３０．４，…の各々にＧ用階調電位ＶＧが与えられ、Ｇ用液晶セル２の各々にＧ用階調電位ＶＧが書込まれる。時刻ｔ３〜ｔ４の間は、データ端子３０．１〜３１．４，…の各々にＢ用階調電位ＶＧが与えられ、Ｂ用液晶セル２の各々にＢ用階調電位ＶＧが書込まれる。このようにして、液晶パネル１の各液晶セル２に階調電位ＶＧが書込まれ、液晶パネル１の１つのカラー画像が表示される。 The terminals 30.1 to 30.4,..., 31 to 36 of the LCD module determined to be normal in the inspection are connected to the FPC. Each of terminals 34 to 36 is fixed to a potential (for example, ground potential GND) that makes N-type TFTs 26 and 27 non-conductive by FPC. The gradation potential VG is written in the same manner as the data signals DE and DO shown in FIG. That is, during the time t1 to t2 in FIG. 4, the R gradation potential VG is applied to each of the data terminals 30.1 to 30.4,..., And the R gradation potential is applied to each of the R liquid crystal cells 2. VG is written. During the time t2 to t3, the G gradation potential VG is applied to each of the data terminals 30.1 to 30.4,..., And the G gradation potential VG is written to each of the G liquid crystal cells 2. . Between times t3 and t4, B gradation potential VG is applied to each of data terminals 30.1 to 31.4,..., And B gradation potential VG is written to each of B liquid crystal cells 2. . In this way, the gradation potential VG is written in each liquid crystal cell 2 of the liquid crystal panel 1, and one color image of the liquid crystal panel 1 is displayed.

この実施の形態１では、各奇数番の組のＮ型ＴＦＴ２１〜２３のドレインと奇数データ端子３６の間にＮ型ＴＦＴ２６を接続し、各偶数番の組のＮ型ＴＦＴ２１〜２３のドレインと偶数データ端子３５の間にＮ型ＴＦＴ２７を接続し、Ｎ型ＴＦＴ２６，２７のゲートを制御端子３４に接続する。検査時はＮ型ＴＦＴ２６，２７を導通させて端子３５，３６に検査用のデータ信号ＤＥ，ＤＯを与え、通常動作時はＮ型ＴＦＴ２６，２７を非導通状態に固定する。したがって、検査時に必要な端子の数が少なくてすみ、検査装置の低コスト化を図ることができる。また、複数のＬＣＤモジュールの複数の奇数データ端子３６を互いに接続するとともに複数の偶数データ端子３５を互いに接続した場合でも、各ＬＣＤモジュール用の制御信号φＣのレベルを制御することにより、各ＬＣＤモジュールを個別に正確に検査することができる。 In the first embodiment, an N-type TFT 26 is connected between the drains of the odd-numbered sets of N-type TFTs 21 to 23 and the odd-numbered data terminals 36, and the drains of the even-numbered sets of N-type TFTs 21 to 23 are connected to the even-numbered terminals. An N-type TFT 27 is connected between the data terminals 35, and the gates of the N-type TFTs 26 and 27 are connected to the control terminal 34. At the time of inspection, the N-type TFTs 26 and 27 are made conductive and the data signals DE and DO for inspection are given to the terminals 35 and 36, and at the time of normal operation, the N-type TFTs 26 and 27 are fixed to the non-conductive state. Therefore, the number of terminals required at the time of inspection can be reduced, and the cost of the inspection apparatus can be reduced. Further, even when a plurality of odd data terminals 36 of a plurality of LCD modules are connected to each other and a plurality of even data terminals 35 are connected to each other, each LCD module is controlled by controlling the level of the control signal φC for each LCD module. Can be individually and accurately inspected.

なお、液晶パネル１は、ガラス基板１５表面の所定領域に走査線４、データ線６、Ｎ型ＴＦＴ１１およびキャパシタ１２を含むアレイ基板を形成した後に、そのアレイ基板の表面に液晶を介して対向基板を配置することにより形成される。実施の形態１では、液晶パネル１の組立後に液晶セル２の光透過率を検査することとしたが、液晶パネル１の組立前すなわち対向基板を配置する前の状態で、キャパシタ１２の電荷量をモニタリングすることによりアレイ基板を検査してもよい。 The liquid crystal panel 1 is formed by forming an array substrate including the scanning lines 4, the data lines 6, the N-type TFTs 11 and the capacitors 12 in a predetermined region on the surface of the glass substrate 15, and then forming a counter substrate on the surface of the array substrate via liquid crystal. It is formed by arranging. In the first embodiment, the light transmittance of the liquid crystal cell 2 is inspected after the liquid crystal panel 1 is assembled. The array substrate may be inspected by monitoring.

また、この実施の形態１では、検査用端子切換回路２５をＮ型ＴＦＴで構成したが、Ｐ型ＴＦＴで構成してもよいし、Ｎ型ＴＦＴおよびＰ型ＴＦＴの並列接続体すなわちトランスファーゲートで接続してもよい。 In the first embodiment, the inspection terminal switching circuit 25 is composed of an N-type TFT. However, the inspection terminal switching circuit 25 may be composed of a P-type TFT, or a parallel connection body of N-type TFT and P-type TFT, that is, a transfer gate. You may connect.

また、図５に示すように、検査時に使用する端子３１〜３６の各々のサイズをデータ端子３０．１〜３０．４，…の各々のサイズよりも大きくするとよい。これにより、プローブの位置精度を低下させることができ、検査装置のコストダウンを図ることができる。 Further, as shown in FIG. 5, it is preferable that the size of each of the terminals 31 to 36 used at the time of inspection is larger than the size of each of the data terminals 30.1 to 30.4,. Thereby, the positional accuracy of the probe can be lowered, and the cost of the inspection apparatus can be reduced.

また、図６に示すように、検査時に使用する端子３１〜３６のピッチをデータ端子３０．１〜３０．４，…のピッチよりも大きくするとよい。この場合も、プローブの位置精度を低下させることができ、検査装置のコストダウンを図ることができる。また、図５の変更例と図６の変更例を組合せ、検査時に使用する端子３１〜３６の大きさおよびピッチをデータ端子３０．１〜３０．４，…の大きさおよびピッチよりも大きくすると、検査装置の一層のコストダウンを図ることができる。 Further, as shown in FIG. 6, the pitch of the terminals 31 to 36 used at the time of inspection may be larger than the pitch of the data terminals 30.1 to 30.4,. In this case as well, the positional accuracy of the probe can be reduced, and the cost of the inspection apparatus can be reduced. 5 and the modification example of FIG. 6 are combined, and the size and pitch of the terminals 31 to 36 used at the time of inspection are made larger than the size and pitch of the data terminals 30.1 to 30.4,. Further, the cost of the inspection apparatus can be further reduced.

［実施の形態２］
図７は、この発明の実施の形態２によりＬＣＤモジュールの検査方法を説明するための図である。図７において、この検査方法では、ガラス基板４０の表面に複数（図では３つ）のＬＣＤモジュール４１〜４３が形成される。ＬＣＤモジュール４１〜４３の各々は、図３で示したものと同じである。ＬＣＤモジュール４１〜４３の各々の検査時に使用される端子３１〜３６は、ガラス基板４０の１辺に対向して配置される。また、ガラス基板４０のその１辺に沿って、Ｒ端子５１、Ｇ端子５２、Ｂ端子５３、制御端子５４〜５６、偶数データ端子５７、および奇数データ端子５８が配置される。 [Embodiment 2]
FIG. 7 is a diagram for explaining a method of inspecting an LCD module according to the second embodiment of the present invention. 7, in this inspection method, a plurality (three in the figure) of LCD modules 41 to 43 are formed on the surface of the glass substrate 40. Each of the LCD modules 41 to 43 is the same as that shown in FIG. Terminals 31 to 36 used at the time of each inspection of the LCD modules 41 to 43 are arranged to face one side of the glass substrate 40. An R terminal 51, a G terminal 52, a B terminal 53, control terminals 54 to 56, an even data terminal 57, and an odd data terminal 58 are arranged along that one side of the glass substrate 40.

ＬＣＤモジュール４１〜４３のＲ端子３１は、ともにＲ端子５１に接続される。ＬＣＤモジュール４１〜４３のＧ端子３２は、ともにＧ端子５２に接続される。ＬＣＤモジュール４１〜４３のＢ端子３３は、ともにＢ端子５３に接続される。ＬＣＤモジュール４１〜４３の制御端子３４は、ともに制御端子５４〜５６に接続される。ＬＣＤモジュール４１〜４３の偶数データ端子３５は、ともに偶数データ端子５７に接続される。ＬＣＤモジュール４１〜４３の奇数データ端子３６は、ともに奇数データ端子５８に接続される。 The R terminals 31 of the LCD modules 41 to 43 are both connected to the R terminal 51. The G terminals 32 of the LCD modules 41 to 43 are both connected to the G terminal 52. The B terminals 33 of the LCD modules 41 to 43 are both connected to the B terminal 53. The control terminals 34 of the LCD modules 41 to 43 are all connected to the control terminals 54 to 56. The even data terminals 35 of the LCD modules 41 to 43 are both connected to the even data terminal 57. The odd data terminals 36 of the LCD modules 41 to 43 are both connected to the odd data terminal 58.

検査時は、端子５１〜５８の各々がプローブを介して検査装置に接続される。端子５１〜５８には、それぞれ信号φＲ，φＧ，φＢ，φＣ１，φＣ２，φＣ３，ＤＥ，ＤＯが与えられる。ＬＣＤモジュール４１〜４３を検査する場合は、それぞれ制御信号φＣ１〜φＣ３が「Ｈ」レベルにされる。ＬＣＤモジュール４１〜４３の各々は、実施の形態１と同じ方法で検査される。検査の終了後は、ＬＣＤモジュール４１〜４３の各々はガラス基板４０から切出される。このとき、ＬＣＤモジュール４１〜４３の各々は、不要となった端子５１〜５８および配線から切離される。 At the time of inspection, each of the terminals 51 to 58 is connected to the inspection apparatus via a probe. Signals φR, φG, φB, φC1, φC2, φC3, DE, DO are applied to terminals 51-58, respectively. When inspecting LCD modules 41 to 43, control signals φC1 to φC3 are set to “H” level, respectively. Each of the LCD modules 41 to 43 is inspected by the same method as in the first embodiment. After the inspection is finished, each of the LCD modules 41 to 43 is cut out from the glass substrate 40. At this time, each of the LCD modules 41 to 43 is disconnected from the terminals 51 to 58 and wiring that are no longer needed.

この実施の形態２では、１回のプロービングで複数のＬＣＤモジュール４１〜４３を検査できるので、分断されたＬＣＤモジュールを１つずつ検査する場合に比べ、プロービングの回数が少なくてすみ、プロービングの切換に必要な時間が短くてすむ。また、プロービングの回数が少なくてすむので、プローブの磨耗や折れ曲がりを軽減することができ、プローブの寿命を延ばすことができる。したがって、テストコストの大幅な低減化を図ることができる。 In the second embodiment, since a plurality of LCD modules 41 to 43 can be inspected by one probing, the number of probing operations can be reduced as compared with the case of inspecting the divided LCD modules one by one, and switching of probing. It takes less time to complete. In addition, since the number of probing times can be reduced, the wear and the bending of the probe can be reduced, and the life of the probe can be extended. Therefore, the test cost can be greatly reduced.

なお、この実施の形態２でも、液晶パネル１を組立てる前の状態で、キャパシタ１２の電荷量をモニタリングすることにより各アレイ基板を検査してもよい。 In the second embodiment as well, each array substrate may be inspected by monitoring the charge amount of the capacitor 12 before the liquid crystal panel 1 is assembled.

［実施の形態３］
図８は、この発明の実施の形態３によるＬＣＤモジュールの検査方法を説明するための図である。図８において、この検査方法では、ガラス基板６０の表面に複数（図では３つ）のＬＣＤモジュール６１〜６３が形成される。ＬＣＤモジュール６１〜６３の外部端子部６１ａ〜６１ｃは、ガラス基板６０の１辺に対向して配置される。ＬＣＤモジュール６１〜６３の外部端子部６１ａ〜６１ｃに沿って、それぞれ検査用端子切換回路６４〜６６が設けられる。また、ガラス基板６０のその１辺に沿って、Ｒ端子７１、Ｇ端子７２、Ｂ端子７３、制御端子７４〜７６、偶数データ端子７７、および奇数データ端子７８が設けられる。 [Embodiment 3]
FIG. 8 is a diagram for explaining an inspection method for an LCD module according to Embodiment 3 of the present invention. In FIG. 8, in this inspection method, a plurality (three in the figure) of LCD modules 61 to 63 are formed on the surface of the glass substrate 60. The external terminal portions 61 a to 61 c of the LCD modules 61 to 63 are arranged to face one side of the glass substrate 60. Inspection terminal switching circuits 64 to 66 are provided along the external terminal portions 61a to 61c of the LCD modules 61 to 63, respectively. An R terminal 71, a G terminal 72, a B terminal 73, control terminals 74 to 76, an even data terminal 77, and an odd data terminal 78 are provided along that one side of the glass substrate 60.

図９は、ＬＣＤモジュール６１の構成を示す回路ブロック図であって、図３と対比される図である。図９を参照して、ＬＣＤモジュール６１が図３のＬＣＤモジュールと異なる点は、検査用端子切換回路２５、制御端子３４、偶数データ端子３５および奇数データ端子３６が除去されている点である。外部端子部６１ａは、データ端子３０．１〜３０．４，…、Ｒ端子３１、Ｇ端子３２、およびＢ端子３３を含む。ガラス基板１５は、ガラス基板６０の一部を構成している。ＬＣＤモジュール６２，６３もＬＣＤモジュール６１と同じ構成である。 FIG. 9 is a circuit block diagram showing a configuration of the LCD module 61, and is a diagram to be compared with FIG. Referring to FIG. 9, LCD module 61 is different from the LCD module of FIG. 3 in that inspection terminal switching circuit 25, control terminal 34, even data terminal 35 and odd data terminal 36 are removed. The external terminal portion 61a includes data terminals 30.1 to 30.4,..., An R terminal 31, a G terminal 32, and a B terminal 33. The glass substrate 15 constitutes a part of the glass substrate 60. The LCD modules 62 and 63 have the same configuration as the LCD module 61.

検査用端子切換回路６４は、図１０に示すように、奇数番のデータ端子３０．１，３０．３，…の各々に対応して設けられたＮ型ＴＦＴ２６と、偶数番のデータ端子３０．２，３０．４，…の各々に対応して設けられＮ型ＴＦＴ２７とを含む。各Ｎ型ＴＦＴ２６は、対応の奇数番のデータ端子と奇数データ端子７８との間に接続され、そのゲートは制御端子７４に接続される。各Ｎ型ＴＦＴ２７は、対応の偶数番のデータ端子と偶数データ端子７７との間に接続され、そのゲートは制御端子７４に接続される。なお、図１０では、制御端子７５，７６の図示は省略されている。検査用端子切換回路６５，６６も検査用端子切換回路６４と同じ構成である。ただし、検査用端子切換回路６５のＮ型ＴＦＴ２６，２７のゲートは制御端子７５に接続され、検査用端子切換回路６６のＮ型ＴＦＴ２６，２７のゲートは制御端子７６に接続される。 As shown in FIG. 10, the inspection terminal switching circuit 64 includes an N-type TFT 26 provided corresponding to each of the odd-numbered data terminals 30.1, 30.3,. 2 and 30.4,... And an N-type TFT 27. Each N-type TFT 26 is connected between the corresponding odd-numbered data terminal and the odd-numbered data terminal 78, and its gate is connected to the control terminal 74. Each N-type TFT 27 is connected between the corresponding even-numbered data terminal and the even-numbered data terminal 77, and its gate is connected to the control terminal 74. In FIG. 10, the control terminals 75 and 76 are not shown. The inspection terminal switching circuits 65 and 66 have the same configuration as the inspection terminal switching circuit 64. However, the gates of the N-type TFTs 26 and 27 of the inspection terminal switching circuit 65 are connected to the control terminal 75, and the gates of the N-type TFTs 26 and 27 of the inspection terminal switching circuit 66 are connected to the control terminal 76.

検査時は、端子７１〜７８の各々がプローブを介して検査装置に接続される。端子７１〜７８には、それぞれ信号φＲ，φＧ，φＢ，φＣ１，φＣ２，φＣ３，ＤＥ，ＤＯが与えられる。ＬＣＤモジュール６１〜６３を検査する場合は、それぞれ制御信号φＣ１〜φＣ３が「Ｈ」レベルにされる。ＬＣＤモジュール６１〜６３の各々は、実施の形態１と同様に検査される。検査の終了後は、ＬＣＤモジュール６１〜６３の各々はガラス基板６０から切出される。このとき、ＬＣＤモジュール６１〜６３の各々は、不要となった検査用端子切換回路６４〜６６、端子７１〜７８および配線から切離される。 At the time of inspection, each of the terminals 71 to 78 is connected to the inspection apparatus via a probe. Signals φR, φG, φB, φC1, φC2, φC3, DE, and DO are applied to terminals 71 to 78, respectively. When inspecting LCD modules 61 to 63, control signals φC1 to φC3 are set to “H” level, respectively. Each of the LCD modules 61 to 63 is inspected in the same manner as in the first embodiment. After the inspection is finished, each of the LCD modules 61 to 63 is cut out from the glass substrate 60. At this time, each of the LCD modules 61 to 63 is disconnected from the inspection terminal switching circuits 64 to 66, the terminals 71 to 78, and the wiring that are no longer necessary.

この実施の形態３では、実施の形態２と同じ効果が得られる他、不要となったＮ型ＴＦＴ２６，２７を非導通状態に固定する処置（Ｎ型ＴＦＴ２６，２７のゲートおよびドレインに接地電位ＧＮＤを印加すること）が不要となる。また、ＬＣＤモジュールの構成が簡単になる。 In the third embodiment, the same effects as those of the second embodiment can be obtained, and the N-type TFTs 26 and 27 that are no longer necessary are fixed in a non-conductive state (the ground potential GND is connected to the gates and drains of the N-type TFTs 26 and 27). Is not required). In addition, the configuration of the LCD module is simplified.

なお、この実施の形態３では、ガラス基板６０上に複数のＬＣＤモジュール６１〜６３を設けた場合について説明したが、図１０から分かるように、この検査方法は、ガラス基板６０上に１つのＬＣＤモジュール６１を設けた場合でも有効である。 In the third embodiment, the case where a plurality of LCD modules 61 to 63 are provided on the glass substrate 60 has been described. However, as can be seen from FIG. 10, this inspection method uses one LCD on the glass substrate 60. Even when the module 61 is provided, it is effective.

［実施の形態４］
図１１は、この発明の実施の形態４によるＬＣＤモジュールの構成を示す回路ブロック図であって、図３と対比される図である。図１１を参照して、このＬＣＤモジュールが図３のＬＣＤモジュールと異なる点は、端子３４〜３６と検査用端子切換回路２５の間の３本の配線がＣＯＧ（chip on glass）実装領域８０を通過し、３本の配線のＣＯＧ実装領域８０内の所定の位置にパッド８１〜８３がそれぞれ設けられている点である。検査の終了後には、ＣＯＧ実装領域８０を覆うようにして半導体チップが実装される。このとき、半導体チップの接地電位ＧＮＤの電極が３つのパッド８１〜８３と導通状態にされ、パッド８１〜８３は接地電位ＧＮＤに固定される。半導体チップには、図示しない電源端子および接地端子より、電源電位ＶＤＤおよび接地電位ＧＮＤが与えられる。半導体チップは、ＤＣ−ＤＣコンバータなどを含んでいる。 [Embodiment 4]
FIG. 11 is a circuit block diagram showing a configuration of an LCD module according to Embodiment 4 of the present invention, which is compared with FIG. Referring to FIG. 11, this LCD module is different from the LCD module of FIG. 3 in that three wires between terminals 34 to 36 and inspection terminal switching circuit 25 define a COG (chip on glass) mounting region 80. The pads 81 to 83 are provided at predetermined positions in the COG mounting area 80 of the three wirings. After the inspection is completed, the semiconductor chip is mounted so as to cover the COG mounting area 80. At this time, the electrode of the ground potential GND of the semiconductor chip is brought into conduction with the three pads 81 to 83, and the pads 81 to 83 are fixed to the ground potential GND. The semiconductor chip is supplied with a power supply potential VDD and a ground potential GND from a power supply terminal and a ground terminal (not shown). The semiconductor chip includes a DC-DC converter and the like.

図１２は、ＣＯＧ実装領域８０に実装された半導体チップ９０の一部を示す断面図である。図１２において、ガラス基板１５の表面に絶縁膜９２が形成され、絶縁膜９２の表面に金属配線９３が形成される。この金属配線９３は、奇数データ端子３６および各Ｎ型ＴＦＴ２６のドレインに接続される。 FIG. 12 is a cross-sectional view showing a part of the semiconductor chip 90 mounted in the COG mounting region 80. In FIG. 12, an insulating film 92 is formed on the surface of the glass substrate 15, and a metal wiring 93 is formed on the surface of the insulating film 92. The metal wiring 93 is connected to the odd data terminal 36 and the drain of each N-type TFT 26.

金属配線９３を覆うようにして絶縁膜９４が形成され、絶縁膜９４の所定領域に開口部が形成され、金属配線９３の所定部分が露出される。絶縁膜９４の開口部を覆うようにして金属端子であるパッド８３が形成される。パッド８３の表面に異方性導電樹脂９５が塗布され、半導体チップ９０の接地端子であるバンプ電極９１がパッド８３上に位置するように半導体チップ９０が搭載される。これにより、バンプ電極９１とパッド８３は電気的に接続される。 An insulating film 94 is formed so as to cover the metal wiring 93, an opening is formed in a predetermined region of the insulating film 94, and a predetermined portion of the metal wiring 93 is exposed. A pad 83 that is a metal terminal is formed so as to cover the opening of the insulating film 94. An anisotropic conductive resin 95 is applied to the surface of the pad 83, and the semiconductor chip 90 is mounted so that the bump electrode 91 that is a ground terminal of the semiconductor chip 90 is positioned on the pad 83. Thereby, the bump electrode 91 and the pad 83 are electrically connected.

この実施の形態４では、検査後に半導体チップ９０を実装することにより、検査用端子切換回路２５のＮ型ＴＦＴ２６，２７を非導通状態に固定する。したがって、ＬＣＤモジュールの外部から端子３４〜３６に接地電位ＧＮＤを与える必要がなくなるので、ＦＰＣの端子数を少なくすることができ、ＦＰＣの幅を狭くすることができる。 In the fourth embodiment, by mounting the semiconductor chip 90 after the inspection, the N-type TFTs 26 and 27 of the inspection terminal switching circuit 25 are fixed in a non-conductive state. Accordingly, since it is not necessary to apply the ground potential GND to the terminals 34 to 36 from the outside of the LCD module, the number of terminals of the FPC can be reduced and the width of the FPC can be reduced.

なお、図１３に示すように、端子３４〜３６をＣＯＧ実装領域８０内に設けてもよい。端子３４〜３６は、半導体チップ９０の実装により、接地電位ＧＮＤに固定される。この変更例では、実施の形態４と同じ効果が得られる他、パッド８１〜８３を別途設ける必要がない。 Note that the terminals 34 to 36 may be provided in the COG mounting area 80 as shown in FIG. The terminals 34 to 36 are fixed to the ground potential GND by mounting the semiconductor chip 90. In this modified example, the same effect as in the fourth embodiment can be obtained, and it is not necessary to separately provide pads 81 to 83.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

この発明の実施の形態１によるカラー液晶画像装置の構成を示すブロック図である。1 is a block diagram showing a configuration of a color liquid crystal image device according to Embodiment 1 of the present invention. FIG. 図１に示した液晶セルに対応して設けられる液晶駆動回路の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a liquid crystal driving circuit provided corresponding to the liquid crystal cell shown in FIG. 1. 図１に示したカラー液晶表示装置の組立部品であるＬＣＤモジュールの構成を示す回路ブロック図である。FIG. 2 is a circuit block diagram showing a configuration of an LCD module that is an assembly part of the color liquid crystal display device shown in FIG. 1. 図３に示したＬＣＤモジュールの検査方法を説明するためのタイムチャートである。4 is a time chart for explaining an inspection method of the LCD module shown in FIG. 3. 実施の形態１の変更例を示す回路ブロック図である。FIG. 6 is a circuit block diagram illustrating a modification of the first embodiment. 実施の形態１の他の変更例を示す回路ブロック図である。FIG. 10 is a circuit block diagram illustrating another modification of the first embodiment. この発明の実施の形態２によるＬＣＤモジュールの検査方法を説明するための図である。It is a figure for demonstrating the test | inspection method of the LCD module by Embodiment 2 of this invention. この発明の実施の形態３によるＬＣＤモジュールの検査方法を説明するための図である。It is a figure for demonstrating the test | inspection method of the LCD module by Embodiment 3 of this invention. 図８に示したＬＣＤモジュールの構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of the LCD module shown in FIG. 図８に示した検査用端子切換回路の構成を示す回路ブロック図である。FIG. 9 is a circuit block diagram illustrating a configuration of the inspection terminal switching circuit illustrated in FIG. 8. この発明の実施の形態４によるＬＣＤモジュールの構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of the LCD module by Embodiment 4 of this invention. 図１１に示したＬＣＤモジュールへの半導体チップの実装方法を説明するための断面図である。FIG. 12 is a cross-sectional view for explaining a method of mounting a semiconductor chip on the LCD module shown in FIG. 11. 実施の形態４の変更例を示す回路ブロック図である。FIG. 10 is a circuit block diagram showing a modification of the fourth embodiment.

Explanation of symbols

１液晶パネル、２液晶セル、３画素、４走査線、５共通電位線、６データ線、７垂直走査回路、８水平走査回路、１０液晶駆動回路、１１，２１〜２３，２６，２７Ｎ型ＴＦＴ、１２キャパシタ、１５，４０，６０ガラス基板、２０１：３デマルチプレクサ、２５，６４〜６６検査用端子切換回路、３０データ端子、３１，５１，７１Ｒ端子、３２，５２，７２Ｇ端子、３３，５３，７３Ｂ端子、３４，５４〜５６，７４〜７６制御端子、３５，５７，７７偶数データ端子、３６，５８，７８奇数データ端子、４１〜４３，６１〜６３ＬＣＤモジュール、６１ａ〜６３ａ外部端子部、８０ＣＯＧ実装領域、８１〜８３パッド、９０半導体チップ、９１バンプ電極、９２，９４絶縁膜、９３金属配線、９５異方性導電樹脂。 1 liquid crystal panel, 2 liquid crystal cell, 3 pixels, 4 scanning lines, 5 common potential lines, 6 data lines, 7 vertical scanning circuit, 8 horizontal scanning circuit, 10 liquid crystal driving circuit, 11, 21-23, 26, 27 N type TFT, 12 capacitor, 15, 40, 60 glass substrate, 20 1: 3 demultiplexer, 25, 64 to 66 inspection terminal switching circuit, 30 data terminal, 31, 51, 71 R terminal, 32, 52, 72 G terminal 33, 53, 73 B terminal, 34, 54 to 56, 74 to 76 Control terminal, 35, 57, 77 Even data terminal, 36, 58, 78 Odd data terminal, 41 to 43, 61 to 63 LCD module, 61a -63a External terminal part, 80 COG mounting area, 81-83 pad, 90 semiconductor chip, 91 bump electrode, 92, 94 insulating film, 93 metal wiring, 95 Anisotropic conductive resin.

Claims

An image display device formed on an insulating substrate,
A plurality of pixel display circuits arranged in a plurality of rows and a plurality of columns, a plurality of scanning lines provided corresponding to the plurality of rows, and a plurality of data lines provided corresponding to the plurality of columns, respectively. Image display panel,
A plurality of test transistors, each of which is connected to the plurality of data lines, and is turned off during normal operation of the image display panel;
A first inspection terminal connected to a second electrode of each odd-numbered inspection transistor of the plurality of inspection transistors;
A second inspection terminal connected to a second electrode of each even-numbered inspection transistor of the plurality of inspection transistors;
A control terminal connected to the gates of the plurality of inspection transistors and receiving a control signal for controlling the plurality of inspection transistors during inspection of the image display panel; and a control terminal provided corresponding to each of the plurality of data lines, Comprises a plurality of data terminals for receiving a pixel potential for causing the pixel display circuit to display a pixel during the normal operation,
Each of the first inspection terminal, the second inspection terminal, and the control terminal is disposed in a region where a semiconductor chip is mounted after the inspection, and the plurality of inspections are performed from the mounted semiconductor chip during the normal operation. An image display device that receives a predetermined potential for turning off a transistor.

The plurality of data lines are divided into a plurality of data line groups in advance ,
Each data line group the N (where, N is 2 or more an integer) corresponding to the different colors have a data line,
Further comprising a demultiplexer including a plurality of transistors groups provided corresponding to the plurality of data line groups,
Each transistor group includes first to Nth transistors whose first electrodes are respectively connected to N data lines belonging to the corresponding data line group and whose second electrodes are connected to each other,
Further comprising first to Nth color terminals provided in common to the plurality of transistor groups, each connected to the gates of the first to Nth transistors of each transistor group;
The plurality of inspection transistors are provided corresponding to the plurality of transistor groups, respectively, and a first electrode of each inspection transistor is connected to a second electrode of the first to Nth transistors of the corresponding transistor group ,
Said plurality of data terminals are provided corresponding to the plurality of transistors groups, each data terminal is connected to the second electrode of the transistor of the first to N of the corresponding transistor group claim 1 The image display device described in 1 .

The image display apparatus according to claim 2 , wherein N is three .