[go: up one dir, main page]

JP4567396B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP4567396B2
JP4567396B2 JP2004233807A JP2004233807A JP4567396B2 JP 4567396 B2 JP4567396 B2 JP 4567396B2 JP 2004233807 A JP2004233807 A JP 2004233807A JP 2004233807 A JP2004233807 A JP 2004233807A JP 4567396 B2 JP4567396 B2 JP 4567396B2
Authority
JP
Japan
Prior art keywords
mos transistor
gate electrode
vth
nitride film
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004233807A
Other languages
English (en)
Other versions
JP2006054265A (ja
Inventor
潤 小山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2004233807A priority Critical patent/JP4567396B2/ja
Priority to US11/196,095 priority patent/US7749880B2/en
Publication of JP2006054265A publication Critical patent/JP2006054265A/ja
Application granted granted Critical
Publication of JP4567396B2 publication Critical patent/JP4567396B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明はセンサーやパワーマネージメント機能を有するアナログ半導体集積回路装置の製造方法に関する。
センサーやパワーマネージメント機能を有するアナログ半導体集積回路装置において、アナログ半導体集積回路装置がMOSトランジスターから構成されている場合、複雑なアナログ信号処理や様々な入力電圧帯に対応するため、MOSトランジスターのしきい値電圧（Threshold Voltage、以降Vthと記す）は1種類の値だけではなく一般に複数のVthを用いる、いわゆるマルチVth手法が用いられる。
図７に示したように従来の半導体集積回路装置においては、MOSトランジスターのVthはイオン注入２０３および２０５により値が設定されるが、マルチVthを構成する場合、複数回のフォトリソグラフィ工程とイオン注入工程を行いマルチVthを形成していた。（例えば、特許文献１参照）。
特願２０００−３２３５８７号公報（第６頁、図２）
上記の従来の方法において、マルチVthを達成するためには複数回のフォトリソグラフィ工程およびイオン注入工程が必要であり、コストの増大や製造工期の長大、即ち製品デリバリーの点で問題を有していた。また無闇に工程を増やすことは不可能であるため、きめ細かなマルチVth化は実質的に不可能という問題も有している。
本発明はわずかな工程の追加により、きめ細かなVthの制御を可能とする半導体集積回路装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明は次の手段を用いた。
（１） MOSトランジスターの製造方法において、ゲート電極を形成する工程と、前記ゲート電極と後にソースおよびドレインとなる領域上に絶縁膜を形成する工程と、ソースおよびドレインを形成する工程と、前記絶縁膜上に選択的に窒化膜を形成する工程とからなることを特徴とする半導体集積回路装置の製造方法とした。
（２） 前記窒化膜は減圧CVD法により形成され、50nm以上の膜厚を有することを特徴とする半導体集積回路装置の製造方法とした。
本発明によれば、1工程の追加のみできめ細かなマルチVth化を達成することが可能となり、製品デリバリーも非マルチVth手法による製品の場合と同程度に短くすることが可能となる。
その詳細なメカニズムは後述する。
次に本発明の実施例を、図面を用いて説明する。
図１は本発明の第1実施例を示す模式的平面図である。MOSトランジスター領域を規定するアクティブ領域１０３とMOSトランジスターのゲート電極１０４とMOSトランジスターのソース及びドレインと配線金属とを電気的に結線するためのコンタクト１０５とソース配線金属１０７およびドレイン配線金属１０６からなる第１のMOSトランジスター１０１と、第1のMOSトランジスターと同様に構成されている第2のMOSトランジスター１０２を示している。
ここで第１のMOSトランジスターと第２のMOSトランジスターの違いは、第１のMOSトランジスターにおいてゲート電極とソースにまたがって窒化膜１０８を配している点にある。通常は第２のMOSトランジスターに示されているように窒化膜は配さない。窒化膜をゲート電極とソース両方にオーバラップさせた場合、NMOSであればVthは増大し、PMOSであれば減少、すなわち両方のMOSともにVthの絶対値において増大する。MOSトランジスターでは一般的に半導体基板とゲート絶縁膜界面に界面準位が存在し、その界面準位はゲート電極とソースおよびドレインとのオーバラップ領域においてその密度は大きい。その界面準位は配線金属と半導体の合金化反応を促進する水素を含む雰囲気中でのシンター処理、もしくはプラズマ窒化膜などの水素を含む保護膜形成の際、水素が絶縁膜中を拡散し半導体基板とゲート絶縁膜界面に達し準位をターミネートし準位密度は低減する。
窒化膜１０８が減圧ＣＶＤ(Chemical Vapor Deposition)法により形成されている場合、ゲート電極およびソ−スとオーバラップするように窒化膜をレイアウトすると水素拡散が窒化膜により抑制され、従ってそういったレイアウトのMOSにおいては界面準位密度は低減せず、Vthは絶対値で高い値となる。本発明はこの現象を利用している。図１に示す第１のMOSトランジスターのVthは第２のMOSトランジスターに比べVthの絶対値は高く、ゲート電極にオーバラップしている窒化膜のチャネル幅に対するオーバラップ量を可変設計することにより、きめ細かに同一半導体集積回路上にマルチVthを実現可能とする。
図２は本発明の第１のMOSトランジスターの模式的断面図である。ゲート電極１０４とソース拡散１１０両方の上に窒化膜１０８が、熱酸化法ないしはＣＶＤ法により形成された絶縁膜１０９を介して配置されている。この様な断面構造とすることで、ゲート電極とソースとのオーバラップ領域において密度が大きい界面準位の水素によるターミネートを防止することが可能となる。窒化膜をドレインとゲート電極にオーバラップさせても同様な効果は得られるが、MOSを飽和動作させた場合、Vthの増加程度は小さくソース側に窒化膜をオーバラップさせた方が効果的である。窒化膜１０８のゲート電極およびソースへのオーバラップ量はフォト工程におけるアライメント誤差を考慮すると0.2μm以上必要である。
次に本発明の構造の製造方法を図面に基づいて説明する。
図３は半導体基板１１２上にゲート絶縁膜を形成した後、ゲート電極１０４をフォトリソグラフィ法とエッチングにより形成し、熱酸化もしくはＣＶＤ法により絶縁膜１０９を形成した様子を示している。ゲート電極材としては不純物を導入した多結晶シリコンや多結晶シリコンと高融点金属シリサイドの積層材が用いられる。ゲート電極の厚みは300nm程度が一般的に用いられる。絶縁膜は半導体装置の信頼性を向上させるために形成され、900℃程度の酸化による熱酸化膜ないしはCVD法による酸化膜が一般的に用いられる。膜厚は30nm程度である。この絶縁膜は後にソースおよびドレインとなる領域上にも同時に形成される。
次に図４に示すようにフォトリソグラフィー法とイオン注入法により高不純物濃度を有するソース拡散１１０およびドレイン拡散１１１が形成される。図ではシングルドレイン構造を示しているが高耐圧化および高信頼性化のため、同様な方法により低濃度拡散領域を形成する場合もある。
次に図５に示すように減圧CVD法により半導体基板上に窒化膜１０８を形成する。減圧CVD法による窒化膜はプラズマCVD法で形成される窒化膜とは異なり、膜中に含まれる水素濃度は低く、かつ水素拡散阻止能力は高い。従って減圧CVD法による窒化膜を用いる。膜厚は膜中の水素拡散防止のために50nm以上必要である。
次に図６に示すようにフォトリソグラフィー法によりフォトレジスト１１３をゲート電極とソースにオーバラップする領域に形成し、ドライエッチング法により窒化膜のパターンを形成する。窒化膜の下地が酸化膜の場合、ドライエッチング法において下地との選択比は十分確保できるため図の構造が得られる。
以上の後フォトレジストを除去し、中間絶縁膜形成、配線金属と素子の電気的結合を得るためのコンタクト孔形成、配線金属形成、最終保護膜形成を経て図1および図２に示す半導体集積回路装置が形成される。
以上本発明の製造方法によれば、コスト増や製造工期の大きな増大がなくきめ細かなマルチVth化が可能であり、従って付加価値の高い高機能なアナログ半導体集積回路装置を提供することが可能となる。
本発明の第1実施例を示す模式的平面図。 本発明の第1実施例を示す模式的断面図。 本発明の第1実施例の半導体装置の製造方法を示す模式的断面図。 本発明の第1実施例の半導体装置の製造方法を示す模式的断面図。 本発明の第1実施例の半導体装置の製造方法を示す模式的断面図。 本発明の第1実施例の半導体装置の製造方法を示す模式的断面図。 従来例を示す模式的断面図。
符号の説明
１０１ 第1のMOSトランジスター
１０２ 第2のMOSトランジスター
１０３ アクティブ領域
１０４ ゲート電極
１０５ コンタクト
１０６ ドレイン配線金属
１０７ ソース配線金属
１０８ 窒化膜
１０９ 絶縁膜
１１０ ソース拡散
１１１ ドレイン拡散
１１２ 半導体基板
１１３ フォトレジスト
２０１ 半導体基板
２０２ フォトレジスト
２０３ イオン注入
２０４ フォトレジスト
２０５ イオン注入

Claims (1)

  1. ＭＯＳトランジスターのソース拡散領域とゲート電極とのオーバラップ領域に水素が拡散することを阻止するために、前記ソース拡散領域の上部から前記ゲート電極の上部にまでのみ絶縁膜を介して配置された、その幅の前記ＭＯＳトランジスターのチャネル幅に対して占める割合が０よりは大きく１よりは小さい窒化膜を有する第１のＭＯＳトランジスターと、
    ソース拡散領域の上部からゲート電極の上部にまでのみ絶縁膜を介して配置された窒化膜を有していない、しきい値電圧の絶対値が前記第１のＭＯＳトランジスターのしきい値電圧の絶対値よりも小さい第２のＭＯＳトランジスターと、
    を有する、マルチＶｔｈであることを特徴とする半導体集積回路装置。
JP2004233807A 2004-08-10 2004-08-10 半導体集積回路装置 Expired - Fee Related JP4567396B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004233807A JP4567396B2 (ja) 2004-08-10 2004-08-10 半導体集積回路装置
US11/196,095 US7749880B2 (en) 2004-08-10 2005-08-03 Method of manufacturing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004233807A JP4567396B2 (ja) 2004-08-10 2004-08-10 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2006054265A JP2006054265A (ja) 2006-02-23
JP4567396B2 true JP4567396B2 (ja) 2010-10-20

Family

ID=36031555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004233807A Expired - Fee Related JP4567396B2 (ja) 2004-08-10 2004-08-10 半導体集積回路装置

Country Status (2)

Country Link
US (1) US7749880B2 (ja)
JP (1) JP4567396B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6341063A (ja) * 1986-08-07 1988-02-22 Matsushita Electronics Corp Ｍｏｓ集積回路の製造方法
JPH07147412A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JP2000058851A (ja) * 1998-08-17 2000-02-25 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法、表示装置
JP2000183182A (ja) * 1998-12-14 2000-06-30 Nec Corp 半導体装置及びその製造方法
JP2003152100A (ja) * 2001-11-13 2003-05-23 Ricoh Co Ltd 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368085A (en) * 1979-10-15 1983-01-11 Rockwell International Corporation SOS island edge passivation structure
US4814854A (en) * 1985-05-01 1989-03-21 Texas Instruments Incorporated Integrated circuit device and process with tin-gate transistor
JPH01106470A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 薄膜トランジタ
JPH088311B2 (ja) * 1988-07-05 1996-01-29 株式会社東芝 紫外線消去型不揮発性半導体記憶装置
JPH03198348A (ja) * 1989-12-27 1991-08-29 Kawasaki Steel Corp Ｍｏｓ型半導体装置の製造方法
JPH05183156A (ja) * 1992-01-07 1993-07-23 Kawasaki Steel Corp 半導体装置及びその製造方法
US5783475A (en) * 1995-11-13 1998-07-21 Motorola, Inc. Method of forming a spacer
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5981332A (en) * 1997-09-30 1999-11-09 Siemens Aktiengesellschaft Reduced parasitic leakage in semiconductor devices
US5936279A (en) * 1997-10-20 1999-08-10 United Microelectronics Corp. Method of fabricating self-align contact window with silicon nitride side wall
US6214673B1 (en) * 1999-07-09 2001-04-10 Intersil Corporation Process for forming vertical semiconductor device having increased source contact area
US6239014B1 (en) * 1999-08-16 2001-05-29 Vanguard International Semiconductor Corporation Tungsten bit line structure featuring a sandwich capping layer
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
US20020000605A1 (en) * 2000-06-28 2002-01-03 Chun-Mai Liu Method of fabricating high-coupling ratio split gate flash memory cell array
KR100376876B1 (ko) * 2000-06-30 2003-03-19 주식회사 하이닉스반도체 다마신 금속 게이트에서의 자기 정렬 콘택 형성 방법
JP3906020B2 (ja) * 2000-09-27 2007-04-18 株式会社東芝 半導体装置及びその製造方法
JP2002198368A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
JP3922341B2 (ja) * 2001-01-11 2007-05-30 セイコーエプソン株式会社 不揮発性メモリトランジスタを有する半導体装置の製造方法
US6531350B2 (en) * 2001-02-22 2003-03-11 Halo, Inc. Twin MONOS cell fabrication method and array organization
US6838344B2 (en) * 2002-03-12 2005-01-04 Halo Lsi, Inc. Simplified twin monos fabrication method with three extra masks to standard CMOS
US6682994B2 (en) * 2002-04-16 2004-01-27 Texas Instruments Incorporated Methods for transistor gate formation using gate sidewall implantation
KR100958618B1 (ko) * 2002-12-31 2010-05-20 동부일렉트로닉스 주식회사 반도체 장치의 제조 방법
JP4459655B2 (ja) * 2004-02-27 2010-04-28 セイコーインスツル株式会社 半導体集積回路装置
JP2006032542A (ja) * 2004-07-14 2006-02-02 Seiko Instruments Inc 半導体装置の製造方法
JP4575079B2 (ja) * 2004-08-10 2010-11-04 セイコーインスツル株式会社 半導体集積回路装置
US20060267106A1 (en) * 2005-05-26 2006-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Novel semiconductor device with improved channel strain effect
US8148269B2 (en) * 2008-04-04 2012-04-03 Applied Materials, Inc. Boron nitride and boron-nitride derived materials deposition method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6341063A (ja) * 1986-08-07 1988-02-22 Matsushita Electronics Corp Ｍｏｓ集積回路の製造方法
JPH07147412A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JP2000058851A (ja) * 1998-08-17 2000-02-25 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法、表示装置
JP2000183182A (ja) * 1998-12-14 2000-06-30 Nec Corp 半導体装置及びその製造方法
JP2003152100A (ja) * 2001-11-13 2003-05-23 Ricoh Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20060079043A1 (en) 2006-04-13
US7749880B2 (en) 2010-07-06
JP2006054265A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
JP4872395B2 (ja) シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法
JP2635809B2 (ja) 半導体装置及びその製造方法
US6590254B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US6861372B2 (en) Semiconductor device manufacturing method
JPH1174525A (ja) Ｍｉｓ型電界効果トランジスタを含む半導体装置及びその製造方法
JP2006041339A (ja) Ｃｍｏｓ集積回路
JP4904472B2 (ja) 半導体装置の製造方法
US20080224223A1 (en) Semiconductor device and method for fabricating the same
US8044487B2 (en) Semiconductor device and method of manufacturing the same
JP4567396B2 (ja) 半導体集積回路装置
JP4421629B2 (ja) 半導体装置の製造方法
JP4575079B2 (ja) 半導体集積回路装置
JP4505349B2 (ja) 半導体装置の製造方法
JP4459655B2 (ja) 半導体集積回路装置
JP2005353655A (ja) 半導体装置の製造方法
JPH10284438A (ja) 半導体集積回路及びその製造方法
JPH05315604A (ja) 半導体装置の製造方法
JP2007067250A (ja) 半導体装置の製造方法
JP2022073883A (ja) 基準電圧回路を備えた半導体装置
JP2005123216A (ja) 半導体装置及びその製造方法
JP2008227343A (ja) 温度センサ
JPS63310173A (ja) 半導体装置及びその製造方法
JP2005045026A (ja) 半導体装置の製造方法
JP2007273526A (ja) 半導体集積回路装置の製造方法
JP2007250684A (ja) 回路基板及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070607

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100702

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100805

R150 Certificate of patent or registration of utility model

Ref document number: 4567396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees