JP4563644B2 - メモリ装置に格納されているデータの操作に対してマイクロコンピュータシステムを保護する方法 - Google Patents
メモリ装置に格納されているデータの操作に対してマイクロコンピュータシステムを保護する方法 Download PDFInfo
- Publication number
- JP4563644B2 JP4563644B2 JP2002193738A JP2002193738A JP4563644B2 JP 4563644 B2 JP4563644 B2 JP 4563644B2 JP 2002193738 A JP2002193738 A JP 2002193738A JP 2002193738 A JP2002193738 A JP 2002193738A JP 4563644 B2 JP4563644 B2 JP 4563644B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory device
- microcomputer system
- stored
- new data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Storage Device Security (AREA)
- Stored Programmes (AREA)
Description
【発明の属する技術分野】
本発明は,マイクロコンピュータシステムのメモリ装置に格納されているデータの操作に対して,マイクロコンピュータシステムを保護する方法に関する。かかるメモリ装置には,データとして,特に制御プログラムが格納されている。予め設定可能な時点で,データの操作を検査するための検査機構を実施することができる。
【0002】
本発明は,さらに,計算装置,特にマイクロプロセッサと,データ,特に制御プログラムを格納可能なメモリ装置と,予め設定可能な時点で実施可能な,データの操作を検査するための検査機構とを具備するマイクロコンピュータシステムに関する。
【0003】
【従来の技術】
従来の技術から,操作に対して,マイクロコンピュータシステムのメモリに格納されているデータを保護する,特にかかるメモリ装置に格納されている制御プログラムを保護する方法が知られている。この種の方法として,例えば,DE19723332A1が知られている。かかる方法は,例えば,自動車の制御装置に格納されている制御プログラム,あるいは制御装置に格納されているパラメータまたは極限値の不当な操作を阻止するために使用される。制御プログラムは,自動車内の所定の機能,例えば内燃機関,走行動特性制御,アンチロックブレーキシステム(ABS)または電子的な操舵システム(ステア−バイ−ワイヤ)を開ループ制御するか,閉ループ制御する。制御プログラムの操作により,自動車の開ループ制御,または閉ループ制御されるユニットの故障がもたらされる可能性がある。従って制御プログラムまたはデータの操作は,できる限り阻止しなければならない。
【0004】
権限のない人物による制御プログラム,またはデータの操作の危険にも関わらず,制御装置のメモリ装置への呼出を完全に禁止することは,意味がない。例えば,制御装置の新しいプログラミングを実行可能にするために,権限のあるユーザーグループにとっては,メモリ装置へ呼出をすることが可能でなければならない。すなわち,時には制御プログラムの新しいバージョンあるいは新しいパラメータまたは極限値を制御装置に格納して,それによって例えば,ソフトウェアのエラーを除去し,または新しい法律的に前もって定められた規定を考慮する。
【0005】
自動車制御装置は,シリーズ装置とアプリケーション装置とに区別される。通常,制御装置は,シリーズ装置として製造されてから供給される。シリーズ装置においては,制御装置のメモリ装置に格納されているデータの操作を検査するための検査機構(例えばチェックサム形成)が作動される。操作されたデータは,通常,かかる機構によって認識され,データをブロックすることができる。検査機構は,それ自体の種々の実施形態が従来技術として知られている。
【0006】
所定の状況において,特に制御装置の開発およびテスト段階の間,検査機構を非作動にして,種々のデータを迅速かつ容易にメモリ装置に格納できるようにすることが必要である。非作動にされた検査機構が具備された制御装置は,アプリケーション装置と称される。
【0007】
メモリ装置に格納されているデータの隙間のないテストカバーを保証できるようにするために,シリーズケース及びアプリケーションケースにおいても同じデータが,特に同じ制御プログラムが,制御装置のメモリ装置へ格納されなければならない。従って,他のデータをメモリ装置に負荷をかけずに,制御装置をシリーズケースからアプリケーションケースへ切り換えることが可能でなければならない。アプリケーションケースからシリーズケースへ戻るように切り換えることは,望ましくなく,特にできることなら不可能にして,制御装置のメーカーによるテストおよび許可されていない制御プログラムを有する制御装置が流通するのを阻止しなければならない。
【0008】
従来技術によれば,操作されたデータをブロックするために,識別信号(いわゆるマーカー)が定められる。識別信号は,ブロック(コード領域またはデータ領域)を論理的に有効または無効として特徴づけるのに使用されるマイクロコンピュータシステムの不揮発性メモリ内のメモリ領域である。通常,このメモリ領域には,識別信号を有効または無効にセットするために,検査パターン(いわゆるパターン)がプログラミングされる。識別信号は,操作検査の結果を記憶するために使用される。それによって後に操作を検査する際に,時間を節約することができる。なぜなら,もはやメモリ装置の完全な検査を実施する必要はなく,識別信号を評価するだけで済むからである。
【0009】
識別信号は,新プログラミングまたは再プログラミングの最初に無効であると定められる。しかる後,メモリ装置が新プログラミング,または再プログラミングされ,次に新しいデータが検査機構によって操作について調べられる。メモリ装置の検査が順序通りである場合には,識別信号は,論理的に有効にセットされる。メモリ装置の検査が順序通りでない場合には,識別信号は,プログラミングされず,論理的に無効のまま留まる。
【0010】
マイクロコンピュータシステムを起動させる際に,識別信号がセットされているか(論理的に有効であるか)が,検査される。識別信号がセットされていれば,検査は首尾よく実施されており,データは完全に,普通に利用することができる。識別信号がセットされていない(論理的に無効である)場合には,検査は失敗しているか,または例えば,電圧供給の中断(パワーダウン)によって中断されている。
【0011】
識別信号は,一方で外部からは接近できず,他方で変更可能(有効,若しくは無効にセット可能)でメモリ領域に格納されなければならない。かかる条件は,識別信号がメモリ装置の,データも格納されている,若しくは新プログラミングまたは再プログラミングの際に新しいデータが格納される,メモリ領域に格納される場合に満たされる。識別信号が新プログラミングまたは再プログラミングの間に操作されたデータと共に同様にプログラミングされて,有効にセットされ,制御装置の新プログラミングまたは再プログラミングの後に,新プログラミングまたは再プログラミングに続いて検査機構を実行することを阻止するために,制御装置がオフにされる恐れがある。次に,コンピュータを起動させる際に,識別信号は,有効である値を有しており,新しくプログラミングされたデータは,それが操作されたデータであるにも関わらず,全く普通に利用できる。
【0012】
【発明が解決しようとする課題】
従って本発明の課題は,データが操作されている場合に,マイクロコンピュータシステムのメモリ装置内のデータの効果的なブロックを可能にすることである。
【0013】
【課題を解決するための手段】
上記の課題を解決するために,本発明は,冒頭で挙げた種類の方法に基づいて,メモリ装置を新プログラミングまたは再プログラミングする際に,新しいデータが少なくとも部分的に揮発性メモリ,特にランダムアクセスメモリ(RAM)へ格納され,検査機構が実行されて,新しいデータの操作が認識されなかった場合に,新しいデータの,揮発性メモリに含まれている部分がメモリ装置にコピーされることを,提案する。
【0014】
従って本発明によれば,新プログラミングまたは再プログラミングする場合に,まず新しいデータ全体は,そのために本来設けられているメモリ装置へ伝送されない。データの一部は,供給電圧が中断された場合にそのデータを失う,揮発性メモリへコピーされる。検査機構が,データの操作の検出なしに,首尾よく実行された後に,初めて残りの新しいデータが揮発性メモリからメモリ装置へコピーされる。
【0015】
データの操作が検出された場合には,残りのデータは揮発性メモリからメモリ装置へはコピーされない。検査機構の実行の間,あるいは実行後に電圧供給が中断された場合(パワーダウン)には,揮発性メモリに格納されているデータは失われ,メモリ装置へはコピーされない。いずれの場合にも,メモリ装置に格納されているデータは,不完全であって,利用若しくは実施できない。本発明に基づく方法は,マイクロコンピュータシステムのメモリ装置内の操作されたデータを確実かつ回避できないようにブロックすることを可能にする。操作された制御プログラムの実施または操作されたデータの利用を,有効に阻止することができる。上記の方法は,例えば電圧供給の中断(パワーダウン)のような,外部の影響から完全に独立している。
【0016】
検査機構は,メモリ装置の内容全体,またはメモリ装置に格納されているデータの一部のみを,操作について検査することができる。しかし,本発明の好ましい展開によれば,検査機構によって揮発性メモリの内容が,操作について検査されることが,提案される。
【0017】
データの,新プログラミングまたは再プログラミングの枠内で揮発性メモリへ格納される部分の選択は,例えば,定められたアルゴリズムを用いて実行することができる。データを揮発性メモリに格納される部分を選択することによって,データを操作について検査すべき部分を検査することもできる。しかし,本発明の好ましい実施形態によれば,データの,メモリ装置の新プログラミングまたは再プログラミングの際に揮発性メモリに格納される部分は,ランダムに選択されることが,提案される。
【0018】
多くのマイクロコンピュータシステムにおけるランダム数の生成は,必ずしも一般的ではないので,ランダム数を生成するための種々の可能性が提案される。まず,マイクロコンピュータシステムのアナログ/デジタル(A/D)−入力におけるノイズ信号を読んで,ノイズ信号に従ってランダム数を生成することができる。A/D−入力は,接続されていない場合には,ランダムなノイズ信号を供給する。また,メモリ装置の内容にわたる合計を形成して,合計に従ってランダム数を生成することができる。メモリ装置の内容は,マイクロコンピュータシステムの起動前は,整理されておらず,換言すると,ランダムに整理されている。さらに,マイクロコンピュータシステムの立上げの際にリセットされない,コンピュータ内部の時限素子(タイマー)を読んで,時限素子の状態に従ってランダム数を形成することができる。そして,マイクロコンピュータが搭載されている自動車の運転者によって調節可能な変量を利用して,変量に従ってランダム数を形成することができる。運転者により調節可能な変量として,例えば,アクセルペダルの位置または適応的な運転者マップの変量を利用することができる。
【0019】
本発明の課題の他の解決として,冒頭で挙げた種類のマイクロコンピュータシステムに基づいて,マイクロコンピュータシステムは,メモリ装置の新プログラミングまたは再プログラミングの場合に新しいデータの少なくとも一部をその中に格納することのできる揮発性メモリと,新しいデータの揮発性メモリに格納されている部分とを,前もって実施される検査機構によって,新しいデータが操作されていないことが明らかにされた場合に,メモリ装置へコピーする手段とを有することが,提案される。揮発性メモリは,好ましくはランダムアクセスメモリ(RAM)として形成されている。
【0020】
本発明の好適な展開によれば,マイクロコンピュータシステムは,自動車機能を開ループおよび/または閉ループ制御するための自動車用制御装置として形成されていることが,提案される。
【0021】
本発明の好適な実施形態によれば,マイクロコンピュータシステムは,本発明に基づく方法を実施するための手段を有していることが,提案される。メモリ装置内にコンピュータプログラムが格納されていることが好ましく,かかるコンピュータプログラムは計算装置上で遂行可能であって,かつ本発明に基づく方法を実施するのに好適である。
【0022】
メモリ装置は,計算装置と同じ半導体素子上に形成されていることが好ましい。この種のいわゆるオンチップメモリにおいて,プログラムメモリまたはその上に格納されているデータは,外部から操作することができず,それによってマイクロコンピュータシステムは,さらにメモリ装置上に格納されているデータの操作に対して保護されている。
【0023】
【発明の実施の形態】
本発明の他の特徴,利用可能性および利点は,図面に示す本発明の実施例についての,以下の説明から明らかにされる。その場合に記載されている,あるいは図示されているすべての特徴は,それ自体または任意の組み合わせにおいて,特許請求項におけるその要約またはその帰属に関係なく,かつ説明若しくは図面におけるその表現若しくは表示に関係なく,本発明の対象を形成する。
【0024】
マイクロコンピュータシステム30のメモリ装置32に格納されているデータ33の操作に対して,図2に示すマイクロコンピュータシステム30を保護するための本発明に基づく方法のフローチャートが,図1に示されている。マイクロコンピュータシステム30は,例えば,所定の自動車機能を開ループおよび/または閉ループ制御するための自動車の制御装置として形成されている。データ33は,例えば,制御プログラム,極限値,またはパラメータとして形成されている。
【0025】
制御装置30は,メモリ装置32に格納されている制御プログラム33を処理するため,および/またはメモリ装置32に格納されているデータ33を処理するためのマイクロプロセッサ31を具備している。データ33をメモリ装置32からマイクロプロセッサ31へ伝送するために,プロセッサ31とメモリ32との間にはデータ伝送接続34が設けられている。データ33は,徐々に,あるいは全体的に処理するためにマイクロプロセッサ31へ伝送される。計算などの結果は,マイクロプロセッサ31からメモリ装置32へ伝送される。メモリ装置32は,マイクロプロセッサ31と同じ半導体素子上に形成されている(オンチップメモリ)。制御装置30には,自動車の状態を検出するための種々のセンサからセンサ信号35が供給される。制御装置30は,センサ信号35,データ33(制御プログラム,パラメータおよび/または極限値)に従って,自動車の状態を調節するアクターのための出力信号36を求める。
【0026】
時には,制御装置30若しくはメモリ装置32に格納されているデータの新プログラミングまたは再プログラミングを実行することが必要になる場合がある。新プログラミングまたは再プログラミングは,制御プログラムの新しいバージョンまたは新しいパラメータあるいは極限値を制御装置30に格納するため,例えば,ソフトウェアのエラーを除去するため,あるいは新しい法律的に前もって定められた規定を考慮するために,必要となる場合がある。新プログラミング若しくは再プログラミングのために,メモリ装置32は,まず消去されて,次に新しいデータ33を書き込む。矢印38は,プログラミング装置から新しいデータ33を制御装置30へ伝送することを示している。新しいデータ33が利用できるようになる前に,新しいデータ33が操作されたデータであるかを検査しなければならない。かかる検査は,予め設定可能な時点で,適当な検査機構若しくはチェックサム形成の実施によって実行される。この種の検査機構は,それ自体従来技術から知られており,ここでは詳細に説明はしない。
【0027】
図1に示される,本発明に基づく方法は,機能ブロック40で開始される。機能ブロック41においては,例えば,自動車のイグニッションキー(この中にマイクロコンピュータシステム30が制御装置として内蔵されている)を回すことにより,あるいはスタータボタンを押すことによって,マイクロコンピュータシステム30の起動が開始される。判断ブロック42において,メモリ装置32の新プログラミング若しくは再プログラミングのために新しいデータ33が印加されるかが調べられる。否定された場合には,機能ブロック48へ分岐して,本発明に基づく方法が終了され,マイクロコンピュータシステム30の起動が全く通常に続行され,マイクロコンピュータ30が全く通常に駆動される。
【0028】
しかし,メモリ装置32の新プログラミングまたは再プログラミングのためにデータ33が印加される場合には,機能ブロック43において新しいデータ33が制御装置30へ伝送されて,そこで一部はメモリ装置32内に,そして一部はマイクロコンピュータシステム30の揮発性メモリ(例えばランダムアクセスメモリRAM)37に格納される。揮発性メモリ37に格納されたデータ33は,電圧供給が中断された場合には失われる。機能ブロック44においては,揮発性メモリ37に格納されているデータ33が,従来技術から知られた検査機構(例えばチェックサム形成)を用いて操作について検査される。判断ブロック45において,検査されたデータ33が操作されているか否かが判断される。操作されている場合には,機能ブロック48へ分岐して,本発明に基づく方法が終了される。これは,相変わらずデータ33の一部は揮発性メモリ37に格納されているのであって,本来そのために設けられているメモリ装置32には格納されていないことを意味している。電圧供給が中断されるとすぐに,このデータ33は失われる。従ってメモリ装置32に格納されているデータ33は,完全ではない。新しい制御プログラムは実行できず,あるいはエラーなしには実行できず,新しいパラメータまたは極限値はエラーを有し,あるいは不完全である。従って本発明に基づく方法は,データ33の操作が認識された場合について,データ33のブロッキングを可能にしている。
【0029】
データ33の操作が認識されなかった場合には,機能ブロック46において,残りのデータ33が揮発性メモリ37からメモリ装置32へコピーされる。このため,メモリ装置32に設けられているデータは,完全になる。制御プログラムは,通常に実行することができ,パラメータまたは極限値は,完全に利用可能である。機能ブロック48において,本発明に基づく方法が終了される。マイクロコンピュータシステム30の起動は,全く通常に続行されて,マイクロコンピュータシステム30は,全く通常に駆動される。
【0030】
【発明の効果】
以上説明したように,本発明のメモリ装置に格納されているデータの操作に対してマイクロコンピュータシステムを保護する方法によれば,データが操作されている場合に,予め設定可能な時点で,データの操作を検査するための検査機構を実行することにより,マイクロコンピュータシステムのメモリ装置内のデータの効果的なブロックをすることが可能になる。
【0031】
さらに,本発明のマイクロコンピュータシステムによれば,計算装置,特にマイクロプロセッサと,データ,特に制御プログラムを格納可能なメモリ装置と,予め設定可能な時点で実施可能な,データの操作を検査するための検査機構とを有することが実現される。
【図面の簡単な説明】
【図1】好ましい実施形態に基づく本発明方法のフローチャートである。
【図2】好ましい実施形態に基づく本発明のマイクロコンピュータシステムを示している。
【符号の説明】
30 マイクロコンピュータシステム
31 マイクロプロセッサ
32 メモリ装置
33 データ
34 データ伝送接続
35 センサ信号
36 出力信号
37 揮発性メモリ
38 矢印
40,41,43,44,46,47,48 機能ブロック
42,45 判断ブロック
Claims (12)
- マイクロコンピュータシステムのメモリ装置に格納されているデータの操作に対して前記マイクロコンピュータシステムを保護する方法であって,前記メモリ装置を新プログラミングまたは再プログラミングする際に,新しいデータのうち一部のデータを揮発性メモリに格納し,少なくとも前記データまたは前記新しいデータのいずれかの操作を検査するために,予め設定可能な時点で検査機構を実行し,前記新しいデータの操作が認識されなかった場合に,前記新しいデータのうち前記揮発性メモリに格納されている前記一部のデータを前記メモリ装置へコピーし,
前記新しいデータのうち前記メモリ装置を新プログラミングまたは再プログラミングする際に前記揮発性メモリに格納される前記一部のデータは,前記新しいデータの全体からランダムに選択され,前記新しいデータの全体からランダムに選択されない残りのデータは,前記メモリ装置に格納されることを特徴とする,マイクロコンピュータシステムを保護する方法。 - 前記メモリ装置に格納されているデータは,制御プログラムであることを特徴とする,請求項1に記載の方法。
- 前記揮発性メモリは,ランダムアクセスメモリであることを特徴とする,請求項1または2に記載の方法。
- 前記検査機構は,前記揮発性メモリの内容に対する操作を検査することを特徴とする,請求項1から3のいずれか1項に記載の方法。
- 計算装置と,データを格納するためのメモリ装置と,前記メモリ装置を新プログラミングまたは再プログラミングする際に,新しいデータのうち一部のデータを格納するための揮発性メモリと,少なくとも前記データまたは前記新しいデータのいずれかの操作を検査するために,予め設定可能な時点で実行可能な検査機構と,前もって実行される前記検査機構により前記新しいデータの操作が認識されなかった場合に,前記新しいデータのうち前記揮発性メモリに格納されている前記一部のデータを前記メモリ装置へコピーする手段と,を有し,
前記新しいデータのうち前記メモリ装置を新プログラミングまたは再プログラミングする際に前記揮発性メモリに格納される前記一部のデータは,前記新しいデータの全体からランダムに選択され,前記新しいデータの全体からランダムに選択されない残りのデータは,前記メモリ装置に格納されることを特徴とする,マイクロコンピュータシステム。 - 前記計算装置は,マイクロプロセッサであることを特徴とする,請求項5に記載のマイクロコンピュータシステム。
- 前記メモリ装置に格納されているデータは,制御プログラムであることを特徴とする,請求項5または6に記載のマイクロコンピュータシステム。
- 前記揮発性メモリは,ランダムアクセスメモリとして形成されていることを特徴とする,請求項5から7のいずれか1項に記載のマイクロコンピュータシステム。
- 前記マイクロコンピュータシステムは,自動車機能を開ループおよび/または閉ループ制御をするための自動車用制御装置として形成されていることを特徴とする,請求項5から8のいずれか1項に記載のマイクロコンピュータシステム。
- 前記検査機構は,前記揮発性メモリの内容に対する操作を検査することを特徴とする,請求項5から9のいずれか1項に記載のマイクロコンピュータシステム。
- マイクロコンピュータシステムは,前記メモリ装置に格納可能であり前記計算装置により実行可能なコンピュータプログラムを有し,前記コンピュータプログラムは,前記マイクロコンピュータシステムの前記メモリ装置に格納されているデータの操作に対して前記マイクロコンピュータシステムを保護する方法を前記計算装置に実行させ,前記マイクロコンピュータシステムを保護する方法は,前記メモリ装置を新プログラミングまたは再プログラミングする際に,新しいデータのうち一部のデータを揮発性メモリに格納するステップと,少なくとも前記データまたは前記新しいデータのいずれかの操作を検査するために,予め設定可能な時点で検査機構を実行するステップと,前記新しいデータの操作が認識されなかった場合に,前記新しいデータのうち前記揮発性メモリに格納されている前記一部のデータを前記メモリ装置へコピーするステップと,を有し,
前記新しいデータのうち前記メモリ装置を新プログラミングまたは再プログラミングする際に前記揮発性メモリに格納される前記一部のデータは,前記新しいデータの全体からランダムに選択され,前記新しいデータの全体からランダムに選択されない残りのデータは,前記メモリ装置に格納されることを特徴とする,請求項5から10のいずれか1項に記載のマイクロコンピュータシステム。 - 前記メモリ装置は,前記計算装置と同じ半導体素子上に形成されていることを特徴とする,請求項5から11のいずれか1項に記載のマイクロコンピュータシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10131300A DE10131300B4 (de) | 2001-07-02 | 2001-07-02 | Verfahren zum Schutz eines Mikrorechner-Systems gegen Manipulation von in einer Speicheranordnung abgelegten Daten und Mikrorechner-System |
DE10131300.4 | 2001-07-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003140916A JP2003140916A (ja) | 2003-05-16 |
JP4563644B2 true JP4563644B2 (ja) | 2010-10-13 |
Family
ID=7689846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002193738A Expired - Fee Related JP4563644B2 (ja) | 2001-07-02 | 2002-07-02 | メモリ装置に格納されているデータの操作に対してマイクロコンピュータシステムを保護する方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7552354B2 (ja) |
JP (1) | JP4563644B2 (ja) |
DE (1) | DE10131300B4 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7937625B2 (en) * | 2008-09-26 | 2011-05-03 | Microsoft Corporation | Evaluating effectiveness of memory management techniques selectively using mitigations to reduce errors |
DE102020212988A1 (de) | 2020-10-14 | 2022-04-14 | Robert Bosch Gesellschaft mit beschränkter Haftung | Sicheres Hochfahren eines Computersystems |
DE102022201898A1 (de) * | 2022-02-23 | 2023-08-24 | Robert Bosch Gesellschaft mit beschränkter Haftung | Mitigation einer manipulation von software eines fahrzeugs |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03503220A (ja) * | 1989-06-06 | 1991-07-18 | ブル・セー・ペー・8 | メッセージの完全性をチェックする方法及び携帯装置 |
JPH0830450A (ja) * | 1994-07-13 | 1996-02-02 | Sharp Corp | 情報処理装置 |
JP2001142713A (ja) * | 1999-11-16 | 2001-05-25 | Fujitsu I-Network Systems Ltd | ファームウェアのアップグレード方式 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4819237A (en) * | 1987-08-05 | 1989-04-04 | Digital Appliance Controls, Inc. | Method and apparatus for monitoring the validity of microprocess or volatile memory |
US5442645A (en) | 1989-06-06 | 1995-08-15 | Bull Cp8 | Method for checking the integrity of a program or data, and apparatus for implementing this method |
JP3120157B2 (ja) * | 1991-07-08 | 2000-12-25 | 株式会社日立製作所 | 環状論理通信路制御方法 |
TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
DE4332499A1 (de) * | 1993-09-24 | 1995-03-30 | Bosch Gmbh Robert | Verfahren zur vollständigen Neuprogrammierung eines löschbaren, nichtflüchtigen Speichers |
US5533123A (en) * | 1994-06-28 | 1996-07-02 | National Semiconductor Corporation | Programmable distributed personal security |
US5801621A (en) * | 1995-07-17 | 1998-09-01 | Chrysler Corporation | Method for re-initializing vehicle parameters after a power loss in a motor vehicle |
US5740178A (en) * | 1996-08-29 | 1998-04-14 | Lucent Technologies Inc. | Software for controlling a reliable backup memory |
US6275911B1 (en) * | 1996-09-20 | 2001-08-14 | Denso Corporation | Memory writing device for an electronic device |
US5940850A (en) * | 1996-10-31 | 1999-08-17 | International Business Machines Corporation | System and method for selectively enabling load-on-write of dynamic ROM data to RAM |
JP3166634B2 (ja) * | 1996-11-07 | 2001-05-14 | 日産自動車株式会社 | 車両用制御装置の故障記憶装置 |
DE19723332A1 (de) * | 1997-06-04 | 1998-09-03 | Bosch Gmbh Robert | Verfahren zum Schutz eines Mikrorechners und geschützter Mikrorechner |
DE19740525C1 (de) * | 1997-09-15 | 1999-02-04 | Siemens Ag | Verfahren zur Abspeicherung und Wiedergewinnung von Daten in einem Steuersystem, insbesondere in einem Kraftfahrzeug |
US6804752B2 (en) * | 2001-04-02 | 2004-10-12 | Delphi Technologies, Inc. | Event data protection method for a flash programmable microprocessor-based control module |
US6941219B2 (en) * | 2003-09-30 | 2005-09-06 | Detroit Diesel Corporation | Method for recreating valid calibration data for an engine control module |
-
2001
- 2001-07-02 DE DE10131300A patent/DE10131300B4/de not_active Expired - Fee Related
-
2002
- 2002-07-01 US US10/188,167 patent/US7552354B2/en not_active Expired - Fee Related
- 2002-07-02 JP JP2002193738A patent/JP4563644B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03503220A (ja) * | 1989-06-06 | 1991-07-18 | ブル・セー・ペー・8 | メッセージの完全性をチェックする方法及び携帯装置 |
JPH0830450A (ja) * | 1994-07-13 | 1996-02-02 | Sharp Corp | 情報処理装置 |
JP2001142713A (ja) * | 1999-11-16 | 2001-05-25 | Fujitsu I-Network Systems Ltd | ファームウェアのアップグレード方式 |
Also Published As
Publication number | Publication date |
---|---|
US7552354B2 (en) | 2009-06-23 |
US20030065968A1 (en) | 2003-04-03 |
DE10131300A1 (de) | 2003-01-16 |
JP2003140916A (ja) | 2003-05-16 |
DE10131300B4 (de) | 2012-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3822658B2 (ja) | 制御装置 | |
JP4803168B2 (ja) | 車両用情報記憶装置 | |
JP2003022218A (ja) | マイクロコンピュータシステムのメモリ装置に格納されたデータの少なくとも一部分を活性化又は不活性化するための方法及びマイクロコンピュータシステム | |
JP6659180B2 (ja) | 制御装置および制御方法 | |
JP4563644B2 (ja) | メモリ装置に格納されているデータの操作に対してマイクロコンピュータシステムを保護する方法 | |
US6804752B2 (en) | Event data protection method for a flash programmable microprocessor-based control module | |
JP2013143095A (ja) | 電子制御装置、メモリ検査方法 | |
JP4833417B2 (ja) | マイクロコンピュータシステムの保護方法,メモリ装置,マイクロコンピュータシステム | |
JP2002323902A (ja) | 電子制御装置 | |
JP4643268B2 (ja) | 制御装置内のマイクロコントローラのメモリ領域を確実に検査する方法および保護されたマイクロコントローラを有する制御装置 | |
JP2002334024A (ja) | 電子制御装置 | |
JPH1083294A (ja) | プログラミング装置を介してプログラミング可能な記憶装置を備えた制御装置の作動方法 | |
JPH1049205A (ja) | プログラミング可能な記憶装置を備えた制御機能を有する制御装置の作動方法 | |
US7093138B2 (en) | Method of operating a microcomputer system | |
EP1081595B1 (en) | Semiconductor apparatus | |
US7313703B2 (en) | Method for protecting a microcomputer system against manipulation of data stored in a storage assembly | |
JP4308349B2 (ja) | 内燃機関の制御方法および制御装置 | |
JP2001182607A (ja) | 車両制御装置 | |
JP2008052618A (ja) | 電子制御装置 | |
JP3598350B2 (ja) | メモリアクセス制御装置 | |
JPH11132097A (ja) | 車両制御用メモリ書き換え装置 | |
JP2007237798A (ja) | 車両用情報記録装置 | |
JP2024049544A (ja) | 車両制御装置 | |
JP2023088706A (ja) | 電子制御装置 | |
JP2021033700A (ja) | 電子制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081015 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100330 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100729 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |