JP4561042B2

JP4561042B2 - Surface emitting semiconductor laser and manufacturing method thereof

Info

Publication number: JP4561042B2
Application number: JP2003107322A
Authority: JP
Inventors: 育昌宮本
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2003-04-11
Filing date: 2003-04-11
Publication date: 2010-10-13
Anticipated expiration: 2023-04-11
Also published as: JP2004319553A

Description

【０００１】
【発明の属する技術分野】
本発明は、光情報処理や光通信の光源、あるいは光を用いてなされるデータ記憶の光源として利用される、面発光型半導体レーザおよびその製造方法に関する。
【０００２】
【従来の技術】
近年、光通信や光記録等の技術分野において、面発光型半導体レーザ（垂直共振器型面発光レーザ；Vertical-Cavity Surface-Emitting Laser diode 以下ＶＣＳＥＬという）への関心が高まっている。この理由の一つに、ＶＣＳＥＬは、しきい値電流が低く消費電力が小さい、円形の光スポットが容易に得られる、ウエハ状態での評価や光源の二次元アレイ化が可能である等の優れた特徴が挙げられる。
【０００３】
ＶＣＳＥＬは、レーザ発振部であるメサ構造あるいはポスト構造が基板から突出して形成されているため、ポスト構造の機械的強度の問題点が指摘されている。例えば特許文献１は、ポスト構造の上面の縁部及び側面を無機絶縁膜であるシリコン酸窒化膜で覆うことにより、メサ構造の脱落を防止し、素子の寿命を改善するＶＣＳＥＬを開示している。
【０００４】
【特許文献１】
特開平１１−３４０５６５号
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のＶＣＳＥＬには次のような課題がある。図１０は、従来のＶＣＳＥＬの模式的な構成を示す平面図およびその側面図である。ＶＣＳＥＬのメサ構造あるいはポスト構造１１０は、半導体基板上１００に積層された化合物半導体層をエッチングすることによって形成される。ポスト構造１１０の側面および表面の一部が層間絶縁膜１３０によって覆われ、層間絶縁膜１３０を介して所定パターンに加工されたｐ側電極１４０が形成される。ｐ側電極１４０は、ポスト構造１１０の側面からポスト底部である基板上の電極パッド１４２に接続される。また、半導体基板１００の裏面にｎ側電極１２０が形成され、これらの電極から電流を注入することで、メサ構造からレーザ光の発振を得ている。
【０００６】
ポスト構造１１０は、基板から数ミクロン程度突出してるため、レーザ素子の完成までの種々の製造工程において、ポスト構造に不意に外部から機械的な加重や衝撃が加わり、ポスト構造の損傷、ポスト構造の脱落、ｐ側電極の剥離等を引き起こすことがある。例えば、スクライブ工程において個々のレーザ素子をウエハーから切断するとき、ウエハーをポスト構造が下を向くようにシート等の上に配置する必要があるが、このような場合に、ポスト構造が何かの障害物に当たったり、シートからの圧力を受けて破損することがある。同様に、裏面研磨工程においても、ポスト構造をシートやワックスを介して保持具の側に配置するが、このような場合にも、ポスト構造が何かの障害物に当たったり、シートからの圧力を受けて破損することがある。また、電極パッド１４２にプローブピンを立てて素子の特性を測定するときに、プローブピンがポスト構造に接触して損傷することがある。そして、電極パッド１４２にワイヤボンディングを行うときに、ワイヤやその保持具がポスト構造に接触して損傷することがある。さらに、ポスト構造が形成されたウエハーレベルで商取引されることがあるが、この場合にも、ウエハーのハンドリングに際してポスト構造に損傷を与えてしまうことがある。上記特許文献１は、メサ構造の層間絶縁膜１３０に無機絶縁膜を用いてメサ構造の機械的強度を向上しているが、これでも依然としてメサ構造の破損や、製造工程中に起こり得るであろう外力から、メサ構造を十分に保護することができていない。
【０００７】
従って本発明の目的は、従来技術の課題を解決し、メサ構造あるいはポスト構造を外部から保護することができる、ＶＣＳＥＬを提供することにある。
さらに本発明の目的は、製造工程中におけるメサ構造あるいはポスト構造の損傷を防ぎ、歩留まりおよび素子寿命を改善したＶＣＳＥＬおよびその製造方法を提供する。
【０００８】
【課題を解決するための手段】
本発明に係る、ポスト構造を有する選択酸化型の面発光型半導体レーザは以下の構成を有する。表面に半導体層を含む基板と、前記基板上に形成された前記ポスト構造と、前記基板上に離間して形成された複数の突出部とを含み、前記複数の突出部は、前記ポスト構造と同程度の高さを有する。ポスト構造の周囲に複数の突出部を設けることで、ポスト構造を外部からの荷重や衝撃から保護することができる。また、突出部の高さがポスト構造と同程度であることから、ポスト構造の上面の保護も好適に行うことができる。特に、ポスト構造が下向きとなるように基板がハンドリングされた場合であっても、これらの突出部によりポスト構造の破損、損傷を防止することができる。本発明では、製造工程中におけるポスト構造の破損、損傷を効果的に防ぐことで、高歩留まりおよび高寿命の面発光型半導体レーザを提供することができる。
【０００９】
好ましくは、ポスト構造と前記複数の突出部は、同一の半導体層を含み、かつ、前記ポスト構造と前記複数の突出部との上面が実質的に同一の高さである。さらに、突出部は、ポスト構造を保護する以外に、突出部の上面に電極層を形成することで電極パッドとしても利用することができる。さらに、突出部の上面に、チップの型番等を示し名前を記入したり、あるいは、突出部をアライメントマークに利用することも可能である。たとえば、突出部の上面に電極パッドとして利用する場合に、同時に、アライメントマークを形成し、ワイヤボンディングのときに利用するようにしてもよい。
【００１０】
他の発明に係る選択酸化型の面発光型半導体レーザは、以下の構成を有する。
表面に半導体層を含む基板と、前記基板上に形成される前記ポスト構造と、前記ポスト構造の周囲を包囲するように形成された包囲部とを含み、前記包囲部は、前記ポスト構造と同程度の高さを有する。ポスト構造の周囲を包囲部により包囲することで、ポスト構造を外力から保護することができる。
【００１１】
好ましくはポスト構造と前記包囲部は、同一の半導体層を含み、かつ、前記ポスト構造と前記包囲部が実質的に同一の高さを有する。また、包囲部は、ポスト構造の外形に対応した形状を有し、ポスト構造の上面に形成された第１の電極層は、包囲部に形成された開口を通して、包囲部の外側の基板上に形成された電極パッドと接続されるようにしてもよい。
【００１２】
他の発明に係る選択酸化型の面発光型半導体レーザは、表面に半導体層を含む基板と、前記基板の外周に沿って形成され、かつその中央部に開口を含む外周部と、前記開口内に配される前記ポスト構造とを含み、前記外周部は、前記ポスト構造と同程度の高さを有する。基板の外周に沿った外周部を形成することによっても、ポスト構造を外力から好適に保護することができる。
【００１３】
上述したポスト構造は、好ましくは、活性領域と、該活性領域の両側に配される第１、第２の半導体多層反射膜と、前記第１、第２の半導体多層反射膜の間に配される電流狭窄層とを含む。電流狭窄層は、ポスト構造の側面から酸化された酸化領域をその周縁部に含む。
【００１４】
本発明に係る、ポスト構造を有する選択酸化型の面発光型半導体レーザを製造する方法は以下のステップを有する。基板上に複数の半導体層を積層するステップと、前記複数の半導体をエッチングすることにより、基板上に前記ポスト構造と、前記ポスト構造の周囲にポスト構造を保護するための保護構造とを形成するステップと、前記ポスト構造に含まれるＡｌＡｓを含む半導体層の一部をポスト構造の側面より酸化させ、前記ポスト構造内に電流狭窄層を形成するステップと、前記ポスト構造および前記保護構造を含む領域に絶縁膜を形成するステップと、前記ポスト構造の上面において前記絶縁膜に開口を形成するステップと、所定形状に加工された電極層を前記ポスト構造および前記保護構造の上面に形成するステップと、を有する。
【００１５】
好ましくは保護構造は、前記ポスト構造の周囲に離間して形成された複数の突出部を含む。または保護構造は、前記ポスト構造の外周を包囲する包囲部を含むものでもよい。さらに保護構造は、前記基板の外周に沿って延在する外周部を含むものでもよい。
【００１６】
【発明の実施の形態】
以下、本発明の第１の実施の形態を図面を参照して説明する。図１（ａ）は第１の実施の形態に係るＶＣＳＥＬの斜視図、同図（ｂ）はその平面図である。同図のＶＣＳＥＬは、ウエハー上に複数形成されたレーザ素子の一つを表し、このレーザ素子に電極が形成された時点を示している。
【００１７】
ＶＣＳＥＬ１は、基板１０と、基板１０上に形成された円柱状のポスト構造２０と、基板１０上に離間して形成された３つのポスト保護用の角柱状の突出部３０、３１、３２が形成されている。なお、本発明における基板とは、ポスト構造２０を支持するために必要な半導体層を含む広い概念を意味するものと定義する。
【００１８】
基板１０およびポスト構造の詳細を説明する。図２は、ポスト構造の中心部を切断したときの断面図である。同図に示すように、基板１０は、ＧａＡｓ基板１１上にｎ型のＡｌＧａＡｓからなる下部半導体多層反射膜１２およびシリコン窒化物等の層間絶縁膜１３を含む。図１では、層間絶縁膜１３がポスト構造２０の周辺の底部を形成する面として露出された状態で示されている。
【００１９】
ポスト構造２０は、その側面および上面の一部が層間絶縁膜１３によって覆われている。ポスト構造２０は、ｎ型の下部半導体多層反射膜１２の一部と、その上に、アンドープの活性領域１４、ｐ型のＡｌＡｓを含む電流狭窄層１５、ｐ型のＡｌＧａＡｓ層からなる上部半導体多層反射膜１６、ｐ型のＧａＡｓからなるコンタクト層１７、層間絶縁膜１３、およびＡｕを含むｐ側の電極層１８を含む。層間絶縁膜１３は、ポスト構造２０の上面において円形状の開口が形成され、この開口を介して環状の電極層１８(図１のハッチング領域)がコンタクト層１７と電気的に接続される。電極層１８の中央の開口がレーザ光の出射窓１８ａを形成する。また、ｎ側の電極層１９は、ＧａＡｓ基板１１の裏面に形成される。
【００２０】
一方、突出部３０、３１、３２は、後述するように、ポスト構造と同一の製造プロセスによって形成することができ、従って、突出部３０、３１、３２は、基板１０上に、ポスト構造２０と同一構成の半導体層を有する。すなわち、突出部３０、３１、３２は、下部半導体多層反射膜１２の一部、アンドープの活性領域１４、ｐ型のＡｌＡｓを含む電流狭窄層１５、ｐ型のＡｌＧａＡｓ層からなる上部半導体多層反射膜１６、ｐ型のＧａＡｓからなるコンタクト層１７、層間絶縁膜１３、およびＡｕを含むｐ側の電極層１８(図１のハッチング領域)を含む。但し、突出部３０、３１、３２の上面において層間絶縁膜１３に必ずしも開口を設ける必要はなく、突出部３０、３１、３２の電極層１８は平坦である。
【００２１】
突出部３０は、他の突出部３１、３２と異なり、その電極層３０ａがポスト構造２０のｐ側電極層１８と接続される。電極層３０ａは、ボンディングパッド面として利用することができるように、突出部３０の上面の面積が所望の大きさに選択される。電極層３０ａが接続部３３を介して電極層１８と同時に形成されるように、電極層１８のパターンを形成する(図１参照)。
【００２２】
このように、基板１０上に、ポスト構造２０と、その周囲に３つの保護構造としての突出部３０、３１、３２を配置させ、それらの高さを同じくすることで、ポスト構造２０を外部からの予期しえない加重や衝撃から保護することができる。特に、スクライブ等の製造プロセス中に、ポスト構造２０が下向きとなるようにウエハーを載置する場合、突出部３０、３１、３２が載置面に当接され、ポスト構造２０の上面（電極層１８）にかかる圧力が分散され、さらに、側面からの他の物体によって破損、損傷、圧壊されることが防止される。
【００２３】
突出部３０、３１、３２の形状は、必ずしも角柱状に限るものではなく、円柱状であっても良い。同様に、ポスト構造２０も円柱状に限るものではなく、角柱状であってもよい。また、突出部の数を３つとしたのは、ポスト構造が下向きとなるようにウエハーを載置したとき、少なくとも３点で支持すれば安定性が良いが、それ以下の数であると安定性に欠け、ポスト構造の保護に十分ではないためである。但し、突出部の数は、３つ以上であってもよいことは勿論である。好ましくは、ポスト構造が突出部を結ぶ空間の内部に位置されるように、突出部を配置することが望ましい。
【００２４】
さらに、突出部３０、３１、３２は、ポスト構造２０と同一の製造プロセスにより形成する場合には、その高さが同一となるが、必ずしも、ポスト構造の製造プロセスと同一にし、かつその高さを同一にする必要はない。突出部は、ポスト構造２０の周辺に配置されれば、ポスト構造２０の側面への加重や衝撃を防止することができるため、突出部の高さは、ポスト構造よりも低くてもよい。この場合には、例えば、突出部の上面の金属層が無いものであっても良いし、層間絶縁膜や、さらには、他の半導体層が無いものであっても良い。
【００２５】
さらに、突出部３０、３１、３２の高さを、ポスト構造２０よりも高くするものであっても良い。この場合、ウエハーが逆さ向きに載置されたとき、突出部３０、３１、３２の上面が、ウエハーの載置面に当接され、ポスト構造２０の電極層１８は、その載置面から離間されるため、電極層１８を好適に保護することができる。例えば、突出部３０、３１、３２の上面に、さらに他の層を形成することで、ポスト構造２０の上面よりも高くすることができる。
【００２６】
次に本発明の第２の実施の形態に係るＶＣＳＥＬを図３に示す。第２の実施の形態に係るＶＣＳＥＬ２は、突出部３１の上面の電極層３１ａをｎ側の電極層（ボンディングパッド面）として利用するものである。この場合、基板の裏面のｎ側電極層１９は不要である。突出部３１は、上記第１の実施の態様と同様に、ポスト構造２０と同一構成の半導体層を含む。但し、上面に形成された金属層３１ａは、突出部３１の側面から基板１０の層間絶縁膜１３に形成されたコンタクトホール１３ａを介してｎ型の下部半導体多層反射膜１２と電気的に接続される。
コンタクトホール１３ａは、ポスト構造２０の上面の層間絶縁膜１３の開口と同時に形成することができ、電極層３０ａのパターンを変更することで、電極層３０ａとポスト構造２０の電極層１８とを同時に形成することができる。
【００２７】
第２の実施の形態によれば、突出部３１をｎ側の電極パッド３１ａとして利用することで、ｎ側とｐ側の電極パッド３０ａ、３１ａを同一の高さにすることができ、このため、ワイヤボンディングやフリップチップ等の電極配線をするときの操作性が容易となる利点がある。さらに、ｎ側の電極を、ｎ型の下部半導体多層反射膜１２と電気的に接続する、いわゆるイントラキャビティ構造とすることでレーザ素子の応答特性を向上させることができる。
【００２８】
突出部３１に加えて、突出部３２の電極層３２ａを同様のｎ側電極パッドとして利用することも可能である。あるいは、突出部３２の電極層３２ａを、電極パッドとしてではなく、テスト用の電極面として利用することもできる。この場合、電極層３２ａには、ワイヤボンディング等の接続は行われない。
【００２９】
さらに突出部３０、３１、３２の上面の電極層を利用する場合、突出部の側面を傾斜させることが望ましい。傾斜が直角であるとその部分の電極層のステップカバレッジが悪くなるので、緩やかな傾斜により配線接続を容易にする。
【００３０】
次に本発明の第３の実施の形態を図４に示す。第３の実施の形態に係るＶＣＳＥＬ３は、ポスト構造２０の外周を包囲するような環状の包囲部４０が形成されている。包囲部４０は、ポスト構造２０と同一のプロセスによって同一構成の半導体層を含むように形成される。ポスト構造２０のｐ側電極層１８は、ポスト構造２０の側面から接続部３３を介して基板１０上に延在し、さらに、包囲部４０の一部に形成されたスロット状の開口４１を介して、ｐ側の電極パッド４２に接続される。
【００３１】
包囲部４０によって、実質的にポスト構造２０の側面を包囲し、かつ、その高さをポスト構造２０と同じ高さにすることで、第１、第２の実施態様と同様に、ポスト構造２０を外力から保護することができる。さらに、ｐ側の電極パッド４２が基板１０上に形成されているため、電極層１８から電極パッド４２への配線が平坦な面を利用するため、その配線接続が容易となる。
【００３２】
第３の実施の形態において、包囲部４０の高さは、ポスト構造２０の高さと同程度であれば十分であり、必ずしも、それらが同一の高さである必要はない。包囲部４０の高さは、ポスト構造２０の高さよりも低くても良いし、それよりも高くても良い。また、ここでは、ポスト構造２０が円柱状をしていることに合わせて、包囲部４０を環状としてが、この形状も適宜変更可能である。第１および第２の実施の形態のときに利用した突出部３０、３１、３２を追加することも可能である。この場合、突出部３０の上面をｐ側電極パッドに利用し、突出部３１の上面をｎ側電極パッドに利用しても良い。
【００３３】
次に本発明の第４の実施の形態を図５に示す。第４の実施の形態に係るＶＣＳＥＬ４は、基板１０の外周に沿って突出した面が形成された外周部５０を有する。ここでの基板１０の外周は、ウエハーのスクライブラインまたはダイシングラインに沿って各レーザ素子を切り出したときのチップの外形を意味する。外周部５０の中央には、矩形状の開口５１が形成され、開口５１内にポスト構造２０が配置されている。外周部５０の上面には層間絶縁膜１３を介して電極パッド５２が形成され、電極パッド５２は、ポスト構造２０のｐ側電極層１８に接続部３３を介して接続される。
【００３４】
外周部５０の上面は、層間絶縁膜１３上に形成されている電極パッド５２を除き、層間絶縁膜１３によって覆われている。層間絶縁膜１３の下地は、ｐ型のＧａＡｓ層（コンタクト層）でありＡｌを含まないため(図２参照)、Ａｌが入っている場合に形成されるＡｌ酸化膜による層間絶縁膜１３との密着力低下が防止され、層間絶縁膜１３の剥離を効果的に抑制することができる。
【００３５】
次に本発明の第５の実施の形態を図６に示す。第５の実施の形態に係るＶＣＳＥＬ５は、第４の形態をさらに改良し、外周部６０を、基板の外周よりも内側にオフセットされて形成される。オフセット量Ｓをダイシングまたはスクライブラインの幅に合わせて、その幅と同等もしくはそれよりも大きくすることで、各レーザ素子の切り出しを容易にすることができる。さらに、本発明の第４の実施例と同様に、層間絶縁膜１３の下地は、ｐ型のＧａＡｓ層（コンタクト層）でありＡｌを含まないため(図２参照)、Ａｌが入っている場合に形成されるＡｌ酸化膜による層間絶縁膜１３との密着力低下が防止され、層間絶縁膜１３の剥離を効果的に抑制することができる。
【００３６】
次に、図面を参照しながら上記第１の実施の形態に係るＶＣＳＥＬの製造工程を図７の工程断面図を用いて説明する。図７（ａ）に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、半絶縁性ＧａＡｓ基板１１の（１００）面上に、ｎ型のＡｌ_0.8Ｇａ_0.2Ａｓ層とｎ型のＡｌ_0.1Ｇａ_0.9Ａｓ層との複数層積層体よりなる下部半導体多層反射膜１２と、アンドープのＡｌ_0.4Ｇａ_0.6Ａｓ層よりなるスペーサ層と、アンドープのＡｌ_0.2Ｇａ_0.8Ａｓ層よりなる障壁層とアンドープのＧａＡｓ層よりなる量子井戸層との積層体よりなる活性領域１４と、ｐ型の電流狭窄層（ＡｌＡｓ層）１５と、p型のＡｌ_0.8Ｇａ_0.2Ａｓ層とｐ型のＡｌ_0.1Ｇａ_0.9Ａｓ層との複数層積層体よりなる上部半導体多層反射膜１６と、ｐ型のＧａＡｓからなるコンタクト層１７とを、順次積層する。
【００３７】
下部半導体多層反射膜１２は、ｎ型のＡｌ_0.8Ｇａ_0.2Ａｓ層とｎ型のＡｌ_0.1Ｇａ_0.9Ａｓ層との複数層積層体よりなるが、各層の厚さはλ／４ｎ_ｒ（但し、λは発振波長、ｎ_ｒは媒質中の光学屈折率）に相当し、混晶比の異なる層を交互に３６．５周期積層してある。ｎ型不純物としてシリコンをドーピングした後のキャリア濃度は３×１０^１８ｃｍ^−３である。
【００３８】
活性領域１４は、アンドープのＧａＡｓ層よりなる厚さ８ｎｍの量子井戸活性層とアンドープのＡｌ_0.2Ｇａ_0.8Ａｓ層よりなる厚さ５ｎｍの障壁層とを交互に積層した積層体（但し、外層は障壁層）が、アンドープのＡｌ_0.4Ｇａ_0.6Ａｓ層よりなるスペーサ層の中央部に配置され、量子井戸活性層と障壁層とを含むスペーサ層の膜厚がλ／ｎ_ｒの整数倍となるよう設計されている。このような構成の活性領域１４から波長８５０ｎｍの放射光を得る。
【００３９】
上部半導体多層反射膜１６はp型のＡｌ_0.8Ｇａ_0.2Ａｓ層とp型のＡｌ_0.1Ｇａ_0.9Ａｓ層との複数層積層体よりなる複数積層体である。各層の厚さは下部多層反射膜２と同様にλ／４ｎ_ｒであり、混晶比の異なる層を交互に２２周期積層してあるが、この周期数は下方に設けた電流狭窄層（ＡｌＡｓ層）１５およびコンタクト層１７を加えた数である。p型不純物として炭素をドーピングした後のキャリア濃度は４×１０¹⁸ｃｍ^-3である。
【００４０】
上部半導体多層反射膜１６の周期数（層数）を下部半導体多層反射膜１２のそれよりも少なくしてある理由は、反射率に差を設けて発振光を基板上面より取り出すためである。また、詳しくは述べないが、素子の直列抵抗を下げるため、上部半導体多層反射膜１６中には、Ａｌ_0.8Ｇａ_0.2Ａｓの層とＡｌ_0.1Ｇａ_0.9Ａｓの層との間に、その中間のアルミニウム組成比を有する中間層を介在させることができる。
【００４１】
コンタクト層１７は厚さ２０ｎｍのp型ＧａＡｓ層として、p側電極１８とコンタクト性の向上を図った。p型不純物として亜鉛をドーピングした後のキャリア濃度は１×１０¹⁹ｃｍ^-3である。
【００４２】
次に、レーザ基板を成長室から取り出し、基板上に複数のＳｉＯ_２のマスクパターンを形成する。マスクパターンは、第１の実施の形態（図１）のポスト構造２０、および突出部３０、３１、３２の対応する形状を有する。これらをマスクにして、図７（ｂ）に示すように、下部半導体多層反射膜１２の一部が露出するまで異方性エッチングが行われ、これにより、ポスト構造２０および突出部３０、３１、３２の主要部が構成される。なお、図面では便宜上、ポスト構造２０の両側に突出部３０、３１を示している。
【００４３】
次に、基板を、窒素をキャリアガス（流量：２リットル／分）とする３５０℃の水蒸気雰囲気に３０分間晒す。これにより、図７（ｃ）に示すように、ポスト構造２０および突出部３０、３１、３２に含まれるＡｌＡｓ層１５が、その側面から酸化開始される。ポスト構造２０には、ポスト形状を反映した酸化領域１５ａが形成される。酸化領域１５ａは、導電性が低下し電流狭窄部となるが、同時に周囲の半導体層に比べ光学屈折率が半分程度（〜１．６）である関係から、光閉じ込め領域としても機能する。酸化されずに残った非酸化領域は電流注入部となる。突出部３０、３１、３２のＡｌＡｓ層１５の周縁も同時に酸化される。
【００４４】
次に、図８（ｄ）に示すように、基板上に層間絶縁膜１３が形成される。ポスト構造２０および突出部３０、３１、３２が層間絶縁膜１３によって覆われる。
そして、図８（ｅ）に示すようにポスト構造２０の上面には、電極層１８とコンタクト層１７の電気的接続のために開口１３ｂが形成される。なお、第２の実施の態様の場合には、基板上のｎ型の下部半導体多層反射膜１２との電気的接続を取るために、層間絶縁膜１３にコンタクトホール１３ａ（図３参照）が同時に形成される。
【００４５】
次に、基板上に電極層が形成され、図８（ｆ）に示すように、電極層をパターンニングする。ポスト構造２０の上面において、コンタクト層１７に電気的に接続されたｐ側電極層１８が形成され、この電極層１８は、突出部３０の上面にまで延在される。同時に、突出部３１、３２の上面にも金属層が形成される。こうして、ポスト構造２０の周囲に、ポスト構造と同じ高さを有する突出部３０、３１、３２が形成される。
【００４６】
次に、基板１１の裏面側にｎ側電極層１９が形成される。また、第２の実施の形態の場合には、図８（ｆ）に示すｐ側電極層のパターンニングと同時に、ｎ側電極層１９が形成される（図３参照）。以上の工程を経て、図１または図３に示す実施の形態に係るＶＣＳＥＬを得ることができる。
【００４７】
第３の実施の形態に係るＶＣＳＥＬ（図４）や第４の実施の形態に係るＶＣＳＥＬ（図５）についての製造工程は、基本的に図７および図８の工程と同じであり、ポスト構造２０をエッチングするときのマスク形状を包囲部４０や外周部５０の形状に合わせればよい。
【００４８】
以上本発明の好ましい実施例について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００４９】
第１の実施の形態の突出部は、ポスト構造を保護するほかに、電極パッド面として利用することができると述べてが、これ以外にも、たとえばアライメントマークを付すことが可能である。特に、電極パッド面として利用する場合には、ボンディングワイヤの位置決めが必要となるが、電極パッド面にスリット状の切り溝を形成することで、これをアライメントマークとして利用することが可能であるし、電極パッド以外突出部上面に金属層を用いたアライメントマークを形成することも可能である。さらに、突出部の上面に、レーザ素子の型番等の名前や番号を付すことも可能である。
【００５０】
さらに上記実施の態様では、ポスト構造と、これを保護する突出部、包囲部および外周部は、いずれもポスト構造から物理的に離間されているが、必ずしもそれに限らず、突出部、包囲部、外周部の一部が、例えば図９に示すよう、ポスト構造２０と連結部７０により連結されるものであってもよい。この場合でも、ポスト構造２０を保護することは勿論可能である。連結部７０は、ポスト構造２０、突出部、包囲部、外周部と同程度の高さを有していれば良い。
【００５１】
【発明の効果】
本発明によれば、ポスト構造を有する選択酸化型の面発光型半導体レーザにおいて、ポスト構造を保護する保護構造（複数の突出部、包囲部、外周部等）を設けたことにより、製造工程中におけるポスト構造に予期せぬ外力が与えられるような場合であっても、保護構造によってポスト構造が損傷したり圧壊するのを防ぐことができる。この結果、面発光型半導体レーザの歩留まりおよび寿命を従来と比べて向上させることができる。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の第１の実施の形態に係る面発光型半導体レーザの模式的な斜視図、図１（ｂ）はその平面図である。
【図２】図２は、ポスト構造の構成をより詳細に示す断面図である。
【図３】図３(ａ)は、第２の実施の形態に係る面発光型半導体レーザの模式的な斜視図、図３（ｂ）はその平面図である。
【図４】図４(ａ)は、第３の実施の形態に係る面発光型半導体レーザの模式的な斜視図、図４（ｂ）はその平面図である。
【図５】図５(ａ)は、第４の実施の形態に係る面発光型半導体レーザの模式的な斜視図、図５（ｂ）はその平面図である。
【図６】図６(ａ)は、第５の実施の形態に係る面発光型半導体レーザの模式的な斜視図、図６（ｂ）はその平面図である。
【図７】図７（ａ）、（ｂ）、（ｃ）は、第１の実施の形態に係る面発光型半導体レーザの製造工程を示す断面図である。
【図８】図８（ｄ）、（ｅ）、（ｆ）は、第１の実施の形態に係る面発光型半導体レーザの製造工程を示す断面図である。
【図９】面発光型半導体レーザの変形例を示す図である。
【図１０】図１０（ａ）は従来のＶＣＳＥＬの模式的な平面図、図１０（ｂ）はその側面図である。
【符号の説明】
１、２、３、４、５ＶＣＳＥＬ１１ＧａＡｓ基板
１２下部半導体多層反射膜１３層間絶縁膜
１４活性領域１５電流狭窄層
１６上部半導体多層反射膜１７コンタクト層
１８ｐ側電極層１９ｎ側電極層
２０ポスト構造３０突出部
３１突出部３２突出部
４０包囲部４１開口
４２電極パッド５０外周部
５１開口５２電極パッド
６０外周部７０連結部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a surface emitting semiconductor laser used as a light source for optical information processing and optical communication, or a light source for data storage using light, and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, in the technical fields such as optical communication and optical recording, interest in surface-emitting semiconductor lasers (vertical-cavity surface-emitting lasers; hereinafter referred to as VCSELs) has increased. One reason for this is that the VCSEL is excellent in that it has a low threshold current and low power consumption, a circular light spot can be easily obtained, and evaluation in a wafer state and a two-dimensional array of light sources are possible. Features.
[0003]
In the VCSEL, a mesa structure or a post structure, which is a laser oscillation part, is formed so as to protrude from the substrate. Therefore, a problem of the mechanical strength of the post structure has been pointed out. For example, Patent Document 1 discloses a VCSEL that prevents the mesa structure from dropping and improves the lifetime of the element by covering the edge and side surfaces of the upper surface of the post structure with a silicon oxynitride film that is an inorganic insulating film. .
[0004]
[Patent Document 1]
JP-A-11-340565
[0005]
[Problems to be solved by the invention]
However, the conventional VCSEL has the following problems. FIG. 10 is a plan view and a side view showing a schematic configuration of a conventional VCSEL. A VCSEL mesa structure or post structure 110 is formed by etching a compound semiconductor layer stacked on a semiconductor substrate 100. The side surface and part of the surface of the post structure 110 are covered with the interlayer insulating film 130, and the p-side electrode 140 processed into a predetermined pattern is formed via the interlayer insulating film 130. The p-side electrode 140 is connected from the side surface of the post structure 110 to the electrode pad 142 on the substrate which is the bottom of the post. Further, an n-side electrode 120 is formed on the back surface of the semiconductor substrate 100, and laser light oscillation is obtained from the mesa structure by injecting current from these electrodes.
[0006]
Since the post structure 110 protrudes about several microns from the substrate, mechanical loads and impacts are unexpectedly applied to the post structure from the outside in various manufacturing processes up to the completion of the laser element. It may cause dropping or peeling of the p-side electrode. For example, when cutting individual laser elements from a wafer in a scribing process, it is necessary to place the wafer on a sheet or the like so that the post structure faces downward. It may hit an obstacle or be damaged by pressure from the seat. Similarly, in the backside polishing process, the post structure is arranged on the side of the holder via a sheet or wax, but in such a case, the post structure hits an obstacle or pressure from the sheet. May be damaged. Further, when measuring the characteristics of the element with the probe pin standing on the electrode pad 142, the probe pin may come into contact with the post structure and be damaged. When wire bonding is performed on the electrode pad 142, the wire or its holder may come into contact with the post structure and be damaged. Further, there are cases where the business is carried out at the wafer level on which the post structure is formed. In this case, the post structure may be damaged when the wafer is handled. In Patent Document 1, the mechanical strength of the mesa structure is improved by using an inorganic insulating film for the interlayer insulating film 130 of the mesa structure. However, this may still occur in the mesa structure or during the manufacturing process. The mesa structure cannot be sufficiently protected from the brazing external force.
[0007]
Accordingly, an object of the present invention is to provide a VCSEL capable of solving the problems of the prior art and protecting the mesa structure or the post structure from the outside.
A further object of the present invention is to provide a VCSEL that prevents damage to the mesa structure or post structure during the manufacturing process, and improves yield and device lifetime, and a method for manufacturing the VCSEL.
[0008]
[Means for Solving the Problems]
A selective oxidation type surface emitting semiconductor laser having a post structure according to the present invention has the following configuration. A substrate including a semiconductor layer on a surface; the post structure formed on the substrate; and a plurality of protrusions formed on the substrate so as to be spaced apart from each other. Has the same height. By providing a plurality of protrusions around the post structure, the post structure can be protected from external loads and impacts. Further, since the height of the protruding portion is approximately the same as that of the post structure, the upper surface of the post structure can be suitably protected. In particular, even when the substrate is handled so that the post structure faces downward, these protrusions can prevent the post structure from being damaged or damaged. In the present invention, it is possible to provide a surface emitting semiconductor laser with a high yield and a long life by effectively preventing the damage and damage of the post structure during the manufacturing process.
[0009]
Preferably, the post structure and the plurality of protrusions include the same semiconductor layer, and upper surfaces of the post structure and the plurality of protrusions are substantially the same height. Further, in addition to protecting the post structure, the protrusion can be used as an electrode pad by forming an electrode layer on the upper surface of the protrusion. Furthermore, it is possible to indicate the model number of the chip on the upper surface of the protruding portion and write a name, or to use the protruding portion as an alignment mark. For example, when used as an electrode pad on the upper surface of the protrusion, an alignment mark may be formed at the same time and used for wire bonding.
[0010]
A selective oxidation surface emitting semiconductor laser according to another invention has the following configuration.
A substrate including a semiconductor layer on a surface; the post structure formed on the substrate; and an enclosure formed so as to surround a periphery of the post structure, the enclosure being the same as the post structure. Has a height of about. By surrounding the post structure with the surrounding portion, the post structure can be protected from external force.
[0011]
Preferably, the post structure and the surrounding portion include the same semiconductor layer, and the post structure and the surrounding portion have substantially the same height. The surrounding portion has a shape corresponding to the outer shape of the post structure, and the first electrode layer formed on the upper surface of the post structure is formed on the substrate outside the surrounding portion through the opening formed in the surrounding portion. You may make it connect with the formed electrode pad.
[0012]
A selective oxidation type surface emitting semiconductor laser according to another invention includes a substrate including a semiconductor layer on a surface thereof, an outer peripheral portion formed along an outer periphery of the substrate and including an opening at a central portion thereof, and an inner portion of the opening. And the outer peripheral portion has the same height as the post structure. The post structure can also be suitably protected from external force by forming the outer peripheral portion along the outer periphery of the substrate.
[0013]
The post structure described above is preferably disposed between the active region, the first and second semiconductor multilayer reflective films disposed on both sides of the active region, and the first and second semiconductor multilayer reflective films. A current confinement layer. The current confinement layer includes an oxidized region oxidized from a side surface of the post structure at a peripheral portion thereof.
[0014]
A method of manufacturing a selective oxidation type surface emitting semiconductor laser having a post structure according to the present invention includes the following steps. Laminating a plurality of semiconductor layers on a substrate, and etching the plurality of semiconductors to form the post structure on the substrate and a protective structure for protecting the post structure around the post structure. A step of oxidizing a part of a semiconductor layer containing AlAs included in the post structure from a side surface of the post structure to form a current confinement layer in the post structure; and a region including the post structure and the protective structure Forming an insulating film on the upper surface of the post structure, forming an opening in the insulating film on the upper surface of the post structure, forming an electrode layer processed into a predetermined shape on the upper surface of the post structure and the protective structure, Have
[0015]
Preferably, the protection structure includes a plurality of protrusions formed around the post structure. Alternatively, the protective structure may include a surrounding portion that surrounds the outer periphery of the post structure. Further, the protective structure may include an outer peripheral portion extending along the outer periphery of the substrate.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1A is a perspective view of a VCSEL according to the first embodiment, and FIG. 1B is a plan view thereof. The VCSEL in the figure represents one of a plurality of laser elements formed on the wafer, and shows the time when an electrode is formed on the laser element.
[0017]
The VCSEL 1 includes a substrate 10, a columnar post structure 20 formed on the substrate 10, and three post-protecting prism-shaped protrusions 30, 31, and 32 formed on the substrate 10 so as to be separated from each other. Has been. The substrate in the present invention is defined to mean a broad concept including a semiconductor layer necessary to support the post structure 20.
[0018]
Details of the substrate 10 and the post structure will be described. FIG. 2 is a cross-sectional view when the central portion of the post structure is cut. As shown in the figure, a substrate 10 includes a lower semiconductor multilayer reflective film 12 made of n-type AlGaAs and an interlayer insulating film 13 such as silicon nitride on a GaAs substrate 11. In FIG. 1, the interlayer insulating film 13 is shown as being exposed as a surface that forms a bottom portion around the post structure 20.
[0019]
The side surface and part of the upper surface of the post structure 20 are covered with the interlayer insulating film 13. The post structure 20 includes a part of an n-type lower semiconductor multilayer reflective film 12, and an upper semiconductor multilayer composed of an undoped active region 14, a current confinement layer 15 containing p-type AlAs, and a p-type AlGaAs layer. A reflective film 16, a contact layer 17 made of p-type GaAs, an interlayer insulating film 13, and a p-side electrode layer 18 containing Au are included. In the interlayer insulating film 13, a circular opening is formed on the upper surface of the post structure 20, and the annular electrode layer 18 (hatched area in FIG. 1) is electrically connected to the contact layer 17 through the opening. The central opening of the electrode layer 18 forms a laser light emission window 18a. The n-side electrode layer 19 is formed on the back surface of the GaAs substrate 11.
[0020]
On the other hand, the protrusions 30, 31, and 32 can be formed by the same manufacturing process as the post structure, as will be described later. Therefore, the protrusions 30, 31, and 32 are formed on the substrate 10 and the post structure 20. The semiconductor layers have the same structure. That is, the protrusions 30, 31, and 32 are a part of the lower semiconductor multilayer reflective film 12, an undoped active region 14, a current confinement layer 15 containing p-type AlAs, and an upper semiconductor multilayer reflective film comprising a p-type AlGaAs layer. 16, a contact layer 17 made of p-type GaAs, an interlayer insulating film 13, and a p-side electrode layer 18 containing Au (hatching region in FIG. 1). However, it is not always necessary to provide an opening in the interlayer insulating film 13 on the upper surfaces of the protrusions 30, 31, 32, and the electrode layer 18 of the protrusions 30, 31, 32 is flat.
[0021]
Unlike the other protruding portions 31 and 32, the protruding portion 30 has an electrode layer 30 a connected to the p-side electrode layer 18 of the post structure 20. In the electrode layer 30a, the area of the upper surface of the protruding portion 30 is selected to a desired size so that it can be used as a bonding pad surface. The pattern of the electrode layer 18 is formed so that the electrode layer 30a is formed simultaneously with the electrode layer 18 through the connection portion 33 (see FIG. 1).
[0022]
In this way, the post structure 20 and the three protrusions 30, 31, and 32 as protective structures are arranged around the post structure 20 on the substrate 10, and the heights thereof are the same. Protects against unforeseen loads and shocks. In particular, when a wafer is placed so that the post structure 20 faces downward during a manufacturing process such as scribing, the protrusions 30, 31, and 32 are brought into contact with the placement surface, and the upper surface of the post structure 20 (electrode layer) The pressure applied to 18) is distributed, and further, it is prevented from being broken, damaged or crushed by other objects from the side.
[0023]
The shape of the protrusions 30, 31, and 32 is not necessarily limited to a prismatic shape, and may be a cylindrical shape. Similarly, the post structure 20 is not limited to a cylindrical shape, and may be a prismatic shape. In addition, the number of protrusions is three because when the wafer is placed so that the post structure faces downward, it is stable if it is supported at least at three points, but if it is less than that, it is stable. This is because it is not sufficient to protect the post structure. However, of course, the number of protrusions may be three or more. Preferably, it is desirable to arrange the protrusions so that the post structure is located inside the space connecting the protrusions.
[0024]
Further, when the protrusions 30, 31, and 32 are formed by the same manufacturing process as the post structure 20, the protrusions 30, 31, and 32 have the same height. Need not be the same. If the protrusion is disposed around the post structure 20, it is possible to prevent a load or an impact on the side surface of the post structure 20. Therefore, the height of the protrusion may be lower than that of the post structure. In this case, for example, there may be no metal layer on the upper surface of the protruding portion, or there may be no interlayer insulating film or another semiconductor layer.
[0025]
Furthermore, the height of the protrusions 30, 31, 32 may be higher than that of the post structure 20. In this case, when the wafer is placed upside down, the upper surfaces of the protrusions 30, 31, and 32 are brought into contact with the wafer placement surface, and the electrode layer 18 of the post structure 20 is separated from the placement surface. Therefore, the electrode layer 18 can be suitably protected. For example, it is possible to make the height higher than the upper surface of the post structure 20 by forming another layer on the upper surfaces of the protrusions 30, 31, and 32.
[0026]
Next, FIG. 3 shows a VCSEL according to the second embodiment of the present invention. The VCSEL 2 according to the second embodiment uses the electrode layer 31a on the upper surface of the protruding portion 31 as an n-side electrode layer (bonding pad surface). In this case, the n-side electrode layer 19 on the back surface of the substrate is not necessary. The protrusion 31 includes a semiconductor layer having the same configuration as that of the post structure 20 as in the first embodiment. However, the metal layer 31 a formed on the upper surface is electrically connected to the n-type lower semiconductor multilayer reflective film 12 through the contact hole 13 a formed in the interlayer insulating film 13 of the substrate 10 from the side surface of the protruding portion 31. The
The contact hole 13a can be formed simultaneously with the opening of the interlayer insulating film 13 on the upper surface of the post structure 20, and the electrode layer 30a and the electrode layer 18 of the post structure 20 can be simultaneously formed by changing the pattern of the electrode layer 30a. Can be formed.
[0027]
According to the second embodiment, by using the protruding portion 31 as the n-side electrode pad 31a, the n-side and p-side electrode pads 30a and 31a can be made to have the same height. There is an advantage that operability when electrode wiring such as wire bonding and flip chip is performed becomes easy. Furthermore, the response characteristic of the laser element can be improved by employing a so-called intracavity structure in which the n-side electrode is electrically connected to the n-type lower semiconductor multilayer reflective film 12.
[0028]
In addition to the protruding portion 31, the electrode layer 32a of the protruding portion 32 can be used as a similar n-side electrode pad. Alternatively, the electrode layer 32a of the protruding portion 32 can be used not as an electrode pad but as a test electrode surface. In this case, connection such as wire bonding is not performed on the electrode layer 32a.
[0029]
Furthermore, when using the electrode layer on the upper surface of the protrusions 30, 31, 32, it is desirable to incline the side surfaces of the protrusions. When the inclination is a right angle, the step coverage of the electrode layer at that portion is deteriorated, and therefore, the wiring connection is facilitated by the gentle inclination.
[0030]
Next, a third embodiment of the present invention is shown in FIG. The VCSEL 3 according to the third embodiment is formed with an annular surrounding portion 40 that surrounds the outer periphery of the post structure 20. The surrounding portion 40 is formed to include a semiconductor layer having the same configuration by the same process as the post structure 20. The p-side electrode layer 18 of the post structure 20 extends on the substrate 10 from the side surface of the post structure 20 via the connection portion 33, and further passes through a slot-like opening 41 formed in a part of the surrounding portion 40. And connected to the p-side electrode pad 42.
[0031]
By surrounding the side surface of the post structure 20 substantially by the surrounding portion 40 and making the height the same as that of the post structure 20, the post structure 20 is the same as in the first and second embodiments. Can be protected from external force. Furthermore, since the p-side electrode pad 42 is formed on the substrate 10, the wiring from the electrode layer 18 to the electrode pad 42 uses a flat surface, so that the wiring connection is facilitated.
[0032]
In the third embodiment, it is sufficient that the height of the surrounding portion 40 is approximately the same as the height of the post structure 20, and they do not necessarily have to be the same height. The height of the surrounding portion 40 may be lower than the height of the post structure 20 or higher than that. Further, here, the surrounding portion 40 is formed in an annular shape in accordance with the post structure 20 having a columnar shape, but this shape can also be appropriately changed. It is also possible to add the protrusions 30, 31, and 32 used in the first and second embodiments. In this case, the upper surface of the protrusion 30 may be used as a p-side electrode pad, and the upper surface of the protrusion 31 may be used as an n-side electrode pad.
[0033]
Next, a fourth embodiment of the present invention is shown in FIG. The VCSEL 4 according to the fourth embodiment has an outer peripheral portion 50 on which a surface protruding along the outer periphery of the substrate 10 is formed. Here, the outer periphery of the substrate 10 means the outer shape of the chip when each laser element is cut out along the scribe line or dicing line of the wafer. A rectangular opening 51 is formed at the center of the outer peripheral portion 50, and the post structure 20 is disposed in the opening 51. An electrode pad 52 is formed on the upper surface of the outer peripheral portion 50 via the interlayer insulating film 13, and the electrode pad 52 is connected to the p-side electrode layer 18 of the post structure 20 via the connection portion 33.
[0034]
The upper surface of the outer peripheral portion 50 is covered with the interlayer insulating film 13 except for the electrode pads 52 formed on the interlayer insulating film 13. Since the base of the interlayer insulating film 13 is a p-type GaAs layer (contact layer) and does not contain Al (see FIG. 2), the interlayer insulating film 13 is formed with an Al oxide film formed when Al is contained. A decrease in the adhesion force is prevented, and peeling of the interlayer insulating film 13 can be effectively suppressed.
[0035]
Next, FIG. 6 shows a fifth embodiment of the present invention. The VCSEL 5 according to the fifth embodiment is formed by further improving the fourth embodiment by offsetting the outer peripheral portion 60 to the inside of the outer periphery of the substrate. By matching the offset amount S with the width of the dicing or scribe line and making it equal to or larger than the width, it is possible to easily cut out each laser element. Further, as in the fourth embodiment of the present invention, the base of the interlayer insulating film 13 is a p-type GaAs layer (contact layer) and does not contain Al (see FIG. 2). The lowering of the adhesion strength with the interlayer insulating film 13 due to the Al oxide film formed on the first layer is prevented, and the peeling of the interlayer insulating film 13 can be effectively suppressed.
[0036]
Next, the manufacturing process of the VCSEL according to the first embodiment will be described with reference to the drawings with reference to the process cross-sectional view of FIG. As shown in FIG. 7A, n-type Al is formed on the (100) surface of the semi-insulating GaAs substrate 11 by metal organic chemical vapor deposition (MOCVD). _0.8 Ga _0.2 As layer and n-type Al _0.1 Ga _0.9 Lower semiconductor multilayer reflective film 12 composed of a multilayered structure with an As layer, undoped Al _0.4 Ga _0.6 Spacer layer composed of As layer and undoped Al _0.2 Ga _0.8 An active region 14 made of a laminate of a barrier layer made of an As layer and a quantum well layer made of an undoped GaAs layer, a p-type current confinement layer (AlAs layer) 15, and a p-type Al _0.8 Ga _0.2 As layer and p-type Al _0.1 Ga _0.9 An upper semiconductor multilayer reflective film 16 made of a multilayer structure with an As layer and a contact layer 17 made of p-type GaAs are sequentially laminated.
[0037]
The lower semiconductor multilayer reflective film 12 is made of n-type Al. _0.8 Ga _0.2 As layer and n-type Al _0.1 Ga _0.9 It consists of a multi-layered laminate with As layers, but the thickness of each layer is λ / 4n _r (Where λ is the oscillation wavelength, n _r Is equivalent to the optical refractive index in the medium), and layers having different mixed crystal ratios are alternately laminated for 36.5 periods. The carrier concentration after doping silicon as an n-type impurity is 3 × 10 ¹⁸ cm ^-3 It is.
[0038]
The active region 14 includes an 8 nm thick quantum well active layer made of an undoped GaAs layer and an undoped Al layer. _0.2 Ga _0.8 A layered product of 5 nm thick barrier layers composed of As layers alternately (where the outer layer is a barrier layer) is an undoped Al layer. _0.4 Ga _0.6 The spacer layer disposed at the center of the spacer layer made of the As layer and including the quantum well active layer and the barrier layer has a thickness of λ / n. _r It is designed to be an integer multiple of. Radiation light having a wavelength of 850 nm is obtained from the active region 14 having such a configuration.
[0039]
The upper semiconductor multilayer reflective film 16 is made of p-type Al. _0.8 Ga _0.2 As layer and p-type Al _0.1 Ga _0.9 It is a multi-layered product composed of a multi-layered laminate with an As layer. The thickness of each layer is λ / 4n as in the lower multilayer reflective film 2 _r The layers having different mixed crystal ratios are alternately laminated for 22 periods. The number of periods is the sum of the current confinement layer (AlAs layer) 15 and the contact layer 17 provided below. The carrier concentration after doping carbon as a p-type impurity is 4 × 10 ¹⁸ cm ^-3 It is.
[0040]
The reason that the number of periods (number of layers) of the upper semiconductor multilayer reflective film 16 is smaller than that of the lower semiconductor multilayer reflective film 12 is to extract oscillation light from the upper surface of the substrate with a difference in reflectance. Although not described in detail, in order to reduce the series resistance of the element, the upper semiconductor multilayer reflective film 16 includes Al. _0.8 Ga _0.2 As layer and Al _0.1 Ga _0.9 An intermediate layer having an intermediate aluminum composition ratio can be interposed between the As layer and the As layer.
[0041]
The contact layer 17 is a p-type GaAs layer having a thickness of 20 nm, and the contact property with the p-side electrode 18 is improved. The carrier concentration after doping with zinc as a p-type impurity is 1 × 10 ¹⁹ cm ^-3 It is.
[0042]
Next, the laser substrate is removed from the growth chamber and a plurality of SiO ₂ The mask pattern is formed. The mask pattern has the corresponding shapes of the post structure 20 and the protrusions 30, 31, 32 of the first embodiment (FIG. 1). Using these as a mask, anisotropic etching is performed until a part of the lower semiconductor multilayer reflective film 12 is exposed, as shown in FIG. 32 main parts are constructed. For the sake of convenience, the projections 30 and 31 are shown on both sides of the post structure 20 in the drawing.
[0043]
Next, the substrate is exposed to a steam atmosphere at 350 ° C. using nitrogen as a carrier gas (flow rate: 2 liters / minute) for 30 minutes. Thereby, as shown in FIG.7 (c), the AlAs layer 15 contained in the post structure 20 and the protrusion parts 30, 31, and 32 is started to oxidize from the side surface. In the post structure 20, an oxidized region 15a reflecting the post shape is formed. The oxidized region 15a is reduced in conductivity and becomes a current confinement portion. At the same time, the oxidized region 15a also functions as a light confinement region because the optical refractive index is about half (˜1.6) compared to the surrounding semiconductor layer. The non-oxidized region remaining without being oxidized becomes a current injection portion. The periphery of the AlAs layer 15 of the protrusions 30, 31, 32 is also oxidized simultaneously.
[0044]
Next, as shown in FIG. 8D, an interlayer insulating film 13 is formed on the substrate. The post structure 20 and the protrusions 30, 31, 32 are covered with the interlayer insulating film 13.
As shown in FIG. 8 (e), an opening 13 b is formed on the upper surface of the post structure 20 for electrical connection between the electrode layer 18 and the contact layer 17. In the case of the second embodiment, a contact hole 13a (see FIG. 3) is simultaneously formed in the interlayer insulating film 13 in order to establish electrical connection with the n-type lower semiconductor multilayer reflective film 12 on the substrate. It is formed.
[0045]
Next, an electrode layer is formed on the substrate, and the electrode layer is patterned as shown in FIG. A p-side electrode layer 18 electrically connected to the contact layer 17 is formed on the upper surface of the post structure 20, and the electrode layer 18 extends to the upper surface of the protruding portion 30. At the same time, a metal layer is also formed on the upper surfaces of the protrusions 31 and 32. Thus, the protrusions 30, 31, and 32 having the same height as the post structure are formed around the post structure 20.
[0046]
Next, the n-side electrode layer 19 is formed on the back side of the substrate 11. In the case of the second embodiment, the n-side electrode layer 19 is formed simultaneously with the patterning of the p-side electrode layer shown in FIG. 8F (see FIG. 3). Through the above steps, the VCSEL according to the embodiment shown in FIG. 1 or 3 can be obtained.
[0047]
The manufacturing steps for the VCSEL according to the third embodiment (FIG. 4) and the VCSEL according to the fourth embodiment (FIG. 5) are basically the same as the steps of FIG. 7 and FIG. What is necessary is just to match the mask shape when etching 20 with the shape of the surrounding part 40 or the outer peripheral part 50. FIG.
[0048]
The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to the specific embodiments, and various modifications and changes can be made within the scope of the present invention described in the claims. It can be changed.
[0049]
Although the protrusion of the first embodiment can be used as an electrode pad surface in addition to protecting the post structure, other than this, for example, an alignment mark can be attached. In particular, when it is used as an electrode pad surface, positioning of the bonding wire is required. However, by forming a slit-shaped groove on the electrode pad surface, it can be used as an alignment mark. It is also possible to form an alignment mark using a metal layer on the upper surface of the protruding portion other than the electrode pad. Further, it is possible to attach a name or number such as a model number of the laser element to the upper surface of the protruding portion.
[0050]
Furthermore, in the above embodiment, the post structure and the projecting portion, the surrounding portion, and the outer peripheral portion that protect the post structure are all physically separated from the post structure, but the present invention is not limited thereto, and the projecting portion, the surrounding portion, A part of the outer peripheral portion may be connected to the post structure 20 and the connecting portion 70 as shown in FIG. 9, for example. Even in this case, it is of course possible to protect the post structure 20. The connection part 70 should just have the height comparable as the post structure 20, a protrusion part, an enclosure part, and an outer peripheral part.
[0051]
【The invention's effect】
According to the present invention, in a selective oxidation surface emitting semiconductor laser having a post structure, a protective structure (a plurality of protrusions, an enclosing part, an outer peripheral part, etc.) for protecting the post structure is provided. Even in the case where an unexpected external force is applied to the post structure, the protective structure can prevent the post structure from being damaged or collapsed. As a result, the yield and lifetime of the surface emitting semiconductor laser can be improved as compared with the conventional case.
[Brief description of the drawings]
FIG. 1A is a schematic perspective view of a surface emitting semiconductor laser according to a first embodiment of the present invention, and FIG. 1B is a plan view thereof.
FIG. 2 is a cross-sectional view showing the configuration of the post structure in more detail.
FIG. 3A is a schematic perspective view of a surface emitting semiconductor laser according to a second embodiment, and FIG. 3B is a plan view thereof.
FIG. 4A is a schematic perspective view of a surface emitting semiconductor laser according to a third embodiment, and FIG. 4B is a plan view thereof.
FIG. 5 (a) is a schematic perspective view of a surface emitting semiconductor laser according to a fourth embodiment, and FIG. 5 (b) is a plan view thereof.
FIG. 6A is a schematic perspective view of a surface emitting semiconductor laser according to a fifth embodiment, and FIG. 6B is a plan view thereof.
FIGS. 7A, 7B, and 7C are cross-sectional views showing manufacturing steps of the surface emitting semiconductor laser according to the first embodiment. FIGS.
FIGS. 8D, 8E, and 8F are cross-sectional views illustrating manufacturing steps of the surface emitting semiconductor laser according to the first embodiment. FIGS.
FIG. 9 is a view showing a modification of the surface emitting semiconductor laser.
FIG. 10 (a) is a schematic plan view of a conventional VCSEL, and FIG. 10 (b) is a side view thereof.
[Explanation of symbols]
1, 2, 3, 4, 5 VCSEL 11 GaAs substrate
12 Lower semiconductor multilayer reflective film 13 Interlayer insulating film
14 Active region 15 Current confinement layer
16 Upper semiconductor multilayer reflective film 17 Contact layer
18 p-side electrode layer 19 n-side electrode layer
20 Post structure 30 Projection
31 Projection 32 Projection
40 Surrounding part 41 Opening
42 Electrode pad 50 Outer part
51 Opening 52 Electrode pad
60 Outer peripheral part 70 Connecting part

Claims

A selective oxidation type surface emitting semiconductor laser having a post structure,
A substrate including a semiconductor layer on a surface;
A single post structure formed on the substrate;
And at least three protrusions formed apart on the substrate,
Said at least three protrusions have a height comparable to the post structure,
The post structure and the at least three protrusions include the same semiconductor layer, and upper surfaces of the post structure and the at least three protrusions have substantially the same height;
The post structure includes a first electrode layer on an upper surface thereof, and the first electrode layer extends to an upper surface of at least one of the at least three protrusions;
At least one of the at least three protrusions includes a second electrode layer on an upper surface thereof;
The first electrode layer is electrically connected to a first conductivity type semiconductor layer included in the post structure, and the second electrode layer is a second conductivity type semiconductor included on the substrate. The first and second electrode layers function as electrode pads, respectively,
The post structure is located in a space connecting the at least three protrusions;
Surface emitting semiconductor laser.

The post structure includes an active region, first and second semiconductor multilayer reflective films disposed on both sides of the active region, and a current confinement layer disposed between the first and second semiconductor multilayer reflective films. wherein the door, said current confinement layer comprises oxidized region which is oxidized from the side surface of the post structures on the periphery, a surface emitting semiconductor laser according to claim 1.

A method of manufacturing a selective oxidation surface emitting semiconductor laser having a single post structure,
Laminating a plurality of semiconductor layers on a substrate;
Etching the plurality of semiconductors to form the post structure on a substrate and a protective structure for protecting the post structure around the post structure;
Oxidizing a part of the semiconductor layer containing AlAs contained in the post structure from a side surface of the post structure, and forming a current confinement layer in the post structure;
Forming an insulating film in a region including the post structure and the protective structure;
Forming an opening in the insulating film on the top surface of the post structure;
Forming an electrode layer processed into a predetermined shape on the upper surface of the post structure and the protective structure ,
The protective structure includes at least three protrusions formed around the post structure, the post structure and the at least three protrusions include the same semiconductor layer, and the post structure. The upper surfaces of the at least three protrusions have substantially the same height, and the post structure is located inside a space connecting the at least three protrusions;
Manufacturing method of surface emitting semiconductor laser.

The manufacturing method further includes forming an opening in the insulating film and simultaneously forming a contact hole in the insulating film on the substrate, and the electrode layer processed into the predetermined shape is formed on the substrate through the contact hole. The manufacturing method of the surface emitting semiconductor laser of Claim 3 electrically connected with a semiconductor layer.