JP4543013B2 - 液晶表示装置及びその製造方法 - Google Patents

Description

本発明は、液晶表示装置及びその製造方法に関し、特に、データラインのリペア工程を容易にした液晶表示装置及びその製造方法に関する。

近年、情報ディスプレイに関する関心が高まり、携帯が可能な情報媒体の利用への要求が高まるにつれて、既存の表示装置であるブラウン管（ＣＲＴ）を代替する軽量、薄型のフラットパネルディスプレイ（ＦＰＤ）に関する研究及び商業化が重点的に行われている。特に、このようなフラットパネルディスプレイのうち、液晶表示装置（ＬＣＤ）は、液晶の光学的異方性を利用して画像を表現する装置であって、解像度、カラー表示、及び画質などに優れており、ノートブックパソコンやデスクトップパソコンのモニタなどに活発に適用されている。

一般に、液晶表示装置は、マトリクス状に配列された液晶セルに画像情報によるデータ信号を個別に供給して、前記各液晶セルの光透過率を調節することにより、所望の画像を表示できるようにした表示装置である。

以下、一般の液晶表示装置について図７を参照して説明する。
図７は一般の液晶表示装置の構造を概略的に示す分解斜視図である。
図７に示すように、一般の液晶表示装置は、第１基板であるカラーフィルタ基板５と、第２基板であるアレイ基板１０と、カラーフィルタ基板５とアレイ基板１０との間に形成された液晶層３０とから構成される。

カラーフィルタ基板５は、赤（Red；Ｒ）、緑（Green；Ｇ）、青（Blue；Ｂ）のカラーを実現するサブカラーフィルタ７で構成されるカラーフィルタＣと、サブカラーフィルタ７を区分し、液晶層３０を透過する光を遮断するブラックマトリクス６と、液晶層３０に電圧を印加する透明な共通電極８とからなる。

アレイ基板１０上には、縦横に配列されて画素領域Ｐを定義するゲートライン１６とデータライン１７とが形成されている。また、ゲートライン１６とデータライン１７との交差領域には、スイッチング素子である薄膜トランジスタＴが形成されており、各画素領域Ｐには画素電極１８が形成されている。

画素領域Ｐは、カラーフィルタ基板５の１つのサブカラーフィルタ７に対応するサブ画素であり、カラー画像は、赤、緑、青の３つのサブカラーフィルタ７が組み合わせられて得られる。すなわち、赤、緑、青の３つのサブ画素が１つの画素をなし、薄膜トランジスタＴは、前記赤、緑、青のサブ画素にそれぞれ接続されている。

このように構成された液晶表示装置の製造工程は、アレイ基板にスイッチング素子を形成するアレイ工程と、カラーフィルタ基板にカラーフィルタを形成するカラーフィルタ工程とに分けられ、前記アレイ工程により製造されたアレイ基板と前記カラーフィルタ工程により製造されたカラーフィルタ基板とがセル工程で貼り合わせられて液晶表示パネルが製造される。

前記セル工程は、液晶分子の配向のための配向膜形成工程と、セルギャップ形成工程と、セル切断工程と、液晶注入工程とに分けられ、前記アレイ工程や前記カラーフィルタ工程に比べて繰り返される工程が相対的に少ない。

このような工程を経て製造された液晶表示パネルは、品質検査を経て選別され、良品として選別された液晶表示パネルの外側に偏光板をそれぞれ取り付けた後に駆動回路を接続すると液晶表示装置が完成する。

前記液晶表示パネルの品質検査過程では、前記液晶表示パネルの画面にテストパターンを表示して不良画素の有無を検査し、不良画素が発見された場合はこれに対するリペア工程を実施する。

前記液晶表示パネルの不良としては、画素別色相不良、輝点、暗点などの点欠陥と、データラインの断線、隣接した配線間の短絡、静電気によるスイッチング素子の破壊により発生する線欠陥などがある。

前記点欠陥の場合、その分布、個数、類型によって許容されるレベルがあるが、前記線欠陥の場合は、１つでも発生すると製品としての価値がないため致命的である。
また、開口率を向上させるために、画素電極をデータラインにオーバーラップさせるか、近接させて形成した場合は、前記データラインと前記画素電極との間に寄生容量が発生する。これにより、前記データラインの左右に位置する液晶層が所望しない方向に配列されて光漏れが発生するという問題があった。

本発明は、このような問題を解決するためになされたもので、データラインのリペア工程を容易にした液晶表示装置及びその製造方法を提供することを目的とする。

このような目的を達成するために、本発明による液晶表示装置は、基板上に形成されたゲート電極、ゲートライン、及びダミーパターンと、前記ゲート電極及び前記ゲートライン上のすべてと前記ダミーパターン上の一部にガラス粉末で形成された第１絶縁膜と、前記ゲート電極の上部に形成され、ソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子と、前記基板上に前記ゲートラインと交差するように形成され、少なくとも一側面に前記ダミーパターンが位置するデータラインと、前記基板上に形成され、前記ドレイン電極の一部を露出させる第１コンタクトホールを含む第２絶縁膜と、前記基板上に形成され、前記第１コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極とを含み、前記第１絶縁膜は、前記データラインが断線される場合にレーザを用いた溶接が必要な前記ダミーパターンの上部と下部を除外したダミーパターンの一部に形成することを特徴とする。

また、本発明による液晶表示装置の製造方法は、基板上にゲート電極、ゲートライン、及びダミーパターンを形成する段階と、前記ゲート電極及び前記ゲートライン上のすべてと前記ダミーパターン上の一部にガラス粉末で形成された第１絶縁膜を形成する段階と、前記ゲート電極の上部にソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子を形成する段階と、前記ゲートラインと交差し、少なくとも一側面に前記ダミーパターンが位置するように、前記基板上にデータラインを形成する段階と、前記基板上に第２絶縁膜を形成する段階と、前記第２絶縁膜の一部領域を除去して、前記ドレイン電極の一部を露出させる第１コンタクトホールを形成する段階と、前記第１コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極を形成する段階とを含み、前記第１絶縁膜は、前記データラインが断線される場合にレーザを用いた溶接が必要な前記ダミーパターンの上部と下部を除外したダミーパターンの一部に形成することを特徴とする。

本発明による液晶表示装置及びその製造方法は、ダミーパターンを利用したリペアによりリペア工程が単純化するという効果がある。

以下、添付した図面を参照して本発明による液晶表示装置及びその製造方法の好ましい実施の形態を説明する。
図１は、本発明の第１の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。
実際のアレイ基板には、Ｎ個のゲートラインとＭ個のデータラインとが交差してＭ×Ｎ個の画素が存在するが、説明を簡単にするために、図には（ｍ、ｎ）番目の画素のみを示す。

図１に示すように、本発明の第１の実施の形態によるアレイ基板１１０は、外部の駆動回路（図示せず）から走査信号が供給されるゲートライン１１６と、画像信号が供給されるデータライン１１７と、ゲートライン１１６とデータライン１１７との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極１１８とを含む。

前記薄膜トランジスタは、ゲートライン１１６に接続されたゲート電極１２１と、データライン１１７に接続されたソース電極１２２と、画素電極１１８に接続されたドレイン電極１２３とを含む。また、前記薄膜トランジスタは、ゲート電極１２１とソース／ドレイン電極１２２、１２３の絶縁のための第１絶縁膜１１５Ａと、ゲート電極１２１に印加されるゲート電圧によりソース電極１２２とドレイン電極１２３との間に伝導チャネルを形成するアクティブ層１２０’とをさらに含む。そして、ドレイン電極１２３上には第１コンタクトホール１４０Ａが形成された第２絶縁膜（図示せず）が存在し、第１コンタクトホール１４０Ａを介してドレイン電極１２３と画素電極１１８とが電気的に接続される。

また、（ｍ、ｎ＋１：ｍは０以外の自然数、ｎはｍとは異なる０以外の自然数）番目の画素電極１１８ｎ＋１の一部は、該当画素のゲートライン、すなわち、ｎ番目のゲートライン１１６側に延長されて、ゲートライン１１６の一部、すなわち、ゲートライン１１６が突出して構成された第１ストレージ電極１１６’とオーバーラップし、前記オーバーラップした第１ストレージ電極１１６’と（ｍ、ｎ＋１）番目の画素電極１１８ｎ＋１の一部とは、第１絶縁膜１１５Ａを介してストレージキャパシタを構成する。

また、データライン１１７の左右の所定領域には、データライン１１７の断線発生時のリペアのためのダミーパターン１５０が形成されている。ここで、ダミーパターン１５０は、ゲート配線、すなわち、ゲート電極１２１とゲートライン１１６を形成するときに、前記ゲート配線用導電性物質を利用してパターニングすることにより形成する。

本実施の形態においては、データライン１１７の左右両側にそれぞれ１つのダミーパターン１５０が形成された場合を説明しているが、本発明は、これに限定されるものではなく、ダミーパターン１５０をデータライン１１７の一側にのみ形成することもできる。

また、ダミーパターン１５０は、不透明なゲート配線用導電性物質で形成されると共にデータライン１１７と画素電極１１８との間に位置して、データライン１１７と画素電極１１８との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

なお、図中、符号１６０”は第１ストレージ電極１１６’の上部に形成された第２ストレージ電極を示し、第２ストレージ電極１６０”は、前記第２絶縁膜に形成された第２コンタクトホール１４０Ｂを介して、上部の（ｍ、ｎ＋１）番目の画素電極１１８ｎ＋１と電気的に接続される。

本実施の形態においては、第１絶縁膜１１５Ａとして、誘電率の小さいガラス粉末を使用し、前記ガラス粉末の場合は、プリンティング又はコーティング後に焼結する方式でパターンを形成する。

また、前記ガラス粉末からなる第１絶縁膜１１５Ａは、ゲート電極１２１、ゲートライン１１６、及びダミーパターン１５０の上部のみを覆うようにパターニングされているが、本発明はこれに限定されるものではない。

このように、ゲート配線形成時、データライン１１７の左右にダミーパターン１５０を形成し、その上部にガラス粉末を使用して第１絶縁膜１１５Ａを形成することにより、ダミーパターン１５０を利用したデータライン１１７のリペアが可能になると共に、光漏れ防止領域としての活用が可能になる。

また、ゲート絶縁膜である第１絶縁膜１１５Ａとして、誘電率の小さいガラス粉末を使用することにより、薄膜トランジスタの電気的特性が実質的に向上する。

前記液晶表示装置の製造工程は、基本的に、薄膜トランジスタを含むアレイ基板の製造に複数のマスク工程（すなわち、フォトリソグラフィ工程）を必要とするため、生産性の面で前記マスク工程の数を減らす方法が要求されている。

図２Ａ〜図２Ｈは、図１のアレイ基板の製造工程を順次示すIIａ−IIａ’線及びIIｂ−IIｂ’線断面図であり、また、図３Ａ〜図３Ｅは、図１のアレイ基板の製造工程を順次示す平面図である。

本実施の形態においては、４回のマスク工程（すなわち、４回のフォトリソグラフィ工程）によりアレイ基板を形成する４マスク工程について説明するが、本発明は、これに限定されるものではなく、マスク工程の数に関係なく適用できる。

図２Ａ及び図３Ａに示すように、ガラスなどの透明な絶縁物質からなる基板１１０上に、ゲート電極１２１、第１ストレージ電極１１６’を含むゲートライン１１６、及びダミーパターン１５０を形成する。

ダミーパターン１５０は、データラインの左右の所定領域に形成され、前記データラインをリペアし、かつ前記データラインと画素電極との間の光漏れを遮断する役割を果たす。

ここで、ゲート電極１２１、ゲートライン１１６、第１ストレージ電極１１６’、及びダミーパターン１５０は、第１導電性物質を基板１１０の全面に蒸着した後、フォトリソグラフィ工程（第１マスク工程）によりパターニングすることにより形成する。

また、前記第１導電性物質としては、アルミニウム（Ａｌ）、アルミニウム合金、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの低抵抗の不透明な導電性物質を使用することができる。

さらに、ゲート電極１２１、ゲートライン１１６、第１ストレージ電極１１６’、及びダミーパターン１５０は、前記低抵抗の不透明な導電性物質が２つ以上積層された多層構造で形成することもできる。

また、本発明のダミーパターン１５０は、ゲート電極１２１、ゲートライン１１６、第１ストレージ電極１１６’を形成するときに、前記ゲート配線用導電性物質をパターニングして形成することにより、さらなるマスク工程を必要としない。

次に、図２Ｂ及び図３Ｂに示すように、ゲート電極１２１、ゲートライン１１６、第１ストレージ電極１１６’、及びダミーパターン１５０上に、これらが覆われるように第１絶縁膜１１５Ａを形成する。

前述のように、第１絶縁膜１１５Ａは、ガラス粉末を利用してプリンティング又はコーティング後に焼結する方式で形成する。前記プリンティング方式とは、ソルベントが混ざったガラス粉末を利用してプリンティングによりパターンを形成した後、焼結により前記ソルベントを揮発させる方式をいい、前記焼結とは、粉末体を適当な形状に加圧成形した後に加熱することにより、互いに堅固に密着させて固結させることを意味する。

前記ガラス粉末は、誘電率が相対的に小さいため、シリコン窒化膜などの他の無機絶縁膜に比べてその厚さを薄く形成できる。

次に、図２Ｃに示すように、第１絶縁膜１１５Ａが形成された基板１１０の全面に、非晶質シリコン薄膜１２０、ｎ＋非晶質シリコン薄膜１３０、及び第２導電性物質からなる導電膜１６０を順次形成する。

次に、図２Ｄに示すように、基板１１０の全面にフォトレジストなどの感光性物質からなる感光膜１７０を形成し、スリット構造を有する領域を含む回折マスク１８０を用いて感光膜１７０に光を照射する。

回折マスク１８０には、照射された光を全て透過させる第１透過領域Ｉ、光の一部を透過させる第２透過領域II、光を全て遮断する遮断領域IIIが設けられており、回折マスク１８０を透過した光だけ感光膜１７０に照射される。

本実施の形態に使用した回折マスク１８０は、第２透過領域IIがスリット構造を有し、第２透過領域IIを介して照射される露光量が第１透過領域Ｉに照射される露光量より少ない。従って、感光膜１７０を塗布した後、第２透過領域IIが部分的に設けられている回折マスク１８０を用いて感光膜１７０に露光、現像すると、第２透過領域IIに該当する領域に残っている感光膜の厚さと、第１透過領域Ｉ又は遮断領域IIIに該当する領域に残っている感光膜の厚さとが異なってくる。

ここで、感光膜１７０として、ポジティブタイプのフォトレジストを使用した場合は、第２透過領域IIに該当する領域に残っている感光膜の厚さが遮断領域IIIに該当する領域に残っている感光膜の厚さより薄く、ネガティブタイプのフォトレジストを使用した場合は、第２透過領域IIに該当する領域に残っている感光膜の厚さが第１透過領域Ｉに該当する領域に残っている感光膜の厚さより薄い。

本実施の形態においては、ポジティブタイプのフォトレジストを使用したが、本発明は、これに限定されるものではなく、ネガティブタイプのフォトレジストを使用することもできる。

次に、回折マスク１８０を用いて露光した感光膜１７０を現像すると（第２マスク工程）、図２Ｅに示すように、遮断領域IIIにより光が全て遮断された領域及び第２透過領域IIにより光の一部が遮断された領域には、所定の厚さを有する第１〜第４感光膜パターン１７０Ａ〜１７０Ｄが残り、第１透過領域Ｉを介して光が全て透過した領域には、感光膜が除去されて導電膜１６０の表面が露出する。

ここで、遮断領域IIIにより形成された第１感光膜パターン１７０Ａ、第２感光膜パターン１７０Ｂ、及び第３感光膜パターン１７０Ｃは、第２透過領域IIにより形成された第４感光膜パターン１７０Ｄより厚く形成される。

すなわち、図の左側のソース／ドレイン電極領域（すなわち、後述するエッチング工程によりソース電極とドレイン電極が形成される領域）の上部には、第１厚さの第１感光膜パターン１７０Ａが残り、図の中央の第１ストレージ電極１１６’上部の所定領域には、第１厚さの第２感光膜パターン１７０Ｂが残り、図の右側の一対のダミーパターン１５０の間には、第１厚さの第３感光膜パターン１７０Ｃが残る。また、前記ソース電極領域とドレイン電極領域との間には、第２厚さの第４感光膜パターン１７０Ｄが残る。

その後、このように形成された第１〜第４感光膜パターン１７０Ａ〜１７０Ｄをマスクにして、その下部の導電膜１６０、ｎ＋非晶質シリコン薄膜１３０、及び非晶質シリコン薄膜１２０を選択的に除去することにより、ゲート電極１２１の上部に非晶質シリコン薄膜からなるアクティブ層１２０’を形成し、第１ストレージ電極１１６’の上部に導電膜からなる第２ストレージ電極１６０”を形成し、ダミーパターン１５０の間の上部に前記導電膜からなるデータライン１１７を形成する。

また、アクティブ層１２０’の上部には、ｎ＋非晶質シリコン薄膜からなる第１ｎ＋非晶質シリコン薄膜パターン１３０’、及び導電膜からなる第１導電膜パターン１６０’が形成されており、第２ストレージ電極１６０”の下部には、第２ストレージ電極１６０”と同じ形状にパターニングされた第２非晶質シリコン薄膜パターン１２０”及び第２ｎ＋非晶質シリコン薄膜パターン１３０”が形成されている。さらに、データライン１１７の下部には、データライン１１７と同じ形状にパターニングされた第３非晶質シリコン薄膜パターン１２０”及び第３ｎ＋非晶質シリコン薄膜パターン１３０”が形成されている。

次に、アッシング工程を行って第２透過領域IIの第４感光膜パターン１７０Ｄを完全に除去すると、図２Ｆ及び図３Ｃに示すように、遮断領域IIIに該当する第１感光膜パターン１７０Ａ、第２感光膜パターン１７０Ｂ、及び第３感光膜パターン１７０Ｃは、第２透過領域IIに該当する第４感光膜パターン１７０Ｄの厚さだけ除去されて、第３厚さの第５感光膜パターン１７０Ａ’、第６感光膜パターン１７０Ｂ’、及び第７感光膜パターン１７０Ｃ’として残る。

その後、残っている第５〜第７感光膜パターン１７０Ａ’〜１７０Ｃ’をマスクにして、その下部の第１導電膜パターン１６０’及び第１ｎ＋非晶質シリコン薄膜パターン１３０’を選択的に除去することにより、アクティブ層１２０’の上部に、第１導電膜パターン１６０’からなるソース電極１２２及びドレイン電極１２３を形成する。
このとき、第１ｎ＋非晶質シリコン薄膜パターン１３０’も同じ形状にパターニングして、ソース／ドレイン電極１２２、１２３とアクティブ層１２０’の所定領域との間をオーミックコンタクトさせるオーミックコンタクト層１２５を形成する。

このように回折露光を用いてアクティブ層１２０’、ソース／ドレイン電極１２２、１２３、及びデータライン１１７を１回のマスク工程により形成することにより、マスク数を減少させることができる。しかし、本発明は、これに限定されるものではなく、アクティブ層１２０’とソース／ドレイン電極１２２、１２３及びデータライン１１７とを別途のマスク工程、すなわち、２回のマスク工程により形成することもできる。

本実施の形態においては、データライン１１７の一部領域が断線する線欠陥が発生した場合、接続ライン（図示せず）を用いて、断線したデータライン１１７とデータライン１１７の左右に形成されたダミーパターン１５０とを接続するリペア工程を実施する。

ここで、前記リペア工程は、断線したデータライン１１７の断線部分の上側と下側（図３Ｃの上側と下側）において、ダミーパターン１５０の表面が露出するように第１絶縁膜１１５Ａの所定領域をレーザで溶かした後、データライン１１７と露出したダミーパターン１５０とを溶接により断線部分の上側と下側において接続することにより行われる。

次に、図２Ｇ及び図３Ｄに示すように、基板１１０の全面に第２絶縁膜１１５Ｂを形成した後、フォトリソグラフィ工程（第３マスク工程）により選択的にパターニングすることにより、ドレイン電極１２３の一部を露出させる第１コンタクトホール１４０Ａを形成すると共に、第２ストレージ電極１６０”の一部を露出させる第２コンタクトホール１４０Ｂを形成する。

次に、図２Ｈ及び図３Ｅに示すように、基板１１０の全面に第３導電性物質を蒸着した後、フォトリソグラフィ工程（第４マスク工程）によりパターニングすることにより、第１コンタクトホール１４０Ａを介してドレイン電極１２３と電気的に接続する画素電極１１８、１１８ｎ＋１を形成する。ここで、（ｍ、ｎ＋１）番目の画素電極１１８ｎ＋１の上端の一部は、該当画素のゲートライン１１６側に延長されて、ゲートライン１１６とオーバーラップすると共に、第２コンタクトホール１４０Ｂを介して下部の第２ストレージ電極１６０”と電気的に接続される。

本実施の形態において、画素電極１１８、１１８ｎ＋１は、その下部のダミーパターン１５０の一部とオーバーラップするように形成される。

また、画素電極１１８、１１８ｎ＋１は、ＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indium Zinc Oxide）などのように、透過率に優れた透明な導電性物質で形成できる。

前述のように、本発明においては、ダミーパターン１５０をゲート配線用導電性物質をパターニングして形成することにより、さらなるマスク工程を必要としない。

また、ダミーパターン１５０は、データライン１１７の左右に位置して、データライン１１７と画素電極１１８、１１８ｎ＋１との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

本実施の形態においては、４回のマスク工程によりアレイ基板を製造する４マスク工程について説明しているが、本発明は、これに限定されるものではなく、マスク工程の数に関係なく適用できる。

また、本実施の形態においては、アクティブ層として非晶質シリコン薄膜を利用した非晶質シリコン薄膜トランジスタについて説明しているが、本発明は、これに限定されるものではなく、前記アクティブ層として多結晶シリコン薄膜を利用した多結晶シリコン薄膜トランジスタを備えた液晶表示装置にも適用できる。

さらに、本発明は、液晶表示装置のモード、すなわち、ＴＮ（Twisted Nematic）モード、ＩＰＳ（In Plane Switching）モード、及びＶＡ（Vertical Alignment）モードなど、モードに関係なく適用できる。

さらに、本発明は、液晶表示装置だけでなく、薄膜トランジスタを利用して製作する他の表示装置、例えば、駆動トランジスタに有機発光ダイオード（ＯＬＥＤ）が接続された有機発光ディスプレイ装置にも適用できる。

以上、本発明の第１の実施の形態においては、ガラス粉末からなる第１絶縁膜１１５Ａがダミーパターン１５０を完全に覆うように構成した場合を説明しているが、本発明は、これに限定されるものではなく、第１絶縁膜１１５Ａがダミーパターン１５０の一部を覆うように構成することもでき、これを次の第２の実施の形態で説明する。

図４Ａは本発明の第２の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図であり、（ｍ、ｎ）番目の画素を示している。また、図４Ｂは図４ＡのＶａ−Ｖａ’線及びＶｂ−Ｖｂ’線断面図である。

図４Ａ及び図４Ｂに示すように、本発明の第２の実施の形態によるアレイ基板２１０は、外部の駆動回路（図示せず）から走査信号が供給されるゲートライン２１６と、画像信号が供給されるデータライン２１７と、ゲートライン２１６とデータライン２１７との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極２１８とを含む。

前記薄膜トランジスタは、ゲートライン２１６に接続されたゲート電極２２１と、データライン２１７に接続されたソース電極２２２と、画素電極２１８に接続されたドレイン電極２２３とを含む。また、前記薄膜トランジスタは、ゲート電極２２１とソース／ドレイン電極２２２、２２３の絶縁のための第１絶縁膜２１５Ａと、ゲート電極２２１に印加されるゲート電圧によりソース電極２２２とドレイン電極２２３との間に伝導チャネルを形成するアクティブ層２２０’とをさらに含む。そして、ドレイン電極２２３上には第１コンタクトホール２４０Ａが形成された第２絶縁膜２１５Ｂが存在し、第１コンタクトホール２４０Ａを介してドレイン電極２２３と画素電極２１８とが電気的に接続される。

また、（ｍ、ｎ＋１）番目の画素電極２１８ｎ＋１の一部は、該当画素のゲートライン、すなわち、ｎ番目のゲートライン２１６側に延長されて、ゲートライン２１６の一部、すなわち、ゲートライン２１６が突出して構成された第１ストレージ電極２１６’とオーバーラップし、前記オーバーラップした第１ストレージ電極２１６’と（ｍ、ｎ＋１）番目の画素電極２１８ｎ＋１の一部とは、第１絶縁膜２１５Ａを介してストレージキャパシタを構成する。

また、データライン２１７の左右の所定領域には、データライン２１７の断線発生時のリペアのためのダミーパターン２５０が形成されている。ここで、ダミーパターン２５０は、データライン２１７の左側又は右側のいずれか一方の所定領域にのみ形成することもできる。

また、ダミーパターン２５０は、不透明なゲート配線用導電性物質で形成されると共にデータライン２１７と画素電極２１８との間に位置して、データライン２１７と画素電極２１８との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

なお、図中符号２６０”は第１ストレージ電極２１６’の上部に形成された第２ストレージ電極を示し、第２ストレージ電極２６０”は、第２絶縁膜２１５Ｂに形成された第２コンタクトホール２４０Ｂを介して、上部の（ｍ、ｎ＋１）番目の画素電極２１８ｎ＋１と電気的に接続される。

前述のように、第１絶縁膜２１５Ａとしては、誘電率の小さいガラス粉末を使用し、前記ガラス粉末からなる第１絶縁膜２１５Ａは、ゲート電極２２１及びゲートライン２１６の上部を覆うようにパターニングされている。

また、第１絶縁膜２１５Ａは、ダミーパターン２５０の一部のみを覆うようにパターニングされている。すなわち、ダミーパターン２５０の上側と下側の一部領域は第１絶縁膜２１５Ａで覆われていないが（図４Ｂ参照）、これは、データライン２１７の断線発生時に第１絶縁膜２１５Ａの溶接が必要ないように、ダミーパターン２５０の上側と下側の一部領域には第１絶縁膜２１５Ａを形成しないことにより、溶接工程を円滑にするためである。

以上、本発明の第１及び第２の実施の形態においては、第１絶縁膜が左右のダミーパターンの間のデータライン領域にも形成された場合を説明しているが、本発明は、これに限定されるものではなく、左右のダミーパターンの間のデータライン領域に第１絶縁膜が形成されていない場合にも適用でき、これを次の第３の実施の形態で説明する。

図５は、本発明の第３の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

図５に示すように、本発明の第３の実施の形態によるアレイ基板３１０は、外部の駆動回路（図示せず）から走査信号が供給されるゲートライン３１６と、画像信号が供給されるデータライン３１７と、ゲートライン３１６とデータライン３１７との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極３１８とを含む。

前記薄膜トランジスタは、ゲートライン３１６に接続されたゲート電極３２１と、データライン３１７に接続されたソース電極３２２と、画素電極３１８に接続されたドレイン電極３２３とを含む。また、前記薄膜トランジスタは、ゲート電極３２１とソース／ドレイン電極３２２、３２３の絶縁のための第１絶縁膜３１５Ａと、ゲート電極３２１に印加されるゲート電圧によりソース電極３２２とドレイン電極３２３との間に伝導チャネルを形成するアクティブ層３２０’とをさらに含む。そして、ドレイン電極３２３上には第１コンタクトホール３４０Ａが形成された第２絶縁膜（図示せず）が存在し、第１コンタクトホール３４０Ａを介してドレイン電極３２３と画素電極３１８とが電気的に接続される。

また、（ｍ、ｎ＋１）番目の画素電極３１８ｎ＋１の一部は、該当画素のゲートライン、すなわち、ｎ番目のゲートライン３１６側に延長されて、ゲートライン３１６の一部、すなわち、ゲートライン３１６が突出して構成された第１ストレージ電極３１６’とオーバーラップし、前記オーバーラップした第１ストレージ電極３１６’と（ｍ、ｎ＋１）番目の画素電極３１８ｎ＋１の一部とは、第１絶縁膜３１５Ａを介してストレージキャパシタを構成する。

また、データライン３１７の左右の所定領域には、データライン３１７の断線発生時のリペアのためのダミーパターン３５０が形成されている。ここで、ダミーパターン３５０は、データライン３１７の左側又は右側のいずれか一方の所定領域にのみ形成することもできる。

また、ダミーパターン３５０は、不透明なゲート配線用導電性物質で形成されると共にデータライン３１７と画素電極３１８との間に位置して、データライン３１７と画素電極３１８との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

なお、図中符号３６０”は第１ストレージ電極３１６’の上部に形成された第２ストレージ電極を示し、第２ストレージ電極３６０”は、前記第２絶縁膜に形成された第２コンタクトホール３４０Ｂを介して、上部の（ｍ、ｎ＋１）番目の画素電極３１８ｎ＋１と電気的に接続される。

前述のように、第１絶縁膜３１５Ａとしては、誘電率の小さいガラス粉末を使用し、前記ガラス粉末からなる第１絶縁膜３１５Ａは、ゲート電極３２１及びゲートライン３１６の上部を覆うようにパターニングされている。

また、第１絶縁膜３１５Ａは、左右のダミーパターン３５０の一部のみを覆うようにパターニングされている。すなわち、前記第２の実施の形態と同様に、ダミーパターン３５０の上側と下側の一部領域は第１絶縁膜３１５Ａで覆われていないが、これは、データライン３１７の断線発生時に第１絶縁膜３１５Ａの溶接が必要ないように、ダミーパターン３５０の上側と下側の一部領域には第１絶縁膜３１５Ａを形成しないことにより、溶接工程を円滑にするためである。また、本実施の形態の第１絶縁膜３１５Ａは、左右のダミーパターン３５０のそれぞれのみを覆うようにパターニングされており、左右のダミーパターン３５０の間のデータライン３１７領域には第１絶縁膜３１５Ａが形成されていない。これにより、ダミーパターン３５０とデータライン３１７とが実質的に同一層に位置する。

以上、本発明の第１〜第３の実施の形態においては、ダミーパターンの上部に第１絶縁膜が形成された場合を示しているが、本発明は、これに限定されるものではなく、ダミーパターンの上部に第１絶縁膜が形成されていない場合にも適用でき、これを次の第４の実施の形態で説明する。

図６は、本発明の第４の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

図６に示すように、本発明の第４の実施の形態によるアレイ基板４１０は、外部の駆動回路（図示せず）から走査信号が供給されるゲートライン４１６と、画像信号が供給されるデータライン４１７と、ゲートライン４１６とデータライン４１７との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極４１８とを含む。

前記薄膜トランジスタは、ゲートライン４１６に接続されたゲート電極４２１と、データライン４１７に接続されたソース電極４２２と、画素電極４１８に接続されたドレイン電極４２３とを含む。また、前記薄膜トランジスタは、ゲート電極４２１とソース／ドレイン電極４２２、４２３の絶縁のための第１絶縁膜４１５Ａと、ゲート電極４２１に印加されるゲート電圧によりソース電極４２２とドレイン電極４２３との間に伝導チャネルを形成するアクティブ層４２０’とをさらに含む。そして、ドレイン電極４２３上には第１コンタクトホール４４０Ａが形成された第２絶縁膜（図示せず）が存在し、第１コンタクトホール４４０Ａを介してドレイン電極４２３と画素電極４１８とが電気的に接続される。

また、（ｍ、ｎ＋１）番目の画素電極４１８ｎ＋１の一部は、該当画素のゲートライン、すなわち、ｎ番目のゲートライン４１６側に延長されて、ゲートライン４１６の一部、すなわち、ゲートライン４１６が突出して構成された第１ストレージ電極４１６’とオーバーラップし、前記オーバーラップした第１ストレージ電極４１６’と（ｍ、ｎ＋１）番目の画素電極４１８ｎ＋１の一部とは、第１絶縁膜４１５Ａを介してストレージキャパシタを構成する。

また、データライン４１７の左右の所定領域には、データライン４１７の断線発生時のリペアのためのダミーパターン４５０が形成されている。ここで、ダミーパターン４５０は、データライン４１７の左側又は右側のいずれか一方の所定領域にのみ形成することもできる。

また、ダミーパターン４５０は、不透明なゲート配線用導電性物質で形成されると共にデータライン４１７と画素電極４１８との間に位置して、データライン４１７と画素電極４１８との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。
なお、図中符号４６０”は第１ストレージ電極４１６’の上部に形成された第２ストレージ電極を示し、第２ストレージ電極４６０”は、前記第２絶縁膜に形成された第２コンタクトホール４４０Ｂを介して、上部の（ｍ、ｎ＋１）番目の画素電極４１８ｎ＋１と電気的に接続される。

前述のように、第１絶縁膜４１５Ａとしては、誘電率の小さいガラス粉末を使用し、前記ガラス粉末からなる第１絶縁膜４１５Ａは、ゲート電極４２１及びゲートライン４１６の上部のみを覆うようにパターニングされている。

本実施の形態においては、第１絶縁膜４１５Ａがダミーパターン３５０の上部には形成されておらず、データライン４１７の断線発生時に第１絶縁膜４１５Ａの溶接が必要なくなり、データライン４１７のリペア工程を円滑にすることができる。また、本実施の形態においては、ダミーパターン４５０とデータライン４１７とが実質的に同一層に位置する。

以上のように、本発明によれば、データラインの左右にダミーパターンを形成することにより、データラインと画素電極との間の光漏れを遮断して画像品質を向上させるという効果がある。

また、本発明によれば、ダミーパターンを利用したリペアによりリペア工程が単純化するという効果がある。

さらに、ダミーパターンを、ゲート配線用導電性物質をパターニングして形成することにより、さらなるマスク工程が必要なくなるという利点がある。

本発明の第１の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 図１のアレイ基板の製造工程を示すIIａ−IIａ’線及びIIｂ−IIｂ’線断面図である。 図１のアレイ基板の製造工程を示すIIａ−IIａ’線及びIIｂ−IIｂ’線断面図である。 図１のアレイ基板の製造工程を示すIIａ−IIａ’線及びIIｂ−IIｂ’線断面図である。 図１のアレイ基板の製造工程を示すIIａ−IIａ’線及びIIｂ−IIｂ’線断面図である。 図１のアレイ基板の製造工程を示すIIａ−IIａ’線及びIIｂ−IIｂ’線断面図である。 図１のアレイ基板の製造工程を示すIIａ−IIａ’線及びIIｂ−IIｂ’線断面図である。 図１のアレイ基板の製造工程を示すIIａ−IIａ’線及びIIｂ−IIｂ’線断面図である。 図１のアレイ基板の製造工程を示すIIａ−IIａ’線及びIIｂ−IIｂ’線断面図である。 図１のアレイ基板の製造工程を示す平面図である。 図１のアレイ基板の製造工程を示す平面図である。 図１のアレイ基板の製造工程を示す平面図である。 図１のアレイ基板の製造工程を示す平面図である。 図１のアレイ基板の製造工程を示す平面図である。 本発明の第２の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 図４ＡのＶａ−Ｖａ’線及びＶｂ−Ｖｂ’線断面図である。 本発明の第３の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 本発明の第４の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 一般の液晶表示装置の構造を概略的に示す分解斜視図である。

Claims (16)

1. 基板上にゲート電極、ゲートライン、及びダミーパターンを形成する段階と、
   前記ゲート電極及び前記ゲートライン上のすべてと前記ダミーパターン上の一部にガラス粉末で形成された第１絶縁膜を形成する段階と、
   前記ゲート電極の上部にソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子を形成する段階と、
   前記ゲートラインと交差し、少なくとも一側面に前記ダミーパターンが位置するように、前記基板上にデータラインを形成する段階と、
   前記基板上に第２絶縁膜を形成する段階と、
   前記第２絶縁膜の一部領域を除去して、前記ドレイン電極の一部を露出させる第１コンタクトホールを形成する段階と、
   前記第１コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極を形成する段階と
   を含み、
   前記第１絶縁膜は、前記データラインが断線される場合にレーザを用いた溶接が必要な前記ダミーパターンの上部と下部を除外したダミーパターンの一部に形成する
   ことを特徴とする液晶表示装置の製造方法。
2. 前記ダミーパターンとの接続により、断線した前記データラインをリペアする段階をさらに含むことを特徴とする請求項１に記載の液晶表示装置の製造方法。
3. 前記データラインの一部は、前記第１絶縁膜上に形成することを特徴とする請求項１または２に記載の液晶表示装置の製造方法。
4. 前記ダミーパターンは、前記データラインの両側または一側のいずれかに形成することを特徴とする請求項１または２に記載の液晶表示装置の製造方法。
5. 前記ダミーパターンは、前記ゲート電極及び前記ゲートラインと実質的に同じ製造工程により形成することを特徴とする請求項１または２に記載の液晶表示装置の製造方法。
6. 断線した前記データラインと前記ダミーパターンとの間を断線部分の両側において電気的に接続してリペアすることを特徴とする請求項１または２に記載の液晶表示装置の製造方法。
7. 前記断線したデータラインは、レーザを利用した溶接により、前記ダミーパターンと断線部分の両側において電気的に接続することを特徴とする請求項６に記載の液晶表示装置の製造方法。
8. 前記第１絶縁膜は、プリンティングティングと焼結方式により形成することを特徴とする請求項１に記載の液晶表示装置の製造方法。
9. 前記第１絶縁膜は、蒸着と焼結方式により形成することを特徴とする請求項１に記載の液晶表示装置の製造方法。
10. 基板上に形成されたゲート電極、ゲートライン、及びダミーパターンと、
    前記ゲート電極及び前記ゲートライン上のすべてと前記ダミーパターン上の一部にガラス粉末で形成された第１絶縁膜と、
    前記ゲート電極の上部に形成され、ソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子と、
    前記基板上に前記ゲートラインと交差するように形成され、少なくとも一側面に前記ダミーパターンが位置するデータラインと、
    前記基板上に形成され、前記ドレイン電極の一部を露出させる第１コンタクトホールを含む第２絶縁膜と、
    前記基板上に形成され、前記第１コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極と
    を含み、
    前記第１絶縁膜は、前記データラインが断線される場合にレーザを用いた溶接が必要な前記ダミーパターンの上部と下部を除外したダミーパターンの一部に形成する
    ことを特徴とする液晶表示装置。
11. 断線した前記データラインと前記ダミーパターンとを接続する接続ラインをさらに含むことを特徴とする請求項１０に記載の液晶表示装置。
12. 前記データラインの一部は、前記第１絶縁膜上に形成されることを特徴とする請求項１０または１１に記載の液晶表示装置。
13. 前記ダミーパターンは、前記データラインの両側または一側のいずれかに位置することを特徴とする請求項１０または１１に記載の液晶表示装置。
14. 前記ダミーパターンは、前記ゲート電極及び前記ゲートラインを構成する物質と同じ導電性物質からなることを特徴とする請求項１０または１１に記載の液晶表示装置。
15. 前記データラインの断線発生時、リペア工程により、断線した前記データラインと前記ダミーパターンとの間が断線部分の両側において電気的に接続されることを特徴とする請求項１０または１１に記載の液晶表示装置。
16. 前記断線したデータラインは、レーザを利用した溶接により、前記ダミーパターンと断線したデータラインの両側において電気的に接続されることを特徴とする請求項１５に記載の液晶表示装置。

Images