JP4538636B2 - 電界効果トランジスタおよびその製造方法 - Google Patents

Description

本発明は、シリコン（以下「Ｓｉ」と表記することもある。）、ゲルマニウム、シリコンゲルマニウム、歪シリコン、シリコンカーバイド、ダイヤモンド等の半導体基板、特にシリコン基板上に高誘電率ゲート絶縁膜と金属ゲート電極を堆積した微細なトランジスタに関する。

現代の高度情報化社会において様々な超大規模集積回路（以下「ＵＬＳＩ」と表記する。）の中核を担う金属／酸化物／半導体電界効果トランジスタ（以下「ＭＯＳＦＥＴ」と表記する。）は、その高集積化、高速化のためにスケーリング則に従って素子寸法の縮小化と共にゲート絶縁酸化膜の薄膜化、ゲート電極の低抵抗化が図られてきた。
しかしながら、シリコン系材料においては、次世代の０．１ミクロン世代以降に物理的な限界に迫っており、これ以上の特性向上が困難になると予想されている。すなわち、ゲート絶縁シリコン酸化膜を２ナノメートル以下に薄膜化した場合、トンネルリーク電流が急激に増大すると共に、ポリシリコンゲート電極の空乏化と低抵抗化限界が素子特性をむしろ劣化させる要因になると予想されている。そのため、更なるトランジスタの性能向上を実現させるために、シリコン酸化膜より大きな比誘電率を持つ新規材料をゲート絶縁膜とすると共に、ポリシリコンよりも低抵抗の新規金属ゲート電極材料を導入したＭＯＳＦＥＴを開発することが必須となってきている。
このようなシリコン酸化膜より大きな比誘電率を持つゲート絶縁膜として、超高真空中の蒸着法により作製したランタン（以下「Ｌａ」と表記する。）酸化物を用いると、高い誘電率と低いリーク電流、優れた界面特性が得られることがチン（Ｃｈｉｎ）らによって報告されている（Ｙ．Ｈ．Ｗｕ，Ｍ．Ｙ．Ｙａｎｇ，Ａ．Ｃｈｉｎ，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．２１（２０００）３４１．）。彼らは、超高真空中の蒸着法により作製したＬａ酸化物にアルミニウム（以下「Ａｌ」と表記する。）をゲート電極として用いることによって、Ｎチャンネルの優れたＭＯＳＦＥＴ特性を示している。
また、オーステン（Ｏｓｔｅｎ）らは、超高真空中の蒸着法により作製したプラセオジウム（以下「Ｐｒ」と表記する。）酸化物を用い、金（以下「Ａｕ」と表記する。）をゲート電極として用いると、高い誘電率と低いリーク電流が得られることを報告している（Ｈ．Ｊ．Ｏｓｔｅｎ，Ｅ．Ｂｕｇｉｅｌ，Ｊ．Ｄａｂｒｏｗｓｋｉ，Ａ．Ｆｉｓｓｅｌ，Ｔ．Ｇｕｍｉｎｓｋａｙａ，Ｊ．Ｐ．Ｌｉｕ，Ｈ．Ｊ．Ｍｕｓｓｉｇ，Ｐ．Ｚａｕｍｓｅｉｌ，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ ｏｆ ＩＷＧＩ２００１，ｐ．１００（２００１））。
また、大見（Ｏｈｍｉ）らは、超高真空中の蒸着法により、ＬａやＰｒ以外の様々な希土類酸化物を堆積して、金属／酸化物／半導体（ＭＯＳ）ダイオードを作製し、他の酸化物もＬａやＰｒと良く似た性質を示し、高い誘電率と優れた絶縁特性を示すことを報告している（Ｓ．Ｏｈｍｉ，Ｓ．Ａｋａｍａ，Ａ．Ｋｉｋｕｃｈｉ，Ｉ．Ｋａｓｈｉｗａｇｉ，Ｃ．Ｏｈｓｈｉｍａ，Ｊ．Ｔａｇｕｃｈｉ，Ｈ．Ｙａｍａｍｏｔｏ，Ｃ．Ｋｏｂａｙａｓｈｉ，Ｋ．Ｓａｔｏ，Ｍ．Ｔａｋｅｄａ，Ｋ．Ｏｓｈｉｍａ，Ｈ．Ｉｓｈｉｗａｒａ，Ｈ．Ｉｗａｉ，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ ｏｆ ＩＷＧＩ２００１，ｐ．２００（２００１））。
このように、ゲート絶縁膜として希土類酸化物を用い、ポリシリコンの代りに金属を用いることによって、従来のシリコン系材料では実現できないシリコン酸化膜厚換算で１ナノメートル以下のゲート絶縁膜を有するＭＯＳＦＥＴも作製可能であることが示されている。
しかしながら、超高真空中の蒸着法により作製された希土類酸化物及びゲート電極として用いられたＡｌやＡｕの双方とも、実際に高集積化、高速化された０．１ミクロン以下の素子寸法を持つトランジスタを作製するためには以下のように重大な欠陥を有している。
すなわち、現状の半導体リソグラフィー技術によって０．１ミクロン以下の素子寸法を持つトランジスタを作製するには、ＭＯＳＦＥＴのソース及びドレイン領域をゲート領域と自己整合的に作製する以外になく、高誘電率酸化物をゲート絶縁膜として用い、ポリシリコンの代りに金属を用いたトランジスタに対しても、自己整合的にソース・ドレイン・ゲートを形成することが要求される。この場合、高誘電率ゲート絶縁膜がシリコン酸化膜と比較して高温アニールプロセスに対する熱的耐性が劣っていることから、高誘電率酸化物を用いたＭＯＳＦＥＴの作製プロセスとして、図１のようなプロセスが提案されている（Ｋ．Ｍａｔｓｕｏ，Ｔ．Ｓａｉｔｏ，Ａ．Ｙａｇｉｓｈｉｔａ，Ｔ．Ｉｉｎｕｍａ，Ａ．Ｍｕｒａｋｏｓｈｉ，Ｋ．Ｎａｋａｊｉｍａ，Ｓ．Ｏｍｏｔｏ，Ｋ．Ｓｕｇｕｒｏ，Ｓｙｍｐ．Ｏｎ ＶＬＳＩ Ｔｅｃｈ．ｐｐ．７０−７１，２０００．）。
すなわち、あらかじめダミーとなるゲートをダミーゲート絶縁膜上に領域を形成した後に、自己整合的にソース・ドレインを形成し（図１（ａ）の１〜３）、その後、素子上全面にシリコン酸化膜層間絶縁膜を堆積し、ソース・ドレイン領域を保護した後、ＣＭＰによってダミーゲート上部だけ露出させ（図１（ｂ）の４）、ダミーゲートとダミーゲート絶縁膜をエッチング技術によって取り除く（図１（ｂ）の５）。そして、取り除いたゲート領域に改めてゲート絶縁膜である高誘電率酸化物薄膜を堆積し、その上に更に金属ゲート電極を埋め込んた後（図１（ｂ）の６）、ゲート領域を独立させる（図１（ｂ）の７）という方法である。
この場合、ダミーのゲートを取り除いた後に高誘電率ゲート絶縁膜と金属ゲート電極を凹部に均一に埋め込む技術が必須となるが、蒸着法（ＭＢＥ法を含む）やスパッタリング法などの指向性の強い物理的薄膜成長方法においては、凹部に均一に堆積することは一般的に困難であることが知られている。
従って、超高真空中の蒸着法により作製したＬａ酸化物を用いて、高集積化、高速化された０．１ミクロン以下の素子寸法を持つトランジスタを作製することは構造的にきわめて困難である。
また、ダミーゲートを用いない既存のＭＯＳＦＥＴ作製プロセスにおいても、段差被服率が優れていることや量産性に優れていること等から、蒸着法やスパッタリング法等の物理的堆積法ではなく、ＭＯＣＶＤ法やＭＯＤ法によって堆積された希土類酸化物高誘電率ゲート絶縁膜を用いたトランジスタの作製が強く望まれている。
一方、Ａｌは、段差被服率の優れた化学的気相成長法（ＣＶＤ法）を用いることによって凹部に均一に埋め込むことは可能である。しかし、Ａｌは、以下の物理的・化学的理由によってゲート電極として用いることは困難である。
まずＡｌの融点は、６６０℃程度であり、ゲート電極としてＡｌを採用した場合、この温度を超える熱処理は、不可能ということになる。またＡｌの仕事関数が４．１３ｅＶ程度であることから、Ａｌのフェルミ準位とＳｉの伝導帯の下端エネルギー位置（４．０５ｅＶ）とは極めて近く、ＡｌがＮＭＯＳＦＥＴ用のゲート電極として用いられているＮ＋ポリシリコンと極めて似たフェルミ準位を持っている（「０２最新半導体プロセス技術」，プレスジャーナル，２００２年，ｐ．２０．）。一方、Ｓｉの価電子帯の位置とは１．０ｅＶ以上離れている。従ってＡｌだけをゲート電極に用いた場合、ＮＭＯＳＦＥＴ特性とＰＭＯＳＦＥＴ特性とで制御電流に著しく相違が生じてしまい、ＣＭＯＳＦＥＴを作製するには必然的にＡｌ以外のもう一種類の金属電極、すなわち仕事関数が大きくフェルミ順位の位置が価電子帯端に近い金属を用いたもう一種類のゲート電極が必要となる。
その結果、ＰＭＯＳＦＥＴ用の金属ゲート電極の開発が新たに必要となるばかりか、もしも新規ＰＭＯＳＦＥＴ用金属ゲートが見つけられたとしても、ＬＳＩ作製時にＰＭＯＳＦＥＴ用ゲート電極の作製工程が新たに増加し複雑化するため、技術的にもコスト的にも実現が難しい技術になると予想される。
また、化学的にも、Ａｌは極めて反応性の高い金属である。そのため、４００℃程度のアニール処理により極めて容易に雰囲気ガス中に微量に含まれる酸素や水によって酸化され、構造的・電気的に劣化してしまうほか、下地ゲート絶縁膜であるＬａ酸化物と接触すると比較的低温において界面反応が起こってしまうことが報告されている。
このようにＡｌをゲート電極として用いることは、構造的には容易であるものの、物理的・化学的には極めて困難である。
一方、ＡｕはＡｌよりも高い融点を示し化学的にも安定であるが、半導体プロセスに適した実用的なエッチング技術が開発されておらず、Ａｕをゲート電極として用いることは事実上困難である。

このように超高真空中の蒸着法により作製された希土類酸化物においては高集積化、高速化された０．１ミクロン以下の素子寸法を持つトランジスタを作製するのは構造的に困難であり、またゲート電極として用いられたＡｌは、物理的・化学的理由によって実際の０．１ミクロン以下の素子寸法を持つトランジスタ用のゲート電極として用いることは困難である。また、Ａｕをゲート電極として用いることは、技術上困難である。
従って、凹部に均一に堆積できる薄膜作製技術によって堆積された希土類酸化物と、物理的・化学的、技術的ににＡｌやＡｕより優れた特性を示すゲート電極金属によって形成されたトランジスタを示さない限り、高誘電率希土類酸化物をゲート絶縁膜として用い、シリコン系材料における物理的な限界を克服した０．１ミクロン以下の素子寸法を持つ次世代トランジスタが実現可能であるかを判定することはできない。
また、高誘電率ゲート絶縁膜を用いて作製したトランジスタには一般に固定電荷の蓄積によるフラットバンド電位のシフトが観測され、ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴがともに閾値電圧を±０．５Ｖ以下にとどめることが極めて難しい。閾値電圧を０．５Ｖ以下に抑制しない場合、十分なＯＮ電流を得るために必要な駆動電圧が高くなり、消費電力が増大するという問題点がある。あるいは、閾値電圧を０．５Ｖ以下に抑制しない場合、大きなＯｆｆ電流が流れてしまうため、その抑制のために消費電力が増大してしまうという問題点がある。
そこで、本願発明においては、凹部に均一に堆積することが可能な薄膜作製技術であるＭＯＣＶＤ法及びＭＯＤ法によって希土類酸化物を堆積し、またＡｌに代わるゲート電極金属としてルテニウム（以下、「Ｒｕ」と表記する。）を用い、現状の半導体リソグラフィー技術によって主として用いられているＲＩＥにより加工することによって、閾値電圧がＰチャンネルＭＯＳＦＥＴでは−０．５Ｖから０Ｖまでの範囲にあり、ＮチャンネルＭＯＳＦＥＴでは０Ｖから＋０．５Ｖの範囲にある、Ｏｎ電流とＯｆｆ電流の電流比が１０＾４以上である高誘電率希土類酸化物ゲート絶縁膜ＭＯＳＦＥＴを世界で初めて作製した。
ここでＲｕは、融点が２４５０℃程度の白金系金属であり、ゲート電極としてＲｕを採用した場合、現状の半導体プロセスにおいて用いられている温度での熱処理は、ほぼ全て実行可能である。従って、ゲート絶縁膜であるＬａ酸化物に問題ない限り、Ｒｕ電極堆積後にいかなる温度でも熱処理を行うことができる。またＲｕは、仕事関数が４．６８ｅＶ程度と報告されており、従って、Ｒｕのフェルミ準位はＳｉのエネルギーギャップのほぼ中心位置（４．６１ｅＶ）に位置している。このことは、Ｒｕを用いるとＮＭＯＳＦＥＴとＰＭＯＳＦＥＴの双方に対して１種類の金属ゲート電極で制御することが可能であることを示している。結果として、ＬＳＩ作製時にＮＭＯＳＦＥＴ用とＰＭＯＳＦＥＴ用とに区別してゲート電極を作製する必要がなく、作製工程が少なく簡易化することができる。
また化学的にも、Ｒｕは極めて特異で優れた金属であることが報告されている。すなわち、Ｒｕは、貴金属と非常に酷似した性質を持ち、基本的には反応しにくく酸化しにくい。電気伝導率もＡｌよりはやや小さいものの、他の貴金属であるＰｔよりも大きい。また、たとえ酸化されたとしても、Ａｌの酸化生成物であるＡｌ_２Ｏ_３が絶縁体であるのと異なり、生成酸化物であるＲｕＯ_２は、電気的に導電性を持ち、金属として機能することが知られている。また極めて活性な酸化ガスを用いてさらに強力に酸化してＲｕＯ_４を生成すると、その蒸気圧が非常に大きいことから容易に反応性ドライエッチング加工が可能であることが知られている。そのため、Ｒｕ電極は、すでにＤＲＡＭ用のキャパシター電極として有望視され、その加工技術や堆積技術には多くの報告例がある（「２００２半導体テクノロジー大全」，電子ジャーナル，２００２年，ｐ．２７４．）。またＲｕ、は段差被服率の優れたＣＶＤ法による堆積技術がすでに確立されており、凹部に均一に埋め込むことが可能である。
また、前記ＲｕＯ_２は仕事関数が５．０４ｅＶ程度、ＲｕとＴａの合金はＴａ濃度を調整することによって４．２〜４．３ｅＶ程度にすることができることが報告されている（Ｈ．Ｚｈｏｎｇ，Ｇ．Ｈｅｕｓｓ，Ｙ．Ｓ．Ｓｕｈ，Ｖ．Ｍｉｓｒａ，Ｓ．−Ｎ．Ｈｏｎｇ，Ｊ．Ｅｌｅｃｔｒｏｎ．Ｍａｔｅｒ．３０（２００１）１４９３）。従って、ＲｕＯ_２はＰ＋ポリシリコンに近い仕事関数をもつことからＰＭＯＳＦＥＴ用のゲート電極として、Ｒｕ合金はＮ＋ポリシリコンに近いことからＮＭＯＳＦＥＴ用のゲート電極として用いることができ、閾値電圧をＰチャンネルＭＯＳＦＥＴでは−０．５Ｖから０Ｖまでの範囲、ＮチャンネルＭＯＳＦＥＴでは０Ｖから＋０．５Ｖの範囲にすることができる。
ＲｕＯ_２やＲｕ合金をゲート電極として用いたＭＯＳＦＥＴは、Ｚｒ酸化物やＨｆ酸化物やそれらのシリケート（珪酸塩）に対して提案されているが、希土類酸化物への適用に関しては報告されておらず、また前記酸化物及びシリケートに対してもトランジスタ特性の実施例はまだ報告されていない。従って、Ｒｕを含むゲート電極を用いた次世代ＭＯＳＦＥＴが実現可能であるかを判定することはこれまでできなかった。本発明はＲｕを含む金属ゲート電極がトランジスタ特性を示した最初の例である。

第１図は、従来の高誘電率酸化物ゲート絶縁膜を用いたＭＯＳＦＥＴの作製工程図
第２図は、本発明で実施した希土類酸化物ゲート絶縁膜、Ｒｕを含む金属ゲート電極を用いたＭＯＳＦＥＴの作製工程図
第３図は、作製したＬａ酸化物ゲート絶縁膜のＸ線光電子分光スペクトル図
第４図は、作製したＬａシリサイド（珪化物）薄膜のＸ線光電子分光スペクトル図
第５図は、作製したＲｕ金属ゲート電極／ＭＯＣＶＤ法で作製したＳｉＯ_２換算膜厚１．７ｎｍのＬａ酸化物ゲート絶縁膜／シリコンＮＭＯＳＦＥＴのドレイン電流−ドレイン電圧特性図
第６図は、作製したＲｕ金属ゲート電極／ＭＯＣＶＤ法で作製したＳｉＯ_２換算膜厚１．７ｎｍのＬａ酸化物ゲート絶縁膜／シリコンＮＭＯＳＦＥＴのドレイン電流−ゲート電圧特性図（ドレイン電圧は１．５ボルト）
第７図は、Ｒｕ金属電極を用いた場合とＡｌ金属電極を用いた場合のＭＯＳダイオードの静電容量特性図
第８図は、作製したＲｕ金属ゲート電極／ＭＯＣＶＤ法で作製したＳｉＯ_２換算膜厚１．７ｎｍのＬａ酸化物ゲート絶縁膜／シリコンＰＭＯＳＦＥＴのドレイン電流−ドレイン電圧特性図
第９図は、作製したＲｕ金属ゲート電極／ＭＯＣＶＤ法で作製したＳｉＯ_２換算膜厚１．７ｎｍのＬａ酸化物ゲート絶縁膜／シリコンＰＭＯＳＦＥＴのドレイン電流−ゲート電圧特性図（ドレイン電圧は１．５ボルト）
第１０図は、作製したＲｕ金属ゲート電極／ＭＯＤ法で作製した２０ｎｍ物理膜厚のＬａ酸化物ゲート絶縁膜／シリコンＰＭＯＳＦＥＴのドレイン電流−ドレイン電圧特性図
第１１図は、作製したＲｕ金属ゲート電極／ＭＯＤ法で作製した２０ｎｍ物理膜厚のＬａ酸化物ゲート絶縁膜／シリコンＰＭＯＳＦＥＴのドレイン電流−ゲート電圧特性図
第１２図は、作製したＬａＡｌＳｉ酸化物ゲート絶縁膜のＸ線光電子分光スペクトル図
第１３図は、作製したＲｕ酸化物金属ゲート電極のＸ線光電子スペクトル図

図２は、本願発明の実施例に係る、Ｒｕを含むゲート電極に、希土類元素を含む酸化物をゲート絶縁膜として用いたＭＯＳＦＥＴのプロセスフローである。なお同業者には明らかであるが、図２に示したプロセスフロー図の（ｅ）工程以降を図１（ｂ）の６に示した工程以降へ適用することによって、容易に本願発明を自己整合的なプロセスに適用することができる。
Ｎ型及びＰ型シリコン基板を洗浄後、ソース・ドレイン領域確保のためのフィールドとしてシリコン酸化膜を２００ｎｍ形成させ、光露光を行い、レジストパターンを作製した。さらにソース・ドレイン領域のみシリコン酸化膜をエッチングし、不純物としてＮ型シリコンではボロンを拡散させてＰチャンネルＭＯＳＦＥＴ用の基板とし、Ｐ型シリコンではリンを拡散させてＮチャンネルＭＯＳＦＥＴ用の基板とした。なお、ソース・ドレイン領域にボロン又はリンが拡散されていることをシート抵抗により確認した。
ゲート領域のフィールド酸化膜を取り除き、ゲート絶縁膜である希土類元素を含む酸化物の堆積を行った。希土類元素を含む酸化物の堆積法として、段差被服率の優れた有機金属化学気相成長法（ＭＯＣＶＤ法）及び簡便に高誘電率希土類酸化物を作製できる有機金属を用いた有機金属塗布分解法（ＭＯＤ法）を用いた。
（実施例１）ルテニウム／ＭＯＣＶＤにより堆積したＬａ酸化物／Ｓｉ−ＮチャンネルＭＯＳＦＥＴ
有機金属原料としてエチルシクロペンタジエニルランタン（Ｌａ（ＥｔＣｐ）_３）を用い、圧力２〜４×１０^−１Ｔｏｒｒ、基板温度６５０℃で、希土類元素としてランタンを含むゲート絶縁酸化膜をＭＯＣＶＤ法により作製した。ＭＯＣＶＤを行う際に、薄膜の堆積を終えるまでのすべての工程において、純度９９．９９９９％以上の水素ガスを導入した。４〜５ｎｍ堆積した後、９９．９９９５％以上の高純度酸素を導入して酸素中において冷却した。
図３は、同一条件により作製した薄膜のＸ線光電子分光スペクトルである。なお大気に暴露したことによる表面汚染の影響を避けるため、図３のスペクトルは光電子分光装置内でアルゴンイオンにより極わずか表面層をエッチングしてから測定したものである。ランタン、酸素のピークがはっきり観測されているのに対し、炭素が測定限界であることがわかる。水素を導入せずに、熱分解あるいは酸素による酸化によって薄膜を作製した際には、炭素ピークを測定限界以下にすることはできなかった。すなわち、本発明における、ＭＯＣＶＤ法により高誘電率ゲート絶縁膜を形成する際に、新たに高純度の水素ガスを導入することによって、ゲート絶縁膜中の炭素不純物濃度をＸＰＳの測定限界以下にまで低減することが可能となった。
なお同業者には明らかであるが、同様の方法を原子層堆積法（ＡＬＣＶＤ法）に適用することができる。すなわち有機金属を原子層堆積した後、水素を導入して金属希土類薄膜とし、その後酸化剤である水または酸素を導入して希土類酸化物となるように逐次に原料を供給してそれを複数回繰り返すことによって、ゲート絶縁膜中の炭素不純物濃度を飛躍的に低減することができる。
また同様な方法はＭＯＣＶＤ法やＡＬＣＶＤ法でハフニウムを含む高誘電率ゲート絶縁膜やジルコニウムを含む高誘電率ゲート絶縁膜を作製する際にも適用が可能であり、ＭＯＣＶＤ法やＡＬＣＶＤ法を行う際に高純度の水素を導入することによって、ゲート絶縁膜中の炭素を飛躍的に低減することができる。
また同様にＭＯＣＶＤまたはＡＬＣＶＤ法の際に酸素を導入することなしに高純度の水素を導入することによって、シリサイドを形成することもできる。図４は同様の方法で作製した薄膜をアルゴンイオンによりエッチングして測定したＸＰＳスペクトルであるが、酸素のピークが観測されないにもかかわらず、Ｌａとシリコンのピークがはっきり観測されて、シリサイドが形成されていることがわかる。このようにあらかじめシリサイドを作製した後にシリサイドを酸化することによって、ランタンシリケートを作製することもできる。
Ｌａ酸化物の堆積後、ルテニウムを含むゲート電極層として金属ＲｕをＥＢ蒸着により２００ｎｍ堆積した。この金属Ｒｕは、Ｌａ（ＥｔＣｐ）_３と同様のシクロペンタジエン誘導体有機金属であるエチルシクロペンタジエニルルテニウム（Ｒｕ（ＥｔＣｐ）_２）を用いて、ＭＯＣＶＤ法により堆積することもできる。またその際に高純度の水素を導入して、ゲート電極中の炭素不純物濃度を飛躍的に低減することができる。その後更にゲート作製のために施すＲＩＥ用のハードマスクとして、シリコン酸化膜をスパッタリング法により２００ｎｍ堆積した。レジストゲートパターンとしてＳ１８１３ポジレジスト（ＳＨＩＰＬＥＹ社製）を用い、フォトリソグラフィーを行った。
レジストパターンに沿って、ゲート電極用シリコン酸化膜ハードマスクを、ＣＨＦ_３をエッチングガスとして用い、流量８０ＳＣＣＭ、Ｒｆパワー１５０Ｗ、圧力２．５Ｐａの条件により２６０秒間ＲＩＥを行って形成した。その後、ＲｕのエッチングガスとしてＯ_２１００ＳＣＣＭ，ＣＨＦ_３３０ＳＣＣＭの混合ガスを用い、Ｒｆパワー１５０Ｗ、圧力２．５Ｐａの条件により６００秒間ＲＩＥを行い、更にＲｆパワー１５０Ｗ、圧力２．５Ｐａ、１００ＳＣＣＭのＯ_２ガスによりアッシング処理を行ってゲート電極を作製した。開発したエッチング条件においてはＯ_２とＣＨＦ_３を用いているため、シリコン基板が最終のエッチングストッパーになり、ゲートパターンがシリコンに対して垂直に近いことを確認することができる。
さらに素子保護膜としてのシリコン酸化膜をスパッタリング法により堆積した後、リソグラフィー技術を用いて電極パッド及び配線を形成した。作製例は、チャンネル長４〜５μｍ、ゲート幅１５〜５０μｍとやや大きめの素子寸法であるが、１００ｎｍ以下の素子寸法も同様の手法によって作製可能であることを電子顕微鏡像によって確認した。
以上のように、本発明のＲｕゲート電極／Ｌａ酸化物ゲート絶縁膜／シリコン半導体ＭＯＳＦＥＴ構造がプロセス的に作製可能であることを確認した。なお、本実施例においては、ＭＯＣＶＤ法によってＬａ酸化物をＳｉ基板上に堆積した後に熱処理を行っていないが、より低基板温度でＭＯＣＶＤ法によりＬａ酸化物をＳｉ基板上に堆積した後に、高純度窒素雰囲気、高純度窒素水素混合ガス雰囲気あるいは高純度窒素酸素雰囲気等により６００℃以上の温度において急速熱処理を行うことによって、電気特性の更なる性能向上を行うことができる。
ポストメタリゼーションアニール処理を行ってオーミック特性を向上させた後、半導体パラメータアナライザーによって評価した素子特性を図に示す。図５及び図６は、ルテニウム／ＭＯＣＶＤにより堆積したＬａ酸化物／Ｓｉ−ＮチャンネルＭＯＳＦＥＴのＩ_ｄ−Ｖ_ｄ特性及びＩ_ｄ−Ｖ_ｇ特性である。反転容量から求めた静電容量換算ＳｉＯ_２膜厚は、１．７ｎｍであった。Ｉ_ｄ−Ｖ_ｄ特性においては、ドレイン電流の飽和特性、ゲート電圧の増加に対応したＩ_ｄの増大が見られ、良好なトランジスタ特性が得られていることがわかる。Ｉ_ｄ−Ｖ_ｇ特性においては、５桁以上のオン・オフ比があり、オフ時の最小電流も１８ｐＡ／μｍオーダーで十分低い値であることがわかる。また、ゲートリーク電流は同一換算膜厚のＳｉＯ_２ゲート絶縁膜と比較して十分低い値であった。サブスレショルド領域の傾きＳの値が６４ｍＶ／ｄｅｃａｄｅと非常に急峻であり、本発明のＮチャンネルＭＯＳＦＥＴは、換算膜厚２ｎｍ以下の極めて優れた特性を示すＮチャンネルＭＯＳＦＥＴであることが実証された。線形外挿法、飽和外挿法、電流閾値法の３種類の方法により閾値電圧を求めた結果、全ての方法において＋０．４９Ｖという値が得られた。この値はチャンネル領域のドーピング濃度、ゲート絶縁酸化膜の静電容量、Ｒｕの仕事関数（〜４．７ｅＶを用いた）を用いた場合の理想値＋０．５Ｖに極めて近い値であり、低消費電力デバイスとして実用化する際に要求されるＮＭＯＳＦＥＴの閾値電圧０〜＋０．５Ｖの範囲に入るものである。このように、本発明によって初めて閾値電圧がＮチャンネルＭＯＳＦＥＴにより０Ｖから＋０．５Ｖの範囲にある、Ｏｎ電流とＯｆｆ電流の電流比が１０^５以上であることを特徴とする、ルテニウム元素を含む金属ゲート電極を用い、ゲート絶縁膜として希土類元素を含む酸化物であることを特徴とする電界効果トランジスタが実現された。なお、閾値電圧がいくつもの異なる方法により一致する値が得られたように、本発明のＭＯＳＦＥＴ特性は、短チャンネル効果のない長チャンネル条件での特性であるが、同業者であれば明らかなように、本発明を用いて短チャンネル条件においても閾値電圧０〜＋０．５Ｖの範囲に入る極微細ＭＯＳＦＥＴを作製することができる。
なお、同一条件により作製したアルミニウム電極を用いた場合とルテニウム電極を用いた場合の金属（ＲｕまたはＡｌ）／ＭＯＣＶＤにより作製したＬａ酸化物／Ｓｉ−ＭＯＳキャパシターの静電容量特性（図７参照）によれば、ポストメタリゼーションアニール後のフラットバンド電位がＲｕの場合には理想に近い位置にあるのに対し、アルミニウム電極ではマイナス側に大きくシフトしていることが明らかとなった。
この界面を断面ＴＥＭにより観察すると、Ａｌ電極の場合、Ｌａ酸化物ゲート絶縁膜と電極との界面に界面反応層が明瞭に観察されるのに対し、Ｒｕ電極の場合、そのような界面層は観察されないことが判明した。従って、本発明におけるＲｕを含む電極の化学的な安定性が希土類元素を含むゲート絶縁酸化膜との界面反応を抑制した結果、望ましくないフランとバンド電位のシフトが抑制されて、望ましい閾値電圧が実現できたものと考えられる。
（実施例２）ルテニウム／ＭＯＣＶＤにより堆積したＬａ酸化物／Ｓｉ−ＰチャンネルＭＯＳＦＥＴ
実施例１と同様の方法によりＰ−チャンネルＭＯＳＦＥＴ用基板に有機金属原料としてＬａ（ＥｔＣｐ）_３を用い、圧力２−４×１０^−１Ｔｏｒｒ、基板温度６５０℃で、希土類元素としてランタンを含むゲート絶縁酸化膜をＭＯＣＶＤ法により作製した。ＭＯＣＶＤを行う際に、薄膜の堆積を終えるまでのすべての工程において、純度９９．９９９９％以上の水素ガスを導入した。４〜５ｎｍ堆積した後、９９．９９９５％以上の高純度酸素を導入して酸素中において冷却した。
Ｌａ酸化物の堆積後、ルテニウムを含む金属ゲート電極層として金属ＲｕをＥＢ蒸着により２００ｎｍ堆積した。その後更にゲート作製のために施すＲＩＥ用のハードマスクとして、シリコン酸化膜をスパッタリング法により２００ｎｍ堆積した。レジストゲートパターンとしてＳ１８１３ポジレジスト（ＳＨＩＰＬＥＹ社製）を用い、フォトリソグラフィーを行って作製した。
レジストパターンに沿って、ゲート電極用シリコン酸化膜ハードマスクを、ＣＨＦ_３をエッチングガスとして用い、流量８０ＳＣＣＭ、Ｒｆパワー１５０Ｗ、圧力２．５Ｐａの条件により２６０秒間ＲＩＥを行って形成した。その後、ＲｕのエッチングガスとしてＯ_２１００ＳＣＣＭ，ＣＨＦ_３３０ＳＣＣＭの混合ガスを用い、Ｒｆパワー１５０Ｗ、圧力２．５Ｐａの条件において６００秒間ＲＩＥを行い、更にＲｆパワー１５０Ｗ、圧力２．５Ｐａ、１００ＳＣＣＭのＯ_２ガスによりアッシング処理を行ってゲート電極を作製した。
さらに素子保護膜としてのシリコン酸化膜をスパッタリング法により堆積した後、リソグラフィー技術を用いて電極パッド及び配線を形成した。チャンネル長は４〜５μｍ、ゲート幅は１５〜５０μｍである。
以上のように、本発明によってＲｕゲート電極／Ｌａ酸化物ゲート絶縁膜／シリコン半導体ＭＯＳＦＥＴ構造がプロセス的に作製可能であることが実証された。
ポストメタリゼーションアニール処理を行ってオーミック特性を向上させた後、半導体パラメータアナライザーによって評価した素子特性を図に示す。図８、図９は作製したＲｕ／ＭＯＣＶＤにより堆積したＬａ酸化物／Ｓｉ−ＰチャンネルＭＯＳＦＥＴのＩ_ｄ−Ｖ_ｄ特性およびＩ_ｄ−Ｖ_ｇ特性である。反転容量から求めた静電容量換算ＳｉＯ_２膜厚は、１．７ｎｍであった。Ｉ_ｄ−Ｖ_ｄ特性ではドレイン電流の飽和特性、ゲート電圧の増加に対応したＩ_ｄの増大が見られ、良好なトランジスタ特性が得られていることがわかる。Ｉ_ｄ−Ｖ_ｇ特性では４桁以上のオン・オフ比があり、オフ時の最小電流も−１２０ｐＡ／μｍオーダーで十分低い値であることがわかる。また、ゲートリーク電流は同一換算膜厚のＳｉＯ_２ゲート絶縁膜と比較して十分低い値であった。サブスレショルド領域の傾きＳの値は８７ｍＶ／ｄｅｃａｄｅであり、本発明のＰチャンネルＭＯＳＦＥＴが、換算膜厚２ｎｍ以下の極めて優れた特性を示すＰチャンネルＭＯＳＦＥＴであることが実証された。線形外挿法、飽和外挿法、電流閾値法の３種類の方法により閾値電圧を求めた結果、それぞれ、−０．１０、−０．１５，−０．１２５ｅＶという値が得られた。このように、本発明によって初めて閾値電圧がＰチャンネルＭＯＳＦＥＴで−０．５Ｖから０Ｖの範囲にある、Ｏｎ電流とＯｆｆ電流の電流比が１０^４以上であることを特徴とする、ルテニウムを含む金属ゲート電極を用い、ゲート絶縁膜として希土類元素を含む酸化物であることを特徴とする電界効果トランジスタが実現された。なお、閾値電圧がいくつもの異なる方法によりほぼ一致する値が得られたように、本発明のＭＯＳＦＥＴ特性は短チャンネル効果のない長チャンネル条件においての特性であるが、同業者であれば明らかなように、本発明を用いて短チャンネル条件においても閾値電圧−０．５〜０Ｖの範囲に入る極微細ＭＯＳＦＥＴを作製することができる。また界面において仕事関数５．０４ｅＶのルテニウム酸化物が形成されている可能性もあるが、Ｒｕ電極の堆積条件を最適化することによって、金属Ｒｕを堆積するかＲｕ酸化物を堆積するかを制御することが可能である。
（実施例３）ルテニウム／ＭＯＤにより堆積したＬａ酸化物／Ｓｉ−ＰチャンネルＭＯＳＦＥＴ
高純度化学研究所の試薬Ｌａ−０３をスピンコート法により塗布し、６００℃で大気中において１時間アニールし、屈折率１．８８程度、膜厚１８〜２０ｎｍ程度の薄膜を作製した。
Ｌａ酸化物の堆積後、ゲート電極層としてＲｕをＥＢ蒸着で２００ｎｍ堆積した。その後更にゲート作製のために施すＲＩＥ用のハードマスクとして、シリコン酸化膜をスパッタリング法で２００ｎｍ堆積した。レジストゲートパターンとしてＳ１８１３ポジレジスト（ＳＨＩＰＬＥＹ社製）を用い、フォトリソグラフィーを行って作製した。
レジストパターンに沿って、ゲート電極用シリコン酸化膜ハードマスクを、ＣＨＦ_３をエッチングガスとして用い、流量８０ＳＣＣＭ、Ｒｆパワー１５０Ｗ、圧力２．５Ｐａの条件で２６０秒ＲＩＥを行って形成した。その後、ＲｕのエッチングガスとしてＯ_２１００ＳＣＣＭ，ＣＨＦ_３３０ＳＣＣＭの混合ガスを用い、Ｒｆパワー１５０Ｗ、圧力２．５Ｐａの条件で６００秒ＲＩＥを行い、更にＲｆパワー１５０Ｗ、圧力２．５Ｐａ、１００ＳＣＣＭのＯ_２ガスでアッシング処理を行ってゲート電極を作製した。
さらに素子保護膜としてのシリコン酸化膜をスパッタリング法で堆積した後、リソグラフィー技術を用いて電極パッド及び配線を形成し、チャンネル長４〜５μｍ、ゲート幅１５〜５０μｍの素子を作製した。
以上のように、本発明のＲｕゲート電極／ＭＯＤ法で作製したＬａ酸化物ゲート絶縁膜／シリコン半導体ＭＯＳＦＥＴ構造がプロセス的に作製可能であることが実証された。
ポストメタリゼーションアニール処理を行ってオーミック特性を向上させた後、半導体パラメータアナライザーによって評価した素子特性を図１０，１１に示す。Ｉ_ｄ−Ｖ_ｄ特性では、ドレイン電流の飽和特性、ゲート電圧の増加に対応したＩ_ｄの増大が見られる。Ｉ_ｄ−Ｖ_ｇ特性では７桁以上のオン・オフ比があり、典型的なＰチャンネルＭＯＳＦＥＴ特性を示している。オフ時の最小電流も１０^−１２Ａオーダーで十分低い値である。ゲート電流は１０^−１４Ａ台でほとんどリーク電流が観測されず、Ｌａ酸化物が絶縁性を保ちゲート絶縁膜として十分機能していることがわかる。以上のことから、良好なトランジスタ特性が得られていることがわかる。
（実施例４）ルテニウム／ＭＯＤにより堆積したＬａＡｌＳｉ酸化物／Ｓｉ−ＮチャンネルＭＯＳＦＥＴ
シンメトリックス社の試薬ＳＹＭ−ＬＡ０１、ＳＹＭ−Ｓｉ０５、ＳＹＭ−Ａｌ０４をスピンコート法により塗布し、６００℃で大気中において１時間アニールし、屈折率１．６程度、膜厚１２ｎｍ程度の薄膜を作製した。図１２は作製したゲート絶縁酸化膜のＸ線光電子分光スペクトルである。ＬａとＡｌとＳｉのピークが観測されている。原料としてＳｉの有機原料を用いれば、ゲート絶縁酸化膜中に均一にＳｉ元素を含ませることができ、絶縁膜中のＳｉの化学ポテンシャルを高くすることによってＳｉ元素のＳｉ基板からの拡散を抑制することができ、Ｓｉ基板との界面の反応を抑制することができる。また発明者の一人は、以前、希土類にアルミを混ぜた酸化物に耐水性があり、結晶化も抑制できることを示したが、本発明においても、希土類のみの酸化物に比べて耐水性が向上していることをＸＰＳにより確認した。またアルミネート（アルミン酸塩）やシリケート（珪酸塩）とすることによって、希土類のみの酸化物に比べて結晶化温度を高くすることができる。
ゲート電極としてＲｕを１５０ｎｍ堆積した後、ＲＩＥによってゲート電極とゲート絶縁膜を一括して加工した。ＳｉＯ_２保護膜の堆積とＲＩＥ加工によってソース、ドレイン、ゲートをそれぞれ作製し、Ａｌ配線を行ってＭＯＳＦＥＴを作製した。
ポストメタリゼーションアニール処理を行ってオーミック特性を向上させた後、半導体パラメータアナライザーによって素子特性を評価し、作製したＲｕゲート電極／ＬａＡｌＳｉ酸化物ゲート絶縁膜／シリコン半導体ＭＯＳＦＥＴが典型的なＮチャンネルＭＯＳＦＥＴ特性を示すことをＩ_ｄ−Ｖ_ｇ特性及びＩ_ｄ−Ｖ_ｄ特性により確認した。Ｌａ元素をＬａ（ＥｔＣｐ）_３、Ａｌ元素を例えばトリメチルアルミニウム、Ｓｉ元素を例えばテトラエトキシランといった有機金属原料を用いれば、ＭＯＣＶＤ法を用いてより薄いゲート絶縁酸化膜を堆積することができる。
（実施例５） ＲｕＯ_ｘ／ＭＯＤにより堆積したＰｒ酸化物／Ｓｉ−ＰチャンネルＭＯＳＦＥＴ
高純度化学研究所の試薬Ｐｒ−０３をスピンコート法により塗布し、６００℃で大気中において１時間アニールし、屈折率２．０程度、膜厚１８ｎｍ程度の薄膜を作製した。その後、高純度化学研究所の試薬Ｒｕ−０３−Ｐをスピンコート法により塗布し、６００℃で大気中において１時間アニールし、ＲｕＯ_ｘの薄膜を作製した。図１３は作製したＲｕＯ_ｘの薄膜のＸ線光電子分光スペクトルである。金属Ｒｕとは異なる酸化状態のＲｕピークが観測され、Ｒｕ酸化物であることを確認した。
ポストメタリゼーションアニール処理を行ってオーミック特性を向上させた後、半導体パラメータアナライザーによって素子特性を評価した。作製したＲｕＯ_ｘゲート電極／Ｐｒ酸化物ゲート絶縁膜／シリコン半導体ＭＯＳＦＥＴのドレイン電流がゲート電圧に依存して増大することを確認した。Ｐｒ元素をシクロペンタジエニルプラセオジウム（Ｐｒ（ＥｔＣｐ）_３）を用いれば、ＭＯＣＶＤ法を用いてより薄いゲート絶縁酸化膜を堆積することができる。またＲｕＯ_ｘもＲｕ（ＥｔＣｐ）_２を用いてＬａ酸化物と同様の堆積を行うことにより作製することができる。また堆積時に水素を導入することによって炭素不純物を飛躍的に低減することができる。

本発明により、シリコン系材料における物理的な限界を克服した０．１ミクロン以下の素子寸法を持つ次世代ＣＭＯＳトランジスタが実現可能である。

Claims (3)

1. 電界効果トランジスタにおいて、
   ゲート電極は、ルテニウム金属ゲート電極であり、
   ゲート絶縁膜は、ランタン酸化物であり、
   前記ゲート絶縁膜に含まれる炭素の量はＸ線光電子分光において測定限界以下の量であり、
   前記ゲート絶縁膜と前記ゲート電極は、断面ＴＥＭ観察で界面反応層が観察されない界面を備え、
   前記ゲート絶縁膜の静電容量換算ＳｉＯ_２膜厚が２ｎｍ以下であり、
   ＮＭＯＳＦＥＴの閾値電圧が０Ｖから＋０．５Ｖまでの範囲であり、
   ＰＭＯＳＦＥＴの閾値電圧が−０．５Ｖから０Ｖまでの範囲であることを特徴とする電界効果トランジスタ。
2. 請求項１記載の電界効果トランジスタを製造する製造方法であって、
   ソースとドレインを形成する工程の後に、前記ゲート電極及び前記ゲート絶縁膜を堆積する工程を備え、
   前記ゲート絶縁膜である薄膜の堆積方法がシクロペンタジエンの誘導体を用いた有機希土類金属を用いた気相成長法であることを特徴とする電界効果トランジスタの製造方法。
3. 請求項１記載の電界効果トランジスタを製造する製造方法であって、
   前記ゲート絶縁膜である薄膜の堆積方法がシクロペンタジエンの誘導体を用いた有機希土類金属を用いた気相成長法であり、該ゲート絶縁膜である薄膜を堆積する際に水素を導入することを特徴とする電界効果トランジスタの製造方法。

Images