JP4530709B2 - 一定電圧を供給可能な電源回路 - Google Patents

Description

本発明は、電源回路の電圧制御に関し、特に、汎用的に用いられる低電圧電源と高電圧電源のそれぞれから供給される電圧を利用して、電子機器に電源供給する電源回路の電圧制御に関する。

電子機器の中には、複数の電源が使用可能であるものが知られている。このような電子機器においては、複数の電源から供給される大きさの異なる電圧を、一定の電圧に変圧して使用することが必要となる。このため、電源電圧を降圧する降圧電源回路と、昇圧する昇圧電源回路が併用される（特許文献１参照）。
特開平７−１０４０１５号公報（図１、図２）

一定電圧を出力する電源回路は、一般に、出力電圧よりも低い電圧を入力する電源と、出力電圧よりも高い電圧を入力する電源に分けられ、特に降圧回路で、シリーズレギュレータ等を用いて降圧すると、熱損失が大きくなってエネルギーロスが大きくなる。

また、降圧電源回路、又は昇圧電源回路のどちらかを使用すると、電源供給に問題を生じる場合がある。例えば、降圧電源回路を用いている場合、出力電圧よりも高い電圧を入力する電源として電池が使用され、入力電圧が電池の使用に伴って徐々に下がり、電子機器の出力電圧よりも低下した場合、電池には昇圧回路は接続されていないことから、一定電圧を出力することができなくなって電子機器が突然停止する可能性がある。

本発明は、電源電圧の大きさに応じて昇圧回路と降圧回路とを選択的に動作させることにより、効率的に、一定電圧を供給することが可能な電源回路を提供することを目的とする。

本発明の電源回路は、所定の基準電圧以上の大きさである第１の電圧と、基準電圧よりも小さい第２の電圧のいずれかの入力電圧を基準電圧に変換して出力する。電源回路は、第１の電圧を基準電圧に降圧可能な降圧回路と、第２の電圧を昇圧して基準電圧を出力する昇圧回路と、入力電圧の大きさが基準電圧の大きさ以上であるか否かを判断し、入力電圧の大きさが基準電圧の大きさ以上である場合には第１の電圧を出力し、入力電圧の大きさが基準電圧よりも小さい場合には電圧を出力しない電圧検出部とを備える。電源回路は、さらに、電圧検出部が出力した第１の電圧を検知可能であって、第１の電圧を検知しなかった場合に、昇圧回路に第２の電圧を基準電圧まで昇圧させ、第１の電圧を検知した場合に、昇圧回路に動作させない昇圧制御手段とを備える。そして、降圧回路は、電圧検出部が第１の電圧を検知した場合にのみ、第１の電圧を降圧して基準電圧を出力する。

昇圧制御手段は、入力電圧が基準電圧以上の大きさである場合に昇圧回路に電圧を供給せず、入力電圧が基準電圧よりも小さい場合に第２の電圧を昇圧回路に供給する第１の電圧供給回路を有することが好ましい。第１の電圧供給回路は、例えば、ｎチャンネルＦＥＴを有する。

電源回路は、例えば供給電圧制御回路をさらに有し、供給電圧制御回路は、電圧検出部が出力した第１の電圧が供給された場合に第１の電圧供給回路に電圧を供給せず、第１の電圧が供給されなかった場合に第１の電圧供給回路に電圧を供給することにより、第１の電圧供給回路による昇圧回路への電圧供給を制御する。供給電圧制御回路は、例えば、互いに接続された第１及び第２のトランジスタを有する。そしてこの場合、電源回路は、例えば、電源回路の起動のためのスイッチをさらに有し、スイッチがオンになると第１のトランジスタに基準電圧が供給される。また、外部電源が、電源回路の作動時に常時、第２のトランジスタに一定電圧を供給し、供給電圧制御回路が、第２の電圧が供給されなかった場合に、第１の電圧供給回路に一定電圧を供給することが好ましい。

昇圧制御手段は、電圧検出部が出力した第１の電圧が供給された場合に昇圧回路に電圧を供給せず、第１の電圧が供給されなかった場合に昇圧回路に基準電圧を供給する第２の電圧供給回路を有することが望ましい。この場合、第２の電圧供給回路は、例えば、電圧検出部と昇圧回路との間に設けられた第３のトランジスタを有する。そして電源回路は、例えば、第３のトランジスタと昇圧回路とに電気的に接続された、電源回路の起動のためのスイッチをさらに有し、スイッチがオンになると、第３のトランジスタと昇圧回路とに基準電圧が供給される。また、第３のトランジスタは、例えばグラウンドに接続される。

電源回路は、例えば第３の電圧供給回路をさらに有し、第３の電圧供給回路は、電圧検出部が出力した第１の電圧が供給された場合に降圧回路に第１の電圧を供給し、第１の電圧が供給されなかった場合に降圧回路に第１の電圧を供給しない。第３の電圧供給回路は、互いに接続された第４及び第５のトランジスタを有することが好ましい。そして、電源回路は、例えば電源回路の起動のためのスイッチをさらに有し、スイッチがオンになると第４のトランジスタに基準電圧が供給される。また、第５のトランジスタは、例えば、電圧検出部が出力した第１の電圧が供給された場合に降圧回路に第１の電圧を供給し、電圧検出部が出力した第１の電圧が供給されない場合に降圧回路に電圧を供給しない。

本発明によれば、電源電圧の大きさに応じて昇圧回路と降圧回路とを選択的に動作させることにより、効率的に一定電圧を供給することが可能な電源回路を提供できる。

以下、本発明の実施形態を、図面を参照して説明する。図１は、本実施形態の電源回路を示す回路図である。図２は、電源回路のイネーブルスイッチがオンの状態での各端子における電圧の変化を示すタイミングチャートである。図３は、イネーブルスイッチがオフの状態での各端子における電圧の変化を示すタイミングチャートである。

電源回路１０は、デジタルカメラ（図示せず）に内蔵されており、バッテリ１４、第１〜第３デジタルトランジスタ１６〜１８、ｎチャンネルＭＯＳＦＥＴ２０、昇圧回路４０、降圧回路５０、及び電圧検出部６０を備えている（図１参照）。通常は、バッテリ１４が電圧を入力するが、ＵＳＢ端子１２を介してＵＳＢ電源１３が接続されると、バッテリ１４に代わってＵＳＢ電源１３が電源回路１０に電圧を入力する。バッテリ１４とＵＳＢ電源１３の入力電圧は、それぞれ１．８（Ｖ）、及び５（Ｖ）である。

ＵＳＢ電源１３およびバッテリ１４からの入力電圧は、第１〜第３デジタルトランジスタ１６〜１８、ｎチャンネルＭＯＳＦＥＴ２０、電圧検出部６０を介して、あるいは直接、昇圧回路４０又は降圧回路５０に供給される。そして、電源回路１０は、ＵＳＢ電源１３あるいはバッテリ１４のいずれが電圧を入力する場合においても、３．３（Ｖ）の一定電圧（基準電圧）を出力端子２４から出力するように電圧を制御する。なお、電源回路１０と同じデジタルカメラに内蔵されているモータ駆動電源回路７０は、５（Ｖ）の一定電圧を電源回路１０に入力する。

電源回路１０には、イネーブルスイッチ２６が設けられている。ユーザがイネーブルスイッチ２６をオンにすると、出力端子２４から出力される基準電圧のプルアップによる電圧が、第１〜第３デジタルトランジスタ１６〜１８に供給される（図２のＴ₀）。ただし、出力端子２４から電圧が供給されない場合、第１〜第３デジタルトランジスタ１６〜１８には、ＵＳＢ電源１３あるいはバッテリ１４からのプルアップされた電圧が供給される。

イネーブルスイッチ２６がオン状態で、ＵＳＢ電源１３が接続されて基準電圧よりも大きい５（Ｖ）の電圧（第１の電圧）が電源回路１０に入力されると、電源回路１０は、高電圧制御状態（Ｉ）（図２参照）になり、以下に示すように、降圧回路５０のみが機能する。一方、イネーブルスイッチ２６がオン状態で、バッテリ１４から基準電圧よりも小さい１．８（Ｖ）の電圧（第２の電圧）が電源回路１０に入力されると、電源回路１０は、低電圧制御状態（II）（図２参照）となり、昇圧回路４０のみが機能する。

これに対し、イネーブルスイッチ２６がオフ状態の場合は、ＵＳＢ電源１３から５（Ｖ）の電圧が入力される高電圧状態（III）、バッテリ１４から１．８（Ｖ）の電圧が入力される低電圧状態（IV）のいずれにおいても、出力端子２４からの出力電圧は０（Ｖ）となる（図３参照）。以下に、各状態における電源回路１０の動作について順次説明する。

高電圧制御状態（Ｉ）では、イネーブルスイッチ２６がオン状態であり、かつＵＳＢ電源１３が、５（Ｖ）の電圧を、電圧検出部６０、降圧回路５０、およびｎチャンネルＭＯＳＦＥＴ２０に供給する（Ｔ₁）。電圧検出部６０には、電圧検出器６２が含まれており、電圧検出器６２は、入力端子Ｖ_INに供給された電圧が、検出電圧（基準電圧）である３．３（Ｖ）以上である場合には、出力端子Ｖ_OUTから供給電圧を出力し、供給された電圧が、検出電圧よりも小さい場合には、出力端子Ｖ_OUTから電圧を出力しない。従って、５（Ｖ）の電圧が電圧検出部６０に供給されると、５（Ｖ）の出力電圧が、出力端子Ｖ_OUTを介して出力される（Ｔ₂）。

電圧検出部６０から出力された５（Ｖ）の電圧は、第１デジタルトランジスタ１６のＡ１端子に入力される（Ｔ₃）。また、この時イネーブルスイッチ２６がオンであることから、第１デジタルトランジスタ１６のＡ２端子には、先述のように、３．３（Ｖ）の電圧が入力される（Ｔ₄）。この結果、第１デジタルトランジスタ１６に含まれる第１トランジスタ２７においては、ベース、エミッタ間に逆方向電圧が印加されることにより、コレクタ電流は流れない。従って、第１デジタルトランジスタ１６に含まれる第２トランジスタ２８には、ベース電流が流れないことから、第２トランジスタ２８はオフ状態となり、Ａ３端子からは、電圧は出力されない（Ｔ₅）。

ｎチャンネルＭＯＳＦＥＴ２０は、Ｂ１端子がゲート、Ｂ２端子がソース、Ｂ３端子がドレインである。ゲートのＢ１端子は、第１デジタルトランジスタ１６のＡ３端子に接続されており、この場合、電圧は入力されない（Ｔ₆）。すなわちｎチャンネルＭＯＳＦＥＴ２０はオフ状態になっているので、ドレインのＢ３端子にＵＳＢ電源１３から５（Ｖ）の電圧が供給される（Ｔ₇）ものの、ソースであるＢ２端子から電圧は出力されない（Ｔ₈）。

一方、第２デジタルトランジスタ１７のＣ２端子には、イネーブルスイッチ２６がオンであることから、３．３（Ｖ）の電圧が入力される（Ｔ₉）。そして、第２デジタルトランジスタ１７のＣ４端子には、電圧検出器６２の出力端子Ｖ_OUTから５（Ｖ）の電圧が供給される（Ｔ₁₀）。その結果、第２デジタルトランジスタ１７に含まれる第３トランジスタ２９には、Ｃ６端子を介してコレクタ電流が流れ、第４トランジスタ３０には、Ｃ５端子を介してベース電流が流れる。そして、第４トランジスタ３０のベース、エミッタ間に順方向の電圧が加えられるため、第４トランジスタ３０がオン状態となり、Ｃ３端子から降圧回路５０に、５（Ｖ）の電圧が供給される（Ｔ₁₁）。

降圧回路５０は、降圧ＤＣコンバータ５２と、ｐチャンネルのＭＯＳＦＥＴを２つ内蔵する複合ＭＯＳＦＥＴ５４とを備える。複合ＭＯＳＦＥＴ５４に含まれる第１のｐチャンネルＭＯＳＦＥＴは、第１ゲート端子Ｇ１、第１ソース端子Ｓ１、第１ドレイン端子Ｄ１を有し、第２のｐチャンネルＭＯＳＦＥＴは、第２ゲート端子Ｇ２、第２ソース端子Ｓ２、第２ドレイン端子Ｄ２を有する。降圧ＤＣコンバータ５２のＣＥ端子に、第２デジタルトランジスタ１７のＣ３端子から５（Ｖ）の電圧、ＶＤＤ端子にＵＳＢ電源１３からの電圧がそれぞれ供給されると、ＥＸＴ端子から、５（Ｖ）振幅の制御パルスが、複合ＭＯＳＦＥＴ５４の第１ゲート端子Ｇ１および第２ゲート端子Ｇ２に供給される。

複合ＭＯＳＦＥＴ５４においては、第１ソース端子Ｓ１に、ＵＳＢ電源１３から５（Ｖ）の電圧が入力されるため、第１のｐチャンネルＭＯＳＦＥＴにおいてドレイン電流が流れる。このドレイン電流が、第２のｐチャンネルＭＯＳＦＥＴの第２ドレイン端子Ｄ２に流れるため、第２ソース端子Ｓ２から、昇圧回路４０の第１コンデンサ３６に向けて電流が流れ、第１コンデンサ３６において電荷が蓄積される。なお、第２ソース端子Ｓ２から第１コンデンサ３６に流れる電流は、第１ショットキーダイオード５１、及び第１コイル３４により平滑化される。

第１コンデンサ３６における蓄積電荷により生じた電圧は、第２コイル５３、第２コンデンサ４１によって平滑化された後に出力端子２４から出力される。この出力端子２４から出力される電圧（基準電圧）が、３．３（Ｖ）で一定となるように、降圧ＤＣコンバータ５２のフィードバック端子ＦＢが、第１コンデンサ３６の電圧を第１及び第２抵抗４７、４８により分圧した電圧を検知して、降圧ＤＣコンバータ５２のＥＸＴ端子から、複合ＭＯＳＦＥＴ５４の第１及び第２ゲート端子Ｇ１、Ｇ２に供給される電圧のデューティ比を調整する。なお、複合ＭＯＳＦＥＴ５４が、このように第１及び第２のｐチャンネルＭＯＳＦＥＴを有するのは、昇圧回路４０からの電流の逆流を防止するためである。

また、第３デジタルトランジスタ１８のＤ１端子には、第２デジタルトランジスタ１７のＣ４端子と同様に、電圧検出器６２の出力端子Ｖ_OUTから５（Ｖ）の電圧が供給される（Ｔ₁₂）。このため、第３デジタルトランジスタ１８内の第５トランジスタ３１には、ベース電流が供給され、Ｄ２端子を介してエミッタがグラウンド３２に接続されているため、コレクタ電流が流れ、第３デジタルトランジスタ１８のＤ３端子はＧＮＤにショートされる（Ｔ₁₃）。すなわち、第３デジタルトランジスタ１８はオン状態であるので、昇圧回路４０には電圧が入力されず、昇圧回路４０は、高電圧制御状態（Ｉ）においては機能しない。

以上のことから、高電圧制御状態（Ｉ）においては、電源回路１０に入力された５（Ｖ）の電圧に対して、昇圧回路４０の昇圧ＤＣコンバータ４２及びＭＯＳＦＥＴ４４は機能せず、降圧回路５０によって降圧される結果、３．３（Ｖ）の電圧が出力端子２４から出力される（Ｔ₁₄）。

ＵＳＢ電源１３からバッテリ１４に、電源が切換わると、高電圧制御状態（Ｉ）から低電圧制御状態（II）に移行する。低電圧制御状態（II）では、バッテリ１４からの１．８（Ｖ）の電圧（Ｔ₁₅）が、電圧検出部６０、降圧回路５０、およびｎチャンネルＭＯＳＦＥＴ２０に供給される。そして、電圧検出部６０の電圧検出器６２の入力端子Ｖ_INに、３．３（Ｖ）よりも小さい１．８（Ｖ）の電圧が供給されると、先述のように、出力端子Ｖ_OUTから電圧は出力されず（Ｔ₁₆）、第１デジタルトランジスタ１６のＡ１端子にも電圧は入力されない（Ｔ₁₇）。

また、この時イネーブルスイッチ２６がオンであることから、第１デジタルトランジスタ１６のＡ２端子には、３．３（Ｖ）の電圧が入力される（Ｔ₄）この結果、第１トランジスタ２７においては、ベース、エミッタ間に順方向電圧が印加され、コレクタ電流が流れる。第１トランジスタ２７のコレクタ電流により、第２トランジスタ２８にはベース電流が流れ、さらに、第１デジタルトランジスタ１６のＡ４端子には、モータ駆動電源回路７０から５（Ｖ）の電圧が供給されていることから、第２トランジスタ２８の端子Ａ３からは、５（Ｖ）の電圧が出力される（Ｔ₁₈）。

このため、ｎチャンネルＭＯＳＦＥＴ２０のゲートであるＢ１端子には、５（Ｖ）の電圧が入力されるため（Ｔ₁₉）、さらに、バッテリ１４からの１．８（Ｖ）の電圧をドレインＢ３端子に供給する（Ｔ₂₀）ため、ソースＢ２端子から、昇圧回路４０の第３コンデンサ４３に、１．８（Ｖ）の電圧が供給される（Ｔ₂₁）。すなわち、ｎチャンネルＭＯＳＦＥＴ２０はオン状態となる。ｎチャンネルＭＯＳＦＥＴ２０はオン状態の抵抗値が非常に小さく、またゲート電圧が１．８Ｖと低いので、一次電源１４の電源電圧を効率よく昇圧回路４０へ供給できる。

一方、第２デジタルトランジスタ１７のＣ２端子には、３．３（Ｖ）の電圧が入力されるのに対し（Ｔ₉）、Ｃ４端子には、電圧検出器６２の出力端子Ｖ_OUTから電圧が供給されない（Ｔ₂₂）。その結果、第４トランジスタ３０にコレクタ電流は流れず、Ｃ３端子から降圧回路５０には電圧が供給されない（Ｔ₂₃）。すなわち、第２デジタルトランジスタ１７はオフ状態となって、低電圧制御状態（II）においては、降圧回路５０は機能しない。

また、電圧検出器６２の出力端子Ｖ_OUTから電圧が供給されない（Ｔ₁₆）ことから、第３デジタルトランジスタ１８のＤ１端子における電圧は０（Ｖ）となる（Ｔ₂₄）。このため、第３デジタルトランジスタ１８はオフとなるため、Ｄ３端子における電圧は、イネーブルスイッチ２６のオン状態、及び第３抵抗４９によるプルアップにより３．３（Ｖ）となり、（Ｔ₂₅）。昇圧回路４０の昇圧ＤＣコンバータ４２には３．３（Ｖ）の電圧が入力される。

よって、昇圧ＤＣコンバータ４２のＣＥ端子に、３．３（Ｖ）の電圧が供給され、ＶＤＤ端子にモータ駆動電源回路７０からの電圧が供給されると、昇圧ＤＣコンバータ４２は、５Ｖ振幅の制御パルスを、ＥＸＴ端子からＭＯＳＦＥＴ４４のゲート端子Ｇに出力する。ＭＯＳＦＥＴ４４は、放熱性を高めるために４つの第１〜第４ドレイン端子Ｄ１〜Ｄ４を備えたｎチャンネルのＭＯＳＦＥＴであり、ゲートであるＧ端子に電圧が供給されると、第１〜第４ドレイン端子Ｄ１〜Ｄ４から電流を流す。昇圧ＤＣコンバータ４２のＥＸＴ端子からＭＯＳＦＥＴ４４のゲートであるＧ端子に電圧が供給されると、第２コイル４５からドレイン、ソースを介してＧＮＤに電流を引き込み、昇圧ＤＣコンバータ４２からＭＯＳＦＥＴ４４に電圧が供給されない場合、第２コイルに蓄えられた電気エネルギーは、第２ショットキーダイオード５５を介して第１コンデンサ３６に流れる。この結果、第１コンデンサ３６に電荷が蓄積される。

なお、昇圧ＤＣコンバータ４２のフィードバック端子ＦＢは、第１コンデンサ３６の電圧を第１及び第２抵抗４７、４８により分圧した電圧を検知して、第２コイル５３、第２コンデンサ４１によって平滑化された後の電圧が３．３（Ｖ）で一定となるように、昇圧ＤＣコンバータ４２のＥＸＴ端子から、ＭＯＳＦＥＴ４４のゲート端子Ｇに供給する電圧のデューティ比を調整する。

以上のことから、低電圧制御状態（II）においては、電源回路１０に入力された１．８（Ｖ）の電圧に対して、降圧回路５０は機能せず、昇圧回路４０によって昇圧された３．３（Ｖ）の電圧が、出力端子２４から出力される。また、ｎチャンネルＭＯＳＦＥＴ２０は、一次電源１４の電圧が低くなるほどＯＮ抵抗が小さくなるため、昇圧回路４０へ電圧が供給される際の電流増加による熱損失を低く抑えられる。

一方、ＵＳＢ電源１３から電圧が供給され、イネーブルスイッチ２６がオフ状態である高電圧状態（III）（図３参照）においては、抵抗４９によるプルアップが無いため、第１及び第２デジタルトランジスタ１６、１７に電圧は供給されない（Ｔ₂₆）。また、ＵＳＢ電源１３からの５（Ｖ）の電圧（Ｔ₂₇）は、電圧検出部６０、降圧回路５０、およびｎチャンネルＭＯＳＦＥＴ２０に供給される。そして、電圧検出器６２の入力端子Ｖ_INに供給された電圧が検出電圧以上の５（Ｖ）であるため、出力端子Ｖ_OUTから、５（Ｖ）の電圧が出力される（Ｔ₂₈）。

電圧検出部６０から出力された５（Ｖ）の電圧は、第１デジタルトランジスタ１６のＡ１端子に入力される（Ｔ₂₉）ものの、イネーブルスイッチ２６がオフであるため、第１デジタルトランジスタ１６のＡ２端子には電圧が入力されない（Ｔ₃₀）。この結果、第１デジタルトランジスタ１６に含まれる第１トランジスタ２７においては、ベース、エミッタ間に逆方向電圧が印加されることにより、コレクタ電流は流れない。従って、第１デジタルトランジスタ１６に含まれる第２トランジスタ２８には、ベース電流が流れないことから、第１デジタルトランジスタ１６はオフ状態になり、Ａ３端子からは、電圧は出力されない（Ｔ₃₁）。

このため、ｎチャンネルＭＯＳＦＥＴ２０については、高電圧制御状態（Ｉ）と同様に、ゲートであるＢ１端子に電圧が入力されず（Ｔ₃₂）、ドレインであるＢ３端子には５（Ｖ）の電圧が供給される（Ｔ₃₃）ため、ソースであるＢ２端子から電圧は出力されない（Ｔ₃₄）。

一方、第２デジタルトランジスタ１７のＣ２端子には、イネーブルスイッチ２６がオフであることから電圧が入力されず（Ｔ₃₅）、第３トランジスタ２９にはコレクタ電流が流れない。また、Ｃ４端子には、電圧検出器６２の出力端子Ｖ_OUTから５（Ｖ）の電圧が供給される（Ｔ₃₆）ものの、第３トランジスタ２９のコレクタ電流が流れないことから、第４トランジスタ３０のベース電流が流れず、第４トランジスタ３０はオフ状態である。その結果、Ｃ３端子から降圧回路５０に、電圧は供給されない（Ｔ₃₇）。従って、降圧回路５０は、高電圧状態（III）においては機能しない。

また、第３デジタルトランジスタ１８のＤ１端子には、電圧検出器６２の出力端子Ｖ_OUTから５（Ｖ）の電圧が供給される（Ｔ₃₈）。そして、第３デジタルトランジスタ１８のエミッタがＤ２端子を介してグラウンド３２に接続されているため、高電圧制御状態（Ｉ）と同様に、第３デジタルトランジスタ１８のＤ３端子はＧＮＤにショートされ、かつイネーブルスイッチ２６がオフであることからプルアップされないためＧＮＤレベルとなり（Ｔ₃₉）、昇圧回路４０は機能しない。

以上のように、高電圧状態（III）においては、５（Ｖ）の電圧が電源回路１０に供給されたものの、昇圧回路４０と降圧回路５０とのいずれにも電圧が供給されないことから、出力端子２４から電圧は出力されない（Ｔ₄₀）。

一方、バッテリ１４から電圧が供給され、イネーブルスイッチ２６がオフ状態のまま低電圧状態（IV）に切換わると、イネーブルスイッチ２６がオフであることから、第１及び第２デジタルトランジスタ１６、１７に電圧は供給されない（Ｔ₂₆）。また、バッテリ１４からの電圧が１．８（Ｖ）であり（Ｔ₄₁）、検出電圧である３．３（Ｖ）よりも小さいため、電圧検出部６０から電圧は出力されない（Ｔ₄₂）。従って、Ａ３端子からｎチャンネルＭＯＳＦＥＴ２０のＢ１端子に電圧は供給されず（Ｔ₃₂）、ｎチャンネルＭＯＳＦＥＴ２０のＢ２端子から電圧は出力されない（Ｔ₃₄）。

第２デジタルトランジスタ１７のＣ２端子には、イネーブルスイッチ２６がオフであることから電圧が入力されず（Ｔ₃₅）、Ｃ４端子にも、電圧検出器６２の出力端子Ｖ_OUTから電圧が供給されない（Ｔ₄₃）。その結果、第２デジタルトランジスタ１７のＣ３端子から降圧回路５０に、電圧は供給されず（Ｔ₃₇）、降圧回路５０は、低電圧状態（IV）において機能しない。

また、第３デジタルトランジスタ１８のＤ１端子に対して、電圧検出器６２の出力端子Ｖ_OUTから電圧が供給されず（Ｔ₄₄）、さらにイネーブルスイッチ２６がオフであるため、第３デジタルトランジスタ１８はオフ状態であるが、イネーブルスイッチ２６がオフであることからプルアップされないためＧＮＤレベルとなる（Ｔ₃₉）。従って、昇圧回路４０は機能しない。

以上のように、低電圧状態（IV）においても、電源回路１０に１．８（Ｖ）の電圧が供給されたにも関わらず、昇圧回路４０と降圧回路５０とのいずれにも電圧が供給されないことから、出力端子２４から電圧は出力されない（Ｔ₄₀）。

なお、電源回路１０は、汎用的な素子によって構成することができる。例えば、第１及び第２デジタルトランジスタ１６、１７として「ローム株式会社」製の「ＥＭＤ６」、第３デジタルトランジスタ１８として「ローム株式会社」製の「ＤＴＧ１２４ＥＭ」、ｎチャンネルＭＯＳＦＥＴ２０として「ＶＩＳＨＡＹ」社製の「Ｓｉ２３１２ＤＳ」等を用いることができる。また、電圧検出器６２としては「トレックス・セミコンダクター株式会社」製の「ＸＣ６１ＣＣ３３０２」、降圧ＤＣコンバータ５２としては「トレックス・セミコンダクター株式会社」製の「ＸＣ６３６６Ｄ１０５ＭＲ」、複合ＭＯＳＦＥＴ５４としては「ＶＩＳＨＡＹ」社製の「Ｓｉ１９０３ＤＬ」、昇圧ＤＣコンバータ４２としては「トレックス・セミコンダクター株式会社」製の「ＸＣ６３６８Ｄ１０５ＭＲ」、ＭＯＳＦＥＴ４４としては「ＶＩＳＨＡＹ」社製の「Ｓｉ１４０６ＤＨ」等が使用できる。

以上のように本実施形態によれば、第１〜第３デジタルトランジスタ１６〜１８、ｎチャンネルＭＯＳＦＥＴ２０、及び電圧検出部６０を用いて、電源からの入力電圧の大きさに応じて、昇圧回路と降圧回路のいずれか一方を選択的に動作させるとともに他方を非動作状態にすることにより、効率的に、一定電圧を供給することが可能な電源回路１０を提供できる。また、イネーブルスイッチ２６がオフの状態の場合は、電源からの供給電圧の大きさにかかわらず、第１デジタルトランジスタ１６および第２デジタルトランジスタ１７がオフ状態となって、昇圧回路と降圧回路の両者を非作動状態にするので、電源回路１０は、電圧を出力しない。

電源から電源回路に入力される電圧の大きさは、一方が電源回路の出力電圧以上であり、他方が電源回路の出力電圧以下である限り、本実施形態に限定されない。すなわち、ＵＳＢ電源１３の入力電圧が３．３（Ｖ）以上であり、バッテリ１４の入力電圧が３．３（Ｖ）以下であれば、いかなる大きさであっても良い。また、昇圧回路４０及び降圧回路５０の設計を変更し、出力端子２４から出力される電圧の大きさを変更しても良い。

使用される電源は、ＵＳＢ電源１３およびバッテリ１４に限定されない。例えば、ＵＳＢ電源１３の代わりに、基準電圧よりも高い電圧を供給する電池を用いても良い。高電圧供給用に電池が使用され、降圧回路が降圧していたところ、供給電圧が電池の使用に伴って徐々に低下し、出力電圧よりも低い電圧になった場合においても、降圧回路に代わって自動的に昇圧回路４０が働くことから、一定電圧の供給が継続できる。

また、ＵＳＢ電源１３およびバッテリ１４を併用しても良い。この場合、電源回路１０への入力電圧が、両電源電圧の間の大きさの電圧になるものの、昇圧回路４０あるいは降圧回路５０が自動的に選択されることから、一定の供給電圧が出力可能である。

電源回路を示す回路図である。 電源回路のイネーブルスイッチがオンの状態での各端子における電圧の変化を示すタイミングチャートである。 電源回路のイネーブルスイッチがオフの状態での各端子における電圧の変化を示すタイミングチャートである。

符号の説明

１０ 電源回路
１３ ＵＳＢ電源
１４ バッテリ
１６ 第１デジタルトランジスタ（電圧制御手段・供給電圧制御回路）
１７ 第２デジタルトランジスタ（電圧制御手段・第２の電圧供給回路）
１８ 第３デジタルトランジスタ（電圧制御手段・第３の電圧供給回路）
２０ ｎチャンネルＭＯＳＦＥＴ（電圧制御手段・第１の電圧供給回路）
２４ 出力端子
２６ イネーブルスイッチ（スイッチ）
２７ 第１トランジスタ（第１のトランジスタ）
２８ 第２トランジスタ（第２のトランジスタ）
２９ 第３トランジスタ（第４のトランジスタ）
３０ 第４トランジスタ（第５のトランジスタ）
３１ 第５トランジスタ（第３のトランジスタ）
３６ 第１コンデンサ
４０ 昇圧回路
４２ 昇圧ＤＣコンバータ
４１ 第２コンデンサ
４４ ＭＯＳＦＥＴ
５０ 降圧回路
５２ 降圧ＤＣコンバータ
５４ 複合ＭＯＳＦＥＴ
６０ 電圧検出部
６２ 電圧検出器（電圧検出部）
７０ モータ駆動電源回路（外部電源）

Claims (14)

1. 所定の基準電圧以上の大きさである第１の電圧と、前記基準電圧よりも小さい第２の電圧のいずれかの入力電圧を前記基準電圧と同じ大きさの出力電圧に変換して出力する電源回路であって、
   前記第１の電圧を降圧して前記出力電圧を出力する降圧回路と、
   前記第２の電圧を昇圧して前記出力電圧を出力する昇圧回路と、
   前記入力電圧の大きさが前記基準電圧の大きさ以上であるか否かを判断し、前記入力電圧の大きさが前記基準電圧の大きさ以上である場合には第３の電圧を出力し、前記入力電圧の大きさが前記基準電圧の大きさよりも小さい場合には前記第３の電圧よりも小さい第４の電圧を出力する電圧検出部と、
   前記電圧検出部が出力した前記第３および第４の電圧を検知可能であって、前記第３の電圧を検知した場合に、前記降圧回路に前記第１の電圧を前記出力電圧まで降圧させるとともに前記昇圧回路を動作させず、前記第４の電圧を検知した場合に、前記昇圧回路に前記第２の電圧を前記出力電圧まで昇圧させるとともに前記降圧回路を動作させない電圧制御手段と、
   前記電源回路から電圧を出力させるためのスイッチとを備え、
   前記第１の電圧を供給する第１の電源または前記第２の電圧を供給する第２の電源が入力端に接続されて前記第１の電圧または前記第２の電圧のいずれかが選択的に前記入力端に供給されており、
   前記電圧制御手段が、
   前記昇圧回路に電圧を供給可能な第１の電圧供給回路と、前記第１の電圧供給回路に電圧を供給可能な供給電圧制御回路と、前記降圧回路に電圧を供給可能な第２の電圧供給回路とを備え、
   前記スイッチがオン状態であるときに、前記電圧検出部が出力した前記第３の電圧が前記供給電圧制御回路および前記第２の電圧供給回路に供給されると、
   前記出力電圧のプルアップ電圧が前記供給電圧制御回路に供給され、前記供給電圧制御回路が、オフ状態になるととともに前記第１の電圧供給回路に電圧を供給せず、
   前記第１の電圧供給回路が、前記供給電圧制御回路からの電圧が供給されないことによりオフ状態になり、前記昇圧回路に昇圧のための電圧を供給しないために前記昇圧回路が動作しないとともに、
   前記第２の電圧供給回路に前記出力電圧のプルアップ電圧が供給され、前記第２の電圧供給回路が、オン状態になるとともに前記降圧回路に降圧のための電圧を供給して前記降圧回路が動作し、
   前記スイッチがオン状態であるときに、前記電圧検出部が出力した前記第４の電圧が前記供給電圧制御回路および前記第２の電圧供給回路に供給されると、
   前記供給電圧制御回路が、オン状態になるとともに前記第１の電圧供給回路に電圧を供給し、
   前記第１の電圧供給回路が、前記供給電圧制御回路からの電圧が供給されたことによりオン状態になり、前記昇圧回路に昇圧のための電圧を供給して前記昇圧回路が動作するとともに、
   前記第２の電圧供給回路が、オフ状態になるとともに前記降圧回路に降圧のための電圧を供給しないために前記降圧回路が動作せず、
   前記スイッチがオフ状態になると、前記供給電圧制御回路と前記第２の電圧供給回路とがいずれもオフ状態になり、前記降圧回路と前記昇圧回路とがいずれも動作しないことを特徴とする電源回路。
2. 前記第１の電圧供給回路が、前記入力電圧が前記基準電圧以上の大きさである場合に前記昇圧回路に電圧を供給せず、前記入力電圧が前記基準電圧よりも小さい場合に前記第２の電圧を前記昇圧回路に供給することを特徴とする請求項１に記載の電源回路。
3. 前記第１の電圧供給回路が、ｎチャンネルＦＥＴを有することを特徴とする請求項１に記載の電源回路。
4. 前記供給電圧制御回路が、互いに接続された第１及び第２のトランジスタを有することを特徴とする請求項１に記載の電源回路。
5. 前記供給電圧制御回路と前記第１の電圧供給回路とが接続されており、前記電圧検出部が出力した前記第３の電圧が前記供給電圧制御回路に供給された場合に前記供給電圧制御回路から前記第１の電圧供給回路に電圧を供給させないために、前記スイッチがオンになると前記第１のトランジスタに前記プルアップ電圧が供給されることを特徴とする請求項４に記載の電源回路。
6. 外部電源は、前記電源回路の起動時に常時、前記第２のトランジスタに一定電圧を供給し、前記供給電圧制御回路が、前記第４の電圧が供給された場合に、前記第１の電圧供給回路に前記一定電圧と同じ大きさの電圧を供給することを特徴とする請求項４に記載の電源回路。
7. 前記昇圧回路は、前記昇圧のための昇圧コンバータを有し、
   前記電圧制御手段は、前記電圧検出部が出力した前記第３の電圧が供給された場合に前記昇圧コンバータに電圧を供給しないとともに前記第４の電圧が供給された場合に前記昇圧コンバータに前記プルアップ電圧を供給する第３の電圧供給回路をさらに有することを特徴とする請求項１に記載の電源回路。
8. 前記第３の電圧供給回路が、前記電圧検出部と前記昇圧回路との間に設けられた第３のトランジスタを有することを特徴とする請求項７に記載の電源回路。
9. 前記スイッチが、前記第３のトランジスタと前記昇圧回路とに電気的に接続されており、前記スイッチがオンになると、前記第３のトランジスタと前記昇圧回路とに前記プルアップ電圧が供給されることを特徴とする請求項８に記載の電源回路。
10. 前記第３のトランジスタがグラウンドに接続されていることを特徴とする請求項８に記載の電源回路。
11. 前記降圧回路は、降圧のための降圧コンバータを有し、
    前記第２の電圧供給回路は、前記電圧検出部が出力した前記第３の電圧が供給された場合に前記降圧コンバータに降圧のための入力電圧を供給し、前記第４の電圧が供給された場合に前記降圧コンバータ前記降圧のための入力電圧を供給しないことを特徴とする請求項１に記載の電源回路。
12. 前記第２の電圧供給回路が、互いに接続された第４及び第５のトランジスタを有することを特徴とする請求項１に記載の電源回路。
13. 前記第５のトランジスタが、前記降圧回路と前記電圧検出部とにそれぞれ接続されており、
    前記スイッチがオンになると、前記第４のトランジスタに前記プルアップ電圧が供給され、さらに前記第３の電圧が前記第５のトランジスタに供給されることにより、前記第５のトランジスタがオン状態となり、前記降圧のための入力電圧が前記第５のトランジスタから前記降圧回路に供給されることを特徴とする請求項１２に記載の電源回路。
14. 前記第５のトランジスタが、前記電圧検出部が出力した前記第３の電圧が供給された場合、前記降圧回路に前記第３の電圧と同じ大きさの電圧を供給し、前記電圧検出部が出力した前記第４の電圧が供給された場合、前記降圧回路に電圧を供給しないことを特徴とする請求項１２に記載の電源回路。

Images