JP4496724B2 - Liquid crystal display element - Google Patents
Liquid crystal display element Download PDFInfo
- Publication number
- JP4496724B2 JP4496724B2 JP2003186956A JP2003186956A JP4496724B2 JP 4496724 B2 JP4496724 B2 JP 4496724B2 JP 2003186956 A JP2003186956 A JP 2003186956A JP 2003186956 A JP2003186956 A JP 2003186956A JP 4496724 B2 JP4496724 B2 JP 4496724B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- opening
- alignment
- crystal display
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 48
- 239000010408 film Substances 0.000 claims description 92
- 239000000758 substrate Substances 0.000 claims description 52
- 239000010409 thin film Substances 0.000 claims description 46
- 239000012535 impurity Substances 0.000 claims description 26
- 239000003566 sealing material Substances 0.000 claims description 13
- 238000001179 sorption measurement Methods 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 7
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims 1
- 239000012212 insulator Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は液晶表示素子に関する。
【0002】
【従来の技術】
従来のアクティブマトリックス型の液晶表示素子には、スイッチング素子として薄膜トランジスタを備えたものがある(例えば、特許文献1参照)。この場合、薄膜トランジスタは、ボトムゲート型で、アクティブ基板上に設けられたゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体薄膜と、半導体薄膜の上面中央部に設けられたチャネル保護膜と、チャネル保護膜の上面両側およびその両側における半導体薄膜上に設けられた一対のオーミックコンタクト層と、各オーミックコンタクト層上に設けられたソース電極およびドレイン電極とによって構成されている。
【0003】
そして、ゲート絶縁膜上には画素電極がソース電極に接続されて設けられ、画素電極および薄膜トランジスタ上にはオーバーコート膜および配向膜が設けられている。一方、対向基板のアクティブ基板との対向面には対向電極および配向膜が設けられている。そして、アクティブ基板と対向基板とはほぼ方形枠状のシール材を介して貼り合わされ、シール材の内側における両基板の配向膜間に液晶が封入されている。
【0004】
【特許文献1】
特開平2−151834号公報
【0005】
ところで、上記構成の薄膜トランジスタでは、ゲート電極に正電圧が印加されるとオンとなり、負電圧が印加されるとオフとなる。具体的には、各行に配列された薄膜トランジスタを順次オンとし、ある行に配列された薄膜トランジスタがオンのとき、それ以外の行に配列された薄膜トランジスタはオフとなっている。したがって、薄膜トランジスタがオンの状態となる時間はほんの一瞬であり、大部分の時間はオフの状態にある。すなわち、薄膜トランジスタのゲート電極には大部分の時間負電圧が印加されている。
【0006】
【発明が解決しようとする課題】
ところで、上記従来の液晶表示素子では、ソース電極とドレイン電極との間におけるゲート電極上にゲート絶縁膜、半導体薄膜(薄膜トランジスタがオフのとき、絶縁体)、チャネル保護膜、オーバーコート膜および配向膜が積層されているが、これらはすべて絶縁体であるため、薄膜トランジスタがオフのとき、負電圧が印加されているゲート電極上のポリイミド(有機材料)からなる配向膜に液晶中のイオン性不純物が電気的に引き寄せられてしまう。液晶中のイオン性不純物としては、シール材等の有機材料によって形成されたものから溶出するイオン性不純物、液晶自体に混入しているイオン性不純物等がある。
【0007】
そして、負電圧が印加されているゲート電極上の配向膜に電気的に引き寄せられたイオン性不純物は、当該配向膜の表面に吸着して蓄積され、さらには当該配向膜の内部にまで浸透して蓄積され、この蓄積されたイオン性不純物の電荷に起因する電界が薄膜トランジスタの動作に影響を与え、薄膜トランジスタが誤動作することがあるという問題があった。
【0008】
そこで、この発明は、液晶中のイオン性不純物に起因する薄膜トランジスタの誤動作を防止することができる液晶表示素子を提供することを目的とする。
【0009】
【課題を解決するための手段】
請求項1に記載の発明は、内面に、マトリックス状に配置された複数の画素電極、これらの画素電極にそれぞれ接続された複数の薄膜トランジスタ、少なくとも前記薄膜トランジスタを覆うオーバーコート膜、該オーバーコート膜上および前記画素電極上に形成された配向膜を有するアクティブ基板と、内面に、対向電極、該対向電極を覆う配向膜を有する対向基板とが、ほぼ方形枠状のシール材を介して貼り合わされ、該シール材の内側における前記両基板の前記配向膜間に液晶が封入された液晶表示素子において、前記薄膜トランジスタの前記対向基板と対向する側に、前記液晶中のイオン性不純物の吸着を防止するためのイオン性不純物吸着防止手段が設けられ、前記イオン性不純物吸着防止手段は、前記アクティブ基板の前記配向膜に前記オーバーコート膜を露出させるために設けられた開口部を有し、前記アクティブ基板の前記配向膜の開口部に対応して、前記対向基板の前記配向膜に開口部が設けられていることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記オーバーコート膜は無機材料によって形成されていることを特徴とするものである。
請求項3に記載の発明は、内面に、マトリックス状に配置された複数の画素電極、これらの画素電極にそれぞれ接続された複数の薄膜トランジスタ、少なくとも前記薄膜トランジスタを覆うオーバーコート膜、該オーバーコート膜上および前記画素電極上に形成された配向膜を有するアクティブ基板と、内面に、対向電極、該対向電極を覆う配向膜を有する対向基板とが、ほぼ方形枠状のシール材を介して貼り合わされ、該シール材の内側における前記両基板の前記配向膜間に液晶が封入された液晶表示素子において、前記アクティブ基板の前記配向膜に前記オーバーコート膜を露出させる第1の開口部が設けられ、前記第1の開口部に対応して前記対向基板の前記配向膜に第2の開口部が設けられていることを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記第1の開口部と前記第2の開口部とが互いに重なるように設けられていることを特徴とするものである。
そして、この発明によれば、アクティブ基板の配向膜に第1の開口部を有し、対向基板の配向膜に前記第1の開口部に対応する第2の開口部を有しているので、液晶中のイオン性不純物に起因する薄膜トランジスタの誤動作を防止することができる。
【0010】
【発明の実施の形態】
(第1実施形態)
図1はこの発明の第1実施形態としての液晶表示素子の要部の断面図を示す。この液晶表示素子は、アクティブマトリックス型であり、ガラス等からなるアクティブ基板1および対向基板21を備えている。アクティブ基板1の内面側(対向基板21との対向面側)には、マトリックス状に配置された複数の画素電極2、これらの画素電極2にそれぞれ接続された複数の薄膜トランジスタ3等が設けられている。
【0011】
すなわち、アクティブ基板1の上面(内面)の所定の箇所にはアルミニウム系金属等からなるゲート電極4が設けられている。ゲート電極4を含むアクティブ基板1の上面には窒化シリコンからなるゲート絶縁膜5が設けられている。ゲート電極4上におけるゲート絶縁膜5の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜6が設けられている。半導体薄膜6の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜7が設けられている。
【0012】
チャネル保護膜7の上面両側およびその両側における半導体薄膜6の上面にはn型アモルファスシリコンからなるオーミックコンタクト層8、9が設けられている。一方のオーミックコンタクト層8の上面にはクロム系金属等からなるソース電極10が設けられている。他方のオーミックコンタクト層9の上面にはクロム系金属等からなるドレイン電極11が設けられている。
【0013】
そして、ゲート電極4、ゲート絶縁膜5、半導体薄膜6、チャネル保護膜7、オーミックコンタクト層8、9、ソース電極10およびドレイン電極11により、ボトムゲート型の薄膜トランジスタ3が構成されている。
【0014】
ゲート絶縁膜5の上面の所定の箇所にはITOからなる画素電極2が設けられている。この場合、画素電極2はソース電極10および一方のオーミックコンタクト層8に接続されている。薄膜トランジスタ3を含むゲート絶縁膜5の上面には窒化シリコンからなるオーバーコート膜12が設けられている。この場合、オーバーコート膜12の画素電極2の大部分と対応する領域には開口部13が設けられている。
【0015】
オーバーコート膜12および画素電極2の上面にはボリイミドからなる配向膜14が設けられている。この場合、ゲート電極4に対応する領域における配向膜14には開口部15が設けられている。ここで、開口部15は、少なくとも、ソース電極10とドレイン電極11との間に対応する領域における配向膜14に形成されていればよい。
【0016】
一方、対向基板21の内面(アクティブ基板1との対向面)にはITOからなる対向電極22が設けられ、その内面にはボリイミドからなる配向膜23が設けられている。そして、アクティブ基板1と対向基板21とはエポキシ系樹脂からなるほぼ方形枠状のシール材(図示せず)を介して貼り合わされている。また、シール材の内側における両基板1、21の配向膜14、23間には液晶24が封入されている。
【0017】
このように、この液晶表示素子では、ゲート電極4に対応する領域における配向膜14に開口部15を設けているため、開口部15が存在する領域においては、窒化シリコン(無機材料)からなるオーバーコート膜12が露出されて液晶24と接触することになる。窒化シリコン(無機材料)からなるオーバーコート膜12は、液晶24中のイオン性不純物を電気的に引き寄せにくく、また、イオン性不純物が吸着しにくいため、液晶24中のイオン性不純物に起因する薄膜トランジスタ3の誤動作を防止することができる。
【0018】
(第2実施形態)
図2はこの発明の第2実施形態としての液晶表示素子の要部の断面図を示す。この液晶表示素子において、図1に示す場合と異なる点は、対向基板21の内面に設けられた配向膜23において、アクティブ基板1の内面に設けられた配向膜14の開口部15に対応する領域に開口部31を設けた点である。このようにしても、上記第1実施形態の場合とほぼ同様の効果を得ることができる。
【0019】
(第3実施形態)
図3はこの発明の第3実施形態としての液晶表示素子の要部の断面図を示す。この液晶表示素子において、図1に示す場合と異なる点は、ゲート電極4に対応する領域におけるオーバーコート膜12の上面に樹脂等からなる柱状絶縁体32を設けた点である。この場合、柱状絶縁体32の表面に配向膜14を設け、この配向膜14を対向基板21の配向膜23に当接させているが、柱状絶縁体32の表面に配向膜14を形成せず、柱状絶縁体32の上面を対向基板21の配向膜23に当接させるようにしてもよい。
【0020】
このようにした場合には、柱状絶縁体32の存在により、ゲート電極4に対応する領域における両配向膜14、23間に液晶24が存在しないため、液晶24中のイオン性不純物に起因する薄膜トランジスタ3の誤動作を防止することができる。また、柱状絶縁体32の高さを制御することにより、この柱状絶縁体32にギャップ制御用のスペーサとしての役目を持たせることもできる。ここで、柱状絶縁体32は、少なくとも、ソース電極10とドレイン電極11との間に対応する領域におけるオーバーコート膜12の上面に形成されていればよい。
【0021】
(第4実施形態)
図4はこの発明の第4実施形態としての液晶表示素子の要部の断面図を示す。この液晶表示素子において、図1に示す場合と異なる点は、アクティブ基板1の内面に設けられた配向膜14に開口部15を形成せず、その代わりに、チャネル保護膜7に対応する領域におけるオーバーコート膜12と配向膜14との間にアルミニウム系金属等からなる接地電位のイオン性不純物吸着防止電極33を設けた点である。
【0022】
このようにした場合には、接地電位のイオン性不純物吸着防止電極33により、ゲート電極4からの電界がシールドされるため、イオン性不純物吸着防止電極33上の配向膜14に液晶24中のイオン性不純物の吸着や蓄積が発生せず、したがって液晶24中のイオン性不純物に起因する薄膜トランジスタ3の誤動作を防止することができる。ここで、イオン性不純物吸着防止電極33は、少なくとも、ソース電極10とドレイン電極11との間に対応する領域におけるオーバーコート膜12と配向膜14との間に形成されていればよい。
【0023】
(その他の実施形態)
上記各実施形態では、チャネル保護型のアモルファスシリコン薄膜トランジスタについて説明したが、これに限らず、チャネルエッチ型のアモルファスシリコン薄膜トランジスタやボトムゲート型のポリシリコン薄膜トランジスタ等であってもよい。
【0024】
【発明の効果】
以上説明したように、この発明によれば、アクティブ基板の配向膜に第1の開口部を有し、対向基板の配向膜に前記第1の開口部に対応する第2の開口部を有しているので、液晶中のイオン性不純物に起因する薄膜トランジスタの誤動作を防止することができる。
【図面の簡単な説明】
【図1】この発明の第1実施形態としての液晶表示素子の要部の断面図。
【図2】この発明の第2実施形態としての液晶表示素子の要部の断面図。
【図3】この発明の第3実施形態としての液晶表示素子の要部の断面図。
【図4】この発明の第4実施形態としての液晶表示素子の要部の断面図。
【符号の説明】
1 アクティブ基板
2 画素電極
3 薄膜トランジスタ
4 ゲート電極
5 ゲート絶縁膜
6 半導体薄膜
7 チャネル保護膜
8、9 オーミックコンタクト層
10 ソース電極
11 ドレイン電極
12 オーバーコート膜
14 配向膜
15 開口部
21 対向基板
22 対向電極
23 配向膜
24 液晶
31 開口部
32 柱状絶縁体
33 イオン性不純物吸着防止用電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display element.
[0002]
[Prior art]
Some conventional active matrix liquid crystal display elements include a thin film transistor as a switching element (see, for example, Patent Document 1). In this case, the thin film transistor is a bottom gate type, and includes a gate electrode provided on the active substrate, a gate insulating film covering the gate electrode, a semiconductor thin film provided on the gate insulating film, and a central portion of the upper surface of the semiconductor thin film. A channel protective film provided, a pair of ohmic contact layers provided on the semiconductor thin film on both sides of the channel protective film and on both sides thereof, and a source electrode and a drain electrode provided on each ohmic contact layer ing.
[0003]
A pixel electrode is provided on the gate insulating film so as to be connected to the source electrode, and an overcoat film and an alignment film are provided on the pixel electrode and the thin film transistor. On the other hand, a counter electrode and an alignment film are provided on a surface of the counter substrate facing the active substrate. The active substrate and the counter substrate are bonded to each other through a substantially rectangular frame-shaped sealing material, and liquid crystal is sealed between the alignment films of both substrates inside the sealing material.
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 2-151834
By the way, in the thin film transistor having the above structure, the thin film transistor is turned on when a positive voltage is applied to the gate electrode and turned off when a negative voltage is applied. Specifically, the thin film transistors arranged in each row are sequentially turned on, and when the thin film transistors arranged in a certain row are on, the thin film transistors arranged in other rows are off. Therefore, the time for which the thin film transistor is turned on is only an instant, and most of the time is in the off state. That is, most of the negative voltage is applied to the gate electrode of the thin film transistor.
[0006]
[Problems to be solved by the invention]
By the way, in the conventional liquid crystal display element, a gate insulating film, a semiconductor thin film (an insulator when the thin film transistor is off), a channel protective film, an overcoat film, and an alignment film are formed on the gate electrode between the source electrode and the drain electrode. However, since these are all insulators, when the thin film transistor is off, ionic impurities in the liquid crystal are formed on the alignment film made of polyimide (organic material) on the gate electrode to which a negative voltage is applied. It is attracted electrically. Examples of the ionic impurities in the liquid crystal include ionic impurities eluted from those formed by an organic material such as a sealing material, and ionic impurities mixed in the liquid crystal itself.
[0007]
The ionic impurities electrically attracted to the alignment film on the gate electrode to which a negative voltage is applied are adsorbed and accumulated on the surface of the alignment film, and further penetrate into the alignment film. There is a problem that the electric field caused by the accumulated charge of the ionic impurities affects the operation of the thin film transistor, and the thin film transistor may malfunction.
[0008]
Accordingly, an object of the present invention is to provide a liquid crystal display element capable of preventing a malfunction of a thin film transistor due to ionic impurities in the liquid crystal.
[0009]
[Means for Solving the Problems]
According to the first aspect of the present invention, a plurality of pixel electrodes arranged in a matrix on the inner surface, a plurality of thin film transistors respectively connected to the pixel electrodes, an overcoat film covering at least the thin film transistor, and the overcoat film And an active substrate having an alignment film formed on the pixel electrode, and a counter electrode on the inner surface, and a counter substrate having an alignment film covering the counter electrode are bonded to each other via a substantially rectangular frame-shaped sealing material, In a liquid crystal display element in which liquid crystal is sealed between the alignment films of the two substrates inside the sealing material, in order to prevent adsorption of ionic impurities in the liquid crystal on the side of the thin film transistor facing the counter substrate provided the ionic impurity adsorption preventing means, the ionic impurities adsorbed preventing means, the alignment film of the active substrate Has an opening provided in order to expose the overcoat film, corresponding to the opening of the alignment layer of the active substrate, that opening is provided on the alignment layer of the counter substrate It is a feature .
The invention according to
According to a third aspect of the invention, a plurality of pixel electrodes arranged in a matrix on the inner surface, a plurality of thin film transistors respectively connected to the pixel electrodes, an overcoat film covering at least the thin film transistor, and the overcoat film And an active substrate having an alignment film formed on the pixel electrode, and a counter electrode on the inner surface, and a counter substrate having an alignment film covering the counter electrode are bonded to each other via a substantially rectangular frame-shaped sealing material, In the liquid crystal display element in which liquid crystal is sealed between the alignment films of the two substrates inside the sealing material, a first opening for exposing the overcoat film is provided in the alignment film of the active substrate, A second opening is provided in the alignment film of the counter substrate corresponding to the first opening.
The invention according to
According to the present invention, since the alignment film of the active substrate has the first opening and the alignment film of the counter substrate has the second opening corresponding to the first opening , The malfunction of the thin film transistor due to the ionic impurities in the liquid crystal can be prevented.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 shows a cross-sectional view of a main part of a liquid crystal display device as a first embodiment of the present invention. This liquid crystal display element is an active matrix type, and includes an
[0011]
That is, the
[0012]
[0013]
The
[0014]
A
[0015]
An
[0016]
On the other hand, the
[0017]
As described above, in this liquid crystal display element, the
[0018]
(Second Embodiment)
FIG. 2 shows a cross-sectional view of a main part of a liquid crystal display device as a second embodiment of the present invention. In this liquid crystal display element, the difference from the case shown in FIG. 1 is that the
[0019]
(Third embodiment)
FIG. 3 shows a cross-sectional view of a main part of a liquid crystal display device as a third embodiment of the present invention. This liquid crystal display element is different from the case shown in FIG. 1 in that a
[0020]
In this case, since the
[0021]
(Fourth embodiment)
FIG. 4 is a cross-sectional view of a main part of a liquid crystal display device as a fourth embodiment of the present invention. In this liquid crystal display element, the difference from the case shown in FIG. 1 is that the
[0022]
In this case, since the electric field from the
[0023]
(Other embodiments)
In each of the above-described embodiments, the channel protection type amorphous silicon thin film transistor has been described. However, the present invention is not limited to this, and a channel etch type amorphous silicon thin film transistor, a bottom gate type polysilicon thin film transistor, or the like may be used.
[0024]
【The invention's effect】
As described above, according to the present invention, the alignment film of the active substrate has the first opening, and the alignment film of the counter substrate has the second opening corresponding to the first opening. Thus, malfunction of the thin film transistor due to ionic impurities in the liquid crystal can be prevented.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a main part of a liquid crystal display device as a first embodiment of the invention.
FIG. 2 is a cross-sectional view of a main part of a liquid crystal display device as a second embodiment of the invention.
FIG. 3 is a cross-sectional view of a main part of a liquid crystal display device as a third embodiment of the invention.
FIG. 4 is a cross-sectional view of a main part of a liquid crystal display device as a fourth embodiment of the invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003186956A JP4496724B2 (en) | 2003-06-30 | 2003-06-30 | Liquid crystal display element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003186956A JP4496724B2 (en) | 2003-06-30 | 2003-06-30 | Liquid crystal display element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005024625A JP2005024625A (en) | 2005-01-27 |
JP4496724B2 true JP4496724B2 (en) | 2010-07-07 |
Family
ID=34185949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003186956A Expired - Fee Related JP4496724B2 (en) | 2003-06-30 | 2003-06-30 | Liquid crystal display element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4496724B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63221322A (en) * | 1987-03-11 | 1988-09-14 | Hitachi Ltd | liquid crystal display device |
JPH06202108A (en) * | 1992-10-20 | 1994-07-22 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
JPH09127497A (en) * | 1995-10-31 | 1997-05-16 | Sony Corp | Liquid crystal display device and its production |
JPH09152628A (en) * | 1995-09-27 | 1997-06-10 | Sharp Corp | Active matrix substrate and display device having the same |
JP2002107734A (en) * | 2000-09-29 | 2002-04-10 | Toshiba Corp | Liquid crystal display device |
JP2002122868A (en) * | 2000-10-18 | 2002-04-26 | Casio Comput Co Ltd | Liquid crystal display device |
-
2003
- 2003-06-30 JP JP2003186956A patent/JP4496724B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63221322A (en) * | 1987-03-11 | 1988-09-14 | Hitachi Ltd | liquid crystal display device |
JPH06202108A (en) * | 1992-10-20 | 1994-07-22 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
JPH09152628A (en) * | 1995-09-27 | 1997-06-10 | Sharp Corp | Active matrix substrate and display device having the same |
JPH09127497A (en) * | 1995-10-31 | 1997-05-16 | Sony Corp | Liquid crystal display device and its production |
JP2002107734A (en) * | 2000-09-29 | 2002-04-10 | Toshiba Corp | Liquid crystal display device |
JP2002122868A (en) * | 2000-10-18 | 2002-04-26 | Casio Comput Co Ltd | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
JP2005024625A (en) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10459304B2 (en) | Display device | |
JP4179393B2 (en) | Display device and manufacturing method thereof | |
JP7370375B2 (en) | Display devices and semiconductor devices | |
US9025108B2 (en) | Display apparatus | |
JP6049764B2 (en) | Display panel | |
US9377644B2 (en) | Display device | |
JP5226259B2 (en) | Liquid crystal display | |
US10439010B2 (en) | Display device | |
JP5120828B2 (en) | Thin film transistor substrate and manufacturing method thereof, and liquid crystal display panel having the same and manufacturing method | |
KR101957972B1 (en) | Thin Film Transistor Substrate And Method For Manufacturing The Same | |
KR101791578B1 (en) | Liquid crystal display | |
WO2006093029A1 (en) | Thin film transistor panel | |
KR101182311B1 (en) | Liquid crystal display panel and fabricating method thereof | |
CN109690661B (en) | Active matrix substrate and display device provided with active matrix substrate | |
US20150279865A1 (en) | Semiconductor device and display device | |
JP4496724B2 (en) | Liquid crystal display element | |
KR101978789B1 (en) | Array substrate for display device and method of fabricating the same | |
JP2634505B2 (en) | Thin film transistor and method of manufacturing the same | |
US20200227560A1 (en) | Semiconductor device and display device | |
US12224332B2 (en) | Semiconductor device | |
JP3439444B2 (en) | Liquid crystal display | |
JP2002023191A (en) | Active matrix liquid crystal display | |
KR100729777B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
KR20050054345A (en) | Thin film transistor array substrate and fabricating method thereof | |
KR20160062322A (en) | Display substrate and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060405 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060615 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |