JP4471575B2 - 圧接型半導体装置 - Google Patents
圧接型半導体装置 Download PDFInfo
- Publication number
- JP4471575B2 JP4471575B2 JP2003046872A JP2003046872A JP4471575B2 JP 4471575 B2 JP4471575 B2 JP 4471575B2 JP 2003046872 A JP2003046872 A JP 2003046872A JP 2003046872 A JP2003046872 A JP 2003046872A JP 4471575 B2 JP4471575 B2 JP 4471575B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor substrate
- protrusions
- main
- buffer plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title description 188
- 230000002093 peripheral effect Effects 0.000 description 158
- 239000000758 substrate Substances 0.000 description 86
- 208000026082 sterile multifocal osteomyelitis with periostitis and pustulosis Diseases 0.000 description 38
- WSGCGMGMFSSTNK-UHFFFAOYSA-M 1-methyl-4-phenyl-1-propan-2-ylpiperidin-1-ium;iodide Chemical compound [I-].C1C[N+](C(C)C)(C)CCC1C1=CC=CC=C1 WSGCGMGMFSSTNK-UHFFFAOYSA-M 0.000 description 37
- 238000000605 extraction Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/233—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0101—Neon [Ne]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、自己消弧型サイリスタ（例えば、ゲートターンオフ（GTO）サイリスタあるいはゲート転流型ターンオフ（GCT）サイリスタ）に代表される圧接型半導体装置に関するものである。特に、本発明に係る半導体基体は、ダミーセグメントとして機能する最外周セグメント及び／又は最内周セグメントを有する。例えば、本発明は、その電力用応用としてはBTBあるいはSVGに適用され、又、その工業用応用としては製鉄圧延機駆動用インバータに適用される。その他にも、本発明は、高電圧・大容量スイッチ等に適用される。
【０００２】
【従来の技術】
圧接型半導体装置の一例であるGTOサイリスタの基本構造は、例えば特許文献１−３に記載されている。特に特許文献１の記載によれば、GTOサイリスタの半導体基体たるシリコンウエハは、ｐエミッタ層、ｎベース層、ｐベース層、及びｎエミッタ層の４層構造より成り、最上層のｎエミッタ層は、ｐベース層によって囲まれた多数の島状突出セグメントとして形成されている。
【０００３】
又、GCTサイリスタの基本構造は、例えば特許文献４に記載されており、その半導体基体たるシリコンウエハの構造は基本的にはGTOサイリスタのそれと同一である。
【０００４】
【特許文献１】
特開昭６２―７１６３号公報
【特許文献２】
特開昭６１―５５３３号公報
【特許文献３】
特開昭６３―３１８１６１号公報
【特許文献４】
特許第３１９１６５３号公報
【０００５】
【発明が解決しようとする課題】
図９は、従来の圧接型半導体装置の半導体基体について測定した、X軸方向及びY軸方向に関するセグメント突出部の段差深さの分布を示す図である（no prior art）。図９に示す様に、最内周セグメントの突出部側面の内側部分における段差が最も浅く、次段目以降の各セグメントの突出部段差はより深く且つ安定した深さを保っており、最外周セグメントの突出部側面の外側部分における段差も、最内周セグメントと同様に、浅くなる傾向にある。この様な傾向が生じる原因は次の点にあるものと、本願発明者は考える。
【０００６】
段差構造を半導体基体の主面に形成する方法としては、弗酸又は硝酸の混合液を用いたウエットエッチングが主流である。その際、シリコンウエハ全体を混合液中に水没させた状態でエッチングしようとすると、エッチングレートが減少してしまい、表面濃度差が敏感に作用して、均一な段差が得られない。そこで、カソードセグメントパターンに沿って均一に段差エッチングを行うためには、エッチング時に、回転するシリコンウエハの一部を液面から少し出して常に酸素雰囲気中に曝しながら、酸素を混合液中に気泡として巻き込むことで、反応を促進させてエッチングレートを高めることが必要となる。
【０００７】
しかしながら、通常、最内周セグメントの内側あるいは最外周セグメントの外側における半導体基体の主面上には、各セグメントのゲート電極パターンと外部ゲート電極との接触を確保するための取出し用ゲート電極パターンが形成されるエリアが、設定されている。そして、このエリアは平滑な面である。このため、センターゲート構造用半導体基体のエッチング中の状況を模式的に描いた図１０（no prior art）に例示する様に、気泡２５を、徐々にエッチングされていくセグメント間に保持し続けることが、出来ないのである。即ち、上記の平滑面状態エリア近傍においては、取り込まれた気泡２５は次段目以降のセグメントの側に流されてしまい、その結果、最内周セグメントにおけるエッチングレートが減少してしまうのである。
【０００８】
図１１は、最内周セグメント及び最外周セグメントにおけるエッチングレートがその他の部分と比較して低下した状態において製造された半導体基体の縦断面図である（no prior art）。図１１中のB部は最内周セグメントの構造を示しており、その突出部の拡大平面図が図１２（no prior art）であり、又、最内周セグメントの拡大縦断面図が図１３（no prior art）である。又、図１１中のC部は、最外周セグメントの構造を示している。図１１〜図１３に示す通り、最内周セグメント突出部の側面の内で、ゲート取出しパターン側の部分とその対向部分との間、及び、最外周セグメント突出部の側面の内で、ゲート取出しパターン側の部分とその対向部分との間には、ギャップが生じている。特に、図１１〜図１３の例においては、最内周セグメント突出部の側面内のゲート取出しパターン側部分及び最外周セグメント突出部の側面内のゲート取出しパターン側部分には、PN接合面が露出しておらず、カソード電極をその上に形成するためのN型エミッタ層NEが、外部ゲート電極８と接触するゲート取出しパターン１G−ALの直下に残存したままである。そのため、この様な段差ギャップを有する装置においては、カソード電極とゲート電極間が短絡状態となってしまっている。
【０００９】
あるいは、上記段差エッチングの不均一度によっては、図１４（no prior art）に示す様な段差ギャップ構造が発生する場合もある。この場合には、PN接合面は隣り合う突出部間の谷底面付近に位置しており、カソード電極とゲート電極間の耐圧が低下してしまう。
【００１０】
この様な不具合を回避するために、上記段差エッチング工程において、通常よりも段差深さを深く設定する解決策が考えられる。しかし、この場合には、カソード電極とゲート電極間の耐圧低下あるいは短絡と言う事態の発生は回避され得るが、最外周セグメント及び最内周セグメント以外の全セグメントの突出部段差が異常に深くなってしまい、P型ベース層PBの厚みが薄い箇所が局部的にP型ベース層PB内に発生する可能性が大である。もしこの様な箇所が生じた場合には、当該箇所がその他の電気特性に大きな影響を及ぼすことは避けられず、そのために、GTOの動作特性能力が低下してしまうと言う問題点が新たに生じてしまう。従って、この様な回避策は抜本的な解決策には成り得ないのである。
【００１１】
この様な事情により、図１１〜図１４に例示した様な構造の半導体基体が製造された場合には、当該半導体基体を製品としては用いないことで、上記問題点に対応している。このため、その様な半導体基体が製造時の品質検査工程において排除される分だけ、製造歩留まりの低下が生じている。
【００１２】
本発明は、この様な問題状況に鑑みて成されたものであり、その目的は、従来、歩留まり低下の原因となっていた段差不均一構造を有する半導体基体をそのまま製品として用いても、耐圧低下あるいは短絡状態を何ら発生させること無く、安定した動作特性能力を発揮し得る圧接型半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、下記第一の態様に係る圧接半導体装置乃至第四の態様に係る圧接半導体装置である。
第一の態様に係る圧接型半導体装置は、第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、前記半導体基体は、前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、前記PN接合面は、前記対応する突出部内に位置しており、前記複数の突出部において、最も内側に位置する最内周突出部に位置する突出部の各々の上面上には、絶縁層が全面的に形成されており、前記絶縁層の上面と、当該絶縁層上面の直上に位置する前記第１歪緩衝板の前記底面との間には、隙間が常に存在しており、前記複数の突出部の内で、最も外側に位置する最外周突出部及び前記最内周突出部を除く全突出部の各々の上面上には、第１主電極が形成されており、前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、前記制御電極において、前記最内周突出部よりも内側で当該最内周突出部に隣接する中央部が、ゲート取り出しパターンである、ことを特徴とする。
第二の態様に係る圧接型半導体装置は、第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、前記半導体基体は、前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、前記PN接合面は、前記対応する突出部内に位置しており、前記複数の突出部において、最も外側に位置する最外周突出部に位置する突出部の各々の上面上には、絶縁層が全面的に形成されており、前記絶縁層の上面と、当該絶縁層上面の直上に位置する前記第１歪緩衝板の前記底面との間には、隙間が常に存在しており、前記複数の突出部の内で、前記最外周突出部及び最も内側に位置する最内周突出部を除く全突出部の各々の上面上には、第１主電極が形成されており、前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、前記制御電極において、前記最外周突出部よりも外側で当該最外周突出部に隣接する周縁部が、ゲート取り出しパターンである、ことを特徴とする。
第三の態様に係る圧接型半導体装置は、第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、前記半導体基体は、前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、前記PN接合面は、前記対応する突出部内に位置しており、前記複数の突出部の各々における前記上面上には、第１主電極が形成されており、前記複数の突出部において、最も内側に位置する最内周突出部に位置する突出部の各々の上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と常に非接触であり、前記複数の突出部の内で、最も外側に位置する最外周突出部及び前記最内周突出部を除く全突出部の各々の前記上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、前記制御電極において、前記最内周突出部よりも内側で当該最内周突出部に隣接する中央部が、ゲート取り出しパターンである、ことを特徴とする。
第四の態様に係る圧接型半導体装置は、第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、前記半導体基体は、前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、前記PN接合面は、前記対応する突出部内に位置しており、前記複数の突出部の各々における前記上面上には、第１主電極が形成されており、前記複数の突出部において、最も外側に位置する最外周突出部に位置する突出部の各々の上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と常に非接触であり、前記複数の突出部の内で、前記最外周突出部及び最も内側に位置する最内周突出部を除く全突出部の各々の前記上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、前記制御電極において、前記最外周突出部よりも外側で当該最外周突出部に隣接する周縁部が、ゲート取り出しパターンである、ことを特徴とする。
【００１４】
【発明の実施の形態】
（着眼点）
従来構造によれば、全セグメントのカソード電極が、非圧接時及び圧接時において、カソード歪緩衝板と接触している。そして、半導体基体の最外周部側あるいは最内周部側に形成された外部ゲート電極用取出しパターンの近傍に位置する最外周セグメントあるいは最内周セグメントのカソード電極が使用されるため、最外周セグメントあるいは最内周セグメントの突出部段差が浅い場合には、カソード電極とゲート電極間にリーク電流が発生し易い。そうであるならば、その箇所に対応するセグメントを使用しない構造、換言すれば、最外周セグメント及び／又は最内周セグメントをダミーセグメント化させてしまう様な構造を採用するならば、耐圧低下及びそれに伴うリーク電流の発生を抑止することが可能である。
【００１５】
その様な第１の改善内容は、半導体基体の最外周セグメント及び／又は最内周セグメントを、エッチング時におけるダミーパターンとして用いることである。この場合には、ダミーのセグメントパターンの突出部上には、アルミニウム膜から成るカソード電極は形成されないので、当該ダミーセグメントはカソード歪緩衝板と接触することはない。当該改善内容は、後述する実施の形態１に相当する。
【００１６】
その第２の改善内容は、従来構造の半導体基体をそのまま利用しつつ、最外周セグメント及び／あるいは最内周セグメントのカソード電極がカソード歪緩衝板と接触することのない様に、カソード歪緩衝板の構造を修正することである。この様な改善内容は、後述する実施の形態２又は３に相当する。
【００１７】
（実施の形態１）
図１は、本実施の形態に係る圧接型半導体装置の構成を示す縦断面図である。ここでは、本圧接型半導体装置は、一例として、センターゲート構造型のGTOである。又、図２は、半導体基体１の第１主面の上面図であり、本図においては後述するゲート電極１G−ALの図示化を省略している。ここで、「第１主面」とは、後述する第３半導体層（P型のベース層）PBの第３上面の露出部分と、後述する第４半導体層（N型のエミッタ層）NEの露出表面とから成る、同基体１の上面である。尚、後述する図３に示す通り、第４半導体層NEの第４下面は、全面的に、第３半導体層PBと第４半導体層NEとのPN接合面を成している。これに対して、半導体基体１の「第２主面」とは、後述する第１半導体層（P型のエミッタ層）PEの露出下面である。又、図３は、図２中の線I−Iに関する、半導体基体１及びその周辺部材の断面図である。特に、図３は、半導体基体１の製造時に最外周セグメントOMSG及び最内周セグメントIMSGの段差が他のセグメントSGよりも浅くなる様な事態が生じた場合を、描いている。勿論、その様な事態が生じていない場合においても、最外周セグメントOMSG及び最内周セグメントIMSGの構造は、図３に示される通りである。尚、図３の構造は左右対称である。
【００１８】
図１及び図３に示す通り、カソード歪緩衝板２は、例えばモリブデンより成る環状体であり、その底面２BSは、半導体基体１の第１主面の一部上に形成された全カソード電極１K−ALと機械的に接触している。尚、圧接時には、同板２は全カソード電極１K−ALと電気的に接触し得る。そして、外部カソード電極４の底面全体は、底面２BSと対向する、カソード歪緩衝板２の上面と機械的に接触している。尚、圧接時には、同電極４はカソード歪緩衝板２と電気的に接触し得る。これに対して、外部カソード電極４の上面は、外部に露出している。
【００１９】
又、アノード歪緩衝板３は、例えばモリブデンより成る円柱体であり、その上面３USは、半導体基体１の第２主面上に全面的に形成されたアノード電極１A−ALと機械的に接触しており、圧接時にはアノード電極１A−ALと電気的に接触し得る。そして、外部アノード電極５の上面全体は、上面３USと対向する、アノード歪緩衝板３の底面と機械的に接触している。尚、圧接時には、同電極５はアノード歪緩衝板３と電気的に接触し得る。これに対して、外部アノード電極５の底面は、外部に露出している。又、アノード歪緩衝板３の底面中央部及び外部アノード電極５の上面中央部には、互いに対向し合う溝が形成されており、これらの溝は、アノード歪緩衝板３と外部アノード電極５とを位置決めするためのピン１４を成している。
【００２０】
又、カソード歪緩衝板２の中央部に設けられた貫通孔及び外部カソード電極４内に設けられた空洞内には、環状絶縁体の位置決め用支持管９を介して、略円柱体の外部ゲート電極８が配置されており、同電極８の底面は、半導体基体１の第１主面中央部（後述するセグメントSGが形成されていない半導体基体１の中央部分の上面に該当）上に形成されたゲート電極１G−AL（特に当該部分をゲート電極取出し部GP1と称す）と、機械的に接触している。尚、圧接時には、同電極８は（第１）ゲート電極取出し部GP1と電気的に接触し得る。そして、外部ゲート電極８の上面と外部カソード電極４の空洞の天井面との間には、外部ゲート電極８を内部的に押圧するための弾性を有するバネ６、及び、絶縁性を有するマイカワッシャ７が、配設されている。又、外部ゲート電極８の上面側側面の一部には、同電極８を外部にまで導出するためのゲートリード線８aが結合されており、ゲートリード線８aの周囲には、ゲートリード線８aを絶縁するためのゲートスリーブ１０が配設されている。
【００２１】
又、第１フランジ１２の内周部は外部カソード電極４の上面側側面の一部に固着されており、同様に、第２フランジ１３の内周部は外部アノード電極５の底面側側面の一部に固着されている。そして、両フランジ１２，１３間には、例えばセラミックから成る絶縁筒１１が両フランジ１２，１３に固着された態様で設けられており、同筒１１は、各部材１，２，３，６，７，８，９，１０，１５を密閉している。そして、密閉空間内の空気は、不活性ガスで置換されている。尚、絶縁保護材１５は、半導体基体１の端面における耐圧特性を保持するための部材である。
【００２２】
この様なGTOを動作させる際には、外部カソード電極４と外部アノード電極５とを外部から圧接することにより、半導体基体１のカソード電極１K−ALとカソード歪緩衝板２と外部カソード電極４とを、及び、アノード電極１A−ALとアノード歪緩衝板３と外部アノード電極５とを、それぞれ電気的に接触させる。このとき、外部ゲート電極８は、バネ６を介して、取出し用ゲート電極GP１と、連携して電気的に接触する。これにより、半導体基体１への通電が可能となる。この様な状態において、外部ゲート電極８と外部カソード電極４間に電流を流すことで、カソード電極１K−ALとアノード電極１A−AL間で流れる主電流の電気的制御が実行される。
【００２３】
上述した各構成要素の内で、本実施の形態の中核部は、シリコンウエハをその母材とする半導体基体１の構造にあり、その他の内装部材及び外装部材は全て従来品で構成されている。そこで、以下においては、図２及び図３を参照しつつ、半導体基体１の構造を詳述する。尚、図２及び図３では、図示の便宜上、実動作し得るアクティブセグメント（全セグメントSG中、ダミーセグメントOMSG,IMSGを除いたもの）の内で放射状方向に配列したものの数は３個として描かれているが、この一例に限定されるものではなく、放射状方向のセグメントSGの数は任意である。
【００２４】
半導体基体１は、PNPN構造を有しており、しかも、センターゲート構造と外周ゲート構造とに共通した構造を備えている。即ち、同基体１は、（１）シリコン基板内にP型不純物（第１導電型不純物）を含ませて成る第１半導体層（P型のエミッタ層）PEと、（２）第１半導体層PEの第１上面上に全面的に形成され且つN型不純物（第２導電型不純物）を含む第２半導体層（N型のベース層）NBと、（３）第２半導体層NBの第２上面上に全面的に形成され且つP型不純物を含む第３半導体層（P型のベース層）PBと、（４）第３半導体層PBの第３上面の一部上に形成され且つN型不純物を含む複数の第４半導体層（N型のエミッタ層）NEとを、有する。そして、半導体基体１の第１主面中、センターゲート構造用ゲート取出しパターンGP１が形成された中央部と、外周ゲート構造用ゲート取出しパターンGP２が形成された周縁部とで挟まれた領域には、半導体基体１の円周方向及び放射状方向に沿って一列に配列して成る、複数のメサ構造、ないしは、複数の島状の突出部PPが、形成されている。ここで、各突出部PPの放射状方向の配列ピッチは、一定間隔Wである。そして、各突出部PPは、第３半導体層PBの一部と第４半導体層NEとを有する。換言すれば、全突出部PPの内で、最も外側に位置する最外周突出部OMPP及び最も内側に位置する最内周突出部IMPPを除いた各突出部PPに関しては、各第４半導体層NEの全体は、対応する突出部PP内に包含されている。この様に、各突出部PPは、カソード電極１K−ALとゲート電極１G−ALとの間に、高さHの段差を形成しており、この段差が両電極１K−AL、１G−AL間のPN接合面における耐圧（降伏電圧）を十分なレベルに確保している。しかも、各突出部PPの側面上には、第３半導体層PBと第４半導体層NEとの上記PN接合面を清浄な状態で保護するためのパッシベーション膜（例えばシリコン酸化膜から成る絶縁膜）１Sが、全面的に形成されている。この様に、最外周突出部OMPPの側面の内でゲート取出しパターンGP２に隣接した部分及び最内周突出部IMPPの側面の内でゲート取出しパターンGP１に隣接した部分を除いて、パッシベーション膜１Sは、各突出部PPの側面に露出したPN接合部の安定化を実現している。更に、半導体基体１の第１主面の内で、隣り合う突出部PP間に挟まれた谷底部上、最外周突出部OMPPの外側部上、及び、最内周突出部IMPPの内側部上には、例えばアルミニウム膜から成るゲート電極１G−ALの１パターンが形成されている。このゲート電極１G−ALの１パターンの内で、最内周突出部IMPPの内側部上、及び、最外周突出部OMPPの外側部上に位置するものが、それぞれ、既述した（第１及び第２）ゲート取出しパターンGP１,GP２に該当している。そして、第１ゲート取出しパターンGP１を除くゲート電極１G−ALの部分の表面は、全面的に、例えばポリイミドから成る絶縁膜１Pによって被覆されており、絶縁膜１Pはパッシベーション膜１Sと繋がっている。
【００２５】
又、半導体基体１の第２主面を成す第１半導体層PEの第１下面上には、全面的に、例えばアルミニウム膜から成るアノード電極１A−ALが形成されている。
【００２６】
以上の通り、半導体基体１の円周方向及び放射状方向に沿って一列に配列して成る複数のセグメントSGの各々は、第１〜第４半導体層PE,NB,PB,NEより成る。これらのセグメントSG中で、最外周セグメントOMSG及び最内周セグメントIMSGは、共にダミーセグメントとして機能する。以下、核心部たる最外周セグメントOMSG及び最内周セグメントIMSGの構造を、他のセグメント（アクティブセグメント）SGの構造を対比させて記載する。
【００２７】
先ず、最外周セグメントOMSGの最外周突出部OMPPの上面には、カソード電極１K−ALのパターンが一切形成されておらず、その代わりに、当該上面の全体は、最外周突出部OMPPの側面上に形成されているパッシベーション膜１S及びその上に更に形成されている絶縁膜１Pによって、被覆されている。ここで、両膜１S,1Pから成る部分を、「絶縁層」と総称する。同様に、最内周セグメントIMSGにおける最内周突出部IMPPの上面全体もまた、パッシベーション膜１S及び絶縁膜１Pより成る絶縁層によって、被覆されている。これに対して、その他の各セグメントSGにおける突出部PPの上面上には、カソード電極１K−ALが形成されている。しかも、各カソード電極１K−ALの厚みT１は、最外周突出部OMPP及び最内周突出部IMPPの上面上に形成されている絶縁層（１S＋1P）の厚みT２よりも大きい（T1＞T２）。そして、最外周突出部OMPP及び最内周突出部IMPPを含む全突出部PPの高さは、隣り合う突出部PP で挟まれた谷底部ないしは第３半導体層上面から見て、高さHで与えられる。従って、谷底部から最外周突出部OMPPの絶縁層（１S＋1P）上面までの高さ（H＋T２）及び谷底部から最内周突出部IMPPの絶縁層（１S＋1P）上面までの高さ（H＋T２）は、谷底部からその他の突出部PPのカソード電極１K−AL上面までの高さ（H＋T１）よりも小さい。その結果、最外周突出部OMPP及び最内周突出部IMPPを除く突出部PPのカソード電極１K−AL上面は、全て、非圧接時において、カソード歪緩衝板底面２BSと機械的に接触する。これに対して、最外周突出部OMPP及び最内周突出部IMPPの絶縁層（１S＋1P）上面と、その直上に位置するカソード歪緩衝板底面２BSの部分との間には、物理的に埋め尽くすことの出来ない隙間（クリアランス）CLが存在している。そのため、最外周突出部OMPP及び最内周突出部IMPPの絶縁層（１S＋1P）上面は、カソード歪緩衝板底面２BSと機械的に接触することは一切無い。勿論、圧接時においても、最外周突出部OMPP及び最内周突出部IMPPの絶縁層（１S＋1P）上面は、緩衝板底面２BSと機械的及び電気的に接触することは無い。例えば、各セグメントSGの段差高さHは３０μｍであり、カソード電極１K−ALの厚みT１は１０μｍであり、パッシベーション膜１Sの厚みは２μｍであり、絶縁膜１Pの厚みは３μｍである。この場合、高さ（H＋T２）は３５μｍであり、高さ（H＋T１）は４０μｍであるから、クリアランスCLは５μｍとなる。
【００２８】
尚、図３に示す半導体基体１の製造方法は、最外周突出部OMPP及び最内周突出部IMPPに対応するパターンが形成されていない新たなマスクを写真製版時のマスクとして用いる点を除いて、基本的には、従来の半導体基体の製造方法と同一である。従って、新たな製造装置の使用及び追加の製造工程は発生しない。
【００２９】
この様に、最外周セグメントOMSG及び最内周セグメントIMSGの全ては、ダミーとして配列されている。従って、最外周セグメントOMSGの外側段差及び最内周セグメントIMSGの内側段差が比較的に浅くなる様なケースが生じても、カソード電極１K−ALとゲート電極１G−AL間の耐圧低下あるいは短絡状態は一切発生せず、つまり、段差ギャップに起因したリーク電流が発生することは無く、実動作時においても何ら問題の無い良好な電気特性が得られる。換言すれば、その様な半導体基体１をそのまま製品として用いることが出来、その結果、製造歩留まりを飛躍的に向上させることが出来る。
【００３０】
又、本実施の形態の上記特徴的構成を、外周ゲート構造型GTO（例えば日本国特許第３１９１６５３号公報の図１８に図示された構造を有するもの）ないしはGCT（例えば日本国特許第３１９１６５３号公報の図４に図示された構造を有するもの）に適用しても良い。
【００３１】
あるいは、図１〜図３の一例に代えて、最外周セグメントOMSG及び最内周セグメントIMSGの内で一方のセグメントのみを上記の通りにダミーセグメント化させても良い。例えば、センターゲート構造型GTOの場合には、外部ゲート電極８と接触するゲート取出しパターンとは半導体基体表面の中央部に形成されているものであり、従って、最内周セグメントIMSG側における方がリーク電流の発生はより深刻であることから、最内周セグメントIMSGのみを上記の通りにダミーセグメント化させることが考えられる。この場合には、最内周セグメントIMSG側における耐圧の低下ないしは短絡状態の発生を確実に防止することが出来ると言う効果が、得られる。これに対して、外周ゲート構造型GTOあるいはGCTの場合には、外部ゲート電極８と接触するゲート取出しパターンとは半導体基体表面の外周縁部に形成されているものであり、従って、最外周セグメントOMSG側における方がリーク電流の発生がより一層問題となるので、逆に、最外周セグメントOMSGのみを上記の通りにダミーセグメント化させることも考えられる。この場合には、最外周セグメントOMSG側における耐圧の低下ないしは短絡状態の発生を確実に防止することが出来ると言う効果が、期待される。
【００３２】
以下に、カソード電極IK−ALが形成されていない最外周突出部OMPP及び最内周突出部IMPPの形状を、カソード電極IK−ALが形成されている、その他の突出部PPの形状と異ならしめる変形を、図面に基づき記載する。
【００３３】
（変形例１）
図４のカソード電極パターンにおいては、ダミーとして配列されたセグメントの最外周突出部OMPP及び最内周突出部IMPPの形状を、その他の突出部PPの形状よりも小さく設定している。
【００３４】
この場合には、その他の動作するセグメント（非ダミーセグメントないしはアクティブセグメント）のエリアを増大させることが可能である。従って、全カソード電極IK−ALとカソード歪緩衝板底面２BSとの接触面積を最大限まで増加させることが出来る。
【００３５】
尚、最外周突出部OMPP及び最内周突出部IMPPの一方の形状のみを、その他の突出部PPの形状よりも小さく設定するだけでも良い。
【００３６】
（変形例２）
図５のカソード電極パターンにおいては、ダミーセグメントの最外周突出部OMPP及び最内周突出部IMPPの形状を、連続したリング形状に設定している。
【００３７】
この様な全周に渡って連続的に配列されたリング形状の突出部を採用することにより、写真製版時の写真欠陥（ピンホール及びレジスト厚ムラ等）を減少させることが可能である。しかも、仮に外部において隙間CL以上の寸法の異物が生じたとしても、最外周突出部OMPP及び最内周突出部IMPPは、当該異物がカソード電極１K−AL及びゲート電極１G−ALのパターン領域内に侵入するのを防止し得る城壁として機能するので、異物侵入に起因したカソード電極１K−ALとゲート電極１G−AL間の特性劣化（例えば短絡）を完全に防止することが出来る。
【００３８】
尚、最外周突出部OMPP及び最内周突出部IMPPの一方を、連続したリング形状に設定しても良い。
【００３９】
更には、上記の効果は減少せざるを得ないけれども、最外周突出部OMPP及び最内周突出部IMPPの内の少なくとも一方を、断続して成る複数のリング形状体より構成しても良い。
【００４０】
（実施の形態２）
本実施の形態の特徴点は、従来のものと同一構造を有する半導体基体（従って、最外周突出部OMPP及び最内周突出部IMPPの上面上にカソード電極IK−ALが形成されている）を用いつつも、本装置において使用する内装部品の構造を変えることで、最外周セグメントOMSG及び最内周セグメントIMSGを共にダミーセグメントとして機能させて、結果的に実施の形態１と同様の効果を得る点にある。その様な構造変更対象の内装部品は、本実施の形態では、カソード歪緩衝板のみである。この点は、後述する実施の形態３（支持管９、バネ６、マイカワッシャ７及び外部ゲート電極８の各々について、従来品とは異なる特殊な寸法のものを使用する必要性がある）と比較すると、利点であるとも言える。即ち、本実施の形態では、カソード歪緩衝板の外周面及び／又は内周面の底面側コーナー部に欠損部を設けることで以って（外周径及び内周径は従来品と同じである）、最外周突出部OMPP及び／又は最内周突出部IMPPの上面上のカソード電極IK−ALが圧接時にカソード歪緩衝板底面に機械的且つ電気的に非接触となる構造を実現している。以下では、この様な特徴的構造を中心として、本実施の形態を図面に基づき詳述する。
【００４１】
図６は、本実施の形態に係る圧接型半導体装置の構成を示す縦断面図である。ここでも、本圧接型半導体装置は、一例として、センターゲート構造型のGTOである。図６中、図１と同一参照符号の各構成要素は、実施の形態１における対応する構成要素と同一であり、それらの記載に関しては実施の形態１中の対応記載箇所を援用する。
【００４２】
図６に示す通り、半導体基体１Aにおける全セグメントSGの突出部PPの上面上には、アルミニウム膜から成るカソード電極１K−ALが形成されている。これに対して、環状体であるカソード歪緩衝板２Aの外周面２AOSの底面２ABS側コーナー部（第１コーナー部）には、段差状の欠損部２AOSTが設けられている。しかも、（第１）段差部２AOSTの形状・寸法は、当該段差部２AOSTと最外周突出部OMPPの上面上のカソード電極IK−ALとが非圧接時及び圧接時において互いに機械的且つ電気的に非接触となる様に、設定されている。例えば、段差部２AOSTと底面２ABSとの交線は、最外周突出部OMPPの上面上のカソード電極IK−ALと、それに隣接する突出部PP用のカソード電極IK−ALとの間に位置している（あるいは、隣接突出部PP用カソード電極IK−AL直上に位置する）。従って、最外周突出部OMPPのカソード電極IK−ALと、その直上に位置する段差部２AOSTとの間には、常に（第１）隙間が存在している。更に、カソード歪緩衝板２Aの内周面２AISの底面２ABS側コーナー部（第２コーナー部）にも、段差状の欠損部２AISTが設けられている。そして、（第２）段差部２AISTの形状・寸法は、当該段差部２AISTと最内周突出部IMPPの上面上のカソード電極IK−ALとが非圧接時及び圧接時において互いに機械的且つ電気的に非接触となる様に、設定されている。例えば、段差部２AISTと底面２ABSとの交線は、最内周突出部IMPP用のカソード電極IK−ALと、それに隣接する突出部PP用のカソード電極IK−ALとの間に位置している（あるいは、隣接突出部PP用カソード電極IK−AL直上に位置する）。従って、最内周突出部IMPPのカソード電極IK−ALと、その直上に位置する段差部２AISTとの間には、常に（第２）隙間が存在している。
【００４３】
以上の第１及び第２段差部２AOST，２AISTが付されたカソード歪緩衝板２Aを用いることにより、圧接時において、最外周突出部OMPP及び最内周突出部IMPP上の全カソード電極１K−ALは、カソード歪緩衝板底面２ABSと機械的にも且つ電気的にも接触することはない。従って、半導体基体１Aの製造時に最外周セグメントOMSG及び最内周セグメントIMSGの段差が他のセグメントSGよりも浅くなる様な事態が生じたとしても、その様な半導体基体１Aをそのまま製品として用い、且つ、全突出部PP上にカソード電極１K−ALを形成している状態において、カソード歪緩衝板２Aと最外周突出部OMPP及び最内周突出部IMPP上の全カソード電極１K−ALとの接触を回避することが出来る。この場合、最外周セグメントOMSG及び最内周セグメントIMSGは、共にカソード電極１K−ALを有していながら、ダミーセグメントとして機能するだけである。このため、図６の圧接型半導体装置は、実動作時においても、実施の形態１と同様の効果を奏する。特に、本実施の形態では、従来のカソード歪緩衝板の外形及び内径を変更することなく、それに上記の第１及び第２段差部２AOST,２AISTを設けると言う加工修正を施すだけで、カソード歪緩衝板２Aを実現できるので、その他の部材については従来品をそのまま用いることが出来ると言う利点がある。
【００４４】
尚、図６の一例に代えて、カソード歪緩衝板２Aの外周面２AOS及び内周面２AISの内で一方の周面の底面側コーナー部のみに、上記段差部を欠損部として設けても良い。
【００４５】
又、本実施の形態の上記特徴的構成を、外周ゲート構造型GTO（例えば日本国特許第３１９１６５３号公報の図１８に図示された構造を有するもの）ないしはGCT（例えば日本国特許第３１９１６５３号公報の図４に図示された構造を有するもの）に適用しても良い。但し、これらの装置においては、カソード歪緩衝板は通常は円柱体であって内周面なる概念を有しないため、その様な適用においては、カソード歪緩衝板の外周面の底面側コーナー部のみに上記の段差部を設けることになる。
【００４６】
（変形例３）
本変形例を図７に例示する。図７に示す様に、カソード歪緩衝板２Aの外周面２AOS及び内周面２AISにおける底面側コーナー部２OMT,２IMT（欠損部）の形状は、テーパー状である。しかも、テーパー部２OMT,２IMTは、それぞれ、非圧接時及び圧接時において、最外周突出部OMPP及び最内周突出部IMPPの上面上のカソード電極IK−ALとは接触しない様に設定された、傾斜角度を有している。
【００４７】
本変形例においても、最外周セグメント及び最内周セグメントは、共にカソード電極１K−ALを有していても、ダミーセグメントとして機能するだけであり、図７の圧接型半導体装置は、実施の形態１及び２と同様の効果を奏する。
【００４８】
尚、外周面２AOS及び内周面２AISの内で、一方の面における欠損部の形状を図６の様に段差状とし、他方の面における欠損部の形状を図７の様にテーパー状としても良い。
【００４９】
あるいは、外周面２AOS及び内周面２AISの欠損部の形状をそれ以外のものに設定しても良い。要は、外周面２AOS及び内周面２AISの欠損部が、圧接時において、最外周突出部OMPP及び最内周突出部IMPPの上面上のカソード電極IK−ALと接触しない様な形状に、設定されていれば良いのである。
【００５０】
（実施の形態３）
本実施の形態の特徴点は、半導体基体は従来のものと同一構造を有するものとし（従って、最外周突出部OMPP及び最内周突出部IMPPの上面上にカソード電極IK−ALが形成されている）、その代わりに、本装置において使用する内装部品の構造を変えることで、最外周セグメントOMSG及び最内周セグメントIMSGを共にダミーセグメントとして機能させて、実施の形態１と同様の効果を得る点にある。特に、本実施の形態が実施の形態２と相違する点は、カソード歪緩衝板に欠損部を設けることなく、単にその外周及び／又は内周の寸法を従来のものと比較して変更するだけで以って、最外周突出部OMPP及び／又は最内周突出部IMPPの上面上のカソード電極IK−ALがカソード歪緩衝板底面に機械的且つ電気的に非接触となる構造を実現している点にある。以下では、この様な特徴的構造を中心として、本実施の形態を図面に基づき詳述する。
【００５１】
図８は、本実施の形態に係る圧接型半導体装置の構成を示す縦断面図である。ここでも、本圧接型半導体装置は、一例として、センターゲート構造型GTOである。図８中、図１と同一参照符号の各構成要素は、実施の形態１における対応する構成要素と同一であり、それらの記載に関しては実施の形態１中の対応記載箇所を援用する。
【００５２】
図８に示す通り、半導体基体１Bにおける全セグメントSGの突出部PPの上面上には、アルミニウムのカソード電極１K−ALが形成されている。これに対して、環状体であるカソード歪緩衝板２Bの外周径２BODの寸法は、その外周面２BOS（その横断面形状は円）が少なくとも圧接時においても最外周突出部OMPP上のカソード電極１K−ALと機械的に非接触であり、且つ、外周面２BOSの下側エッジが最外周突出部OMPP上のカソード電極１K−ALとそれに隣接する突出部PP上のカソード電極１K−ALとの間に位置する様に（あるいはカソード電極１K−AL上に位置する様に）、従来のカソード歪緩衝板あるいは実施の形態１におけるカソード歪緩衝板２の外周径よりも、縮小されている。換言すれば、外周面２BOSは、最外周突出部OMPP上のカソード電極１K−ALよりも内側に常に位置している。逆に、カソード歪緩衝板２Bの内周径２BIDの寸法は、その内周面２BISが少なくとも圧接時において最内周突出部IMPP上のカソード電極１K−ALと機械的に非接触であり、且つ、内周面２BISの下側エッジが最内周突出部IMPP上のカソード電極１K−ALとそれに隣接する突出部PP上のカソード電極１K−ALとの間に位置する様に（あるいはカソード電極１K−AL上に位置する様に）、従来のカソード歪緩衝板あるいは実施の形態１におけるカソード歪緩衝板２の内周径よりも、拡大されている。換言すれば、内周面２BISは、最内周突出部IMPP上のカソード電極１K−ALよりも常に外側に位置している。この様なカソード歪緩衝板２Bの外周径２BOD及び内周径２BIDの寸法変更に伴い、外部ゲート電極８Bを固定して同電極８Bと半導体基体１B上のゲート取出しパターン（図示せず）との機械的接触を安定的に確保すると言う観点から、各部材６B,7B,8B,9Bの寸法変更が図８に例示する様に行われている（各部材６B,7B,8B,9Bの寸法は、対応する従来部材のそれよりも大きくなる）。
【００５３】
以上の構成により、図８のE部及びF部に示す通り、圧接時において、最外周突出部OMPP及び最内周突出部IMPP上の全カソード電極１K−ALは、カソード歪緩衝板底面２BBSと機械的にも且つ電気的にも接触することはない。従って、半導体基体１Bの製造時に最外周セグメントOMSG及び最内周セグメントIMSGの段差が浅くなる様な事態が生じたとしても、その様な半導体基体１Bを製品として用い、且つ、全突出部PP上にカソード電極１K−ALが形成されている状態において、カソード歪緩衝板２Bと最外周突出部OMPP及び最内周突出部IMPP上の全カソード電極１K−ALとの接触を回避することが出来る。この場合、最外周セグメントOMSG及び最内周セグメントIMSGは、共にカソード電極１K−ALを有していても、ダミーセグメントとして機能するだけである。このため、図８の圧接型半導体装置は、実動作時においても、実施の形態１と同様の効果を奏する。
【００５４】
尚、図８の一例に代えて、カソード歪緩衝板２Bの外周径２BOD及び内周径２BIDの内で一方の径の寸法のみを上記の位置関係となる様に同様に変更するだけでも良い。
【００５５】
又、本実施の形態の上記特徴的構成を、外周ゲート構造型GTO（例えば日本国特許第３１９１６５３号公報の図１８に図示された構造を有するもの）ないしはGCT（例えば日本国特許第３１９１６５３号公報の図４に図示された構造を有するもの）に適用しても良い。但し、これらの装置においては、カソード歪緩衝板は、通常、円柱体であって内周径なる概念を有しないため、本適用に際しては、カソード歪緩衝板の外周径のみが上記の通り縮小変更されることになる。
【００５６】
（付記）
以上の記載においては、半導体基体１はｐｎｐｎ構造を有していたが、これに変えて半導体基体の構造をｎｐｎｐ構造としても良い。この場合には、アノード電極が「第１主電極」となり、カソード電極は「第２主電極」と成る。
【００５７】
あるいは、実施の形態１と実施の形態２又は３との組合せで以って圧接型半導体装置を構成しても良いし、又は、実施の形態２と実施の形態３との組合せで以って圧接型半導体装置を構成しても良い。
【００５８】
あるいは、外周ゲート構造型GTOないしはGCTに対して、実施の形態２又は３で記載した環状体のカソード歪緩衝板２A,2Bを適用しても良い。
【００５９】
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【００６０】
【発明の効果】
本発明によれば、最外周突出部及び最内周突出部の内で一方側の突出部及びその上の絶縁層は、圧接時においても、それらの直上に位置する第１歪緩衝板底面と機械的且つ電気的に接触する事は無い。このため、装置の動特性能力の低下をもたらすことなく、最外周部及び最内周部の内の一方側におけるPN接合面の耐圧を確保してリーク電流の低減化を図ることが出来ると言う効果が得られる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る圧接型半導体装置の構成を示す縦断面図である。
【図２】 本発明の実施の形態１に係る圧接型半導体装置におけるセグメントのNE層及びカソード電極のパターンを示す平面図である。
【図３】 本発明の実施の形態１に係る圧接型半導体装置における半導体基板及びその周辺部の構成を拡大して示す縦断面図である。
【図４】 本発明の変形例１に係る圧接型半導体装置におけるセグメントのNE層及びカソード電極のパターンを示す平面図である。
【図５】 本発明の変形例２に係る圧接型半導体装置におけるセグメントのNE層及びカソード電極のパターンを示す平面図である。
【図６】 本発明の実施の形態２に係る圧接型半導体装置の構成を示す縦断面図である。
【図７】 本発明の変形例３に係る圧接型半導体装置の構成を示す縦断面図である。
【図８】 本発明の実施の形態３に係る圧接型半導体装置の構成を示す縦断面図である。
【図９】 従来技術に係る圧接型半導体装置の問題点として、段差深さ分布の測定値を示す図である。
【図１０】 従来技術に係る圧接型半導体装置の問題点として、エッチング中の半導体基体の状況を模式的に示す平面図である。
【図１１】 従来技術に係る圧接型半導体装置における問題点を示す縦断面図である。
【図１２】 従来技術に係る圧接型半導体装置の問題点として最内周セグメントの形状を示す平面図である。
【図１３】 従来技術に係る圧接型半導体装置における問題点を拡大して示す縦断面図である。
【図１４】 従来技術に係る圧接型半導体装置における問題点を拡大して示す縦断面図である。
【符号の説明】
OMSG 最外周セグメント、IMSG 最内周セグメント、PP 突出部、OMPP 最外周突出部、IMPP 最内周突出部、IK−AL カソード電極、１ 半導体基体、２ カソード歪緩衝板、２BS カソード歪緩衝板底面、CL クリアランス。
【発明の属する技術分野】
本発明は、自己消弧型サイリスタ（例えば、ゲートターンオフ（GTO）サイリスタあるいはゲート転流型ターンオフ（GCT）サイリスタ）に代表される圧接型半導体装置に関するものである。特に、本発明に係る半導体基体は、ダミーセグメントとして機能する最外周セグメント及び／又は最内周セグメントを有する。例えば、本発明は、その電力用応用としてはBTBあるいはSVGに適用され、又、その工業用応用としては製鉄圧延機駆動用インバータに適用される。その他にも、本発明は、高電圧・大容量スイッチ等に適用される。
【０００２】
【従来の技術】
圧接型半導体装置の一例であるGTOサイリスタの基本構造は、例えば特許文献１−３に記載されている。特に特許文献１の記載によれば、GTOサイリスタの半導体基体たるシリコンウエハは、ｐエミッタ層、ｎベース層、ｐベース層、及びｎエミッタ層の４層構造より成り、最上層のｎエミッタ層は、ｐベース層によって囲まれた多数の島状突出セグメントとして形成されている。
【０００３】
又、GCTサイリスタの基本構造は、例えば特許文献４に記載されており、その半導体基体たるシリコンウエハの構造は基本的にはGTOサイリスタのそれと同一である。
【０００４】
【特許文献１】
特開昭６２―７１６３号公報
【特許文献２】
特開昭６１―５５３３号公報
【特許文献３】
特開昭６３―３１８１６１号公報
【特許文献４】
特許第３１９１６５３号公報
【０００５】
【発明が解決しようとする課題】
図９は、従来の圧接型半導体装置の半導体基体について測定した、X軸方向及びY軸方向に関するセグメント突出部の段差深さの分布を示す図である（no prior art）。図９に示す様に、最内周セグメントの突出部側面の内側部分における段差が最も浅く、次段目以降の各セグメントの突出部段差はより深く且つ安定した深さを保っており、最外周セグメントの突出部側面の外側部分における段差も、最内周セグメントと同様に、浅くなる傾向にある。この様な傾向が生じる原因は次の点にあるものと、本願発明者は考える。
【０００６】
段差構造を半導体基体の主面に形成する方法としては、弗酸又は硝酸の混合液を用いたウエットエッチングが主流である。その際、シリコンウエハ全体を混合液中に水没させた状態でエッチングしようとすると、エッチングレートが減少してしまい、表面濃度差が敏感に作用して、均一な段差が得られない。そこで、カソードセグメントパターンに沿って均一に段差エッチングを行うためには、エッチング時に、回転するシリコンウエハの一部を液面から少し出して常に酸素雰囲気中に曝しながら、酸素を混合液中に気泡として巻き込むことで、反応を促進させてエッチングレートを高めることが必要となる。
【０００７】
しかしながら、通常、最内周セグメントの内側あるいは最外周セグメントの外側における半導体基体の主面上には、各セグメントのゲート電極パターンと外部ゲート電極との接触を確保するための取出し用ゲート電極パターンが形成されるエリアが、設定されている。そして、このエリアは平滑な面である。このため、センターゲート構造用半導体基体のエッチング中の状況を模式的に描いた図１０（no prior art）に例示する様に、気泡２５を、徐々にエッチングされていくセグメント間に保持し続けることが、出来ないのである。即ち、上記の平滑面状態エリア近傍においては、取り込まれた気泡２５は次段目以降のセグメントの側に流されてしまい、その結果、最内周セグメントにおけるエッチングレートが減少してしまうのである。
【０００８】
図１１は、最内周セグメント及び最外周セグメントにおけるエッチングレートがその他の部分と比較して低下した状態において製造された半導体基体の縦断面図である（no prior art）。図１１中のB部は最内周セグメントの構造を示しており、その突出部の拡大平面図が図１２（no prior art）であり、又、最内周セグメントの拡大縦断面図が図１３（no prior art）である。又、図１１中のC部は、最外周セグメントの構造を示している。図１１〜図１３に示す通り、最内周セグメント突出部の側面の内で、ゲート取出しパターン側の部分とその対向部分との間、及び、最外周セグメント突出部の側面の内で、ゲート取出しパターン側の部分とその対向部分との間には、ギャップが生じている。特に、図１１〜図１３の例においては、最内周セグメント突出部の側面内のゲート取出しパターン側部分及び最外周セグメント突出部の側面内のゲート取出しパターン側部分には、PN接合面が露出しておらず、カソード電極をその上に形成するためのN型エミッタ層NEが、外部ゲート電極８と接触するゲート取出しパターン１G−ALの直下に残存したままである。そのため、この様な段差ギャップを有する装置においては、カソード電極とゲート電極間が短絡状態となってしまっている。
【０００９】
あるいは、上記段差エッチングの不均一度によっては、図１４（no prior art）に示す様な段差ギャップ構造が発生する場合もある。この場合には、PN接合面は隣り合う突出部間の谷底面付近に位置しており、カソード電極とゲート電極間の耐圧が低下してしまう。
【００１０】
この様な不具合を回避するために、上記段差エッチング工程において、通常よりも段差深さを深く設定する解決策が考えられる。しかし、この場合には、カソード電極とゲート電極間の耐圧低下あるいは短絡と言う事態の発生は回避され得るが、最外周セグメント及び最内周セグメント以外の全セグメントの突出部段差が異常に深くなってしまい、P型ベース層PBの厚みが薄い箇所が局部的にP型ベース層PB内に発生する可能性が大である。もしこの様な箇所が生じた場合には、当該箇所がその他の電気特性に大きな影響を及ぼすことは避けられず、そのために、GTOの動作特性能力が低下してしまうと言う問題点が新たに生じてしまう。従って、この様な回避策は抜本的な解決策には成り得ないのである。
【００１１】
この様な事情により、図１１〜図１４に例示した様な構造の半導体基体が製造された場合には、当該半導体基体を製品としては用いないことで、上記問題点に対応している。このため、その様な半導体基体が製造時の品質検査工程において排除される分だけ、製造歩留まりの低下が生じている。
【００１２】
本発明は、この様な問題状況に鑑みて成されたものであり、その目的は、従来、歩留まり低下の原因となっていた段差不均一構造を有する半導体基体をそのまま製品として用いても、耐圧低下あるいは短絡状態を何ら発生させること無く、安定した動作特性能力を発揮し得る圧接型半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、下記第一の態様に係る圧接半導体装置乃至第四の態様に係る圧接半導体装置である。
第一の態様に係る圧接型半導体装置は、第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、前記半導体基体は、前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、前記PN接合面は、前記対応する突出部内に位置しており、前記複数の突出部において、最も内側に位置する最内周突出部に位置する突出部の各々の上面上には、絶縁層が全面的に形成されており、前記絶縁層の上面と、当該絶縁層上面の直上に位置する前記第１歪緩衝板の前記底面との間には、隙間が常に存在しており、前記複数の突出部の内で、最も外側に位置する最外周突出部及び前記最内周突出部を除く全突出部の各々の上面上には、第１主電極が形成されており、前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、前記制御電極において、前記最内周突出部よりも内側で当該最内周突出部に隣接する中央部が、ゲート取り出しパターンである、ことを特徴とする。
第二の態様に係る圧接型半導体装置は、第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、前記半導体基体は、前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、前記PN接合面は、前記対応する突出部内に位置しており、前記複数の突出部において、最も外側に位置する最外周突出部に位置する突出部の各々の上面上には、絶縁層が全面的に形成されており、前記絶縁層の上面と、当該絶縁層上面の直上に位置する前記第１歪緩衝板の前記底面との間には、隙間が常に存在しており、前記複数の突出部の内で、前記最外周突出部及び最も内側に位置する最内周突出部を除く全突出部の各々の上面上には、第１主電極が形成されており、前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、前記制御電極において、前記最外周突出部よりも外側で当該最外周突出部に隣接する周縁部が、ゲート取り出しパターンである、ことを特徴とする。
第三の態様に係る圧接型半導体装置は、第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、前記半導体基体は、前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、前記PN接合面は、前記対応する突出部内に位置しており、前記複数の突出部の各々における前記上面上には、第１主電極が形成されており、前記複数の突出部において、最も内側に位置する最内周突出部に位置する突出部の各々の上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と常に非接触であり、前記複数の突出部の内で、最も外側に位置する最外周突出部及び前記最内周突出部を除く全突出部の各々の前記上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、前記制御電極において、前記最内周突出部よりも内側で当該最内周突出部に隣接する中央部が、ゲート取り出しパターンである、ことを特徴とする。
第四の態様に係る圧接型半導体装置は、第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、前記半導体基体は、前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、前記PN接合面は、前記対応する突出部内に位置しており、前記複数の突出部の各々における前記上面上には、第１主電極が形成されており、前記複数の突出部において、最も外側に位置する最外周突出部に位置する突出部の各々の上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と常に非接触であり、前記複数の突出部の内で、前記最外周突出部及び最も内側に位置する最内周突出部を除く全突出部の各々の前記上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、前記制御電極において、前記最外周突出部よりも外側で当該最外周突出部に隣接する周縁部が、ゲート取り出しパターンである、ことを特徴とする。
【００１４】
【発明の実施の形態】
（着眼点）
従来構造によれば、全セグメントのカソード電極が、非圧接時及び圧接時において、カソード歪緩衝板と接触している。そして、半導体基体の最外周部側あるいは最内周部側に形成された外部ゲート電極用取出しパターンの近傍に位置する最外周セグメントあるいは最内周セグメントのカソード電極が使用されるため、最外周セグメントあるいは最内周セグメントの突出部段差が浅い場合には、カソード電極とゲート電極間にリーク電流が発生し易い。そうであるならば、その箇所に対応するセグメントを使用しない構造、換言すれば、最外周セグメント及び／又は最内周セグメントをダミーセグメント化させてしまう様な構造を採用するならば、耐圧低下及びそれに伴うリーク電流の発生を抑止することが可能である。
【００１５】
その様な第１の改善内容は、半導体基体の最外周セグメント及び／又は最内周セグメントを、エッチング時におけるダミーパターンとして用いることである。この場合には、ダミーのセグメントパターンの突出部上には、アルミニウム膜から成るカソード電極は形成されないので、当該ダミーセグメントはカソード歪緩衝板と接触することはない。当該改善内容は、後述する実施の形態１に相当する。
【００１６】
その第２の改善内容は、従来構造の半導体基体をそのまま利用しつつ、最外周セグメント及び／あるいは最内周セグメントのカソード電極がカソード歪緩衝板と接触することのない様に、カソード歪緩衝板の構造を修正することである。この様な改善内容は、後述する実施の形態２又は３に相当する。
【００１７】
（実施の形態１）
図１は、本実施の形態に係る圧接型半導体装置の構成を示す縦断面図である。ここでは、本圧接型半導体装置は、一例として、センターゲート構造型のGTOである。又、図２は、半導体基体１の第１主面の上面図であり、本図においては後述するゲート電極１G−ALの図示化を省略している。ここで、「第１主面」とは、後述する第３半導体層（P型のベース層）PBの第３上面の露出部分と、後述する第４半導体層（N型のエミッタ層）NEの露出表面とから成る、同基体１の上面である。尚、後述する図３に示す通り、第４半導体層NEの第４下面は、全面的に、第３半導体層PBと第４半導体層NEとのPN接合面を成している。これに対して、半導体基体１の「第２主面」とは、後述する第１半導体層（P型のエミッタ層）PEの露出下面である。又、図３は、図２中の線I−Iに関する、半導体基体１及びその周辺部材の断面図である。特に、図３は、半導体基体１の製造時に最外周セグメントOMSG及び最内周セグメントIMSGの段差が他のセグメントSGよりも浅くなる様な事態が生じた場合を、描いている。勿論、その様な事態が生じていない場合においても、最外周セグメントOMSG及び最内周セグメントIMSGの構造は、図３に示される通りである。尚、図３の構造は左右対称である。
【００１８】
図１及び図３に示す通り、カソード歪緩衝板２は、例えばモリブデンより成る環状体であり、その底面２BSは、半導体基体１の第１主面の一部上に形成された全カソード電極１K−ALと機械的に接触している。尚、圧接時には、同板２は全カソード電極１K−ALと電気的に接触し得る。そして、外部カソード電極４の底面全体は、底面２BSと対向する、カソード歪緩衝板２の上面と機械的に接触している。尚、圧接時には、同電極４はカソード歪緩衝板２と電気的に接触し得る。これに対して、外部カソード電極４の上面は、外部に露出している。
【００１９】
又、アノード歪緩衝板３は、例えばモリブデンより成る円柱体であり、その上面３USは、半導体基体１の第２主面上に全面的に形成されたアノード電極１A−ALと機械的に接触しており、圧接時にはアノード電極１A−ALと電気的に接触し得る。そして、外部アノード電極５の上面全体は、上面３USと対向する、アノード歪緩衝板３の底面と機械的に接触している。尚、圧接時には、同電極５はアノード歪緩衝板３と電気的に接触し得る。これに対して、外部アノード電極５の底面は、外部に露出している。又、アノード歪緩衝板３の底面中央部及び外部アノード電極５の上面中央部には、互いに対向し合う溝が形成されており、これらの溝は、アノード歪緩衝板３と外部アノード電極５とを位置決めするためのピン１４を成している。
【００２０】
又、カソード歪緩衝板２の中央部に設けられた貫通孔及び外部カソード電極４内に設けられた空洞内には、環状絶縁体の位置決め用支持管９を介して、略円柱体の外部ゲート電極８が配置されており、同電極８の底面は、半導体基体１の第１主面中央部（後述するセグメントSGが形成されていない半導体基体１の中央部分の上面に該当）上に形成されたゲート電極１G−AL（特に当該部分をゲート電極取出し部GP1と称す）と、機械的に接触している。尚、圧接時には、同電極８は（第１）ゲート電極取出し部GP1と電気的に接触し得る。そして、外部ゲート電極８の上面と外部カソード電極４の空洞の天井面との間には、外部ゲート電極８を内部的に押圧するための弾性を有するバネ６、及び、絶縁性を有するマイカワッシャ７が、配設されている。又、外部ゲート電極８の上面側側面の一部には、同電極８を外部にまで導出するためのゲートリード線８aが結合されており、ゲートリード線８aの周囲には、ゲートリード線８aを絶縁するためのゲートスリーブ１０が配設されている。
【００２１】
又、第１フランジ１２の内周部は外部カソード電極４の上面側側面の一部に固着されており、同様に、第２フランジ１３の内周部は外部アノード電極５の底面側側面の一部に固着されている。そして、両フランジ１２，１３間には、例えばセラミックから成る絶縁筒１１が両フランジ１２，１３に固着された態様で設けられており、同筒１１は、各部材１，２，３，６，７，８，９，１０，１５を密閉している。そして、密閉空間内の空気は、不活性ガスで置換されている。尚、絶縁保護材１５は、半導体基体１の端面における耐圧特性を保持するための部材である。
【００２２】
この様なGTOを動作させる際には、外部カソード電極４と外部アノード電極５とを外部から圧接することにより、半導体基体１のカソード電極１K−ALとカソード歪緩衝板２と外部カソード電極４とを、及び、アノード電極１A−ALとアノード歪緩衝板３と外部アノード電極５とを、それぞれ電気的に接触させる。このとき、外部ゲート電極８は、バネ６を介して、取出し用ゲート電極GP１と、連携して電気的に接触する。これにより、半導体基体１への通電が可能となる。この様な状態において、外部ゲート電極８と外部カソード電極４間に電流を流すことで、カソード電極１K−ALとアノード電極１A−AL間で流れる主電流の電気的制御が実行される。
【００２３】
上述した各構成要素の内で、本実施の形態の中核部は、シリコンウエハをその母材とする半導体基体１の構造にあり、その他の内装部材及び外装部材は全て従来品で構成されている。そこで、以下においては、図２及び図３を参照しつつ、半導体基体１の構造を詳述する。尚、図２及び図３では、図示の便宜上、実動作し得るアクティブセグメント（全セグメントSG中、ダミーセグメントOMSG,IMSGを除いたもの）の内で放射状方向に配列したものの数は３個として描かれているが、この一例に限定されるものではなく、放射状方向のセグメントSGの数は任意である。
【００２４】
半導体基体１は、PNPN構造を有しており、しかも、センターゲート構造と外周ゲート構造とに共通した構造を備えている。即ち、同基体１は、（１）シリコン基板内にP型不純物（第１導電型不純物）を含ませて成る第１半導体層（P型のエミッタ層）PEと、（２）第１半導体層PEの第１上面上に全面的に形成され且つN型不純物（第２導電型不純物）を含む第２半導体層（N型のベース層）NBと、（３）第２半導体層NBの第２上面上に全面的に形成され且つP型不純物を含む第３半導体層（P型のベース層）PBと、（４）第３半導体層PBの第３上面の一部上に形成され且つN型不純物を含む複数の第４半導体層（N型のエミッタ層）NEとを、有する。そして、半導体基体１の第１主面中、センターゲート構造用ゲート取出しパターンGP１が形成された中央部と、外周ゲート構造用ゲート取出しパターンGP２が形成された周縁部とで挟まれた領域には、半導体基体１の円周方向及び放射状方向に沿って一列に配列して成る、複数のメサ構造、ないしは、複数の島状の突出部PPが、形成されている。ここで、各突出部PPの放射状方向の配列ピッチは、一定間隔Wである。そして、各突出部PPは、第３半導体層PBの一部と第４半導体層NEとを有する。換言すれば、全突出部PPの内で、最も外側に位置する最外周突出部OMPP及び最も内側に位置する最内周突出部IMPPを除いた各突出部PPに関しては、各第４半導体層NEの全体は、対応する突出部PP内に包含されている。この様に、各突出部PPは、カソード電極１K−ALとゲート電極１G−ALとの間に、高さHの段差を形成しており、この段差が両電極１K−AL、１G−AL間のPN接合面における耐圧（降伏電圧）を十分なレベルに確保している。しかも、各突出部PPの側面上には、第３半導体層PBと第４半導体層NEとの上記PN接合面を清浄な状態で保護するためのパッシベーション膜（例えばシリコン酸化膜から成る絶縁膜）１Sが、全面的に形成されている。この様に、最外周突出部OMPPの側面の内でゲート取出しパターンGP２に隣接した部分及び最内周突出部IMPPの側面の内でゲート取出しパターンGP１に隣接した部分を除いて、パッシベーション膜１Sは、各突出部PPの側面に露出したPN接合部の安定化を実現している。更に、半導体基体１の第１主面の内で、隣り合う突出部PP間に挟まれた谷底部上、最外周突出部OMPPの外側部上、及び、最内周突出部IMPPの内側部上には、例えばアルミニウム膜から成るゲート電極１G−ALの１パターンが形成されている。このゲート電極１G−ALの１パターンの内で、最内周突出部IMPPの内側部上、及び、最外周突出部OMPPの外側部上に位置するものが、それぞれ、既述した（第１及び第２）ゲート取出しパターンGP１,GP２に該当している。そして、第１ゲート取出しパターンGP１を除くゲート電極１G−ALの部分の表面は、全面的に、例えばポリイミドから成る絶縁膜１Pによって被覆されており、絶縁膜１Pはパッシベーション膜１Sと繋がっている。
【００２５】
又、半導体基体１の第２主面を成す第１半導体層PEの第１下面上には、全面的に、例えばアルミニウム膜から成るアノード電極１A−ALが形成されている。
【００２６】
以上の通り、半導体基体１の円周方向及び放射状方向に沿って一列に配列して成る複数のセグメントSGの各々は、第１〜第４半導体層PE,NB,PB,NEより成る。これらのセグメントSG中で、最外周セグメントOMSG及び最内周セグメントIMSGは、共にダミーセグメントとして機能する。以下、核心部たる最外周セグメントOMSG及び最内周セグメントIMSGの構造を、他のセグメント（アクティブセグメント）SGの構造を対比させて記載する。
【００２７】
先ず、最外周セグメントOMSGの最外周突出部OMPPの上面には、カソード電極１K−ALのパターンが一切形成されておらず、その代わりに、当該上面の全体は、最外周突出部OMPPの側面上に形成されているパッシベーション膜１S及びその上に更に形成されている絶縁膜１Pによって、被覆されている。ここで、両膜１S,1Pから成る部分を、「絶縁層」と総称する。同様に、最内周セグメントIMSGにおける最内周突出部IMPPの上面全体もまた、パッシベーション膜１S及び絶縁膜１Pより成る絶縁層によって、被覆されている。これに対して、その他の各セグメントSGにおける突出部PPの上面上には、カソード電極１K−ALが形成されている。しかも、各カソード電極１K−ALの厚みT１は、最外周突出部OMPP及び最内周突出部IMPPの上面上に形成されている絶縁層（１S＋1P）の厚みT２よりも大きい（T1＞T２）。そして、最外周突出部OMPP及び最内周突出部IMPPを含む全突出部PPの高さは、隣り合う突出部PP で挟まれた谷底部ないしは第３半導体層上面から見て、高さHで与えられる。従って、谷底部から最外周突出部OMPPの絶縁層（１S＋1P）上面までの高さ（H＋T２）及び谷底部から最内周突出部IMPPの絶縁層（１S＋1P）上面までの高さ（H＋T２）は、谷底部からその他の突出部PPのカソード電極１K−AL上面までの高さ（H＋T１）よりも小さい。その結果、最外周突出部OMPP及び最内周突出部IMPPを除く突出部PPのカソード電極１K−AL上面は、全て、非圧接時において、カソード歪緩衝板底面２BSと機械的に接触する。これに対して、最外周突出部OMPP及び最内周突出部IMPPの絶縁層（１S＋1P）上面と、その直上に位置するカソード歪緩衝板底面２BSの部分との間には、物理的に埋め尽くすことの出来ない隙間（クリアランス）CLが存在している。そのため、最外周突出部OMPP及び最内周突出部IMPPの絶縁層（１S＋1P）上面は、カソード歪緩衝板底面２BSと機械的に接触することは一切無い。勿論、圧接時においても、最外周突出部OMPP及び最内周突出部IMPPの絶縁層（１S＋1P）上面は、緩衝板底面２BSと機械的及び電気的に接触することは無い。例えば、各セグメントSGの段差高さHは３０μｍであり、カソード電極１K−ALの厚みT１は１０μｍであり、パッシベーション膜１Sの厚みは２μｍであり、絶縁膜１Pの厚みは３μｍである。この場合、高さ（H＋T２）は３５μｍであり、高さ（H＋T１）は４０μｍであるから、クリアランスCLは５μｍとなる。
【００２８】
尚、図３に示す半導体基体１の製造方法は、最外周突出部OMPP及び最内周突出部IMPPに対応するパターンが形成されていない新たなマスクを写真製版時のマスクとして用いる点を除いて、基本的には、従来の半導体基体の製造方法と同一である。従って、新たな製造装置の使用及び追加の製造工程は発生しない。
【００２９】
この様に、最外周セグメントOMSG及び最内周セグメントIMSGの全ては、ダミーとして配列されている。従って、最外周セグメントOMSGの外側段差及び最内周セグメントIMSGの内側段差が比較的に浅くなる様なケースが生じても、カソード電極１K−ALとゲート電極１G−AL間の耐圧低下あるいは短絡状態は一切発生せず、つまり、段差ギャップに起因したリーク電流が発生することは無く、実動作時においても何ら問題の無い良好な電気特性が得られる。換言すれば、その様な半導体基体１をそのまま製品として用いることが出来、その結果、製造歩留まりを飛躍的に向上させることが出来る。
【００３０】
又、本実施の形態の上記特徴的構成を、外周ゲート構造型GTO（例えば日本国特許第３１９１６５３号公報の図１８に図示された構造を有するもの）ないしはGCT（例えば日本国特許第３１９１６５３号公報の図４に図示された構造を有するもの）に適用しても良い。
【００３１】
あるいは、図１〜図３の一例に代えて、最外周セグメントOMSG及び最内周セグメントIMSGの内で一方のセグメントのみを上記の通りにダミーセグメント化させても良い。例えば、センターゲート構造型GTOの場合には、外部ゲート電極８と接触するゲート取出しパターンとは半導体基体表面の中央部に形成されているものであり、従って、最内周セグメントIMSG側における方がリーク電流の発生はより深刻であることから、最内周セグメントIMSGのみを上記の通りにダミーセグメント化させることが考えられる。この場合には、最内周セグメントIMSG側における耐圧の低下ないしは短絡状態の発生を確実に防止することが出来ると言う効果が、得られる。これに対して、外周ゲート構造型GTOあるいはGCTの場合には、外部ゲート電極８と接触するゲート取出しパターンとは半導体基体表面の外周縁部に形成されているものであり、従って、最外周セグメントOMSG側における方がリーク電流の発生がより一層問題となるので、逆に、最外周セグメントOMSGのみを上記の通りにダミーセグメント化させることも考えられる。この場合には、最外周セグメントOMSG側における耐圧の低下ないしは短絡状態の発生を確実に防止することが出来ると言う効果が、期待される。
【００３２】
以下に、カソード電極IK−ALが形成されていない最外周突出部OMPP及び最内周突出部IMPPの形状を、カソード電極IK−ALが形成されている、その他の突出部PPの形状と異ならしめる変形を、図面に基づき記載する。
【００３３】
（変形例１）
図４のカソード電極パターンにおいては、ダミーとして配列されたセグメントの最外周突出部OMPP及び最内周突出部IMPPの形状を、その他の突出部PPの形状よりも小さく設定している。
【００３４】
この場合には、その他の動作するセグメント（非ダミーセグメントないしはアクティブセグメント）のエリアを増大させることが可能である。従って、全カソード電極IK−ALとカソード歪緩衝板底面２BSとの接触面積を最大限まで増加させることが出来る。
【００３５】
尚、最外周突出部OMPP及び最内周突出部IMPPの一方の形状のみを、その他の突出部PPの形状よりも小さく設定するだけでも良い。
【００３６】
（変形例２）
図５のカソード電極パターンにおいては、ダミーセグメントの最外周突出部OMPP及び最内周突出部IMPPの形状を、連続したリング形状に設定している。
【００３７】
この様な全周に渡って連続的に配列されたリング形状の突出部を採用することにより、写真製版時の写真欠陥（ピンホール及びレジスト厚ムラ等）を減少させることが可能である。しかも、仮に外部において隙間CL以上の寸法の異物が生じたとしても、最外周突出部OMPP及び最内周突出部IMPPは、当該異物がカソード電極１K−AL及びゲート電極１G−ALのパターン領域内に侵入するのを防止し得る城壁として機能するので、異物侵入に起因したカソード電極１K−ALとゲート電極１G−AL間の特性劣化（例えば短絡）を完全に防止することが出来る。
【００３８】
尚、最外周突出部OMPP及び最内周突出部IMPPの一方を、連続したリング形状に設定しても良い。
【００３９】
更には、上記の効果は減少せざるを得ないけれども、最外周突出部OMPP及び最内周突出部IMPPの内の少なくとも一方を、断続して成る複数のリング形状体より構成しても良い。
【００４０】
（実施の形態２）
本実施の形態の特徴点は、従来のものと同一構造を有する半導体基体（従って、最外周突出部OMPP及び最内周突出部IMPPの上面上にカソード電極IK−ALが形成されている）を用いつつも、本装置において使用する内装部品の構造を変えることで、最外周セグメントOMSG及び最内周セグメントIMSGを共にダミーセグメントとして機能させて、結果的に実施の形態１と同様の効果を得る点にある。その様な構造変更対象の内装部品は、本実施の形態では、カソード歪緩衝板のみである。この点は、後述する実施の形態３（支持管９、バネ６、マイカワッシャ７及び外部ゲート電極８の各々について、従来品とは異なる特殊な寸法のものを使用する必要性がある）と比較すると、利点であるとも言える。即ち、本実施の形態では、カソード歪緩衝板の外周面及び／又は内周面の底面側コーナー部に欠損部を設けることで以って（外周径及び内周径は従来品と同じである）、最外周突出部OMPP及び／又は最内周突出部IMPPの上面上のカソード電極IK−ALが圧接時にカソード歪緩衝板底面に機械的且つ電気的に非接触となる構造を実現している。以下では、この様な特徴的構造を中心として、本実施の形態を図面に基づき詳述する。
【００４１】
図６は、本実施の形態に係る圧接型半導体装置の構成を示す縦断面図である。ここでも、本圧接型半導体装置は、一例として、センターゲート構造型のGTOである。図６中、図１と同一参照符号の各構成要素は、実施の形態１における対応する構成要素と同一であり、それらの記載に関しては実施の形態１中の対応記載箇所を援用する。
【００４２】
図６に示す通り、半導体基体１Aにおける全セグメントSGの突出部PPの上面上には、アルミニウム膜から成るカソード電極１K−ALが形成されている。これに対して、環状体であるカソード歪緩衝板２Aの外周面２AOSの底面２ABS側コーナー部（第１コーナー部）には、段差状の欠損部２AOSTが設けられている。しかも、（第１）段差部２AOSTの形状・寸法は、当該段差部２AOSTと最外周突出部OMPPの上面上のカソード電極IK−ALとが非圧接時及び圧接時において互いに機械的且つ電気的に非接触となる様に、設定されている。例えば、段差部２AOSTと底面２ABSとの交線は、最外周突出部OMPPの上面上のカソード電極IK−ALと、それに隣接する突出部PP用のカソード電極IK−ALとの間に位置している（あるいは、隣接突出部PP用カソード電極IK−AL直上に位置する）。従って、最外周突出部OMPPのカソード電極IK−ALと、その直上に位置する段差部２AOSTとの間には、常に（第１）隙間が存在している。更に、カソード歪緩衝板２Aの内周面２AISの底面２ABS側コーナー部（第２コーナー部）にも、段差状の欠損部２AISTが設けられている。そして、（第２）段差部２AISTの形状・寸法は、当該段差部２AISTと最内周突出部IMPPの上面上のカソード電極IK−ALとが非圧接時及び圧接時において互いに機械的且つ電気的に非接触となる様に、設定されている。例えば、段差部２AISTと底面２ABSとの交線は、最内周突出部IMPP用のカソード電極IK−ALと、それに隣接する突出部PP用のカソード電極IK−ALとの間に位置している（あるいは、隣接突出部PP用カソード電極IK−AL直上に位置する）。従って、最内周突出部IMPPのカソード電極IK−ALと、その直上に位置する段差部２AISTとの間には、常に（第２）隙間が存在している。
【００４３】
以上の第１及び第２段差部２AOST，２AISTが付されたカソード歪緩衝板２Aを用いることにより、圧接時において、最外周突出部OMPP及び最内周突出部IMPP上の全カソード電極１K−ALは、カソード歪緩衝板底面２ABSと機械的にも且つ電気的にも接触することはない。従って、半導体基体１Aの製造時に最外周セグメントOMSG及び最内周セグメントIMSGの段差が他のセグメントSGよりも浅くなる様な事態が生じたとしても、その様な半導体基体１Aをそのまま製品として用い、且つ、全突出部PP上にカソード電極１K−ALを形成している状態において、カソード歪緩衝板２Aと最外周突出部OMPP及び最内周突出部IMPP上の全カソード電極１K−ALとの接触を回避することが出来る。この場合、最外周セグメントOMSG及び最内周セグメントIMSGは、共にカソード電極１K−ALを有していながら、ダミーセグメントとして機能するだけである。このため、図６の圧接型半導体装置は、実動作時においても、実施の形態１と同様の効果を奏する。特に、本実施の形態では、従来のカソード歪緩衝板の外形及び内径を変更することなく、それに上記の第１及び第２段差部２AOST,２AISTを設けると言う加工修正を施すだけで、カソード歪緩衝板２Aを実現できるので、その他の部材については従来品をそのまま用いることが出来ると言う利点がある。
【００４４】
尚、図６の一例に代えて、カソード歪緩衝板２Aの外周面２AOS及び内周面２AISの内で一方の周面の底面側コーナー部のみに、上記段差部を欠損部として設けても良い。
【００４５】
又、本実施の形態の上記特徴的構成を、外周ゲート構造型GTO（例えば日本国特許第３１９１６５３号公報の図１８に図示された構造を有するもの）ないしはGCT（例えば日本国特許第３１９１６５３号公報の図４に図示された構造を有するもの）に適用しても良い。但し、これらの装置においては、カソード歪緩衝板は通常は円柱体であって内周面なる概念を有しないため、その様な適用においては、カソード歪緩衝板の外周面の底面側コーナー部のみに上記の段差部を設けることになる。
【００４６】
（変形例３）
本変形例を図７に例示する。図７に示す様に、カソード歪緩衝板２Aの外周面２AOS及び内周面２AISにおける底面側コーナー部２OMT,２IMT（欠損部）の形状は、テーパー状である。しかも、テーパー部２OMT,２IMTは、それぞれ、非圧接時及び圧接時において、最外周突出部OMPP及び最内周突出部IMPPの上面上のカソード電極IK−ALとは接触しない様に設定された、傾斜角度を有している。
【００４７】
本変形例においても、最外周セグメント及び最内周セグメントは、共にカソード電極１K−ALを有していても、ダミーセグメントとして機能するだけであり、図７の圧接型半導体装置は、実施の形態１及び２と同様の効果を奏する。
【００４８】
尚、外周面２AOS及び内周面２AISの内で、一方の面における欠損部の形状を図６の様に段差状とし、他方の面における欠損部の形状を図７の様にテーパー状としても良い。
【００４９】
あるいは、外周面２AOS及び内周面２AISの欠損部の形状をそれ以外のものに設定しても良い。要は、外周面２AOS及び内周面２AISの欠損部が、圧接時において、最外周突出部OMPP及び最内周突出部IMPPの上面上のカソード電極IK−ALと接触しない様な形状に、設定されていれば良いのである。
【００５０】
（実施の形態３）
本実施の形態の特徴点は、半導体基体は従来のものと同一構造を有するものとし（従って、最外周突出部OMPP及び最内周突出部IMPPの上面上にカソード電極IK−ALが形成されている）、その代わりに、本装置において使用する内装部品の構造を変えることで、最外周セグメントOMSG及び最内周セグメントIMSGを共にダミーセグメントとして機能させて、実施の形態１と同様の効果を得る点にある。特に、本実施の形態が実施の形態２と相違する点は、カソード歪緩衝板に欠損部を設けることなく、単にその外周及び／又は内周の寸法を従来のものと比較して変更するだけで以って、最外周突出部OMPP及び／又は最内周突出部IMPPの上面上のカソード電極IK−ALがカソード歪緩衝板底面に機械的且つ電気的に非接触となる構造を実現している点にある。以下では、この様な特徴的構造を中心として、本実施の形態を図面に基づき詳述する。
【００５１】
図８は、本実施の形態に係る圧接型半導体装置の構成を示す縦断面図である。ここでも、本圧接型半導体装置は、一例として、センターゲート構造型GTOである。図８中、図１と同一参照符号の各構成要素は、実施の形態１における対応する構成要素と同一であり、それらの記載に関しては実施の形態１中の対応記載箇所を援用する。
【００５２】
図８に示す通り、半導体基体１Bにおける全セグメントSGの突出部PPの上面上には、アルミニウムのカソード電極１K−ALが形成されている。これに対して、環状体であるカソード歪緩衝板２Bの外周径２BODの寸法は、その外周面２BOS（その横断面形状は円）が少なくとも圧接時においても最外周突出部OMPP上のカソード電極１K−ALと機械的に非接触であり、且つ、外周面２BOSの下側エッジが最外周突出部OMPP上のカソード電極１K−ALとそれに隣接する突出部PP上のカソード電極１K−ALとの間に位置する様に（あるいはカソード電極１K−AL上に位置する様に）、従来のカソード歪緩衝板あるいは実施の形態１におけるカソード歪緩衝板２の外周径よりも、縮小されている。換言すれば、外周面２BOSは、最外周突出部OMPP上のカソード電極１K−ALよりも内側に常に位置している。逆に、カソード歪緩衝板２Bの内周径２BIDの寸法は、その内周面２BISが少なくとも圧接時において最内周突出部IMPP上のカソード電極１K−ALと機械的に非接触であり、且つ、内周面２BISの下側エッジが最内周突出部IMPP上のカソード電極１K−ALとそれに隣接する突出部PP上のカソード電極１K−ALとの間に位置する様に（あるいはカソード電極１K−AL上に位置する様に）、従来のカソード歪緩衝板あるいは実施の形態１におけるカソード歪緩衝板２の内周径よりも、拡大されている。換言すれば、内周面２BISは、最内周突出部IMPP上のカソード電極１K−ALよりも常に外側に位置している。この様なカソード歪緩衝板２Bの外周径２BOD及び内周径２BIDの寸法変更に伴い、外部ゲート電極８Bを固定して同電極８Bと半導体基体１B上のゲート取出しパターン（図示せず）との機械的接触を安定的に確保すると言う観点から、各部材６B,7B,8B,9Bの寸法変更が図８に例示する様に行われている（各部材６B,7B,8B,9Bの寸法は、対応する従来部材のそれよりも大きくなる）。
【００５３】
以上の構成により、図８のE部及びF部に示す通り、圧接時において、最外周突出部OMPP及び最内周突出部IMPP上の全カソード電極１K−ALは、カソード歪緩衝板底面２BBSと機械的にも且つ電気的にも接触することはない。従って、半導体基体１Bの製造時に最外周セグメントOMSG及び最内周セグメントIMSGの段差が浅くなる様な事態が生じたとしても、その様な半導体基体１Bを製品として用い、且つ、全突出部PP上にカソード電極１K−ALが形成されている状態において、カソード歪緩衝板２Bと最外周突出部OMPP及び最内周突出部IMPP上の全カソード電極１K−ALとの接触を回避することが出来る。この場合、最外周セグメントOMSG及び最内周セグメントIMSGは、共にカソード電極１K−ALを有していても、ダミーセグメントとして機能するだけである。このため、図８の圧接型半導体装置は、実動作時においても、実施の形態１と同様の効果を奏する。
【００５４】
尚、図８の一例に代えて、カソード歪緩衝板２Bの外周径２BOD及び内周径２BIDの内で一方の径の寸法のみを上記の位置関係となる様に同様に変更するだけでも良い。
【００５５】
又、本実施の形態の上記特徴的構成を、外周ゲート構造型GTO（例えば日本国特許第３１９１６５３号公報の図１８に図示された構造を有するもの）ないしはGCT（例えば日本国特許第３１９１６５３号公報の図４に図示された構造を有するもの）に適用しても良い。但し、これらの装置においては、カソード歪緩衝板は、通常、円柱体であって内周径なる概念を有しないため、本適用に際しては、カソード歪緩衝板の外周径のみが上記の通り縮小変更されることになる。
【００５６】
（付記）
以上の記載においては、半導体基体１はｐｎｐｎ構造を有していたが、これに変えて半導体基体の構造をｎｐｎｐ構造としても良い。この場合には、アノード電極が「第１主電極」となり、カソード電極は「第２主電極」と成る。
【００５７】
あるいは、実施の形態１と実施の形態２又は３との組合せで以って圧接型半導体装置を構成しても良いし、又は、実施の形態２と実施の形態３との組合せで以って圧接型半導体装置を構成しても良い。
【００５８】
あるいは、外周ゲート構造型GTOないしはGCTに対して、実施の形態２又は３で記載した環状体のカソード歪緩衝板２A,2Bを適用しても良い。
【００５９】
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【００６０】
【発明の効果】
本発明によれば、最外周突出部及び最内周突出部の内で一方側の突出部及びその上の絶縁層は、圧接時においても、それらの直上に位置する第１歪緩衝板底面と機械的且つ電気的に接触する事は無い。このため、装置の動特性能力の低下をもたらすことなく、最外周部及び最内周部の内の一方側におけるPN接合面の耐圧を確保してリーク電流の低減化を図ることが出来ると言う効果が得られる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る圧接型半導体装置の構成を示す縦断面図である。
【図２】 本発明の実施の形態１に係る圧接型半導体装置におけるセグメントのNE層及びカソード電極のパターンを示す平面図である。
【図３】 本発明の実施の形態１に係る圧接型半導体装置における半導体基板及びその周辺部の構成を拡大して示す縦断面図である。
【図４】 本発明の変形例１に係る圧接型半導体装置におけるセグメントのNE層及びカソード電極のパターンを示す平面図である。
【図５】 本発明の変形例２に係る圧接型半導体装置におけるセグメントのNE層及びカソード電極のパターンを示す平面図である。
【図６】 本発明の実施の形態２に係る圧接型半導体装置の構成を示す縦断面図である。
【図７】 本発明の変形例３に係る圧接型半導体装置の構成を示す縦断面図である。
【図８】 本発明の実施の形態３に係る圧接型半導体装置の構成を示す縦断面図である。
【図９】 従来技術に係る圧接型半導体装置の問題点として、段差深さ分布の測定値を示す図である。
【図１０】 従来技術に係る圧接型半導体装置の問題点として、エッチング中の半導体基体の状況を模式的に示す平面図である。
【図１１】 従来技術に係る圧接型半導体装置における問題点を示す縦断面図である。
【図１２】 従来技術に係る圧接型半導体装置の問題点として最内周セグメントの形状を示す平面図である。
【図１３】 従来技術に係る圧接型半導体装置における問題点を拡大して示す縦断面図である。
【図１４】 従来技術に係る圧接型半導体装置における問題点を拡大して示す縦断面図である。
【符号の説明】
OMSG 最外周セグメント、IMSG 最内周セグメント、PP 突出部、OMPP 最外周突出部、IMPP 最内周突出部、IK−AL カソード電極、１ 半導体基体、２ カソード歪緩衝板、２BS カソード歪緩衝板底面、CL クリアランス。
Claims (7)
- 第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、
前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、
前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、
前記半導体基体は、
前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、
前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、
前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、
前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、
複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、
前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、
前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、
前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、
前記PN接合面は、前記対応する突出部内に位置しており、
前記複数の突出部において、最も内側に位置する最内周突出部に位置する突出部の各々の上面上には、絶縁層が全面的に形成されており、
前記絶縁層の上面と、当該絶縁層上面の直上に位置する前記第１歪緩衝板の前記底面との間には、隙間が常に存在しており、
前記複数の突出部の内で、最も外側に位置する最外周突出部及び前記最内周突出部を除く全突出部の各々の上面上には、第１主電極が形成されており、
前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、
前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、
前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、
前記制御電極において、前記最内周突出部よりも内側で当該最内周突出部に隣接する中央部が、ゲート取り出しパターンである、ことを特徴とする、
圧接型半導体装置。 - 第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、
前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、
前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、
前記半導体基体は、
前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、
前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、
前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、
前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、
複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、
前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、
前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、
前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、
前記PN接合面は、前記対応する突出部内に位置しており、
前記複数の突出部において、最も外側に位置する最外周突出部に位置する突出部の各々の上面上には、絶縁層が全面的に形成されており、
前記絶縁層の上面と、当該絶縁層上面の直上に位置する前記第１歪緩衝板の前記底面との間には、隙間が常に存在しており、
前記複数の突出部の内で、前記最外周突出部及び最も内側に位置する最内周突出部を除く全突出部の各々の上面上には、第１主電極が形成されており、
前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、
前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、
前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、
前記制御電極において、前記最外周突出部よりも外側で当該最外周突出部に隣接する周縁部が、ゲート取り出しパターンである、ことを特徴とする、
圧接型半導体装置。 - 請求項１または請求項２記載の圧接型半導体装置であって、
前記最外周突出部及び前記最内周突出部は、寸法的に前記最外周突出部及び前記最内周突出部を除く前記全突出部よりも小さいことを特徴とする、
圧接型半導体装置。 - 請求項１または請求項２記載の圧接型半導体装置であって、
前記最外周突出部の各々は、一体と成って前記円周方向の全周に渡って延びたリング形状体を構成していることを特徴とする、
圧接型半導体装置。 - 第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、
前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、
前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、
前記半導体基体は、
前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、
前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、
前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、
前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、
複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、
前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、
前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、
前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、
前記PN接合面は、前記対応する突出部内に位置しており、
前記複数の突出部の各々における前記上面上には、第１主電極が形成されており、
前記複数の突出部において、最も内側に位置する最内周突出部に位置する突出部の各々の上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と常に非接触であり、
前記複数の突出部の内で、最も外側に位置する最外周突出部及び前記最内周突出部を除く全突出部の各々の前記上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、
前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、
前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、
前記制御電極において、前記最内周突出部よりも内側で当該最内周突出部に隣接する中央部が、ゲート取り出しパターンである、ことを特徴とする、
圧接型半導体装置。 - 第１主面と前記第１主面に対向する第２主面とを備える半導体基体と、
前記半導体基体の前記第１主面と電気的接触した底面を備える第１歪緩衝板と、
前記半導体基体の前記第２主面と電気的接触した上面を備える第２歪緩衝板とを備え、
前記半導体基体は、
前記半導体基体の前記第２主面を成す第１下面と当該第１下面に対向する第１上面とを備える、第１導電型の第１半導体層と、
前記第１半導体層の前記第１上面との間で界面を成す第２下面と当該第２下面に対向する第２上面とを備える、第２導電型の第２半導体層と、
前記第２半導体層の前記第２上面との間で界面を成す第３下面と当該第３下面に対向する第３上面とを備える、前記第１導電型の第３半導体層と、
前記第１半導体層の前記第１下面に全面的に形成されており、前記第２歪緩衝板の前記上面と直接に機械的接触した第２主電極とを備えており、
複数の突出部が、前記半導体基体の前記第１主面において、前記半導体基体の円周方向及び放射状方向に沿って配列されており、
前記複数の突出部の各々は、前記第２導電型の第４半導体層を備えており、
前記第４半導体層は、前記第３半導体層の前記第３上面の一部とPN接合面を成す第４下面と、当該第４下面に対向する第４上面とを備えており、
前記第４上面は、前記複数の突出部の内で対応する突出部の上面を成しており、
前記PN接合面は、前記対応する突出部内に位置しており、
前記複数の突出部の各々における前記上面上には、第１主電極が形成されており、
前記複数の突出部において、最も外側に位置する最外周突出部に位置する突出部の各々の上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と常に非接触であり、
前記複数の突出部の内で、前記最外周突出部及び最も内側に位置する最内周突出部を除く全突出部の各々の前記上面上に形成されている前記第１主電極は、前記第１歪緩衝板の前記底面と直接に機械的接触しており、
前記半導体基体の前記第１主面は、前記第４半導体層の露出面と、前記第３上面の露出面とを備えており、
前記第１主面の内で前記複数の突出部の表面を除く部分上には、制御電極が１パターンとして形成されており、
前記制御電極において、前記最外周突出部よりも外側で当該最外周突出部に隣接する周縁部が、ゲート取り出しパターンである、ことを特徴とする、
圧接型半導体装置。 - 請求項５または請求項６記載の圧接型半導体装置であって、
前記第１歪緩衝板は内周面及び外周面を備える環状体であり、
前記第１歪緩衝板は、
前記外周面における前記底面側の第１コーナー部分に形成された第１欠損部と、
前記内周面における前記底面側の第２コーナー部分に形成された第２欠損部とを備えており、
前記最外周突出部の各々の前記第１主電極とその直上に位置する前記第１欠損部との間、及び、前記最内周突出部の各々の前記第１主電極とその直上に位置する前記第２欠損部との間には、共に隙間が常に存在していることを特徴とする、
圧接型半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003046872A JP4471575B2 (ja) | 2003-02-25 | 2003-02-25 | 圧接型半導体装置 |
| US10/617,660 US6864515B2 (en) | 2003-02-25 | 2003-07-14 | Pressure contact type semiconductor device having dummy segment |
| DE10350770A DE10350770B4 (de) | 2003-02-25 | 2003-10-30 | Druckkontakt-Halbleiterbauelement mit Blindsegment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003046872A JP4471575B2 (ja) | 2003-02-25 | 2003-02-25 | 圧接型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004259810A JP2004259810A (ja) | 2004-09-16 |
| JP4471575B2 true JP4471575B2 (ja) | 2010-06-02 |
Family
ID=32844538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003046872A Expired - Fee Related JP4471575B2 (ja) | 2003-02-25 | 2003-02-25 | 圧接型半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6864515B2 (ja) |
| JP (1) | JP4471575B2 (ja) |
| DE (1) | DE10350770B4 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112004003047A5 (de) | 2004-12-17 | 2007-12-27 | Siemens Ag | Halbleiterschaltmodul |
| US8734659B2 (en) * | 2008-10-09 | 2014-05-27 | Bandgap Engineering Inc. | Process for structuring silicon |
| JP5972881B2 (ja) * | 2010-09-29 | 2016-08-17 | アーベーベー・テヒノロギー・アーゲー | 逆導通パワー半導体デバイス |
| US9741839B1 (en) * | 2016-06-21 | 2017-08-22 | Powerex, Inc. | Gate structure of thyristor |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121654A (en) * | 1979-03-13 | 1980-09-18 | Toshiba Corp | Compression bonded semiconductor device |
| JPS58101433A (ja) * | 1981-12-11 | 1983-06-16 | Toshiba Corp | 加圧接触型半導体装置 |
| JPH065685B2 (ja) | 1984-06-20 | 1994-01-19 | 株式会社日立製作所 | 加圧接触形半導体装置 |
| JPS627163A (ja) | 1985-07-03 | 1987-01-14 | Fuji Electric Co Ltd | ゲ−トタ−ンオフサイリスタの製造方法 |
| JPH067592B2 (ja) * | 1986-07-14 | 1994-01-26 | 株式会社日立製作所 | ゲ−トタ−ンオフサイリスタ |
| JPS63318161A (ja) | 1987-06-19 | 1988-12-27 | Fuji Electric Co Ltd | 半導体装置 |
| JPS6439772A (en) * | 1987-08-05 | 1989-02-10 | Mitsubishi Electric Corp | Semiconductor device |
| JPH08186258A (ja) * | 1995-01-06 | 1996-07-16 | Hitachi Ltd | 半導体装置およびその製法 |
| JP3191653B2 (ja) | 1996-01-17 | 2001-07-23 | 三菱電機株式会社 | パワーデバイス用半導体スイッチング装置 |
| JPH10290001A (ja) * | 1997-04-14 | 1998-10-27 | Hitachi Ltd | ゲートターンオフサイリスタ |
-
2003
- 2003-02-25 JP JP2003046872A patent/JP4471575B2/ja not_active Expired - Fee Related
- 2003-07-14 US US10/617,660 patent/US6864515B2/en not_active Expired - Lifetime
- 2003-10-30 DE DE10350770A patent/DE10350770B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10350770A1 (de) | 2004-09-09 |
| DE10350770B4 (de) | 2011-02-17 |
| US20040164316A1 (en) | 2004-08-26 |
| JP2004259810A (ja) | 2004-09-16 |
| US6864515B2 (en) | 2005-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5534034B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPWO2010073759A1 (ja) | 電力用半導体装置 | |
| JP2020150179A (ja) | 半導体装置 | |
| JP7289258B2 (ja) | 半導体装置 | |
| WO2018008528A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US12230501B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP4471575B2 (ja) | 圧接型半導体装置 | |
| US6992340B2 (en) | Semiconductor device | |
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| CN102044541B (zh) | 半导体装置及其制造方法 | |
| JP2004288680A (ja) | 圧接型半導体装置 | |
| JP2012015279A (ja) | 半導体装置及びその製造方法 | |
| WO2018016283A1 (ja) | 半導体装置 | |
| JPH01123478A (ja) | プレーナ形ｐｎ接合をもつ半導体デバイス | |
| JPH05343662A (ja) | 半導体装置およびその製造方法 | |
| CN115152034A (zh) | 半导体装置 | |
| US6995464B2 (en) | Pressure-contact type semiconductor device | |
| KR102472577B1 (ko) | 반도체 장치 | |
| JP7599359B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US12261131B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP7224247B2 (ja) | 半導体装置 | |
| US20220384235A1 (en) | Manufacturing method of semiconductor device | |
| WO2024180973A1 (ja) | Ｒｃ－ｉｇｂｔおよびｒｃ－ｉｇｂｔの製造方法 | |
| JP2000058814A (ja) | 半導体素子 | |
| JPH01111375A (ja) | ゲート・ターン・オフ・サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090804 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4471575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |