JP4463957B2 - シリコンウエーハの製造方法およびシリコンウエーハ - Google Patents
シリコンウエーハの製造方法およびシリコンウエーハ Download PDFInfo
- Publication number
- JP4463957B2 JP4463957B2 JP2000286068A JP2000286068A JP4463957B2 JP 4463957 B2 JP4463957 B2 JP 4463957B2 JP 2000286068 A JP2000286068 A JP 2000286068A JP 2000286068 A JP2000286068 A JP 2000286068A JP 4463957 B2 JP4463957 B2 JP 4463957B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- oxygen
- resistivity
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【発明の属する技術分野】
本発明は、高抵抗率であってかつゲッタリング能力も高いDZ−IGシリコンウエーハを確実に得ることができる技術に関する。
【0002】
【従来の技術】
従来から高耐圧パワーデバイスやサイリスタ等のパワーデバイス用に高抵抗率のフローティングゾーン法(FZ法)により製造されたシリコンウエーハが使用されてきた。しかし、FZ法では直径200mm以上の大直径シリコンウエーハを作製することは困難であり、通常のFZウエーハの面内抵抗率分布はCZウエーハに比べて劣る。そのため、抵抗率の面内分布に優れたウエーハが作製できる上、直径が200mm以上の大直径ウエーハも十分に作製可能なCZ法によるシリコンウエーハが将来的に有望である。
【0003】
特に近年、移動体通信用の半導体デバイスや、最先端のC−MOSデバイスでは寄生容量の低下が必要である。このために大直径で高抵抗率のシリコンウエーハが必要となる。また、信号の伝送ロスやショットキーバリアダイオードにおける寄生容量の低下に高抵抗率の基板を用いることの効果が報告されている。さらに、前記半導体デバイスを更に高性能にするために、いわゆるSOI(Silicon on insulator)ウエーハが用いられることもあるが、SOIウエーハを用いて半導体デバイスを製造する場合においても、前述したウエーハの大直径化や信号の伝送ロス等の問題を解決するためには、CZ法による高抵抗率のウエーハをベースウエーハとして用いることが要求される。
【0004】
しかし、CZ法では、石英製のルツボを使用していることからシリコン結晶中に酸素(格子間酸素)が少なからず混入する。このような酸素原子は通常単独では電気的に中性であるが、350〜500℃程度の低温熱処理が施されると複数個の原子が集まって電子を放出して電気的に活性な酸素ドナーとなる。そのため、CZ法により得られたウエーハに、後にデバイス工程等で350〜500℃程度の熱処理が施されると、この酸素ドナーの形成により高抵抗率CZウエーハの抵抗率が低下してしまう問題がある。
【0005】
上記のような酸素ドナーによる抵抗率の低下を防ぎ、高抵抗率のシリコンウエーハを得るために、磁場印加CZ法(MCZ法)により結晶育成の当初から格子間酸素濃度の低いシリコン単結晶を製造する方法が提案された(特公平8−10695号公報、特開平5−58788号公報参照)。また、酸素ドナーが形成される現象を逆に利用して、低不純物濃度で低酸素濃度のP型シリコンウエーハに400〜500℃の熱処理を行って酸素ドナーを発生させ、この酸素ドナーによりP型シリコンウエーハ中のP型不純物を打ち消してN型化し、高抵抗率N型シリコンウエーハを製造する方法も提案された(特公平8−10695号公報参照)。
【0006】
しかし、上記のようにMCZ法等で、格子間酸素濃度が低いシリコン単結晶を製造すると、デバイス製造工程での熱処理により発生する内部欠陥の密度が低く、十分なゲッタリング効果が得られにくいという欠点がある。高集積度のデバイスでは、ある程度の酸素析出によるゲッタリング効果の付与は必須である。
【0007】
また、熱処理により酸素ドナーを発生させ、ウエーハ中のP型不純物を打ち消してN型化する方法は、長時間の熱処理が必要な煩雑な方法であり、またP型シリコンウエーハを得ることはできない。そして、その後の熱処理によっては、抵抗率が変動する欠点もあり、さらに、この方法では格子間酸素濃度を高くするとウエーハ抵抗率の制御が難しいために、シリコンウエーハの初期格子間酸素濃度は低いものにせざるを得ず、ウエーハのゲッタリング効果は低いものになってしまう欠点がある。
【0008】
このような問題点を解決するため、本出願人は先の出願(特願平11−241370号、PCT/JP00/01124)において、チョクラルスキー法により抵抗率が100Ω・cm以上で初期格子間酸素濃度が10〜25ppma(JEIDA:日本電子工業振興協会)であるシリコン単結晶棒を育成して、該シリコン単結晶棒をウエーハに加工し、該ウエーハに酸素析出熱処理を行なって、ウエーハ中の残留格子間酸素濃度を8ppma以下とするという製造方法を提案した。この方法によれば、デバイス製造熱処理を受けても抵抗率が低下しにくい高抵抗率CZウエーハが得られるので、例えば、このウエーハをSOIウエーハのベースウエーハとして用いれば、移動体通信用として極めて高性能のデバイスが得られる。
【0009】
その一方で、このようなSOIウエーハと同等レベルの性能を有するウエーハを、SOIウエーハに比べて製造コストが安価なバルクウエーハで実現するためには、このような高抵抗率CZウエーハの表面に十分に無欠陥化されたDZ層(Denuded Zone 層)を有する構造の、いわば「高抵抗率DZ−IGウエーハ」が必要となると考えられる。従来、通常の抵抗率を有するCZシリコンウエーハに、DZ−IG(Intrinsic Gettering)処理を施した所謂DZ−IGウエーハはあったが、これを高抵抗率CZウエーハに適用するという概念は全くなかったものである。そこで本出願人は先の出願(特願平11−241370号)において、前述の格子間酸素濃度を8ppma以下とする熱処理により、高抵抗率DZ−IGウエーハを得る方法も開示した。
【0010】
【発明が解決しようとする課題】
通常の抵抗率を有するウエーハに施されるDZ−IG処理としては、3段熱処理が一般的に用いられている。第1段の1100℃以上の高温熱処理によりウエーハ表面近傍の過飽和な酸素を外方拡散させ、第2段の熱処理として650℃前後の低温熱処理を行い酸素析出核を形成させ、第3段の熱処理として1000℃程度の中温熱処理を行い酸素析出物を成長させるものである。このような3段熱処理によりウエーハ内部には酸素析出物領域が形成され、表側や裏側の表面近傍には酸素析出物が存在しないDZ層が形成される。
【0011】
そこで、本出願人は前述のウエーハ中の格子間酸素濃度を8ppma以下とする熱処理としてこれと同様の熱処理を適用してみたところ、100Ω・cm以上の高抵抗率であって、表面近傍の結晶欠陥のないDZ層と、十分に酸素析出物が析出した酸素析出物層を有する高抵抗率DZ−IGウエーハを得ることができることが判った。
【0012】
このような高抵抗率DZ−IGウエーハは、十分に移動体通信用のSOIウエーハの代替となり得るものと考えられた。ところが、その後の調査により、このようなDZ−IGウエーハに、デバイス製造工程において熱処理が加えられると、場合によってはウエーハ表面近傍の抵抗率が極端に低下してしまい、十分な高抵抗率が得られないことがあることが判った。
【0013】
さらにこのような熱処理で形成されたDZ層は、酸素析出物起因の欠陥に関しては無欠陥化されているのは確かであるが、COP(Crystal Originated Particle)と呼ばれるGrown-in欠陥は除去されず、依然として残存したままになっていることもわかった。
【0014】
COPとは、CZシリコン単結晶の育成中に過剰の原子空孔が集積することによって形成される0.1μmオーダーの空洞であり、その内壁は薄い酸化膜で覆われている。そして、このようなGrown-in欠陥が存在する部分にデバイスが形成されると、酸化膜耐圧等のデバイス特性が劣化することが知られている。
【0015】
本発明はこのような問題点を解決するためになされたものであり、ウエーハ表面近傍には酸素析出物だけでなくCOPをも無欠陥化させた高品質なDZ層が形成され、バルク中には十分な密度の酸素析出物が形成され高いゲッタリング能力が得られ、しかも、デバイス製造熱処理を行なっても高抵抗率を維持できるCZウエーハを確実に得ることのできるシリコンウエーハの製造方法を提供し、移動体通信用のSOIウエーハの代替となり得る、従来には存在しなかった高品質の高抵抗率DZ−IGウエーハを提供することを目的とする。
【0016】
【課題を解決するための手段】
上記課題を解決するための本発明は、シリコンウエーハの製造方法において、チョクラルスキー法により、抵抗率が100Ω・cm以上で初期格子間酸素濃度が10〜25ppmaであり、窒素をドープしたシリコン単結晶棒を育成して、該シリコン単結晶棒をウエーハに加工し、該ウエーハに熱処理を行なうことにより該ウエーハ中の残留格子間酸素濃度を8ppma以下とすることを特徴とするシリコンウエーハの製造方法である。
【0017】
このように、シリコン単結晶中に窒素をドープすることにより、Grown-in欠陥(COP)のサイズが小さくなるため熱処理により消滅させやすくなり、しかも結晶成長中にある程度の酸素析出核の形成と成長を行なうことができる。これにより、従来行なわれていた3段熱処理によるDZ−IG処理(DZ層形成(高温)、析出核形成(低温)、析出物成長(中温))に比べて低温の熱処理で高品質のDZ層の形成が可能であり、かつ短時間の熱処理でバルク中において十分な密度を有する酸素析出物の形成が可能となる。従って、DZ層と酸素析出物領域との間の遷移領域を狭く急峻なプロファイルとすることができ、遷移領域全体としての格子間酸素量は少ないものとなるため、酸素ドナー化による影響も少なくすることができる。さらに、特定の熱処理に対し、残留格子間酸素濃度を8ppma(JEIDA:日本電子工業振興協会規格)以下とすることのできる初期格子間酸素濃度の許容範囲を広げることも可能となる。
【0018】
また本発明は、シリコンウエーハの製造方法において、チョクラルスキー法により、抵抗率が100Ω・cm以上で初期格子間酸素濃度が8ppma以下であり、窒素をドープしたシリコン単結晶棒を育成して、該シリコン単結晶棒をウエーハに加工し、該ウエーハに熱処理を行なうことによりウエーハバルク部に酸素析出物層を形成することを特徴とするシリコンウエーハの製造方法である。
【0019】
このようにシリコン単結晶中に窒素をドープすることにより、初期格子間酸素濃度が8ppma以下の低酸素ウエーハであっても、酸素析出熱処理を加えた際に窒素ノンドープウエーハに比べて酸素析出が促進され、十分な密度を有する酸素析出物を形成させることが可能となる。また、低酸素であるため、結晶育成時に形成されるCOPの内壁酸化膜が薄くなり、熱処理により消滅させやすくなる。このため、高酸素の場合と同様に、従来に比べて比較的低温かつ短時間の熱処理で高品質のDZ層の形成と、十分な密度のバルク中の酸素析出物の形成が可能となる。さらに、元々の格子間酸素濃度が8ppma以下であるため、デバイス製造プロセスにおける酸素のドナー化による抵抗率の変動はほとんど発生しない。また、窒素ノンドープウエーハにおける低酸素濃度であるが故に熱処理によるスリップ転位に対する耐性が低いという問題についても、熱処理条件の緩和(低温、短時間)によりカバーすることができるという効果も有する。
【0020】
この場合、前記ドープする窒素濃度を1×1012〜5×1015個/cm3とすることが好ましい。
これは、窒素濃度が1×1012個/cm3を下回ると窒素ノンドープの場合との効果の差が出にくくなり、5×1015個/cm3を超える場合には、結晶引き上げ時の単結晶化の妨げになったり、連続操業の不安定化を引き起こすからである。さらに、より好ましくは窒素濃度を1×1014個/cm3未満とする。窒素濃度が1×1014個/cm3以上となると600℃程度の熱処理により形成される酸素−窒素ドナーが多くなり、抵抗率を低下させるおそれがあるからである。すなわち、酸素−窒素ドナーの形成に寄与する窒素は、ドープされた窒素の10%程度であることが知られており、1×1014個/cm3のドープ量では1×1013個/cm3の酸素−窒素ドナーが形成される可能性がある。このドナーがすべて活性化したとすると数100Ω・cmの抵抗率の変動をもたらすが、逆にこれ以下のドナーの発生量であれば、ほとんど影響はないと言うことができる。
【0021】
また、この場合、前記熱処理として、水素ガスまたはアルゴンガス、あるいは水素ガスとアルゴンガスの混合ガス雰囲気下において、1000〜1200℃の温度で1〜20時間の熱処理を行なうことが好ましい。
【0022】
このように、熱処理雰囲気を水素ガスまたはアルゴンガス、あるいはこれらの混合ガス雰囲気とすることにより、ウエーハ表面や表面近傍のGrown-in欠陥を効果的に消滅させると同時に、バルク中の酸素析出物を成長させることができる。この場合、熱処理温度が1000℃を下回ると、Grown-in欠陥を十分に消滅させるためには20時間を超えるような長時間の熱処理が必要となる。また、熱処理温度が1200℃であれば1時間程度の熱処理でGrown-in欠陥を十分に消滅させることができるが、1200℃を超える温度では、窒素ドープの効果により結晶育成中に形成された酸素析出核が再溶解しやすくなり、熱処理後に十分な酸素析出物密度が得られにくくなる。そのため、熱処理温度は1000〜1200℃とすることが好ましい。
【0023】
そして、以上のような本発明の製造方法により製造されたシリコンウエーハは、抵抗率が100Ωcm以上の高抵抗率を有し、格子間酸素濃度が8ppma以下と低いのでデバイス製造プロセスにおける酸素のドナー化による抵抗率の低下が発生せず、しかもウエーハ表層部のDZ層にはGrown-in欠陥がほとんど存在しない高品質の高抵抗率DZ−IGウエーハとなる。
【0024】
以下、本発明につき、さらに詳細に説明する。
前述したように本発明者らは、ベースウエーハに高抵抗率ウエーハを用いた移動体通信用としてのSOIウエーハと同等レベルの性能をバルクウエーハとして実現可能な「高抵抗率DZ−IGウエーハ」を得るため、高抵抗率を有するCZシリコンウエーハに対し、格子間酸素濃度を8ppma以下とする熱処理として通常行われる3段熱処理を適用してみた。
【0025】
その結果、3段熱処理直後のウエーハは高抵抗率を維持したまま、ウエーハ表面近傍にはDZ層が形成され、バルク部にはIG層(酸素析出物領域)が形成されており、目的とする高抵抗率DZ−IGウエーハが得られた(図3(a))。しかしながら、このウエーハにデバイス製造熱処理を仮定した熱処理を加えたところ、場合によってはウエーハ表面近傍の抵抗率が極端に低下してしまうことがあることがわかった(図3(b))。
【0026】
抵抗率低下の原因は、ウエーハ中の格子間酸素のドナー化によるものと予想された。そこで、本発明者らは抵抗率が低下してしまう3段熱処理後のウエーハについて酸素濃度の絶対値の深さ方向の分布を2次イオン質量分析装置(SIMS:Secondary Ion Mass Spectroscopy)により測定した(図4)。また、そのウエーハに角度研磨を行った後選択エッチングを施して深さ方向の酸素析出物(エッチピット)の分布を観察しその結果を図5に模式的に示した。
【0027】
図4および図5の結果から、図4においては、表面から約20μmがDZ層であり、表面から約30μm以上の深い領域が酸素析出物領域であり、この間の表面から深さ約20〜30μm程度の領域が遷移領域(完全なDZ層になっておらず、酸素析出物が若干存在する領域)であることが判る。この遷移領域の近辺が、デバイス製造熱処理を仮定した熱処理後に抵抗率が極端に低下している領域と一致しており、後にこの部分の格子間酸素濃度を赤外吸収法により確認したところ、格子間酸素濃度が8ppma(4×1017atoms/cm3)を越えている部分であることが判った。
【0028】
さらに、3段熱処理の前後においてウエーハ表面および表面から深さ数μmの領域におけるCOPをパーティクルカウンターにより測定したところ、ほとんど変化がなく、COPがウエーハ表層部に残留していることが確認された。
【0029】
すなわち、熱処理によって、表面近傍のDZ層における格子間酸素は外方拡散され、バルク部における格子間酸素は酸素析出物として析出することにより十分に低濃度となっていたとしても、その中間の遷移領域では格子間酸素濃度が3段熱処理後においても高いために、酸素ドナー化による抵抗率の低下が生じるものと考えられる。
【0030】
そこで、確実に高抵抗率DZ−IGウエーハを得るためには、DZ層および酸素析出物層のみならず、その間の遷移領域における格子間酸素濃度も8ppma以下となるようにするか、または前記遷移領域幅ができるだけ狭く急峻なプロファイルとすることができれば、遷移領域全体としての格子間酸素量は少ないものとなるため、酸素ドナー化による影響も少なくすることができると考えられた。加えて、DZ層中のCOPも低減することも必要であると考えられた。
【0031】
そこで本発明者らは、これらの要求を満たすシリコンウエーハの製造条件について検討を行った。その結果、CZ法によりシリコン単結晶を育成する際に窒素をドープすることを発想した。すなわち、窒素をシリコン単結晶中にドープすると、シリコン中の酸素原子の凝集が助長され、酸素析出物濃度が高くなることが指摘されている(T.Abe and H.Takeno,Mat.Res.Soc.Symp.Proc.Vol.262,3,1992 )。この効果は酸素原子の凝集過程が、均一核形成から不純物窒素を核とした不均一核形成に移行するためであると考えられる。さらに、単結晶に窒素をドープすることにより、COP等の結晶欠陥のサイズが小さくなることも知られている。
【0032】
したがって、シリコン単結晶を育成する際に窒素をドープすれば、結晶成長中にある程度の酸素析出核の形成と成長を行うことができ、DZ層と酸素析出物層との遷移領域においても格子間酸素の析出が助長されて格子間酸素濃度を十分低くできることが予想され、また遷移領域幅を狭くして急峻なプロファイルを得ることができると考えられる。さらに窒素をドープすることにより、COP等のGrown-in欠陥のサイズが小さくなるため、その後の熱処理により消滅させやすくなると考えられた。そこで本発明者らは、窒素ドープCZウエーハについて以下に示す実験を行った。
【0033】
(実験例1)
図1は初期格子間酸素濃度が8〜21ppmaの範囲にある各種CZウエーハに対して、窒素雰囲気(3%酸素含有)下で780℃で3時間+1000℃で16時間という一般的な酸素析出熱処理を行なった場合の、初期格子間酸素濃度と残留格子間酸素濃度との関係を示す実験結果である。窒素濃度は1×1013〜9×1013個/cm3とノンドープの2種類とした。
【0034】
図1の結果から、窒素ノンドープの場合には、初期格子間酸素濃度を19ppma以上としなければ、上記熱処理後の残留格子間酸素濃度が8ppma以下とならないのに対し、窒素をドープした場合にはその許容範囲が15ppma以上にまで拡大することがわかる。また、熱処理時間を延長することにより、初期格子間酸素濃度の許容範囲を10ppmaまで拡大できることを確認した。
【0035】
(実験例2)
図2は初期格子間酸素濃度が4〜19ppmaの範囲にある各種CZウエーハに対して、窒素雰囲気(3%酸素含有)下で780℃で3時間+1000℃で16時間という一般的な酸素析出熱処理を行なった後、角度研磨を行って選択エッチングを施し、酸素析出領域における析出物密度を測定した値を体積密度に換算し、初期格子間酸素濃度と析出物密度との関係を示す実験結果である。窒素濃度は1×1013〜9×1013個/cm3とノンドープの2種類とした。
【0036】
図2の結果から、同一の初期格子間酸素濃度であっても窒素をドープすることによって酸素析出物密度が大幅に増加することがわかる。特に、初期格子間酸素濃度が8ppma以下の低酸素濃度であっても、窒素をドープしたことによって、1×108個/cm3の析出物密度が得られることがわかる。
【0037】
ここで前記図1の結果を踏まえると、窒素ノンドープのウエーハにおいては、初期格子間酸素濃度が8ppma以下の低酸素濃度では酸素析出物はほとんど形成されないことが予測されるが、窒素がドープされることによって、結晶のas−grownの状態で既に高温で安定な酸素析出核(酸素析出物)が形成されているため、その後の熱処理により酸素析出量としては検出されない程度の極少量の核成長が行われただけでも、酸素析出物として検出可能なサイズが得られたものと考えられる。
【0038】
これらの結果から、10〜25ppma程度の初期格子間酸素濃度の単結晶から得たウエーハについては、窒素をドープして結晶成長をさせることにより、その後の酸素析出熱処理の際に酸素析出が促進され、遷移領域においても残留格子間酸素濃度を低くし、遷移領域幅を十分に狭く急峻なプロファイルを得ることができることが期待できる。また、8ppma以下の初期格子間酸素濃度の単結晶から得たウエーハについても、窒素をドープすることにより、その後の酸素熱処理により十分な酸素析出を得ることができ、十分なゲッタリング能力が確保できることが判る。
【0039】
また、以上の実験では、DZ層の品質、特にCOPの有無については評価されていないが、窒素をドープすることによりCOPのサイズが小さくなり、熱処理により消滅させやすくなることが知られている。そこで、本発明者らは、上記実験の熱処理の代わりに、COPが消滅させやすい条件であり、かつ、酸素析出物が十分に形成される条件、すなわち、従来の3段熱処理中のDZ形成熱処理(高温熱処理)ほど高い温度にせずにCOPの消滅と酸素析出物の形成を同時に行えば、遷移領域の幅を狭く急峻にすることができるため、結果として高抵抗率を維持することができ、最終的に目的とするCZシリコンウエーハが得られるものと考え、本発明を完成させたものである。
【0040】
【発明の実施の形態】
以下、本発明の実施形態につき説明するが、本発明はこれらに限定されるものではない。
まず、公知のCZ法あるいはこのCZ法において融液に磁場を印加してシリコン融液の対流を制御して単結晶を引き上げる公知のMCZ法により所望の抵抗率を有し、初期格子間酸素濃度が10〜25ppmaとなるシリコン単結晶棒を引き上げる。これらの引き上げ方法は、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径の単結晶棒を育成する方法であるが、初期格子間酸素濃度を所望の値にするためには、従来から慣用されている方法によれば良い。例えば、ルツボの回転数、導入ガス流量、雰囲気圧力、シリコン融液の温度分布および対流、あるいは印加する磁場強度等のパラメータを適宜に調整することで所望の酸素濃度の結晶を得ることができる。
【0041】
一方、初期格子間酸素濃度が8ppma以下(以下、低酸素濃度と呼ぶことがある。)であるシリコン単結晶棒を引き上げるためには、結晶育成時の制御すべきパラメータは前記10〜25ppma(以下、高酸素濃度と呼ぶことがある。)の場合と同様であるが、このような低酸素濃度の結晶を安定して引き上げるためには、通常はMCZ法が用いられる。
【0042】
酸素と同時に窒素をドープするためには、石英ルツボ内の原料多結晶中に予め窒化膜付きのシリコンウエーハ等の窒化物を投入しておくことにより容易に行なうことができる。また、引き上げ結晶中にドープされる窒素の濃度は、原料多結晶やルツボに投入する窒化物の量、および窒素の偏析係数などから計算により求めることができる。
【0043】
こうして得られたCZシリコン単結晶棒を通常の方法に従い、ワイヤーソーあるいは内周刃スライサー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てCZシリコン単結晶ウエーハに加工する。もちろんこれらの工程は、例示列挙したにとどまり、この他にも洗浄、熱処理等種々の工程が有り得るし、工程順の変更、一部省略等目的に応じ適宜工程は変更して使用される。
【0044】
次に、高酸素濃度のウエーハに対しては、残留格子間酸素濃度が8ppma以下になるような熱処理を施す。ここで、残留格子間酸素濃度が8ppma以下となるような熱処理とは、熱処理されるウエーハの初期格子間酸素濃度や結晶成長時の熱履歴に依存するので必ずしも特定できないが、これら初期格子間酸素濃度や熱履歴等の条件に合せて実験的に設定することができる。
【0045】
尚、本発明においては、熱処理による酸素析出物の形成だけでなくCOPの消滅も考慮する必要がある。COPを消滅させる熱処理としては、水素ガスまたはアルゴンガス、あるいはこれらの混合ガス雰囲気下で高温の熱処理とすることが好ましいが、あまり高温にすると酸素析出物が形成されにくくなり、また、遷移領域の幅が広くなってしまうという弊害があるので、熱処理温度としては、1000〜1200℃が好ましい。このような比較的低温であっても、窒素ドープの効果によりCOPのサイズが小さくなっているので、十分に消滅させることができ、格子間酸素の外方拡散による低減も可能である。また、水素ガスまたはアルゴンガス、あるいはこれらの混合ガスを用いると、酸素の外方拡散プロファイルがウエーハ表面で急激に変化するため、より急峻な遷移領域を形成することができる。
【0046】
この際、熱処理を例えば1200℃と1000℃の2段に分割し、初段の高温でCOPを十分に消滅させた後、2段目の低温で酸素析出物を十分に成長させるという処理も可能である。
【0047】
一方、低酸素濃度のウエーハに対しては、遷移領域の幅による抵抗率の変化を心配する必要がないので、酸素析出物が十分に形成される範囲でできるだけ高温で処理すればCOPを消滅させやすいが、酸素析出物を十分に得るためには1000〜1200℃が好ましい。
尚、これらの熱処理は、多数のウエーハを一度に熱処理することができる通常の縦型炉や横型炉(拡散炉)を用いて行うことができる。
【0048】
【実施例】
以下、本発明の実施例および比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
原料多結晶中に窒化膜のついたシリコンウエーハを投入し、CZ法(磁場印可なし)により引き上げられた窒素ドープシリコン単結晶を通常の方法により加工し、直径200mm、初期格子間濃度18ppma(JEIDA)、窒素濃度8×1013個/cm3(計算値)、抵抗率2500Ω・cmのCZシリコンウエーハを作製した。
【0049】
このウエーハを縦型熱処理炉により、アルゴン100%雰囲気下で1100℃で2時間+1000℃で16時間の熱処理を行い、さらに窒素雰囲気(3%酸素混合)下においてデバイス製造プロセスを仮定した熱処理(1200℃で1時間+450℃で5時間)を行った。こうして得られたシリコンウエーハについて、赤外吸収法によりウエーハ全体の残留格子間酸素濃度測定を行ったところ、ウエーハ中の残留格子間酸素濃度が8ppma以下であることを確認した。
【0050】
そして、これらの熱処理後のウエーハを角度研磨した後、広がり抵抗測定法により表面から深さ100μmまでの抵抗率を測定したところ、ウエーハ中のどの領域も2000Ω・cm以上の抵抗率を有することが確認された。次いで、角度研磨面を選択エッチングして光学顕微鏡観察した結果、遷移領域の幅は5μm程度と狭く急峻であり、酸素析出領域における欠陥密度は、5〜8×109個/cm3と十分な値であった。すなわち実施例1のシリコンウエーハは、酸素ドナーによる抵抗率低下の影響が極めて少なく、十分なゲッタリング能力を持つDZ−IGウエーハであることが判る。
【0051】
さらに熱処理後のウエーハ表面を約3μm研磨し、研磨後の表面に存在する直径0.12μm以上のサイズのCOP密度をパーティクルカウンター(KLAテンコール社製、SP1)により測定した。測定されたCOP密度は、0.06個/cm2と極めて低密度であった。
【0052】
(比較例1)
窒素をノンドープとした以外は実施例1と同一条件により引き上げられたシリコン単結晶を通常の方法により加工し、直径200mm、初期格子間濃度18ppma(JEIDA)、抵抗率2500Ω・cmのCZシリコンウエーハを作製した。
【0053】
このウエーハを縦型熱処理炉により、窒素雰囲気(3%酸素混合)下で1150℃で4時間+650℃で6時間+1000℃で16時間の3段熱処理(DZ―IG処理)を行い、さらにデバイス製造プロセスを仮定した熱処理(1200℃で1時間+450℃で5時間)を行った。こうして得られたシリコンウエーハについて、赤外吸収法によりウエーハ全体の残留格子間酸素濃度測定を行ったところ、ウエーハ中の残留格子間酸素濃度が8ppma以下であることを確認した。
【0054】
そして、熱処理後のウエーハを角度研磨した後、広がり抵抗測定法により表面から深さ100μmまでの抵抗率を測定したところ、表面から20〜40μmの領域において、抵抗率が10数Ω・cmまで低下していることがわかった。次いで、角度研磨面を選択エッチングして光学顕微鏡観察した結果、抵抗率が低下している領域が遷移領域とほぼ一致していることがわかった。この遷移領域のみの格子間酸素濃度を赤外吸収法により再度確認したところ、8ppma(4×1017atoms/cm3)を超えている部分であることが判った。このことから、この部分でドナー化した格子間酸素の量が多く、p型がn型に反転したため、さらに抵抗率が低下したものと考えられる。
【0055】
さらに熱処理後のウエーハ表面を約3μm研磨し、研磨後の表面に存在する0.12μm以上のサイズのCOP密度をパーティクルカウンター(KLAテンコール社製、SP1)により測定した。測定されたCOP密度は、4.3個/cm2であり、熱処理前の密度とほとんど変わらない密度であった。
【0056】
(実施例2)
原料多結晶中に窒化膜のついたシリコンウエーハを投入し、MCZ法により引き上げられた窒素ドープシリコン単結晶を通常の方法により加工し、直径200mm、初期格子間濃度6ppma(JEIDA)、窒素濃度9×1013個/cm3(計算値)、抵抗率1500Ω・cmのCZシリコンウエーハを作製した。
【0057】
このウエーハを縦型熱処理炉により、窒素雰囲気下で800℃、4時間の後、アルゴン雰囲気(3%水素混合)下で1100℃で16時間の熱処理を行い、さらにデバイス製造プロセスを仮定した熱処理(1200℃で1時間+450℃で5時間)を行った。こうして得られたシリコンウエーハについて、赤外吸収法によりウエーハ全体の残留格子間酸素濃度測定を行ったところ、ウエーハ中の残留格子間酸素濃度が8ppma以下であることを確認した。
【0058】
そして、熱処理後のウエーハを角度研磨した後、広がり抵抗測定法により表面から深さ100μmまでの抵抗率を測定したところ、どの領域も1000Ω・cm以上の抵抗率を有することが確認された。次いで、角度研磨面を選択エッチングして光学顕微鏡観察した結果、酸素析出物領域における欠陥密度は、1〜5×108個/cm3と十分な値であった。すなわち実施例2のシリコンウエーハも、酸素ドナーによる抵抗率低下の影響が極めて少なく、低酸素で育成されたにもかかわらず、十分なゲッタリング能力を持つDZ−IGウエーハであることが判る。
【0059】
さらに熱処理後のウエーハ表面を約3μm研磨し、研磨後の表面に存在する直径0.12μm以上のサイズのCOP密度をパーティクルカウンター(KLAテンコール社製、SP1)により測定した。測定されたCOP密度は、0.1個/cm2と極めて低密度であった。
【0060】
(比較例2)
窒素をノンドープとした以外は実施例2と同一条件により引き上げられたシリコン単結晶を通常の方法により加工し、直径200mm、初期格子間濃度6ppma(JEIDA)、抵抗率1500Ω・cmのCZシリコンウエーハを作製した。
【0061】
このウエーハを縦型熱処理炉により、窒素雰囲気(3%酸素混合)下で1150℃で4時間+650℃で6時間+1000℃で16時間の3段熱処理(DZ―IG処理)を行い、さらにデバイス製造プロセスを仮定した熱処理(1200℃で1時間+450℃で5時間)を行った。こうして得られたシリコンウエーハについて、赤外吸収法によりウエーハ全体の残留格子間酸素濃度測定を行ったところ、ウエーハ中の残留格子間酸素濃度が8ppma以下であることを確認した。
【0062】
そして、熱処理後のウエーハを角度研磨した後、広がり抵抗測定法により表面から深さ100μmまでの抵抗率を測定したところ、どの領域も1000Ω・cm以上の抵抗率を有することが確認された。ところが、角度研磨面を選択エッチングして光学顕微鏡観察した結果、酸素析出物領域における欠陥密度は、1〜5×106個/cm3と極めて低い値であった。すなわち比較例2のシリコンウエーハは、酸素ドナーによる抵抗率低下の影響は少ないが、低酸素で育成されたためにバルク部での酸素析出が起こりにくく、十分なゲッタリング能力を持たないウエーハであることが判る。
【0063】
さらに熱処理後のウエーハ表面を約3μm研磨し、研磨後の表面に存在する直径0.12μm以上のサイズのCOP密度をパーティクルカウンター(KLAテンコール社製、SP1)により測定した。測定されたCOP密度は、4.0個/cm2であり、熱処理前の密度とほとんど変わらない密度であった。
【0064】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0065】
【発明の効果】
以上説明したように、本発明によれば、デバイス製造熱処理が行われた後でも、格子間酸素のドナー化による抵抗率の変動を抑制したCZシリコンウエーハが得られる。この効果は、抵抗率が100Ωcm以上の高抵抗率CZウエーハに極めて有効であり、移動体通信用としてのSOIウエーハの代替として使用することを可能にする。
【図面の簡単な説明】
【図1】CZウエーハに対して一般的な酸素析出熱処理を行なった場合の初期格子間酸素濃度と残留格子間酸素濃度との関係を示す実験結果図である。
【図2】CZウエーハに対して一般的な酸素析出熱処理を行なった場合の初期格子間酸素濃度と析出物密度との関係を示す実験結果図である。
【図3】従来のシリコンウエーハにおける表面からの深さと熱処理前および熱処理後の抵抗率との関係を示した図である。
【図4】従来のシリコンウエーハにおける表面からの深さと酸素濃度の絶対値との関係を示した図である。
【図5】従来のシリコンウエーハにおける深さ方向の析出物分布を示した模式図である。
Claims (4)
- シリコンウエーハの製造方法において、チョクラルスキー法により、抵抗率が100Ω・cm以上で初期格子間酸素濃度が10〜25ppmaであり、窒素をドープしたシリコン単結晶棒を育成して、該シリコン単結晶棒をウエーハに加工し、該ウエーハに酸素析出熱処理を行なうことにより該ウエーハ中の残留格子間酸素濃度を8ppma以下とし、かつ、前記ドープする窒素濃度を1×10 12 〜5×10 15 個/cm 3 とすることを特徴とするシリコンウエーハの製造方法。
- シリコンウエーハの製造方法において、チョクラルスキー法により、抵抗率が100Ω・cm以上で初期格子間酸素濃度が8ppma以下であり、窒素をドープしたシリコン単結晶棒を育成して、該シリコン単結晶棒をウエーハに加工し、該ウエーハに酸素析出熱処理を行なうことによりウエーハバルク部に酸素析出物層を形成し、かつ、前記ドープする窒素濃度を1×10 12 〜5×10 15 個/cm 3 とすることを特徴とするシリコンウエーハの製造方法。
- 前記酸素析出熱処理として、水素ガスまたはアルゴンガス、あるいは水素ガスとアルゴンガスの混合ガス雰囲気下において、1000〜1200℃の温度で1〜20時間の熱処理を行なうことを特徴とする請求項1または請求項2に記載されたシリコンウエーハの製造方法。
- 請求項1ないし請求項3のいずれか1項に記載された製造方法により製造されたシリコンウエーハ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000286068A JP4463957B2 (ja) | 2000-09-20 | 2000-09-20 | シリコンウエーハの製造方法およびシリコンウエーハ |
KR1020037004006A KR100786881B1 (ko) | 2000-09-20 | 2001-09-14 | 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 |
PCT/JP2001/008005 WO2002025716A1 (fr) | 2000-09-20 | 2001-09-14 | Tranche de silicium et son procede de fabrication |
EP01965658A EP1326269A4 (en) | 2000-09-20 | 2001-09-14 | SILICON WAFER AND METHOD FOR MANUFACTURING SAME |
US10/380,818 US7147711B2 (en) | 2000-09-20 | 2001-09-14 | Method of producing silicon wafer and silicon wafer |
TW090123114A TW546422B (en) | 2000-09-20 | 2001-09-19 | Method of producing silicon wafer and silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000286068A JP4463957B2 (ja) | 2000-09-20 | 2000-09-20 | シリコンウエーハの製造方法およびシリコンウエーハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002100632A JP2002100632A (ja) | 2002-04-05 |
JP4463957B2 true JP4463957B2 (ja) | 2010-05-19 |
Family
ID=18770041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000286068A Expired - Lifetime JP4463957B2 (ja) | 2000-09-20 | 2000-09-20 | シリコンウエーハの製造方法およびシリコンウエーハ |
Country Status (6)
Country | Link |
---|---|
US (1) | US7147711B2 (ja) |
EP (1) | EP1326269A4 (ja) |
JP (1) | JP4463957B2 (ja) |
KR (1) | KR100786881B1 (ja) |
TW (1) | TW546422B (ja) |
WO (1) | WO2002025716A1 (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002024986A2 (en) * | 2000-09-19 | 2002-03-28 | Memc Electronic Materials, Inc. | Nitrogen-doped silicon substantially free of oxidation induced stacking faults |
JP4567251B2 (ja) * | 2001-09-14 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
JP2004111722A (ja) * | 2002-09-19 | 2004-04-08 | Toshiba Corp | 半導体装置 |
JP3731053B2 (ja) * | 2002-12-18 | 2006-01-05 | 独立行政法人 宇宙航空研究開発機構 | 導電性融液中の拡散係数計測方法及び導電性融液中の拡散係数計測装置 |
WO2005010243A1 (ja) * | 2003-07-29 | 2005-02-03 | Shin-Etsu Handotai Co., Ltd. | シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法 |
JP4854936B2 (ja) * | 2004-06-15 | 2012-01-18 | 信越半導体株式会社 | シリコンウエーハの製造方法及びシリコンウエーハ |
JP2006093645A (ja) * | 2004-08-24 | 2006-04-06 | Toshiba Ceramics Co Ltd | シリコンウェーハの製造方法 |
JP2006294691A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Corp | 半導体基板及び半導体装置とその製造方法 |
JP4743010B2 (ja) * | 2005-08-26 | 2011-08-10 | 株式会社Sumco | シリコンウェーハの表面欠陥評価方法 |
JP5076326B2 (ja) | 2006-01-31 | 2012-11-21 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
JP5103745B2 (ja) | 2006-01-31 | 2012-12-19 | 株式会社Sumco | 高周波ダイオードおよびその製造方法 |
FR2899380B1 (fr) * | 2006-03-31 | 2008-08-29 | Soitec Sa | Procede de revelation de defauts cristallins dans un substrat massif. |
US8378384B2 (en) * | 2007-09-28 | 2013-02-19 | Infineon Technologies Ag | Wafer and method for producing a wafer |
JP5584959B2 (ja) * | 2008-05-07 | 2014-09-10 | 株式会社Sumco | シリコンウェーハの製造方法 |
US9120088B2 (en) | 2008-05-29 | 2015-09-01 | The Board Of Trustees Of The University Of Illinois | Heavily doped metal oxides and methods for making the same |
KR20100036155A (ko) * | 2008-09-29 | 2010-04-07 | 매그나칩 반도체 유한회사 | 실리콘 웨이퍼 및 그의 제조방법 |
JP2010170081A (ja) * | 2008-12-25 | 2010-08-05 | Tokuyama Corp | 遠赤外線用光学素子 |
JP5922858B2 (ja) * | 2009-03-03 | 2016-05-24 | 株式会社Sumco | 高抵抗シリコンウェーハの製造方法 |
JP5922860B2 (ja) * | 2009-06-19 | 2016-05-24 | 株式会社Sumco | 高抵抗シリコンウェーハの製造方法 |
JP2011054655A (ja) * | 2009-08-31 | 2011-03-17 | Sumco Corp | 高周波デバイス向けシリコンウェーハおよびその製造方法 |
FR2953640B1 (fr) * | 2009-12-04 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante |
US8173535B2 (en) * | 2009-12-21 | 2012-05-08 | Omnivision Technologies, Inc. | Wafer structure to reduce dark current |
JP2011138955A (ja) * | 2009-12-28 | 2011-07-14 | Siltronic Japan Corp | シリコンウェハ及びシリコンウェハの製造方法 |
DE102010034002B4 (de) | 2010-08-11 | 2013-02-21 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
JP2012059849A (ja) * | 2010-09-08 | 2012-03-22 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 |
JP5764937B2 (ja) * | 2011-01-24 | 2015-08-19 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法 |
US8536035B2 (en) * | 2012-02-01 | 2013-09-17 | International Business Machines Corporation | Silicon-on-insulator substrate and method of forming |
US9945048B2 (en) * | 2012-06-15 | 2018-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method |
CN104704608B (zh) * | 2012-09-13 | 2017-03-22 | 松下知识产权经营株式会社 | 氮化物半导体结构物 |
US11111602B2 (en) | 2014-07-31 | 2021-09-07 | Globalwafers Co., Ltd. | Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size |
EP4170705A3 (en) | 2014-11-18 | 2023-10-18 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
US10224233B2 (en) | 2014-11-18 | 2019-03-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation |
WO2016196011A1 (en) | 2015-06-01 | 2016-12-08 | Sunedison Semiconductor Limited | A method of manufacturing silicon germanium-on-insulator |
JP6447439B2 (ja) * | 2015-09-28 | 2019-01-09 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
CN108780776B (zh) | 2015-11-20 | 2023-09-29 | 环球晶圆股份有限公司 | 使半导体表面平整的制造方法 |
EP3469120B1 (en) | 2016-06-08 | 2022-02-02 | GlobalWafers Co., Ltd. | High resistivity single crystal silicon ingot and wafer having improved mechanical strength |
US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
JP6645408B2 (ja) * | 2016-12-09 | 2020-02-14 | 信越半導体株式会社 | シリコン単結晶製造方法及びシリコン単結晶ウェーハ |
JP2019094224A (ja) | 2017-11-21 | 2019-06-20 | 信越半導体株式会社 | シリコン単結晶の育成方法 |
US10818540B2 (en) | 2018-06-08 | 2020-10-27 | Globalwafers Co., Ltd. | Method for transfer of a thin layer of silicon |
US10943813B2 (en) | 2018-07-13 | 2021-03-09 | Globalwafers Co., Ltd. | Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability |
US11739437B2 (en) * | 2018-12-27 | 2023-08-29 | Globalwafers Co., Ltd. | Resistivity stabilization measurement of fat neck slabs for high resistivity and ultra-high resistivity single crystal silicon ingot growth |
AU2020328504A1 (en) | 2019-08-09 | 2022-02-17 | Leading Edge Equipment Technologies, Inc. | Producing a ribbon or wafer with regions of low oxygen concentration |
CN117702268A (zh) * | 2023-02-23 | 2024-03-15 | 隆基绿能科技股份有限公司 | 一种单晶硅棒及其制得的硅片、电池和电池组件 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5856344A (ja) * | 1981-09-29 | 1983-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0244799B2 (ja) | 1981-10-26 | 1990-10-05 | Sony Corp | Ketsushoseichohoho |
JPS62202528A (ja) | 1986-03-03 | 1987-09-07 | Toshiba Corp | 半導体基板の製造方法 |
JPH0810695B2 (ja) * | 1986-10-02 | 1996-01-31 | ソニー株式会社 | 半導体基板の製法 |
JP2732967B2 (ja) * | 1991-08-30 | 1998-03-30 | 信越化学工業株式会社 | 高抵抗シリコンウエハ−の製造方法 |
JP3771737B2 (ja) | 1998-03-09 | 2006-04-26 | 信越半導体株式会社 | シリコン単結晶ウエーハの製造方法 |
TW589415B (en) * | 1998-03-09 | 2004-06-01 | Shinetsu Handotai Kk | Method for producing silicon single crystal wafer and silicon single crystal wafer |
EP0959154B1 (en) * | 1998-05-22 | 2010-04-21 | Shin-Etsu Handotai Co., Ltd | A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer |
DE19823962A1 (de) * | 1998-05-28 | 1999-12-02 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Einkristalls |
US6478883B1 (en) * | 1998-08-31 | 2002-11-12 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them |
KR20010031444A (ko) * | 1998-08-31 | 2001-04-16 | 와다 다다시 | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 |
JP3975605B2 (ja) * | 1998-11-17 | 2007-09-12 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
US6284384B1 (en) * | 1998-12-09 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafer with intrinsic gettering |
JP2002538070A (ja) * | 1999-03-04 | 2002-11-12 | ワッカー ジルトロニック ゲゼルシャフト フュア ハルプライターマテリアーリエン アクチエンゲゼルシャフト | エピタクシー珪素薄層を有する半導体ディスク及び製造法 |
JP2000256092A (ja) * | 1999-03-04 | 2000-09-19 | Shin Etsu Handotai Co Ltd | シリコンウエーハ |
EP1087041B1 (en) * | 1999-03-16 | 2009-01-07 | Shin-Etsu Handotai Co., Ltd | Production method for silicon wafer and silicon wafer |
DE19925044B4 (de) * | 1999-05-28 | 2005-07-21 | Siltronic Ag | Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben |
JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ |
US6548035B1 (en) * | 1999-10-15 | 2003-04-15 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer for epitaxial wafer, epitaxial wafer, and methods for producing the same and evaluating the same |
US6673147B2 (en) * | 2001-12-06 | 2004-01-06 | Seh America, Inc. | High resistivity silicon wafer having electrically inactive dopant and method of producing same |
-
2000
- 2000-09-20 JP JP2000286068A patent/JP4463957B2/ja not_active Expired - Lifetime
-
2001
- 2001-09-14 KR KR1020037004006A patent/KR100786881B1/ko not_active Expired - Lifetime
- 2001-09-14 WO PCT/JP2001/008005 patent/WO2002025716A1/ja active Application Filing
- 2001-09-14 EP EP01965658A patent/EP1326269A4/en not_active Ceased
- 2001-09-14 US US10/380,818 patent/US7147711B2/en not_active Expired - Lifetime
- 2001-09-19 TW TW090123114A patent/TW546422B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20040003769A1 (en) | 2004-01-08 |
KR100786881B1 (ko) | 2007-12-20 |
WO2002025716A1 (fr) | 2002-03-28 |
KR20030031192A (ko) | 2003-04-18 |
EP1326269A4 (en) | 2007-06-06 |
JP2002100632A (ja) | 2002-04-05 |
US7147711B2 (en) | 2006-12-12 |
EP1326269A1 (en) | 2003-07-09 |
TW546422B (en) | 2003-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4463957B2 (ja) | シリコンウエーハの製造方法およびシリコンウエーハ | |
JP3800006B2 (ja) | シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ | |
JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
JP3626364B2 (ja) | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ | |
KR100588098B1 (ko) | 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법 | |
KR100622622B1 (ko) | 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼 | |
KR100788988B1 (ko) | 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법 | |
US6299982B1 (en) | Silicon single crystal wafer and method for producing silicon single crystal wafer | |
JP4670224B2 (ja) | シリコンウェーハの製造方法 | |
US20090261299A1 (en) | Silicon wafer | |
JP3975605B2 (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
JP5568431B2 (ja) | エピタキシャルウェハ及びその製造方法 | |
KR100881511B1 (ko) | 실리콘웨이퍼의 제조방법, 실리콘 에피텍셜 웨이퍼의제조방법 및 실리콘 에피텍셜 웨이퍼 | |
JP4529416B2 (ja) | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ | |
JP2001068477A (ja) | エピタキシャルシリコンウエハ | |
JP3771737B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
JP2004043256A (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
JPH1192283A (ja) | シリコンウエハ及びその製造方法 | |
JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
JP3861524B2 (ja) | シリコンウエーハ及びその製造方法 | |
JP4978396B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2000072593A (ja) | アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法 | |
JP2005064405A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JP3726622B2 (ja) | 半導体シリコンウエーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4463957 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |