[go: up one dir, main page]

JP4461154B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4461154B2
JP4461154B2 JP2007129579A JP2007129579A JP4461154B2 JP 4461154 B2 JP4461154 B2 JP 4461154B2 JP 2007129579 A JP2007129579 A JP 2007129579A JP 2007129579 A JP2007129579 A JP 2007129579A JP 4461154 B2 JP4461154 B2 JP 4461154B2
Authority
JP
Japan
Prior art keywords
region
type
type finfet
finfet
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007129579A
Other languages
English (en)
Other versions
JP2008288272A (ja
Inventor
聡 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007129579A priority Critical patent/JP4461154B2/ja
Priority to US12/119,070 priority patent/US7994583B2/en
Publication of JP2008288272A publication Critical patent/JP2008288272A/ja
Application granted granted Critical
Publication of JP4461154B2 publication Critical patent/JP4461154B2/ja
Priority to US13/176,220 priority patent/US8368148B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置に係り、特に、ＦｉｎＦＥＴを用いたインバータ回路を含む半導体装置に関する。
シリコン基板上に形成されるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の高性能化が推し進められている。
これは、論理回路またはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの記憶装置に用いられるＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタに対して、スケーリング則に基づくゲート長の縮小やゲート絶縁膜の薄膜化がなされることで、実現されている。
例えば、チャネル長が３０ｎｍ以下の短チャネル領域におけるカットオフ特性を改善するために、シリコン基板を短冊状に細く切り出した突起状領域（これを、フィン部と呼ぶ）と、ゲート電極とを立体交差させた３次元構造ＭＩＳトランジスタが開発されている。
この３次元構造のＭＩＳトランジスタは、ＦｉｎＦＥＴ（Ｆｉｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と呼ばれ、フィン部の両側面にトップゲートとバックゲートとがそれぞれ設けられたダブルゲート構造となっている。
そして、ＦｉｎＦＥＴは、一般に、完全空乏型ＭＩＳトランジスタであり、短チャネル効果を抑制するために、フィン幅がゲート長よりも短くされている。
近年では、このＦｉｎＦＥＴを用いてＳＲＡＭを構成する技術が提案されている（例えば、特許文献１参照）。
１つのＳＲＡＭセルは、トランスファゲートトランジスタと、データの記憶を行うようにフリップフロップ接続されたインバータ回路から構成される。またインバータ回路を構成するＭＩＳトランジスタは、ｐ型ＭＩＳトランジスタであるロードトランジスタと、ｎ型ＭＩＳトランジスタであるドライバトランジスタとからなる。
通常、ＳＲＡＭの動作安定性は、トランスファゲートトランジスタとドライバトランジスタの電流駆動力比（β比）で決まる。それゆえ、ドライバトランジスタの駆動力をトランスファゲートトランジスタの駆動力よりも大きくすることで、安定度を確保している。
従来のように、プレーナ型ＭＩＳトランジスタを用いた場合には、それらのチャネル幅を調整することで、電流駆動力比の調整を行うことができる。しかし、ＦｉｎＦＥＴによりＳＲＡＭセルを構成する場合には、ＦｉｎＦＥＴのチャネル幅がフィン部の高さで決定されるため、この高さをＦｉｎＦＥＴ毎に変えることは、プロセス上、一般的に困難である。それゆえ、フィン部の高さを変えて、ドライバトランジスタとトランスファゲートトランジスタの電流駆動力比（β比）を調整することは難しい。
したがって、これまでのＦｉｎＦＥＴから構成されるＳＲＡＭセルは、ドライバトランジスタのフィン部の本数を調整することで、β比の調整が行われていた。
特開２００５−１４２２８９号公報
本発明の例は、ＦｉｎＦＥＴを用いた半導体装置の動作特性を改善できる技術を提案する。
半導体基板上に配置され、１つのインバータを構成するｎ型ＦｉｎＦＥＴとｐ型ＦｉｎＦＥＴを具備し、前記ｎ型及びｐ型ＦｉｎＦＥＴのそれぞれは、アクティブ領域としてのフィン部と、ゲート絶縁膜を介して、前記フィン部のうちチャネル領域と立体交差するゲート電極とを有するとともに、前記フィン部のうち前記チャネル領域を挟んだ一端側及び他端側にそれぞれコンタクト領域が設けられ、前記ｎ型ＦｉｎＦＥＴのチャネル幅と前記ｐ型ＦｉｎＦＥＴのチャネル幅は同じであり、前記インバータの出力ノードとなる前記ｐ型ＦｉｎＦＥＴのコンタクト領域のフィン幅は、前記ｎ型ＦｉｎＦＥＴのチャネル領域のフィン幅及び前記ｎ型ＦｉｎＦＥＴのコンタクト領域のフィン幅よりも広いことを特徴とする。
本発明の例によれば、ＦｉｎＦＥＴを用いた半導体装置の動作特性を改善できる。
１． 概要
本発明の実施形態は、ｐ型ＦｉｎＦＥＴとｎ型ＦｉｎＦＥＴとから構成されるインバータ回路において、インバータ回路のノードとなるｐ型ＦｉｎＦＥＴのコンタクト領域の幅が、ｎ型ＦｉｎＦＥＴのチャネル領域の幅よりも広いことを特徴とする。
ｐ型ＦｉｎＦＥＴのコンタクト領域の幅を広くすることにより、インバータ回路のノードの接合容量を増大できる。
それゆえ、このようなインバータ回路を含む、例えば、ＳＲＡＭなどの半導体装置の駆動特性を向上できる。
以下、本発明の実施形態においては、上記の構造のインバータ回路を含むＳＲＡＭを例として、説明する。
２． 実施形態
（１） 第１の実施形態
（ａ） 構造
図１乃至図４を用いて、本発明の第１の実施形態について説明する。
図１は、１つのＳＲＡＭセル２０を示す等価回路図である。図１に示すように、ＳＲＡＭセル２０は６つのＭＩＳトランジスタを基本素子とし、データの記憶を行うようにフリップフロップ接続された２つのインバータ回路２１Ａ，２１Ｂと、データの転送を行うトランスファゲートトランジスタから構成される。
１つのインバータ回路２１Ａは、ｎ型ＭＩＳトランジスタＮ１とｐ型ＭＩＳトランジスタＰ１から構成される。ＳＲＡＭセル２０内において、インバータ回路２１Ａのｎ型トランジスタＮ１は、ドライバトランジスタとして機能し、ｐ型ＭＩＳトランジスタＰ１は、ロードトランジスタとして機能する。また、ｎ型ＭＩＳトランジスタＮ１のドレインとｐ型ＭＩＳトランジスタＰ１のドレインが接続され、その接続点が、ノードＮＤとなる。同様に、インバータ回路２１Ｂも、ｎ型及びｐ型ＭＩＳトランジスタＮ２，Ｐ２から構成され、それぞれドライバトランジスタ及びロードトランジスタとして機能する。そして、それらの接続点が、ノード／ＮＤとなる。
そして、ノードＮＤは、インバータ回路２１Ｂのｎ型及びｐ型ＭＩＳトランジスタＮ２，Ｐ２のゲートに接続され、一方、ノード／ＮＤは、インバータ回路２１Ａのｎ型及びｐ型ＭＩＳトランジスタＮ１，Ｐ１のゲートに接続される。また、ｐ型ＭＩＳトランジスタＰ１，Ｐ２のソースには、電源電位ＶＤＤが供給され、ｎ型ＭＩＳトランジスタＮ１，Ｎ２のソースには、グランド電位ＶＳＳが供給される。
１つのＳＲＡＭセル２０内に設けられる２つのトランスファゲートトランジスタは、ｎ型ＭＩＳトランジスタＮ３，Ｎ４である。そして、トランスファゲートトランジスタとしてのｎ型ＭＩＳトランジスタＮ３、Ｎ４の一端（ソースまたはドレイン）はビット線ＢＬ，／ＢＬにそれぞれ接続され、他端（ソースまたはドレイン）はインバータ回路２１Ａ，２２ＢのノードＮＤ，／ＮＤに、それぞれ接続される。また、ｎ型ＭＩＳトランジスタＮ３，Ｎ４のゲートは、ワード線ＷＬに接続される。
本発明の実施形態において、ＳＲＡＭセル２０内の各トランジスタＰ１〜Ｐ２，Ｎ１〜Ｎ４は、アクティブ領域としてのフィン部とゲート電極が立体交差しているＭＩＳトランジスタであるＦｉｎＦＥＴから構成される。
図２は、ＦｉｎＦＥＴを用いたＳＲＡＭのレイアウトを示す平面図である。また、図３は、図２のＩＩＩ−ＩＩＩ線に沿う断面図であり、図４は、図２のＩＶ−ＩＶ線に沿う断面図である。
図２に示す１つのＳＲＡＭセル２０のレイアウトは、ＦｉｎＦＥＴ Ｎ１〜Ｎ４，Ｐ１〜Ｐ２のそれぞれのアクティブ領域ＡＡ−ｎ，ＡＡ−ｐが、１本のフィン部から構成されている。
図２及び図３に示すように、半導体基板１上には、複数のＳＲＡＭセル２０が、アレイ状に配置される。そのため、ｙ方向に隣接するｎ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４のそれぞれは、ｙ方向に延びるアクティブ領域ＡＡ−ｎを共有する。それと同様に、ｙ方向に隣接するｐ型ＦｉｎＦＥＴ Ｐ１〜Ｐ２のそれぞれも、ｙ方向に延びるアクティブ領域ＡＡ−ｐを共有する。また、ｘ方向に隣接するｎ型及びｐ型ＦｉｎＦＥＴのそれぞれは、ｘ方向に延びるゲート電極Ｇ１〜Ｇ４を共有する。
ｎ型及びｐ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４，Ｐ１〜Ｐ２において、アクティブ領域ＡＡ−ｐ，ＡＡ−ｎと、これと立体交差するゲート電極Ｇ１〜Ｇ４の交点がそれぞれチャネル領域２，５となる。
そして、ｎ型及びｐ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４，Ｐ１〜Ｐ２は、フィン部のチャネル領域２，５の両側面に、例えば、１〜３ｎｍ程度の膜厚のゲート絶縁膜（図示せず）が形成されたダブルゲート構造のＭＩＳトランジスタとなっている。
尚、本実施形態においては、チャネル領域２，５上に、マスク層としてのＳｉＮ膜８を残存させた構造となっている。しかし、ＳｉＮ膜８を除去し、両側面に加えて、上面にもゲート絶縁膜を形成し、チャネル領域を形成した構造のＦｉｎＦＥＴでもよい。また、アクティブ領域ＡＡ−ｎ，ＡＡ−ｐとしてのフィン部の下部間を、素子分離絶縁層で埋め込み、この素子分離絶縁層より突出したフィン部をチャネル領域としても良い。
通常、短チャネル効果を抑制するため、ＦｉｎＦＥＴ Ｎ１〜Ｎ４，Ｐ１〜Ｐ２が完全空乏型ＭＩＳトランジスタとなるように、フィン部の幅（フィン幅）が設定される。具体的には、フィン部のチャネル領域２，５の幅Ｗ２，Ｗ３が、ゲート長の２／３程度になるように設定される。
例えば、ゲート長が、２０ｎｍである場合には、チャネル領域２，５の幅Ｗ２，Ｗ３は、１２〜１５ｎｍに設定される。
また、本実施の形態において、それぞれのＦｉｎＦＥＴ Ｎ１〜Ｎ４，Ｐ１〜Ｐ２のフィン部２，５の高さ（フィン高さ）Ｈ２，Ｈ３は、例えば、同じ高さに設定される。
尚、本実施形態のＳＲＡＭは、ドライバトランジスタとしてのＦｉｎＦＥＴ Ｎ１，Ｎ２のフィン部の高さと、トランスファゲートトランジスタとしてのＦｉｎＦＥＴ Ｎ３，Ｎ４のフィン部の高さが同じであり、また、ＦｉｎＦＥＴ Ｎ１，Ｎ２及びＦｉｎＦＥＴＮ３，Ｎ４のアクティブ領域ＡＡ−ｎがそれぞれ１本のフィン部から構成されている。それゆえ、ドライバトランジスタとしてのＦｉｎＦＥＴ Ｎ１，Ｎ２とトランスファゲートトランジスタとしてのＦｉｎＦＥＴ Ｎ３，Ｎ４の電流駆動力の比で決まる電流駆動力比（β比）は１となる。
アクティブ領域ＡＡ−ｎ，ＡＡ−ｐとしてのフィン部のうち、ゲート電極Ｇ１〜Ｇ４によって覆われていない部分は、ソース／ドレイン領域となる。そして、ソース／ドレイン領域には、コンタクトプラグＣＰ１〜ＣＰ３が設けられる。以下、コンタクトプラグＣＰ１〜ＣＰ３が設けられる領域を、コンタクト領域と呼ぶ。
そして、ｐ型ＦｉｎＦＥＴ Ｐ１のドレインのコンタクト領域３とｎ型ＦｉｎＦＥＴ Ｎ１のドレインのコンタクト領域６は、コンタクトプラグＣＰ１，ＣＰ２を介して、コンタクトプラグＣＰ１，ＣＰ２よりも上層に設けられる配線層（図示せず）により接続され、これがノードＮＤとなる。
本実施形態において、ｎ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４は、例えば、フィン部の全体が直線状になっており、フィン幅Ｗ３のフィン部をチャネル領域５及びコンタクト領域６としている。
一方、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２のフィン部は直線状ではなく、チャネル領域２及びコンタクト領域３は、それぞれ異なるフィン幅Ｗ１，Ｗ２となっている。
つまり、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２のフィン部のうちチャネル領域２は、例えば、ｎ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４のフィン幅Ｗ３と同程度のフィン幅Ｗ２となっている。そして、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２の一端側及び他端側のコンタクト領域のうち、ノードＮＤ，／ＮＤに接続されるコンタクト領域３のフィン幅Ｗ１が、チャネル領域２，５のフィン幅Ｗ２，Ｗ３よりも広い。このコンタクト領域３のフィン幅Ｗ１は、例えば、５０〜１００ｎｍに設定される。
このように、本発明の第１の実施形態は、ｐ型ＦｉｎＦＥＴのフィン部のうち、ノードに接続されるコンタクト領域３の幅Ｗ１が、ｎ型ＦｉｎＦＥＴのフィン部のうちチャネル領域５のフィン幅Ｗ３よりも広いことを特徴とする。また、ｐ型ＦｉｎＦＥＴのコンタクト領域３のフィン幅Ｗ１は、ｐ型ＦｉｎＦＥＴのチャネル領域２のフィン幅Ｗ２よりも広い。
よって、図４に示すように、ノードに接続されるｐ型ＦｉｎＦＥＴのコンタクト領域３のフィン幅を広くすることにより、コンタクトプラグＣＰ１とコンタクト領域３との接触面積Ｓ１を、コンタクトプラグＣＰ２とｎ型ＦｉｎＦＥＴのコンタクト領域６との接触面積Ｓ２、或いは、通常用いられるボーダレスコンタクトよりも大きくできる。それゆえ、コンタクトプラグＣＰ１によるフィン部へのコンタクトの寄生抵抗を低減できる。
また、バルク半導体基板１上に配置されたＦｉｎＦＥＴにおいて、コンタクト領域のサイズ大きくすると、結果として、ソース／ドレイン領域のサイズも大きくなる。よって、ＦｉｎＦＥＴのソース／ドレインと半導体基板との間のｐｎ接合容量が増大する。
それゆえ、インバータ回路２１Ａ，２１ＢのノードＮＤ，／ＮＤの接合容量を増大させることができる。
したがって、このインバータ回路２１Ａ，２１Ｂを含むＳＲＡＭセル２０において、そのノード（インバータの出力ノード）に、より多くの電荷を蓄積でき、外界からのノイズ、放射線によるソフトエラー、データ反転などを防止でき、ＳＲＡＭセルの動作を安定化できる。また、そのノードに接続されるｎ型ＦｉｎＦＥＴは、フィン部全体がフィン幅Ｗ３であることから、コンタクト領域６における接合容量の増大によりｎ型ＦｉｎＦＥＴの駆動特性を損なうことはなく、ＳＲＡＭセルにおける動作速度の低下や消費電力の増大を招くこともない。
以上のように、本実施形態によれば、ＦｉｎＦＥＴを用いたＳＲＡＭセルの動作特性を向上できる。
（ｂ） 製造方法
以下、図５乃至図８、図２及び図３を用いて、第１の実施形態のＦｉｎＦＥＴを用いたインバータ回路２１Ａ，２１Ｂを含むＳＲＡＭの製造方法について説明する。
はじめに、図５及び図６を用いて、製造工程の一工程について説明する。図５は、製造工程の一工程の平面図を示し、図６は図５のＶＩ−ＶＩ線に沿う断面図を示す。
図５乃至図６に示すように、半導体基板（例えば、Ｓｉ（１００）面単結晶基板）１上に、第１のマスク層８として、例えば、ＳｉＮが、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、堆積される。
そして、第１のマスク層８上には、アクティブ領域としてのフィン部形成予定領域上に閉ループ状の側壁マスクが形成されるように、例えば、フォトリソグラフィ及びＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により、パターニングされたダミーパターン９が、例えば、ＣＶＤ法により形成される。ダミーパターン９は、例えば、ＴＥＯＳ層である。
その後、表面全体に、例えば、アモルファスシリコンから構成される側壁材が形成され、側壁材に対して、エッチバックが施される。すると、ダミーパターン９の周囲を取り囲む閉ループ状の側壁マスク１０が、マスク層８上及びダミーパターン９の側面上に残存する構造となる。
なお、第１のマスク層８、ダミーパターン９及び側壁マスク１０に用いた材料は、上記に限定されるものではなく、それぞれのエッチングの際に、エッチング選択比が十分確保できる材料であれば良い。
次に、図７及び図８を用いて、図５及び図６に続く製造工程の一工程について説明する。図７は、製造工程の一工程の平面図を示し、図８は図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図を示す。
ダミーパターン９を除去した後、フィン部形成予定領域上に、側壁マスク１０が残存する構造となるように、閉ループ形状の側壁マスク１０に対して、例えば、ＲＩＥ法により、トリミングを行う。
すると、図７及び図８に示すように、側壁マスク１０が残存する。さらに、ｐ型ＦｉｎＦＥＴのコンタクト領域形成予定領域上に、チャネル領域よりもフィン幅が広いコンタクト領域を形成するための第２のマスク層１１が、例えば、レジストマスクにより形成される。
続いて、側壁マスク１０及び第２のマスク層１１をマスクとして、例えば、ＲＩＥ法により、第１のマスク層８及び半導体基板１をエッチングし、その後、側壁マスク１０及び第２のマスク層１１を除去する。
すると、図２及び図３に示すように、所定のレイアウトのアクティブ領域ＡＡ−ｎ，ＡＡ−ｐとしてのフィン部がそれぞれ形成される。
その後、適宜フィン部の下部間を素子分離絶縁層（図示せず）で埋め込んだうえで、例えば、熱酸化法によってＳｉＯ２等のゲート絶縁膜（図示せず）が、アクティブ領域ＡＡ−ｎ，ＡＡ−ｐとしてのフィン部の側面上に形成される。そして、例えば、導電性を有するポリシリコンから構成されるゲート電極Ｇ１〜Ｇ４が、所定のレイアウトでアクティブ領域ＡＡ−ｎ，ＡＡ−ｐと立体交差するように、例えば、ＣＶＤ法、ＲＩＥ法等により、それぞれ形成される。
そして、アクティブ領域ＡＡ−ｎ，ＡＡ−ｐ上面のマスク層の一部が除去された後、ｎ型及びｐ型ＦｉｎＦＥＴのソース／ドレイン領域に、例えば、イオン注入やＧＰＤ（Ｇａｓ Ｐｈａｓｅ Ｄｏｐｉｎｇ）などにより、ｎ型不純物（ヒ素、リン）及びｐ型不純物（ホウ素）が、それぞれドーピングされる。
さらに、ゲート側壁（図示せず）及び層間絶縁層（図示せず）が形成された後、フィン部のコンタクト領域３，６に接続するように、コンタクトプラグＣＰ１〜ＣＰ３が形成される。その後、所定のレイアウトの配線層（図示せず）が形成される。
以上の製造方法により、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２のフィン部のうちノードＮＤ，／ＮＤに接続されるコンタクト領域３のフィン幅Ｗ１を、ｎ型及びｐ型ＦｉｎＦＥＴＮ１〜Ｎ４，Ｐ１〜Ｐ２のチャネル領域２，５のフィン幅Ｗ２，Ｗ３よりも広くすることができる。
それゆえ、ノードとなるコンタクト領域の寄生抵抗の低減及びｐｎ接合容量の増大が図られたｐ型ＦｉｎＦＥＴを形成でき、動作安定性を向上させたインバータを形成できる。
したがって、本実施形態の製造方法によれば、動作特性を向上させたＳＲＡＭセルを提供できる。
（２） 第２の実施形態
図９及び図１０を用いて、本発明の第２の実施形態について説明する。尚、本実施形態において、第１の実施形態と同一部材に関しては同一符号を付し、詳細な説明は省略する。
第１の実施形態のＦｉｎＦＥＴを用いたインバータ回路２１Ａ，２１Ｂは、ノードＮＤ，／ＮＤに接続されるｐ型ＦｉｎＦＥＴ Ｐ１〜Ｐ２のコンタクト領域３のフィン幅Ｗ１が、ｎ型及びｐ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４，Ｐ１〜Ｐ２のチャネル領域２，５のフィン幅Ｗ２，Ｗ３よりも広い構造となっている。
本実施形態においては、ｐ型ＦｉｎＦＥＴのコンタクト領域３の幅Ｗ１だけでなく、ｐ型ＦｉｎＦＥＴのアクティブ領域としてのフィン部のうち、チャネル領域２Ａの幅Ｗ２Ａも、ｎ型ＦｉｎＦＥＴのチャネル領域の幅Ｗ３よりも広いことを特徴とする。
図９及び１０に示す例では、コンタクト領域３の幅Ｗ１とチャネル領域２Ａの幅Ｗ２Ａが等しく、ｐ型ＦｉｎＦＥＴ Ｐ１のアクティブ領域（フィン部）ＡＡ−ｐの全体が直線状となっている。この場合、ｐ型ＦｉｎＦＥＴ Ｐ１のチャネル領域の幅Ｗ２Ａは、例えば、５０〜１００ｎｍに設定される。但し、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２のチャネル領域２の幅Ｗ２及びコンタクト領域３の幅Ｗ１のそれぞれが、ｎ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４のチャネル領域５の幅Ｗ３より広ければよく、フィン部の幅Ｗ１と幅Ｗ２Ａが必ずしも同じでなくとも良い。
このように、ｐ型ＦｉｎＦＥＴのフィン部全体を、ｎ型ＦｉｎＦＥＴのフィン部の幅Ｗ３よりも広くすることで、コンタクトの接触面積を増大できるとともに、第１の実施形態よりもさらに、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２のソース／ドレイン領域とバルク半導体基板１との間のｐｎ接合容量を増大させることができる。
また、上記のｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２において、チャネル領域２Ａの幅Ｗ２Ａが広くなると、チャネル領域２Ａ内のトップゲート側に形成される空乏層とバックゲート側に形成される空乏層が連結せず、ＦｉｎＦＥＴ Ｐ１，Ｐ２は部分空乏型のＭＩＳトランジスタとなる。そのため、完全空乏型ＭＩＳトランジスタのように短チャネル効果を抑制することは困難となる。
それゆえ、本実施形態においては、所定のしきい値電圧とＤＩＢＬ（Ｄｒａｉｎ Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ）が得られるような不純物濃度となるように、ｐ型ＦｉｎＦＥＴのチャネル領域２Ａ内には、不純物（例えば、リンやヒ素）が、例えば、イオン注入法により、ドーピングされる。
したがって、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２のチャネル領域２Ａの不純物濃度は、ｎ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４のチャネル領域５の不純物濃度よりも高くなるように設定される。例えば、ｐ型ＦｉｎＦＥＴのチャネル領域２Ａの不純物濃度は、１〜３×１０１８／ｃｍ３程度に設定され、ｎ型ＦｉｎＦＥＴのチャネル領域５の不純物濃度は、５〜９×１０１７／ｃｍ３程度に設定される。
ここで、通常のＦｉｎＦＥＴは、完全空乏型ＭＩＳトランジスタであるため、チャネル領域内の不純物濃度を可能な限り小さくしても、ダブルゲート構造である特徴を生かして、短チャネル効果を抑制できると同時に、不純物の位置や数のばらつきに起因する電気的特性のばらつきを抑制することができる。
一方、本実施形態のｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２のように、ＦｉｎＦＥＴが部分空乏型となると、同一基板上に配置されるｐ型ＦｉｎＦＥＴのそれぞれで、しきい値電圧などの電気的特性のばらつきが増えてしまうおそれが生じる。
しかし、ＳＲＡＭセルの書き込み特性及びデータ保持特性は、ドライバトランジスタ及びトランスファゲートトランジスタの特性によって決まる。
それゆえ、本実施形態では、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２が部分空乏型となって、その特性にばらつきが生じたとしても、ドライバトランジスタ及びトランスファゲートトランジスタは完全空乏型のｎ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４であるので、ＳＲＡＭセルの特性のばらつきには、大きな影響はない。
したがって、本実施形態によれば、ＦｉｎＦＥＴを用いたインバータ回路及びこれを用いたＳＲＡＭセルの動作を安定化でき、ＳＲＡＭセルの動作特性を改善できる。
尚、第１の実施形態においては、ｐ型ＦｉｎＦＥＴのチャネル領域２は、側壁マスクを用いた製造プロセスを用いて、最小線幅のパターンで形成された。
しかし、本実施形態のように、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２のアクティブ領域ＡＡ−ｐとしてのフィン幅Ｗ１，Ｗ２Ａが、最小線幅よりも広く、上述の例のようにフィン幅全体が５０〜１００ｎｍに設定された場合には、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２のアクティブ領域ＡＡ−ｐ全体を、レジストを用いたプロセスによって形成できる。
そのため、半導体基板１上にＳＲＡＭセルを形成する際に、最小線幅を形成するための側壁を用いたプロセスだけでなく、レジストを用いたプロセスも併用できる。
また、ｐ型ＦｉｎＦＥＴのアクティブ領域（フィン部）を直線状のパターンとすることで、第１の実施形態と比較し、パターン形成も容易となる。
したがって、本実施形態によれば、ＦｉｎＦＥＴを用いた半導体回路の動作特性を改善できるとともに、リソグラフィの問題も解決でき、ＳＲＡＭセルのレイアウト設計及び製造プロセスの自由度を向上できる。
（３） 第３の実施形態
図１１及び図１２を用いて、本発明の第３の実施形態について、説明する。尚、本実施形態において、第１及び第２の実施形態と同一部材に関しては、同一符号を付し、詳細な説明は省略する。
本実施形態においては、第２の実施形態の各構成に加え、さらに、半導体基板１内に、Ｎウェル領域Ｎ−ｗｅｌｌが設けられる。そして、このｎウェル領域Ｎ−ｗｅｌｌ内にｐ型ＦｉｎＦＥＴが配置されることを特徴とする。このＮウェル領域Ｎ−ｗｅｌｌの不純物濃度は、例えば、１０１８／ｃｍ３程度である。尚、この際、ｎ型ＦｉｎＦＥＴが配置される領域の半導体基板１内には、ｐウェル領域Ｐ−ｗｅｌｌ領域が設けられる。
通常のＦｉｎＦＥＴでは、完全空乏型のＭＩＳトランジスタであるため、基板バイアスによる電気的特性の変化は小さい。
しかし、第２の実施形態によれば、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２は、チャネル領域２Ａのフィン幅Ｗ２Ａが広く、かつ、チャネルドーピングがなされ、部分空乏型のＭＩＳトランジスタとなっている。
それゆえ、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２が配置されるＮウェル領域Ｎ−Ｗｅｌｌに対して、基板バイアス電圧を印加し、基板バイアス効果によって、ｐ型ＦｉｎＦＥＴの電気的特性を変化させることができる。
具体的には、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２に対して順方向のバイアス電圧が印加されるように、Ｎウェル領域Ｎ−ｗｅｌｌに、例えば、−０．５〜−０．６Ｖ程度の基板バイアス電圧が印加される。
それによって、アクティブ領域ＡＡ−ｐとしてのフィン部全体とＮウェル領域Ｎ−ｗｅｌｌとの間に形成される空乏層幅を小さくでき、それとともに、ソース／ドレイン領域とＮウェル領域Ｎ−ｗｅｌｌとの間の接合容量を大きくすることができる。
それゆえ、基板バイアス効果により、ｐ型ＦｉｎＦＥＴのしきい値電圧等の電気的特性を変化できる。
したがって、ＦｉｎＦＥＴから構成されるインバータ回路及びこれを用いたＳＲＡＭセルの動作を安定化でき、ＳＲＡＭセルの駆動特性を改善できる。
（４） 第４の実施形態
（ａ） 構造
図１３及び図１４を用いて、本発明の第４の実施形態について説明する。尚、本実施形態において、第１乃至第３の実施形態と同一部材に関しては、同一符号を付し、詳細な説明は省略する。
第１乃至第３の実施形態においては、ｎ型及びｐ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４，Ｐ１〜Ｐ２が設けられる半導体基板は、バルク半導体基板を例として、説明した。
しかし、ｎ型及びｐ型のＦｉｎＦＥＴ Ｎ１〜Ｎ４，Ｐ１〜Ｐ２が設けられる半導体基板は、バルク半導体基板に限定されず、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板でもよい。
本実施形態においては、ＳＯＩ基板上に、インバータ回路を構成するｎ型及びｐ型ＦｉｎＦＥＴを配置した例について説明する。
図１３及び図１４に示すように、半導体基板１Ａは、バルク領域とＳＯＩ領域から構成される、いわゆる、部分ＳＯＩ基板となっている。
そして、半導体基板１のバルク領域内に、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２が配置され、ＳＯＩ領域内に、ｎ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４が配置される。
ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２が、バルク領域内に配置された場合、ｐ型ＦｉｎＦＥＴＰ１，Ｐ２は、第１乃至第３の実施形態と同様の効果が得られる。
また、ｎ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４が、ＳＯＩ領域上に配置された場合、接合容量が小さいので、ｎ型ＦｉｎＦＥＴの動作速度を向上でき、また、そのしきい値電圧を低減することができる。それゆえ、インバータ回路及びこれを含むＳＲＡＭセルの動作速度を向上でき、かつ、消費電力を低減できる。
さらに、第３の実施形態のように、ｐ型ＦｉｎＦＥＴが配置される領域の半導体基板１内にＮウェル領域Ｎ−ｗｅｌｌが設けられると、ｎ型ＦｉｎＦＥＴが配置される領域内には、ｐウェル領域Ｐ−ｗｅｌｌが設けられる必要がある。この場合、２つのウェル領域に起因する寄生トランジスタの影響を抑制するために、２つのウェル領域を分離するための領域（ウェル分離領域）を確保しなければならない。
しかし、本実施形態では、ｎ型ＦｉｎＦＥＴはＳＯＩ領域内に配置され、ＳＯＩ絶縁層１２によりバルク領域と電気的に分離されている。
そのため、本実施形態によれば、ウェル分離領域を確保する必要がなく、インバータ回路及びこれを含むＳＲＡＭセルの占有面積を縮小できる。
また、後述する本実施形態の製造方法によれば、ｎ型及びｐ型ＦｉｎＦＥＴのチャネル面を、それぞれ異なるＳｉ結晶面に設定することができる。
具体的には、ｎ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４のチャネル面がＳｉ（１００）面になるように形成でき、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２のチャネル面はＳｉ（１１０）面となるように形成できる。
この場合、ｎ型ＦｉｎＦＥＴ Ｎ１〜Ｎ４においては、そのキャリア（電子）がＳｉ（１００）面に沿って移動し、ｐ型ＦｉｎＦＥＴ Ｐ１，Ｐ２においては、そのキャリア（正孔）がＳｉ（１１０）面に沿って移動する。
Ｓｉ（１１０）面において、ｐ型ＦｉｎＦＥＴのキャリアである正孔の移動度は、チャネル面をＳｉ（１００）面とした場合と比較して約２倍大きく、ｐ型ＦｉｎＦＥＴの駆動特性を向上できる。
そのため、ｎ型ＦｉｎＦＥＴとｐ型ＦｉｎＦＥＴの駆動特性（電流電圧特性）を、ほぼ同様な特性にすることができる。それゆえ、インバータ回路の制御を容易にできる。
したがって、本実施形態によれば、インバータ回路２１Ａ，２１Ｂを構成するＦｉｎＦＥＴＮ１〜Ｎ４，Ｐ１〜Ｐ２を部分ＳＯＩ基板１Ａ上に設けることで、インバータ回路２１Ａ，２１Ｂを含むＳＲＡＭセル２０の駆動特性を改善できる。また、ＳＲＡＭセル２０の占有面積を縮小できる。さらには、インバータ回路２１Ａ，２１Ｂ及びこれを用いたＳＲＡＭセル２０の制御を容易にできる。
（ｂ） 製造例
以下、図１５乃至図２２を用いて、本実施形態の製造例について説明する。
はじめに、図１５に示すように、例えば、Ｓｉ（１００）面単結晶面基板５Ａ上に、ＳＯＩ絶縁層１２（例えば、ＳｉＯ２）が形成される。そして、Ｓｉ（１００）面単結晶基板５Ａ内に、水素イオンが、イオン注入される。
その後、Ｓｉ（１００）面単結晶基板５Ａと面方位の異なる、例えば、Ｓｉ（１１０）面単結晶基板と、ＳＯＩ絶縁層１２とが、張り合わせられる。
次に、張り合わせられた基板がアニールされた後、Ｓｉ（１００）面単結晶基板５Ａがクリービングされる。すると、図１６に示すように、Ｓｉ（１１０）面単結晶基板１Ａ上のＳＯＩ絶縁層１２表面に、Ｓｉ（１００）面のＳＯＩ層５Ｂが形成される。そして、このＳＯＩ層５Ｂの上面には、第１のマスク層８Ａとして、例えば、ＳｉＮ層が堆積される。
続いて、図１７に示すように、ｐ型ＦｉｎＦＥＴ形成予定領域内のＳｉ（１１０）面単結晶基板１Ａ上面が露出するように開口部Ｘが形成される。その後、開口部Ｘの側面に、例えば、ＳｉＮからなるダミー側壁マスク１３が形成される。尚、この際に、Ｓｉ（１１０）面単結晶基板１Ａ内に、Ｎウェル領域Ｎ−ｗｅｌｌを、例えば、イオン注入法により形成しても良い。
次に、図１８に示すように、例えば、選択的エピタキシャル成長法により、ｐ型ＦｉｎＦＥＴ形成予定領域のＳｉ（１１０）面単結晶基板１Ａ上にのみ、Ｓｉ（１１０）面単結晶層１Ｂが形成される。尚、開口部Ｘ内にアモルファスＳｉ層を形成し、これに対して、加熱処理を行い、固相エピタキシャル成長によってＳｉ（１１０）面単結晶層を形成しても良い。
続いて、第１のマスク層８Ａを除去した後、基板の上面に対して、例えば、ＣＭＰ法により平坦化を行う。そして、平坦化処理した上面に対して、第２のマスク層（例えば、ＳｉＮ）８Ｂが形成される。
続いて、図１９に示すように、例えば、フォトリソグラフィ及びＲＩＥにより、第２のマスク層８Ｂに、ｎ型ＦｉｎＦＥＴ形成予定領域とｐ型ＦｉｎＦＥＴ形成予定領域との境界部分が露出するパターニングが施される。
その後、第２のマスク層８Ｂをマスクとして、例えば、ＲＩＥ法によって、Ｓｉ（１００）面単結晶層５Ｂ、Ｓｉ（１１０）面単結晶層１Ｂ、ＳＯＩ絶縁層１２が、それぞれエッチングされ、さらに、第２のマスク層８Ｂ及びダミー側壁マスク１３が、例えば、ウェットエッチングにより除去される。
次に、図２０に示すように、例えば、第３のマスク層８としてのＳｉＮ膜が全面に形成される。そして、マスク層８の上面には、第１及び第２の実施形態と同様の工程で、ｎ型及びｐ型ＦｉｎＦＥＴ形成予定領域内に、所定のフィン幅のフィン部が形成されるように、側壁マスク１０或いはレジストマスク１１がそれぞれ形成される。
続いて、マスク１０，１１をマスクとして、マスク層８、Ｓｉ（１００）面単結晶層５Ｂ、Ｓｉ（１１０）面単結晶層１Ｂが、例えば、ＲＩＥ法により、エッチングされる。
その後、マスク１０，１１を除去すると、図２１に示すように、所定のフィン幅のフィン部２Ａ，３，５が、ｎ型及びｐ型ＦｉｎＦＥＴ形成予定領域内に形成される。
そして、図２２に示すように、Ｓｉ（１１０）面単結晶基板１Ａ上の全面に、例えば、高密度プラズマＣＶＤにより、ＳｉＯ２が全面に形成される。その絶縁層に対して、例えば、ＣＭＰ法及びエッチバックによる平坦化処理が行われ、絶縁層１２Ａが、Ｓｉ（１１０）面単結晶基板１Ａ上に形成される。
その後、第１の実施形態と同様の工程で、所定のレイアウトとなるように、ゲート電極Ｇ１，Ｇ４が形成され、ソース／ドレイン、コンタクトプラグが順次形成される。
以上の工程により、チャネル面がシリコン（１００）面となるｎ型ＦｉｎＦＥＴ Ｎ１が、ＳＯＩ領域内に形成される。また、チャネル面がシリコン（１１０）面となるｐ型ＦｉｎＦＥＴ Ｐ１が、バルク領域内に形成される。
したがって、以上の製造方法により、動作特性が改善されたインバータ回路及びこれを含むＳＲＡＭを提供できる。
（５） 変形例
以下、第１乃至第４の実施形態の変形例について説明する。尚、第１乃至第４の実施形態と同一部材に関しては、同一符号を付し、詳細な説明は省略する。
第１乃至第４の実施形態においては、ＳＲＡＭの動作安定性を示すβ比が１となる構成のＳＲＡＭセルについて、説明した。しかし、本発明の実施形態は、β比＝１となるＳＲＡＭセルに限定されるものではない。
β比は、ドライバトランジスタＮ１，Ｎ２の電流駆動力Ｉｄｒとし、トランスファゲートトランジスタＮ３，Ｎ４の電流駆動力をＩｔｒと表すと、次式のように表される。
β＝Ｉｄｒ（Ｎ１）／Ｉｔｒ（Ｎ３）＝Ｉｄｒ（Ｎ２）／Ｉｔｒ（Ｎ４）
つまり、ドライバトランジスタの電流駆動力Ｉｄｒ（Ｎ１），Ｉｄｒ（Ｎ２）を、トランスファゲートトランジスタの電流駆動力Ｉｔｒ（Ｎ３），Ｉｔｒ（Ｎ４）よりも向上させることで、β比を大きくすることができる。
上述のように、ＦｉｎＦＥＴにおいて、電流駆動力は、フィン部の本数を増加させることで大きくすることができる。
図２３及び図２４に示す例では、ドライバトランジスタとなるｎ型ＦｉｎＦＥＴ Ｎ１ａ，Ｎ１ｂ，Ｎ２ａ，Ｎ２ｂが、２つのアクティブ領域ＡＡ−ｎ１，ＡＡ−ｎ２としてのフィン部により構成されている。そして、２つのｎ型ＦｉｎＦＥＴ Ｎ１ａ，Ｎ１ｂが、コンタクトプラグＣＰ２，ＣＰ３により並列接続されている。
この場合、２本のフィン部で構成されるドライバトランジスタの電流駆動力は、１本のフィン部で構成されるトランスファゲートトランジスタの電流駆動力の２倍となる。
それゆえ、図２３及び図２４に示す例では、ＳＲＡＭのβ比を“２”とすることができる。
したがって、本変形例によれば、ＳＲＡＭセルのβ比を増大することで、さらに、ＳＲＡＭセルの動作安定性を向上でき、ＦｉｎＦＥＴから構成されるインバータ回路を含むＳＲＡＭセルの駆動特性を改善できる。
尚、本実施形態においては、ドライバトランジスタとしてのｎ型ＦｉｎＦＥＴのフィン部の本数を２本にした例について述べたが、これに限定されず、フィン部の本数を２本以上にしても良い。また、本変形例においては、第３の実施形態を基本構造として図示したが、これに限定されず、他の実施形態の構造でもよい。
（ｂ） 製造方法
以下、本変形例の製造方法について、説明する。
はじめに、図２５及び図２６に示すように、半導体基板１内に、ウェル領域Ｎ−ｗｅｌｌ，Ｐ−ｗｅｌｌを形成する。その後、第１の実施形態と同様の方法で、マスク層８及びダミーパターン９が形成され、ｎ型ＦｉｎＦＥＴ形成予定領域上のダミーパターン９の側面上に閉ループ形状の側壁マスク１０が形成される。
次に、ダミーパターン９を除去した後、図２７及び図２８に示すように、ドライバトランジスタとなるｎ型ＦｉｎＦＥＴ形成予定領域に、２本のラインパターンの側壁マスク１０が残存するように、閉ループ状の側壁マスク１０がトリミングされる。続いて、ｐ型ＦｉｎＦＥＴ形成予定領域内には、ｐ型ＦｉｎＦＥＴのフィン幅が、ｎ型ＦｉｎＦＥＴのフィン幅よりも広くなるパターンのレジストマスク１１が形成される。
その後、側壁マスク１０及びレジストマスク１１をマスクとして、例えば、ＲＩＥ法により、マスク層８及び半導体基板１をエッチングすると、図２９に示すように、ドライバトランジスタとしてのｎ型ＦｉｎＦＥＴ形成予定領域には、２本のアクティブ領域としてのフィン部５ａ，５ｂが形成される。また、ｐ型ＦｉｎＦＥＴ形成予定領域には、アクティブ領域としてのフィン部２Ａ，３が形成される。ｐ型ＦｉｎＦＥＴのフィン部２Ａ，３のフィン幅Ｗ１，Ｗ２Ａは、ｎ型ＦｉｎＦＥＴのフィン部５ａ，５ｂのフィン幅Ｗ３よりも広い。
その後、図２３及び図２４に示すように、第１の実施形態と同様の方法で、ゲート電極Ｇ１〜Ｇ４、ゲート側壁（図示せず）、層間絶縁層（図示せず）、ソース／ドレイン拡散層（図示せず）、コンタクトプラグＣＰ１〜ＣＰ３が順次形成される。
以上の工程により、ＦｉｎＦＥＴを用いたβ比＝２のＳＲＡＭセルを形成できる。
したがって、動作安定性を向上させたＳＲＡＭセルを形成でき、駆動特性を改善させたＦｉｎＦＥＴから構成されるインバータ回路を含むＳＲＡＭを提供できる。
尚、本変形例の製造方法において、第１乃至第３の実施形態のように、ＦｉｎＦＥＴをバルク半導体基板上に形成する製造方法について説明したが、第４の実施形態のように、ＳＯＩ基板上にＦｉｎＦＥＴを形成する製造方法についても適用可能である。
４． その他
第１乃至第４の実施形態及び変形例においては、ＦｉｎＦＥＴからなるインバータ回路を含むＳＲＡＭを例に、本発明の例の特徴及び効果を説明した。しかし、本発明の例は、ＳＲＡＭにのみ適用されるものではない。即ち、本発明の実施形態のＦｉｎＦＥＴからなるインバータ回路を用いた、例えば、ＮＡＮＤゲート回路などのロジック回路に適用しても、駆動特性を改善することができる。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
ＳＲＡＭセルの等価回路図。 第１の実施形態の構造を示す平面図。 図２のＩＩＩ−ＩＩＩ線に沿う断面図。 図２のＩＶ−ＩＶ線に沿う断面図。 第１の実施形態の製造方法の一工程を示す平面図。 図５のＶＩ−ＶＩ線に沿う断面図。 第１の実施形態の製造方法の一工程を示す平面図。 図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図。 第２の実施形態の構造を示す平面図。 図９のＸ−Ｘ線に沿う断面図。 第３の実施形態の構造を示す平面図。 図１１のＸＩＩ−ＸＩＩ線に沿う断面図。 第４の実施形態の構造を示す平面図。 図１３のＸＩＶ−ＸＩＶ線に沿う断面図。 第４の実施形態の製造方法の一工程を示す断面図。 第４の実施形態の製造方法の一工程を示す断面図。 第４の実施形態の製造方法の一工程を示す断面図。 第４の実施形態の製造方法の一工程を示す断面図。 第４の実施形態の製造方法の一工程を示す断面図。 第４の実施形態の製造方法の一工程を示す断面図。 第４の実施形態の製造方法の一工程を示す断面図。 第４の実施形態の製造方法の一工程を示す断面図。 変形例の構造を示す平面図。 図２３のＸＸＩＶ−ＸＸＩＶ線に沿う断面図。 変形例の製造方法の一工程を示す平面図。 図２５のＸＸＶＩＩ−ＸＸＶＩＩ線に沿う断面図。 変形例の製造方法の一工程を示す平面図。 図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う断面図。 変形例の製造方法の一工程を示す断面図。
符号の説明
１，５Ａ：半導体基板、１Ａ，５Ｂ：単結晶層、２，２Ａ，５，５ａ，５ｂ：フィン部（チャネル領域）、３，６：フィン部（コンタクト領域）、８，８Ａ，８Ｂ：マスク材、９：ダミーパターン、１０：側壁マスク、１１：レジストマスク、１２：ＳＯＩ絶縁層、１３：ダミー側壁、ＣＰ１〜ＣＰ３；コンタクトプラグ、Ｘ：開口部、２０：ＳＲＡＭセル、２１Ａ，２１Ｂ：インバータ回路、Ｐ１，Ｐ２：ｐ型ＦｉｎＦＥＴ、Ｎ１〜Ｎ４：ｎ型ＦｉｎＦＥＴ、ＡＡ−ｐ，ＡＡ−ｎ，ＡＡ−ｎ１，ＡＡ−ｎ２：アクティブ領域、ＮＤ，／ＮＤ：ノード、ＷＬ：ワード線、ＢＬ，／ＢＬ：ビット線。

Claims (5)

  1. 半導体基板上に配置され、１つのインバータを構成するｎ型ＦｉｎＦＥＴとｐ型ＦｉｎＦＥＴを具備し、前記ｎ型及びｐ型ＦｉｎＦＥＴのそれぞれは、アクティブ領域としてのフィン部と、ゲート絶縁膜を介して、前記フィン部のうちチャネル領域と立体交差するゲート電極とを有するとともに、前記フィン部のうち前記チャネル領域を挟んだ一端側及び他端側にそれぞれコンタクト領域が設けられ、前記ｎ型ＦｉｎＦＥＴのチャネル幅と前記ｐ型ＦｉｎＦＥＴのチャネル幅は同じであり、前記インバータの出力ノードとなる前記ｐ型ＦｉｎＦＥＴのコンタクト領域のフィン幅は、前記ｎ型ＦｉｎＦＥＴのチャネル領域のフィン幅及び前記ｎ型ＦｉｎＦＥＴのコンタクト領域のフィン幅よりも広いことを特徴とする半導体装置。
  2. 前記ｐ型ＦｉｎＦＥＴのチャネル領域のフィン幅は、前記ｎ型ＦｉｎＦＥＴのチャネル領域のフィン幅よりも広いことを特徴とする請求項１に記載の半導体装置。
  3. 前記ｐ型ＦｉｎＦＥＴのチャネル領域の不純物濃度は、前記ｎ型ＦｉｎＦＥＴのチャネル領域の不純物濃度よりも高いことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体基板は、ＳＯＩ領域とバルク領域からなり、前記ｎ型ＦｉｎＦＥＴは、前記ＳＯＩ領域内に配置され、前記ｐ型ＦｉｎＦＥＴは前記バルク領域内に配置されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記ｐ型ＦｉｎＦＥＴは、Ｎウェル領域内に設けられ、前記Ｎウェル領域には、バイアス電圧が印加されることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
JP2007129579A 2007-05-15 2007-05-15 半導体装置 Expired - Fee Related JP4461154B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007129579A JP4461154B2 (ja) 2007-05-15 2007-05-15 半導体装置
US12/119,070 US7994583B2 (en) 2007-05-15 2008-05-12 Semiconductor device including n-type and p-type FinFET's constituting an inverter structure
US13/176,220 US8368148B2 (en) 2007-05-15 2011-07-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007129579A JP4461154B2 (ja) 2007-05-15 2007-05-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2008288272A JP2008288272A (ja) 2008-11-27
JP4461154B2 true JP4461154B2 (ja) 2010-05-12

Family

ID=40131480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007129579A Expired - Fee Related JP4461154B2 (ja) 2007-05-15 2007-05-15 半導体装置

Country Status (2)

Country Link
US (2) US7994583B2 (ja)
JP (1) JP4461154B2 (ja)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9009641B2 (en) * 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
JP4461154B2 (ja) 2007-05-15 2010-05-12 株式会社東芝 半導体装置
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US20110018064A1 (en) * 2008-04-04 2011-01-27 Nxp B.V. Sram cell comprising finfets
US8178927B2 (en) * 2008-05-14 2012-05-15 Qimonda Ag Integrated circuits having a contact structure having an elongate structure and methods for manufacturing the same
SG192532A1 (en) 2008-07-16 2013-08-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
JP2010040630A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 半導体装置
JP5322668B2 (ja) * 2009-01-21 2013-10-23 株式会社東芝 半導体装置の製造方法およびフォトマスク
US8004042B2 (en) * 2009-03-20 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory (SRAM) cell and method for forming same
JP2010225768A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体装置
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US8258572B2 (en) * 2009-12-07 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with FinFETs having multiple fins
US9362290B2 (en) * 2010-02-08 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell layout
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
KR101692407B1 (ko) * 2010-08-19 2017-01-04 삼성전자주식회사 라인 패턴 구조물의 형성 방법
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
JP5705053B2 (ja) 2011-07-26 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
US8643108B2 (en) * 2011-08-19 2014-02-04 Altera Corporation Buffered finFET device
FR2979738A1 (fr) * 2011-09-02 2013-03-08 St Microelectronics Crolles 2 Memoire sram a circuits d'acces en lecture et en ecriture separes
US9230615B2 (en) * 2011-10-24 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for driving the same
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8582352B2 (en) 2011-12-06 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for FinFET SRAM cells
KR102524562B1 (ko) 2011-12-22 2023-04-21 인텔 코포레이션 반도체 구조
US8987831B2 (en) 2012-01-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells and arrays
WO2013106799A1 (en) * 2012-01-13 2013-07-18 Tela Innovations, Inc. Circuits with linear finfet structures
US8546891B2 (en) * 2012-02-29 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin profile structure and method of making same
FR2987709B1 (fr) * 2012-03-05 2017-04-28 Soitec Silicon On Insulator Table de correspondance
KR101823105B1 (ko) * 2012-03-19 2018-01-30 삼성전자주식회사 전계 효과 트랜지스터의 형성 방법
US9041115B2 (en) * 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US9006826B2 (en) * 2012-05-14 2015-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Butted contact shape to improve SRAM leakage current
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US9583398B2 (en) * 2012-06-29 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having FinFETS with different fin profiles
US9012287B2 (en) 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process
US9159832B2 (en) 2013-03-08 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor fin structures and methods for forming the same
US9263282B2 (en) * 2013-06-13 2016-02-16 United Microelectronics Corporation Method of fabricating semiconductor patterns
WO2015019411A1 (ja) 2013-08-06 2015-02-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9048123B2 (en) * 2013-09-19 2015-06-02 International Business Machines Corporation Interdigitated finFETs
CN109616445B (zh) * 2013-09-27 2022-09-27 株式会社索思未来 半导体集成电路及逻辑电路
US9184089B2 (en) * 2013-10-04 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming a trench structure
CN104733390B (zh) * 2013-12-20 2018-06-26 台湾积体电路制造股份有限公司 用于FinFET阱掺杂的机制
KR102274516B1 (ko) * 2013-12-23 2021-07-08 인텔 코포레이션 다수의 핀 피치 구조에 걸쳐 곧고, 높고, 균일한 핀을 위한 진보된 에칭 기법
CN104779207A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
KR102193674B1 (ko) * 2014-01-22 2020-12-21 삼성전자주식회사 반도체 장치의 레이아웃 디자인을 생성하는 레이아웃 디자인 시스템
KR20230003606A (ko) * 2014-03-24 2023-01-06 인텔 코포레이션 단일 다이 상에 다수의 트랜지스터 핀 치수들을 얻기 위한 기술들
US9324619B2 (en) * 2014-08-25 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9691471B2 (en) * 2014-09-15 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells with vertical gate-all-round MOSFETs
US9536882B2 (en) 2014-12-18 2017-01-03 Globalfoundries Inc. Field-isolated bulk FinFET
JP6502705B2 (ja) * 2015-03-03 2019-04-17 キヤノン株式会社 形成方法
KR102352153B1 (ko) 2015-03-25 2022-01-17 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
KR102352155B1 (ko) * 2015-04-02 2022-01-17 삼성전자주식회사 반도체 소자 및 그 제조방법
US9478661B1 (en) * 2015-04-27 2016-10-25 Globalfoundries Inc. Semiconductor device structures with self-aligned fin structure(s) and fabrication methods thereof
USD776664S1 (en) * 2015-05-20 2017-01-17 Chaya Coleena Hendrick Smart card
CN111863069B (zh) 2015-06-17 2022-05-10 联华电子股份有限公司 八晶体管静态随机存取存储器的布局图案与形成方法
US9741856B2 (en) 2015-12-02 2017-08-22 International Business Machines Corporation Stress retention in fins of fin field-effect transistors
US9590074B1 (en) 2015-12-05 2017-03-07 International Business Machines Corporation Method to prevent lateral epitaxial growth in semiconductor devices
US10074657B2 (en) * 2016-04-28 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing fins and semiconductor device which includes fins
US10290654B2 (en) 2016-05-20 2019-05-14 Globalfoundries Inc. Circuit structures with vertically spaced transistors and fabrication methods
US10147802B2 (en) * 2016-05-20 2018-12-04 Globalfoundries Inc. FINFET circuit structures with vertically spaced transistors and fabrication methods
US10366196B2 (en) * 2016-06-22 2019-07-30 Qualcomm Incorporated Standard cell architecture for diffusion based on fin count
US10515969B2 (en) * 2016-11-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
TWI720077B (zh) * 2016-12-07 2021-03-01 聯華電子股份有限公司 半導體元件的布局
CN109390397B (zh) * 2017-08-03 2023-03-10 联华电子股份有限公司 半导体元件及其制作方法
KR102360410B1 (ko) * 2017-08-30 2022-02-08 삼성전자주식회사 반도체 장치
US10748911B2 (en) * 2017-11-13 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit for low power SRAM
TWI750316B (zh) * 2018-02-09 2021-12-21 聯華電子股份有限公司 1-1強制性鰭狀堆疊反向器及形成強制性鰭狀堆疊反向器的方法
US10636804B1 (en) 2018-11-15 2020-04-28 International Business Machines Corporation Stacked FinFET programmable inverter (EPROM)
US10679892B1 (en) 2019-02-28 2020-06-09 International Business Machines Corporation Multi-buried ULK field in BEOL structure
JP7267882B2 (ja) * 2019-09-17 2023-05-02 キオクシア株式会社 基板、パターン、及び計測装置の較正方法
US11316045B2 (en) 2019-11-22 2022-04-26 Globalfoundries U.S. Inc. Vertical field effect transistor (FET) with source and drain structures
US20220359676A1 (en) * 2021-05-05 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric Source/Drain for Backside Source Contact

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US326293A (en) * 1885-09-15 And maeshall c
US347873A (en) * 1886-08-24 Heemaot gehneich
EP0836194B1 (en) * 1992-03-30 2000-05-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP4265882B2 (ja) 2001-12-13 2009-05-20 忠弘 大見 相補型ｍｉｓ装置
US6864519B2 (en) 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
US6943405B2 (en) 2003-07-01 2005-09-13 International Business Machines Corporation Integrated circuit having pairs of parallel complementary FinFETs
JP3860582B2 (ja) 2003-07-31 2006-12-20 株式会社東芝 半導体装置の製造方法
JP2005142289A (ja) * 2003-11-05 2005-06-02 Toshiba Corp 半導体記憶装置
US7830703B2 (en) 2004-06-04 2010-11-09 Nec Corporation Semiconductor device and manufacturing method thereof
US7229877B2 (en) * 2004-11-17 2007-06-12 International Business Machines Corporation Trench capacitor with hybrid surface orientation substrate
US7547947B2 (en) 2005-11-15 2009-06-16 International Business Machines Corporation SRAM cell
KR100675290B1 (ko) * 2005-11-24 2007-01-29 삼성전자주식회사 다중채널 전계효과트랜지스터 및 핀 전계효과트랜지스터를갖는 반도체소자의 제조방법 및 관련된 소자
JP4855786B2 (ja) 2006-01-25 2012-01-18 株式会社東芝 半導体装置
KR100718149B1 (ko) * 2006-02-07 2007-05-14 삼성전자주식회사 게이트-올-어라운드 구조의 반도체 소자
JP5057739B2 (ja) 2006-10-03 2012-10-24 株式会社東芝 半導体記憶装置
US20080099834A1 (en) * 2006-10-30 2008-05-01 Josef Willer Transistor, an inverter and a method of manufacturing the same
JP4461154B2 (ja) 2007-05-15 2010-05-12 株式会社東芝 半導体装置
JP2010040630A (ja) 2008-08-01 2010-02-18 Toshiba Corp 半導体装置
JP5322668B2 (ja) 2009-01-21 2013-10-23 株式会社東芝 半導体装置の製造方法およびフォトマスク

Also Published As

Publication number Publication date
US8368148B2 (en) 2013-02-05
US7994583B2 (en) 2011-08-09
US20110260253A1 (en) 2011-10-27
US20080308848A1 (en) 2008-12-18
JP2008288272A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
JP4461154B2 (ja) 半導体装置
US12082388B2 (en) Eight-transistor static random access memory, layout thereof, and method for manufacturing the same
US9831253B2 (en) FinFET memory device
US7915691B2 (en) High density SRAM cell with hybrid devices
US6965147B2 (en) Semiconductor device including transistors formed in semiconductor layer having single-crystal structure isolated from substrate
US8124976B2 (en) Semiconductor device and method of manufacturing the same
CN101030585B (zh) 半导体存储器件以及其制造方法
US7830703B2 (en) Semiconductor device and manufacturing method thereof
KR100707200B1 (ko) 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법
TW200843111A (en) Floating body memory cell having gates favoring different conductivity type regions
KR20130011995A (ko) 반도체 장치
JP5847550B2 (ja) 半導体装置および半導体装置の製造方法
KR100894683B1 (ko) 고성능 단일 트랜지스터 플로팅 바디 ｄｒａｍ 소자 및 그제조 방법
US10910387B2 (en) Semiconductor devices
JP2009246383A (ja) 半導体装置
JP2004103851A (ja) スタティック型半導体記憶装置
JP2007235037A (ja) 半導体装置の製造方法及び半導体記憶装置
US7732271B2 (en) Method for manufacturing NAND-type semiconductor storage device
JP2006140396A (ja) 半導体集積回路装置およびその製造方法
KR20050024099A (ko) 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자
JP2023167213A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees