JP4456194B2 - 出力回路及びバッテリパック - Google Patents
出力回路及びバッテリパック Download PDFInfo
- Publication number
- JP4456194B2 JP4456194B2 JP05404899A JP5404899A JP4456194B2 JP 4456194 B2 JP4456194 B2 JP 4456194B2 JP 05404899 A JP05404899 A JP 05404899A JP 5404899 A JP5404899 A JP 5404899A JP 4456194 B2 JP4456194 B2 JP 4456194B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pmosfet
- current
- nmosfet
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 14
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 11
- 229910001416 lithium ion Inorganic materials 0.000 description 11
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/007—Regulation of charging or discharging current or voltage
- H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
- H02J7/00714—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery charging or discharging current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Control Of Voltage And Current In General (AREA)
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は出力回路及びバッテリパックに関するものである。
近年、ノートパソコン等の携帯電子機器は、よりバッテリの長寿命化の向上が求められている。そこで、バッテリの高能力化とともに、各種回路の消費電力を低減しバッテリの長寿命化を図る必要がある。そのために、携帯電子機器に設けられた出力回路においても消費電力の低減を図りバッテリの長寿命化に貢献する必要がある。
【０００２】
【従来の技術】
従来、携帯電子機器、例えばノートパソコンは充電可能なバッテリパックを備えている。又、長時間使用のための大容量の予備用バッテリパックを備えたものもある。バッテリパックには、ノートパソコンに装填したとき、ノートパソコン内に設けられ同パソコンにおける電力に関する各種処理動作を行う半導体デバイスに対して該バッテリパックが動作電源を正常に供給できる状態にあるかどうかを指示する制御信号を出力する出力回路が設けられている。
【０００３】
この出力回路は、バイポーラトランジスタが用いられそれをオープンコレクタにして使用されていたが、これに代わって出力損失が小さいＭＯＳＦＥＴが使用されている。出力回路に用いられるＭＯＳＦＥＴはオープンドレイン回路として使用され、ＭＯＳＦＥＴのドレインからノートパソコン内の電力に関する各種処理動作をする半導体デバイス等に制御信号が出力されるようになっている。
【０００４】
バッテリパックは、パソコン本体から着脱可能になっている。そして、バッテリパックをパソコン本体から引き出し、再び本体に装着したとき、直ちにノートパソコン内に設けられた前記半導体デバイスを動作させる必要から、出力回路のＭＯＳＦＥＴはオン状態に制御されている。
【０００５】
図１０は、従来の出力回路の一例を示す回路図でる。図１０において、Ｐチャネル型の出力用ＭＯＳＦＥＴ５１は、そのソースが電流検出用抵抗Rsを介してバッテリパックに内蔵されたリチウムイオン電池の電源電圧Vddが供給される電源線に接続されている。ＭＯＳＦＥＴ５１のドレインはバッテリパックの外部出力端子に接続されている。ＭＯＳＦＥＴ５１のゲートは、抵抗R1とでバイアス回路を構成する抵抗R2を介してドライブ用バイポーラトランジスタ５２のコレクタに接続されている。抵抗R1の一端は、電源電圧Vddが供給される電源線に接続されている。
【０００６】
そして、バイポーラトランジスタ５２のベースにHレベルの駆動制御信号SG1が抵抗R3を介して入力されると、同トランジスタ５２はオンする。トランジスタ５２のオンに基づいてＭＯＳＦＥＴ５１のゲート電圧は抵抗R1、R2からなるバイアス回路で決まる電圧まで下がり、同ＭＯＳＦＥＴ５１はオンされる。そして、外部出力端子から出力電圧Voutが制御信号としてノートパソコン内に設けられた同パソコンにおける電力に関する各種処理動作を行う半導体デバイスに対して出力される。
【０００７】
一方、Ｌレベルの駆動制御信号SG1が入力されてバイポーラトランジスタ５２はオフする。バイポーラトランジスタ５２のオフによって、ＭＯＳＦＥＴ５１のゲート電圧は電源電圧Vddまで上昇し、ＭＯＳＦＥＴ５１はオフする。
【０００８】
ところで、ＭＯＳＦＥＴ５１のソースと電源電圧Vddが供給されている電源線との間には、電流検出用抵抗Rsが接続されている。又、前記ＭＯＳＦＥＴ５１のソースには、電流制限用のバイポーラトランジスタ５３のベースに接続されている。バイポーラトランジスタ５３のコレクタはＭＯＳＦＥＴ５１のゲートに接続されている。又、バイポーラトランジスタ５３のエミッタは電源電圧Vddが供給される電源線に接続されている。
【０００９】
そして、ＭＯＳＦＥＴ５１がオン状態のとき、何らかの原因で外部出力端子が短絡すると、ＭＯＳＦＥＴ５１に大きな出力電流Ioutが流れる。この時、電流検出用抵抗Rsの端子間電圧（＝Iout×Rs）が上昇する。即ち、電流制限用バイポーラトランジスタ５３のベース・エミッタ電圧Vbeは増大し、同バイポーラトランジスタ５３のコレクタ電流がバイアス回路の抵抗R2に流れ込む。その結果、ＭＯＳＦＥＴ５１のゲート電圧は上昇、即ち、同ＭＯＳＦＥＴ５１のゲート・ソース間電圧は小さくなりＭＯＳＦＥＴ５１のオン状態となり出力電流Ioutの増大が抑えられている。
【００１０】
【発明が解決しようとする課題】
しかしながら、前記出力回路おいて、ＭＯＳＦＥＴ５１のオン時には、バイポーラトランジスタ５２はオン状態にあり常に電流が流れている。このことは、前記バッテリパックがパソコン本体から引き出され、且つ、前記短絡状態ではない時にも、ＭＯＳＦＥＴ５１はオン状態になっていることからバイポーラトランジスタ５２に電流が流れていることになる。つまり、不使用時にもＭＯＳＦＥＴ５１をドライブさせるためのバイポーラトランジスタ５２において電流が消費されていた。
【００１１】
本発明は、上記問題点を解消するためになされたものであって、その目的は無用な電力を消費することがなく電池の長寿命化を図ることができる出力回路及びバッテリパックを提供することにある。
【００１２】
【課題を解決するための手段】
請求項１〜４に記載の発明によれば、出力ＦＥＴを動作させるドライブ用ＣＭＯＳトランジスタは、その出力ＦＥＴがオン状態の時、消費電流が流れない。その結果、電池の長寿命化を図ることができる。
【００１３】
又、請求項１〜４のいずれか１に記載の発明によれば、加えて、出力ＦＥＴに大きな電流が流れたとき、検出手段がその大きな電流を検出し、電流制御手段が出力用ＭＯＳＦＥＴのゲート電圧を制御し大きな電流が流れないようにする。また、前記検出手段を出力用ＭＯＳＦＥＴのオン抵抗で代用したため、特別の抵抗を設ける必要がない。その結果、回路規模を小さくすることができる。
【００１４】
さらに、請求項４の発明によれば、加えて、ドライブ用ＣＭＯＳトランジスタを構成するＮチャネルＭＯＳＦＥＴのオン抵抗を代用するため、特別の抵抗を設ける必要がない。その結果、回路規模を小さくすることができる。
【００１６】
請求項５に記載の発明によれば、出力ＦＥＴを動作させるドライブ用ＣＭＯＳトランジスタは、その出力ＦＥＴがオン状態の時、消費電流が流れない出力回路を備えたため、電池の長寿命化を図ることができる。
【００１７】
【発明の実施の形態】
（第１実施形態）
以下、本発明をノートパソコンのバッテリパックに設けた出力回路に具体化した第１実施形態を図面に従って説明する。
【００１８】
図１において、ノートパソコン１の前側面には、バッテリパック２が装着されている。バッテリパック２は、リチウムイオン電池、そのリチウムイオン電池の充電状態を指示する制御信号を出力する出力回路が内蔵されている。バッテリパック２は、ノートパソコン１にバッテリパック２が装着されている状態で充電可能である。又、バッテリパック２は、ノートパソコン１から抜き出して専用の充電装置にて充電可能である。
【００１９】
そして、バッテリパック２は、出力回路からリチウムイオン電池の電源電圧Vddの状態を示す制御信号を出力電圧Voutとして出力するようになっていて、その出力電圧Voutはノートパソコン１内に設けられた同パソコン１における電力に関する各種処理動作を行う半導体デバイスに対して出力される。
【００２０】
図２はバッテリパック２に設けられた出力回路１０の回路図を示す。図２において、入力端子Pinに駆動制御信号SG1が入力されるドライブ用ＣＭＯＳトランジスタ１１は、そのＰチャネル型ＭＯＳＦＥＴ（以下、ＰＭＯＳＦＥＴという）１１ａのソースがリチウムイオン電池の電源電圧Vddが供給される電源線に接続され、そのＮチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳＦＥＴという）１１ｂのソースが接地された電源線に接続されている。ドライブ用ＣＭＯＳトランジスタ１１の出力端子は、電流制御手段を構成する抵抗R11を介して、出力用Ｐチャネル型ＭＯＳＦＥＴ（以下、出力用ＰＭＯＳＦＥＴという）１２のゲートに接続されている。
【００２１】
出力用ＰＭＯＳＦＥＴ１２のソースは、検出手段としての電流検出用抵抗Rsを介して直流電源電圧Vddが供給される電源線に接続されている。出力用ＰＭＯＳＦＥＴ１２のドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＰＭＯＳＦＥＴ１２は、オープンドレイン回路を形成している。バッテリパック２の外部出力端子Poは、バッテリパック２は装着された状態でノートパソコン１内の前記各半導体デバイスに対して出力電圧Voutをバッテリパック２の状態を示す制御信号として出力する。
【００２２】
又、出力用ＰＭＯＳＦＥＴ１２のソースは、電流制御手段を構成する電流制限用Ｐチャネル型ＭＯＳＦＥＴ（以下、電流制限用ＰＭＯＳＦＥＴという）１３のゲートに接続されている。電流制限用ＰＭＯＳＦＥＴ１３のソースは電源電圧Vddが供給されている電源に接続されている。電流制限用ＰＭＯＳＦＥＴ１３のドレインは出力用ＰＭＯＳＦＥＴ１２のゲートに接続されている。
【００２３】
次に、上記のように構成した出力回路１０の作用について説明する。
今、Ｌレベルの駆動制御信号SG1が入力されていると、ＣＭＯＳトランジスタ１１のＰＭＯＳＦＥＴ１１ａはオンし、ＮＭＯＳＦＥＴ１１ｂはオフしている。この時、出力用ＭＯＳＦＥＴ１２のゲートには、ＰＭＯＳＦＥＴ１１ａ及び抵抗R11を介して電源電圧Vddが供給される。従って、出力用ＭＯＳＦＥＴ１２はオフ状態になる。
【００２４】
一方、Ｈレベルの駆動制御信号SG1が入力されると、ＣＭＯＳトランジスタ１１のＰＭＯＳＦＥＴ１１ａはオフし、ＮＭＯＳＦＥＴ１１ｂはオンする。この時、出力用ＰＭＯＳＦＥＴ１２のゲート電圧は下がり、出力用ＰＭＯＳＦＥＴ１２はオン状態となる。従って、図３に示すように、出力用ＰＭＯＳＦＥＴ１２のドレイン、即ち、バッテリパック２の外部出力端子Poから出力電圧Voutが出力される。その結果、ノートパソコン１内の各半導体デバイスに電源電圧Vddが出力用ＭＯＳＦＥＴ１２を介して印加され、各半導体デバイスの負荷抵抗に基づいて出力電流Ioutが出力用ＰＭＯＳＦＥＴ１２を介して流れ込み正常に動作する。
【００２５】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poとグランド端子とがショートしたりすると、出力電流Ioutが異常に増大し電流検出用抵抗Rsの端子間電圧が上昇して、電流制限用ＰＭＯＳＦＥＴ１３のゲート電圧が電源電圧Vddより電流制限用ＰＭＯＳＦＥＴ１３の閾値電圧Vthより低くなると、同電流制限用ＰＭＯＳＦＥＴ１３はオン状態になる。
【００２６】
電流制限用ＰＭＯＳＦＥＴ１３がオン状態になると、同ＰＭＯＳＦＥＴ１３はドレイン電流が流れ始める。ドレイン電流は抵抗R11及びドライブ用ＣＭＯＳトランジスタ１１のＮＭＯＳＦＥＴ１１ｂを介して流れて、出力用ＰＭＯＳＦＥＴ１２のゲート電圧を上昇させて、出力用ＰＭＯＳＦＥＴ１２のドレイン電流（出力電流Ioutを制限させる。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても出力電流Ioutの増大が抑制される。
【００２７】
又、出力用ＰＭＯＳＦＥＴ１２がオン状態にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳＦＥＴ１３及びドライブ用ＣＭＯＳトランジスタ１１を構成するＰＭＯＳＦＥＴ１１ａはオフ状態にあるため、それぞれＰＭＯＳＦＥＴ１３又はＰＭＯＳＦＥＴ１１ａを介して電流は流れない。つまり、出力用ＰＭＯＳＦＥＴ１２がオン状態にあって出力電流Ioutが０の時には、無駄な電力は消費されない。
【００２８】
次に、上記のように構成した出力回路１０の特徴について説明する。
（１）本実施形態では、出力用ＰＭＯＳＦＥＴ１２をドライブ用ＣＭＯＳトランジスタ１１にて動作するようにした。そして、Ｈレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ１１を構成するＰＭＯＳＦＥＴ１１ａがオフ、ドライブ用ＣＭＯＳトランジスタ１１を構成するＮＭＯＳＦＥＴ１１ｂがオンになると、出力用ＰＭＯＳＦＥＴ１２がオン状態になる。
【００２９】
この時、ドライブ用ＣＭＯＳトランジスタ１１を構成するＰＭＯＳＦＥＴ１１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ１１を介して電流が流れることはない。
【００３０】
従って、出力用ＰＭＯＳＦＥＴ１２がオン状態にあるときには、出力用ＰＭＯＳＦＥＴ１２をドライブさせるため電力が消費されることはない。つまり、出力用ＰＭＯＳＦＥＴ１２がオン状態であってリチウムイオン電池の電源不使用時には、無用な電力の消費は行なわれない。その結果、リチウムイオン電池の電源の長寿命化を図ることができる。
【００３１】
（２）本実施形態では、出力電流Ioutを検出する電流検出用抵抗Rsと、同抵抗Rsの端子間電圧に基づいて出力電流Ioutを制御する電流制限用ＰＭＯＳＦＥＴ１３を設けた。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても、出力用ＰＭＯＳＦＥＴ１２を介して大きな出力電流Ioutが流れることはなく、出力用ＰＭＯＳＦＥＴ１２を損傷させることはない。
【００３２】
（第２実施形態）
次に、本発明を具体化した第２実施形態を図面に基づいて説明する。本実施形態は出力回路に特徴があるため、出力回路についてのみ説明する。
【００３３】
図４は出力回路２０の回路図を示す。図４において、入力端子Pinに駆動制御信号SG1が入力されるドライブ用ＣＭＯＳトランジスタ２１は、そのＰＭＯＳＦＥＴ２１ａのソースがリチウムイオン電池の電源電圧Vddが供給される電源線に接続され、ＮＭＯＳＦＥＴ２１ｂのソースが接地されている電源線に接続されている。ドライブ用ＣＭＯＳトランジスタ２１の出力端子は、電流制御手段を構成する抵抗R21を介して出力用ＰＭＯＳＦＥＴ２２ａのゲートに接続されている。
【００３４】
出力用ＰＭＯＳＦＥＴ２２ａのソースは、検出手段としての第１電流検出用抵抗Rs1を介して電源電圧Vddが供給される電源線が接続されている。出力用ＰＭＯＳＦＥＴ２２ａのドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＰＭＯＳＦＥＴ２２ａはオープンドレイン回路を形成している。そして、Ｈレベルの駆動制御信号SG1に基づいて出力用ＰＭＯＳＦＥＴ２２ａをオンさせることができる。
【００３５】
又、ドライブ用ＣＭＯＳトランジスタ２１の出力端子は、電流制御手段を構成する抵抗R22を介して出力用ＮＭＯＳＦＥＴ２２ｂのゲートに接続されている。出力用ＮＭＯＳＦＥＴ２２ｂのソースは、検出手段としての第２電流検出用抵抗Rs2を介して接地されている電源線に接続されている。出力用ＮＭＯＳＦＥＴ２２ｂのドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＮＭＯＳＦＥＴ２２ｂはオープンドレイン回路を形成している。そして、Ｌレベルの駆動制御信号SG1に基づいて出力用ＮＭＯＳＦＥＴ２２ｂをオンさせることができる。
【００３６】
そして、バッテリパック２の外部出力端子Poから出力される出力電圧Voutは、同バッテリパック２がパソコン本体に装着されたとき、ノートパソコン１内の前記各半導体デバイスに対して制御信号として出力される。
【００３７】
又、出力用ＰＭＯＳＦＥＴ２１ａのソースは、電流制御手段を構成する電流制限用ＰＭＯＳＦＥＴ２３のゲートに接続されている。電流制限用ＰＭＯＳＦＥＴ２３のソースは直流電源電圧Vddが供給される電源線に接続されている。電流制限用ＰＭＯＳＦＥＴ２３のドレインは出力用ＣＭＯＳＦＥＴ２２ａのゲートに接続されている。
【００３８】
さらに、出力用ＮＭＯＳＦＥＴ２２ｂのソースは、電流制御手段を構成する電流制限用NＭＯＳＦＥＴ２４のゲートに接続されている。電流制限用ＮＭＯＳＦＥＴ２４のソースは接地されている電源線に接続されている。電流制限用ＮＭＯＳＦＥＴ２４のドレインは出力用ＮＭＯＳＦＥＴ２２ｂのゲートに接続されている。
【００３９】
次に、上記のように構成した出力回路２０の作用について説明する。
今、Ｈレベルの駆動制御信号SG1が入力されてドライブ用ＣＭＯＳトランジスタ２１のＰＭＯＳＦＥＴ２１ａがオフしＮＭＯＳＦＥＴ２１ｂがオンすると、出力用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂのゲート電圧が下がる。従って、出力用ＰＭＯＳＦＥＴ２２ａがオンしＮＭＯＳＦＥＴ２２ｂがオフする。その結果、ＰＭＯＳＦＥＴ２２ａのドレイン、即ち、バッテリパック２の外部出力端子Poは出力電圧Voutが出力される。つまり、ノートパソコン１内の各半導体デバイスに電源電圧VddがＰＭＯＳＦＥＴ２２ａを介して出力電圧Voutが制御信号として印加され、各半導体デバイスの負荷抵抗に基づいて出力電流IoutがＰＭＯＳＦＥＴ２２ａを介して流れ込み正常に動作する。
【００４０】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poとグランド端子とがショートしたりすると、出力電流Ioutが異常に増大し電流検出用抵抗Rs1の端子間電圧が上昇して、電流制限用ＰＭＯＳＦＥＴ２３のゲート電圧が電源電圧Vddより電流制限用ＰＭＯＳＦＥＴ２３の閾値電圧Vthより低くなると、同電流制限用ＰＭＯＳＦＥＴ２３はオン状態になる。
【００４１】
電流制限用ＰＭＯＳＦＥＴ２３がオン状態になると、同ＰＭＯＳＦＥＴ２３はドレイン電流が流れ始める。ドレイン電流は抵抗R21及びドライブ用ＣＭＯＳトランジスタ２１のＮＭＯＳＦＥＴ２１ｂを介して流れて、出力用ＰＭＯＳＦＥＴ２２ａのゲート電圧を上昇させて、ＰＭＯＳＦＥＴ２２ａのドレイン電流（出力電流Iout）を制限させる。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても出力電流Ioutの増大が抑制される。
【００４２】
又、出力用ＰＭＯＳＦＥＴ２２ａがオン状態にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳＦＥＴ２３及びドライブ用ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２１ａはオフ状態にあるため、それぞれＰＭＯＳＦＥＴ２３又はＰＭＯＳＦＥＴ２１ａを介して電流は流れない。つまり、ＰＭＯＳＦＥＴ２２ａがオン状態にあって出力電流Ioutが０の時には、無駄な電力は消費されない。
【００４３】
一方、Ｌレベルの駆動制御信号SG1がドライブ用ＣＭＯＳトランジスタ２１の入力端子Pinに入力されると、同Ｌレベルの駆動制御信号SG1に基づいてドライブ用ＣＭＯＳトランジスタ２１のＰＭＯＳＦＥＴ２１ａがオンしＮＭＯＳＦＥＴ２１ｂがオフして出力用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂのゲート電圧が上がる。従って、出力用ＰＭＯＳＦＥＴ２２ａがオフし出力用ＮＭＯＳＦＥＴ２２ｂがオンする。その結果、ＮＭＯＳＦＥＴ２２ｂのドレイン、即ち、バッテリパック２の外部出力端子Poは出力電圧Vout（＝０）が出力される。つまり、出力用ＮＭＯＳＦＥＴ２２ｂに前記半導体デバイスから電流が流れ込み正常に動作する。
【００４４】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poと電源電圧Vddを出力する端子とがショートしたりすると、流れ込む電流が異常に増大し電流検出用抵抗Rs2の端子間電圧が上昇して、電流制限用ＮＭＯＳＦＥＴ２４のゲート電圧が電流制限用ＰＭＯＳＦＥＴ２４の閾値電圧Vthより高くなると、同電流制限用ＰＭＯＳＦＥＴ２４はオン状態になる。
【００４５】
電流制限用ＮＭＯＳＦＥＴ２４がオン状態になると、ドレイン電流が流れる。ドレイン電流はドライブ用ＣＭＯＳトランジスタ２１のＰＭＯＳＦＥＴ２１ａ及びを抵抗R22を介して流れて、出力用ＮＭＯＳＦＥＴ２２ｂのゲート電圧を下げて、ＮＭＯＳＦＥＴ２２ｂのドレイン電流（出力電流Iout）を制限させる。
【００４６】
又、出力用ＮＭＯＳＦＥＴ２２ｂがオン状態にあって流れ込む電流が０の時、電流制限用ＮＭＯＳＦＥＴ２４及びドライブ用ＣＭＯＳトランジスタ２１を構成するＮＭＯＳＦＥＴ２１ｂはオフ状態にあるため、それぞれＮＭＯＳＦＥＴ２４又はＮＭＯＳＦＥＴ２１ｂを介して電流は流れない。つまり、出力用ＮＭＯＳＦＥＴ２２ｂがオン状態にあって流れ込む電流が０の時には、無駄な電力は消費されない。
【００４７】
次に、上記のように構成した出力回路２０の特徴について説明する。
（１）本実施形態では、ドライブ用ＣＭＯＳトランジスタ２１にてドライブされる出力用トランジスタを出力用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂにて構成し、電源電圧Vddと接地電圧（０ボルト）の２通りの出力電圧Voutを出力することができる。
【００４８】
（２）本実施形態では、出力用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂをドライブ用ＣＭＯＳトランジスタ２１にて動作するようにした。そして、Ｈレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２１ａがオフ、ドライブ用ＣＭＯＳトランジスタ２１を構成するＮＭＯＳＦＥＴ２１ｂがオンになると、出力用ＰＭＯＳＦＥＴ２２ａはオン状態になる。
【００４９】
この時、ドライブ用ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ２１を介して電流が流れることはない。
【００５０】
従って、出力用ＰＭＯＳＦＥＴ２２ａがオン状態にあるときには、同出力用ＰＭＯＳＦＥＴ２２ａをドライブさせるため電力が消費されることはない。
又、Ｌレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２１ａがオン、ドライブ用ＣＭＯＳトランジスタ２１を構成するＮＭＯＳＦＥＴ２１ｂがオフになると、出力用ＮＭＯＳＦＥＴ２２ｂがオン状態になる。この時、ドライブ用ＣＭＯＳトランジスタ２１を構成するＮＭＯＳＦＥＴ２１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ２１を介して電流が流れることはない。
【００５１】
従って、出力用ＮＭＯＳＦＥＴ２２ｂがオン状態にあるときには、同出力用ＮＭＯＳＦＥＴ２２ｂをドライブさせるため電力が消費されることはない。
（３）本実施形態では、出力電流Ioutを検出する電流検出用抵抗Rs1と、同抵抗Rs1の端子間電圧に基づいて出力電流Ioutを制御する電流制限用ＰＭＯＳＦＥＴ２３を設けた。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても、ＰＭＯＳＦＥＴ２２ａを介して大きな出力電流Ioutが流れることはなく、ＰＭＯＳＦＥＴ２２ａを損傷させることはない。
【００５２】
又、ＮＭＯＳＦＥＴ２２ｂに流れ込む電流を検出する電流検出用抵抗Rs2と、同抵抗Rs2の端子間電圧に基づいてその流れ込む電流を制御する電流制限用ＮＭＯＳＦＥＴ２４を設けた。従って、何らかの原因で半導体デバイスが短絡しても、ＮＭＯＳＦＥＴ２２ｂに大きな電流が流れることはなく、ＮＭＯＳＦＥＴ２２ｂを損傷させることはない。
【００５３】
（第３実施形態）
次に、本発明を具体化した第３実施形態を図面に基づいて説明する。本実施形態は出力回路に特徴があるため、出力回路についてのみ説明する。
【００５４】
図５は出力回路３０の回路図を示す。図５において、入力端子Pinに駆動制御信号SG1が入力されるドライブ用ＣＭＯＳトランジスタ３１は、そのＰＭＯＳＦＥＴ３１ａのソースがリチウムイオン電池の電源電圧Vddが供給される電源線に接続され、そのＮＭＯＳＦＥＴ３１ｂのソースが接地されている電源線に接続されている。ドライブ用ＣＭＯＳトランジスタ３１の出力端子は、電流制御手段を構成する抵抗R31を介して、出力用ＰＭＯＳＦＥＴ３２のゲートに接続されている。
【００５５】
出力用ＰＭＯＳＦＥＴ３２のソースは、電源電圧Vddが供給される電源線に接続されている。出力用ＰＭＯＳＦＥＴ３２のドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＰＭＯＳＦＥＴ３２は、オープンドレイン回路を形成している。そして、バッテリパック２の外部出力端子Poからに出力電圧Voutは、バッテリパック２は装着された状態でノートパソコン１内の前記各半導体デバイスに制御信号として出力される。
【００５６】
又、出力用ＰＭＯＳＦＥＴ３２のドレインは、電流制御手段を構成する電流制限用ＰＭＯＳＦＥＴ３３のゲートに接続されている。電流制限用ＰＭＯＳＦＥＴ３３のソースは直流電源電圧Vddが供給されている電源線に接続されている。電流制限用ＰＭＯＳＦＥＴ３３のドレインは出力用ＰＭＯＳＦＥＴ３２のゲートに接続されている。
【００５７】
次に、上記のように構成した出力回路３０の作用について説明する。
今、Ｌレベルの駆動制御信号SG1が入力されていると、ＣＭＯＳトランジスタ３１のＰＭＯＳＦＥＴ３１ａはオンし、ＮＭＯＳＦＥＴ３１ｂはオフしている。この時、出力用ＭＯＳＦＥＴ３２のゲートには、ＰＭＯＳＦＥＴ３１ａ及び抵抗R31を介して電源電圧Vddが供給される。従って、出力用ＭＯＳＦＥＴ３２はオフ状態になる。
【００５８】
一方、Ｈレベルの駆動制御信号SG1が入力されると、ＣＭＯＳトランジスタ３１のＰＭＯＳＦＥＴ３１ａはオフし、ＮＭＯＳＦＥＴ３１ｂはオンする。この時、出力用ＰＭＯＳＦＥＴ３２のゲート電圧は下がり、出力用ＰＭＯＳＦＥＴ３２はオン状態となる。従って、図６に示すように、出力用ＰＭＯＳＦＥＴ３２のドレイン、即ち、バッテリパック２の外部出力端子Poから出力電圧Voutが制御信号として出力される。
【００５９】
その結果、ノートパソコン１内の前記各半導体デバイスに出力電圧Voutが出力用ＭＯＳＦＥＴ３２を介して制御信号として供給され、その各半導体デバイスの負荷抵抗に基づいて出力電流Ioutが出力用ＰＭＯＳＦＥＴ３２を介して流れ込み正常に動作する。
【００６０】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poとグランド端子とがショートしたりすると、出力電流Ioutが異常に増大し出力用ＰＭＯＳＦＥＴ３２のオン抵抗Ronに基づいてソース・ドレイン間電圧（オン電圧＝Ron×Iout）が上昇して、電流制限用ＰＭＯＳＦＥＴ３３のゲート電圧が電源電圧Vddより電流制限用ＰＭＯＳＦＥＴ３３の閾値電圧Vthより低くなると、同電流制限用ＰＭＯＳＦＥＴ３３はオン状態になる。
【００６１】
電流制限用ＰＭＯＳＦＥＴ３３がオン状態になると、同ＰＭＯＳＦＥＴ３３はドレイン電流が流れ始める。ドレイン電流は抵抗R31及びドライブ用ＣＭＯＳトランジスタ３１のＮＭＯＳＦＥＴ３１ｂを介して流れて、出力用ＰＭＯＳＦＥＴ３２のゲート電圧を上昇させて、出力用ＰＭＯＳＦＥＴ３２をドレイン電流（出力電流Vout）を制限させる。
【００６２】
この時、抵抗R31の値によって、最大の出力電流Ioutが制御される。つまり、図６に示すように、抵抗R31が大きな値ほど、最大の出力電流Ioutは小さくなる。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても出力電流Ioutの増大が抑制される。
【００６３】
又、出力用ＰＭＯＳＦＥＴ３２がオン状態にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳＦＥＴ３３及びドライブ用ＣＭＯＳトランジスタ３１を構成するＰＭＯＳＦＥＴ３１ａはオフ状態にあるため、それぞれＰＭＯＳＦＥＴ３３又はＰＭＯＳＦＥＴ３１ａを介して電流は流れない。つまり、出力用ＰＭＯＳＦＥＴ３２がオン状態にあって出力電流Ioutが０の時には、無駄な電力は消費されない。
【００６４】
次に、上記のように構成した出力回路３０の特徴について説明する。
（１）本実施形態では、出力用ＰＭＯＳＦＥＴ３２のオン抵抗Ronを電流検出段の抵抗として使用し、前記第１実施形態で説明した電流検出用の抵抗Rsを省略した。従って、その分だけ出力回路３０の回路規模を小さくすることができる。
【００６５】
（２）本実施形態では、出力用ＰＭＯＳＦＥＴ３２をドライブ用ＣＭＯＳトランジスタ３１にて動作するようにした。そして、Ｈレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ３１を構成するＰＭＯＳＦＥＴ３１ａがオフ、ドライブ用ＣＭＯＳトランジスタ３１を構成するＮＭＯＳＦＥＴ３１ｂがオンにななると、出力用ＰＭＯＳＦＥＴ３２がオン状態になる。
【００６６】
この時、ドライブ用ＣＭＯＳトランジスタ３１を構成するＰＭＯＳＦＥＴ３１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ３１を介して電流が流れることはない。
【００６７】
従って、出力用ＰＭＯＳＦＥＴ３２をオン状態のあるときには、同出力用ＰＭＯＳＦＥＴ３２をドライブさせるためのドライブ用ＣＭＯＳトランジスタ３１の電力消費はない。
【００６８】
（３）本実施形態では、出力電流Ioutを検出する出力用ＰＭＯＳＦＥＴ３２のソース・ドレイン間電圧（オン電圧）に基づいて出力電流Ioutを制御する電流制限用ＰＭＯＳＦＥＴ３３を設けた。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても、出力用ＰＭＯＳＦＥＴ３２を介して大きな出力電流Ioutが流れることはなく、出力用ＰＭＯＳＦＥＴ１２を損傷させることはない。
【００６９】
（第４実施形態）
次に、本発明を具体化した第４実施形態を図面に基づいて説明する。本実施形態は出力回路に特徴があるため、出力回路についてのみ説明する。
【００７０】
図７は出力回路４０の回路図を示す。図７において、入力端子Pinに駆動制御信号SG1が入力されるドライブ用ＣＭＯＳトランジスタ４１は、そのＰＭＯＳＦＥＴ４１ａのソースがリチウムイオン電池の電源電圧Vddが供給される電源線に接続され、ＮＭＯＳＦＥＴ４１ｂのソースが接地されている電源線に接続されている。ドライブ用ＣＭＯＳトランジスタ４１の出力端子は、電流制御手段を構成する抵抗R41を介して、出力用ＰＭＯＳＦＥＴ４２ａのゲートに接続されている。
【００７１】
出力用ＰＭＯＳＦＥＴ４２ａのソースは、リチウムイオン電池の電源電圧Vddが供給される電源線に接続されている。出力用ＰＭＯＳＦＥＴ４２ａのドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＰＭＯＳＦＥＴ４２ａはオープンドレイン回路を形成している。そして、Ｈレベルの駆動制御信号SG1に基づいて出力用ＰＭＯＳＦＥＴ４２ａをオンさせることができる。
【００７２】
又、ドライブ用ＣＭＯＳトランジスタ４１の出力端子は、電流制御手段を構成する抵抗R42を介して、出力用ＮＭＯＳＦＥＴ４２ｂのゲートに接続されている。出力用ＮＭＯＳＦＥＴ４２ｂのソースは接地されている電源線に接続されている。出力用ＮＭＯＳＦＥＴ４２ｂのドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＮＭＯＳＦＥＴ４２ｂはオープンドレイン回路を形成している。そして、Ｈレベルの駆動制御信号SG1に基づいて出力用ＮＭＯＳＦＥＴ４２ｂをオンさせることができ、Ｌレベルの駆動制御信号SG1に基づいて出力用ＮＭＯＳＦＥＴ４２ｂをオンさせることができる。
【００７３】
そして、バッテリパック２の外部出力端子Poから出力される出力電圧Voutは同バッテリパック２がパソコン本体に装着されたとき、ノートパソコン１内の前記各半導体デバイスに制御信号として出力される。
【００７４】
又、出力用ＰＭＯＳＦＥＴ４２ａのドレインは、電流制御手段を構成する電流制限用ＰＭＯＳＦＥＴ４３のゲートに接続されている。電流制限用ＰＭＯＳＦＥＴ４３のソースは直流電源電圧Vddが供給されている電源線に接続されている。電流制限用ＰＭＯＳＦＥＴ４３のドレインは出力用ＰＭＯＳＦＥＴ４２ａのゲートに接続されている。
【００７５】
さらに、出力用ＮＭＯＳＦＥＴ４２ｂのソースは、電流制御手段を構成する電流制限用NＭＯＳＦＥＴ４４のゲートに接続されている。電流制限用ＰＭＯＳＦＥＴ４４のソースは接地されている電源線に接続されている。電流制限用ＰＭＯＳＦＥＴ４４のドレインは出力用ＮＭＯＳＦＥＴ４２ｂのゲートに接続されている。
【００７６】
次に、上記のように構成した出力回路４０の作用について説明する。
今、Ｈレベルの駆動制御信号SG1が入力されてドライブ用ＣＭＯＳトランジスタ４１のＰＭＯＳＦＥＴ４１ａがオフしＮＭＯＳＦＥＴ４１ｂがオンすると、出力用ＰＭＯＳＦＥＴ４２ａ及びＮＭＯＳＦＥＴ４２ｂのゲート電圧が下がる。従って、出力用ＰＭＯＳＦＥＴ４２ａがオンしＮＭＯＳＦＥＴ４２ｂがオフする。その結果、ＰＭＯＳＦＥＴ４２ａのドレイン、即ち、バッテリパック２の外部出力端子Poは出力電圧Voutが出力される。つまり、ノートパソコン１内の各半導体デバイスに電源電圧VddがＰＭＯＳＦＥＴ４２ａを介して出力電圧Voutとして出力され、各半導体デバイスの負荷抵抗に基づいて出力電流IoutがＰＭＯＳＦＥＴ４２ａを介して流れ込み正常に動作する。
【００７７】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poとグランド端子とがショートしたりすると、出力電流Ioutが異常に増大しＰＭＯＳＦＥＴ４２ａのオン抵抗に基づいてソース・ドレイン間電圧（オン電圧）が上昇する。この上昇によって電流制限用ＰＭＯＳＦＥＴ４３のゲート電圧が電源電圧Vddより電流制限用ＰＭＯＳＦＥＴ４３の閾値電圧Vthより低くなると、同電流制限用ＰＭＯＳＦＥＴ４３はオン状態になる。
【００７８】
電流制限用ＰＭＯＳＦＥＴ４３がオン状態になると、同ＰＭＯＳＦＥＴ４３はドレイン電流が流れ始める。ドレイン電流は抵抗R41及びドライブ用ＣＭＯＳトランジスタ４１のＮＭＯＳＦＥＴ４１ｂを介して流れて、出力用ＰＭＯＳＦＥＴ４２ｂのゲート電圧を上昇させて、ＰＭＯＳＦＥＴ４２ａのドレイン電流（出力電流Vout）を制限する。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても出力電流Ioutの増大が抑制される。
【００７９】
又、出力用ＰＭＯＳＦＥＴ４２ａがオン状態にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳＦＥＴ４３及びドライブ用ＣＭＯＳトランジスタ４１を構成するＰＭＯＳＦＥＴ４１ａはオフ状態にあるため、それぞれＰＭＯＳＦＥＴ４３又はＰＭＯＳＦＥＴ４１ａを介して電流は流れない。つまり、ＰＭＯＳＦＥＴ４２ａがオン状態にあって出力電流Ioutが０の時には、無駄な電力は消費されない。
【００８０】
一方、Ｌレベルの駆動制御信号SG1がドライブ用ＣＭＯＳトランジスタ４１の入力端子Pinに入力されると、Ｌレベルの駆動制御信号SG1に基づいてドライブ用ＣＭＯＳトランジスタ４１のＰＭＯＳＦＥＴ４１ａがオンしＮＭＯＳＦＥＴ４１ｂがオフして出力用ＰＭＯＳＦＥＴ４２ａ及びＮＭＯＳＦＥＴ４２ｂのゲート電圧が上がる。従って、出力用ＰＭＯＳＦＥＴ４２ａがオフしＮＭＯＳＦＥＴ４２ｂがオンする。その結果、ＮＭＯＳＦＥＴ４２ｂのドレイン、即ち、バッテリパック２の外部出力端子Poは出力電圧Voutが出力される。つまり、ノートパソコン１内の各半導体デバイスに接地電圧（０ボルト）がＮＭＯＳＦＥＴ４２ｂを介して出力電圧Voutとして出力され、各半導体デバイスの負荷抵抗に基づいて出力電流IoutがＮＭＯＳＦＥＴ４２ｂを介して流れ込み正常に動作する。
【００８１】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poと電源電圧Vddを出力する端子とがショートしたりすると、流れ込む電流が異常に増大しＮＭＯＳＦＥＴ４２ｂのオン抵抗に基づいてソース・ドレイン間電圧（オン電圧）が上昇して、電流制限用ＮＭＯＳＦＥＴ４４のゲート電圧が電流制限用ＰＭＯＳＦＥＴ４４の閾値電圧Vthより高くなると、同電流制限用ＰＭＯＳＦＥＴ４４はオン状態になる。
【００８２】
電流制限用ＮＭＯＳＦＥＴ４４がオン状態になると、出力用ＮＭＯＳＦＥＴ４２ｂのゲート電圧を下げて、ＮＭＯＳＦＥＴ４２ｂのドレイン電流（出力電流Iout）を制限させる。従って、何らかの原因で半導体デバイスが短絡してもＮＭＯＳＦＥＴ４２ｂに流れる電流の増大が抑制される。
【００８３】
又、出力用ＮＭＯＳＦＥＴ４２ｂがオン状態にあって流れ込む電流が０の時、電流制限用ＮＭＯＳＦＥＴ４４及びドライブ用ＣＭＯＳトランジスタ４１を構成するＮＭＯＳＦＥＴ４１ｂはオフ状態にあるため、それぞれＮＭＯＳＦＥＴ４４又はＮＭＯＳＦＥＴ４１ｂを介して電流は流れない。つまり、ＮＭＯＳＦＥＴ４２ｂがオン状態にあって流れ込む電流が０の時には、無駄な電力は消費されない。
【００８４】
次に、上記のように構成した出力回路４０の特徴について説明する。
（１）本実施形態では、ドライブ用ＣＭＯＳトランジスタ４１にてドライブされる出力用トランジスタを出力用ＰＭＯＳＦＥＴ４２ａ及びＮＭＯＳＦＥＴ４２ｂにて構成した。電源電圧Vddと接地電圧（０ボルト）の２通りの出力電圧Voutを出力することができる。
【００８５】
（２）本実施形態では、出力用ＣＭＯＳトランジスタ４２をドライブ用ＣＭＯＳトランジスタ４１にて動作するようにした。そして、Ｈレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ４１を構成するＰＭＯＳＦＥＴ４１ａがオフ、ドライブ用ＣＭＯＳトランジスタ４１を構成するＮＭＯＳＦＥＴ４１ｂがオンになると、出力用ＰＭＯＳＦＥＴ４２ａはオン状態になる。
【００８６】
この時、ドライブ用ＣＭＯＳトランジスタ４１を構成するＰＭＯＳＦＥＴ４１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ４１を介して電流が流れることはない。
【００８７】
従って、出力用ＰＭＯＳＦＥＴ４２ａがオン状態にあるときには、同出力用ＰＭＯＳＦＥＴ４２ａをドライブさせるため電力が消費されることはない。
又、Ｌレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ４１を構成するＰＭＯＳＦＥＴ４１ａがオン、ドライブ用ＣＭＯＳトランジスタ４１を構成するＮＭＯＳＦＥＴ４１ｂがオフになると、出力用ＮＭＯＳＦＥＴ４２ｂがオン状態になる。この時、ドライブ用ＣＭＯＳトランジスタ４１を構成するＮＭＯＳＦＥＴ４１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ４１を介して電流が流れることはない。
【００８８】
従って、出力用ＮＭＯＳＦＥＴ４２ｂがオン状態にあるときには、同出力用ＮＭＯＳＦＥＴ４２ｂをドライブさせるため電力が消費されることはない。
（３）本実施形態では、ＰＭＯＳＦＥＴ４２ａのソース・ドレイン間電圧（オン電圧）に基づいて出力電流Ioutを制御する電流制限用ＰＭＯＳＦＥＴ４３を設けた。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても、ＰＭＯＳＦＥＴ４２ａを介して大きな出力電流Ioutが流れることはなく、ＰＭＯＳＦＥＴ４２ａを損傷させることはない。
【００８９】
又、ＮＭＯＳＦＥＴ４２ｂのソース・ドレイン間電圧（オン電圧）に基づいてその流れ込む電流を制御する電流制限用ＮＭＯＳＦＥＴ４４を設けた。従って、何らかの原因で半導体デバイスが短絡しても、ＮＭＯＳＦＥＴ４２ｂに大きな電流が流れることはなく、ＮＭＯＳＦＥＴ４２ｂを損傷させることはない。
【００９０】
（４）本実施形態では、ＰＭＯＳＦＥＴ４２ａ、ＮＭＯＳＦＥＴ４２ｂのオン抵抗を電流検出手段としての抵抗として使用し、前記第２実施形態で説明した電流検出用の抵抗Rs1，Rs2を省略した。従って、その分だけ出力回路４０の回路規模を小さくすることができる。
【００９１】
尚、発明の実施形態は、上記各実施形態に限定されるものではなく以下のように実施していもよい。
・上記各実施形態では、ドライブ用ＣＭＯＳトランジスタ１１，２１，３１，４１の出力端子と出力用ＰＭＯＳＦＥＴ１２，３２のゲート又は出力用ＣＭＯＳトランジスタ２１，４１の入力端子との間に抵抗R11，R12，R22，R31，R41，R42を設けた。
【００９２】
これを、(1)ドライブ用ＣＭＯＳトランジスタ１１，２１，３１，４１を構成するＮＭＯＳＦＥＴ１１ｂ，２１ｂ，３１ｂ，４１ｂのドレインと、同ドライブ用ＣＭＯＳトランジスタ１１，２１，３１，４１の出力端子との間に抵抗R11，R12，R22，R31，R41，R42に設けてもよい。
【００９３】
又、(2)ドライブ用ＣＭＯＳトランジスタ１１，２１，３１，４１を構成するＮＭＯＳＦＥＴ１１ｂ，２１ｂ，３１ｂ，４１ｂのソースと、接地との間に抵抗R11，R12，R22，R31，R41，R42に設けてもよい。
【００９４】
さらに、(3)抵抗R11，R12，R22，R31，R41，R42を省略し、ドライブ用ＣＭＯＳトランジスタ１１，２１，３１，４１のオン抵抗で代用してもよい。
さらにまた、各実施形態の抵抗R11，R12，R22，R31，R41，R42及び(1)〜(3)を適宜組み合わせて実施してもよい。
【００９５】
・上記各実施形態は、バッテリパック２に設けた出力回路に具体化したが、例えばその他の半導体装置に内蔵された出力回路であって、待機状態において出力端子をＨレベル（高電位）にプルアップしている出力回路に具体化してもよい。
【００９６】
・上記各実施形態の出力回路では、電流制限用のＭＯＳＦＥＴ１３，２３，２４，３３，４３，４４等からなる電流制限回路を備えた出力回路であったが、電流制限回路を省略した出力回路に実施してもよい。
【００９７】
・上記第２実施形態の出力回路では、出力用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂのゲートに対してそれぞれ電流制御手段としての抵抗R21，R22を設けたが、図８に示すようにトライブ用ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２１ａとＮＭＯＳＦＥＴ２１ｂのドレインの間に１つの電流制御手段としての抵抗R23を設けて実施してもよい。この場合、抵抗の数が少なくなる分だけ回路規模を小さくすることができる。
・上記第４実施形態の出力回路では、出力用ＰＭＯＳＦＥＴ４２ａ及びＮＭＯＳＦＥＴ４２ｂのゲートに対してそれぞれ電流制御手段としての抵抗R41，R42を設けたが、図９に示すようにトライブ用ＣＭＯＳトランジスタ４１を構成するＰＭＯＳＦＥＴ４１ａとＮＭＯＳＦＥＴ４１ｂのドレインの間に１つの電流制御手段としての抵抗R43を設けて実施してもよい。この場合、抵抗の数が少なくなる分だけ回路規模を小さくすることができる。
【００９８】
【発明の効果】
請求項１〜５の発明によれば、消費電流を少なくでき電池の長寿命化を図ることができる。
【００９９】
又、加えて、出力用ＭＯＳＦＥＴの損傷を未然に防止することができる。
さらに、加えて、回路規模を小さくすることができる。
【図面の簡単な説明】
【図１】第１実施形態を説明するためのノートパソコンの斜視図
【図２】第１実施形態を説明するための出力回路の回路図
【図３】第１実施形態の出力回路の出力電圧と出力電流との関係を示す図
【図４】第２実施形態を説明するための出力回路の回路図
【図５】第３実施形態を説明するための出力回路の回路図
【図６】第３実施形態の出力回路の出力電圧と出力電流との関係を示す図
【図７】第４実施形態を説明するための出力回路の回路図
【図８】第２実施形態の変形例を説明するための出力回路の回路図
【図９】第４実施形態の変形例を説明するための出力回路の回路図
【図１０】従来の出力回路の回路図
【符号の説明】
１ ノートパソコン
２ バッテリパック
１０，２０，３０，４０ 出力回路
１１，２１，３１，４１ ドライブ用ＣＭＯＳトランジスタ
１１ａ，２１ａ，３１ａ，４１ａ ＰＭＯＳＦＥＴ
１１ｂ，２１ｂ，３１ｂ，４１ｂ ＮＭＯＳＦＥＴ
１２，３２ 出力用ＰＭＯＳＦＥＴ
２２，４２ 出力用ＣＭＯＳトランジスタ
２２ａ，４２ａ ＰＭＯＳＦＥＴ
２２ｂ，４２ｂ NＭＯＳＦＥＴ
１３，２３，３３，４３ 電流制限用ＰＭＯＳＦＥＴ
２４，４４ 電流制限用NＭＯＳＦＥＴ
R11，R21，R31，R41 抵抗
Rs 電流検出用抵抗
Rs1 第１電流検出用抵抗
Rs2 第2電流検出用抵抗
Vdd 直流電源電圧
【発明の属する技術分野】
本発明は出力回路及びバッテリパックに関するものである。
近年、ノートパソコン等の携帯電子機器は、よりバッテリの長寿命化の向上が求められている。そこで、バッテリの高能力化とともに、各種回路の消費電力を低減しバッテリの長寿命化を図る必要がある。そのために、携帯電子機器に設けられた出力回路においても消費電力の低減を図りバッテリの長寿命化に貢献する必要がある。
【０００２】
【従来の技術】
従来、携帯電子機器、例えばノートパソコンは充電可能なバッテリパックを備えている。又、長時間使用のための大容量の予備用バッテリパックを備えたものもある。バッテリパックには、ノートパソコンに装填したとき、ノートパソコン内に設けられ同パソコンにおける電力に関する各種処理動作を行う半導体デバイスに対して該バッテリパックが動作電源を正常に供給できる状態にあるかどうかを指示する制御信号を出力する出力回路が設けられている。
【０００３】
この出力回路は、バイポーラトランジスタが用いられそれをオープンコレクタにして使用されていたが、これに代わって出力損失が小さいＭＯＳＦＥＴが使用されている。出力回路に用いられるＭＯＳＦＥＴはオープンドレイン回路として使用され、ＭＯＳＦＥＴのドレインからノートパソコン内の電力に関する各種処理動作をする半導体デバイス等に制御信号が出力されるようになっている。
【０００４】
バッテリパックは、パソコン本体から着脱可能になっている。そして、バッテリパックをパソコン本体から引き出し、再び本体に装着したとき、直ちにノートパソコン内に設けられた前記半導体デバイスを動作させる必要から、出力回路のＭＯＳＦＥＴはオン状態に制御されている。
【０００５】
図１０は、従来の出力回路の一例を示す回路図でる。図１０において、Ｐチャネル型の出力用ＭＯＳＦＥＴ５１は、そのソースが電流検出用抵抗Rsを介してバッテリパックに内蔵されたリチウムイオン電池の電源電圧Vddが供給される電源線に接続されている。ＭＯＳＦＥＴ５１のドレインはバッテリパックの外部出力端子に接続されている。ＭＯＳＦＥＴ５１のゲートは、抵抗R1とでバイアス回路を構成する抵抗R2を介してドライブ用バイポーラトランジスタ５２のコレクタに接続されている。抵抗R1の一端は、電源電圧Vddが供給される電源線に接続されている。
【０００６】
そして、バイポーラトランジスタ５２のベースにHレベルの駆動制御信号SG1が抵抗R3を介して入力されると、同トランジスタ５２はオンする。トランジスタ５２のオンに基づいてＭＯＳＦＥＴ５１のゲート電圧は抵抗R1、R2からなるバイアス回路で決まる電圧まで下がり、同ＭＯＳＦＥＴ５１はオンされる。そして、外部出力端子から出力電圧Voutが制御信号としてノートパソコン内に設けられた同パソコンにおける電力に関する各種処理動作を行う半導体デバイスに対して出力される。
【０００７】
一方、Ｌレベルの駆動制御信号SG1が入力されてバイポーラトランジスタ５２はオフする。バイポーラトランジスタ５２のオフによって、ＭＯＳＦＥＴ５１のゲート電圧は電源電圧Vddまで上昇し、ＭＯＳＦＥＴ５１はオフする。
【０００８】
ところで、ＭＯＳＦＥＴ５１のソースと電源電圧Vddが供給されている電源線との間には、電流検出用抵抗Rsが接続されている。又、前記ＭＯＳＦＥＴ５１のソースには、電流制限用のバイポーラトランジスタ５３のベースに接続されている。バイポーラトランジスタ５３のコレクタはＭＯＳＦＥＴ５１のゲートに接続されている。又、バイポーラトランジスタ５３のエミッタは電源電圧Vddが供給される電源線に接続されている。
【０００９】
そして、ＭＯＳＦＥＴ５１がオン状態のとき、何らかの原因で外部出力端子が短絡すると、ＭＯＳＦＥＴ５１に大きな出力電流Ioutが流れる。この時、電流検出用抵抗Rsの端子間電圧（＝Iout×Rs）が上昇する。即ち、電流制限用バイポーラトランジスタ５３のベース・エミッタ電圧Vbeは増大し、同バイポーラトランジスタ５３のコレクタ電流がバイアス回路の抵抗R2に流れ込む。その結果、ＭＯＳＦＥＴ５１のゲート電圧は上昇、即ち、同ＭＯＳＦＥＴ５１のゲート・ソース間電圧は小さくなりＭＯＳＦＥＴ５１のオン状態となり出力電流Ioutの増大が抑えられている。
【００１０】
【発明が解決しようとする課題】
しかしながら、前記出力回路おいて、ＭＯＳＦＥＴ５１のオン時には、バイポーラトランジスタ５２はオン状態にあり常に電流が流れている。このことは、前記バッテリパックがパソコン本体から引き出され、且つ、前記短絡状態ではない時にも、ＭＯＳＦＥＴ５１はオン状態になっていることからバイポーラトランジスタ５２に電流が流れていることになる。つまり、不使用時にもＭＯＳＦＥＴ５１をドライブさせるためのバイポーラトランジスタ５２において電流が消費されていた。
【００１１】
本発明は、上記問題点を解消するためになされたものであって、その目的は無用な電力を消費することがなく電池の長寿命化を図ることができる出力回路及びバッテリパックを提供することにある。
【００１２】
【課題を解決するための手段】
請求項１〜４に記載の発明によれば、出力ＦＥＴを動作させるドライブ用ＣＭＯＳトランジスタは、その出力ＦＥＴがオン状態の時、消費電流が流れない。その結果、電池の長寿命化を図ることができる。
【００１３】
又、請求項１〜４のいずれか１に記載の発明によれば、加えて、出力ＦＥＴに大きな電流が流れたとき、検出手段がその大きな電流を検出し、電流制御手段が出力用ＭＯＳＦＥＴのゲート電圧を制御し大きな電流が流れないようにする。また、前記検出手段を出力用ＭＯＳＦＥＴのオン抵抗で代用したため、特別の抵抗を設ける必要がない。その結果、回路規模を小さくすることができる。
【００１４】
さらに、請求項４の発明によれば、加えて、ドライブ用ＣＭＯＳトランジスタを構成するＮチャネルＭＯＳＦＥＴのオン抵抗を代用するため、特別の抵抗を設ける必要がない。その結果、回路規模を小さくすることができる。
【００１６】
請求項５に記載の発明によれば、出力ＦＥＴを動作させるドライブ用ＣＭＯＳトランジスタは、その出力ＦＥＴがオン状態の時、消費電流が流れない出力回路を備えたため、電池の長寿命化を図ることができる。
【００１７】
【発明の実施の形態】
（第１実施形態）
以下、本発明をノートパソコンのバッテリパックに設けた出力回路に具体化した第１実施形態を図面に従って説明する。
【００１８】
図１において、ノートパソコン１の前側面には、バッテリパック２が装着されている。バッテリパック２は、リチウムイオン電池、そのリチウムイオン電池の充電状態を指示する制御信号を出力する出力回路が内蔵されている。バッテリパック２は、ノートパソコン１にバッテリパック２が装着されている状態で充電可能である。又、バッテリパック２は、ノートパソコン１から抜き出して専用の充電装置にて充電可能である。
【００１９】
そして、バッテリパック２は、出力回路からリチウムイオン電池の電源電圧Vddの状態を示す制御信号を出力電圧Voutとして出力するようになっていて、その出力電圧Voutはノートパソコン１内に設けられた同パソコン１における電力に関する各種処理動作を行う半導体デバイスに対して出力される。
【００２０】
図２はバッテリパック２に設けられた出力回路１０の回路図を示す。図２において、入力端子Pinに駆動制御信号SG1が入力されるドライブ用ＣＭＯＳトランジスタ１１は、そのＰチャネル型ＭＯＳＦＥＴ（以下、ＰＭＯＳＦＥＴという）１１ａのソースがリチウムイオン電池の電源電圧Vddが供給される電源線に接続され、そのＮチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳＦＥＴという）１１ｂのソースが接地された電源線に接続されている。ドライブ用ＣＭＯＳトランジスタ１１の出力端子は、電流制御手段を構成する抵抗R11を介して、出力用Ｐチャネル型ＭＯＳＦＥＴ（以下、出力用ＰＭＯＳＦＥＴという）１２のゲートに接続されている。
【００２１】
出力用ＰＭＯＳＦＥＴ１２のソースは、検出手段としての電流検出用抵抗Rsを介して直流電源電圧Vddが供給される電源線に接続されている。出力用ＰＭＯＳＦＥＴ１２のドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＰＭＯＳＦＥＴ１２は、オープンドレイン回路を形成している。バッテリパック２の外部出力端子Poは、バッテリパック２は装着された状態でノートパソコン１内の前記各半導体デバイスに対して出力電圧Voutをバッテリパック２の状態を示す制御信号として出力する。
【００２２】
又、出力用ＰＭＯＳＦＥＴ１２のソースは、電流制御手段を構成する電流制限用Ｐチャネル型ＭＯＳＦＥＴ（以下、電流制限用ＰＭＯＳＦＥＴという）１３のゲートに接続されている。電流制限用ＰＭＯＳＦＥＴ１３のソースは電源電圧Vddが供給されている電源に接続されている。電流制限用ＰＭＯＳＦＥＴ１３のドレインは出力用ＰＭＯＳＦＥＴ１２のゲートに接続されている。
【００２３】
次に、上記のように構成した出力回路１０の作用について説明する。
今、Ｌレベルの駆動制御信号SG1が入力されていると、ＣＭＯＳトランジスタ１１のＰＭＯＳＦＥＴ１１ａはオンし、ＮＭＯＳＦＥＴ１１ｂはオフしている。この時、出力用ＭＯＳＦＥＴ１２のゲートには、ＰＭＯＳＦＥＴ１１ａ及び抵抗R11を介して電源電圧Vddが供給される。従って、出力用ＭＯＳＦＥＴ１２はオフ状態になる。
【００２４】
一方、Ｈレベルの駆動制御信号SG1が入力されると、ＣＭＯＳトランジスタ１１のＰＭＯＳＦＥＴ１１ａはオフし、ＮＭＯＳＦＥＴ１１ｂはオンする。この時、出力用ＰＭＯＳＦＥＴ１２のゲート電圧は下がり、出力用ＰＭＯＳＦＥＴ１２はオン状態となる。従って、図３に示すように、出力用ＰＭＯＳＦＥＴ１２のドレイン、即ち、バッテリパック２の外部出力端子Poから出力電圧Voutが出力される。その結果、ノートパソコン１内の各半導体デバイスに電源電圧Vddが出力用ＭＯＳＦＥＴ１２を介して印加され、各半導体デバイスの負荷抵抗に基づいて出力電流Ioutが出力用ＰＭＯＳＦＥＴ１２を介して流れ込み正常に動作する。
【００２５】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poとグランド端子とがショートしたりすると、出力電流Ioutが異常に増大し電流検出用抵抗Rsの端子間電圧が上昇して、電流制限用ＰＭＯＳＦＥＴ１３のゲート電圧が電源電圧Vddより電流制限用ＰＭＯＳＦＥＴ１３の閾値電圧Vthより低くなると、同電流制限用ＰＭＯＳＦＥＴ１３はオン状態になる。
【００２６】
電流制限用ＰＭＯＳＦＥＴ１３がオン状態になると、同ＰＭＯＳＦＥＴ１３はドレイン電流が流れ始める。ドレイン電流は抵抗R11及びドライブ用ＣＭＯＳトランジスタ１１のＮＭＯＳＦＥＴ１１ｂを介して流れて、出力用ＰＭＯＳＦＥＴ１２のゲート電圧を上昇させて、出力用ＰＭＯＳＦＥＴ１２のドレイン電流（出力電流Ioutを制限させる。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても出力電流Ioutの増大が抑制される。
【００２７】
又、出力用ＰＭＯＳＦＥＴ１２がオン状態にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳＦＥＴ１３及びドライブ用ＣＭＯＳトランジスタ１１を構成するＰＭＯＳＦＥＴ１１ａはオフ状態にあるため、それぞれＰＭＯＳＦＥＴ１３又はＰＭＯＳＦＥＴ１１ａを介して電流は流れない。つまり、出力用ＰＭＯＳＦＥＴ１２がオン状態にあって出力電流Ioutが０の時には、無駄な電力は消費されない。
【００２８】
次に、上記のように構成した出力回路１０の特徴について説明する。
（１）本実施形態では、出力用ＰＭＯＳＦＥＴ１２をドライブ用ＣＭＯＳトランジスタ１１にて動作するようにした。そして、Ｈレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ１１を構成するＰＭＯＳＦＥＴ１１ａがオフ、ドライブ用ＣＭＯＳトランジスタ１１を構成するＮＭＯＳＦＥＴ１１ｂがオンになると、出力用ＰＭＯＳＦＥＴ１２がオン状態になる。
【００２９】
この時、ドライブ用ＣＭＯＳトランジスタ１１を構成するＰＭＯＳＦＥＴ１１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ１１を介して電流が流れることはない。
【００３０】
従って、出力用ＰＭＯＳＦＥＴ１２がオン状態にあるときには、出力用ＰＭＯＳＦＥＴ１２をドライブさせるため電力が消費されることはない。つまり、出力用ＰＭＯＳＦＥＴ１２がオン状態であってリチウムイオン電池の電源不使用時には、無用な電力の消費は行なわれない。その結果、リチウムイオン電池の電源の長寿命化を図ることができる。
【００３１】
（２）本実施形態では、出力電流Ioutを検出する電流検出用抵抗Rsと、同抵抗Rsの端子間電圧に基づいて出力電流Ioutを制御する電流制限用ＰＭＯＳＦＥＴ１３を設けた。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても、出力用ＰＭＯＳＦＥＴ１２を介して大きな出力電流Ioutが流れることはなく、出力用ＰＭＯＳＦＥＴ１２を損傷させることはない。
【００３２】
（第２実施形態）
次に、本発明を具体化した第２実施形態を図面に基づいて説明する。本実施形態は出力回路に特徴があるため、出力回路についてのみ説明する。
【００３３】
図４は出力回路２０の回路図を示す。図４において、入力端子Pinに駆動制御信号SG1が入力されるドライブ用ＣＭＯＳトランジスタ２１は、そのＰＭＯＳＦＥＴ２１ａのソースがリチウムイオン電池の電源電圧Vddが供給される電源線に接続され、ＮＭＯＳＦＥＴ２１ｂのソースが接地されている電源線に接続されている。ドライブ用ＣＭＯＳトランジスタ２１の出力端子は、電流制御手段を構成する抵抗R21を介して出力用ＰＭＯＳＦＥＴ２２ａのゲートに接続されている。
【００３４】
出力用ＰＭＯＳＦＥＴ２２ａのソースは、検出手段としての第１電流検出用抵抗Rs1を介して電源電圧Vddが供給される電源線が接続されている。出力用ＰＭＯＳＦＥＴ２２ａのドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＰＭＯＳＦＥＴ２２ａはオープンドレイン回路を形成している。そして、Ｈレベルの駆動制御信号SG1に基づいて出力用ＰＭＯＳＦＥＴ２２ａをオンさせることができる。
【００３５】
又、ドライブ用ＣＭＯＳトランジスタ２１の出力端子は、電流制御手段を構成する抵抗R22を介して出力用ＮＭＯＳＦＥＴ２２ｂのゲートに接続されている。出力用ＮＭＯＳＦＥＴ２２ｂのソースは、検出手段としての第２電流検出用抵抗Rs2を介して接地されている電源線に接続されている。出力用ＮＭＯＳＦＥＴ２２ｂのドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＮＭＯＳＦＥＴ２２ｂはオープンドレイン回路を形成している。そして、Ｌレベルの駆動制御信号SG1に基づいて出力用ＮＭＯＳＦＥＴ２２ｂをオンさせることができる。
【００３６】
そして、バッテリパック２の外部出力端子Poから出力される出力電圧Voutは、同バッテリパック２がパソコン本体に装着されたとき、ノートパソコン１内の前記各半導体デバイスに対して制御信号として出力される。
【００３７】
又、出力用ＰＭＯＳＦＥＴ２１ａのソースは、電流制御手段を構成する電流制限用ＰＭＯＳＦＥＴ２３のゲートに接続されている。電流制限用ＰＭＯＳＦＥＴ２３のソースは直流電源電圧Vddが供給される電源線に接続されている。電流制限用ＰＭＯＳＦＥＴ２３のドレインは出力用ＣＭＯＳＦＥＴ２２ａのゲートに接続されている。
【００３８】
さらに、出力用ＮＭＯＳＦＥＴ２２ｂのソースは、電流制御手段を構成する電流制限用NＭＯＳＦＥＴ２４のゲートに接続されている。電流制限用ＮＭＯＳＦＥＴ２４のソースは接地されている電源線に接続されている。電流制限用ＮＭＯＳＦＥＴ２４のドレインは出力用ＮＭＯＳＦＥＴ２２ｂのゲートに接続されている。
【００３９】
次に、上記のように構成した出力回路２０の作用について説明する。
今、Ｈレベルの駆動制御信号SG1が入力されてドライブ用ＣＭＯＳトランジスタ２１のＰＭＯＳＦＥＴ２１ａがオフしＮＭＯＳＦＥＴ２１ｂがオンすると、出力用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂのゲート電圧が下がる。従って、出力用ＰＭＯＳＦＥＴ２２ａがオンしＮＭＯＳＦＥＴ２２ｂがオフする。その結果、ＰＭＯＳＦＥＴ２２ａのドレイン、即ち、バッテリパック２の外部出力端子Poは出力電圧Voutが出力される。つまり、ノートパソコン１内の各半導体デバイスに電源電圧VddがＰＭＯＳＦＥＴ２２ａを介して出力電圧Voutが制御信号として印加され、各半導体デバイスの負荷抵抗に基づいて出力電流IoutがＰＭＯＳＦＥＴ２２ａを介して流れ込み正常に動作する。
【００４０】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poとグランド端子とがショートしたりすると、出力電流Ioutが異常に増大し電流検出用抵抗Rs1の端子間電圧が上昇して、電流制限用ＰＭＯＳＦＥＴ２３のゲート電圧が電源電圧Vddより電流制限用ＰＭＯＳＦＥＴ２３の閾値電圧Vthより低くなると、同電流制限用ＰＭＯＳＦＥＴ２３はオン状態になる。
【００４１】
電流制限用ＰＭＯＳＦＥＴ２３がオン状態になると、同ＰＭＯＳＦＥＴ２３はドレイン電流が流れ始める。ドレイン電流は抵抗R21及びドライブ用ＣＭＯＳトランジスタ２１のＮＭＯＳＦＥＴ２１ｂを介して流れて、出力用ＰＭＯＳＦＥＴ２２ａのゲート電圧を上昇させて、ＰＭＯＳＦＥＴ２２ａのドレイン電流（出力電流Iout）を制限させる。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても出力電流Ioutの増大が抑制される。
【００４２】
又、出力用ＰＭＯＳＦＥＴ２２ａがオン状態にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳＦＥＴ２３及びドライブ用ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２１ａはオフ状態にあるため、それぞれＰＭＯＳＦＥＴ２３又はＰＭＯＳＦＥＴ２１ａを介して電流は流れない。つまり、ＰＭＯＳＦＥＴ２２ａがオン状態にあって出力電流Ioutが０の時には、無駄な電力は消費されない。
【００４３】
一方、Ｌレベルの駆動制御信号SG1がドライブ用ＣＭＯＳトランジスタ２１の入力端子Pinに入力されると、同Ｌレベルの駆動制御信号SG1に基づいてドライブ用ＣＭＯＳトランジスタ２１のＰＭＯＳＦＥＴ２１ａがオンしＮＭＯＳＦＥＴ２１ｂがオフして出力用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂのゲート電圧が上がる。従って、出力用ＰＭＯＳＦＥＴ２２ａがオフし出力用ＮＭＯＳＦＥＴ２２ｂがオンする。その結果、ＮＭＯＳＦＥＴ２２ｂのドレイン、即ち、バッテリパック２の外部出力端子Poは出力電圧Vout（＝０）が出力される。つまり、出力用ＮＭＯＳＦＥＴ２２ｂに前記半導体デバイスから電流が流れ込み正常に動作する。
【００４４】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poと電源電圧Vddを出力する端子とがショートしたりすると、流れ込む電流が異常に増大し電流検出用抵抗Rs2の端子間電圧が上昇して、電流制限用ＮＭＯＳＦＥＴ２４のゲート電圧が電流制限用ＰＭＯＳＦＥＴ２４の閾値電圧Vthより高くなると、同電流制限用ＰＭＯＳＦＥＴ２４はオン状態になる。
【００４５】
電流制限用ＮＭＯＳＦＥＴ２４がオン状態になると、ドレイン電流が流れる。ドレイン電流はドライブ用ＣＭＯＳトランジスタ２１のＰＭＯＳＦＥＴ２１ａ及びを抵抗R22を介して流れて、出力用ＮＭＯＳＦＥＴ２２ｂのゲート電圧を下げて、ＮＭＯＳＦＥＴ２２ｂのドレイン電流（出力電流Iout）を制限させる。
【００４６】
又、出力用ＮＭＯＳＦＥＴ２２ｂがオン状態にあって流れ込む電流が０の時、電流制限用ＮＭＯＳＦＥＴ２４及びドライブ用ＣＭＯＳトランジスタ２１を構成するＮＭＯＳＦＥＴ２１ｂはオフ状態にあるため、それぞれＮＭＯＳＦＥＴ２４又はＮＭＯＳＦＥＴ２１ｂを介して電流は流れない。つまり、出力用ＮＭＯＳＦＥＴ２２ｂがオン状態にあって流れ込む電流が０の時には、無駄な電力は消費されない。
【００４７】
次に、上記のように構成した出力回路２０の特徴について説明する。
（１）本実施形態では、ドライブ用ＣＭＯＳトランジスタ２１にてドライブされる出力用トランジスタを出力用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂにて構成し、電源電圧Vddと接地電圧（０ボルト）の２通りの出力電圧Voutを出力することができる。
【００４８】
（２）本実施形態では、出力用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂをドライブ用ＣＭＯＳトランジスタ２１にて動作するようにした。そして、Ｈレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２１ａがオフ、ドライブ用ＣＭＯＳトランジスタ２１を構成するＮＭＯＳＦＥＴ２１ｂがオンになると、出力用ＰＭＯＳＦＥＴ２２ａはオン状態になる。
【００４９】
この時、ドライブ用ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ２１を介して電流が流れることはない。
【００５０】
従って、出力用ＰＭＯＳＦＥＴ２２ａがオン状態にあるときには、同出力用ＰＭＯＳＦＥＴ２２ａをドライブさせるため電力が消費されることはない。
又、Ｌレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２１ａがオン、ドライブ用ＣＭＯＳトランジスタ２１を構成するＮＭＯＳＦＥＴ２１ｂがオフになると、出力用ＮＭＯＳＦＥＴ２２ｂがオン状態になる。この時、ドライブ用ＣＭＯＳトランジスタ２１を構成するＮＭＯＳＦＥＴ２１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ２１を介して電流が流れることはない。
【００５１】
従って、出力用ＮＭＯＳＦＥＴ２２ｂがオン状態にあるときには、同出力用ＮＭＯＳＦＥＴ２２ｂをドライブさせるため電力が消費されることはない。
（３）本実施形態では、出力電流Ioutを検出する電流検出用抵抗Rs1と、同抵抗Rs1の端子間電圧に基づいて出力電流Ioutを制御する電流制限用ＰＭＯＳＦＥＴ２３を設けた。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても、ＰＭＯＳＦＥＴ２２ａを介して大きな出力電流Ioutが流れることはなく、ＰＭＯＳＦＥＴ２２ａを損傷させることはない。
【００５２】
又、ＮＭＯＳＦＥＴ２２ｂに流れ込む電流を検出する電流検出用抵抗Rs2と、同抵抗Rs2の端子間電圧に基づいてその流れ込む電流を制御する電流制限用ＮＭＯＳＦＥＴ２４を設けた。従って、何らかの原因で半導体デバイスが短絡しても、ＮＭＯＳＦＥＴ２２ｂに大きな電流が流れることはなく、ＮＭＯＳＦＥＴ２２ｂを損傷させることはない。
【００５３】
（第３実施形態）
次に、本発明を具体化した第３実施形態を図面に基づいて説明する。本実施形態は出力回路に特徴があるため、出力回路についてのみ説明する。
【００５４】
図５は出力回路３０の回路図を示す。図５において、入力端子Pinに駆動制御信号SG1が入力されるドライブ用ＣＭＯＳトランジスタ３１は、そのＰＭＯＳＦＥＴ３１ａのソースがリチウムイオン電池の電源電圧Vddが供給される電源線に接続され、そのＮＭＯＳＦＥＴ３１ｂのソースが接地されている電源線に接続されている。ドライブ用ＣＭＯＳトランジスタ３１の出力端子は、電流制御手段を構成する抵抗R31を介して、出力用ＰＭＯＳＦＥＴ３２のゲートに接続されている。
【００５５】
出力用ＰＭＯＳＦＥＴ３２のソースは、電源電圧Vddが供給される電源線に接続されている。出力用ＰＭＯＳＦＥＴ３２のドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＰＭＯＳＦＥＴ３２は、オープンドレイン回路を形成している。そして、バッテリパック２の外部出力端子Poからに出力電圧Voutは、バッテリパック２は装着された状態でノートパソコン１内の前記各半導体デバイスに制御信号として出力される。
【００５６】
又、出力用ＰＭＯＳＦＥＴ３２のドレインは、電流制御手段を構成する電流制限用ＰＭＯＳＦＥＴ３３のゲートに接続されている。電流制限用ＰＭＯＳＦＥＴ３３のソースは直流電源電圧Vddが供給されている電源線に接続されている。電流制限用ＰＭＯＳＦＥＴ３３のドレインは出力用ＰＭＯＳＦＥＴ３２のゲートに接続されている。
【００５７】
次に、上記のように構成した出力回路３０の作用について説明する。
今、Ｌレベルの駆動制御信号SG1が入力されていると、ＣＭＯＳトランジスタ３１のＰＭＯＳＦＥＴ３１ａはオンし、ＮＭＯＳＦＥＴ３１ｂはオフしている。この時、出力用ＭＯＳＦＥＴ３２のゲートには、ＰＭＯＳＦＥＴ３１ａ及び抵抗R31を介して電源電圧Vddが供給される。従って、出力用ＭＯＳＦＥＴ３２はオフ状態になる。
【００５８】
一方、Ｈレベルの駆動制御信号SG1が入力されると、ＣＭＯＳトランジスタ３１のＰＭＯＳＦＥＴ３１ａはオフし、ＮＭＯＳＦＥＴ３１ｂはオンする。この時、出力用ＰＭＯＳＦＥＴ３２のゲート電圧は下がり、出力用ＰＭＯＳＦＥＴ３２はオン状態となる。従って、図６に示すように、出力用ＰＭＯＳＦＥＴ３２のドレイン、即ち、バッテリパック２の外部出力端子Poから出力電圧Voutが制御信号として出力される。
【００５９】
その結果、ノートパソコン１内の前記各半導体デバイスに出力電圧Voutが出力用ＭＯＳＦＥＴ３２を介して制御信号として供給され、その各半導体デバイスの負荷抵抗に基づいて出力電流Ioutが出力用ＰＭＯＳＦＥＴ３２を介して流れ込み正常に動作する。
【００６０】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poとグランド端子とがショートしたりすると、出力電流Ioutが異常に増大し出力用ＰＭＯＳＦＥＴ３２のオン抵抗Ronに基づいてソース・ドレイン間電圧（オン電圧＝Ron×Iout）が上昇して、電流制限用ＰＭＯＳＦＥＴ３３のゲート電圧が電源電圧Vddより電流制限用ＰＭＯＳＦＥＴ３３の閾値電圧Vthより低くなると、同電流制限用ＰＭＯＳＦＥＴ３３はオン状態になる。
【００６１】
電流制限用ＰＭＯＳＦＥＴ３３がオン状態になると、同ＰＭＯＳＦＥＴ３３はドレイン電流が流れ始める。ドレイン電流は抵抗R31及びドライブ用ＣＭＯＳトランジスタ３１のＮＭＯＳＦＥＴ３１ｂを介して流れて、出力用ＰＭＯＳＦＥＴ３２のゲート電圧を上昇させて、出力用ＰＭＯＳＦＥＴ３２をドレイン電流（出力電流Vout）を制限させる。
【００６２】
この時、抵抗R31の値によって、最大の出力電流Ioutが制御される。つまり、図６に示すように、抵抗R31が大きな値ほど、最大の出力電流Ioutは小さくなる。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても出力電流Ioutの増大が抑制される。
【００６３】
又、出力用ＰＭＯＳＦＥＴ３２がオン状態にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳＦＥＴ３３及びドライブ用ＣＭＯＳトランジスタ３１を構成するＰＭＯＳＦＥＴ３１ａはオフ状態にあるため、それぞれＰＭＯＳＦＥＴ３３又はＰＭＯＳＦＥＴ３１ａを介して電流は流れない。つまり、出力用ＰＭＯＳＦＥＴ３２がオン状態にあって出力電流Ioutが０の時には、無駄な電力は消費されない。
【００６４】
次に、上記のように構成した出力回路３０の特徴について説明する。
（１）本実施形態では、出力用ＰＭＯＳＦＥＴ３２のオン抵抗Ronを電流検出段の抵抗として使用し、前記第１実施形態で説明した電流検出用の抵抗Rsを省略した。従って、その分だけ出力回路３０の回路規模を小さくすることができる。
【００６５】
（２）本実施形態では、出力用ＰＭＯＳＦＥＴ３２をドライブ用ＣＭＯＳトランジスタ３１にて動作するようにした。そして、Ｈレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ３１を構成するＰＭＯＳＦＥＴ３１ａがオフ、ドライブ用ＣＭＯＳトランジスタ３１を構成するＮＭＯＳＦＥＴ３１ｂがオンにななると、出力用ＰＭＯＳＦＥＴ３２がオン状態になる。
【００６６】
この時、ドライブ用ＣＭＯＳトランジスタ３１を構成するＰＭＯＳＦＥＴ３１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ３１を介して電流が流れることはない。
【００６７】
従って、出力用ＰＭＯＳＦＥＴ３２をオン状態のあるときには、同出力用ＰＭＯＳＦＥＴ３２をドライブさせるためのドライブ用ＣＭＯＳトランジスタ３１の電力消費はない。
【００６８】
（３）本実施形態では、出力電流Ioutを検出する出力用ＰＭＯＳＦＥＴ３２のソース・ドレイン間電圧（オン電圧）に基づいて出力電流Ioutを制御する電流制限用ＰＭＯＳＦＥＴ３３を設けた。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても、出力用ＰＭＯＳＦＥＴ３２を介して大きな出力電流Ioutが流れることはなく、出力用ＰＭＯＳＦＥＴ１２を損傷させることはない。
【００６９】
（第４実施形態）
次に、本発明を具体化した第４実施形態を図面に基づいて説明する。本実施形態は出力回路に特徴があるため、出力回路についてのみ説明する。
【００７０】
図７は出力回路４０の回路図を示す。図７において、入力端子Pinに駆動制御信号SG1が入力されるドライブ用ＣＭＯＳトランジスタ４１は、そのＰＭＯＳＦＥＴ４１ａのソースがリチウムイオン電池の電源電圧Vddが供給される電源線に接続され、ＮＭＯＳＦＥＴ４１ｂのソースが接地されている電源線に接続されている。ドライブ用ＣＭＯＳトランジスタ４１の出力端子は、電流制御手段を構成する抵抗R41を介して、出力用ＰＭＯＳＦＥＴ４２ａのゲートに接続されている。
【００７１】
出力用ＰＭＯＳＦＥＴ４２ａのソースは、リチウムイオン電池の電源電圧Vddが供給される電源線に接続されている。出力用ＰＭＯＳＦＥＴ４２ａのドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＰＭＯＳＦＥＴ４２ａはオープンドレイン回路を形成している。そして、Ｈレベルの駆動制御信号SG1に基づいて出力用ＰＭＯＳＦＥＴ４２ａをオンさせることができる。
【００７２】
又、ドライブ用ＣＭＯＳトランジスタ４１の出力端子は、電流制御手段を構成する抵抗R42を介して、出力用ＮＭＯＳＦＥＴ４２ｂのゲートに接続されている。出力用ＮＭＯＳＦＥＴ４２ｂのソースは接地されている電源線に接続されている。出力用ＮＭＯＳＦＥＴ４２ｂのドレインは、バッテリパック２の外部出力端子Poに接続されている。つまり、出力用ＮＭＯＳＦＥＴ４２ｂはオープンドレイン回路を形成している。そして、Ｈレベルの駆動制御信号SG1に基づいて出力用ＮＭＯＳＦＥＴ４２ｂをオンさせることができ、Ｌレベルの駆動制御信号SG1に基づいて出力用ＮＭＯＳＦＥＴ４２ｂをオンさせることができる。
【００７３】
そして、バッテリパック２の外部出力端子Poから出力される出力電圧Voutは同バッテリパック２がパソコン本体に装着されたとき、ノートパソコン１内の前記各半導体デバイスに制御信号として出力される。
【００７４】
又、出力用ＰＭＯＳＦＥＴ４２ａのドレインは、電流制御手段を構成する電流制限用ＰＭＯＳＦＥＴ４３のゲートに接続されている。電流制限用ＰＭＯＳＦＥＴ４３のソースは直流電源電圧Vddが供給されている電源線に接続されている。電流制限用ＰＭＯＳＦＥＴ４３のドレインは出力用ＰＭＯＳＦＥＴ４２ａのゲートに接続されている。
【００７５】
さらに、出力用ＮＭＯＳＦＥＴ４２ｂのソースは、電流制御手段を構成する電流制限用NＭＯＳＦＥＴ４４のゲートに接続されている。電流制限用ＰＭＯＳＦＥＴ４４のソースは接地されている電源線に接続されている。電流制限用ＰＭＯＳＦＥＴ４４のドレインは出力用ＮＭＯＳＦＥＴ４２ｂのゲートに接続されている。
【００７６】
次に、上記のように構成した出力回路４０の作用について説明する。
今、Ｈレベルの駆動制御信号SG1が入力されてドライブ用ＣＭＯＳトランジスタ４１のＰＭＯＳＦＥＴ４１ａがオフしＮＭＯＳＦＥＴ４１ｂがオンすると、出力用ＰＭＯＳＦＥＴ４２ａ及びＮＭＯＳＦＥＴ４２ｂのゲート電圧が下がる。従って、出力用ＰＭＯＳＦＥＴ４２ａがオンしＮＭＯＳＦＥＴ４２ｂがオフする。その結果、ＰＭＯＳＦＥＴ４２ａのドレイン、即ち、バッテリパック２の外部出力端子Poは出力電圧Voutが出力される。つまり、ノートパソコン１内の各半導体デバイスに電源電圧VddがＰＭＯＳＦＥＴ４２ａを介して出力電圧Voutとして出力され、各半導体デバイスの負荷抵抗に基づいて出力電流IoutがＰＭＯＳＦＥＴ４２ａを介して流れ込み正常に動作する。
【００７７】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poとグランド端子とがショートしたりすると、出力電流Ioutが異常に増大しＰＭＯＳＦＥＴ４２ａのオン抵抗に基づいてソース・ドレイン間電圧（オン電圧）が上昇する。この上昇によって電流制限用ＰＭＯＳＦＥＴ４３のゲート電圧が電源電圧Vddより電流制限用ＰＭＯＳＦＥＴ４３の閾値電圧Vthより低くなると、同電流制限用ＰＭＯＳＦＥＴ４３はオン状態になる。
【００７８】
電流制限用ＰＭＯＳＦＥＴ４３がオン状態になると、同ＰＭＯＳＦＥＴ４３はドレイン電流が流れ始める。ドレイン電流は抵抗R41及びドライブ用ＣＭＯＳトランジスタ４１のＮＭＯＳＦＥＴ４１ｂを介して流れて、出力用ＰＭＯＳＦＥＴ４２ｂのゲート電圧を上昇させて、ＰＭＯＳＦＥＴ４２ａのドレイン電流（出力電流Vout）を制限する。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても出力電流Ioutの増大が抑制される。
【００７９】
又、出力用ＰＭＯＳＦＥＴ４２ａがオン状態にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳＦＥＴ４３及びドライブ用ＣＭＯＳトランジスタ４１を構成するＰＭＯＳＦＥＴ４１ａはオフ状態にあるため、それぞれＰＭＯＳＦＥＴ４３又はＰＭＯＳＦＥＴ４１ａを介して電流は流れない。つまり、ＰＭＯＳＦＥＴ４２ａがオン状態にあって出力電流Ioutが０の時には、無駄な電力は消費されない。
【００８０】
一方、Ｌレベルの駆動制御信号SG1がドライブ用ＣＭＯＳトランジスタ４１の入力端子Pinに入力されると、Ｌレベルの駆動制御信号SG1に基づいてドライブ用ＣＭＯＳトランジスタ４１のＰＭＯＳＦＥＴ４１ａがオンしＮＭＯＳＦＥＴ４１ｂがオフして出力用ＰＭＯＳＦＥＴ４２ａ及びＮＭＯＳＦＥＴ４２ｂのゲート電圧が上がる。従って、出力用ＰＭＯＳＦＥＴ４２ａがオフしＮＭＯＳＦＥＴ４２ｂがオンする。その結果、ＮＭＯＳＦＥＴ４２ｂのドレイン、即ち、バッテリパック２の外部出力端子Poは出力電圧Voutが出力される。つまり、ノートパソコン１内の各半導体デバイスに接地電圧（０ボルト）がＮＭＯＳＦＥＴ４２ｂを介して出力電圧Voutとして出力され、各半導体デバイスの負荷抵抗に基づいて出力電流IoutがＮＭＯＳＦＥＴ４２ｂを介して流れ込み正常に動作する。
【００８１】
次にバッテリパック２をノートパソコン１から抜き出した状態で、不用意に外部出力端子Poと電源電圧Vddを出力する端子とがショートしたりすると、流れ込む電流が異常に増大しＮＭＯＳＦＥＴ４２ｂのオン抵抗に基づいてソース・ドレイン間電圧（オン電圧）が上昇して、電流制限用ＮＭＯＳＦＥＴ４４のゲート電圧が電流制限用ＰＭＯＳＦＥＴ４４の閾値電圧Vthより高くなると、同電流制限用ＰＭＯＳＦＥＴ４４はオン状態になる。
【００８２】
電流制限用ＮＭＯＳＦＥＴ４４がオン状態になると、出力用ＮＭＯＳＦＥＴ４２ｂのゲート電圧を下げて、ＮＭＯＳＦＥＴ４２ｂのドレイン電流（出力電流Iout）を制限させる。従って、何らかの原因で半導体デバイスが短絡してもＮＭＯＳＦＥＴ４２ｂに流れる電流の増大が抑制される。
【００８３】
又、出力用ＮＭＯＳＦＥＴ４２ｂがオン状態にあって流れ込む電流が０の時、電流制限用ＮＭＯＳＦＥＴ４４及びドライブ用ＣＭＯＳトランジスタ４１を構成するＮＭＯＳＦＥＴ４１ｂはオフ状態にあるため、それぞれＮＭＯＳＦＥＴ４４又はＮＭＯＳＦＥＴ４１ｂを介して電流は流れない。つまり、ＮＭＯＳＦＥＴ４２ｂがオン状態にあって流れ込む電流が０の時には、無駄な電力は消費されない。
【００８４】
次に、上記のように構成した出力回路４０の特徴について説明する。
（１）本実施形態では、ドライブ用ＣＭＯＳトランジスタ４１にてドライブされる出力用トランジスタを出力用ＰＭＯＳＦＥＴ４２ａ及びＮＭＯＳＦＥＴ４２ｂにて構成した。電源電圧Vddと接地電圧（０ボルト）の２通りの出力電圧Voutを出力することができる。
【００８５】
（２）本実施形態では、出力用ＣＭＯＳトランジスタ４２をドライブ用ＣＭＯＳトランジスタ４１にて動作するようにした。そして、Ｈレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ４１を構成するＰＭＯＳＦＥＴ４１ａがオフ、ドライブ用ＣＭＯＳトランジスタ４１を構成するＮＭＯＳＦＥＴ４１ｂがオンになると、出力用ＰＭＯＳＦＥＴ４２ａはオン状態になる。
【００８６】
この時、ドライブ用ＣＭＯＳトランジスタ４１を構成するＰＭＯＳＦＥＴ４１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ４１を介して電流が流れることはない。
【００８７】
従って、出力用ＰＭＯＳＦＥＴ４２ａがオン状態にあるときには、同出力用ＰＭＯＳＦＥＴ４２ａをドライブさせるため電力が消費されることはない。
又、Ｌレベルの駆動制御信号SG1に応答してドライブ用ＣＭＯＳトランジスタ４１を構成するＰＭＯＳＦＥＴ４１ａがオン、ドライブ用ＣＭＯＳトランジスタ４１を構成するＮＭＯＳＦＥＴ４１ｂがオフになると、出力用ＮＭＯＳＦＥＴ４２ｂがオン状態になる。この時、ドライブ用ＣＭＯＳトランジスタ４１を構成するＮＭＯＳＦＥＴ４１ａがオフになっているため、ドライブ用ＣＭＯＳトランジスタ４１を介して電流が流れることはない。
【００８８】
従って、出力用ＮＭＯＳＦＥＴ４２ｂがオン状態にあるときには、同出力用ＮＭＯＳＦＥＴ４２ｂをドライブさせるため電力が消費されることはない。
（３）本実施形態では、ＰＭＯＳＦＥＴ４２ａのソース・ドレイン間電圧（オン電圧）に基づいて出力電流Ioutを制御する電流制限用ＰＭＯＳＦＥＴ４３を設けた。従って、何らかの原因でバッテリパック２の外部出力端子Poが短絡しても、ＰＭＯＳＦＥＴ４２ａを介して大きな出力電流Ioutが流れることはなく、ＰＭＯＳＦＥＴ４２ａを損傷させることはない。
【００８９】
又、ＮＭＯＳＦＥＴ４２ｂのソース・ドレイン間電圧（オン電圧）に基づいてその流れ込む電流を制御する電流制限用ＮＭＯＳＦＥＴ４４を設けた。従って、何らかの原因で半導体デバイスが短絡しても、ＮＭＯＳＦＥＴ４２ｂに大きな電流が流れることはなく、ＮＭＯＳＦＥＴ４２ｂを損傷させることはない。
【００９０】
（４）本実施形態では、ＰＭＯＳＦＥＴ４２ａ、ＮＭＯＳＦＥＴ４２ｂのオン抵抗を電流検出手段としての抵抗として使用し、前記第２実施形態で説明した電流検出用の抵抗Rs1，Rs2を省略した。従って、その分だけ出力回路４０の回路規模を小さくすることができる。
【００９１】
尚、発明の実施形態は、上記各実施形態に限定されるものではなく以下のように実施していもよい。
・上記各実施形態では、ドライブ用ＣＭＯＳトランジスタ１１，２１，３１，４１の出力端子と出力用ＰＭＯＳＦＥＴ１２，３２のゲート又は出力用ＣＭＯＳトランジスタ２１，４１の入力端子との間に抵抗R11，R12，R22，R31，R41，R42を設けた。
【００９２】
これを、(1)ドライブ用ＣＭＯＳトランジスタ１１，２１，３１，４１を構成するＮＭＯＳＦＥＴ１１ｂ，２１ｂ，３１ｂ，４１ｂのドレインと、同ドライブ用ＣＭＯＳトランジスタ１１，２１，３１，４１の出力端子との間に抵抗R11，R12，R22，R31，R41，R42に設けてもよい。
【００９３】
又、(2)ドライブ用ＣＭＯＳトランジスタ１１，２１，３１，４１を構成するＮＭＯＳＦＥＴ１１ｂ，２１ｂ，３１ｂ，４１ｂのソースと、接地との間に抵抗R11，R12，R22，R31，R41，R42に設けてもよい。
【００９４】
さらに、(3)抵抗R11，R12，R22，R31，R41，R42を省略し、ドライブ用ＣＭＯＳトランジスタ１１，２１，３１，４１のオン抵抗で代用してもよい。
さらにまた、各実施形態の抵抗R11，R12，R22，R31，R41，R42及び(1)〜(3)を適宜組み合わせて実施してもよい。
【００９５】
・上記各実施形態は、バッテリパック２に設けた出力回路に具体化したが、例えばその他の半導体装置に内蔵された出力回路であって、待機状態において出力端子をＨレベル（高電位）にプルアップしている出力回路に具体化してもよい。
【００９６】
・上記各実施形態の出力回路では、電流制限用のＭＯＳＦＥＴ１３，２３，２４，３３，４３，４４等からなる電流制限回路を備えた出力回路であったが、電流制限回路を省略した出力回路に実施してもよい。
【００９７】
・上記第２実施形態の出力回路では、出力用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂのゲートに対してそれぞれ電流制御手段としての抵抗R21，R22を設けたが、図８に示すようにトライブ用ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２１ａとＮＭＯＳＦＥＴ２１ｂのドレインの間に１つの電流制御手段としての抵抗R23を設けて実施してもよい。この場合、抵抗の数が少なくなる分だけ回路規模を小さくすることができる。
・上記第４実施形態の出力回路では、出力用ＰＭＯＳＦＥＴ４２ａ及びＮＭＯＳＦＥＴ４２ｂのゲートに対してそれぞれ電流制御手段としての抵抗R41，R42を設けたが、図９に示すようにトライブ用ＣＭＯＳトランジスタ４１を構成するＰＭＯＳＦＥＴ４１ａとＮＭＯＳＦＥＴ４１ｂのドレインの間に１つの電流制御手段としての抵抗R43を設けて実施してもよい。この場合、抵抗の数が少なくなる分だけ回路規模を小さくすることができる。
【００９８】
【発明の効果】
請求項１〜５の発明によれば、消費電流を少なくでき電池の長寿命化を図ることができる。
【００９９】
又、加えて、出力用ＭＯＳＦＥＴの損傷を未然に防止することができる。
さらに、加えて、回路規模を小さくすることができる。
【図面の簡単な説明】
【図１】第１実施形態を説明するためのノートパソコンの斜視図
【図２】第１実施形態を説明するための出力回路の回路図
【図３】第１実施形態の出力回路の出力電圧と出力電流との関係を示す図
【図４】第２実施形態を説明するための出力回路の回路図
【図５】第３実施形態を説明するための出力回路の回路図
【図６】第３実施形態の出力回路の出力電圧と出力電流との関係を示す図
【図７】第４実施形態を説明するための出力回路の回路図
【図８】第２実施形態の変形例を説明するための出力回路の回路図
【図９】第４実施形態の変形例を説明するための出力回路の回路図
【図１０】従来の出力回路の回路図
【符号の説明】
１ ノートパソコン
２ バッテリパック
１０，２０，３０，４０ 出力回路
１１，２１，３１，４１ ドライブ用ＣＭＯＳトランジスタ
１１ａ，２１ａ，３１ａ，４１ａ ＰＭＯＳＦＥＴ
１１ｂ，２１ｂ，３１ｂ，４１ｂ ＮＭＯＳＦＥＴ
１２，３２ 出力用ＰＭＯＳＦＥＴ
２２，４２ 出力用ＣＭＯＳトランジスタ
２２ａ，４２ａ ＰＭＯＳＦＥＴ
２２ｂ，４２ｂ NＭＯＳＦＥＴ
１３，２３，３３，４３ 電流制限用ＰＭＯＳＦＥＴ
２４，４４ 電流制限用NＭＯＳＦＥＴ
R11，R21，R31，R41 抵抗
Rs 電流検出用抵抗
Rs1 第１電流検出用抵抗
Rs2 第2電流検出用抵抗
Vdd 直流電源電圧
Claims (5)
- オープンドレイン回路を形成する出力用ＭＯＳＦＥＴと、
入力端子に駆動制御信号を入力し、出力端子が出力用ＭＯＳＦＥＴのゲートに接続されたドライブ用ＣＭＯＳトランジスタと
前記出力用ＭＯＳＦＥＴを流れる電流を検出する検出手段と、
その検出手段の検出に基づいて前記出力用ＭＯＳＦＥＴのゲート電圧を制御する電流制御手段とを備え、
前記電流制御手段は、
前記検出手段の検出信号に基づいてオン動作する電流制限用ＭＯＳＦＥＴと、
前記出力用ＭＯＳＦＥＴのゲートから前記ドライブ用ＣＭＯＳトランジスタを介して接地される間の回路中に設けられ前記電流制限用ＭＯＳＦＥＴのオン電流が流れる抵抗と
からなり、
前記検出手段は、出力用ＭＯＳＦＥＴのオン抵抗であることを特徴とする出力回路。 - 請求項１に記載の出力回路において、
前記出力用ＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴ又はＮチャネルＭＯＳＦＥＴであることを特徴とする出力回路。 - 請求項１に記載の出力回路において、
前記出力用ＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴからなる出力用ＭＯＳＦＥＴであることを特徴とする出力回路。 - 請求項１〜３のいずれか１項に記載の出力回路において、
前記抵抗は、出力用ＭＯＳＦＥＴのゲートと前記ドライブ用ＣＭＯＳトランジスタとの間に設けた抵抗、又は、前記ドライブ用ＣＭＯＳトランジスタを構成するＮチャネルＭＯＳＦＥＴのオン抵抗であることを特徴とする出力回路。 - 請求項１〜４のいずれか１項に記載の出力回路を備えたバッテリパック。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05404899A JP4456194B2 (ja) | 1999-03-02 | 1999-03-02 | 出力回路及びバッテリパック |
| TW089103500A TW479391B (en) | 1999-03-02 | 2000-02-29 | Output circuit and battery pack |
| US09/516,785 US6218810B1 (en) | 1999-03-02 | 2000-03-01 | Output circuit and battery pack |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05404899A JP4456194B2 (ja) | 1999-03-02 | 1999-03-02 | 出力回路及びバッテリパック |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000250641A JP2000250641A (ja) | 2000-09-14 |
| JP4456194B2 true JP4456194B2 (ja) | 2010-04-28 |
Family
ID=12959735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05404899A Expired - Fee Related JP4456194B2 (ja) | 1999-03-02 | 1999-03-02 | 出力回路及びバッテリパック |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6218810B1 (ja) |
| JP (1) | JP4456194B2 (ja) |
| TW (1) | TW479391B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768225B2 (en) * | 2001-08-30 | 2004-07-27 | Digipower Manufacturing Inc. | Multiple power sources control system |
| US7583055B2 (en) * | 2004-10-14 | 2009-09-01 | Dell Products L.P. | Information handling system capable of operating with a power adapter having a power rating lower than the information handling system's power rating |
| US7725182B2 (en) * | 2005-05-31 | 2010-05-25 | Marvell World Trade Ltd. | Power distribution system for a medical device |
| US7610498B2 (en) * | 2005-05-31 | 2009-10-27 | Marvell World Trade Ltd. | Very low voltage power distribution for mobile devices |
| TWI390821B (zh) | 2009-02-10 | 2013-03-21 | Chroma Ate Inc | 電池充放電裝置及電池充放電方法 |
| WO2015045338A1 (ja) * | 2013-09-30 | 2015-04-02 | パナソニックＩｐマネジメント株式会社 | 通信装置ならびにモータ制御装置 |
| CA2924994A1 (en) | 2013-11-05 | 2015-05-14 | Abbott Diabetes Care Inc. | Systems, devices, and methods for control of a power supply connection |
| JP7003394B2 (ja) * | 2016-09-06 | 2022-01-20 | 株式会社村田製作所 | 二次電池用電解液、二次電池、電池パック、電動車両、電力貯蔵システム、電動工具および電子機器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05268724A (ja) | 1992-03-18 | 1993-10-15 | Mitsubishi Electric Corp | 出力保護回路 |
| US5764028A (en) * | 1995-12-15 | 1998-06-09 | Compaq Computer Corporation | Battery pack with single charge-inhibit/regulator transistor |
| US5867008A (en) * | 1996-06-05 | 1999-02-02 | Double-Time Battery Corporation | Overcharge protection circuitry for rechargeable battery pack |
-
1999
- 1999-03-02 JP JP05404899A patent/JP4456194B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-29 TW TW089103500A patent/TW479391B/zh not_active IP Right Cessation
- 2000-03-01 US US09/516,785 patent/US6218810B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000250641A (ja) | 2000-09-14 |
| US6218810B1 (en) | 2001-04-17 |
| TW479391B (en) | 2002-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313610B1 (en) | Battery protection circuit employing active regulation of charge and discharge devices | |
| CN1900875B (zh) | 电压调节器 | |
| US7457092B2 (en) | Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost | |
| US8581552B2 (en) | Battery state monitoring circuitry with low power consumption during a stand-by-state of a battery pack | |
| US8164309B2 (en) | Battery charging system with trickle charging/discharging control | |
| US8242747B2 (en) | Charging control circuit capable of constant current charging | |
| US6809578B2 (en) | Stable voltage generating circuit | |
| US20110169457A1 (en) | Battery pack | |
| US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| JP3872476B2 (ja) | 充放電制御回路と充電式電源装置 | |
| US10802079B2 (en) | System and method for bidirectional current sense circuits | |
| JP2004364280A (ja) | 線形および飽和領域で動作可能なパワーｍｏｓｆｅｔ用電流センス | |
| JP4456194B2 (ja) | 出力回路及びバッテリパック | |
| KR101751547B1 (ko) | 출력 회로, 온도 스위치 ｉｃ, 및 전지 팩 | |
| US7414442B2 (en) | Buffer circuit and integrated circuit | |
| JPH08140281A (ja) | 充電装置 | |
| US6246272B1 (en) | Power supply voltage detecting apparatus | |
| US7859234B2 (en) | Switch circuit to control on/off of a high voltage source | |
| US5686814A (en) | Battery circuit for supplying power to an electronic device | |
| JP2623934B2 (ja) | 電流検出回路 | |
| JP2007097294A (ja) | 電源供給制御回路 | |
| US6320355B1 (en) | Low power consumption circuit and secondary battery cell protection circuit | |
| JPH10154924A (ja) | Ｃｍｏｓヒステリシス回路 | |
| US11409350B1 (en) | Automatic sleep circuit | |
| JP7345416B2 (ja) | 充放電制御装置及びバッテリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |