JP4442569B2 - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP4442569B2 JP4442569B2 JP2006020094A JP2006020094A JP4442569B2 JP 4442569 B2 JP4442569 B2 JP 4442569B2 JP 2006020094 A JP2006020094 A JP 2006020094A JP 2006020094 A JP2006020094 A JP 2006020094A JP 4442569 B2 JP4442569 B2 JP 4442569B2
- Authority
- JP
- Japan
- Prior art keywords
- data line
- electro
- insulating film
- optical device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
また、本発明の一実施形態に係る電気光学装置によれば、前記走査線と重なるように、隣合う画素電極間に島状に形成され、前記画素電位側電極と前記薄膜トランジスタとを電気的に接続する中継層をさらに有し、前記中継層は前記隣合う画素電極の対向する端部に重なるように配置され、かつ前記データ線と同一工程にて形成されることを特徴とする。
また、本発明の一実施形態に係る電気光学装置によれば、前記第1層間絶縁膜は、平坦化処理が施されていることを特徴とする請求項1に記載の電気光学装置。
また、本発明の電気光学装置は上記課題を解決するため、基板上に、互いに交差して延在するデータ線及び走査線と、前記基板上で前記データ線より下層側に配置された薄膜トランジスタと、前記薄膜トランジスタの上層側に積層されており、平坦化処理が施された第1層間絶縁膜と、前記基板上で平面的に見て前記薄膜トランジスタのチャネル領域に対向する領域を含む領域に配置され且つ前記データ線より上層側に配置されており、固定電位側電極、誘電体膜及び画素電位側電極が下層側から順に積層されてなる蓄積容量と、前記基板上で平面的に見て前記データ線及び走査線に対応して規定される画素毎に配置され且つ前記蓄積容量よりも上層側に配置されており、前記画素電位側電極及び前記薄膜トランジスタに電気的に接続された画素電極とを備え、前記データ線は、導電性遮光膜からなると共に前記基板上で平面的に見て前記チャネル領域を覆う領域を含む領域に形成されている。
本発明の第1実施形態に係る液晶装置について、図1から図9を参照して説明する。
先ず、図1及び図2を参照して、本実施形態に係る液晶装置の全体構成について、説明する。ここに図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のH−H'線での断面図である。
次に、本実施形態に係る液晶装置の画素部における構成について、図3から図9を参照して説明する。ここに図3は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。図4から図6は、TFTアレイ基板上の画素部に係る部分構成を表す平面図である。図4及び図5は、夫々、後述する積層構造のうち下層部分(図4)と上層部分(図5)に相当する。図6は、積層構造を拡大した平面図であり、図4及び図5を重ね合わせたようになっている。図7は、図4及び図5を重ね合わせた場合のA−A'断面図である。図8は、第1変形例に係るデータ線の構造を示す断面図である。図9は、第2変形例に係る図8と同趣旨の断面図である。尚、図7から図9においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
図3において、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
次に、上述の動作を実現する画素部の具体的構成について、図4から図9を参照して説明する。
第1層は、走査線11aで構成されている。走査線11aは、図4のX方向に沿って延びる本線部と、データ線6aが延在する図4のY方向に延びる突出部とからなる形状にパターニングされている。このような走査線11aは、例えば導電性ポリシリコンからなり、その他にもチタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
第2層は、TFT30で構成されている。TFT30は、例えばLDD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート電極3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート電極3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、例えばポリシリコンからなり、チャネル領域1a'、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT30は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。
第3層は、データ線6a及び中継層600で構成されている。
第4層は、蓄積容量70で構成されている。蓄積容量70は、容量電極300と下部電極71とが誘電体膜75を介して対向配置された構成となっている。ここに容量電極300は、本発明に係る「画素電位側電極」の一例であり、下部電極71は、本発明に係る「固定電位側電極」の一例である。容量電極300の延在部は、第2層間絶縁膜42を貫通するコンタクトホール84を介して、中継層600と電気的に接続されている。
第4層の全面には第3層間絶縁膜43が形成され、更にその上に、第5層として画素電極9aが形成されている。第3層間絶縁膜43は、例えばNSGによって形成されている。その他、第3層間絶縁膜43には、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第3層間絶縁膜43の表面は、第2層間絶縁膜42と同様にCMP等の平坦化処理がなされている。
次に、このような電気光学装置の製造方法について、図8から図13を参照して説明する。図10から図13は、製造プロセスの各工程における電気光学装置の積層構造を、図7に対応する断面で順を追って示す工程図である。尚、ここでは、本実施形態における液晶装置のうち、主要部分である走査線、TFT、データ線、蓄積容量及び画素電極の形成工程に関して主に説明することにする。
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
Claims (10)
- 基板上に、
互いに交差するデータ線及び走査線と、
前記データ線に電気的に接続され、かつ、前記基板上で前記データ線より下層側に配置された薄膜トランジスタと、
前記薄膜トランジスタの上層側に積層された第1層間絶縁膜と、
前記基板上で平面的に見て前記薄膜トランジスタのチャネル領域に対向する領域を含む領域に配置され且つ前記データ線より上層側に配置されており、固定電位側電極、誘電体膜及び画素電位側電極が下層側から順に積層されてなる蓄積容量と、
前記基板上で平面的に見て前記データ線及び走査線に対応して規定される画素毎に配置され且つ前記蓄積容量よりも上層側に配置されており、前記画素電位側電極及び前記薄膜トランジスタに電気的に接続された画素電極と
を備え、
前記データ線及び前記固定電位側電極は導電性遮光膜からなり、
前記固定電位側電極は、前記データ線の一部と重なるように延在し、前記画素電極の端部と重なるように島状に配置されてなり、
前記走査線と前記データ線との交差領域は、前記走査線と前記固定電位側電極との交差領域と重なる領域内に位置し、
前記チャネル領域は前記前記走査線と前記データ線との交差領域と重なる領域内に位置する
ことを特徴とする電気光学装置。 - 前記走査線と重なるように、隣合う画素電極間に島状に形成され、前記画素電位側電極と前記薄膜トランジスタとを電気的に接続する中継層をさらに有し、
前記中継層は前記隣合う画素電極の対向する端部に重なるように配置され、かつ前記データ線と同一工程にて形成されることを特徴とする請求項1に記載の電気光学装置。 - 前記第1層間絶縁膜は、平坦化処理が施されている
ことを特徴とする請求項1に記載の電気光学装置。 - 前記基板上で、前記データ線、前記蓄積容量及び前記画素電極の層間のうち少なくとも一箇所には、平坦化処理が施された他の層間絶縁膜が積層されていることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
- 前記データ線は、
前記導電性遮光膜の一部分としての本体部と、
前記導電性遮光膜の他の部分としての、前記本体部における前記チャネル領域に対向する側に成膜されており、前記本体部に比べて反射率が低い低反射部と
を備えることを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。 - 前記データ線は、
前記導電性遮光膜の一部分としての本体部と、
前記導電性遮光膜の他の部分としての、前記本体部における前記チャネル領域に対向する側に成膜されており、前記本体部に比べて反射率が低い下側低反射部と、
前記導電性遮光膜の更に他の部分としての、前記本体部における前記チャネル領域に対向する側と反対側に成膜されており、前記本体部に比べて反射率が低い上側低反射部と
を備えることを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。 - 前記基板上で前記薄膜トランジスタより下層側に配置された下側遮光膜と、
前記下側遮光膜上に積層されており、平坦化処理が施された下地絶縁膜と
を更に備えることを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。 - 前記下地絶縁膜には、前記平坦化処理として、CMP研磨処理が施されていることを特徴とする請求項7に記載の電気光学装置。
- 前記下地絶縁膜は、所定の温度で流動化する第2流動化材料を含んでおり、
前記下地絶縁膜には、前記平坦化処理として、前記第2流動化材料を流動化させる流動化処理が施されている
ことを特徴とする請求項7に記載の電気光学装置。 - 請求項1から請求項9のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006020094A JP4442569B2 (ja) | 2005-04-11 | 2006-01-30 | 電気光学装置及び電子機器 |
US11/401,007 US20060243977A1 (en) | 2005-04-11 | 2006-04-10 | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
TW095112691A TWI283380B (en) | 2005-04-11 | 2006-04-10 | Electro-optical device, method of manufacturing electro-optical device |
KR1020060032304A KR100769068B1 (ko) | 2005-04-11 | 2006-04-10 | 전기 광학 장치 및 그 제조 방법, 및 전자 기기 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005113146 | 2005-04-11 | ||
JP2006020094A JP4442569B2 (ja) | 2005-04-11 | 2006-01-30 | 電気光学装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006317901A JP2006317901A (ja) | 2006-11-24 |
JP4442569B2 true JP4442569B2 (ja) | 2010-03-31 |
Family
ID=37233585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006020094A Expired - Fee Related JP4442569B2 (ja) | 2005-04-11 | 2006-01-30 | 電気光学装置及び電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20060243977A1 (ja) |
JP (1) | JP4442569B2 (ja) |
KR (1) | KR100769068B1 (ja) |
TW (1) | TWI283380B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101252002B1 (ko) * | 2006-05-23 | 2013-04-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
JP4349406B2 (ja) * | 2006-08-24 | 2009-10-21 | セイコーエプソン株式会社 | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
JP5130711B2 (ja) * | 2006-12-26 | 2013-01-30 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
CN101620347B (zh) * | 2008-07-03 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 硅基液晶器件及其制造方法 |
KR101295533B1 (ko) * | 2010-11-22 | 2013-08-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR102408898B1 (ko) * | 2015-06-19 | 2022-06-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
KR102621005B1 (ko) * | 2018-12-26 | 2024-01-05 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5840821A (en) * | 1994-03-11 | 1998-11-24 | Kawasaki Steel Corporation | Coating solution and method for preparing the coating solution, method for forming insulating films for semiconductor devices, and method for evaluating the coating solution |
KR100654927B1 (ko) * | 1999-03-04 | 2006-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그의 제작방법 |
JP4193339B2 (ja) * | 1999-09-29 | 2008-12-10 | セイコーエプソン株式会社 | 液晶装置及び投射型表示装置並びに液晶装置の製造方法 |
KR100481593B1 (ko) * | 2000-04-21 | 2005-04-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 |
US6636284B2 (en) * | 2000-08-11 | 2003-10-21 | Seiko Epson Corporation | System and method for providing an electro-optical device having light shield layers |
JP4798907B2 (ja) * | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP3791517B2 (ja) * | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR100870701B1 (ko) * | 2002-12-17 | 2008-11-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
TWI300508B (en) * | 2003-01-13 | 2008-09-01 | Toppoly Optoelectronics Corp | Liquid crystal display |
KR100961945B1 (ko) * | 2003-03-26 | 2010-06-08 | 삼성전자주식회사 | 액정 표시 장치 및 그에 사용되는 표시판 |
JP4341570B2 (ja) * | 2005-03-25 | 2009-10-07 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR101180863B1 (ko) * | 2005-05-31 | 2012-10-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP4586732B2 (ja) * | 2006-01-06 | 2010-11-24 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
-
2006
- 2006-01-30 JP JP2006020094A patent/JP4442569B2/ja not_active Expired - Fee Related
- 2006-04-10 US US11/401,007 patent/US20060243977A1/en not_active Abandoned
- 2006-04-10 KR KR1020060032304A patent/KR100769068B1/ko active IP Right Grant
- 2006-04-10 TW TW095112691A patent/TWI283380B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2006317901A (ja) | 2006-11-24 |
KR20060107928A (ko) | 2006-10-16 |
KR100769068B1 (ko) | 2007-10-22 |
US20060243977A1 (en) | 2006-11-02 |
TWI283380B (en) | 2007-07-01 |
TW200643847A (en) | 2006-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4285551B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
KR100760883B1 (ko) | 전기광학장치 및 그 제조방법, 그리고 전자기기 | |
JP4442570B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP4306737B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP4349375B2 (ja) | 電気光学装置及び電子機器 | |
JP4882662B2 (ja) | 電気光学装置及び電子機器 | |
JP4442569B2 (ja) | 電気光学装置及び電子機器 | |
JP4341570B2 (ja) | 電気光学装置及び電子機器 | |
JP2006276118A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP5176814B2 (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
JP4821183B2 (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP4973024B2 (ja) | 電気光学装置及び電子機器 | |
JP2007041265A (ja) | 電気光学装置及び電子機器 | |
JP2007199350A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2008191518A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP5176852B2 (ja) | 電気光学装置及び電子機器 | |
JP4687724B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP5145944B2 (ja) | 電気光学装置及び電子機器 | |
JP2008032780A (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに電子機器 | |
JP2010145820A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2008026766A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2008216897A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2008039794A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4442569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |