JP4442121B2 - 半導体集積回路及び表示装置 - Google Patents
半導体集積回路及び表示装置 Download PDFInfo
- Publication number
- JP4442121B2 JP4442121B2 JP2003168064A JP2003168064A JP4442121B2 JP 4442121 B2 JP4442121 B2 JP 4442121B2 JP 2003168064 A JP2003168064 A JP 2003168064A JP 2003168064 A JP2003168064 A JP 2003168064A JP 4442121 B2 JP4442121 B2 JP 4442121B2
- Authority
- JP
- Japan
- Prior art keywords
- signal output
- integrated circuit
- semiconductor integrated
- output unit
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims description 40
- 239000010410 layer Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 101150110971 CIN7 gene Proteins 0.000 description 7
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 7
- 101150110298 INV1 gene Proteins 0.000 description 7
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 7
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＳＲＡＭ（static random access memory：スタティックランダムアクセスメモリ）を内蔵した半導体集積回路に関し、特に、ＬＣＤ（liquid crystal display：液晶表示パネル）等の表示デバイスを駆動するための半導体集積回路（ドライバＩＣ）に関する。
【０００２】
【従来の技術】
ＬＣＤ等の表示デバイスを駆動するためのドライバＩＣにおいては、ＭＰＵ（micro processor unit：マイクロプロセッサユニット）から入力される画像データを一時的に記憶するために、ＳＲＡＭを内蔵したタイプのものが存在する。従来のドライバＩＣにおいて用いられているＳＲＡＭのメモリセルについて、図６及び図７を参照しながら説明する。
【０００３】
図６は、従来のドライバＩＣにおいて用いられているＳＲＡＭのメモリセルの回路構成を示す回路図である。図６に示すように、このメモリセルは、リング状に接続された第１のインバータＩＮＶ１と第２のインバータＩＮＶ２とを含んでいる。これらのインバータは、電源電位ＶＤＤと電源電位ＶＳＳとが供給されて動作する。第１のインバータＩＮＶ１は、ストアノードＮ２のレベルを反転してストアノードＮ１に出力し、第２のインバータＩＮＶ２は、ストアノードＮ１のレベルを反転してストアノードＮ２に出力する。
【０００４】
第１のインバータＩＮＶ１は、ＰチャネルＭＯＳトランジスタＱＰ１及びＮチャネルＭＯＳトランジスタＱＮ１によって構成される。また、第２のインバータＩＮＶ２は、ＰチャネルＭＯＳトランジスタＱＰ２及びＮチャネルＭＯＳトランジスタＱＮ２によって構成される。
【０００５】
さらに、メモリセルは、スイッチング用のＮチャネルＭＯＳトランジスタＱＮ３及びＱＮ４を含んでいる。トランジスタＱＮ３及びＱＮ４のゲートは、ワードラインＷＬに接続されている。トランジスタＱＮ３は、第１のストアノードＮ１とビットラインＢＬとの間に接続されたドレイン〜ソース経路を有し、ワードラインＷＬに印加される信号に従って、第１のストアノードＮ１をビットラインＢＬに接続する。トランジスタＱＮ４は、第２のストアノードＮ２とビットラインＢＬバーとの間に接続されたドレイン〜ソース経路を有し、ワードラインＷＬに印加される信号に従って、第２のストアノードＮ２をビットラインＢＬバーに接続する。
【０００６】
以上において、ＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ２は、半導体基板内に形成されたＮウエルに形成され、ＮチャネルＭＯＳトランジスタＱＮ１〜ＱＮ４は、Ｐ型の半導体基板又は半導体基板内に形成されたＰウエルに形成される。
【０００７】
図７は、図６に示すメモリセル４個分のレイアウトを示す図である。図７に示すように、４個のメモリセルＭＣ００、ＭＣ１０、ＭＣ０１、ＭＣ１１が、２次元マトリクス状に配置されている。
【０００８】
メモリセルＭＣ００は、ビットラインＢＬ０及びＢＬ０バーと、ワードラインＷＬ０とに接続され、メモリセルＭＣ１０は、ビットラインＢＬ１及びＢＬ１バーと、ワードラインＷＬ０とに接続されている。また、メモリセルＭＣ０１は、ビットラインＢＬ０及びＢＬ０バーと、ワードラインＷＬ１とに接続され、メモリセルＭＣ１１は、ビットラインＢＬ１及びＢＬ１バーと、ワードラインＷＬ１とに接続されている。
【０００９】
ここで、メモリセルＭＣ００及びＭＣ１０とメモリセルＭＣ０１及びＭＣ１１とは、上下対称となるようにレイアウトされている。図７に示すように、半導体基板において、複数のＰチャネルトランジスタが形成されるＰチャネルトランジスタ形成領域（Ｎウエル）と、複数のＮチャネルトランジスタが形成されるＮチャネルトランジスタ形成領域は、Ｘ方向に連続して設けられている。なお、詳細なレイアウトは、下記の特許文献１の図１１に記載されているものと同様である。
【００１０】
【特許文献１】
特開２００１−３５８２３２号公報 （第７〜８頁、図１１）
【００１１】
【発明が解決しようとする課題】
ところで、ＬＣＤ等の表示デバイスを駆動するためのドライバＩＣにおいては、表示デバイスに一列に設けられた多数の信号電極に表示信号をパラレルに供給するために、Ｘ方向のサイズは大きく、Ｙ方向のサイズは小さくなっている。しかしながら、図７に示すようにレイアウトされたＳＲＡＭをドライバＩＣに組み込むと、ＳＲＡＭのＹ方向のサイズが大きいので、半導体基板（チップ）のＹ方向（短辺方向）のサイズが大きくなってしまい、回路素子が配置されない不必要な領域が増加してしまうという問題があった。
【００１２】
そこで、上記の点に鑑み、本発明は、表示デバイスを駆動するためにＭＰＵから入力される画像データを一時的に記憶するＳＲＡＭを内蔵した半導体集積回路において、短辺方向のサイズを小さくしてチップ面積を低減することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体集積回路の一態様は、第１辺、第２辺、第３辺、及び第４辺を有する半導体基板に設けられ、表示デバイスに信号を供給するための半導体集積回路であって、
複数の第１の信号を出力する第１の信号出力部と、複数の第２の信号を出力する第２の信号出力部と、画像データを記憶するＳＲＡＭと、前記第１の信号出力部、前記第２の信号出力部、及び前記ＳＲＡＭの制御を行う制御部と、を含み、前記第１辺は、前記第１辺に交差する前記第２辺より長く、前記第１の信号出力部は、前記第１辺に沿って配置され、前記第２の信号出力部は、前記第２辺に沿って配置され、前記ＳＲＡＭは、前記第１辺が延びる方向の第１の方向とは異なる方向である第２の方向に延びる第２の導電型のウェルと、前記第２の導電型のウェルに形成されるソースとドレインとを有する第１群のトランジスタ、及び、前記半導体基板の第１の導電型の領域に形成されるソースとドレインとを有する第２群のトランジスタにより構成されるメモリセルと、前記メモリセルに接続され、前記第２の方向に延びる１組のビットラインと、前記メモリセルに接続され、前記第２の方向とは異なる方向に延びるワードラインと、を含み、前記第１の信号出力部に対して、前記第１辺に対向する前記第３辺の側に配置されることを特徴とする。
また、複数の第３の信号を出力する第３の信号出力部をさらに含み、前記第３の信号出力部は、前記第２辺に対向する前記第４辺に沿って配置されることを特徴とする。
また、前記複数の第１の信号が供給される複数の第１の電極をさらに含み、前記複数の第１の電極は、前記第１辺に沿って配置されることを特徴とする。
また、前記複数の第２の信号が供給される複数の第２の電極をさらに含み、前記複数の第２の電極は、前記第２辺に沿って配置されることを特徴とする。
また、前記複数の第３の信号が供給される複数の第３の電極をさらに含み、前記複数の第３の電極は、前記第４辺に沿って配置されることを特徴とする。
また、前記制御部に供給する制御信号が入力される第４の電極をさらに含み、前記第４の電極は、前記第３辺に沿って配置されることを特徴とする。
また、本発明の表示装置の一態様は、上記の半導体集積回路と、前記表示デバイスと、を含むことを特徴とする。
また、上記の本発明に係る半導体集積回路は、表示デバイスの一辺に設けられた複数の信号電極に表示信号をパラレルに供給するために、複数の出力端子が第１の方向に並んで設けられた半導体集積回路であって、第１の方向に長手方向を有する第１の導電型の半導体基板と、半導体基板内に形成され、第１の方向とは異なる第２の方向に長手方向を有する第２の導電型のウエルと、第２の導電型のウエル内に形成されたソース・ドレインを有する第１群のトランジスタ、及び、半導体基板又は半導体基板内に形成された第１の導電型のウエル内に形成されたソース・ドレインを有する第２群のトランジスタによって構成される少なくとも１つのメモリセルと、少なくとも１つのメモリセルに接続され、第２の方向に延在する少なくとも１組のビットラインと、少なくとも１つのメモリセルに接続され、第２の方向とは異なる方向に延在する少なくとも１つのワードラインとを具備する。
【００１４】
ここで、第２の方向が、第１の方向と直交するようにしても良いし、ワードラインが、ビットラインと直交するようにしても良い。
【００１５】
また、メモリセルが、ＳＲＡＭのメモリセルであって、第１群のトランジスタの内の１つと第２群のトランジスタの内の１つとを含み、第１のストアノードに出力が接続され、第２のストアノードに入力が接続された第１のインバータと、第１群のトランジスタの内の別の１つと第２群のトランジスタの内の別の１つとを含み、第２のストアノードに出力が接続され、第１のストアノードに入力が接続された第２のインバータと、ワードラインに印加される信号に従って第１のストアノードを第１のビットラインに接続する第１のトランジスタと、ワードラインに印加される信号に従って第２のストアノードを第２のビットラインに接続する第２のトランジスタとを含むようにしても良い。
【００１６】
さらに、半導体基板に２次元マトリクス状に配置された２行２列の４個のメモリセルを１つの単位領域として、複数の単位領域について同一のレイアウトが施されるようにしても良い。また、各単位領域において隣接する２列のメモリセルの第１及び第２のトランジスタのゲートと２本のワードラインとをそれぞれ電気的に接続するために、それぞれの単位領域における第２の方向に関する中央部分において、所定の層間絶縁膜に２個の開口が形成されるようにしても良い。また、各単位領域において第２の方向に関して中央部分の外側に位置する２つの周辺部分において、第１の導電型の半導体基板に基準電位を供給するためのタップが形成されるようにしても良い。
【００１７】
また、所定の配線層において、隣接する２列のメモリセルにそれぞれ接続される２つのビットラインの間に、電源電位又は基準電位に接続される配線が形成されるようにしても良い。
【００１８】
本発明によれば、ＰチャネルトランジスタとＮチャネルトランジスタを第１の方向（長手方向）に分散して配置することができるので、第２の方向（短辺方向）のサイズを小さくしてチップ面積を低減することができる。
【００１９】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の一実施形態に係る半導体集積回路を用いたＬＣＤモジュールを示す図である。図１に示すように、このＬＣＤモジュールは、ドライバＩＣ１０と、上部パネル２０と、ガラス基板３０とを含んでいる。ＬＣＤパネルは、ガラス基板３０と上部パネル２０との間に、液晶材料を挟み込んで構成される。
【００２０】
ＬＣＤパネルは、セグメント方向において複数のセグメント領域Ｓ１、Ｓ２、・・・を有し、コモン方向においても複数のコモン領域Ｃ１、Ｃ２、・・・を有している。ここで、１つのセグメント領域と１つのコモン領域を特定することにより、１つの画素（ドット）が特定される。一例としては、ＬＣＤパネルが、１３２個のセグメント領域と６４個のコモン領域を有する。この場合には、ＬＣＤパネルは、１３２×６４個の画素を有することになる。
【００２１】
ガラス基板３０上には、透明なセグメント配線ＬＳ１〜ＬＳ１３２とコモン配線ＬＣ１〜ＬＣ６４とが形成されている。セグメント配線ＬＳ１〜ＬＳ１３２の一端は、ＬＣＤパネルのセグメント領域Ｓ１〜Ｓ１３２に接続され、セグメント配線ＬＳ１〜ＬＳ１３２の他端は、ドライバＩＣ１０のセグメント信号出力パッドＰＳ１〜ＰＳ１３２を接続するための電極（信号電極）を構成している。同様に、コモン配線ＬＣ１〜ＬＣ６４の一端は、ＬＣＤパネルのコモン領域Ｃ１〜Ｃ６４に接続され、コモン配線ＬＣ１〜ＬＣ６４の他端は、ドライバＩＣ１０のコモン信号出力パッドＰＣ１〜ＰＣ６４を接続するための電極（走査電極）を構成している。
【００２２】
図１に示すドライバＩＣについて、図２を参照しながら説明する。図２は、本発明の一実施形態に係る半導体集積回路（ドライバＩＣ）を示す図である。なお、図１及び図２においては、ドライバＩＣの表面が示されている。
【００２３】
図２に示すように、ドライバＩＣ１０を構成するシリコン基板１７の長手方向の一辺（図中上側の長辺）に沿って、セグメント信号出力部１１が配置されている。また、シリコン基板１７の長手方向と直交する二辺（図中左右の短辺）に沿って、コモン信号出力部１２及び１３が配置されている。さらに、シリコン基板１７の長手方向の他辺（図中下側の長辺）に沿って、電源部１４、制御部１５、ＳＲＡＭ１６が配置されている。
【００２４】
電源部１４は、入出力パッドから電源電圧を供給されてレギュレーションを行い、セグメント信号出力部１１、コモン信号出力部１２及び１３、制御部１５、ＳＲＡＭ１６に電源を供給する。ＳＲＡＭ１６は、外部から供給される画像データを一時的に記憶する。制御部１５は、入出力パッドから制御信号を受けて、セグメント信号出力部１１、コモン信号出力部１２及び１３、ＳＲＡＭ１６の制御を行う。
【００２５】
セグメント信号出力部１１、コモン信号出力部１２及び１３、電源部１４、制御部１５、ＳＲＡＭ１６は、相互に接続されている。また、セグメント信号出力部１１は、シリコン基板１７の図中上側の長辺に沿って設けられているセグメント信号出力パッドＰＳ１〜ＰＳ１３２に接続されており、セグメント信号出力パッドからセグメント信号（表示信号）を出力する。
【００２６】
一方、コモン信号出力部１２は、シリコン基板１１の図中左側の短辺に沿って設けられているコモン信号出力パッドＰＣ１〜ＰＣ３２に接続されており、これらのコモン信号出力パッドからコモン信号（走査信号）を出力する。同様に、コモン信号出力部１３は、シリコン基板１７の図中右側の短辺に沿って設けられているコモン信号出力パッドＰＣ３３〜ＰＣ６４に接続されており、これらのコモン信号出力パッドからコモン信号を出力する。
【００２７】
シリコン基板１７の図中下側の長辺に沿って、入出力パッドＰＴ１〜ＰＴｎが設けられている。これらの入出力パッドを用いて、電源電圧や画像データが入力されたり、制御信号が入出力される。
【００２８】
次に、図２に示すＳＲＡＭについて説明する。ＳＲＡＭ１６に含まれているメモリセルの回路構成は、図６に示すものと同様である。図６に示すように、このメモリセルは、リング状に接続された第１のインバータＩＮＶ１と第２のインバータＩＮＶ２とを含んでいる。これらのインバータは、電源電位ＶＤＤと電源電位ＶＳＳ（本実施形態においては、接地電位とする）とが供給されて動作する。第１のインバータＩＮＶ１は、ストアノードＮ２のレベルを反転してストアノードＮ１に出力し、第２のインバータＩＮＶ２は、ストアノードＮ１のレベルを反転してストアノードＮ２に出力する。
【００２９】
第１のインバータＩＮＶ１は、ＰチャネルＭＯＳトランジスタＱＰ１及びＮチャネルＭＯＳトランジスタＱＮ１によって構成される。また、第２のインバータＩＮＶ２は、ＰチャネルＭＯＳトランジスタＱＰ２及びＮチャネルＭＯＳトランジスタＱＮ２によって構成される。
【００３０】
さらに、メモリセルは、スイッチング用のＮチャネルＭＯＳトランジスタＱＮ３及びＱＮ４を含んでいる。トランジスタＱＮ３及びＱＮ４のゲートは、ワードラインＷＬに接続されている。トランジスタＱＮ３は、第１のストアノードＮ１とビットラインＢＬとの間に接続されたドレイン〜ソース経路を有し、ワードラインＷＬに印加される信号に従って、第１のストアノードＮ１をビットラインＢＬに接続する。トランジスタＱＮ４は、第２のストアノードＮ２とビットラインＢＬバーとの間に接続されたドレイン〜ソース経路を有し、ワードラインＷＬに印加される信号に従って、第２のストアノードＮ２をビットラインＢＬバーに接続する。
【００３１】
以上において、ＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ２は、半導体基板内に形成されたＮウエルに形成され、ＮチャネルＭＯＳトランジスタＱＮ１〜ＱＮ４は、Ｐ型の半導体基板又は半導体基板内に形成されたＰウエルに形成される。
【００３２】
図３は、図２に示すＳＲＡＭのメモリセル４個分のレイアウトを示す図である。図３に示すように、４個のメモリセルＭＣ００、ＭＣ１０、ＭＣ０１、ＭＣ１１が、２次元マトリクス状に配置されている。
【００３３】
メモリセルＭＣ００は、ビットラインＢＬ０及びＢＬ０バーと、ワードラインＷＬ０とに接続され、メモリセルＭＣ１０は、ビットラインＢＬ１及びＢＬ１バーと、ワードラインＷＬ０とに接続されている。また、メモリセルＭＣ０１は、ビットラインＢＬ０及びＢＬ０バーと、ワードラインＷＬ１とに接続され、メモリセルＭＣ１１は、ビットラインＢＬ１及びＢＬ１バーと、ワードラインＷＬ１とに接続されている。
【００３４】
ここで、メモリセルＭＣ００及びＭＣ１０とメモリセルＭＣ０１及びＭＣ１１とは、左右対称となるようにレイアウトされている。図３に示すように、半導体基板において、複数のＰチャネルトランジスタが形成されるＰチャネルトランジスタ形成領域（Ｎウエル）と、複数のＮチャネルトランジスタが形成されるＮチャネルトランジスタ形成領域が、Ｙ方向に連続して設けられている。
【００３５】
図４及び図５は、図３に示す４個のメモリセルの詳細なレイアウトを示す図である。図４は、不純物拡散領域とポリシリコンと第１配線層のレイアウトを示す図であり、図５は、第１配線層〜第３配線層のレイアウトを示す図である。
【００３６】
図４に示すように、Ｐ型の半導体基板内に、Ｙ方向が長手方向となるようにＮウエルが形成される。Ｎウエル内には、ＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ２のソース又はドレインとなるＰ型の不純物拡散領域と、Ｎウエルに電源電位ＶＤＤを供給するためのＮ＋タップが形成される。また、Ｐ型の半導体基板内には、ＮチャネルＭＯＳトランジスタＱＮ１〜ＱＮ４のソース又はドレインとなるＮ型の不純物拡散領域と、Ｐ型の半導体基板に電源電位ＶＳＳを供給するためのＰ＋タップが形成される。なお、半導体基板内にＰウエルを形成し、Ｎ型の不純物拡散領域とＰ＋タップをＰウエル内に形成するようにしても良い。
【００３７】
半導体基板上には、ゲート絶縁膜を介して、ゲート電極となるポリシリコンが形成される。このようにして、４個のメモリセルの各々において、図６に示すＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ２とＮチャネルＭＯＳトランジスタＱＮ１〜ＱＮ４が形成される。
【００３８】
さらにその上に、第１の層間絶縁膜を介して第１層配線が形成される。第１の層間絶縁膜の所定の位置には、コンタクトホール（×印）が設けられており、第１層配線が、コンタクトホールを通して不純物拡散領域に接続される。また、第１の層間絶縁膜の所定の位置にはビアホール（○印）が設けられており、第１層配線が、ビアホールを通してポリシリコンに接続される。
【００３９】
図５に示すように、第１層配線上に、第２の層間絶縁膜を介して第２層配線が形成され、さらにその上に、第３の層間絶縁膜を介して第３層配線が形成される。第２の層間絶縁膜の所定の位置にはビアホール（×印）が設けられており、第２層配線がコンタクトホールを通して、第１層配線に接続される。また、第３の層間絶縁膜の所定の位置にはビアホール（○印）が設けられており、第３層配線が、ビアホールを通して第２層配線に接続される。
【００４０】
図４及び図５に示すように、本実施形態においては、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタをＸ方向（長手方向）に分散して配置することにより、ＳＲＡＭのＹ方向（短辺方向）のサイズを小さくして、ドライバＩＣのチップ面積を低減することができる。
【００４１】
また、２次元マトリクス状に配置された２行２列の４個のメモリセルを１つの単位領域として、複数の単位領域について同一のレイアウトが施される。本実施形態においては、第２の配線層にワードラインＷＬ０及びＷＬ１が設けられ、第３の配線層にビットラインＢＬ０／ＢＬ０バー及びＢＬ１／ＢＬ１バーが配置されている。あるいは、これらのワードライン及び／又はビットラインを、他の配線層に配置するようにしても良い。
【００４２】
各単位領域において隣接する２列のメモリセルのトランジスタＱＮ３及びＱＮ４のゲートと２本のワードラインＷＬ０及びＷＬ１とをそれぞれ電気的に接続するために、それぞれの単位領域におけるＹ方向に関する中央部分において、第１の層間絶縁膜に２個の開口Ｈ１１及びＨ１２が形成され、第２の層間絶縁膜に２個の開口Ｈ２１及びＨ２２が形成される。
【００４３】
さらに、図４に示すように、各単位領域においてＹ方向に関して中央部分の外側に位置する２つの周辺部分において、Ｐ型の半導体基板に基準電位（本実施形態においては接地電位）を供給するためのＰ＋タップが形成される。また、各単位領域においてＸ方向に関して中央部分の外側に位置する２つの周辺部分において、Ｎウエルに基準電位（本実施形態においては電源電位ＶＤＤ）を供給するためのＮ＋タップが形成される。これにより、従来のドライバＩＣにおいてはメモリセル領域と別個に設けていた基準電位の接続領域が不要となり、小さいサイズの半導体基板を用いながら半導体基板やウエルに基準電位を供給することができる。
【００４４】
また、図５に示すように、第３の配線層において、隣接する２列のメモリセルにそれぞれ接続される２つのビットラインの間に、電源電位又は基準電位に接続される配線が形成される。例えば、ビットラインＢＬ０とビットラインＢＬ１との間に、電源電位ＶＳＳに接続される電源配線が形成され、ビットラインＢＬ１とビットラインＢＬ０バーとの間に、電源電位ＶＤＤに接続される電源配線が形成される。電源配線はインピーダンスが低いので、ビットラインをシールドする役割を果たし、誤動作を防止することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態におけるＬＣＤモジュールを示す図。
【図２】 本発明の一実施形態に係る半導体集積回路を示す図。
【図３】 図２に示すＳＲＡＭのメモリセル４個分のレイアウトを示す図。
【図４】 メモリセルの不純物拡散領域〜第１配線層のレイアウトを示す図。
【図５】 メモリセルの第１配線層〜第３配線層のレイアウトを示す図。
【図６】 従来のドライバＩＣにおけるＳＲＡＭのメモリセルの回路を示す図。
【図７】 図６に示すメモリセル４個分のレイアウトを示す図。
【符号の説明】
１０ ドライバＩＣ、 １１ セグメント信号出力部、 １２、１３ コモン信号出力部、 １４ 電源部、 １５ 制御部、 １６ ＳＲＡＭ、 １７ シリコン基板、 ２０ 上部パネル、 ３０ ガラス基板、 Ｓ１、Ｓ２、・・・セグメント領域、 Ｃ１、Ｃ２、・・・ コモン領域、 ＬＳ１〜ＬＳ１３２セグメント配線、 ＬＣ１〜ＬＣ６４ コモン配線、 ＰＳ１〜ＰＳ１３２ セグメント信号出力パッド、 ＰＣ１〜ＰＣ３２ コモン信号出力パッド、 ＰＴ１〜ＰＴｎ 入出力パッド、 ＭＣ００〜ＭＣ１１ メモリセル、 ＢＬ０、ＢＬ０バー、ＢＬ１、ＢＬ１バー ビットライン、 ＷＬ０、ＷＬ１ ワードライン、 ＩＮＶ１、ＩＮＶ２ インバータ、 ＱＰ１〜ＱＰ２ ＰチャネルＭＯＳトランジスタ、 ＱＮ１〜ＱＮ４ ＮチャネルＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、ＳＲＡＭ（static random access memory：スタティックランダムアクセスメモリ）を内蔵した半導体集積回路に関し、特に、ＬＣＤ（liquid crystal display：液晶表示パネル）等の表示デバイスを駆動するための半導体集積回路（ドライバＩＣ）に関する。
【０００２】
【従来の技術】
ＬＣＤ等の表示デバイスを駆動するためのドライバＩＣにおいては、ＭＰＵ（micro processor unit：マイクロプロセッサユニット）から入力される画像データを一時的に記憶するために、ＳＲＡＭを内蔵したタイプのものが存在する。従来のドライバＩＣにおいて用いられているＳＲＡＭのメモリセルについて、図６及び図７を参照しながら説明する。
【０００３】
図６は、従来のドライバＩＣにおいて用いられているＳＲＡＭのメモリセルの回路構成を示す回路図である。図６に示すように、このメモリセルは、リング状に接続された第１のインバータＩＮＶ１と第２のインバータＩＮＶ２とを含んでいる。これらのインバータは、電源電位ＶＤＤと電源電位ＶＳＳとが供給されて動作する。第１のインバータＩＮＶ１は、ストアノードＮ２のレベルを反転してストアノードＮ１に出力し、第２のインバータＩＮＶ２は、ストアノードＮ１のレベルを反転してストアノードＮ２に出力する。
【０００４】
第１のインバータＩＮＶ１は、ＰチャネルＭＯＳトランジスタＱＰ１及びＮチャネルＭＯＳトランジスタＱＮ１によって構成される。また、第２のインバータＩＮＶ２は、ＰチャネルＭＯＳトランジスタＱＰ２及びＮチャネルＭＯＳトランジスタＱＮ２によって構成される。
【０００５】
さらに、メモリセルは、スイッチング用のＮチャネルＭＯＳトランジスタＱＮ３及びＱＮ４を含んでいる。トランジスタＱＮ３及びＱＮ４のゲートは、ワードラインＷＬに接続されている。トランジスタＱＮ３は、第１のストアノードＮ１とビットラインＢＬとの間に接続されたドレイン〜ソース経路を有し、ワードラインＷＬに印加される信号に従って、第１のストアノードＮ１をビットラインＢＬに接続する。トランジスタＱＮ４は、第２のストアノードＮ２とビットラインＢＬバーとの間に接続されたドレイン〜ソース経路を有し、ワードラインＷＬに印加される信号に従って、第２のストアノードＮ２をビットラインＢＬバーに接続する。
【０００６】
以上において、ＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ２は、半導体基板内に形成されたＮウエルに形成され、ＮチャネルＭＯＳトランジスタＱＮ１〜ＱＮ４は、Ｐ型の半導体基板又は半導体基板内に形成されたＰウエルに形成される。
【０００７】
図７は、図６に示すメモリセル４個分のレイアウトを示す図である。図７に示すように、４個のメモリセルＭＣ００、ＭＣ１０、ＭＣ０１、ＭＣ１１が、２次元マトリクス状に配置されている。
【０００８】
メモリセルＭＣ００は、ビットラインＢＬ０及びＢＬ０バーと、ワードラインＷＬ０とに接続され、メモリセルＭＣ１０は、ビットラインＢＬ１及びＢＬ１バーと、ワードラインＷＬ０とに接続されている。また、メモリセルＭＣ０１は、ビットラインＢＬ０及びＢＬ０バーと、ワードラインＷＬ１とに接続され、メモリセルＭＣ１１は、ビットラインＢＬ１及びＢＬ１バーと、ワードラインＷＬ１とに接続されている。
【０００９】
ここで、メモリセルＭＣ００及びＭＣ１０とメモリセルＭＣ０１及びＭＣ１１とは、上下対称となるようにレイアウトされている。図７に示すように、半導体基板において、複数のＰチャネルトランジスタが形成されるＰチャネルトランジスタ形成領域（Ｎウエル）と、複数のＮチャネルトランジスタが形成されるＮチャネルトランジスタ形成領域は、Ｘ方向に連続して設けられている。なお、詳細なレイアウトは、下記の特許文献１の図１１に記載されているものと同様である。
【００１０】
【特許文献１】
特開２００１−３５８２３２号公報 （第７〜８頁、図１１）
【００１１】
【発明が解決しようとする課題】
ところで、ＬＣＤ等の表示デバイスを駆動するためのドライバＩＣにおいては、表示デバイスに一列に設けられた多数の信号電極に表示信号をパラレルに供給するために、Ｘ方向のサイズは大きく、Ｙ方向のサイズは小さくなっている。しかしながら、図７に示すようにレイアウトされたＳＲＡＭをドライバＩＣに組み込むと、ＳＲＡＭのＹ方向のサイズが大きいので、半導体基板（チップ）のＹ方向（短辺方向）のサイズが大きくなってしまい、回路素子が配置されない不必要な領域が増加してしまうという問題があった。
【００１２】
そこで、上記の点に鑑み、本発明は、表示デバイスを駆動するためにＭＰＵから入力される画像データを一時的に記憶するＳＲＡＭを内蔵した半導体集積回路において、短辺方向のサイズを小さくしてチップ面積を低減することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体集積回路の一態様は、第１辺、第２辺、第３辺、及び第４辺を有する半導体基板に設けられ、表示デバイスに信号を供給するための半導体集積回路であって、
複数の第１の信号を出力する第１の信号出力部と、複数の第２の信号を出力する第２の信号出力部と、画像データを記憶するＳＲＡＭと、前記第１の信号出力部、前記第２の信号出力部、及び前記ＳＲＡＭの制御を行う制御部と、を含み、前記第１辺は、前記第１辺に交差する前記第２辺より長く、前記第１の信号出力部は、前記第１辺に沿って配置され、前記第２の信号出力部は、前記第２辺に沿って配置され、前記ＳＲＡＭは、前記第１辺が延びる方向の第１の方向とは異なる方向である第２の方向に延びる第２の導電型のウェルと、前記第２の導電型のウェルに形成されるソースとドレインとを有する第１群のトランジスタ、及び、前記半導体基板の第１の導電型の領域に形成されるソースとドレインとを有する第２群のトランジスタにより構成されるメモリセルと、前記メモリセルに接続され、前記第２の方向に延びる１組のビットラインと、前記メモリセルに接続され、前記第２の方向とは異なる方向に延びるワードラインと、を含み、前記第１の信号出力部に対して、前記第１辺に対向する前記第３辺の側に配置されることを特徴とする。
また、複数の第３の信号を出力する第３の信号出力部をさらに含み、前記第３の信号出力部は、前記第２辺に対向する前記第４辺に沿って配置されることを特徴とする。
また、前記複数の第１の信号が供給される複数の第１の電極をさらに含み、前記複数の第１の電極は、前記第１辺に沿って配置されることを特徴とする。
また、前記複数の第２の信号が供給される複数の第２の電極をさらに含み、前記複数の第２の電極は、前記第２辺に沿って配置されることを特徴とする。
また、前記複数の第３の信号が供給される複数の第３の電極をさらに含み、前記複数の第３の電極は、前記第４辺に沿って配置されることを特徴とする。
また、前記制御部に供給する制御信号が入力される第４の電極をさらに含み、前記第４の電極は、前記第３辺に沿って配置されることを特徴とする。
また、本発明の表示装置の一態様は、上記の半導体集積回路と、前記表示デバイスと、を含むことを特徴とする。
また、上記の本発明に係る半導体集積回路は、表示デバイスの一辺に設けられた複数の信号電極に表示信号をパラレルに供給するために、複数の出力端子が第１の方向に並んで設けられた半導体集積回路であって、第１の方向に長手方向を有する第１の導電型の半導体基板と、半導体基板内に形成され、第１の方向とは異なる第２の方向に長手方向を有する第２の導電型のウエルと、第２の導電型のウエル内に形成されたソース・ドレインを有する第１群のトランジスタ、及び、半導体基板又は半導体基板内に形成された第１の導電型のウエル内に形成されたソース・ドレインを有する第２群のトランジスタによって構成される少なくとも１つのメモリセルと、少なくとも１つのメモリセルに接続され、第２の方向に延在する少なくとも１組のビットラインと、少なくとも１つのメモリセルに接続され、第２の方向とは異なる方向に延在する少なくとも１つのワードラインとを具備する。
【００１４】
ここで、第２の方向が、第１の方向と直交するようにしても良いし、ワードラインが、ビットラインと直交するようにしても良い。
【００１５】
また、メモリセルが、ＳＲＡＭのメモリセルであって、第１群のトランジスタの内の１つと第２群のトランジスタの内の１つとを含み、第１のストアノードに出力が接続され、第２のストアノードに入力が接続された第１のインバータと、第１群のトランジスタの内の別の１つと第２群のトランジスタの内の別の１つとを含み、第２のストアノードに出力が接続され、第１のストアノードに入力が接続された第２のインバータと、ワードラインに印加される信号に従って第１のストアノードを第１のビットラインに接続する第１のトランジスタと、ワードラインに印加される信号に従って第２のストアノードを第２のビットラインに接続する第２のトランジスタとを含むようにしても良い。
【００１６】
さらに、半導体基板に２次元マトリクス状に配置された２行２列の４個のメモリセルを１つの単位領域として、複数の単位領域について同一のレイアウトが施されるようにしても良い。また、各単位領域において隣接する２列のメモリセルの第１及び第２のトランジスタのゲートと２本のワードラインとをそれぞれ電気的に接続するために、それぞれの単位領域における第２の方向に関する中央部分において、所定の層間絶縁膜に２個の開口が形成されるようにしても良い。また、各単位領域において第２の方向に関して中央部分の外側に位置する２つの周辺部分において、第１の導電型の半導体基板に基準電位を供給するためのタップが形成されるようにしても良い。
【００１７】
また、所定の配線層において、隣接する２列のメモリセルにそれぞれ接続される２つのビットラインの間に、電源電位又は基準電位に接続される配線が形成されるようにしても良い。
【００１８】
本発明によれば、ＰチャネルトランジスタとＮチャネルトランジスタを第１の方向（長手方向）に分散して配置することができるので、第２の方向（短辺方向）のサイズを小さくしてチップ面積を低減することができる。
【００１９】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の一実施形態に係る半導体集積回路を用いたＬＣＤモジュールを示す図である。図１に示すように、このＬＣＤモジュールは、ドライバＩＣ１０と、上部パネル２０と、ガラス基板３０とを含んでいる。ＬＣＤパネルは、ガラス基板３０と上部パネル２０との間に、液晶材料を挟み込んで構成される。
【００２０】
ＬＣＤパネルは、セグメント方向において複数のセグメント領域Ｓ１、Ｓ２、・・・を有し、コモン方向においても複数のコモン領域Ｃ１、Ｃ２、・・・を有している。ここで、１つのセグメント領域と１つのコモン領域を特定することにより、１つの画素（ドット）が特定される。一例としては、ＬＣＤパネルが、１３２個のセグメント領域と６４個のコモン領域を有する。この場合には、ＬＣＤパネルは、１３２×６４個の画素を有することになる。
【００２１】
ガラス基板３０上には、透明なセグメント配線ＬＳ１〜ＬＳ１３２とコモン配線ＬＣ１〜ＬＣ６４とが形成されている。セグメント配線ＬＳ１〜ＬＳ１３２の一端は、ＬＣＤパネルのセグメント領域Ｓ１〜Ｓ１３２に接続され、セグメント配線ＬＳ１〜ＬＳ１３２の他端は、ドライバＩＣ１０のセグメント信号出力パッドＰＳ１〜ＰＳ１３２を接続するための電極（信号電極）を構成している。同様に、コモン配線ＬＣ１〜ＬＣ６４の一端は、ＬＣＤパネルのコモン領域Ｃ１〜Ｃ６４に接続され、コモン配線ＬＣ１〜ＬＣ６４の他端は、ドライバＩＣ１０のコモン信号出力パッドＰＣ１〜ＰＣ６４を接続するための電極（走査電極）を構成している。
【００２２】
図１に示すドライバＩＣについて、図２を参照しながら説明する。図２は、本発明の一実施形態に係る半導体集積回路（ドライバＩＣ）を示す図である。なお、図１及び図２においては、ドライバＩＣの表面が示されている。
【００２３】
図２に示すように、ドライバＩＣ１０を構成するシリコン基板１７の長手方向の一辺（図中上側の長辺）に沿って、セグメント信号出力部１１が配置されている。また、シリコン基板１７の長手方向と直交する二辺（図中左右の短辺）に沿って、コモン信号出力部１２及び１３が配置されている。さらに、シリコン基板１７の長手方向の他辺（図中下側の長辺）に沿って、電源部１４、制御部１５、ＳＲＡＭ１６が配置されている。
【００２４】
電源部１４は、入出力パッドから電源電圧を供給されてレギュレーションを行い、セグメント信号出力部１１、コモン信号出力部１２及び１３、制御部１５、ＳＲＡＭ１６に電源を供給する。ＳＲＡＭ１６は、外部から供給される画像データを一時的に記憶する。制御部１５は、入出力パッドから制御信号を受けて、セグメント信号出力部１１、コモン信号出力部１２及び１３、ＳＲＡＭ１６の制御を行う。
【００２５】
セグメント信号出力部１１、コモン信号出力部１２及び１３、電源部１４、制御部１５、ＳＲＡＭ１６は、相互に接続されている。また、セグメント信号出力部１１は、シリコン基板１７の図中上側の長辺に沿って設けられているセグメント信号出力パッドＰＳ１〜ＰＳ１３２に接続されており、セグメント信号出力パッドからセグメント信号（表示信号）を出力する。
【００２６】
一方、コモン信号出力部１２は、シリコン基板１１の図中左側の短辺に沿って設けられているコモン信号出力パッドＰＣ１〜ＰＣ３２に接続されており、これらのコモン信号出力パッドからコモン信号（走査信号）を出力する。同様に、コモン信号出力部１３は、シリコン基板１７の図中右側の短辺に沿って設けられているコモン信号出力パッドＰＣ３３〜ＰＣ６４に接続されており、これらのコモン信号出力パッドからコモン信号を出力する。
【００２７】
シリコン基板１７の図中下側の長辺に沿って、入出力パッドＰＴ１〜ＰＴｎが設けられている。これらの入出力パッドを用いて、電源電圧や画像データが入力されたり、制御信号が入出力される。
【００２８】
次に、図２に示すＳＲＡＭについて説明する。ＳＲＡＭ１６に含まれているメモリセルの回路構成は、図６に示すものと同様である。図６に示すように、このメモリセルは、リング状に接続された第１のインバータＩＮＶ１と第２のインバータＩＮＶ２とを含んでいる。これらのインバータは、電源電位ＶＤＤと電源電位ＶＳＳ（本実施形態においては、接地電位とする）とが供給されて動作する。第１のインバータＩＮＶ１は、ストアノードＮ２のレベルを反転してストアノードＮ１に出力し、第２のインバータＩＮＶ２は、ストアノードＮ１のレベルを反転してストアノードＮ２に出力する。
【００２９】
第１のインバータＩＮＶ１は、ＰチャネルＭＯＳトランジスタＱＰ１及びＮチャネルＭＯＳトランジスタＱＮ１によって構成される。また、第２のインバータＩＮＶ２は、ＰチャネルＭＯＳトランジスタＱＰ２及びＮチャネルＭＯＳトランジスタＱＮ２によって構成される。
【００３０】
さらに、メモリセルは、スイッチング用のＮチャネルＭＯＳトランジスタＱＮ３及びＱＮ４を含んでいる。トランジスタＱＮ３及びＱＮ４のゲートは、ワードラインＷＬに接続されている。トランジスタＱＮ３は、第１のストアノードＮ１とビットラインＢＬとの間に接続されたドレイン〜ソース経路を有し、ワードラインＷＬに印加される信号に従って、第１のストアノードＮ１をビットラインＢＬに接続する。トランジスタＱＮ４は、第２のストアノードＮ２とビットラインＢＬバーとの間に接続されたドレイン〜ソース経路を有し、ワードラインＷＬに印加される信号に従って、第２のストアノードＮ２をビットラインＢＬバーに接続する。
【００３１】
以上において、ＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ２は、半導体基板内に形成されたＮウエルに形成され、ＮチャネルＭＯＳトランジスタＱＮ１〜ＱＮ４は、Ｐ型の半導体基板又は半導体基板内に形成されたＰウエルに形成される。
【００３２】
図３は、図２に示すＳＲＡＭのメモリセル４個分のレイアウトを示す図である。図３に示すように、４個のメモリセルＭＣ００、ＭＣ１０、ＭＣ０１、ＭＣ１１が、２次元マトリクス状に配置されている。
【００３３】
メモリセルＭＣ００は、ビットラインＢＬ０及びＢＬ０バーと、ワードラインＷＬ０とに接続され、メモリセルＭＣ１０は、ビットラインＢＬ１及びＢＬ１バーと、ワードラインＷＬ０とに接続されている。また、メモリセルＭＣ０１は、ビットラインＢＬ０及びＢＬ０バーと、ワードラインＷＬ１とに接続され、メモリセルＭＣ１１は、ビットラインＢＬ１及びＢＬ１バーと、ワードラインＷＬ１とに接続されている。
【００３４】
ここで、メモリセルＭＣ００及びＭＣ１０とメモリセルＭＣ０１及びＭＣ１１とは、左右対称となるようにレイアウトされている。図３に示すように、半導体基板において、複数のＰチャネルトランジスタが形成されるＰチャネルトランジスタ形成領域（Ｎウエル）と、複数のＮチャネルトランジスタが形成されるＮチャネルトランジスタ形成領域が、Ｙ方向に連続して設けられている。
【００３５】
図４及び図５は、図３に示す４個のメモリセルの詳細なレイアウトを示す図である。図４は、不純物拡散領域とポリシリコンと第１配線層のレイアウトを示す図であり、図５は、第１配線層〜第３配線層のレイアウトを示す図である。
【００３６】
図４に示すように、Ｐ型の半導体基板内に、Ｙ方向が長手方向となるようにＮウエルが形成される。Ｎウエル内には、ＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ２のソース又はドレインとなるＰ型の不純物拡散領域と、Ｎウエルに電源電位ＶＤＤを供給するためのＮ＋タップが形成される。また、Ｐ型の半導体基板内には、ＮチャネルＭＯＳトランジスタＱＮ１〜ＱＮ４のソース又はドレインとなるＮ型の不純物拡散領域と、Ｐ型の半導体基板に電源電位ＶＳＳを供給するためのＰ＋タップが形成される。なお、半導体基板内にＰウエルを形成し、Ｎ型の不純物拡散領域とＰ＋タップをＰウエル内に形成するようにしても良い。
【００３７】
半導体基板上には、ゲート絶縁膜を介して、ゲート電極となるポリシリコンが形成される。このようにして、４個のメモリセルの各々において、図６に示すＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ２とＮチャネルＭＯＳトランジスタＱＮ１〜ＱＮ４が形成される。
【００３８】
さらにその上に、第１の層間絶縁膜を介して第１層配線が形成される。第１の層間絶縁膜の所定の位置には、コンタクトホール（×印）が設けられており、第１層配線が、コンタクトホールを通して不純物拡散領域に接続される。また、第１の層間絶縁膜の所定の位置にはビアホール（○印）が設けられており、第１層配線が、ビアホールを通してポリシリコンに接続される。
【００３９】
図５に示すように、第１層配線上に、第２の層間絶縁膜を介して第２層配線が形成され、さらにその上に、第３の層間絶縁膜を介して第３層配線が形成される。第２の層間絶縁膜の所定の位置にはビアホール（×印）が設けられており、第２層配線がコンタクトホールを通して、第１層配線に接続される。また、第３の層間絶縁膜の所定の位置にはビアホール（○印）が設けられており、第３層配線が、ビアホールを通して第２層配線に接続される。
【００４０】
図４及び図５に示すように、本実施形態においては、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタをＸ方向（長手方向）に分散して配置することにより、ＳＲＡＭのＹ方向（短辺方向）のサイズを小さくして、ドライバＩＣのチップ面積を低減することができる。
【００４１】
また、２次元マトリクス状に配置された２行２列の４個のメモリセルを１つの単位領域として、複数の単位領域について同一のレイアウトが施される。本実施形態においては、第２の配線層にワードラインＷＬ０及びＷＬ１が設けられ、第３の配線層にビットラインＢＬ０／ＢＬ０バー及びＢＬ１／ＢＬ１バーが配置されている。あるいは、これらのワードライン及び／又はビットラインを、他の配線層に配置するようにしても良い。
【００４２】
各単位領域において隣接する２列のメモリセルのトランジスタＱＮ３及びＱＮ４のゲートと２本のワードラインＷＬ０及びＷＬ１とをそれぞれ電気的に接続するために、それぞれの単位領域におけるＹ方向に関する中央部分において、第１の層間絶縁膜に２個の開口Ｈ１１及びＨ１２が形成され、第２の層間絶縁膜に２個の開口Ｈ２１及びＨ２２が形成される。
【００４３】
さらに、図４に示すように、各単位領域においてＹ方向に関して中央部分の外側に位置する２つの周辺部分において、Ｐ型の半導体基板に基準電位（本実施形態においては接地電位）を供給するためのＰ＋タップが形成される。また、各単位領域においてＸ方向に関して中央部分の外側に位置する２つの周辺部分において、Ｎウエルに基準電位（本実施形態においては電源電位ＶＤＤ）を供給するためのＮ＋タップが形成される。これにより、従来のドライバＩＣにおいてはメモリセル領域と別個に設けていた基準電位の接続領域が不要となり、小さいサイズの半導体基板を用いながら半導体基板やウエルに基準電位を供給することができる。
【００４４】
また、図５に示すように、第３の配線層において、隣接する２列のメモリセルにそれぞれ接続される２つのビットラインの間に、電源電位又は基準電位に接続される配線が形成される。例えば、ビットラインＢＬ０とビットラインＢＬ１との間に、電源電位ＶＳＳに接続される電源配線が形成され、ビットラインＢＬ１とビットラインＢＬ０バーとの間に、電源電位ＶＤＤに接続される電源配線が形成される。電源配線はインピーダンスが低いので、ビットラインをシールドする役割を果たし、誤動作を防止することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態におけるＬＣＤモジュールを示す図。
【図２】 本発明の一実施形態に係る半導体集積回路を示す図。
【図３】 図２に示すＳＲＡＭのメモリセル４個分のレイアウトを示す図。
【図４】 メモリセルの不純物拡散領域〜第１配線層のレイアウトを示す図。
【図５】 メモリセルの第１配線層〜第３配線層のレイアウトを示す図。
【図６】 従来のドライバＩＣにおけるＳＲＡＭのメモリセルの回路を示す図。
【図７】 図６に示すメモリセル４個分のレイアウトを示す図。
【符号の説明】
１０ ドライバＩＣ、 １１ セグメント信号出力部、 １２、１３ コモン信号出力部、 １４ 電源部、 １５ 制御部、 １６ ＳＲＡＭ、 １７ シリコン基板、 ２０ 上部パネル、 ３０ ガラス基板、 Ｓ１、Ｓ２、・・・セグメント領域、 Ｃ１、Ｃ２、・・・ コモン領域、 ＬＳ１〜ＬＳ１３２セグメント配線、 ＬＣ１〜ＬＣ６４ コモン配線、 ＰＳ１〜ＰＳ１３２ セグメント信号出力パッド、 ＰＣ１〜ＰＣ３２ コモン信号出力パッド、 ＰＴ１〜ＰＴｎ 入出力パッド、 ＭＣ００〜ＭＣ１１ メモリセル、 ＢＬ０、ＢＬ０バー、ＢＬ１、ＢＬ１バー ビットライン、 ＷＬ０、ＷＬ１ ワードライン、 ＩＮＶ１、ＩＮＶ２ インバータ、 ＱＰ１〜ＱＰ２ ＰチャネルＭＯＳトランジスタ、 ＱＮ１〜ＱＮ４ ＮチャネルＭＯＳトランジスタ
Claims (7)
- 第１辺、第２辺、第３辺、及び第４辺を有する半導体基板に設けられ、表示デバイスに信号を供給するための半導体集積回路であって、
複数の第１の信号を出力する第１の信号出力部と、
複数の第２の信号を出力する第２の信号出力部と、
画像データを記憶するＳＲＡＭと、
前記第１の信号出力部、前記第２の信号出力部、及び前記ＳＲＡＭの制御を行う制御部と、
を含み、
前記第１辺は、前記第１辺に交差する前記第２辺より長く、
前記第１の信号出力部は、前記第１辺に沿って配置され、
前記第２の信号出力部は、前記第２辺に沿って配置され、
前記ＳＲＡＭは、
前記第１辺が延びる方向の第１の方向とは異なる方向である第２の方向に延びる第２の導電型のウェルと、
前記第２の導電型のウェルに形成されるソースとドレインとを有する第１群のトランジスタ、及び、前記半導体基板の第１の導電型の領域に形成されるソースとドレインとを有する第２群のトランジスタにより構成されるメモリセルと、
前記メモリセルに接続され、前記第２の方向に延びる１組のビットラインと、
前記メモリセルに接続され、前記第２の方向とは異なる方向に延びるワードラインと、
を含み、
前記第１の信号出力部に対して、前記第１辺に対向する前記第３辺の側に配置されることを特徴とする半導体集積回路。 - 複数の第３の信号を出力する第３の信号出力部をさらに含み、
前記第３の信号出力部は、前記第２辺に対向する前記第４辺に沿って配置されることを特徴とする請求項１記載の半導体集積回路。 - 前記複数の第１の信号が供給される複数の第１の電極をさらに含み、
前記複数の第１の電極は、前記第１辺に沿って配置されることを特徴とする請求項１又は２記載の半導体集積回路。 - 前記複数の第２の信号が供給される複数の第２の電極をさらに含み、
前記複数の第２の電極は、前記第２辺に沿って配置されることを特徴とする請求項１乃至３のいずれかに記載の半導体集積回路。 - 前記複数の第３の信号が供給される複数の第３の電極をさらに含み、
前記複数の第３の電極は、前記第４辺に沿って配置されることを特徴とする請求項１乃至４のいずれかに記載の半導体集積回路。 - 前記制御部に供給する制御信号が入力される第４の電極をさらに含み、
前記第４の電極は、前記第３辺に沿って配置されることを特徴とする請求項１乃至５のいずれかに記載の半導体集積回路。 - 請求項１乃至６のいずれかに記載の半導体集積回路と、
前記表示デバイスと、
を含むことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003168064A JP4442121B2 (ja) | 2003-06-12 | 2003-06-12 | 半導体集積回路及び表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003168064A JP4442121B2 (ja) | 2003-06-12 | 2003-06-12 | 半導体集積回路及び表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005005523A JP2005005523A (ja) | 2005-01-06 |
| JP4442121B2 true JP4442121B2 (ja) | 2010-03-31 |
Family
ID=34093682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003168064A Expired - Fee Related JP4442121B2 (ja) | 2003-06-12 | 2003-06-12 | 半導体集積回路及び表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4442121B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466036C (zh) * | 2005-06-30 | 2009-03-04 | 精工爱普生株式会社 | 显示装置及电子设备 |
| JP5724206B2 (ja) * | 2010-04-16 | 2015-05-27 | 富士通セミコンダクター株式会社 | マスタスライス方式メモリセル |
-
2003
- 2003-06-12 JP JP2003168064A patent/JP4442121B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005005523A (ja) | 2005-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100566410B1 (ko) | 반도체 집적회로 | |
| JP3085455B2 (ja) | スタティックｒａｍ | |
| US11133057B2 (en) | Memory array with bit-lines connected to different sub-arrays through jumper structures | |
| KR19990071560A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| US6900503B2 (en) | SRAM formed on SOI substrate | |
| US20190027212A1 (en) | Semiconductor device | |
| US6873378B2 (en) | Liquid crystal display panel | |
| US11257824B1 (en) | Memory device and method for forming thereof | |
| US20220310634A1 (en) | Semiconductor storage device | |
| KR100333162B1 (ko) | 반도체기억장치 | |
| US20240081035A1 (en) | Semiconductor integrated circuit device | |
| US7002212B2 (en) | Static RAM having a TFT with n-type source and drain regions and a p-type region in contact with only the intrinsic channel of the same | |
| JP2001035937A (ja) | 半導体記憶装置 | |
| US6184588B1 (en) | SRAM cell having bit line shorter than word line | |
| KR20030068436A (ko) | 반도체 집적회로 장치 | |
| US20240404566A1 (en) | Header layout design including backside power rail | |
| JP4442121B2 (ja) | 半導体集積回路及び表示装置 | |
| TW201618282A (zh) | 半導體裝置 | |
| JP2010074023A (ja) | 半導体装置 | |
| US6072714A (en) | Static memory cell with a pair of transfer MOS transistors, a pair of driver MOS transistors and a pair of load elements | |
| KR0158007B1 (ko) | 소프트 에러 내성이 높은 스태틱 랜덤 엑세스 메모리 디바이스 | |
| US6414359B1 (en) | Six transistor SRAM cell having offset p-channel and n-channel transistors | |
| JP2006237028A (ja) | 半導体集積回路 | |
| US20250113478A1 (en) | Bit line with non-uniform width in a memory array | |
| US12087398B2 (en) | Wordline driver circuit and memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060418 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |