JP4429435B2

JP4429435B2 - Bumped double-layer circuit tape carrier and manufacturing method thereof

Info

Publication number: JP4429435B2
Application number: JP33613799A
Authority: JP
Inventors: 敏明浅田; 俊昭天野; 直之児島; 賢一菅原
Original assignee: THE FURUKAW ELECTRIC CO., LTD.
Current assignee: THE FURUKAW ELECTRIC CO., LTD.
Priority date: 1999-11-26
Filing date: 1999-11-26
Publication date: 2010-03-10
Anticipated expiration: 2019-11-26
Also published as: JP2001156121A

Description

【０００１】
【発明の属する技術分野】
本発明は、バンプ付きテープキャリアおよびその製造方法に係り、特には片面だけではなく両面に導体パターンが形成されたバンプ付き二層回路テープキャリアおよびその製造方法に関する。
【０００２】
【従来の技術】
電子機器の小型化、軽量化、高速化、高機能化等の要求に答えるため、半導体パッケージには、種々の形態のものが開発されている。このような半導体パッケージ技術として、特に、半導体チップの高集積化による多ピン化の要請と、装置の小型化を両立させるため、絶縁フィルム上に形成した金属パターンに、半田バンプを介して半導体チップを接合する、いわゆるテープキャリア方式によるパッケージ技術が知られている。
【０００３】
そのようなテープキャリア方式によるパッケージ技術の一例として、特開平８−６４６３６号公報に開示されているものがある。このパッケージ技術では、図２３に示すように、ポリイミドテープ１上に金属層２が形成され、この金属層２に、半田バンプ３が形成されている。この半田バンプ３と、半田バンプ３に対応して電子デバイス（半導体チップ）４の一主面に形成された金属パッド６とが熱的に接合される。このようにして電子デバイス４を実装したテープキャリアは、その後、個々に切り出される。
【０００４】
このテープキャリア方式では、薄く透明なポリイミドテープを用いているため、熱サイクルにおいても半田接合部に加わる応力が緩和され、また裏面から半田バンプを観察出来るという利点がある。
【０００５】
しかし、半田バンプは、一般にクリーム半田印刷や半田ボールを転写する方法により形成されるが、このような方法では、図２３に示すように、半田バンプ３は球状にならざるを得ない。球状の半田バンプでは、半田バンプ同士のピッチが小さくなり、半田バンプ間の距離が短くなると、半導体チップを搭載した際に、半田ブリッジが形成されてしまうという問題がある。また、アンダーフィル樹脂の充填が困難となるという問題も生ずる。
【０００６】
ところで、近年、半導体チップの小型化によって、実装する基板の回路パターンはより高密度化されている。また、半導体チップの高周波化によって、耐ノイズ性を提供するためのグランド層が必要となりつつある。以上の理由から、半導体チップを実装するテープキャリアに関しても、これまでの単層回路構造に代えて二層回路構造を採用する必要性が高まっている。
【０００７】
【発明が解決しようとする課題】
本発明は、上記事情を考慮してなされたもので、半導体チップを搭載する際に、半田バンプのピッチが小さくなっても、半田バンプ間にブリッジが形成されることがなく、半導体チップの更なる高密度化や高周波化に対応することが可能な、バンプ付き二層回路テープキャリアを提供することを目的とする。
【０００８】
本発明の他の目的は、そのようなバンプ付き二層回路テープキャリアの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明は、半導体チップを回路基板に搭載するためのバンプ付き二層回路テープキャリアであって、貫通孔が設けられた絶縁フィルムと、前記貫通孔を充填した接合用導体と、前記絶縁フィルムの一方の主面に形成され前記接合用導体と接続された第１の導体パターンと、前記絶縁フィルムの他方の主面に形成され前記接合用導体上に位置するターミナル及びこのターミナルに接続されたバンプ形成領域を有する第２の導体パターンと、前記バンプ形成領域上に形成された半導体チップ接続用金属バンプとを備え、前記金属バンプは前記導体パターン面に対し実質的に垂直な側面を有する柱状体であることを特徴とするバンプ付き二層回路テープキャリアを提供する。
【００１０】
上述のように、本発明のバンプ付き二層回路テープキャリアにおいて、第２の導体パターンである半導体チップ搭載側導体パターンは、第１の導体パターンである回路基板側導体パターンと接続するためのターミナルを有しており、ターミナルの下側の絶縁フィルムには、ターミナルよりも小さい径の孔が形成されている。接合用導体は、例えば、この孔内に露出する金属箔上にメッキにより金属層を形成することにより得ることができ、この接合用導体を介してテープキャリアの半導体チップ搭載側導体パターンと回路基板側導体パターンとの接続が行われる。
【００１１】
本発明のバンプ付き二層回路テープキャリアによると、接合用導体を介して半導体チップを回路基板の導体へと接続することができる。また、接合用導体が形成された孔とは別にターミナルの下側の絶縁フィルムに孔を設け、この孔に半導体チップ搭載側導体パターンと回路基板とを接続するための接合用電極を形成してもよい。すなわち、接合用導体及び接合用電極の双方を介して半導体チップを回路基板の導体へと接続することも可能である。
【００１２】
これら接合用導体及び接合用電極を構成する材料としては、Ｃｕ、Ｎｉ、Ｓｎ、Ｓｎ合金（半田）等を用いることが出来る。
【００１３】
また、金属バンプを構成する材料としては、Ｓｎ、Ｓｎ合金（半田）等が挙げられるが、特に半田が好ましい。
【００１４】
金属バンプ、接合用導体、及び接合用電極は、いずれも多層構造を有するものとすることが出来る。この場合、これらは、半田からなる最上層と、半田よりも高い融点を有する金属、例えばＣｕ、Ｎｉからなる下層とを含むものとすることが出来る。
【００１５】
以上のように構成される本発明のバンプ付き二層回路テープキャリアでは、金属バンプが、導体パターン面に対し実質的に垂直な側面を有する柱状体により構成されているため、従来の球状の半田バンプのように、半導体チップを搭載した際に半田ブリッジが形成されるようなことがなく、また、アンダーフィル樹脂の充填も容易に行うことが出来る。
【００１６】
また、本発明は、上記バンプ付きテープキャリアの第１の製造方法として、貫通孔が設けられた絶縁フィルムと、前記貫通孔を充填した接合用導体と、前記絶縁フィルムの一方の主面に形成され前記接合用導体と接続された第１の導体パターンと、前記絶縁フィルムの他方の主面に形成され前記接合用導体上に位置するターミナル及びこのターミナルに接続されたバンプ形成領域を有する第２の導体パターンと、前記バンプ形成領域上に形成された半導体チップ接続用金属バンプとを備えた、半導体チップを回路基板に搭載するためのバンプ付き二層回路テープキャリアの製造方法であって、一方の主面に第１の金属箔が設けられ他方の主面に第２の金属箔が設けられた絶縁フィルムの前記第１の金属箔上に樹脂層を形成し、この樹脂層をパターニングすることにより得られる第１の樹脂パターンをマスクとして前記第１の金属箔の露出部を選択的に除去することにより前記第１の導体パターンを形成する工程、前記絶縁フィルムに前記ターミナルよりも小さい径を有し且つ底面が前記第２の金属箔で構成された孔を形成し、前記第１の導体パターンを前記第１の樹脂パターンで被覆しつつ前記第１の導体パターンが形成された面に第１の電気メッキを施すことにより前記孔内に前記接合用導体を形成する工程、前記第１の樹脂パターンを除去する工程、前記第２の金属箔上に第２の樹脂パターンを形成し、前記絶縁フィルムの前記第２の樹脂パターンが形成された面に第２の電気メッキを施すことにより、前記第２の樹脂パターンから露出する前記第２の金属箔上に前記第２の金属箔とは異なる金属材料からなる金属パターンを形成する工程、前記第２の樹脂パターンを除去する工程、前記絶縁フィルムの前記金属パターンが形成された面に第３の樹脂パターンを形成し、前記絶縁フィルムの前記第３の樹脂パターンが形成された面に第３の電気メッキを施すことにより、前記第３の樹脂パターンから露出する前記金属パターン上に前記金属バンプを形成する工程、前記第３の樹脂パターンを除去する工程、および前記金属パターンをマスクとして用いて前記金属箔をパターニングして金属箔パターンを形成することにより、前記第２の導体パターンとして前記金属パターンと前記金属箔パターンとの積層体を形成する工程を具備することを特徴とするバンプ付き二層回路テープキャリアの製造方法を提供する。
【００１７】
この第１の製造方法においては、両面に金属箔が設けられた絶縁フィルムが用いられる。また、これら金属箔の一方のパターニングには金属パターンがマスクとして用いられ、それにより得られる金属箔パターンと金属パターンとの積層体が半導体チップ搭載側導体パターンを構成する。
【００１８】
更に、本発明は、バンプ付きテープキャリアの第２の製造方法として、貫通孔が設けられた絶縁フィルムと、前記貫通孔を充填した接合用導体と、前記絶縁フィルムの一方の主面に形成され前記接合用導体と接続された第１の導体パターンと、前記絶縁フィルムの他方の主面に形成され前記接合用導体上に位置するターミナル及びこのターミナルに接続されたバンプ形成領域を有する第２の導体パターンと、前記バンプ形成領域上に形成された半導体チップ接続用金属バンプとを備えた、半導体チップを回路基板に搭載するためのバンプ付き二層回路テープキャリアの製造方法であって、一方の主面に金属箔が設けられた絶縁フィルムに前記ターミナルよりも小さい径を有し且つ底面が前記金属箔で構成された孔を形成し、前記金属箔が設けられた面の裏面に第１の電気メッキを施すことにより前記孔内に前記接合用導体を形成する工程、前記絶縁フィルムの前記金属箔が設けられた面の裏面に無電解メッキによりまたは無電解メッキと電気メッキとによりメッキ金属箔層を形成し、このメッキ金属箔層をパターニングすることにより前記第１の導体パターンを形成する工程、前記絶縁フィルムの一方の主面に設けられた金属箔上に第１の樹脂パターンを形成し、前記絶縁フィルムの前記第１の樹脂パターンが形成された面に第２の電気メッキを施すことにより、前記第１の樹脂パターンから露出する前記金属箔上に金属パターンを形成する工程、前記第１の樹脂パターンを除去する工程、前記絶縁フィルムの前記金属パターンが形成された面に第２の樹脂パターンを形成し、前記絶縁フィルムの前記第２の樹脂パターンが形成された面に第３の電気メッキを施すことにより、前記第２の樹脂パターンから露出する前記金属パターン上に前記金属バンプを形成する工程、前記第２の樹脂パターンを除去する工程、および前記金属パターンをマスクとして用いて前記金属箔の露出部を選択的に除去して金属箔パターンを形成することにより、前記第２の導体パターンとして前記金属パターンと前記金属箔パターンとの積層体を形成する工程を具備することを特徴とするバンプ付き二層回路テープキャリアの製造方法を提供する。
【００１９】
第２の製造方法においては、片面に金属箔が設けられた絶縁フィルムが用いられる。第２の製造方法において、回路基板側導体パターンは、接合用導体を形成した後に、上記金属箔が設けられた面の裏面にメッキにより形成した金属箔層を用いて形成される。一方、半導体チップ搭載側導体パターンは、絶縁フィルムに予め設けられた金属箔上に金属パターンを形成し、この金属パターンをマスクとして用いて上記金属箔をパターニングすることにより形成される。すなわち、第１の製造方法と同様に、第２の製造方法においても金属箔パターンと金属パターンとの積層体が半導体チップ搭載側導体パターンを構成する。
【００２０】
更に、本発明は、バンプ付きテープキャリアの第３の製造方法として、貫通孔が設けられた絶縁フィルムと、前記貫通孔を充填した接合用導体と、前記絶縁フィルムの一方の主面に形成され前記接合用導体と接続された第１の導体パターンと、前記絶縁フィルムの他方の主面に形成され前記接合用導体上に位置するターミナル及びこのターミナルに接続されたバンプ形成領域を有する第２の導体パターンと、前記バンプ形成領域上に形成された半導体チップ接続用金属バンプとを備えた、半導体チップを回路基板に搭載するためのバンプ付き二層回路テープキャリアの製造方法であって、一方の主面に第１の金属箔が設けられ他方の主面に第２の金属箔が設けられた絶縁フィルム絶縁フィルムの前記第１の金属箔上に樹脂層を形成し、この樹脂層をパターニングすることにより得られる第１の樹脂パターンをマスクとして前記第１の金属箔の露出部を選択的に除去することにより前記第１の導体パターンを形成する工程、前記絶縁フィルムに前記ターミナルよりも小さい径を有し且つ底面が前記第２の金属箔で構成された孔を形成し、前記第１の導体パターンを前記第１の樹脂パターンで被覆しつつ前記絶縁フィルムの前記第１の導体パターンが形成された面に第１の電気メッキを施すことにより前記孔内に前記接合用導体を形成する工程、前記第１の樹脂パターンを除去する工程、前記第２の金属箔上に第２の樹脂パターンを形成し、前記絶縁フィルムの前記第２の樹脂パターンが形成された面に第２の電気メッキを施すことにより、前記第２の樹脂パターンから露出する前記第２の金属箔上に前記金属バンプを形成する工程、前記第２の樹脂パターンを除去する工程、前記絶縁フィルムの前記金属バンプが形成された面に電着法により感光性樹脂層を形成し、この感光性樹脂層をパターニングすることにより得られる第３の樹脂パターンをマスクとして用いて前記第２の金属箔の露出部を選択的に除去することにより前記第２の導体パターンを形成する工程、および前記第３の樹脂パターンを除去する工程を具備することを特徴とするバンプ付き二層回路テープキャリアの製造方法を提供する。
【００２１】
第３の製造方法においては、両面に金属箔が設けられた絶縁フィルムが用いられる。また、第３の製造方法においては、第２の金属箔のパターニングには電着フォトレジスト法を用いて形成した樹脂パターンがマスクとして用いられ、したがって、半導体チップ搭載側導体パターンは金属箔のみからなる単層構造を有している。
【００２２】
更に、本発明は、バンプ付きテープキャリアの第４の製造方法として、貫通孔が設けられた絶縁フィルムと、前記貫通孔を充填した接合用導体と、前記絶縁フィルムの一方の主面に形成され前記接合用導体と接続された第１の導体パターンと、前記絶縁フィルムの他方の主面に形成され前記接合用導体上に位置するターミナル及びこのターミナルに接続されたバンプ形成領域を有する第２の導体パターンと、前記バンプ形成領域上に形成された半導体チップ接続用金属バンプとを備えた、半導体チップを回路基板に搭載するためのバンプ付き二層回路テープキャリアの製造方法であって、一方の主面に金属箔が設けられた絶縁フィルムに前記ターミナルよりも小さい径を有し且つ底面が前記金属箔で構成された孔を形成し、前記金属箔が設けられた面の裏面に第１の電気メッキを施すことにより前記孔内に前記接合用導体を形成する工程、前記絶縁フィルムの前記金属箔が設けられた面の裏面に無電解メッキによりまたは無電解メッキと電気メッキとによりメッキ金属箔層を形成し、このメッキ金属箔層をパターニングすることにより前記第１の導体パターンを形成する工程、前記絶縁フィルムの一方の主面に設けられた金属箔上に第１の樹脂パターンを形成し、前記絶縁フィルムの前記第１の樹脂パターンが形成された面に第２の電気メッキを施すことにより、前記第１の樹脂パターンから露出する前記金属箔上に前記金属バンプを形成する工程、前記第１の樹脂パターンを除去する工程、前記絶縁フィルムの前記金属バンプが形成された面に電着法により感光性樹脂層を形成し、この感光性樹脂層をパターニングすることにより得られる第２の樹脂パターンをマスクとして用いて前記金属箔の露出部を選択的に除去することにより前記第２の導体パターンを形成する工程、および前記第２の樹脂パターンを除去する工程を具備することを特徴とするバンプ付き二層回路テープキャリアの製造方法を提供する。
【００２３】
第４の製造方法においては、片面に金属箔が設けられた絶縁フィルムが用いられる。また、第４の製造方法においては、半導体チップ搭載側導体パターンを形成するためのマスクとして用いられる樹脂パターンは、電着フォトレジスト法によって形成され、半導体チップ搭載側導体パターンは金属箔のみからなる単層構造を有している。
【００２４】
以上挙げた４つの製造方法によると、金属バンプ形成に従来の方法のようにソルダーレジストを用いないため、金属バンプを高く形成する必要がなく、従って金属バンプの形成が容易であり、かつ形成のための時間が短時間ですみ、その結果、製造コストを低減することが可能である。また、既に完成した基板にバンプを形成することは非常に困難であるが、本発明の方法によると、基板の製造工程中にバンプを形成するので、バンプの形成を容易に行うことが出来る。
【００２５】
上述した第２および第４のバンプ付き二層回路テープキャリアの製造方法において、回路基板側導体パターンを形成する工程は、接合用導体を形成する工程よりも後であれば、どの段階で行ってもよい。
【００２６】
上記第１〜第４の製造方法によると、絶縁フィルムに、半導体チップ搭載側導体パターンのターミナルよりも小さい径の孔が形成され、電気メッキにより、孔内に露出する半導体チップ搭載側金属箔上に接合用導体である金属層が形成される。この場合の金属層として、Ｃｕ、Ｎｉ、Ｓｎ、Ｓｎ合金（半田）等を用いることができる。また、接合用導体は多層構造を有することが可能である。
【００２７】
また、金属パターンとして、Ｎｉ、Ｓｎ、Ｓｎ合金（半田）等を用いることができる。
【００２８】
金属バンプはＳｎ、半田（Ｓｎ合金等）等を用いることが出来る。また、金属バンプは、多層構造を有することが可能で、この場合、下層として融点が高い金属であることが望ましい。前記電気メッキを２回以上に分けて施すことにより、多層構造の金属バンプおよび接合用導体の金属層を形成することができる。この場合の最上層は、溶融接合に適する半田、Ｓｎ等により構成し、下層は最上層の金属より融点の高い金属（Ｃｕ、Ｎｉ、Ｓｎ、半田等）により構成する。
【００２９】
なお、絶縁フィルムへの孔の形成は、例えばレーザーにより行うことが出来る。
【００３０】
また、絶縁フィルムに形成される孔は、半導体チップ搭載側金属箔（導体パターンのターミナル）とは反対側に向かって広がるように、１５°以上、好ましくは４５°以上のテーパ角の内壁を有することが望ましい。このようなテーパ角の内壁を有する孔は、絶縁フィルムに小エネルギーの炭酸ガスレーザを、多いパルス数で照射することにより、または絶縁フィルムに、炭酸ガスレーザをディフォーカスして照射することにより、形成することが可能である。
【００３１】
炭酸ガスレーザによる孔あけのエネルギー密度は、絶縁フィルムの材質、厚み、孔のサイズによって異なることから、適宜設定することが出来る。
【００３２】
【発明の実施の形態】
以下、図面を参照して、本発明の一実施形態に係るバンプ付き二層回路テープキャリアについて説明する。
図１は、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアを概略的に示す断面図である。図１において、絶縁フィルム１１の一方の主面には半導体チップ搭載側銅パターン１２が形成されており、この半導体チップ搭載側銅パターン１２のバンプ形成領域上に半田、Ａｕ、Ｓｎ、Ｓｎ合金等からなる金属バンプ１３が形成されている。
【００３３】
絶縁フィルム１１には、回路基板と接続する部分に、半導体チップ搭載側銅パターン１２のターミナル（図２のターミナル５１）より小さい径の孔が形成されていて、この孔に埋め込まれた金属が接合用電極１４を形成している。この接合用電極１４は、銅、ニッケル、半田等のメッキによって形成され、接合用電極上に供給された半田ボールやクリーム半田を介して回路基板の導体と接続される。
【００３４】
更に、絶縁フィルム１１には、半導体チップ搭載側銅パターン１２が形成された面の裏面に回路基板側導体パターン１５が形成されている。絶縁フィルム１１の回路基板側導体パターン１５と接続する部分には、半導体チップ搭載側導体パターン１２のターミナル（図２のターミナル５１）より小さい孔が形成されていて、この孔に充填された金属が接合用導体１６を形成している。
【００３５】
このような構造を採用した場合、回路基板側導体パターン１５の一部として任意の場所に回路基板接続用パッド（図２のパッド１７）を形成し、そのパッド上に供給された半田ボールやクリーム半田を介して回路基板の導体と接続することができる。従って、半導体チップ搭載側銅パターン１２や回路基板の回路設計の自由度を高めることが可能となる。
【００３６】
本実施形態に係るテープキャリアの斜視図を図２に示す。図２の上方にはテープキャリアを表側から見た図が描かれており、下方には裏側から見た図が描かれている。図２において、半導体チップ搭載側銅パターン１２は、回路基板の導体と垂直方向において電気的に接続する箇所にターミナル５１を有しており、これらターミナル５１の下の絶縁フィルム１１には、ターミナル５１よりも径の小さい孔が形成されている。この孔に形成した半田、Ｃｕ、Ｎｉ、Ａｕ、Ｓｎ合金等が接合用電極１４及び接合用導体１６を形成している。
【００３７】
接合用電極１４や接合用パッド１７或いは接合用導体１６の上には、半田ボール（図示せず）が形成されていて、この半田ボールを介して回路基板の導体と接続される。
【００３８】
このように構成される金属バンプ付きテープキャリアでは、金属バンプ１３は、側面がストレートの円柱状である。なお、円柱に限らず、断面が多角形の角柱状でもよい。このように、金属バンプ１３が、側面がストレートの柱状形状を有しているため、図２３に示す従来のテープキャリアの球状の金属バンプとは異なり、金属バンプ同士のピッチが小さくなり、金属バンプ間の距離が短くなったとしても、ブリッジが形成されるようなことはなく、また、アンダーフィル樹脂の充填が困難となることもない。
【００３９】
また、金属バンプのブリッジを防ぐソルダーレジストを設けずに半導体チップ搭載側銅パターン１２上に直接金属バンプ１３を形成しているので、金属バンプを高く形成する必要がないため、金属バンプの形成が容易であり、かつ形成のための時間が短時間ですむという利点がある。
【００４０】
更に、一般に銅パターンを構成するＣｕ箔の厚さは１０〜１８μｍと薄く、このように薄い銅パターンに半田を接続した構造では、銅パターンに応力が加わり、銅パターンが破断してしまう。それに対し、絶縁フィルム１１の回路基板と接続する部分に半導体チップ搭載側銅パターン１２のターミナル（図２のターミナル５１）より小さい径の孔を形成し、この孔にＣｕ、Ｎｉ等のめっきによる金属層を形成した本実施形態の構造では、この金属層が補強となって、銅パターンの破断が防止される。
【００４１】
また、一般に、ＢＧＡ用ターミナル部には、実装用外部端子としての半田ボールが接続される。この半田ボールは、ターミナル部にフラックスを塗布し、その上に半田ボールを載置した後、半田ボールを加熱溶融することにより形成される。
【００４２】
しかし、ターミナルは、絶縁フィルムに形成された孔の底部に存在するため、上述のように半田ボールをターミナル部に形成する際、半田ボールとターミナルとが接触不良となるオープン不良が生じたり、孔内の空気が溶融した半田中にボイドとして残存するという問題が生ずる。
【００４３】
これに対し、絶縁フィルム１１の孔内に接合用電極１４や接合用導体１６を形成した構造では、半田ボールは、接合用電極１４及び接合用導体１６と確実に接触し、接続されるため、オープン不良が生じることはない。また、絶縁フィルム１１の孔内には既に接合用電極１４や接合用導体１６が充填されているので、孔内の空気が溶融した半田中にボイドとして残存するという問題が生じることはない。
【００４４】
絶縁フィルム１１に形成される孔は、銅パターン１２とは反対側に向かって広がるように、１５°以上、好ましくは４５°以上のテーパ角の内壁を有するものとすることが出来る。このように、絶縁フィルム１１にテーパ状の内壁を有する孔を形成し、この孔に接合用電極１４や接合用導体１６を埋め込み、更にこの接合用電極１４や接合用導体１６の上に半田ボールを形成することにより、次のような効果が得られる。
【００４５】
すなわち、絶縁フィルム１１に銅パターン１２とは反対側に向かって広がるテーパ状の内壁を有する孔を形成したテープキャリアと、絶縁フィルム１１に垂直な内壁を有する孔を形成したテープキャリアとでは、はんだボールとの接合部の開口径を同一の寸法とした場合、孔のターミナル５１の側の径は、後者に比べ、前者においてより小さくなる。従って、ターミナル５１のピッチが同一である場合、上記孔をテーパ状の内壁を有するように形成することにより、ターミナル５１間の配線を増やすことが出来、そのため、テープキャリア上に配線スペースが足りないためにターミナル５１を配置することが出来ず、無駄になっていたスペースを有効に利用することが出来る。
【００４６】
また、絶縁フィルム１１に垂直な内壁を有する孔を形成した場合には、半田ボールは、絶縁フィルム１１の孔内に充填された接合用電極１４や接合用導体１６との接合部においてくびれが生じ、このくびれ部分に応力歪みが集中し、その結果、クラックの発生を招く可能性がある。
【００４７】
これに対し、絶縁フィルム１１にテーパ状の内壁を有する孔を形成した場合には、半田ボールと接合用電極１４或いは接合用導体１６との接合部にくびれが生じることがないため、その部分における応力歪みの集中が緩和され、接合強度が良好な、信頼性の高いはんだ接合部を得ることが出来る。
【００４８】
以上説明したテープキャリアに対し、半導体チップ（図示せず）が接合され、半導体パッケージが得られる。この半導体パッケージは、接合用電極１４や接合用パッド１７或いは接合用電極を介して回路基板（図示せず）上に実装される。その結果として得られた実装構造では、回路基板の熱膨脹による応力がテープキャリアの変形により緩和され、その結果、回路基板と半導体チップとの接続を、高い信頼性および低コストで実現することが出来た。
【００４９】
次に、以上説明した金属バンプ付き二層回路テープキャリアの製造方法について説明する。
【００５０】
（第１の製造方法）
最初に、半導体チップ搭載側導体パターンを金属マスク法によって形成する金属バンプ付き二層回路テープキャリアの第１の製造方法並びにそれを用いた半導体パッケージの製造方法について、図３〜図７を参照して、工程順に説明する。
【００５１】
まず、図３（ａ）に示すように、例えば、厚さ５０μｍのポリイミドフィルム１１の両面に厚さ１８μｍの銅箔１２ａ，１５を有する材料を用意する。次いで、図３（ｂ）に示すように、半導体チップを実装する面とは反対の面の銅箔１５上に、例えば厚さが２５μｍのネガタイプ感光性ドライフィルム２０をラミネートする。このとき、半導体チップを実装する面の銅箔１２ａは保護フィルム２１で保護しておく。次いで、図３（ｃ）に示すように、導体回路がネガパターンとなり、さらに、半導体チップを実装する面の導体パターンと接続する部分及び半田ボールやクリーム半田を介して回路基板の導体と接続される接合用電極１４の部分がポジパターンとなるマスク２２を通して感光性ドライフィルム２０を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は８０ｍＪ／ｃｍ²とした。
【００５２】
次に、図３（ｄ）に示すように、感光性ドライフィルム２０を液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いて現像し、エッチングレジストパターンを形成した。そして、図３（ｅ）に示すように、感光性ドライフィルム２０をエッチングレジストとして銅箔１５をアルカリエッチングし、所望の導体パターンを形成する。
【００５３】
そして、図４（ｆ）に示すように、接合用電極と接合用導体を形成する部分に、炭酸ガスレーザを用いて、銅箔１２ａに達する１５０μｍ径の孔をポリイミドフィルム１１に形成した。炭酸ガスレーザによる穴明け時に孔およびその周辺に付着したカーボンは、ブラスト処理によって機械的に除去した。
【００５４】
次に、図４（ｇ）に示すように、最初にＮｉ電気メッキを行ったのち半田メッキ（ＡＳ５１３系石原薬品社製）をして接合用電極１４および接合用導体１６を形成した。
【００５５】
そして、図４（ｈ）に示すように、感光性ドライフィルム２０を剥離し、その後、保護フィルム２５をラミネートした。剥離液としては、液温４５℃の３重量％ＮａＯＨ水溶液を用いた。さらに、あらかじめ半導体チップ実装面の銅箔１２ａを保護するために貼っておいた保護フィルム２１を剥離した。
【００５６】
次に、図５（ｉ）に示すように、半導体チップを実装する面の銅箔１２ａ上に例えば厚さが２５μｍのネガタイプ感光性ドライフィルムレジスト２６をラミネートした後、図５（ｊ）に示すように、導体回路がポジパターンとなるマスク２７を通して感光性ドライフィルム２６を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は８０ｍＪ／ｃｍ²とした。次に、図５（ｋ）に示すように、感光性ドライフィルム２６を液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いて現像し、パターンメッキレジストパターンを形成した。
【００５７】
そして、図５（ｌ）に示すようにＮｉを電気メッキし、銅箔１２ａの表面に、厚さ４μｍのＮｉパターン１２ｂを形成した。メッキ浴としては、Ｓ−６００系（商品名：上村工業社製）を用いた。この際、半導体チップを実装するのに必要な、自動アライメント用認識マークを同時に形成することができ、画像処理の多値化レベルが１００／２５６階調以上となる光沢ニッケルめっきで認識マークを形成することで、自動アライメント方式のチップ実装に対応出来る。
【００５８】
次に、図６（ｍ）に示すように、感光性ドライフィルム２６を剥離した。剥離液としては、液温４５℃の３重量％ＮａＯＨ水溶液を用いた。その後、図６（ｎ）に示すように、Ｎｉパターン１２ｂ上に厚さ２５μｍのネガタイプ感光性ドライフィルム３０をラミネートした。
【００５９】
その後、図６（ｏ）に示すように、半導体の電極パッドと接続するための金属バンプを電気メッキ法で形成するために、金属バンプ部がポジパターンとなるマスク３１を通して感光性ドライフィルム３０を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は９０ｍＪ／ｃｍ²とした。次に、図６（ｐ）に示すように、感光性ドライフィルム３０を液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いて現像した。
【００６０】
次いで、図７（ｑ）に示すように、ＡＳ５１３系（商品名：石原薬品社製）を用いて錫６鉛４の組成の半田を電気メッキして、厚さ１５μｍの半田パンプ１３を形成した。その後、図７（ｒ）に示すように、感光性ドライフィルム３０を剥離した。剥離液としては、液温４５℃の３重量％ＮａＯＨ水溶液を用いた。そして、図７（ｓ）に示すように、Ｎｉパターン１２ｂをエッチングレジストとして銅箔１２ａをアルカリエッチングして、銅箔パターン１２ａとＮｉパターン１２ｂとの積層構造からなる導体パターン１２を形成した。さらに、保護フィルム２５を剥離することで、図１に示したのと同様の構造を有するテープキャリアが得られた。
【００６１】
そして、図７（ｔ）に示すように、別途準備した半導体チップ３２を、以上説明した図７（ｓ）に示すテープキャリアに搭載した。半導体チップ３２は、周辺部にアルミニウムパッドを有し、このアルミニウムパッドの表面にワイヤーボンディングを用いてＡｕバンプが形成されている。
【００６２】
さらに、図７（ｕ）に示すように、半導体チップ３２とテープキャリアとの間隙に熱硬化性樹脂、例えばエポキシ樹脂をアンダーフィル３３として充填して、テープキャリアと半導体チップ３２との接続構造を得た。
【００６３】
以上の製造工程では、Ｎｉパターン１２ｂ上に半田バンプ１３を形成したテープキャリアを用いているため、位置合わせ／半導体チップの搭載／リフロー加熱といった一連の工程により、このテープキャリア上に、アルミニウムパッドの表面に半田バンプ１３と合金化するＡｕバンプを形成している半導体チップ３２を、一括して実装することが可能である。
【００６４】
なお、半導体チップ３２を実装したテープキャリアは、その後、個々に切り出される。
【００６５】
以上説明した、半導体チップ搭載側導体パターンを金属マスク法によって形成する金属バンプ付き二層回路テープキャリアの第１の製造方法によると、導体パターン面に対し実質的に垂直な側面を有する柱状体からなる金属バンプを備えた金属バンプ付きテープキャリアを容易に得ることが可能である。また、既に完成した基板上にではなく、基板の製造過程中にバンプを形成しているので、金属バンプの形成を容易に行うことが出来る。
【００６６】
（第２の製造方法）
以上、両面に予め金属箔が設けられた絶縁フィルムを用いたが、片面のみに金属箔が設けられた絶縁フィルムを用いることもできる。また、上述した第１の製造方法では、半導体チップ搭載側導体パターンを金属マスク法により形成したが、他の方法を用いることも可能である。以下に、片面のみに金属箔が設けられた絶縁フィルムを用い、回路基板側導体パターンを形成するための金属箔をメッキによって形成する金属バンプ付き二層回路テープキャリアの第２の製造方法について、図８〜図１２を参照して説明する。
【００６７】
まず、図８（ａ）に示すように、ガラスクロスにエポキシを含浸させた厚さ５０μｍの絶縁層（ガラスエポキシ層）１１の片面に厚さ１８μｍの銅箔１２ａを有する材料を用意する。
【００６８】
そして、図８（ｂ）に示すように、接合用電極と接合用導体を形成する部分に、炭酸ガスレーザを用いて、銅箔１２ａに達する１５０μｍ径の孔をガラエポ層１１に形成した。炭酸ガスレーザによる穴明け時に孔およびその周辺に付着したカーボンは、ブラスト処理によって機械的に除去した。
【００６９】
次に、図８（ｃ）に示すように、最初にＮｉ電気メッキを行い接合用電極１４および接合用導体１６を形成した。更に図８（ｄ）に示すように、半導体チップ実装面の銅箔をフィルム２１で保護した後、接合用電極１４と接合用導体１６を含むガラスエポキシ層１１の全面に無電解銅メッキと電解銅メッキを施し、厚さ１０μｍのメッキ金属箔層１５を形成する。
【００７０】
次いで、図９（ｅ）に示すように、メッキ金属箔１５上に厚さ２５μｍのネガタイプ感光性ドライフィルム２０をラミネートする。次いで、図９（ｆ）に示すように、導体回路がネガパターンとなり、さらに、半田ボールやクリーム半田を介して回路基板の導体と接続される接合用電極１４の部分がポジパターンとなるマスク２２を通して感光性ドライフィルム２０を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は８０ｍＪ／ｃｍ²とした。
【００７１】
次に、図９（ｇ）に示すように、感光性ドライフィルム２０を液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いて現像し、エッチングレジストパターンを形成した。そして、図９（ｈ）に示すように、感光性ドライフィルム２０をエッチングレジストとして銅箔１５をアルカリエッチングし、所望の導体パターンを形成し、感光性ドライフィルム２０を剥離した。剥離液としては、液温４５℃の３重量％ＮａＯＨ水溶液を用いた。その後、あらかじめ半導体チップ実装面の銅箔１２ａを保護するために貼っておいた保護フィルム２１を剥離した。
【００７２】
次に図１０（ｉ）に示すように、回路基板側導体導体パターン１５をフィルム２５で保護し、半導体チップを実装する面の銅箔１２ａ上に厚さ２５μｍのネガタイプ感光性ドライフィルムレジスト２６をラミネートした後、図１０（ｊ）に示すように、導体回路がポジパターンとなるマスク２７を通して感光性ドライフィルム２６を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は８０ｍＪ／ｃｍ²とした。次に、図１０（ｋ）に示すように、感光性ドライフィルム２６を液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いて現像し、パターンメッキレジストパターンを形成した。
【００７３】
そして、図１０（ｌ）に示すようにＮｉを電気メッキし、銅箔１２ａの表面に、厚さ４μｍのＮｉパターン１２ｂを形成した。メッキ浴としては、Ｓ−６００系（商品名：上村工業社製）を用いた。
【００７４】
次に、図１１（ｍ）に示すように、感光性ドライフィルム２６を剥離した。剥離液としては、液温４５℃の３重量％ＮａＯＨ水溶液を用いた。その後、図１１（ｎ）に示すように、Ｎｉパターン１２ｂ上に厚さ２５μｍのネガタイプ感光性ドライフィルム３０をラミネートした。
【００７５】
その後、図１１（ｏ）に示すように、半導体の電極パッドと接続するための金属バンプを電気メッキ法で形成するために、金属バンプ部がポジパターンとなるマスク３１を通して感光性ドライフィルム３０を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は９０ｍＪ／ｃｍ²とした。次に、図１１（ｐ）に示すように、感光性ドライフィルム３０を液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いて現像した。
【００７６】
次いで、図１２（ｑ）に示すように、錫９７銀３の組成の半田を電気メッキして、厚さ１５μｍの半田パンプ１３を形成した。その後、図１２（ｒ）に示すように、感光性ドライフィルム３０を剥離した。剥離液としては、液温４５℃の３重量％ＮａＯＨ水溶液を用いた。そして、図１２（ｓ）に示すように、Ｎｉパターン１２ｂをエッチングレジストとして銅箔１２ａをアルカリエッチングすることにより、銅箔パターン１２ａとＮｉパターン１２ｂとの積層構造からなる導体パターン１２を形成した。さらに、保護フィルム２５を剥離することで、図１に示したのと同様の構造を有するテープキャリアが得られた。
【００７７】
（第３の製造方法）
次に、両面に予め金属箔が設けられた絶縁フィルムを用い、半導体チップ搭載側導体パターンを電着フォトレジスト法によって形成する金属バンプ付きテープキャリアの第３の製造方法について、図１３〜図１７を参照して説明する。
【００７８】
まず、図１３（ａ）に示すように、厚さ５０μｍの芳香族系液晶ポリマーフィルム（商品名：クラレ社製ベクトラ）１１の両面に厚さ１８μｍの銅箔１２，１５を有する材料を用意する。次いで、図１３（ｂ）に示すように、半導体チップを実装する面とは反対の面の銅箔１５上に厚さ２５μｍのネガタイプ感光性ドライフィルム２０をラミネートする。このとき、半導体チップを実装する面の銅箔１２は保護フィルム２１で保護しておく。次いで、図１３（ｃ）に示すように、導体回路がネガパターンとなり、さらに、半導体チップを実装する面の導体パターンと接続する部分及び半田ボールやクリーム半田を介して回路基板の導体と接続される接合用電極１４の部分がポジパターンとなるマスク２２を通して感光性ドライフィルム２０を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は８０ｍＪ／ｃｍ²とした。
【００７９】
次に、図１３（ｄ）に示すように、感光性ドライフィルム２０を液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いて現像し、エッチングレジストパターンを形成した。そして、図１３（ｅ）に示すように、感光性ドライフィルム２０をエッチングレジストとして銅箔１５をアルカリエッチングし、所望の導体パターンを形成する。
【００８０】
そして、図１４（ｆ）に示すように、接合用電極と接合用導体を形成する部分に、炭酸ガスレーザを用いて、銅箔１２に達する１５０μｍ径の孔をフィルム１１に形成した。炭酸ガスレーザによる穴明け時に孔およびその周辺に付着したカーボンは、ブラスト処理によって機械的に除去した。
【００８１】
次に、図１４（ｇ）に示すように、最初にＣｕ電気メッキを行ったのち半田メッキ（ＡＳ５１３系石原薬品社製）をして接合用電極１４および接合用導体１６を形成した。
【００８２】
そして、図１４（ｈ）に示すように、感光性ドライフィルム２０を剥離し、その後、保護フィルム２５をラミネートした。剥離液としては、液温４５℃の３％質量ＮａＯＨ水溶液を用いた。さらにあらかじめ半導体チップ実装面の銅箔１２を保護するために貼っておいた保護フィルム２１を剥離した。
【００８３】
次に図１５（ｉ）に示すように、半導体チップを実装する面の銅箔１２上に厚さ２５μｍのネガタイプ感光性ドライフィルムレジスト３０をラミネートした後、図１５（ｊ）に示すように、半導体の電極パッドと接続するための金属バンプを電気メッキ法で形成するために、金属バンプ部がポジパターンとなるマスク３１を通して感光性ドライフィルム３０を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は９０ｍＪ／ｃｍ²とした。次に、図１５（ｋ）に示すように、感光性ドライフィルム３０を液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いて現像した。
【００８４】
次いで、図１５（ｌ）に示すように、Ｃｕの電気メッキを行って厚さ１５μｍのＣｕバンプ１３ａを形成した後、ＡＳ５１３系（商品名：石原薬品社製）を用いて錫６鉛４の組成の半田を電気メッキして、厚さ５μｍの半田バンプ１３ｂを形成した。すなわち、多層構造の金属バンプ１３を形成した。その後、図１６（ｍ）に示すように、感光性ドライフィルム３０を剥離した。剥離液としては、液温４５℃の３％ＮａＯＨ水溶液を用いた。
【００８５】
図１６（ｎ）に示すように、半導体チップ搭載側銅箔１２に導体パターンを形成するために、電着フォトレジスト３５（プライムコートＡＮ−３００：関西ペイント社製）を電着塗工し、８０℃で１０分間の乾燥を行った。
【００８６】
その後、図１６（ｏ）に示すように、導体回路がネガパターンとなるマスク２７を通して電着フォトレジスト３５を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は１００ｍＪ／ｃｍ²とした。
【００８７】
そして、電着フォトレジスト３５を現像し、図１６（ｐ）に示すように、電着フォトレジストパターンを形成した。現像液としては、液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いた。次いで、図１７（ｑ）に示すように、電着フォトレジストパターン３５をマスクとして用いて、銅箔１２の露出した部分をアルカリエッチング溶液によりエッチングし、回路パターンを形成した。
【００８８】
その後、図１７（ｒ）に示すように、電着フォトレジストパターン３５を液温液温４５℃の３％ＮａＯＨ水溶液剥離液により剥離し、さらに保護フィルム２５を剥離することで、図１に示したのと同様の構造を有する金属バンプ付き二層回路テープキャリアが得られた。
【００８９】
（第４の製造方法）
次に、回路基板側導体パターンを形成するための金属箔をメッキによって形成して、半導体チップ搭載側の導体パターンを電着フォトレジスト法によって形成する金属バンプ付きテープキャリアの第４の製造方法について、図１８〜図２２を参照して説明する。
【００９０】
まず、図１８（ａ）に示すように、ガラスクロスにエポキシを含浸した厚さ５０μｍの絶縁層（ガラスエポキシ層）１１の片面に厚さ１８μｍの銅箔１２を有する材料を用意する。
【００９１】
そして、図１８（ｂ）に示すように、接合用電極と接合用導体を形成する部分に、炭酸ガスレーザを用いて、銅箔１２に達する１５０μｍ径の孔をガラエポ層１１に形成した。炭酸ガスレーザによる穴明け時に孔およびその周辺に付着したカーボンは、ブラスト処理によって機械的に除去した。
【００９２】
次に、図１８（ｃ）に示すように、最初にＮｉ電気メッキを行い接合用電極１４および接合用導体１６を形成した。更に図１８（ｄ）に示すように、半導体チップ実装面の銅箔１２をフィルム２１で保護した後、接合用電極１４と接合用導体１６を含むガラスエポキシ層１１の全面に無電解銅メッキと電解銅メッキを施し、厚さ１０μｍのメッキ金属箔層１５を形成する。
【００９３】
次いで、図１９（ｅ）に示すように、メッキ金属箔１５上に厚さ２５μｍのネガタイプ感光性ドライフィルム２０をラミネートする。次いで、図１９（ｆ）に示すように、導体回路がネガパターンとなり、さらに半田ボールやクリーム半田を介して回路基板の導体と接続される接合用電極１４の部分がポジパターンとなるマスク２２を通して感光性ドライフィルム２０を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は８０ｍＪ／ｃｍ²とした。
【００９４】
次に、図１９（ｇ）に示すように、感光性ドライフィルム２０を液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いて現像し、エッチングレジストパターンを形成した。そして、図１９（ｈ）に示すように、感光性ドライフィルム２０をエッチングレジストとして銅箔１５をアルカリエッチングし、所望の導体パターンを形成し、感光性ドライフィルム２０を剥離した。剥離液としては、液温４５℃の３％質量ＮａＯＨ水溶液を用いた。さらにあらかじめ半導体チップ実装面の銅箔１２を保護するために貼っておいた保護フィルム２１を剥離した。
【００９５】
次に、図２０（ｉ）に示すように、回路基板側導体導体パターン１５をフィルム２５で保護し、半導体チップを実装する面の銅箔１２上に厚さ２５μｍのネガタイプ感光性ドライフィルムレジスト３０をラミネートした。その後、図２０（ｊ）に示すように、半導体の電極パッドと接続するための金属バンプを電気メッキ法で形成するために、金属バンプ部がポジパターンとなるマスク３１を通して感光性ドライフィルム３０を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は９０ｍＪ／ｃｍ²とした。次に、図２０（ｋ）に示すように、感光性ドライフィルム３０を液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いて現像した。
【００９６】
次いで、図２０（ｌ）に示すように、Ｎｉの電気メッキを行って厚さ１５μｍのＮｉバンプ１３ａを形成した後、錫９銅１の組成の半田を電気メッキして、厚さ５μｍの半田パンプ１３ｂを形成した。すなわち、多層構造の金属バンプ１３を形成した。その後、図２１（ｍ）に示すように、感光性ドライフィルム３０を剥離した。剥離液としては、液温４５℃の３％ＮａＯＨ水溶液を用いた。
【００９７】
図２１（ｎ）に示すように、半導体チップ搭載側銅箔１２に導体パターンを形成するために、電着フォトレジスト３５（プライムコートＡＮ−３００：関西ペイント社製）を電着塗工し、８０℃で１０分間の乾燥を行った。
【００９８】
その後、図２１（ｏ）に示すように、導体回路がネガパターンとなるマスク２７を通して電着フォトレジスト３５を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は１００ｍＪ／ｃｍ²とした。
【００９９】
そして、電着フォトレジスト３５を現像し、図２１（ｐ）に示すように、電着フォトレジストパターンを形成した。現像液としては、液温を３０℃とした１重量％のＮａ₂ＣＯ₃水溶液を用いた。次いで、図２２（ｑ）に示すように、電着フォトレジストパターン３５をマスクとして用いて、銅箔１２の露出した部分をアルカリエッチング溶液によりエッチングし、回路パターンを形成した。
【０１００】
その後、図２２（ｒ）に示すように、電着フォトレジストパターン３５を液温液温４５℃の３重量％ＮａＯＨ水溶液剥離液により剥離し、さらに保護フィルム２５を剥離して、図１に示したのと同様の構造を有する金属バンプ付き二層回路テープキャリアが得られた。
【０１０１】
以上のように半導体チップ搭載側導体パターン１２を電着フォトレジスト法で形成する第３および第４の製造方法によると、図１に示す金属バンプ付き二層回路テープキャリアを、金属マスク法を用いた第１の製造方法に比べて、更に簡略化された製造工程で得ることが出来る。
【０１０２】
以上説明した本発明のバンプ付きテープキャリアおよびその製造方法によると、以下のような優れた効果を得ることができる。
【０１０３】
既に説明したように、金属バンプにおいてバンプ形状が球状の場合、バンプ部の導体パッド幅よりもバンプ径は大きくなる。従って、バンプ同士のピッチが小さくなった場合、バンプ同士がブリッジを形成する恐れがある。また、バンプ同士の間隔が小さくなると、アンダーフィルの充填性が悪くなり、歩留まりの低下、コスト増を招いてしまう。
【０１０４】
これに対し、本発明のテープキャリアでは、金属バンプが柱状体であるため、バンプ自体が幅方向に広がらないことから、上述のような問題は発生せず、バンプピッチを小さくすることが出来る。
【０１０５】
また、接合電極部は、ヒートサイクル試験時において回路基板と半導体装置との線膨脹係数の相違に起因する応力が作用し、最終的には破断してしまう。
【０１０６】
これに対し、本発明のテープキャリアにおいて、特に金属バンプと接合電極部の金属層を多層構造とし、最上層を半田とし、その下層を半田よりも高い融点を有する金属により構成する場合、下層は回路基板上に半導体装置を回路接続する際の熱で溶融することがないため、接合電極部の厚さが厚くなり、それによって機械的な強度を改善することが出来る。その結果、接合電極部の破断に至る寿命を延ばすことが出来る。
【０１０７】
また、金属バンプ部においても、最上層を半導体チップとの接合用半田により構成し、その下層を半田接続時の熱によって溶融しない金属により構成する場合には、この高融点金属層がスペーサ効果をなし、半導体チップと導体パターン間の間隙を確保することが出来る。これにより、アンダーフィル樹脂の充填性が改善されて、バンプ接合部の信頼性を確保することが出来る。
【０１０８】
また、本発明のバンプ付きテープキャリアの製造方法では、エッチングにより半導体チップ搭載側導体パターンを形成する前に金属バンプを形成することを特徴とする。
【０１０９】
既に導体パターンが形成されたテープキャリアに金属バンプを形成する方法としては、電気メッキ用給電パターンを形成しておき、バンプを電気メッキ法で形成した後、給電パターンを切断する方法がある。この方法では、導体パターンの形状によっては給電パターンを形成することが困難な場合がある。また、後に給電パターンを切断するための工程が必要となる。
【０１１０】
また、他の方法として、クリーム半田や半田ボールを導体パターンのバンプ形成位置に載置し、これをロウ付けする方法もある。しかし、この方法の場合、導体パターン上に半田が濡れ広がってしまうことを防止するため、ソルダーレジスト層を形成しなければならない。また、この方法で形成された半田バンプは、球状をなし、上述のように、金属バンプ同士を小さい間隔で形成することが困難となる。
【０１１１】
これに対し、本発明の金属バンプ付き二層回路テープキャリアの製造方法では、エッチングにより半導体チップ搭載側導体パターンを形成する前に金属バンプを形成するので、電気メッキ用給電パターンを設ける必要がない。また、ロウ付け等によらず、電気メッキ法により金属バンプを形成することから、導体パターン上への半田バンプの濡れ広がりを防止するためのソルダーレジスト層を形成する必要がなく、製造工程を簡略化出来るとともに、柱状体の金属バンプを容易に形成することが出来る。
【０１１２】
また、特に絶縁フィルムにテーパ状の内壁を有する孔を形成し、そこに接合用電極または接合用導体を埋め込むことにより、接合用ターミナルと半田バンプとの接合強度を向上させることが可能である。
【０１１３】
【発明の効果】
以上説明したように、本発明によると、金属バンプはその形状が導体パターン面に対し実質的に垂直な側面を有する柱状体となるように形成される。すなわち、バンプ形成領域のサイズと金属バンプの幅とをほぼ一致させることができる。そのため、本発明によると、バンプが球状である場合に比べてバンプ間のピッチを狭めることができ、バンプ間のブリッジが形成されるおそれがなく、アンダーフィルの充填も容易である。
【０１１４】
すなわち、本発明によると、半導体チップを搭載する際に、半田バンプのピッチが小さくなっても、半田バンプ間にブリッジが形成されることがなく、半導体チップの更なる高密度化や高周波化に対応することが可能な、バンプ付き二層回路テープキャリア及びその製造方法が提供される。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアを概略的に示す断面図。
【図２】本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアを示す斜視図。
【図３】（ａ）〜（ｅ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第１の製造プロセスを工程順に示す断面図。
【図４】（ｆ）〜（ｈ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第１の製造プロセスを工程順に示す断面図。
【図５】（ｉ）〜（ｌ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第１の製造プロセスを工程順に示す断面図。
【図６】（ｍ）〜（ｐ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第１の製造プロセスを工程順に示す断面図。
【図７】（ｑ）〜（ｕ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第１の製造プロセスを工程順に示す断面図。
【図８】（ａ）〜（ｄ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第２の製造プロセスを工程順に示す断面図。
【図９】（ｅ）〜（ｈ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第２の製造プロセスを工程順に示す断面図。
【図１０】（ｉ）〜（ｌ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第２の製造プロセスを工程順に示す断面図。
【図１１】（ｍ）〜（ｐ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第２の製造プロセスを工程順に示す断面図。
【図１２】（ｑ）〜（ｓ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第２の製造プロセスを工程順に示す断面図。
【図１３】（ａ）〜（ｅ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第３の製造プロセスを工程順に示す断面図。
【図１４】（ｆ）〜（ｈ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第３の製造プロセスを工程順に示す断面図。
【図１５】（ｉ）〜（ｌ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第３の製造プロセスを工程順に示す断面図。
【図１６】（ｍ）〜（ｐ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第３の製造プロセスを工程順に示す断面図。
【図１７】（ｑ）及び（ｒ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第３の製造プロセスを工程順に示す断面図。
【図１８】（ａ）〜（ｄ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第４の製造プロセスを工程順に示す断面図。
【図１９】（ｅ）〜（ｈ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第４の製造プロセスを工程順に示す断面図。
【図２０】（ｉ）〜（ｌ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第４の製造プロセスを工程順に示す断面図。
【図２１】（ｍ）〜（ｐ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第４の製造プロセスを工程順に示す断面図。
【図２２】（ｑ）及び（ｒ）は、それぞれ、本発明の一実施形態に係る金属バンプ付き二層回路テープキャリアの第４の製造プロセスを工程順に示す断面図。
【図２３】従来のテープキャリアを用いた半導体パッケージを概略的に示す断面図。
【符号の説明】
１，１１…絶縁フィルム
２，１２，１２ａ，１２ｂ，１５…導体パターン
３，１３，１３ａ，１３ｂ…金属バンプ
４，３２…半導体チップ
６…電極パッド
１７…接合用パッド
１４…接合用電極
１６…接合用導体
２０，２６，３０…感光性ドライフィルム
２１，２５…保護フィルム
２２，２７，３１…フォトマスク
３３…アンダーフィル
３５…電着フォトレジスト
５１…ターミナル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a tape carrier with bumps and a method for manufacturing the same, and more particularly, to a double-layer circuit tape carrier with bumps having conductor patterns formed on both sides as well as a method for manufacturing the same.
[0002]
[Prior art]
Various types of semiconductor packages have been developed to meet the demands for downsizing, weight reduction, high speed, and high functionality of electronic devices. As such a semiconductor package technology, in particular, in order to achieve both the demand for higher pin count due to higher integration of the semiconductor chip and the miniaturization of the device, the semiconductor chip is formed on the metal pattern formed on the insulating film via the solder bump. A so-called tape carrier type packaging technology is known.
[0003]
One example of such a tape carrier type package technology is disclosed in Japanese Patent Laid-Open No. 8-64636. In this packaging technique, as shown in FIG. 23, a metal layer 2 is formed on a polyimide tape 1, and solder bumps 3 are formed on the metal layer 2. The solder bump 3 and the metal pad 6 formed on one main surface of the electronic device (semiconductor chip) 4 corresponding to the solder bump 3 are thermally bonded. The tape carrier on which the electronic device 4 is mounted in this way is then cut out individually.
[0004]
In this tape carrier system, since a thin and transparent polyimide tape is used, the stress applied to the solder joint is relieved even in a thermal cycle, and solder bumps can be observed from the back surface.
[0005]
However, the solder bump is generally formed by cream solder printing or a method of transferring a solder ball. However, with such a method, the solder bump 3 must be spherical as shown in FIG. In the case of spherical solder bumps, when the pitch between the solder bumps is reduced and the distance between the solder bumps is reduced, there is a problem that a solder bridge is formed when the semiconductor chip is mounted. In addition, there is a problem that it becomes difficult to fill the underfill resin.
[0006]
By the way, in recent years, the circuit pattern of the substrate to be mounted has been made more dense due to the miniaturization of the semiconductor chip. In addition, as the frequency of semiconductor chips increases, a ground layer for providing noise resistance is becoming necessary. For the above reasons, the need for adopting a two-layer circuit structure instead of the conventional single-layer circuit structure is also increasing with respect to the tape carrier on which the semiconductor chip is mounted.
[0007]
[Problems to be solved by the invention]
The present invention has been made in consideration of the above circumstances. When a semiconductor chip is mounted, a bridge is not formed between the solder bumps even if the pitch of the solder bumps is reduced. An object of the present invention is to provide a bumped double-layer circuit tape carrier that can cope with higher density and higher frequency.
[0008]
Another object of the present invention is to provide a method of manufacturing such a bumped double-layer circuit tape carrier.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a two-layer circuit tape carrier with a bump for mounting a semiconductor chip on a circuit board, the insulating film provided with a through hole, and the through hole Filled A bonding conductor, a first conductor pattern formed on one main surface of the insulating film and connected to the bonding conductor, and formed on the other main surface of the insulating film and positioned on the bonding conductor A second conductor pattern having a terminal and a bump forming region connected to the terminal; and a semiconductor chip connecting metal bump formed on the bump forming region, wherein the metal bump is substantially formed with respect to the conductor pattern surface. A bumped double-layer circuit tape carrier characterized by being a columnar body having a vertical side surface.
[0010]
As described above, in the two-layer circuit tape carrier with bumps of the present invention, the semiconductor chip mounting side conductor pattern as the second conductor pattern is connected to the circuit board side conductor pattern as the first conductor pattern. A hole having a smaller diameter than the terminal is formed in the insulating film below the terminal. The joining conductor can be obtained, for example, by forming a metal layer by plating on the metal foil exposed in the hole, and the semiconductor chip mounting side conductor pattern of the tape carrier and the circuit board through the joining conductor. Connection to the side conductor pattern is performed.
[0011]
According to the two-layer circuit tape carrier with bumps of the present invention, For joining The semiconductor chip can be connected to the conductor of the circuit board via the conductor. In addition to the hole in which the bonding conductor is formed, a hole is formed in the insulating film below the terminal, and a bonding electrode for connecting the semiconductor chip mounting side conductor pattern and the circuit board is formed in this hole. Also good. That is, the semiconductor chip can be connected to the conductor of the circuit board through both the bonding conductor and the bonding electrode.
[0012]
Cu, Ni, Sn, Sn alloy (solder), etc. can be used as a material constituting these bonding conductors and bonding electrodes.
[0013]
Further, examples of the material constituting the metal bump include Sn, Sn alloy (solder), and the like, and solder is particularly preferable.
[0014]
The metal bump, the bonding conductor, and the bonding electrode can all have a multilayer structure. In this case, these may include an uppermost layer made of solder and a lower layer made of a metal having a higher melting point than the solder, for example, Cu or Ni.
[0015]
In the two-layer circuit tape carrier with bumps of the present invention configured as described above, since the metal bumps are constituted by columnar bodies having side surfaces substantially perpendicular to the conductor pattern surface, the conventional spherical solder Unlike a bump, a solder bridge is not formed when a semiconductor chip is mounted, and underfill resin can be easily filled.
[0016]
Further, the present invention provides, as a first manufacturing method of the bumped tape carrier, an insulating film provided with a through hole, and the through hole. Filled A bonding conductor, a first conductor pattern formed on one main surface of the insulating film and connected to the bonding conductor, and formed on the other main surface of the insulating film and positioned on the bonding conductor A semiconductor chip having a terminal and a second conductor pattern having a bump forming region connected to the terminal, and a semiconductor chip connecting metal bump formed on the bump forming region, for mounting on a circuit board A method for manufacturing a two-layer circuit tape carrier with bumps, wherein the first metal foil of the insulating film is provided with a first metal foil on one main surface and a second metal foil on the other main surface. A resin layer is formed thereon, and the exposed portion of the first metal foil is selectively removed using the first resin pattern obtained by patterning the resin layer as a mask. Forming the conductor pattern, forming a hole in the insulating film having a diameter smaller than that of the terminal and having a bottom surface made of the second metal foil, and forming the first conductor pattern with the first conductor pattern. Applying the first electroplating to the surface on which the first conductor pattern is formed while covering with the resin pattern, the inside of the hole For joining A step of forming a conductor, a step of removing the first resin pattern, a second resin pattern formed on the second metal foil, and a surface of the insulating film on which the second resin pattern is formed; Forming a metal pattern made of a metal material different from the second metal foil on the second metal foil exposed from the second resin pattern by performing second electroplating; Removing the resin pattern, forming a third resin pattern on the surface of the insulating film on which the metal pattern is formed, and forming a third electric pattern on the surface of the insulating film on which the third resin pattern is formed. Forming a metal bump on the metal pattern exposed from the third resin pattern by plating, removing the third resin pattern, and the metal pattern; Forming a laminate of the metal pattern and the metal foil pattern as the second conductor pattern by patterning the metal foil using a mask as a mask to form a metal foil pattern. A method for producing a bumped double-layer circuit tape carrier is provided.
[0017]
In this first manufacturing method, an insulating film provided with metal foil on both sides is used. Moreover, a metal pattern is used as a mask for patterning one of these metal foils, and a laminate of the metal foil pattern and the metal pattern obtained thereby constitutes a semiconductor chip mounting side conductor pattern.
[0018]
Furthermore, the present invention provides, as a second manufacturing method of a tape carrier with bumps, an insulating film provided with through holes, and the through holes. Filled A bonding conductor, a first conductor pattern formed on one main surface of the insulating film and connected to the bonding conductor, and formed on the other main surface of the insulating film and positioned on the bonding conductor A semiconductor chip having a terminal and a second conductor pattern having a bump forming region connected to the terminal, and a semiconductor chip connecting metal bump formed on the bump forming region, for mounting on a circuit board A method of manufacturing a double-layer circuit tape carrier with bumps, wherein a hole having a smaller diameter than the terminal and having a bottom surface made of the metal foil is formed in an insulating film having a metal foil provided on one main surface And applying the first electroplating to the back surface of the surface provided with the metal foil, the inside of the hole For joining Forming a conductor, forming a plated metal foil layer by electroless plating or by electroless plating and electroplating on the back surface of the surface of the insulating film on which the metal foil is provided, and patterning the plated metal foil layer Forming the first conductive pattern, forming a first resin pattern on a metal foil provided on one main surface of the insulating film, and forming the first resin pattern of the insulating film. Forming a metal pattern on the metal foil exposed from the first resin pattern by performing second electroplating on the formed surface, removing the first resin pattern, A second resin pattern is formed on the surface on which the metal pattern is formed, and a third electroplating is performed on the surface of the insulating film on which the second resin pattern is formed. Forming a metal bump on the metal pattern exposed from the second resin pattern, removing the second resin pattern, and using the metal pattern as a mask, Bump comprising a step of forming a laminate of the metal pattern and the metal foil pattern as the second conductor pattern by selectively removing an exposed portion to form a metal foil pattern A method of manufacturing a double-layer circuit tape carrier with a tape
[0019]
In the second manufacturing method, an insulating film provided with a metal foil on one side is used. In the second manufacturing method, the circuit board side conductor pattern is formed using a metal foil layer formed by plating on the back surface of the surface provided with the metal foil after the bonding conductor is formed. On the other hand, the semiconductor chip mounting side conductor pattern is formed by forming a metal pattern on a metal foil previously provided on the insulating film and patterning the metal foil using the metal pattern as a mask. That is, similarly to the first manufacturing method, in the second manufacturing method, the laminate of the metal foil pattern and the metal pattern constitutes the semiconductor chip mounting side conductor pattern.
[0020]
Furthermore, the present invention provides, as a third manufacturing method of a tape carrier with bumps, an insulating film provided with a through-hole, and the through-hole. Filled A bonding conductor, a first conductor pattern formed on one main surface of the insulating film and connected to the bonding conductor, and formed on the other main surface of the insulating film and positioned on the bonding conductor A semiconductor chip having a terminal and a second conductor pattern having a bump forming region connected to the terminal, and a semiconductor chip connecting metal bump formed on the bump forming region, for mounting on a circuit board A method for producing a two-layer circuit tape carrier with a bump, wherein the first metal foil is provided on one main surface and the second metal foil is provided on the other main surface. A resin layer is formed on the metal foil, and the exposed portion of the first metal foil is selectively removed using the first resin pattern obtained by patterning the resin layer as a mask. Forming the first conductor pattern, forming a hole in the insulating film having a smaller diameter than the terminal and having a bottom surface made of the second metal foil; and The first electroplating is performed on the surface of the insulating film on which the first conductor pattern is formed while being covered with the first resin pattern. For joining A step of forming a conductor, a step of removing the first resin pattern, a second resin pattern formed on the second metal foil, and a surface of the insulating film on which the second resin pattern is formed; Applying the second electroplating to form the metal bumps on the second metal foil exposed from the second resin pattern, removing the second resin pattern, A photosensitive resin layer is formed on the surface on which the metal bumps are formed by electrodeposition, and the second resin foil is formed using the third resin pattern obtained by patterning the photosensitive resin layer as a mask. Bumped two-layer circuit comprising: a step of forming the second conductive pattern by selectively removing an exposed portion; and a step of removing the third resin pattern To provide a method of manufacturing a Pukyaria.
[0021]
In the third manufacturing method, an insulating film having metal foils on both sides is used. In the third manufacturing method, the resin pattern formed using the electrodeposition photoresist method is used as a mask for patterning the second metal foil, and therefore, the semiconductor chip mounting side conductor pattern is formed only from the metal foil. It has a single layer structure.
[0022]
Furthermore, the present invention provides, as a fourth manufacturing method of a tape carrier with bumps, an insulating film provided with through holes, and the through holes. Filled A bonding conductor, a first conductor pattern formed on one main surface of the insulating film and connected to the bonding conductor, and formed on the other main surface of the insulating film and positioned on the bonding conductor A semiconductor chip having a terminal and a second conductor pattern having a bump forming region connected to the terminal, and a semiconductor chip connecting metal bump formed on the bump forming region, for mounting on a circuit board A method of manufacturing a double-layer circuit tape carrier with bumps, wherein a hole having a smaller diameter than the terminal and having a bottom surface made of the metal foil is formed in an insulating film having a metal foil provided on one main surface And applying the first electroplating to the back surface of the surface provided with the metal foil, the inside of the hole For joining Forming a conductor, forming a plated metal foil layer by electroless plating or by electroless plating and electroplating on the back surface of the surface of the insulating film on which the metal foil is provided, and patterning the plated metal foil layer Forming the first conductive pattern, forming a first resin pattern on a metal foil provided on one main surface of the insulating film, and forming the first resin pattern of the insulating film. Forming the metal bumps on the metal foil exposed from the first resin pattern by subjecting the formed surface to second electroplating, removing the first resin pattern, and the insulating film A second resin pattern obtained by forming a photosensitive resin layer on the surface on which the metal bumps are formed by electrodeposition and patterning the photosensitive resin layer. A step of forming the second conductor pattern by selectively removing an exposed portion of the metal foil using a mask as a mask, and a step of removing the second resin pattern. A method of manufacturing a bumped double-layer circuit tape carrier is provided.
[0023]
In the fourth manufacturing method, an insulating film provided with a metal foil on one side is used. In the fourth manufacturing method, the resin pattern used as a mask for forming the semiconductor chip mounting side conductor pattern is formed by an electrodeposition photoresist method, and the semiconductor chip mounting side conductor pattern is made of only metal foil. It has a single layer structure.
[0024]
According to the above-described four manufacturing methods, since a solder resist is not used for forming metal bumps as in the conventional method, it is not necessary to form metal bumps high, and therefore metal bumps can be easily formed. As a result, the manufacturing time can be reduced. Further, it is very difficult to form bumps on a substrate that has already been completed. However, according to the method of the present invention, bumps can be formed easily because the bumps are formed during the manufacturing process of the substrate.
[0025]
In the second and fourth bumped double-layer circuit tape carrier manufacturing method described above, the step of forming the circuit board side conductor pattern is performed at any stage as long as it is after the step of forming the bonding conductor. Also good.
[0026]
According to the first to fourth manufacturing methods, the insulating film has a hole having a diameter smaller than the terminal of the semiconductor chip mounting side conductor pattern, and is exposed to the semiconductor chip mounting side metal foil by electroplating. A metal layer, which is a bonding conductor, is formed. As the metal layer in this case, Cu, Ni, Sn, Sn alloy (solder), or the like can be used. The joining conductor can have a multilayer structure.
[0027]
Moreover, Ni, Sn, Sn alloy (solder), etc. can be used as a metal pattern.
[0028]
For the metal bump, Sn, solder (Sn alloy or the like), or the like can be used. In addition, the metal bump can have a multilayer structure, and in this case, it is desirable that the metal bump has a high melting point. By performing the electroplating in two or more steps, a metal bump having a multilayer structure and a metal layer of a bonding conductor can be formed. In this case, the uppermost layer is made of solder, Sn or the like suitable for fusion bonding, and the lower layer is made of a metal (Cu, Ni, Sn, solder, etc.) having a melting point higher than that of the uppermost metal.
[0029]
In addition, formation of the hole in an insulating film can be performed with a laser, for example.
[0030]
Further, the hole formed in the insulating film has an inner wall with a taper angle of 15 ° or more, preferably 45 ° or more so as to expand toward the side opposite to the semiconductor chip mounting side metal foil (terminal of the conductor pattern). It is desirable. Such a hole having an inner wall with a taper angle is formed by irradiating the insulating film with a low energy carbon dioxide laser with a large number of pulses, or by irradiating the insulating film with the carbon dioxide laser defocused. It is possible.
[0031]
Since the energy density of drilling with a carbon dioxide laser varies depending on the material, thickness, and size of the insulating film, it can be set as appropriate.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a two-layer circuit tape carrier with bumps according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view schematically showing a two-layer circuit tape carrier with metal bumps according to an embodiment of the present invention. In FIG. 1, a semiconductor chip mounting side copper pattern 12 is formed on one main surface of an insulating film 11, and solder, Au, Sn, Sn alloy or the like is formed on the bump forming region of the semiconductor chip mounting side copper pattern 12. A metal bump 13 made of is formed.
[0033]
In the insulating film 11, a hole having a diameter smaller than the terminal of the semiconductor chip mounting side copper pattern 12 (terminal 51 in FIG. 2) is formed in a portion connected to the circuit board, and the metal embedded in the hole is bonded. A working electrode 14 is formed. The bonding electrode 14 is formed by plating with copper, nickel, solder, or the like, and is connected to a conductor of the circuit board via a solder ball or cream solder supplied on the bonding electrode.
[0034]
Further, the circuit board side conductor pattern 15 is formed on the back surface of the surface on which the semiconductor chip mounting side copper pattern 12 is formed on the insulating film 11. A hole smaller than a terminal (terminal 51 in FIG. 2) of the semiconductor chip mounting side conductor pattern 12 is formed in a portion connected to the circuit board side conductor pattern 15 of the insulating film 11, and the metal filled in the hole is made of metal. A joining conductor 16 is formed.
[0035]
When such a structure is adopted, a circuit board connection pad (pad 17 in FIG. 2) is formed at an arbitrary position as a part of the circuit board side conductor pattern 15, and a solder ball or cream supplied on the pad is formed. It can be connected to the conductor of the circuit board via solder. Accordingly, it is possible to increase the degree of freedom in circuit design of the semiconductor chip mounting side copper pattern 12 and the circuit board.
[0036]
A perspective view of the tape carrier according to this embodiment is shown in FIG. In the upper part of FIG. 2, a view of the tape carrier as viewed from the front side is drawn, and in the lower part of the figure, a view as viewed from the back side is drawn. In FIG. 2, the semiconductor chip mounting side copper pattern 12 has a terminal 51 at a position electrically connected to the conductor of the circuit board in the vertical direction. The insulating film 11 below these terminals 51 has a terminal 51. A hole having a smaller diameter is formed. Solder, Cu, Ni, Au, Sn alloy, etc. formed in the hole form the bonding electrode 14 and the bonding conductor 16.
[0037]
A solder ball (not shown) is formed on the bonding electrode 14, the bonding pad 17, or the bonding conductor 16, and connected to the conductor of the circuit board via the solder ball.
[0038]
In the tape carrier with metal bumps configured as described above, the metal bumps 13 have a cylindrical shape with straight sides. In addition, it is not limited to a cylinder, but may be a prism having a polygonal cross section. Thus, since the metal bump 13 has a columnar shape with straight sides, unlike the spherical metal bump of the conventional tape carrier shown in FIG. Even if the distance between them is shortened, no bridge is formed, and filling of the underfill resin does not become difficult.
[0039]
Further, since the metal bumps 13 are formed directly on the semiconductor chip mounting side copper pattern 12 without providing a solder resist for preventing the bridge of the metal bumps, it is not necessary to form the metal bumps high. There is an advantage that it is easy and requires only a short time for formation.
[0040]
Furthermore, the thickness of the Cu foil constituting the copper pattern is generally as thin as 10 to 18 μm. In such a structure in which solder is connected to the thin copper pattern, stress is applied to the copper pattern and the copper pattern is broken. On the other hand, a hole having a smaller diameter than that of the terminal (terminal 51 in FIG. 2) of the semiconductor chip mounting side copper pattern 12 is formed in a portion of the insulating film 11 connected to the circuit board, and a metal by plating such as Cu or Ni is formed in this hole. In the structure of the present embodiment in which a layer is formed, this metal layer serves as a reinforcement and prevents the copper pattern from being broken.
[0041]
In general, a solder ball as an external terminal for mounting is connected to the terminal portion for BGA. This solder ball is formed by applying flux to the terminal portion, placing the solder ball thereon, and then heating and melting the solder ball.
[0042]
However, since the terminal exists at the bottom of the hole formed in the insulating film, when the solder ball is formed on the terminal portion as described above, an open defect that causes a contact failure between the solder ball and the terminal occurs, There is a problem that the air inside remains as a void in the molten solder.
[0043]
On the other hand, in the structure in which the bonding electrode 14 and the bonding conductor 16 are formed in the hole of the insulating film 11, the solder ball reliably contacts and is connected to the bonding electrode 14 and the bonding conductor 16. Open failures do not occur. Further, since the bonding electrode 14 and the bonding conductor 16 are already filled in the holes of the insulating film 11, there is no problem that air in the holes remains as voids in the molten solder.
[0044]
The hole formed in the insulating film 11 may have an inner wall with a taper angle of 15 ° or more, preferably 45 ° or more so as to expand toward the opposite side to the copper pattern 12. In this manner, a hole having a tapered inner wall is formed in the insulating film 11, the bonding electrode 14 and the bonding conductor 16 are embedded in the hole, and solder balls are further placed on the bonding electrode 14 and the bonding conductor 16. By forming the following effects can be obtained.
[0045]
That is, in the tape carrier in which a hole having a tapered inner wall extending toward the side opposite to the copper pattern 12 is formed in the insulating film 11 and the tape carrier in which a hole having an inner wall perpendicular to the insulating film 11 is formed, solder is used. When the opening diameter of the joint portion with the ball is the same, the diameter of the hole on the terminal 51 side is smaller in the former than in the latter. Therefore, when the pitch of the terminals 51 is the same, the holes between the terminals 51 can be increased by forming the holes so as to have a tapered inner wall, so that there is not enough wiring space on the tape carrier. Therefore, the terminal 51 cannot be arranged, and the wasted space can be used effectively.
[0046]
In addition, when a hole having an inner wall perpendicular to the insulating film 11 is formed, the solder ball is constricted at the bonding portion between the bonding electrode 14 and the bonding conductor 16 filled in the hole of the insulating film 11. The stress strain concentrates on the constricted portion, and as a result, there is a possibility of causing cracks.
[0047]
On the other hand, when a hole having a tapered inner wall is formed in the insulating film 11, the constriction between the solder ball and the joining electrode 14 or the joining conductor 16 does not occur. The concentration of stress strain is relaxed, and a highly reliable solder joint with good joint strength can be obtained.
[0048]
A semiconductor chip (not shown) is bonded to the tape carrier described above to obtain a semiconductor package. The semiconductor package is mounted on a circuit board (not shown) via the bonding electrode 14, the bonding pad 17, or the bonding electrode. In the resulting mounting structure, the stress due to thermal expansion of the circuit board is relieved by the deformation of the tape carrier, and as a result, the connection between the circuit board and the semiconductor chip can be realized with high reliability and low cost. It was.
[0049]
Next, the manufacturing method of the two-layer circuit tape carrier with metal bumps described above will be described.
[0050]
(First manufacturing method)
First, referring to FIG. 3 to FIG. 7, a first manufacturing method of a two-layer circuit tape carrier with metal bumps for forming a semiconductor chip mounting side conductor pattern by a metal mask method and a manufacturing method of a semiconductor package using the same. The process will be described in the order of steps.
[0051]
First, as shown in FIG. 3A, for example, a material having copper foils 12a and 15 having a thickness of 18 μm on both sides of a polyimide film 11 having a thickness of 50 μm is prepared. Next, as shown in FIG. 3B, a negative photosensitive dry film 20 having a thickness of, for example, 25 μm is laminated on the copper foil 15 on the surface opposite to the surface on which the semiconductor chip is mounted. At this time, the copper foil 12 a on the surface on which the semiconductor chip is mounted is protected by the protective film 21. Next, as shown in FIG. 3 (c), the conductor circuit becomes a negative pattern, and is further connected to the conductor of the circuit board via a solder ball or cream solder connected to the conductor pattern on the surface on which the semiconductor chip is mounted. The photosensitive dry film 20 was exposed through a mask 22 in which a portion of the bonding electrode 14 to be formed becomes a positive pattern. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 80 mJ / cm. ² It was.
[0052]
Next, as shown in FIG. 3 (d), the photosensitive dry film 20 is 1% by weight Na with a liquid temperature of 30 ° C. ₂ CO _Three Development was performed using an aqueous solution to form an etching resist pattern. And as shown in FIG.3 (e), the copper foil 15 is alkali-etched by using the photosensitive dry film 20 as an etching resist, and a desired conductor pattern is formed.
[0053]
Then, as shown in FIG. 4 (f), a 150 μm diameter hole reaching the copper foil 12 a was formed in the polyimide film 11 using a carbon dioxide gas laser at a portion where the bonding electrode and the bonding conductor were formed. The carbon adhering to and around the hole when drilling with a carbon dioxide laser was mechanically removed by blasting.
[0054]
Next, as shown in FIG. 4G, after first performing Ni electroplating, solder plating (AS513 series manufactured by Ishihara Pharmaceutical Co., Ltd.) was performed to form the joining electrode 14 and the joining conductor 16.
[0055]
And as shown in FIG.4 (h), the photosensitive dry film 20 was peeled, and the protective film 25 was laminated | stacked after that. As the stripping solution, a 3 wt% NaOH aqueous solution having a liquid temperature of 45 ° C. was used. Furthermore, the protective film 21 previously stuck to protect the copper foil 12a on the semiconductor chip mounting surface was peeled off.
[0056]
Next, as shown in FIG. 5I, a negative photosensitive dry film resist 26 having a thickness of, for example, 25 μm is laminated on the copper foil 12a on the surface on which the semiconductor chip is mounted, and then shown in FIG. As described above, the photosensitive dry film 26 was exposed through the mask 27 in which the conductor circuit had a positive pattern. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 80 mJ / cm. ² It was. Next, as shown in FIG. 5 (k), the photosensitive dry film 26 is 1% by weight Na with a liquid temperature of 30 ° C. ₂ CO _Three Development was performed using an aqueous solution to form a pattern plating resist pattern.
[0057]
And as shown in FIG.5 (l), Ni was electroplated and the 4-micrometer-thick Ni pattern 12b was formed in the surface of the copper foil 12a. As a plating bath, S-600 series (trade name: manufactured by Uemura Kogyo Co., Ltd.) was used. At this time, a recognition mark for automatic alignment necessary for mounting a semiconductor chip can be formed at the same time, and the recognition mark is formed by bright nickel plating with a multi-value level of image processing of 100/256 gradations or more. By doing so, it is possible to cope with chip mounting of an automatic alignment method.
[0058]
Next, as shown in FIG. 6 (m), the photosensitive dry film 26 was peeled off. As the stripping solution, a 3 wt% NaOH aqueous solution having a liquid temperature of 45 ° C. was used. Thereafter, as shown in FIG. 6 (n), a negative photosensitive dry film 30 having a thickness of 25 μm was laminated on the Ni pattern 12b.
[0059]
Thereafter, as shown in FIG. 6 (o), in order to form metal bumps for connection with semiconductor electrode pads by electroplating, the photosensitive dry film 30 is passed through a mask 31 in which the metal bump portions become positive patterns. Exposed. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 90 mJ / cm. ² It was. Next, as shown in FIG. 6 (p), the photosensitive dry film 30 is made of 1 wt% Na with a liquid temperature of 30 ° C. ₂ CO _Three Development was performed using an aqueous solution.
[0060]
Next, as shown in FIG. 7 (q), solder having a composition of tin 6-lead 4 was electroplated using AS513 series (trade name: manufactured by Ishihara Pharmaceutical Co., Ltd.) to form a solder bump 13 having a thickness of 15 μm. . Thereafter, as shown in FIG. 7 (r), the photosensitive dry film 30 was peeled off. As the stripping solution, a 3 wt% NaOH aqueous solution having a liquid temperature of 45 ° C. was used. Then, as shown in FIG. 7 (s), the copper foil 12a was alkali-etched using the Ni pattern 12b as an etching resist to form a conductor pattern 12 having a laminated structure of the copper foil pattern 12a and the Ni pattern 12b. Furthermore, by peeling off the protective film 25, a tape carrier having a structure similar to that shown in FIG. 1 was obtained.
[0061]
Then, as shown in FIG. 7 (t), the separately prepared semiconductor chip 32 was mounted on the tape carrier shown in FIG. 7 (s) described above. The semiconductor chip 32 has an aluminum pad at the periphery, and Au bumps are formed on the surface of the aluminum pad using wire bonding.
[0062]
Further, as shown in FIG. 7 (u), the gap between the semiconductor chip 32 and the tape carrier is filled with a thermosetting resin, for example, an epoxy resin as an underfill 33, so that the connection structure between the tape carrier and the semiconductor chip 32 is obtained. Obtained.
[0063]
In the above manufacturing process, since the tape carrier in which the solder bump 13 is formed on the Ni pattern 12b is used, the aluminum pad is formed on the tape carrier by a series of processes such as alignment / semiconductor chip mounting / reflow heating. The semiconductor chips 32 on which Au bumps that are alloyed with the solder bumps 13 are formed on the surface can be mounted together.
[0064]
The tape carrier on which the semiconductor chip 32 is mounted is then cut out individually.
[0065]
According to the first manufacturing method of the two-layer circuit tape carrier with metal bumps, in which the semiconductor chip mounting side conductor pattern is formed by the metal mask method described above, the columnar body having the side surface substantially perpendicular to the conductor pattern surface is used. It is possible to easily obtain a tape carrier with metal bumps provided with metal bumps. In addition, since the bumps are formed during the manufacturing process of the substrate, not on the already completed substrate, the metal bumps can be easily formed.
[0066]
(Second manufacturing method)
As mentioned above, although the insulating film in which the metal foil was previously provided on both surfaces was used, the insulating film in which the metal foil was provided only on one side can also be used. In the first manufacturing method described above, the semiconductor chip mounting side conductor pattern is formed by the metal mask method, but other methods can also be used. Hereinafter, a second manufacturing method of a two-layer circuit tape carrier with metal bumps, which uses an insulating film provided with a metal foil only on one side and forms a metal foil for forming a circuit board side conductor pattern by plating, This will be described with reference to FIGS.
[0067]
First, as shown in FIG. 8A, a material having an 18 μm thick copper foil 12a on one side of a 50 μm thick insulating layer (glass epoxy layer) 11 in which a glass cloth is impregnated with epoxy is prepared.
[0068]
And as shown in FIG.8 (b), the 150-micrometer-diameter hole which reaches | attains the copper foil 12a was formed in the glass epoxy layer 11 using the carbon dioxide gas laser in the part which forms the electrode for joining and the conductor for joining. The carbon adhering to and around the hole when drilling with a carbon dioxide laser was mechanically removed by blasting.
[0069]
Next, as shown in FIG. 8C, first, Ni electroplating was performed to form the joining electrode 14 and the joining conductor 16. Further, as shown in FIG. 8D, after the copper foil on the semiconductor chip mounting surface is protected with a film 21, electroless copper plating and electrolysis are performed on the entire surface of the glass epoxy layer 11 including the bonding electrode 14 and the bonding conductor 16. Copper plating is performed to form a plated metal foil layer 15 having a thickness of 10 μm.
[0070]
Next, as shown in FIG. 9 (e), a negative photosensitive dry film 20 having a thickness of 25 μm is laminated on the plated metal foil 15. Next, as shown in FIG. 9 (f), a mask 22 in which the conductor circuit becomes a negative pattern and the portion of the bonding electrode 14 connected to the conductor of the circuit board via a solder ball or cream solder becomes a positive pattern. The photosensitive dry film 20 was exposed through. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 80 mJ / cm. ² It was.
[0071]
Next, as shown in FIG. 9 (g), the photosensitive dry film 20 is made of 1 wt% Na with a liquid temperature of 30 ° C. ₂ CO _Three Development was performed using an aqueous solution to form an etching resist pattern. And as shown in FIG.9 (h), the copper foil 15 was alkali-etched by using the photosensitive dry film 20 as an etching resist, the desired conductor pattern was formed, and the photosensitive dry film 20 was peeled. As the stripping solution, a 3 wt% NaOH aqueous solution having a liquid temperature of 45 ° C. was used. Then, the protective film 21 previously stuck to protect the copper foil 12a on the semiconductor chip mounting surface was peeled off.
[0072]
Next, as shown in FIG. 10 (i), the circuit board side conductor conductor pattern 15 is protected by a film 25, and a negative photosensitive dry film resist 26 having a thickness of 25 μm is formed on the copper foil 12a on the surface on which the semiconductor chip is mounted. After laminating, as shown in FIG. 10 (j), the photosensitive dry film 26 was exposed through a mask 27 in which the conductor circuit becomes a positive pattern. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 80 mJ / cm. ² It was. Next, as shown in FIG. 10 (k), the photosensitive dry film 26 is 1% by weight Na with a liquid temperature of 30 ° C. ₂ CO _Three Development was performed using an aqueous solution to form a pattern plating resist pattern.
[0073]
And as shown in FIG.10 (l), Ni was electroplated and the 4-micrometer-thick Ni pattern 12b was formed in the surface of the copper foil 12a. As a plating bath, S-600 series (trade name: manufactured by Uemura Kogyo Co., Ltd.) was used.
[0074]
Next, the photosensitive dry film 26 was peeled off as shown in FIG. As the stripping solution, a 3 wt% NaOH aqueous solution having a liquid temperature of 45 ° C. was used. Thereafter, as shown in FIG. 11 (n), a negative photosensitive dry film 30 having a thickness of 25 μm was laminated on the Ni pattern 12b.
[0075]
Thereafter, as shown in FIG. 11 (o), in order to form metal bumps for connection with semiconductor electrode pads by electroplating, the photosensitive dry film 30 is passed through a mask 31 in which the metal bump portions become positive patterns. Exposed. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 90 mJ / cm. ² It was. Next, as shown in FIG. 11 (p), the photosensitive dry film 30 is made of 1 wt% Na with a liquid temperature of 30 ° C. ₂ CO _Three Development was performed using an aqueous solution.
[0076]
Next, as shown in FIG. 12 (q), solder with a composition of tin 97 silver 3 was electroplated to form a solder bump 13 having a thickness of 15 μm. Thereafter, as shown in FIG. 12 (r), the photosensitive dry film 30 was peeled off. As the stripping solution, a 3 wt% NaOH aqueous solution having a liquid temperature of 45 ° C. was used. Then, as shown in FIG. 12 (s), the copper foil 12a was alkali-etched using the Ni pattern 12b as an etching resist to form a conductor pattern 12 having a laminated structure of the copper foil pattern 12a and the Ni pattern 12b. Furthermore, by peeling off the protective film 25, a tape carrier having the same structure as that shown in FIG. 1 was obtained.
[0077]
(Third production method)
Next, a third manufacturing method of a tape carrier with metal bumps, in which a semiconductor chip mounting side conductor pattern is formed by an electrodeposition photoresist method using an insulating film in which metal foil is previously provided on both sides, will be described with reference to FIGS. Will be described with reference to FIG.
[0078]
First, as shown in FIG. 13A, a material having copper foils 12 and 15 having a thickness of 18 μm on both sides of an aromatic liquid crystal polymer film (trade name: Vectra made by Kuraray Co., Ltd.) 11 having a thickness of 50 μm is prepared. . Next, as shown in FIG. 13B, a negative photosensitive dry film 20 having a thickness of 25 μm is laminated on the copper foil 15 on the surface opposite to the surface on which the semiconductor chip is mounted. At this time, the copper foil 12 on the surface on which the semiconductor chip is mounted is protected by the protective film 21. Next, as shown in FIG. 13 (c), the conductor circuit becomes a negative pattern, and is further connected to the conductor of the circuit board via a solder ball or cream solder connected to the conductor pattern on the surface on which the semiconductor chip is mounted. The photosensitive dry film 20 was exposed through a mask 22 in which a portion of the bonding electrode 14 to be formed becomes a positive pattern. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 80 mJ / cm. ² It was.
[0079]
Next, as shown in FIG. 13 (d), the photosensitive dry film 20 is made of 1 wt% Na with a liquid temperature of 30 ° C. ₂ CO _Three Development was performed using an aqueous solution to form an etching resist pattern. And as shown in FIG.13 (e), the copper foil 15 is alkali-etched by using the photosensitive dry film 20 as an etching resist, and a desired conductor pattern is formed.
[0080]
And as shown in FIG.14 (f), the hole of 150 micrometers diameter which reaches the copper foil 12 was formed in the film 11 using the carbon dioxide gas laser in the part which forms the electrode for joining and the conductor for joining. The carbon adhering to and around the hole when drilling with a carbon dioxide laser was mechanically removed by blasting.
[0081]
Next, as shown in FIG. 14 (g), after first performing Cu electroplating, solder plating (AS513 series manufactured by Ishihara Yakuhin Co., Ltd.) was performed to form the joining electrode 14 and the joining conductor 16.
[0082]
And as shown in FIG.14 (h), the photosensitive dry film 20 was peeled, and the protective film 25 was laminated | stacked after that. As the stripping solution, a 3% mass NaOH aqueous solution having a liquid temperature of 45 ° C. was used. Furthermore, the protective film 21 previously stuck to protect the copper foil 12 on the semiconductor chip mounting surface was peeled off.
[0083]
Next, as shown in FIG. 15I, after laminating a negative photosensitive dry film resist 30 having a thickness of 25 μm on the copper foil 12 on the surface on which the semiconductor chip is mounted, as shown in FIG. In order to form metal bumps for connection with semiconductor electrode pads by electroplating, the photosensitive dry film 30 was exposed through a mask 31 in which the metal bump portions became positive patterns. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 90 mJ / cm. ² It was. Next, as shown in FIG. 15 (k), the photosensitive dry film 30 is made of 1 wt% Na with a liquid temperature of 30 ° C. ₂ CO _Three Development was performed using an aqueous solution.
[0084]
Next, as shown in FIG. 15 (l), after Cu plating is performed to form a Cu bump 13a having a thickness of 15 μm, tin 6-lead 4 is formed using AS513 (trade name: manufactured by Ishihara Pharmaceutical Co., Ltd.). The solder having the composition was electroplated to form a solder bump 13b having a thickness of 5 μm. That is, a metal bump 13 having a multilayer structure was formed. Thereafter, as shown in FIG. 16 (m), the photosensitive dry film 30 was peeled off. As the stripper, a 3% NaOH aqueous solution having a liquid temperature of 45 ° C. was used.
[0085]
As shown in FIG. 16 (n), in order to form a conductor pattern on the semiconductor chip mounting copper foil 12, an electrodeposition photoresist 35 (Prime Coat AN-300: manufactured by Kansai Paint Co., Ltd.) was electrodeposited. Drying was performed at 80 ° C. for 10 minutes.
[0086]
Thereafter, as shown in FIG. 16 (o), the electrodeposition photoresist 35 was exposed through a mask 27 in which the conductor circuit becomes a negative pattern. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 100 mJ / cm. ² It was.
[0087]
Then, the electrodeposition photoresist 35 was developed, and an electrodeposition photoresist pattern was formed as shown in FIG. As the developer, 1 wt% Na with a liquid temperature of 30 ° C. ₂ CO _Three An aqueous solution was used. Next, as shown in FIG. 17 (q), using the electrodeposition photoresist pattern 35 as a mask, the exposed portion of the copper foil 12 was etched with an alkaline etching solution to form a circuit pattern.
[0088]
Thereafter, as shown in FIG. 17 (r), the electrodeposition photoresist pattern 35 is peeled off with a 3% NaOH aqueous solution peeling solution having a liquid temperature of 45 ° C., and the protective film 25 is further peeled off, as shown in FIG. A two-layer circuit tape carrier with metal bumps having the same structure as the above was obtained.
[0089]
(Fourth manufacturing method)
Next, a fourth method for manufacturing a tape carrier with metal bumps, in which a metal foil for forming a circuit board side conductor pattern is formed by plating, and a conductor pattern on the semiconductor chip mounting side is formed by an electrodeposition photoresist method. This will be described with reference to FIGS.
[0090]
First, as shown in FIG. 18A, a material having a copper foil 12 having a thickness of 18 μm on one surface of an insulating layer (glass epoxy layer) 11 having a thickness of 50 μm in which glass cloth is impregnated with epoxy is prepared.
[0091]
And as shown in FIG.18 (b), the 150-micrometer-diameter hole which reaches the copper foil 12 was formed in the glass epoxy layer 11 using the carbon dioxide gas laser in the part which forms the electrode for joining and the conductor for joining. The carbon adhering to and around the hole when drilling with a carbon dioxide laser was mechanically removed by blasting.
[0092]
Next, as shown in FIG. 18C, first, Ni electroplating was performed to form the joining electrode 14 and the joining conductor 16. Further, as shown in FIG. 18D, after the copper foil 12 on the semiconductor chip mounting surface is protected by the film 21, the electroless copper plating is applied to the entire surface of the glass epoxy layer 11 including the bonding electrode 14 and the bonding conductor 16. Electrolytic copper plating is performed to form a plated metal foil layer 15 having a thickness of 10 μm.
[0093]
Next, as shown in FIG. 19 (e), a negative photosensitive dry film 20 having a thickness of 25 μm is laminated on the plated metal foil 15. Next, as shown in FIG. 19 (f), the conductor circuit becomes a negative pattern, and the portion of the bonding electrode 14 connected to the conductor of the circuit board through a solder ball or cream solder is passed through a mask 22 that becomes a positive pattern. The photosensitive dry film 20 was exposed. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 80 mJ / cm. ² It was.
[0094]
Next, as shown in FIG. 19 (g), the photosensitive dry film 20 was subjected to 1 wt% Na with a liquid temperature of 30 ° C. ₂ CO _Three Development was performed using an aqueous solution to form an etching resist pattern. And as shown in FIG.19 (h), the copper foil 15 was alkali-etched by using the photosensitive dry film 20 as an etching resist, the desired conductor pattern was formed, and the photosensitive dry film 20 was peeled. As the stripping solution, a 3% mass NaOH aqueous solution having a liquid temperature of 45 ° C. was used. Furthermore, the protective film 21 previously stuck to protect the copper foil 12 on the semiconductor chip mounting surface was peeled off.
[0095]
Next, as shown in FIG. 20 (i), the circuit board side conductor conductor pattern 15 is protected with a film 25, and a negative photosensitive dry film resist 30 having a thickness of 25 μm is formed on the copper foil 12 on the surface on which the semiconductor chip is mounted. Was laminated. Thereafter, as shown in FIG. 20 (j), in order to form metal bumps for connection with semiconductor electrode pads by electroplating, the photosensitive dry film 30 is passed through a mask 31 in which the metal bump portions become positive patterns. Exposed. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 90 mJ / cm. ² It was. Next, as shown in FIG. 20 (k), the photosensitive dry film 30 is made of 1 wt% Na with a liquid temperature of 30 ° C. ₂ CO _Three Development was performed using an aqueous solution.
[0096]
Next, as shown in FIG. 20 (l), Ni electroplating is performed to form a Ni bump 13a having a thickness of 15 μm, and then solder having a composition of tin 9 copper 1 is electroplated to form a 5 μm thick solder. Pump 13b was formed. That is, a metal bump 13 having a multilayer structure was formed. Thereafter, as shown in FIG. 21 (m), the photosensitive dry film 30 was peeled off. As the stripper, a 3% NaOH aqueous solution having a liquid temperature of 45 ° C. was used.
[0097]
As shown in FIG. 21 (n), in order to form a conductor pattern on the semiconductor chip mounting copper foil 12, an electrodeposition photoresist 35 (Prime Coat AN-300: manufactured by Kansai Paint Co., Ltd.) was electrodeposited. Drying was performed at 80 ° C. for 10 minutes.
[0098]
Thereafter, as shown in FIG. 21 (o), the electrodeposition photoresist 35 was exposed through a mask 27 in which the conductor circuit becomes a negative pattern. As an exposure light source, an ultra-high pressure mercury lamp is used, and the irradiation amount is 100 mJ / cm. ² It was.
[0099]
Then, the electrodeposited photoresist 35 was developed to form an electrodeposited photoresist pattern as shown in FIG. As the developer, 1 wt% Na with a liquid temperature of 30 ° C. ₂ CO _Three An aqueous solution was used. Next, as shown in FIG. 22 (q), using the electrodeposition photoresist pattern 35 as a mask, the exposed portion of the copper foil 12 was etched with an alkaline etching solution to form a circuit pattern.
[0100]
Thereafter, as shown in FIG. 22 (r), the electrodeposited photoresist pattern 35 was peeled off with a 3 wt% NaOH aqueous solution peeling solution having a liquid temperature of 45 ° C., and the protective film 25 was peeled off, as shown in FIG. A two-layer circuit tape carrier with metal bumps having the same structure as the above was obtained.
[0101]
As described above, according to the third and fourth manufacturing methods of forming the semiconductor chip mounting side conductor pattern 12 by the electrodeposition photoresist method, the metal mask method is used for the two-layer circuit tape carrier with metal bumps shown in FIG. Compared to the first manufacturing method, the manufacturing process can be further simplified.
[0102]
According to the bumped tape carrier and the manufacturing method thereof of the present invention described above, the following excellent effects can be obtained.
[0103]
As already described, when the bump shape of the metal bump is spherical, the bump diameter is larger than the conductor pad width of the bump portion. Accordingly, when the pitch between the bumps is reduced, the bumps may form a bridge. Moreover, when the space | interval between bumps becomes small, the filling property of an underfill will worsen, and the fall of a yield and the increase in cost will be caused.
[0104]
On the other hand, in the tape carrier of the present invention, since the metal bumps are columnar bodies, the bumps themselves do not spread in the width direction. Therefore, the above-described problem does not occur and the bump pitch can be reduced.
[0105]
Further, the stress due to the difference in the linear expansion coefficient between the circuit board and the semiconductor device acts on the bonding electrode portion during the heat cycle test, and the bonding electrode portion eventually breaks.
[0106]
On the other hand, in the tape carrier of the present invention, in particular, when the metal bump and the metal layer of the bonding electrode portion have a multilayer structure, the uppermost layer is made of solder, and the lower layer is made of a metal having a melting point higher than that of the solder, the lower layer is Since the semiconductor device is not melted by heat when the circuit is connected to the circuit board, the thickness of the bonding electrode portion is increased, thereby improving the mechanical strength. As a result, it is possible to extend the life until the bonded electrode portion is broken.
[0107]
Also, in the metal bump portion, when the uppermost layer is composed of solder for bonding to the semiconductor chip and the lower layer is composed of metal that is not melted by heat at the time of solder connection, this refractory metal layer has a spacer effect. None, a gap between the semiconductor chip and the conductor pattern can be secured. Thereby, the filling property of the underfill resin is improved, and the reliability of the bump bonding portion can be ensured.
[0108]
In the method of manufacturing a tape carrier with bumps according to the present invention, metal bumps are formed before forming the semiconductor chip mounting side conductor pattern by etching.
[0109]
As a method for forming metal bumps on a tape carrier on which a conductor pattern has already been formed, there is a method in which a power supply pattern for electroplating is formed, the bump is formed by electroplating, and then the power supply pattern is cut. In this method, it may be difficult to form a power feeding pattern depending on the shape of the conductor pattern. Further, a process for cutting the power feeding pattern later is required.
[0110]
As another method, there is a method in which cream solder or solder balls are placed on the bump formation position of the conductor pattern and brazed. However, in this method, a solder resist layer must be formed in order to prevent the solder from spreading on the conductor pattern. Also, the solder bumps formed by this method are spherical, and it becomes difficult to form metal bumps at small intervals as described above.
[0111]
On the other hand, in the manufacturing method of the two-layer circuit tape carrier with metal bumps according to the present invention, the metal bumps are formed before the formation of the semiconductor chip mounting side conductor pattern by etching, so there is no need to provide a power supply pattern for electroplating . In addition, since metal bumps are formed by electroplating without using brazing, it is not necessary to form a solder resist layer to prevent solder bumps from spreading on the conductor pattern, simplifying the manufacturing process. In addition, the metal bumps of the columnar body can be easily formed.
[0112]
In particular, it is possible to improve the bonding strength between the bonding terminal and the solder bump by forming a hole having a tapered inner wall in the insulating film and embedding the bonding electrode or bonding conductor therein.
[0113]
【The invention's effect】
As described above, according to the present invention, the metal bump is formed such that its shape is a columnar body having a side surface substantially perpendicular to the conductor pattern surface. That is, the size of the bump formation region and the width of the metal bump can be made substantially coincident. Therefore, according to the present invention, the pitch between the bumps can be narrowed as compared with the case where the bumps are spherical, there is no possibility that a bridge between the bumps is formed, and the underfill can be easily filled.
[0114]
That is, according to the present invention, when a semiconductor chip is mounted, a bridge is not formed between the solder bumps even if the pitch of the solder bumps is reduced, which further increases the density and frequency of the semiconductor chip. A bumped two-layer circuit tape carrier and a method for manufacturing the same are provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a two-layer circuit tape carrier with metal bumps according to an embodiment of the present invention.
FIG. 2 is a perspective view showing a two-layer circuit tape carrier with metal bumps according to an embodiment of the present invention.
FIGS. 3A to 3E are cross-sectional views showing a first manufacturing process of a two-layer circuit tape carrier with metal bumps according to an embodiment of the present invention in order of steps.
FIGS. 4F to 4H are cross-sectional views showing a first manufacturing process of a two-layer circuit tape carrier with metal bumps according to an embodiment of the present invention in order of steps.
FIGS. 5A to 5I are cross-sectional views showing a first manufacturing process of a two-layer circuit tape carrier with metal bumps according to an embodiment of the present invention in order of steps.
6 (m) to (p) are cross-sectional views showing a first manufacturing process of a two-layer circuit tape carrier with metal bumps according to an embodiment of the present invention in the order of steps.
7 (q) to (u) are cross-sectional views showing a first manufacturing process of a two-layer circuit tape carrier with metal bumps according to an embodiment of the present invention in the order of steps.
FIGS. 8A to 8D are cross-sectional views showing a second manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps;
FIGS. 9E to 9H are cross-sectional views showing a second manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps. FIGS.
FIGS. 10A to 10L are cross-sectional views showing a second manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps. FIGS.
11 (m) to (p) are cross-sectional views showing a second manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps.
12 (q) to 12 (s) are cross-sectional views showing a second manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps.
FIGS. 13A to 13E are cross-sectional views showing a third manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps. FIGS.
FIGS. 14F to 14H are cross-sectional views showing a third manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps. FIGS.
FIGS. 15A to 15L are cross-sectional views showing a third manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps. FIGS.
16 (m) to (p) are cross-sectional views showing a third manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps.
17 (q) and (r) are cross-sectional views showing a third manufacturing process of a two-layer circuit tape carrier with metal bumps according to an embodiment of the present invention in the order of steps.
18A to 18D are cross-sectional views showing a fourth manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps.
FIGS. 19E to 19H are cross-sectional views showing a fourth manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps. FIGS.
20 (i) to 20 (l) are cross-sectional views showing a fourth manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps.
FIGS. 21 (m) to (p) are cross-sectional views showing a fourth manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps.
22 (q) and 22 (r) are cross-sectional views showing a fourth manufacturing process of the two-layer circuit tape carrier with metal bumps according to the embodiment of the present invention in the order of steps.
FIG. 23 is a cross-sectional view schematically showing a semiconductor package using a conventional tape carrier.
[Explanation of symbols]
1,11 ... Insulating film
2, 12, 12a, 12b, 15 ... conductor pattern
3, 13, 13a, 13b ... Metal bump
4, 32 ... Semiconductor chip
6 ... Electrode pad
17 ... Joining pad
14 ... Electrode for joining
16 ... Joining conductor
20, 26, 30 ... photosensitive dry film
21, 25 ... Protective film
22, 27, 31 ... Photomask
33 ... Underfill
35 ... Electrodeposited photoresist
51 ... Terminal

Claims

A two-layer circuit tape carrier with bumps for mounting a semiconductor chip on a circuit board, comprising an insulating film provided with a through hole , a bonding conductor filled with the through hole , and one main surface of the insulating film A first conductor pattern formed on the bonding conductor and connected to the bonding conductor; a terminal formed on the other main surface of the insulating film and positioned on the bonding conductor; and a bump forming region connected to the terminal. A semiconductor chip connecting metal bump formed on the bump forming region, wherein the metal bump is a columnar body having a side surface substantially perpendicular to the conductor pattern surface; Features a double-layer circuit tape carrier with bumps.

A through hole different from the through hole filled with the bonding conductor is provided in the insulating film, and a bonding electrode for connecting the second conductor pattern and the circuit board is formed in the through hole. The double-layer circuit tape carrier with a bump according to claim 1, wherein the double-layer circuit tape carrier has a bump.

An insulating film provided with a through hole , a bonding conductor filled with the through hole , a first conductor pattern formed on one main surface of the insulating film and connected to the bonding conductor, and the insulating film A second conductor pattern having a terminal formed on the other main surface of the semiconductor substrate and positioned on the bonding conductor, and a bump forming region connected to the terminal, and a semiconductor chip connecting metal formed on the bump forming region A method of manufacturing a two-layer circuit tape carrier with bumps for mounting a semiconductor chip on a circuit board, comprising bumps,
A resin layer is formed on the first metal foil of the insulating film in which the first metal foil is provided on one main surface and the second metal foil is provided on the other main surface, and the resin layer is patterned. Forming the first conductor pattern by selectively removing the exposed portion of the first metal foil using the first resin pattern obtained as a mask,
A hole having a smaller diameter than the terminal and having a bottom surface made of the second metal foil is formed in the insulating film, and the first conductor pattern is covered with the first resin pattern while the first resin pattern is covered. Forming the joining conductor in the hole by applying first electroplating to the surface on which the conductor pattern of 1 is formed;
Removing the first resin pattern;
From the second resin pattern, a second resin pattern is formed on the second metal foil, and second electroplating is performed on the surface of the insulating film on which the second resin pattern is formed. Forming a metal pattern made of a metal material different from the second metal foil on the exposed second metal foil;
Removing the second resin pattern;
A third resin pattern is formed on the surface of the insulating film on which the metal pattern is formed, and third electroplating is performed on the surface of the insulating film on which the third resin pattern is formed. Forming the metal bumps on the metal pattern exposed from the resin pattern of 3,
Removing the third resin pattern; and patterning the metal foil using the metal pattern as a mask to form a metal foil pattern, thereby forming the metal pattern and the metal foil as the second conductor pattern. A method for producing a bumped double-layer circuit tape carrier comprising a step of forming a laminate with a pattern.

An insulating film provided with a through hole , a bonding conductor filled with the through hole , a first conductor pattern formed on one main surface of the insulating film and connected to the bonding conductor, and the insulating film A second conductor pattern having a terminal formed on the other main surface of the semiconductor substrate and positioned on the bonding conductor, and a bump forming region connected to the terminal, and a semiconductor chip connecting metal formed on the bump forming region A method of manufacturing a two-layer circuit tape carrier with bumps for mounting a semiconductor chip on a circuit board, comprising bumps,
A hole having a diameter smaller than that of the terminal and having a bottom surface made of the metal foil is formed in an insulating film provided with a metal foil on one main surface, and is formed on the back surface of the surface provided with the metal foil. Forming the bonding conductor in the hole by performing electroplating of 1;
A plated metal foil layer is formed by electroless plating or by electroless plating and electroplating on the back surface of the insulating film on which the metal foil is provided, and the plated metal foil layer is patterned to form the first metal foil layer. Forming a conductor pattern;
A first resin pattern is formed on a metal foil provided on one main surface of the insulating film, and second electroplating is performed on the surface of the insulating film on which the first resin pattern is formed. Forming a metal pattern on the metal foil exposed from the first resin pattern;
Removing the first resin pattern;
A second resin pattern is formed on the surface of the insulating film on which the metal pattern is formed, and third electroplating is performed on the surface of the insulating film on which the second resin pattern is formed. Forming the metal bumps on the metal pattern exposed from the resin pattern of 2,
Removing the second resin pattern, and selectively removing the exposed portion of the metal foil using the metal pattern as a mask to form a metal foil pattern, thereby forming the second conductor pattern as the second conductor pattern. The manufacturing method of the two-layer circuit tape carrier with a bump characterized by comprising the process of forming the laminated body of a metal pattern and the said metal foil pattern.

An insulating film provided with a through hole , a bonding conductor filled with the through hole , a first conductor pattern formed on one main surface of the insulating film and connected to the bonding conductor, and the insulating film A second conductor pattern having a terminal formed on the other main surface of the semiconductor substrate and positioned on the bonding conductor, and a bump forming region connected to the terminal, and a semiconductor chip connecting metal formed on the bump forming region A method of manufacturing a two-layer circuit tape carrier with bumps for mounting a semiconductor chip on a circuit board, comprising bumps,
A resin layer is formed on the first metal foil of the insulating film insulating film in which the first metal foil is provided on one main surface and the second metal foil is provided on the other main surface. Forming the first conductor pattern by selectively removing the exposed portion of the first metal foil using the first resin pattern obtained by patterning as a mask;
The insulating film has a diameter smaller than that of the terminal and has a bottom surface made of the second metal foil, and the insulating film while covering the first conductive pattern with the first resin pattern. Forming the bonding conductor in the hole by applying first electroplating to the surface of the film on which the first conductor pattern is formed;
Removing the first resin pattern;
From the second resin pattern, a second resin pattern is formed on the second metal foil, and second electroplating is performed on the surface of the insulating film on which the second resin pattern is formed. Forming the metal bumps on the exposed second metal foil;
Removing the second resin pattern;
A photosensitive resin layer is formed on the surface of the insulating film on which the metal bumps are formed by electrodeposition, and the second resin pattern is obtained by patterning the photosensitive resin layer as a mask. A two-layer circuit tape with bumps, comprising: a step of forming the second conductor pattern by selectively removing an exposed portion of the metal foil; and a step of removing the third resin pattern. Carrier manufacturing method.

An insulating film provided with a through hole , a bonding conductor filled with the through hole , a first conductor pattern formed on one main surface of the insulating film and connected to the bonding conductor, and the insulating film A second conductor pattern having a terminal formed on the other main surface of the semiconductor substrate and positioned on the bonding conductor, and a bump forming region connected to the terminal, and a semiconductor chip connecting metal formed on the bump forming region A method of manufacturing a two-layer circuit tape carrier with bumps for mounting a semiconductor chip on a circuit board, comprising bumps,
A hole having a diameter smaller than that of the terminal and having a bottom surface made of the metal foil is formed in an insulating film provided with a metal foil on one main surface, and is formed on the back surface of the surface provided with the metal foil. Forming the bonding conductor in the hole by performing electroplating of 1;
A plated metal foil layer is formed by electroless plating or by electroless plating and electroplating on the back surface of the insulating film on which the metal foil is provided, and the plated metal foil layer is patterned to form the first metal foil layer. Forming a conductor pattern;
A first resin pattern is formed on a metal foil provided on one main surface of the insulating film, and second electroplating is performed on the surface of the insulating film on which the first resin pattern is formed. Forming the metal bumps on the metal foil exposed from the first resin pattern;
Removing the first resin pattern;
The metal foil is formed using a second resin pattern obtained by forming a photosensitive resin layer on the surface of the insulating film on which the metal bumps are formed by electrodeposition and patterning the photosensitive resin layer as a mask. Manufacturing a bumped double-layer circuit tape carrier comprising: a step of forming the second conductor pattern by selectively removing exposed portions of the substrate; and a step of removing the second resin pattern. Method.