JP4419189B2

JP4419189B2 - スイッチング電源装置

Info

Publication number: JP4419189B2
Application number: JP2003300341A
Authority: JP
Inventors: 英雄中村
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2003-08-25
Filing date: 2003-08-25
Publication date: 2010-02-24
Anticipated expiration: 2023-08-25
Also published as: JP2005073401A

Description

本発明は、トランスの二次巻線に誘起した電圧を整流平滑して出力電圧を得る整流平滑回路を備えたスイッチング電源装置に関する。

従来のフォワード型スイッチング電源装置の一例を図５に示す。同図において、１，２は入力電圧Ｖinが印加される入力端子、３は一次側と二次側とを絶縁するトランスで、このトランス３の一次巻線３ａと主スイッチ素子であるＮＰＮトランジスタ４との直列回路が、前記入力端子１，２間に接続される。トランジスタ４のベースは図示しない制御回路からパルス駆動信号が与えられており、これによりトランジスタ４がスイッチングされ、入力電圧Ｖinが一次巻線３ａに断続的に印加されるようになっている。

一方、トランス３の二次側には、トランジスタ４のスイッチングに伴ないトランス３の二次巻線３ｂに誘起した電圧を整流平滑して、出力端子15，16間に直流出力電圧Ｖoutを得る整流平滑回路21が接続される。この整流平滑回路21は、トランジスタ４のオン時に整流素子である整流用ダイオード５が導通して、チョークコイル７にエネルギーを蓄えると共に、トランジスタ４のオフ時に転流素子である転流用ダイオード６が導通して、それまでチョークコイル７に蓄えられていたエネルギーを出力側に送り出すように構成される。より具体的には、二次巻線３ｂのドット側が、整流用ダイオード５のアノードに接続され、整流用ダイオード５のカソードはインダクタンスであるチョークコイル７の一端と、転流用ダイオード６のカソードに接続される。そして二次巻線３ｂの非ドット側は、転流用ダイオード６のアノードと、容量素子である出力平滑コンデンサ14の他端と、出力端子16に接続される。またチョークコイル７の他端は出力平滑コンデンサ14の一端と、出力端子15に接続される。

次に上記構成についてその作用を説明すると、制御回路からのパルス駆動信号によりトランジスタ４がスイッチング動作することに伴い、入力電圧Ｖinがトランス３の一次巻線３ａに断続的に印加される。この一連の動作でトランジスタ４がオンすると、一次巻線３ａに印加される入力電圧Ｖinにより、二次巻線３ｂのドット側を正極性とする電圧が誘起されて整流用ダイオード５が導通し、チョークコイル７にエネルギーを蓄えつつ、出力平滑コンデンサ14で平滑された出力電圧Ｖoutが、出力端子15，16間に出力される。一方、トランジスタ４がオフすると、今度は二次巻線３ｂの非ドット側端子に正極性の電圧が発生する。すると今度は、整流用ダイオード５が逆バイアスされて非導通となり、転流用ダイオード６が導通して、それまでチョークコイル７に蓄えられていたエネルギーが放出されつつ、引き続き出力端子15，16間に出力平滑コンデンサ14で平滑された出力電圧Ｖoutが出力される。

図５に示す整流平滑回路21は、整流用ダイオード５が導通すると、チョークコイル７の両端間に二次巻線３ｂの誘起電圧と出力電圧Ｖoutとの差電圧が印加され、転流用ダイオード６が導通すると、チョークコイル７の両端間電圧が出力電圧Ｖoutとして出力されるいわば降圧形回路を構成している。図６は、転流用ダイオード６の両端間の電圧波形を示しているが、トランジスタ４のオン時に転流用ダイオード６の両端間に発生する電圧をＶpとすると、整流平滑回路で整流平滑された後の出力電圧Ｖoutは、電圧ＶpにＮＰＮトランジスタ４のデューティ比（一周期に対するオン時間の比）Ｄを掛けた、Ｖp×Ｄに概ね等しくなる。

従って、整流平滑回路21から出力電圧Ｖoutとして取り出せる電圧最大値は、トランス３の一次巻線３ａと二次巻線３ｂの巻数比によって決定されるので、この巻数比を増加させない限り、出力電圧Ｖoutとしてより高い電圧を取り出すことはできない。そのため、特に出力電圧Ｖoutを高くしたい場合には、トランス３が大型化して重くなり、コストの増加と小型化を困難にする問題を有していた。

こうした問題を回避するために、例えば特許文献１には、リンギングチョーク方式のスイッチング電源装置において、主スイッチ素子のオン時には、トランスの二次巻線に誘起された電圧で第２のコンデンサを充電する一方で、主スイッチ素子のオフ時には、それまでトランスに蓄えられた磁気エネルギーによって第１のコンデンサを充電し、トランスの出力側で第１および第２のコンデンサを直列に接続することで、この直列回路の両端間からより高い出力電圧を取り出せるようにしたものが提案されている。
特開平６−１８９５３９号公報

上記引用文献１に示す回路構成では、第１および第２のコンデンサによる簡単な構成で、整流平滑回路からより高い出力電圧を得ることができる。しかし、整流平滑回路として整流用ダイオード５と転流用ダイオード６とを備えたフォワード型のスイッチング電源装置では、そのままコンデンサを組み込むことはできない上に、一次巻線３ａと二次巻線３ｂとの巻数比を変えないまま、簡単な構成で出力電圧を高くしたり低くしたりすることは不可能である。

本願発明は上記問題点に鑑み、トランスの巻数比を変えることなく、簡単な構成で任意の出力電圧を取り出せるスイッチング電源装置を提供することをその目的とする。

本発明におけるスイッチング電源装置は、主スイッチ素子のスイッチングに伴いトランスの二次巻線に誘起した電圧を整流平滑して出力電圧を得る整流平滑回路を備え、この整流平滑回路は、前記主スイッチ素子のオン時に整流素子が導通して、インダクタンスにエネルギーを蓄えると共に、前記主スイッチ素子のオフ時に転流素子が導通して、前記インダクタンスに蓄えたエネルギーを出力側に送り出すように構成されるスイッチング電源装置において、少なくとも前記整流素子が導通している間に、前記二次巻線と前記インダクタンスとの直列回路を短絡するオン期間が存在し、オフ期間には該インダクタンスのエネルギーを出力側に送り出すスイッチ素子と、このスイッチ素子のオン期間に出力側から該スイッチ素子への電流の流れ込みを阻止する一方向導通素子とを備えた昇降圧チョッパ回路を設け、前記スイッチ素子のオフタイミングを前記整流素子の導通期間中にして、前記出力電圧を前記二次巻線の誘起電圧より高くし、前記スイッチ素子のオフタイミングを前記転流素子の導通期間中にして、前記出力電圧を前記二次巻線の誘起電圧より低くするように、前記スイッチ素子のオフタイミングを決めるＰＷＭ制御回路を備えている。

この場合、整流素子の導通期間中に昇降圧チョッパ回路を構成するスイッチ素子がオンすると、二次巻線に誘起した電圧がインダクタンスの両端間に印加され、このインダクタンスに速やかにエネルギーを蓄積する。その後、スイッチ素子のオフタイミングが整流素子の導通期間中であれば、二次巻線の誘起電圧にインダクタンスのフライバック電圧が重畳され、二次巻線の誘起電圧よりも高い出力電圧を取り出すことができる。また、スイッチ素子のオフタイミングを転流素子の導通期間中にすれば、今度はインダクタンスのフライバック電圧だけが出力側に印加され、二次巻線の誘起電圧よりも低い出力電圧を取り出すことができる。

上記構成によれば、トランスの一次巻線と二次巻線の巻数比をわざわざ変えなくても、昇降圧チョッパ回路を構成するスイッチ素子のオン・オフタイミングを適宜設定するだけで、任意の出力電圧を取り出すことが可能になる。

以下、本発明の好ましい実施例について、添付する図１〜図４を参照して詳細に説明する。尚、従来例の図５と構成が重複するものについては同一の符号を付し、その説明を極力省略する。

回路の全体構成を示す図１において、本実施例ではトランス３の整流平滑回路21を構成するチョークコイル７と出力平滑コンデンサ14との間に、二次巻線３ｂの誘起電圧を昇圧または降圧することのできる昇降圧チョッパ回路31を備えている。この昇降圧チョッパ回路31は、チョークコイル７の他端にドレイン（一端）を接続し、二次巻線３ｂと転流用ダイオード６との接続点にソース（他端）を接続したスイッチ素子としてのＭＯＳＦＥＴ32と、出力平滑コンデンサ14からの電荷がチョークコイル７やＭＯＳＦＥＴ32に流れ込むことを防止する逆流防止素子であるダイオード33と、ＭＯＳＦＥＴ32のゲートに接続する抵抗34とにより構成され、後述するバッファ49からＭＯＳＦＥＴ32に与えられるパルス制御信号により、このＭＯＳＦＥＴ32のオン・オフタイミングを変えることで、チョークコイル７を昇圧用または降圧用のインダクタンスとして機能させるようにしている。なお、36は出力端子15，16間に接続する負荷である。

一方、前記ＭＯＳＦＥＴ32のオン・オフタイミングを決めるために、任意のパルス幅を有するパルス制御信号をＭＯＳＦＥＴ32のゲートに供給するＰＷＭ制御回路41が設けられる。図１に示す昇圧用のＰＷＭ制御回路41は、二次巻線３ｂの誘起電圧よりも高い出力電圧Ｖoutを取り出すためのものであるが、降圧用のＰＷＭ制御回路71については後ほど説明する。

ＰＷＭ制御回路41は、トランジスタ４がオンすると二次巻線３ｂに誘起される電圧に同期して、Ｈ（高）レベルの矩形波ａを生成するパルス成形回路42と、パルス成形回路42からの矩形波ａが立ち上がると電圧レベルが低下し、この矩形波が立ち下がると電圧レベルが上昇する反転ノコギリ波形ｃを生成する反転ノコギリ波発生回路43と、出力端子15，16間に分圧抵抗44，45を直列接続して構成され、出力電圧Ｖoutを分圧した検出電圧ｄを分圧抵抗44，45の接続点から出力する出力電圧検出回路46と、出力電圧検出回路46からの検出電圧ｄと反転ノコギリ波発生回路43からの反転ノコギリ波ｃとを比較して、その比較結果に応じてＨレベルまたはＬ（低）レベルの矩形波ｂを発生するコンパレータ47と、パルス成形回路42からの矩形波ａがＨレベルで、コンパレータ47からの矩形波ｂがＬレベルのときにのみ、Ｈレベルの矩形波（ａ−ｂ）を出力する引算器48と、引算器48からの矩形波（ａ−ｂ）をスイッチ素子であるＭＯＳＦＥＴ32のゲートにパルス制御信号（ゲートドライブパルス）として供給する駆動手段としてのバッファ49とにより構成される。なお、昇降圧チョッパ回路31およびＰＷＭ制御回路41以外の回路構成は、図５に示したものと全て共通している。

次に、図２の波形図を参照しながら、上記構成の作用について説明する。なお、この図２において、上段は二次巻線３ｂのドット側に発生するトランス３の二次タップ電圧であり、以下、パルス成形回路42からの矩形波ａと、反転ノコギリ波発生回路43からの反転ノコギリ波ｃおよび出力電圧検出回路46からの検出電圧ｄと、コンパレータ47からの矩形波ｂと、引算器48からの矩形波（ａ−ｂ）と、ＦＥＴ32のドレイン・ソース間電圧をそれぞれ示している。

主スイッチ素子であるトランジスタ４のスイッチングに伴い、入力電圧Ｖinがトランス３の一次巻線３ａに断続的に印加される。この一連の動作において、トランジスタ４がオン状態の時には、二次巻線３ｂのドット側を正極性とする電圧Ｖtapが誘起され、整流用ダイオード５は順バイアスされ導通する一方で、転流用ダイオード６は逆バイアスされ非導通になる。ここで二次巻線３ｂに誘起電圧Ｖtapが発生するのに同期して、ＰＷＭ制御回路41のパルス成形回路42からは、誘起電圧Ｖtapが立ち上がるよりも僅かに早く、Ｈレベルの矩形波ａが発生する。なお、ここでは誘起電圧Ｖtapの立ち上がりと同時に、パルス成形回路42からＨレベルの矩形波ａを発生させてもよい。パルス成形回路42からの矩形波ａがＨレベルに切り替わったことを受けて、反転ノコギリ波発生回路43はその電圧レベルが傾斜減少する反転ノコギリ波ｃをコンパレータ47に出力する。コンパレータ47は反転ノコギリ波ｃと出力電圧検出回路46からの検出電圧ｄを比較するが、誘起電圧Ｖtapが発生した直後は、検出電圧ｄよりも反転ノコギリ波ｃの電圧レベルが高いので、コンパレータ47からはＬレベルの矩形波ｂが出力され、引算器48からはＨレベルの矩形波（ａ−ｂ）が出力される。

こうして、二次巻線３ｂに誘起電圧Ｖtapが発生する期間において、検出電圧ｄよりも反転ノコギリ波ｃの電圧レベルが低くなるまでは、バッファ49を介してＭＯＳＦＥＴ32のゲートにＨレベルのパルス制御信号が与えられ、ＭＯＳＦＥＴ32がオン状態になる。そのため、二次巻線３ｂ，チョークコイル７，ＭＯＳＦＥＴ32，二次巻線３ｂからなる閉ループが形成され、チョークコイル７を流れる電流が増加して、より多くのエネルギーを蓄えて行く。

やがて、二次巻線３ｂのドット側に誘起電圧Ｖtapが発生する期間中に、反転ノコギリ波ｃの電圧レベルが出力電圧検出回路46からの検出電圧ｄよりも低くなると、引算器48からの矩形波（ａ−ｂ）がＬレベルに転じて、ＭＯＳＦＥＴ32はターンオフする。こうなると、チョークコイル７の両端間にはそれまで蓄えられたエネルギーによる逆起電力が発生し、ＭＯＳＦＥＴ32のドレイン・ソース間には、二次巻線３ｂの誘起電圧Ｖtapにチョークコイル７のフライバック電圧Ｖflybuckを加えた昇圧電圧が発生する。そのため、出力端子15，16間に発生する出力電圧Ｖoutは、この昇圧した電圧Ｖtap＋Ｖflybuckとほぼ同レベルとなる。

その後、主スイッチ素子であるトランジスタ４がオフすると、二次巻線３ｂの非ドット側を正極性とする電圧が発生して、整流用ダイオード５は逆バイアスされ非導通になる一方で、転流用ダイオード６は順バイアスされ導通する。このときＰＷＭ制御回路41のパルス成形回路42からは、誘起電圧Ｖtapが立ち上がるよりも僅かに遅く、Ｌレベルの矩形波ａが発生する。なお、ここでは誘起電圧Ｖtapの立ち下がりと同時に、パルス成形回路42からＬレベルの矩形波ａを発生させてもよい。パルス成形回路42からの矩形波ａがＬレベルに切り替わったことを受けて、反転ノコギリ波発生回路43はその電圧レベルが傾斜増加する反転ノコギリ波ｃをコンパレータ47に出力する。コンパレータ47は反転ノコギリ波ｃと出力電圧検出回路46からの検出電圧ｄを比較するが、反転ノコギリ波ｃの電圧レベルは検出電圧ｄよりも低く、コンパレータ47からはＨレベルの矩形波ｂが出力され、且つパルス成形回路42からの矩形波ａはＬレベルなので、引算器48からの矩形波（ａ−ｂ）は引き続きＬレベルのままであり、ＭＯＳＦＥＴ32はオフ状態を継続する。このとき、ＭＯＳＦＥＴ32のドレイン・ソース間には電圧が発生しない。

やがて、二次巻線３ｂに誘起電圧Ｖtapが発生する期間が近づき、パルス成形回路42からＨレベルの矩形波ａが発生するようになると、ＭＯＳＦＥＴ32がオン状態になり、前述の動作を繰り返す。なお、ＭＯＳＦＥＴ32がオンしている間は、出力平滑コンデンサ14側からチョークコイル７やＭＯＳＦＥＴ32へのエネルギーの移動が、ダイオード33によって阻止される。

ここまでは昇降圧チョッパ回路31の昇圧動作について述べたが、ＭＯＳＦＥＴ32のスイッチング制御を、誘起電圧Ｖtapが発生するタイミングより少し遅れてオンにすることで、チョークコイル７に短期間エネルギーを蓄えるようにし、トランジスタ４がオフして、二次巻線３ｂの非ドット側を正極性とする電圧が発生した後に、ＭＯＳＦＥＴ32をオフにすれば、そこでチョークコイル７に蓄えたエネルギーが放出され、二次巻線３ｂに誘起される電圧よりも低い出力電圧Ｖoutを得ることができる。

図３は、こうした降圧動作を実現するための回路構成を示したものである。ここでのＰＷＭ制御回路71は、図１における反転ノコギリ波発生回路43に代わって、パルス成形回路42からの矩形波ａが立ち上がると電圧レベルが上昇し、この矩形波が立ち下がると電圧レベルが下降するノコギリ波形ｃ’を生成するノコギリ波発生回路73が設けられ、また引算器48に代わって、パルス成形回路42からの矩形波ａとコンパレータ47からの矩形波ｂがいずれもがＨレベルのときにのみ、Ｈレベルの矩形波（ａ＆ｂ）を出力するＡＮＤ回路78が設けられる。その他の構成は、図１に示すものと共通している。

上記図３の回路構成における動作を、図４の波形図に基づき説明すると、主スイッチ素子であるトランジスタ４がオンし、二次巻線３ｂのドット側に正極性の誘起電圧Ｖtapが発生する時点では、パルス生成回路42からＨレベルの矩形波ａが発生しており、このパルス成形回路42からの矩形波ａがＨレベルに切り替わったことを受けて、ノコギリ波発生回路73はその電圧レベルが傾斜上昇するノコギリ波ｃ’をコンパレータ47に出力する。コンパレータ47はノコギリ波ｃ’と出力電圧検出回路46からの検出電圧ｄを比較するが、誘起電圧Ｖtapが発生した直後は、検出電圧ｄよりもノコギリ波ｃ’の電圧レベルが低いので、コンパレータ47からはＬレベルの矩形波ｂが出力され、ＡＮＤ回路78からの矩形波（ａ＆ｂ）はＬレベルとなる。これにより、二次巻線３ｂの誘起電圧Ｖtapと出力電圧Ｖoutとの差電圧がチョークコイル７の両端間に印加され、チョークコイル７にエネルギーが蓄えられてゆく。なお、ここでは誘起電圧Ｖtapの立ち上がりと同時に、パルス成形回路42からＨレベルの矩形波ａを発生させてもよい。

やがて、二次巻線３ｂのドット側に誘起電圧Ｖtapが発生する期間中に、ノコギリ波ｃ’の電圧レベルが出力電圧検出回路46からの検出電圧ｄよりも高くなると、ＡＮＤ回路78からの矩形波（ａ＆ｂ）がＨレベルに転じて、ＭＯＳＦＥＴ32はターンオンする。こうなると、二次巻線３ｂ，チョークコイル７，ＭＯＳＦＥＴ32，二次巻線３ｂからなる閉ループが形成され、チョークコイル７を流れる電流が増加して、より多くのエネルギーを蓄えて行く。

その後、トランジスタ４がオフすると、二次巻線３ｂの非ドット側を正極性とする電圧が発生して、整流用ダイオード５は逆バイアスされ非導通になる一方で、転流用ダイオード６は順バイアスされ導通する。このときＰＷＭ制御回路41のパルス成形回路42からは、誘起電圧Ｖtapが立ち上がるよりも僅かに遅く、Ｌレベルの矩形波ａが発生する。なお、ここでは誘起電圧Ｖtapの立ち下がりと同時に、パルス成形回路42からＬレベルの矩形波ａを発生させてもよい。パルス成形回路42からの矩形波ａがＬレベルに切り替わったことを受けて、ノコギリ波発生回路73はその電圧レベルが傾斜減少するノコギリ波ｃ’をコンパレータ47に出力する。コンパレータ47はノコギリ波ｃ’と出力電圧検出回路46からの検出電圧ｄを比較し、引き続きＨレベルの矩形波ｂを出力するが、パルス成形回路42からの矩形波ａはＬレベルなので、ＡＮＤ回路78からの矩形波（ａ＆ｂ）はＬレベルになり、ＭＯＳＦＥＴ32はそこでターンオフする。これにより、ＭＯＳＦＥＴ32のドレイン・ソース間にはチョークコイル７のフライバック電圧Ｖflybuckだけが発生し、出力端子15，16間に発生する出力電圧Ｖoutは、誘起電圧Ｖtapよりも低いフライバック電圧Ｖflybuckとほぼ同レベルになる。

やがて、出力電圧検出回路46からの検出電圧ｄよりもノコギリ波ｃ’の電圧レベルが低くなるが、ＡＮＤ回路78からの矩形波（ａ＆ｂ）は引き続きＬレベルのままであり、ＭＯＳＦＥＴ32はオフ状態を維持する。そして、トランジスタ４が再びターンオンして、前述の動作を繰り返す。なお、ＭＯＳＦＥＴ32がオンしている間は、出力平滑コンデンサ14側からチョークコイル７やＭＯＳＦＥＴ32へのエネルギーの移動が、ダイオード33によって阻止される。

このように、本実施例の昇降圧チョッパ回路31は、トランジスタ４のオン期間、即ち整流ダイオード５の導通中に、ＭＯＳＦＥＴ32をオンしてチョークコイル７にエネルギーを蓄える期間を設けておけば、ＭＯＳＦＥＴ32のターンオフタイミングを、整流ダイオード５の導通期間中とするか、さもなければ転流ダイオード６の導通期間中とするかによって、二次巻線３ｂの誘起電圧よりも出力電圧Ｖoutを高く若しくは低くすることができる。そのため、従来のように高い出力電圧Ｖoutを取り出すために、直列接続したコンデンサを組み込んだり、トランス３の一次巻線３ａと二次巻線３ｂとの巻数比をわざわざ変えなくても、トランス３の二次側に昇降圧チョッパ回路31を組み込んで、ＭＯＳＦＥＴ32のオン・オフタイミングを適宜設定するだけで、任意の出力電圧Ｖoutを取り出すことが可能になる。

以上のように本実施例では、主スイッチ素子であるトランジスタ４のスイッチングに伴い、トランス３の二次巻線３ｂに誘起した電圧を整流平滑して出力電圧Ｖoutを得る整流平滑回路21を備え、この整流平滑回路21は、トランジスタ４のオン時に整流素子である整流用ダイオード５が導通して、インダクタンスであるチョークコイル７にエネルギーを蓄えると共に、トランジスタ４のオフ時に転流用ダイオード６が導通して、チョークコイル７にそれまで蓄えたエネルギーを出力側に送り出すように構成されるスイッチング電源装置において、少なくとも整流用ダイオード５が導通している間に、二次巻線２ｃとチョークコイル７との直列回路を短絡するオン期間が存在し、オフ期間にはこのチョークコイル７のエネルギーを出力側に送り出すスイッチ素子としてのＭＯＳＦＥＴ32と、このＭＯＳＦＥＴ32のオン期間に出力側からＭＯＳＦＥＴ32への電流の流れ込みを阻止する一方向導通素子としてのダイオード33とを備えた昇降圧チョッパ回路31を設け、ＭＯＳＦＥＴ32のオフタイミングを整流用ダイオード５の導通期間中にして、出力電圧Ｖoutを二次巻線３ｂの誘起電圧より高くするように、ＭＯＳＦＥＴ32のオフタイミングを転流用ダイオード６の導通期間中にして、出力電圧Ｖoutを二次巻線３ｂの誘起電圧より低くするように、ＭＯＳＦＥＴ32のオフタイミングを決めるＰＷＭ制御回路41、71を備えている。

この場合、整流用ダイオード５の導通期間中に昇降圧チョッパ回路31を構成するＭＯＳＦＥＴ32がオンすると、二次巻線３ｂに誘起した電圧がチョークコイル７の両端間に印加され、このチョークコイル７に速やかにエネルギーを蓄積する。その後、ＭＯＳＦＥＴ32のオフタイミングが整流用ダイオード５の導通期間中であれば、二次巻線３ｂの誘起電圧にチョークコイル７のフライバック電圧が重畳され、二次巻線３ｂの誘起電圧よりも高い出力電圧Ｖoutを取り出すことができる。また、ＭＯＳＦＥＴ32のオフタイミングを転流用ダイオード６の導通期間中にすれば、今度はチョークコイル７のフライバック電圧だけが出力側に印加され、二次巻線３ｂの誘起電圧よりも低い出力電圧Ｖoutを取り出すことができる。したがって、トランス３の一次巻線３ａと二次巻線３ｂの巻数比をわざわざ変えなくても、ＭＯＳＦＥＴ32のオン・オフタイミングを適宜設定するだけで、任意の出力電圧Ｖoutを取り出すことが可能になる。

尚、本発明は上記実施例に限定されるものではなく、次のような種々の変形が可能である。例えば、主スイッチ素子としてトランジスタ４以外にＭＯＳ型ＦＥＴなどを利用できる。同様に、スイッチ素子としてのＭＯＳＦＥＴ32も、例えばトランジスタなどを利用してよい。また、整流平滑回路21の整流，転流素子として、ＭＯＳＦＥＴなどの整流，転流スイッチ素子を利用し、主スイッチ素子のスイッチングに同期してこれらの整流，転流スイッチ素子を駆動させてもよい。これにより、整流平滑回路21の損失を低減して効率の向上を図ることができる。さらに、整流平滑回路21の回路構成をセンタータップ型にしても良い。また、整流用ダイオード５を二次巻線３ｂのドット側端子側にではなく、非ドット側端子側に接続してもよい。

本実施例におけるフォワード型スイッチング電源装置の一例を示す回路図である。同上、昇圧動作時における各部の電圧を示す波形図である。同上、別な変形例を示すフォワード型スイッチング電源装置の回路図である。同上、降圧動作時における各部の電圧を示す波形図である。従来のフォワード型スイッチング電源装置の一例を示す回路図である。同上、転流用ダイオードの両端間の電圧を示す波形図である。

３トランス
４トランジスタ（主スイッチ素子）
７チョークコイル（インダクタンス）
21 整流平滑回路
31 昇降圧チョッパ回路
32 ＭＯＳＦＥＴ（スイッチ素子）
33 ダイオード（一方向導通素子）
41，71 ＰＷＭ制御回路

Claims

主スイッチ素子のスイッチングに伴いトランスの二次巻線に誘起した電圧を整流平滑して出力電圧を得る整流平滑回路を備え、
この整流平滑回路は、前記主スイッチ素子のオン時に整流素子が導通して、インダクタンスにエネルギーを蓄えると共に、前記主スイッチ素子のオフ時に転流素子が導通して、前記インダクタンスに蓄えたエネルギーを出力側に送り出すように構成されるスイッチング電源装置において、
少なくとも前記整流素子が導通している間に、前記二次巻線と前記インダクタンスとの直列回路を短絡するオン期間が存在し、オフ期間には該インダクタンスのエネルギーを出力側に送り出すスイッチ素子と、このスイッチ素子のオン期間に出力側から該スイッチ素子への電流の流れ込みを阻止する一方向導通素子とを備えた昇降圧チョッパ回路を設け、
前記スイッチ素子のオフタイミングを前記整流素子の導通期間中にして、前記出力電圧を前記二次巻線の誘起電圧より高くし、前記スイッチ素子のオフタイミングを前記転流素子の導通期間中にして、前記出力電圧を前記二次巻線の誘起電圧より低くするように、前記スイッチ素子のオフタイミングを決めるＰＷＭ制御回路を備えたことを特徴とするスイッチング電源装置。