[go: up one dir, main page]

JP4417527B2 - マスクパタンの形成方法、およびフォトマスク - Google Patents

マスクパタンの形成方法、およびフォトマスク Download PDF

Info

Publication number
JP4417527B2
JP4417527B2 JP2000141442A JP2000141442A JP4417527B2 JP 4417527 B2 JP4417527 B2 JP 4417527B2 JP 2000141442 A JP2000141442 A JP 2000141442A JP 2000141442 A JP2000141442 A JP 2000141442A JP 4417527 B2 JP4417527 B2 JP 4417527B2
Authority
JP
Japan
Prior art keywords
pattern
film
dummy
area density
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000141442A
Other languages
English (en)
Other versions
JP2001324796A (ja
Inventor
晃司 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2000141442A priority Critical patent/JP4417527B2/ja
Publication of JP2001324796A publication Critical patent/JP2001324796A/ja
Application granted granted Critical
Publication of JP4417527B2 publication Critical patent/JP4417527B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、マスクパタンの形成方法に関し、特に、半導体集積回路の作製に用いられるフォトマスクのパタン形成方法とフォトマスクに関する。
【0002】
【従来技術】
近年、電子機器の高性能化、軽薄短小の傾向から、ASICに代表される種々のLSIには、ますます高集積化、高機能化が求められるようになってきている。
これに伴い、半導体集積回路の作製に用いられるフォトマスクにおいては、更なる高精度寸法のパタン形成が求められるようになってきた。
LSIチップの製造歩留まりは、フオトマスクのパタン寸法精度と関係しており、マスクの寸法精度向上は重要である。
従来、フォトマスク製造は、以下のように行われていた。
図3に基いて説明する。
先ず、石英などの透明基板310の上に、クロムなどの金属薄膜320をスパツタ法などにより成膜した基板(ブランクスとも言う)を用意する。(図3(a))
この上に、感光性樹脂膜(以下、感光性レジストあるいは単にレジストとも言う)330を塗布した後、加熱乾燥処理し膜に残留している溶剤の除去や金属薄膜との密着性向上を図る。(図3(b))
次に、この感光性樹脂膜330に、EB(電子線)、レーザー光、X線などの電離放射線340を照射し所望のパタン形状に感光する。(図3(c))
次に、感光性樹脂膜330を現像してレジストパタン335を形成した(図3(d))後、レジストパタン335の開口336から露出した金属薄膜320をエツチングして、金属薄膜パタン325を形成する。(図3(e))
最後に、レジストパタン335を除去して、金属薄膜パタン325をその一面に配設したフオトマスクが得られる。(図3(f))
【0003】
しかし、上記、従来のフォトマスク製造においては、マスク面内における図形の設計値と仕上がり寸法の差(以下誤差とも言う)が、周囲の図形密度や近接図形との距離に依存することが知られている。(USP5597668号参照)
その理由は、EB(電子線)描画工程におけるEB後方散乱量が近接する描画面積に依存すること、レーザ描画では隣接図形との距離が関係する為である。
さらにエツチング工程におけるエッチング速度が近接するエッチング面積密度に依存する為である。
【0004】
一方、回路パタンが存在しない空領域にダミーパタンを付加して、パタンの密度を均一化して、ウエハの平坦化を図る、ウエハ平坦化用ダミーパタン付加方法が知られている。
この方法においては、使用するフォトマスクに、パタンの密度を均一化するためのダミーパタンを付加しておくが、ウエハ面の段差回避が目的の為、フォトマスクに平坦化のためのパタン(ダミーパタン)を挿入するだけであり、マスク製造における描画面積密度やエッチング面積密度は考慮していない。
この為、単にダミーパタンを付加しただけでは、マスクパタンの寸法精度向上に充分な効果が得られない。
また、ウエハ平坦化用ダミーパタン付加方法においては、ダミーパタンの位置、サイズ、形状によりウエハ工程で寄生容量の増大や寄生トランジスタの形成、膜ハガレなどの間題が起こる可能性がある。
即ち、単にダミーパタンを付加しただけでは、マスクパタンの寸法精度向上に充分な効果が得られないし、仮に得られたとしても、ウエハ工程で寄生容量の増大、寄生トランジスタの形成、膜ハガレなどの間題を解決しないと実用出来ない。更にこれらの問題解決に時間がかかる。
【0005】
【発明が解決しようとする課題】
上記のように、LSlチップなどの半導体製品の回路が、年々、微細化している中、この作製に用いられるフォトマスクにおいては、更なる高精度寸法のパタン形成が求められるようになってきた。
本発明は、これに対応するもので、フォトマスクのパタン寸法精度を向上させ、さらにウエハ工程への悪影響がなく、実用が容易であるフォトマスクを作製できるマスクパタン形成方法を提供しようとするものである。
【0006】
【課題を解決するための手段】
本発明のマスクパタンの形成方法は、フォトリソグラフィーにより、基板上に形成された被加工膜を、所定形状の膜パタンに形成するマスクパタンの形成方法であって、(A)基板上の被加工膜上に感光性レジストを塗布した状態で、目的とするパタンに、描画面積密度、および/またはエッチング面積密度を均一化するダミーパタンを付加したパタンを描画するための、第1のパタンデータを用いて、1回目の描画を行い、製版、エッチングして、ダミー膜パタンが付加された第1の膜パタンを形成する第1の膜パタン形成工程と、(B)前記第1の膜パタン全体を覆うように、基板上に感光性レジストを塗布した状態で、製版後に、目的とするパタン部を覆い、ダミー膜パタン部のみを露出させるようにする第2のパタンデータを用いて、2回目の描画を行い、製版、エッチングして、第1の膜パタンからダミー膜パタンのみを除去した第2の膜パタンを得て、これを目的とする膜パタンとする、ダミー膜パタン除去工程とを有し、前記第1のパタンデータは、目的とするパタンに対して、該パタンのデータ全領域を分割し、分割された個々の領域毎に、描画面積密度および/またはエッチング面積密度を計算し、該計算結果に対応した面積密度のダミーパタンを、付加されたもので、ダミーパタン付加後の描画面積密度および/またはエッチング面積密度を、所定の密度とするものであり、順に、(a)目的とするパタンに対し、前記分割された個々の領域の、指定した領域単位に、描画面積密度および/またはエッチング面積密度を計算する面積密度計算工程と、(b)計算された面積密度に基づき、目的とするパタンの各指定領域単位毎に、目的とするパタンとダミーパタンとを合せ、描画面積密度、および/またはエッチング面積密度が均一化するように、ダミーパタンを作成するダミーパタン作成工程と、(c)目的とするパタンのパタンデータとダミーパタンのパタンデータとから第1のパタンデータを合成するデータ合成工程を施し、第1のパタンデータを作成するものであることを特徴とするものである。
そして、上記のマスクパタンの形成方法であって、第2のパタンデータは、目的とするパタンのパタンデータをサイジング処理し、必要に応じて反転処理を施したものであることを特徴とするものである。
【0007】
本発明のフォトマスクは、フォトリソグラフィーにより、基板上に形成された被加工膜を、所定形状の膜パタンに形成したフォトマスクであって、請求項1ないし2のいずれか1項に記載のマスクパタンの形成方法により作製されたことを特徴とするものである。
【0008】
【作用】
本発明のマスクパタンの形成方法は、このような構成にすることにより、フォトマスクのパタン寸法精度を向上させ、さらにウエハ工程への悪影響がなく、実用が容易であるフォトマスクを作製できるマスクパタン形成方法の提供を可能としている。
具体的には、フォトリソグラフィーにより、基板上に形成された被加工膜を、所定形状の膜パタンに形成するマスクパタンの形成方法であって、(A)基板上の被加工膜上に感光性レジストを塗布した状態で、目的とするパタンに、描画面積密度、および/またはエッチング面積密度を均一化するダミーパタンを付加したパタンを描画するための、第1のパタンデータを用いて、1回目の描画を行い、製版、エッチングして、ダミー膜パタンが付加された第1の膜パタンを形成する第1の膜パタン形成工程と、(B)前記第1の膜パタン全体を覆うように、基板上に感光性レジストを塗布した状態で、製版後に、目的とするパタン部を覆い、ダミー膜パタン部のみを露出させるようにする第2のパタンデータを用いて、2回目の描画を行い、製版、エッチングして、第1の膜パタンからダミー膜パタンのみを除去した第2の膜パタンを得て、これを目的とする膜パタンとする、ダミー膜パタン除去工程とを有し、前記第1のパタンデータは、目的とするパタンに対して、該パタンのデータ全領域を分割し、分割された個々の領域毎に、描画面積密度および/またはエッチング面積密度を計算し、該計算結果に対応した面積密度のダミーパタンを、付加されたもので、ダミーパタン付加後の描画面積密度および/またはエッチング面積密度を、所定の密度とするものであり、順に、(a)目的とするパタンに対し、前記分割された個々の領域の、指定した領域単位に、描画面積密度および/またはエッチング面積密度を計算する面積密度計算工程と、(b)計算された面積密度に基づき、目的とするパタンの各指定領域単位毎に、目的とするパタンとダミーパタンとを合せ、描画面積密度、および/またはエッチング面積密度が均一化するように、ダミーパタンを作成するダミーパタン作成工程と、(c)目的とするパタンのパタンデータとダミーパタンのパタンデータとから第1のパタンデータを合成するデータ合成工程を施し、第1のパタンデータを作成するものであることにより、これを達成している。
【0009】
本発明のフォトマスクは、このような構成にすることにより、パタン寸法精度を向上させ、さらにウエハ工程への悪影響がなく、実用が容易であるフォトマスクの提供を可能としている。
【0010】
【発明の実施の形態】
以下、本発明のマスクパタンの形成方法の実施の形態の1例を、図に基づいて説明する。
図1は本発明のマスクパタンの形成方法の実施の形態の1例の処理断面図で、図2は、第1のパタンデータ、第2の例のパタンデータを説明するため、各パタンデータを図形表示した図である。
図1〜図2中、110は透明基板、120は遮光層、125第1の膜パタン、125Dはダミー膜パタン、125Mは目的とする膜パタン、130は感光性レジスト、135はレジストパタン、136は開口、140、145は電子ビーム、160は感光性レジスト、165はレジストパタン、201〜207はパタンデータである。
図 2(b)中、図2(c)点線はデータ領域を区分するもので、A1〜A4,B1〜B4は、それぞれ区分された単位領域を示す。
【0011】
本例は、半導体回路作製用のフォトマスクのパタン形成方法であって、フォトリソグラフィーにより、基板上に形成された被加工膜を、所定形状の膜パタンに形成するもので、パタン形成のための描画露光をEB(電子ビーム描画装置)にて行なうものである。
本例は、図2(a)にその図形表示を示すパタンデータ201を用い、これに対応した形状の目的とする遮光膜からなる膜パタンを、寸法精度良く形成するものである。
図1に基づいて説明する。
先ず、クロム系の遮光層120をその一面に配設した透明基板110(図1(a))に、電子ビーム用感光性レジスト130を塗布した状態で(図1(b))、電子線描画装置にて1回目の描画を行う。(図1(c))
本例では、電子ビーム用感光性レジスト130を、ポジ型のレジストとする。
描画に用いる第1のパタンデータ(図2(f)のパタンデータ206に相当)は、目的とするパタン(図形)に、描画面積密度およびエッチング面積密度を均一化するダミーパタン(図形)を付加したパタン(図形)を描画するための、パタンデータである。
このパタンデータの作成については、後述する。
次いで、所定の現像液で現像を行い、レジストパタン135を形成する。(図1(d))
必要に応じ、乾燥、硬化処理等を行い、レジストパタン135の開口136から露出した遮光層120をエッチング除去した(図1(e))後、レジストパタン135を所定の剥離液で剥離除去し、洗浄処理を施し、遮光層120からなる、ダミーパタン付きの第1の膜パタン125を得る。(図1(f))
【0012】
次いで、ダミーパタン付きの第1の膜パタン125覆うように、新たに、電子ビーム用感光性レジスト160を塗布した状態で、製版後に、目的とするパタン部を覆い、且つ、ダミー膜パタン部のみを露出させるようにする第2のパタンデータを用いて、電子線描画装置にて2回目の描画を行う。(図1(g))
本例では、電子ビーム用感光性レジスト160をポジ型のレジストとする。
描画に用いる第2のパタンデータ(図2(g)のパタンデータ207に相当)は、目的とするパタン(図形)のみを残し、エッチングによりダミーパタン部を除去するためのパタンデータである。
このパタンデータの作成については、後述する。
次いで、所定の現像液で現像を行い、レジストパタン165を形成する。(図1(g))
必要に応じ、乾燥、硬化処理等を行い、レジストパタン165の開口から露出した遮光層120からなる膜パタン(ダミー膜パタン125D)をエッチング除去した(図1(i))後、レジストパタン165を所定の剥離液で剥離除去し、洗浄処理を施し、遮光層120からなる、目的とする膜パタン125Mを得る。(図1(j))
【0013】
本例では、電子ビーム用感光性レジスト130を、ポジ型のレジストとし、電子ビーム用感光性レジスト160をポジ型のレジストとしたが、電子照射の際に、描画オン、オフを反転できる(例えばラスター型の)電子線描画装置では、ネガ型のレジスト、ポジ型のレジストに限定はされない。
また、本例では、電子線描画装置を用いたが、電子線描画装置に代え、エキシマレーザ描画装置(例えば、ETEC社製のCore機、ALTA3500機等)とし、電子ビーム用感光性レジスト130、電子ビーム用感光性レジスト160をエキシマレーザ用感光性レジストとしても良い。
【0014】
次に、第1のパタンデータと第2のパタンデータの作成例を、図2に基づいて説明する。
先ず、回路パタンやアライメントパタンなどが配置された目的とするパタン(図形)のデータであるパタンデータ(以下、元の回路パタンデータ、あるいは、単に回路パタンデータとも言う)201を準備する(図2(a))
次いで、パタンデータ201について、描画面積密度、エッチング面積密度の算出を行なう。
例えば、以下のようにして行なう。(図2(b))
回路パタンが配置されたパタンデータ201全体面を適切なサイズに分割し、分割された個々の領域で回路パタンの描画面積密度、及びエッチング面積密度を計算する。
ここでは、分割を4分割とし、パタンデータ201全領域をA1,A2,A3,A4の4つの単位領域に分け、各領域毎に、その画面積密度を計算する。
A1,A2,A3,A4の各領域の面積密度は、それぞれ、0%、5%,10%、20%となる。
分割サイズはEB描画における影響の範囲、エッチングにおける影響の範囲などを考慮し決定する。
描画面積密度算出では、描画装置によってパタンの存在する部分を描画するものと、パタンの存在しない部分を描画する反転描画が可能な装置があるためこれらを考慮し密度を算出する。
またエツチング面積算出では、使用するレジストがポジレジストとネガレジストで描画領域とエツチング領域が異なる為、これらを考慮し算出する。
本例ではパタン領域を描画し使用レジストはポジレジストとして記述する。
【0015】
次いで、ダミーパタン付加後の密度目標値決め、ダミーパタン付加した後の密度目標値を決定する。
目標値はマスク全体に1つでも、上記の分割した領域単位でもよい。
本例では、マスク全体に対し1つの目標値を持ち、これを30%としている。
【0016】
次いで、ダミー用基本パタンデータの作成を行なう。
小サイズに分割した領域単位に、ダミー用基本パタンデータを作成する。
ダミーパタンの密度は、目的とするパタン(元の回路パタン)の面積+ダミーパタン面積、によって計算される面積密度が、決定した目標密度30%になるようにする。
A1,A2,A3,A4にそれぞれ対応する領域に、即ち、B1,B2,B3,B4領域に、それぞれ面積密度30%、25%、20%、10%のパタン(図形)を配置したパタンデータ203(ダミー用基本パタンデータ)を作成する。(図2(c))
しかし、必ずしも目標値と厳密に等しい必要はなく、パタン仕上がり寸法への影響が問題にならない範囲内の面積密度であれば良い。
尚、本例は、目的とするパタン(回路パタン)とダミーパタンが重なる部分の面積は密度計算では考慮してない例である。
【0017】
一方、目的とするパタン(回路パタン)以外の領域、即ち、非回路パタン領域を抽出したパタンデータを、例えば、以下のようにして準備しておく。
先ず、目的とするパタンのデータ(回路パタンデータ)を指定値だけオーバーサイズしたパタンデータ(これを以下、非回路パタン領域データとも言う)を作成する。
次に、このパタンデータとマスクの外形を示す図形とNOT演算処理を行うことで非回路パタン領域を抽出する。
これより、非回路パタン領域データ204が得られる。(図2(d))
オーバーサイズ処理は、1回目の描画後の、レジストパタン(図1(d)の135)形成において、エッチング形成する、目的とする膜パタン(回路パタン)部とダミー膜パタン部が指定値だけ離れるようにする為に行なう操作である。
あるいは、2回目の描画後の、レジストパタン(図1(h)の165)形成において、目的とする膜パタン(回路パタン)部を完全に覆い、ダミー膜パタンのみをエッチング除去できるようにするために行なう操作である。
上記指定値は、マスク製造における解像度や、レーザ描画における隣接図形との影響距離、及び2回目の描画後の、製版時の描画アライメント精度、描画、工ッチング時の近傍への影響距離などを考慮して決定する。
【0018】
このようにして得られた、ダミー用基本パタンデータ(パタンデータ203に相当)と非回路パタン領域データ(パタンデータ204に相当)とで図形論理積(AND)処理を行い、目的とするパタン(元の回路パタン)が存在しない領域にのみダミーパタンが存在するデータ(パタンデータ205に相当)を得る。(図2(e))
【0019】
次いで、以下のようにして、1回目の描画に用いる第1のパタン(図形)データを作成する。
得られた、目的とするパタン(元の回路パタン)が存在しない領域にのみダミーパタンが存在するデータ205と元の回路パタンデータ201を論理和演算(OR)処理して第1回目の描画用の第1のパタンデータ206を得る。(図2(f))
【0020】
第2回目の描画用の第2のパタンデータは、先に作成した非回路パタン領域データ204を用いる。(図2(g))
【0021】
【発明の効果】
本発明は、上記のように、フォトマスクのパタン寸法精度を向上させ、さらにウエハ工程への悪影響がなく、実用が容易であるフォトマスクと、その作製を可能とするマスクパタン形成方法の提供を可能にした。
従来に比べ、パタン密度に依存しない、寸法誤差の小さい高精度フォトマスクの製造を可能とした。
また、ウエハ平坦化ダミーパタン付きマスクの問題点である、ウエハエ程での寄生容量の増大や寄生トランジスタの発生、膜ハガレなどの心配がないフォトマスクの提供を可能とした。
特に、電子ビームまたはレーザ光を照射して描画する、通常の描画方式に適用でき有効である。
【図面の簡単な説明】
【図1】本発明のマスクパタンの形成方法の実施の形態の1例の処理断面図
【図2】第1のパタンデータ、第2の例のパタンデータを説明するための、パタンデータを示した図
【図3】従来のフォトマスク製造工程図
【符号の説明】
110 透明基板
120 遮光層
125 第1の膜パタン
125D ダミー膜パタン
125M 目的とする膜パタン
130 感光性レジスト
135 レジストパタン
136 開口
140、145 電子ビーム
160 感光性レジスト
165 レジストパタン
201〜207 パタンデータ
A1〜A4,B1〜B4 データの単位領域

Claims (3)

  1. フォトリソグラフィーにより、基板上に形成された被加工膜を、所定形状の膜パタンに形成するマスクパタンの形成方法であって、(A)基板上の被加工膜上に感光性レジストを塗布した状態で、目的とするパタンに、描画面積密度、および/またはエッチング面積密度を均一化するダミーパタンを付加したパタンを描画するための、第1のパタンデータを用いて、1回目の描画を行い、製版、エッチングして、ダミー膜パタンが付加された第1の膜パタンを形成する第1の膜パタン形成工程と、(B)前記第1の膜パタン全体を覆うように、基板上に感光性レジストを塗布した状態で、製版後に、目的とするパタン部を覆い、ダミー膜パタン部のみを露出させるようにする第2のパタンデータを用いて、2回目の描画を行い、製版、エッチングして、第1の膜パタンからダミー膜パタンのみを除去した第2の膜パタンを得て、これを目的とする膜パタンとする、ダミー膜パタン除去工程とを有し、前記第1のパタンデータは、目的とするパタンに対して、該パタンのデータ全領域を分割し、分割された個々の領域毎に、描画面積密度および/またはエッチング面積密度を計算し、該計算結果に対応した面積密度のダミーパタンを、付加されたもので、ダミーパタン付加後の描画面積密度および/またはエッチング面積密度を、所定の密度とするものであり、順に、(a)目的とするパタンに対し、前記分割された個々の領域の、指定した領域単位に、描画面積密度および/またはエッチング面積密度を計算する面積密度計算工程と、(b)計算された面積密度に基づき、目的とするパタンの各指定領域単位毎に、目的とするパタンとダミーパタンとを合せ、描画面積密度、および/またはエッチング面積密度が均一化するように、ダミーパタンを作成するダミーパタン作成工程と、(c)目的とするパタンのパタンデータとダミーパタンのパタンデータとから第1のパタンデータを合成するデータ合成工程を施し、第1のパタンデータを作成するものであることを特徴とするマスクパタンの形成方法。
  2. 請求項1に記載のマスクパタンの形成方法であって、第2のパタンデータは、目的とするパタンのパタンデータをサイジング処理し、必要に応じて反転処理を施したものであることを特徴とするマスクパタンの形成方法。
  3. フォトリソグラフィーにより、基板上に形成された被加工膜を、所定形状の膜パタンに形成したフォトマスクであって、請求項1ないし2のいずれか1項に記載のマスクパタンの形成方法により作製されたことを特徴とするフォトマスク。
JP2000141442A 2000-05-15 2000-05-15 マスクパタンの形成方法、およびフォトマスク Expired - Fee Related JP4417527B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000141442A JP4417527B2 (ja) 2000-05-15 2000-05-15 マスクパタンの形成方法、およびフォトマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000141442A JP4417527B2 (ja) 2000-05-15 2000-05-15 マスクパタンの形成方法、およびフォトマスク

Publications (2)

Publication Number Publication Date
JP2001324796A JP2001324796A (ja) 2001-11-22
JP4417527B2 true JP4417527B2 (ja) 2010-02-17

Family

ID=18648555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000141442A Expired - Fee Related JP4417527B2 (ja) 2000-05-15 2000-05-15 マスクパタンの形成方法、およびフォトマスク

Country Status (1)

Country Link
JP (1) JP4417527B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483623C (zh) * 2003-02-20 2009-04-29 旺宏电子股份有限公司 半导体集成电路光罩的制造方法
JP4260806B2 (ja) * 2003-09-02 2009-04-30 富士通マイクロエレクトロニクス株式会社 ダミーパターンを考慮した光近接効果補正処理方法
JP4540327B2 (ja) 2003-11-06 2010-09-08 ルネサスエレクトロニクス株式会社 フォトマスクのパターン形成方法
KR100837567B1 (ko) 2007-05-10 2008-06-11 동부일렉트로닉스 주식회사 마스크의 설계방법

Also Published As

Publication number Publication date
JP2001324796A (ja) 2001-11-22

Similar Documents

Publication Publication Date Title
US7569309B2 (en) Gate critical dimension variation by use of ghost features
US6218089B1 (en) Photolithographic method
US7984393B2 (en) System and method for making photomasks
KR100475621B1 (ko) 반도체 집적 회로 장치, 그 제조 방법 및 마스크의 제작방법
JP5076025B2 (ja) 自動作成マスク及び多重マスク層を利用した単一集積回路層のパターン形成
JPH0580486A (ja) マスクデータ又はレチクルデータの生成方法
CN106950795A (zh) 辅助图形的形成方法
CN112596341A (zh) 产生集成电路的掩模数据准备方法
TWI438824B (zh) Manufacturing method of semiconductor device
US7005215B2 (en) Mask repair using multiple exposures
CN110850677A (zh) 光刻层掩膜版的制备方法、离子注入方法
TW200522149A (en) Method and device to improve the uniformity of critical dimensions among different patterns of semiconductor devices
JP2003077797A (ja) 半導体集積回路装置の製造方法
JP4417527B2 (ja) マスクパタンの形成方法、およびフォトマスク
US20090128788A1 (en) System and method for making photomasks
US6194103B1 (en) E-beam double exposure method for manufacturing ASPM mask with chrome border
JP2004279950A (ja) フォトマスクとその製造方法および半導体集積回路とその製造方法
JP2001183809A (ja) フォトマスク及びフォトマスク製造方法
JP2004341064A (ja) 露光用マスクパターンの作成方法および露光用マスクと、それを用いた半導体装置の製造方法
JP4521076B2 (ja) パターン描画方法
JPH09218500A (ja) レジストパターンの作製方法
JP2003121989A (ja) ハーフトーン型位相シフトマスクの修正方法
JP4876299B2 (ja) フォトマスクパタンデータ作成方法
JPH05217834A (ja) マスク上のlsiチップレイアウト方法
US6887630B2 (en) Method and apparatus for fracturing polygons on masks used in an optical lithography process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees