JP4410068B2 - 半導体ウエハ支持板及び半導体装置の製造方法 - Google Patents
半導体ウエハ支持板及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4410068B2 JP4410068B2 JP2004264730A JP2004264730A JP4410068B2 JP 4410068 B2 JP4410068 B2 JP 4410068B2 JP 2004264730 A JP2004264730 A JP 2004264730A JP 2004264730 A JP2004264730 A JP 2004264730A JP 4410068 B2 JP4410068 B2 JP 4410068B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- support plate
- wafer support
- hole
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 184
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 36
- 238000007747 plating Methods 0.000 abstract description 32
- 239000011347 resin Substances 0.000 abstract description 15
- 229920005989 resin Polymers 0.000 abstract description 15
- 239000011521 glass Substances 0.000 abstract description 4
- 239000000853 adhesive Substances 0.000 description 15
- 230000001070 adhesive effect Effects 0.000 description 15
- 239000010410 layer Substances 0.000 description 12
- 238000000227 grinding Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、半導体ウエハに貫通孔を設けて、素子面の電極を裏面に引き出す製造工程で用いる半導体ウエハ支持板とこれを用いた半導体装置の製造方法に関する。
従来から、半導体装置の小型化を図るため、複数の半導体チップを基板上に配置して構成したマルチチップ型の半導体装置が知られている。また、半導体チップを貫通するように貫通孔を設け、この貫通孔内にメッキにより導電体を被着して半導体チップの表裏を電気的に接続する接続プラグ構成し、この接続プラグによって他の半導体チップと電気的に接続し、半導体チップを積層配置した半導体装置も知られている（例えば、特許文献１参照。）。
特開平１０−２２３８３３号公報
上述した貫通孔を有する半導体ウエハを加工して半導体装置を製造する際に、半導体ウエハを半導体ウエハ支持板によって支持した状態で加工を行うことが考えられている。
このような半導体ウエハ支持板を用いた従来の半導体装置の製造工程としては、半導体ウエハを極薄（100 μm 以下）に裏面研削する目的で、半導体ウエハ支持板を用いて半導体ウエハを支持し、半導体ウエハの加工を行う方法が知られている。すなわち、半導体ウエハを裏面研削する際に、板状に形成されたガラス製の半導体ウエハ支持板と半導体ウエハの間を紫外線が照射されると粘着力が低下する接着材で固定する。そして、裏面研削後に半導体ウエハと半導体ウエハ支持板を分離する際は、半導体ウエハ支持板を通して紫外線を照射して分離する方法である。
上記半導体ウエハ支持板を用いて、貫通孔を有する半導体ウエハの加工を行うと、貫通電極を形成する貫通孔の片側が半導体ウエハ支持板とその接着材で塞がれているため、貫通孔部にメッキを施す際に、メッキ液が十分に貫通孔内を循環できず、均一なメッキ形成ができないという課題がある。
また、従来技術として、半導体ウエハを極薄（100 μm 以下）に裏面研削する目的で、半導体ウエハ支持板を用いるもう一つの方法がある。この方法は、小さな（たとえば0.5mm φ程度）の孔を多数設けた半導体ウエハ支持板に半導体ウエハを接着材で貼り付け、裏面研削後は、多数の孔から接着材を溶かす溶液を浸透させ、接着力を落とすことで半導体ウエハと半導体ウエハ支持板を分離する方法である。
上記半導体ウエハ支持板を用いて、貫通孔を有する半導体ウエハの加工を行うと、半導体ウエハの貫通孔が、半導体ウエハ支持板で塞がれている場合には、前述した場合と同様に、メッキ液が十分に貫通孔内を循環できず、均一なメッキ形成ができないという課題がある。また、半導体ウエハの貫通孔と半導体ウエハ支持板の孔が一致する場合でも、接着材を溶かす溶液が、貫通孔を通って流れ出し、接着材へ行きわたらず、接着力を低下させ難くなるという課題が生じる。
本発明は、かかる従来の事情に対処してなされたもので、半導体ウエハの貫通孔部分のメッキ加工等の加工を容易にかつ良好に行うことができ、生産効率良く良好な半導体装置を製造することができる半導体ウエハ支持板及び半導体装置の製造方法を提供しようとするものである。
上記目的を達成するために、本発明の一態様に係る半導体ウエハ支持板は、両面を貫通する貫通孔が設けられ、前記貫通孔の部分により素子を形成する表面の電極が、反対側の裏面へ引き出される半導体ウエハを、支持するための半導体ウエハ支持板であって、少なくとも1 個以上の前記貫通孔を含む範囲に、両面を貫通し、前記半導体ウエハの貫通孔よりも開口面積が広い開口部が設けられたことを特徴とする。
また、本発明の一態様に係る他の半導体ウエハ支持板は、両面を貫通する貫通孔が設けられ、前記貫通孔の部分により、素子を形成する表面の電極が、反対側の裏面へ引き出される半導体ウエハを、支持するための半導体ウエハ支持板であって、前記半導体ウエハを支持する側の面の少なくとも1 個以上の前記貫通孔を含む範囲に、前記半導体ウエハの貫通孔よりも開口面積が広い凹部が設けられたことを特徴とする。
さらに、本発明の一態様に係る半導体装置の製造方法は、前記半導体ウエハ支持板によって前記半導体ウエハを支持し、少なくとも前記貫通孔部分に加工を施すことを特徴とする。
本発明の一態様に係る半導体ウエハ支持板及び半導体装置の製造方法によれば、半導体ウエハの貫通孔部分のメッキ加工等の加工を容易にかつ良好に行うことができ、生産効率良く良好な半導体装置を製造することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図１、図２は、本発明の第１の実施形態に係る半導体ウエハ支持板の構成を模式的に示すものである。図１に示すように、半導体ウエハ支持板１は、紫外線が透過可能なガラス若しくは樹脂から略円板状に形成され、その外径は、支持する半導体ウエハ１０の外径より大きく設定されている。図２に示すように、半導体ウエハ支持板１には、半導体ウエハ１０に形成されている複数の貫通孔１１に対応して、複数の開口２が形成されている。これらの開口２は、図中左側に示すように、１つの貫通孔１１に対応して１つの開口２が形成されていても良く、図中右側に示すように、複数の貫通孔１１に対応して１つの開口２ａが形成されていても良い。１つの貫通孔１１に対応する開口２は、貫通孔１１の開口面積よりも開口面積が広く、すなわち、開口径が大きく設定されている。
また、半導体ウエハ支持板１には、位置合せ用のマーク３が複数（本実施形態では２つ）形成されている。そして、これらの位置合せ用のマーク３を、半導体ウエハ１０に形成されている位置合せ用のマーク１２と合せることにより、半導体ウエハ１０を、半導体ウエハ支持板１上の所定の位置に貼着できるようになっている。半導体ウエハ支持板１に位置合せ用のマーク３を設けることで、半導体ウエハ１の貼り付け精度を向上させることができ、微細加工が可能となる。また、ウエハ支持板１に設ける開口２等の加工時に、位置合せ用のマーク３も同時に形成すれば、開口２と位置合せ用のマーク３との位置精度も向上させることができる。
なお、図２において４は、半導体ウエハ１０を、半導体ウエハ支持板１上に貼着するための接着剤を示している。この接着剤４は、紫外線を照射することによって、接着力が減少し、半導体ウエハ１０を半導体ウエハ支持板１上から剥せるようになっている。
上記構成の半導体ウエハ支持板１は、半導体ウエハ１０に貫通孔１１を形成するレーザ加工を行う場合、或いは貫通孔１１内にメッキ加工を行う場合等に使用することができる。図５は、上記半導体ウエハ支持板１を使用した半導体装置の製造方法の一実施形態を示すものである。同図において、５０は半導体ウエハ１０を構成するシリコン、５１は層間絶縁膜又は保護膜、５２は素子形成面側（表面側）の電極を示している。
同図（Ａ）に示すように、この工程では、半導体ウエハ１０の裏面側に、接着剤４によって半導体ウエハ支持板１を貼り付ける。なお、この時、半導体ウエハ支持板１に形成された位置合せ用のマーク３と、半導体ウエハ１０に形成されている位置合せ用のマーク１２と合せることにより、半導体ウエハ１０を、半導体ウエハ支持板１上の所定の位置に貼着する。
次に同図（Ｂ）に示すように、レーザ加工等により、半導体ウエハ１０の所定位置に、貫通孔１１を形成する。このような貫通孔１１を形成する工程では、従来半導体ウエハ１０をダイシングテープに貼り付けて行っていた。このようにダイシングテープを用いた場合に比べて、本実施形態では、貫通孔１１へダイシングテープのレーザ加工くずが付着することを防止でき、また、半導体ウエハ１０の両面からのレーザ加工が可能になるという効果を奏することができる。なお、同図では、半導体ウエハ支持板１に、複数の貫通孔１１に対して１つの開口２ａが形成されている場合を示している。
また、同図（Ｃ）は、貫通孔１１を絶縁性樹脂（ポリイミド樹脂等）５３によって埋める工程であり、同図（Ｄ）は、表面側の絶縁性樹脂５３を研磨する工程である。このような工程においても、半導体ウエハ支持板１で半導体ウエハ１０を支持した状態で加工を行うことができる。
上記工程の後、半導体ウエハ１０の裏面側に絶縁性樹脂（ポリイミド樹脂等）５３をスピンコーティング等でコーティングし、しかる後、図６（Ａ）に示すように、貫通孔１１内側面に絶縁性樹脂５３を残すようにの絶縁性樹脂５３の中央部分に貫通孔１１ａを開ける。この工程においても、半導体ウエハ支持板１によって、半導体ウエハ１０を支持した状態で加工を行うことができる。
このような加工を行う際、開口部のない半導体ウエハ支持板を使用すると、絶縁性樹脂を加工する熱で半導体ウエハ支持板が変質したり、レーザ加工時のくずが底部にたまり、微細な加工が困難になる。これに対して、本実施形態では、開口２によって、このような問題が生じることを防止することができる。さらに半導体ウエハ１０の両面どちらからでも、レーザ加工が可能になり、均一な加工が実現できる。
上記工程に続いて、同図（Ｂ）に示すように、半導体ウエハ支持板１によって、半導体ウエハ１０を支持した状態で、無電解メッキによりシード層５４を形成する。このシードメッキの工程において、開口部のない半導体ウエハ支持板を使用すると、メッキ液が、貫通孔１１ａ内に均一に循環せず、均一なメッキを行うことが困難になる。これに対して、本実施形態では、開口部２によって、メッキ液の循環を良好にすることができ、微細な貫通孔１１ａへも均一なメッキを施すことができる。
なお、同図（Ｃ）は、引き続いて行われるレジスト層５５の形成工程であるが、この工程も、半導体ウエハ支持板１によって、半導体ウエハ１０を支持した状態で行うことができる。
図７は、上述したシード層５４上に、レジスト層５６をマスクとして電解メッキにより銅の配線層５７を形成する工程を示したものである。この工程では、半導体ウエハ１０の表面側に半導体ウエハ支持板１を貼着した状態でメッキ加工を行うことができる。また、図８は、無電解Ｎｉ／ＡｕメッキによりＮｉ／Ａｕメッキ層５８を形成する工程を示したものである。この工程では、半導体ウエハ１０の裏面側に半導体ウエハ支持板１を貼着した状態でメッキ加工を行うことができる。これらのメッキ工程においても、半導体ウエハ支持板１を使用することにより、微細な貫通孔１１ａに対して、微細で均一なメッキを施すことができる。
図３、図４は、本発明の第２の実施形態に係る半導体ウエハ支持板の構成を模式的に示すもので、図１，２に対応する部分には同一の符号が付してある。図３に示すように、半導体ウエハ支持板２１は、紫外線が透過可能なガラス若しくは樹脂から略円板状に形成され、その外径は、支持する半導体ウエハ１０の外径より大きく設定されている。
図４に示すように、半導体ウエハ支持板２１には、半導体ウエハ１０に形成されている複数の貫通孔１１に対応して、半導体ウエハ１０を支持する側の面に、複数の凹部（溝）２２が形成されている。これらの凹部２２は、少なくとも１個以上の貫通孔１１を含む範囲に形成され、貫通孔１１が１個の場合でも、貫通孔１１の開口面積より、凹部２２の開口面積が広くなるように設定されている。また、これらの凹部２２には、その一部が、半導体ウエハ支持板２１の面を貫通するように貫通部２２ａが設けられている。
上記構成のこの実施形態の半導体ウエハ支持板２１も、前述した半導体ウエハ支持板１と同様にして半導体装置の製造工程に使用することができる。
図９は、上記半導体ウエハ支持板２１を、図５に示した半導体装置の製造工程に使用した例を示すもので、図５と対応する部分には、同一の符号が付してある。同図（Ａ）に示すように、この工程では、半導体ウエハ１０の裏面側に、接着剤４によって半導体ウエハ支持板２１を貼り付ける。なお、この時、半導体ウエハ支持板２１に形成された位置合せ用のマーク２３と、半導体ウエハ１０に形成されている位置合せ用のマーク１２と合せることにより、半導体ウエハ１０を、半導体ウエハ支持板２１上の所定の位置に貼着する。
次に同図（Ｂ）に示すように、レーザ加工等により、半導体ウエハ１０の所定位置に、貫通孔１１を形成する。これによって、ダイシングテープを用いた場合のように、貫通孔１１へダイシングテープのレーザ加工くずが付着するのを防止することができる。
また、同図（Ｃ）は、貫通孔１１を絶縁性樹脂（ポリイミド樹脂等）５３によって埋める工程であり、同図（Ｄ）は、表面側の絶縁性樹脂５３を研磨する工程である。このような工程においても、半導体ウエハ支持板２１で半導体ウエハ１０を支持した状態で加工を行うことができる。
上記工程の後、半導体ウエハ１０の裏面側に絶縁性樹脂（ポリイミド樹脂等）５３をスピンコーティング等でコーティングし、しかる後、図１０（Ａ）に示すように、貫通孔１１内側面に絶縁性樹脂５３を残すようにの絶縁性樹脂５３の中央部分に貫通孔１１ａを開ける。この工程においても、半導体ウエハ支持板２１によって、半導体ウエハ１０を支持した状態で加工を行うことができる。
このような加工を行う際、開口部のない半導体ウエハ支持板を使用すると、絶縁性樹脂を加工する熱で半導体ウエハ支持板が変質したり、レーザ加工時のくずが底部にたまり、微細な加工が困難になる。これに対して、本実施形態では、凹部２２及び貫通部２２ａによって、このような問題が生じることを防止することができる。
上記工程に続いて、同図（Ｂ）に示すように、半導体ウエハ支持板２１によって、半導体ウエハ１０を支持した状態で、無電解メッキによりシード層５４を形成する。このシードメッキの工程において、開口部のない半導体ウエハ支持板を使用すると、メッキ液が、貫通孔１１ａ内に均一に循環せず、均一なメッキを行うことが困難になる。これに対して、本実施形態では、凹部２２及び貫通部２２ａによって、メッキ液の循環を良好にすることができ、微細な貫通孔１１ａへも均一なメッキを施すことができる。
なお、同図（Ｃ）は、引き続いて行われるレジスト層５５の形成工程であるが、この工程も、半導体ウエハ支持板２１によって、半導体ウエハ１０を支持した状態で行うことができる。
図１１は、上述したシード層５４上に、レジスト層５６をマスクとして電解メッキにより銅の配線層５７を形成する工程を示したものである。この工程では、半導体ウエハ１０の表面側に半導体ウエハ支持板２１を貼着した状態でメッキ加工を行うことができる。また、図１２は、無電解Ｎｉ／ＡｕメッキによりＮｉ／Ａｕメッキ層５８を形成する工程を示したものである。この工程では、半導体ウエハ１０の裏面側に半導体ウエハ支持板２１を貼着した状態でメッキ加工を行うことができる。これらのメッキ工程においても、半導体ウエハ支持板２１を使用することにより、微細な貫通孔１１ａに対して、微細で均一なメッキを施すことができる。
１…半導体ウエハ支持板、２…開口、３…位置合せ用のマーク、４…接着剤、１０…半導体ウエハ、１１…貫通孔、１２…位置合せ用のマーク。
Claims (5)
- 両面を貫通する貫通孔が設けられ、前記貫通孔の部分により素子を形成する表面の電極が、反対側の裏面へ引き出される半導体ウエハを、支持するための半導体ウエハ支持板であって、
少なくとも1 個以上の前記貫通孔を含む範囲に、両面を貫通し、前記半導体ウエハの貫通孔よりも開口面積が広い開口部が設けられたことを特徴とする半導体ウエハ支持板。 - 両面を貫通する貫通孔が設けられ、前記貫通孔の部分により、素子を形成する表面の電極が、反対側の裏面へ引き出される半導体ウエハを、支持するための半導体ウエハ支持板であって、
前記半導体ウエハを支持する側の面の少なくとも1 個以上の前記貫通孔を含む範囲に、前記半導体ウエハの貫通孔よりも開口面積が広い凹部が設けられたことを特徴とする半導体ウエハ支持板。 - 前記凹部の一部が、両面を貫通していることを特徴とする請求項２記載の半導体ウエハ支持板。
- 前記半導体ウエハの位置を合わせるための位置合わせ用のマークを有することを特徴とする請求項１〜３いずれか１項記載の半導体ウエハ支持板。
- 請求項１〜４いずれか１項記載の半導体ウエハ支持板によって前記半導体ウエハを支持し、少なくとも前記貫通孔部分に加工を施すことを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004264730A JP4410068B2 (ja) | 2004-09-10 | 2004-09-10 | 半導体ウエハ支持板及び半導体装置の製造方法 |
| TW094130167A TWI277167B (en) | 2004-09-10 | 2005-09-02 | Semiconductor wafer supporting plate and method for manufacturing semiconductor device |
| US11/221,763 US20060102290A1 (en) | 2004-09-10 | 2005-09-09 | Wafer support plate, holding method of thin wafer, and manufacturing method of semiconductor device |
| KR1020050083991A KR100650464B1 (ko) | 2004-09-10 | 2005-09-09 | 웨이퍼 지지판, 박막 웨이퍼의 유지 방법 및 반도체 장치의제조 방법 |
| CN2005101025793A CN1747154B (zh) | 2004-09-10 | 2005-09-12 | 晶片支持板、薄膜晶片的保持方法和半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004264730A JP4410068B2 (ja) | 2004-09-10 | 2004-09-10 | 半導体ウエハ支持板及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006080398A JP2006080398A (ja) | 2006-03-23 |
| JP4410068B2 true JP4410068B2 (ja) | 2010-02-03 |
Family
ID=36159591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004264730A Expired - Fee Related JP4410068B2 (ja) | 2004-09-10 | 2004-09-10 | 半導体ウエハ支持板及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4410068B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014110262A (ja) * | 2012-11-30 | 2014-06-12 | Dainippon Printing Co Ltd | 剥離装置および剥離方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG11201601625UA (en) | 2013-09-11 | 2016-04-28 | Glenn Abrahmsohn | Hypertonic antimicrobial therapeutic compositions |
-
2004
- 2004-09-10 JP JP2004264730A patent/JP4410068B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014110262A (ja) * | 2012-11-30 | 2014-06-12 | Dainippon Printing Co Ltd | 剥離装置および剥離方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006080398A (ja) | 2006-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI345279B (en) | Methods and apparatus for packaging integrated circuit devices | |
| CN109216207B (zh) | 封装件及其形成方法 | |
| CN107481942B (zh) | 具有高低不平的互连件的集成扇出结构 | |
| US8759685B2 (en) | Wiring substrate and method of manufacturing the wiring substrate | |
| DE102009042920B4 (de) | Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente | |
| JP2007305955A (ja) | 半導体装置及びその製造方法 | |
| JP3795040B2 (ja) | 半導体装置の製造方法 | |
| JP2015201620A (ja) | 埋め込みチップを作製する方法 | |
| US10460956B2 (en) | Interposer with lattice construction and embedded conductive metal structures | |
| JP2008258383A (ja) | 半導体装置及びその製造方法 | |
| US11990484B2 (en) | Integrated circuit on flexible substrate manufacturing process | |
| JP2008130704A (ja) | 半導体装置の製造方法 | |
| US20080258267A1 (en) | Method of Producing Semiconductor Device and Semiconductor Device | |
| US10840111B2 (en) | Chip package with fan-out structure | |
| JP4725639B2 (ja) | 半導体装置の製造方法 | |
| US10199366B2 (en) | Methods of manufacturing semiconductor packages | |
| CN113707566B (zh) | 半导体结构的制造方法及半导体结构 | |
| KR101856429B1 (ko) | 양면에 칩이 장착되는 웨이퍼를 제작하기 위한 방법 | |
| JP4410068B2 (ja) | 半導体ウエハ支持板及び半導体装置の製造方法 | |
| CN111952198B (zh) | 一种半导体封装及其制备方法 | |
| JP2006228947A (ja) | 半導体装置の製造方法、半導体装置 | |
| CN103456715A (zh) | 中介基材及其制作方法 | |
| US20130130439A1 (en) | Formed metallic heat sink substrate, circuit system, and fabrication methods | |
| JP2013098373A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006100666A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091112 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4410068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |